JP2500484B2 - 薄膜トランジスタの製法 - Google Patents
薄膜トランジスタの製法Info
- Publication number
- JP2500484B2 JP2500484B2 JP18191094A JP18191094A JP2500484B2 JP 2500484 B2 JP2500484 B2 JP 2500484B2 JP 18191094 A JP18191094 A JP 18191094A JP 18191094 A JP18191094 A JP 18191094A JP 2500484 B2 JP2500484 B2 JP 2500484B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film transistor
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）の製法に関する。
ＦＴ）の製法に関する。
【０００２】
【従来の技術】例えば透過型液晶ディスプレイにおいて
は、各絵素をオン，オフするためのスイッチング素子と
して薄膜トランジスタが用いられている。この場合、薄
膜トランジスタは、透明ガラス基板上に多数配列して形
成される。図３は従来のガラス基板上に薄膜トランジス
タを形成する製法例である。これは先ず図３Ａに示すよ
うにガラス基板１上にアルミニウム又は酸化インジウム
錫（以下ＩＴＯと略す）等によるゲート電極２を形成し
て後、ＳｉＯ2 膜３、水素化アモルファスシリコン（以
下ａ−Ｓｉ：Ｈと略す）膜４及びオーミックコンタクト
用のｎ形ａ−Ｓｉ：Ｈ（ｎ+ −ａ−Ｓｉ：Ｈ）膜５を連
続してプラズマＣＶＤ法で全面に堆積する。次でａ−Ｓ
ｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパターニング
して薄膜トランジスタを作るために必要な部分を島領域
化する。次に図３Ｂに示すようにソースおよびドレイン
部上にＡｌ／Ｍｏ２層膜構造、モリブデン、チタン又は
ニクロム等によるソース電極６及びドレイン電極７を形
成する。次に図３Ｃに示すようにソース電極６及びドレ
イン電極７間に臨むｎ+ −ａ−Ｓｉ：Ｈ膜５をプラズマ
エッチング法等により除去し、ソース及びドレイン間の
リーク電流をなくす。然る後、図３Ｄに示すようにパッ
シベーション用及び液晶配向用のＳｉＯ2 層８を全面に
形成し、さらにチャネル部に対応する部分を覆うように
遮光層９を形成して薄膜トランジスタを形成する。
は、各絵素をオン，オフするためのスイッチング素子と
して薄膜トランジスタが用いられている。この場合、薄
膜トランジスタは、透明ガラス基板上に多数配列して形
成される。図３は従来のガラス基板上に薄膜トランジス
タを形成する製法例である。これは先ず図３Ａに示すよ
うにガラス基板１上にアルミニウム又は酸化インジウム
錫（以下ＩＴＯと略す）等によるゲート電極２を形成し
て後、ＳｉＯ2 膜３、水素化アモルファスシリコン（以
下ａ−Ｓｉ：Ｈと略す）膜４及びオーミックコンタクト
用のｎ形ａ−Ｓｉ：Ｈ（ｎ+ −ａ−Ｓｉ：Ｈ）膜５を連
続してプラズマＣＶＤ法で全面に堆積する。次でａ−Ｓ
ｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパターニング
して薄膜トランジスタを作るために必要な部分を島領域
化する。次に図３Ｂに示すようにソースおよびドレイン
部上にＡｌ／Ｍｏ２層膜構造、モリブデン、チタン又は
ニクロム等によるソース電極６及びドレイン電極７を形
成する。次に図３Ｃに示すようにソース電極６及びドレ
イン電極７間に臨むｎ+ −ａ−Ｓｉ：Ｈ膜５をプラズマ
エッチング法等により除去し、ソース及びドレイン間の
リーク電流をなくす。然る後、図３Ｄに示すようにパッ
シベーション用及び液晶配向用のＳｉＯ2 層８を全面に
形成し、さらにチャネル部に対応する部分を覆うように
遮光層９を形成して薄膜トランジスタを形成する。
【０００３】
【発明が解決しようとする課題】この製法では、フォト
リソグラフィーに使用するマクスとして、ゲート電極２
のパターン形成用、ａ−Ｓｉ：Ｈ膜４の島領域形成用、
ソース及びドレイン電極６及び７のパターン形成用、更
に遮光層９のパターン形成用の４枚のマスクが最低必要
となる。又、ａ−Ｓｉ：Ｈ膜４の膜厚は約０．５μｍ程
度ないとｎ+ −ａ−Ｓｉ：Ｈ膜５をエッチング除去する
場合に充分な厚みを残せないこと、ｎ+ −ａ−Ｓｉ：Ｈ
膜５のエンチング工程でのむらやａ−Ｓｉ：Ｈ膜４の堆
積のむらが加わり広い面積に亘って一様な特性の多数の
薄膜トランジスタが得にくい等の欠点があった。ａ−Ｓ
ｉ：Ｈ膜４が厚いとソース，ドレイン電極６，７の厚み
が１μｍ程度ないと段切れが生じ易い。
リソグラフィーに使用するマクスとして、ゲート電極２
のパターン形成用、ａ−Ｓｉ：Ｈ膜４の島領域形成用、
ソース及びドレイン電極６及び７のパターン形成用、更
に遮光層９のパターン形成用の４枚のマスクが最低必要
となる。又、ａ−Ｓｉ：Ｈ膜４の膜厚は約０．５μｍ程
度ないとｎ+ −ａ−Ｓｉ：Ｈ膜５をエッチング除去する
場合に充分な厚みを残せないこと、ｎ+ −ａ−Ｓｉ：Ｈ
膜５のエンチング工程でのむらやａ−Ｓｉ：Ｈ膜４の堆
積のむらが加わり広い面積に亘って一様な特性の多数の
薄膜トランジスタが得にくい等の欠点があった。ａ−Ｓ
ｉ：Ｈ膜４が厚いとソース，ドレイン電極６，７の厚み
が１μｍ程度ないと段切れが生じ易い。
【０００４】そしてこの様な厚いａ−Ｓｉ：Ｈ膜４では
ａ−Ｓｉ：Ｈの光伝導度が大きいために、光を遮蔽する
ための遮光層９が必要となり製造工程を一層複雑にして
いる。ａ−Ｓｉ：Ｈ膜４は水素化されているため、膜内
に欠陥が少なく、通常オン／オフ比１０6 が得られ、閾
値電圧Ｖｔｈ＝５Ｖ程度のものが得られる。しかし比晶
質であるために有効移動度は０．１〜０．５ｃｍ2 ／Ｖ
・Ｓと小さく、速いスイッチング特性が得られない。
ａ−Ｓｉ：Ｈの光伝導度が大きいために、光を遮蔽する
ための遮光層９が必要となり製造工程を一層複雑にして
いる。ａ−Ｓｉ：Ｈ膜４は水素化されているため、膜内
に欠陥が少なく、通常オン／オフ比１０6 が得られ、閾
値電圧Ｖｔｈ＝５Ｖ程度のものが得られる。しかし比晶
質であるために有効移動度は０．１〜０．５ｃｍ2 ／Ｖ
・Ｓと小さく、速いスイッチング特性が得られない。
【０００５】本発明は、上述の点に鑑み、製造を容易に
し、且つより薄膜化、結晶化して薄膜トランジスタの性
能の向上を図り、更に低耐熱性基板上に薄膜トランジス
タの形成を可能にした薄膜トランジスタの製法を提供す
るものである。
し、且つより薄膜化、結晶化して薄膜トランジスタの性
能の向上を図り、更に低耐熱性基板上に薄膜トランジス
タの形成を可能にした薄膜トランジスタの製法を提供す
るものである。
【０００６】
【課題を解決するための手段】本発明は、非晶質基板１
上にゲート電極２，ゲート絶縁膜３，ソース領域４Ｓ，
ドレイン領域４Ｄ及びチャネル領域４Ｃを形成する薄膜
トランジスタの製法において、非晶質基板１上に膜厚１
００Å〜１０００Åの非晶質半導体薄膜４を形成する工
程と、半導体薄膜４のソース，ドレインが形成される領
域４Ｓ，４Ｄに不純物を注入する工程と、少なくとも、
ソース，ドレインが形成される領域４Ｓ，４Ｄを波長１
００ｎｍ〜４００ｎｍの短波長パルスレーザ１０の照射
により、溶融加熱し不純物の活性化を行うとともに多結
晶化する工程とを有する。
上にゲート電極２，ゲート絶縁膜３，ソース領域４Ｓ，
ドレイン領域４Ｄ及びチャネル領域４Ｃを形成する薄膜
トランジスタの製法において、非晶質基板１上に膜厚１
００Å〜１０００Åの非晶質半導体薄膜４を形成する工
程と、半導体薄膜４のソース，ドレインが形成される領
域４Ｓ，４Ｄに不純物を注入する工程と、少なくとも、
ソース，ドレインが形成される領域４Ｓ，４Ｄを波長１
００ｎｍ〜４００ｎｍの短波長パルスレーザ１０の照射
により、溶融加熱し不純物の活性化を行うとともに多結
晶化する工程とを有する。
【０００７】
【作用】本発明の製法によれば、膜厚１００Å〜１００
０Åの非晶質半導体薄膜４のソース，ドレインが形成さ
れる領域４Ｓ，４Ｄに不純物を注入し、この領域４Ｓ，
４Ｄに１００ｎｍ〜４００ｎｍの短波長パルスレーザを
照射することにより、薄膜の多結晶化が行われ、同時に
不純物の活性化が充分に行われる。このとき、短波長パ
ルスレーザ１０であるため、非晶質半導体薄膜４のみが
短時間加熱され、その後冷却されるので、横方向への不
純物拡散は生じない。この多結晶化でキャリア移動度の
大きい薄膜に変わる。また、結晶化に加えて従来の高不
純物濃度の膜の形成を省略できて半導体薄膜４の膜厚を
充分薄くできるので光伝導度を低減し、リーク電流の発
生を少なくすることができる。従って、薄膜トランジス
タの性能の向上が図れる。
０Åの非晶質半導体薄膜４のソース，ドレインが形成さ
れる領域４Ｓ，４Ｄに不純物を注入し、この領域４Ｓ，
４Ｄに１００ｎｍ〜４００ｎｍの短波長パルスレーザを
照射することにより、薄膜の多結晶化が行われ、同時に
不純物の活性化が充分に行われる。このとき、短波長パ
ルスレーザ１０であるため、非晶質半導体薄膜４のみが
短時間加熱され、その後冷却されるので、横方向への不
純物拡散は生じない。この多結晶化でキャリア移動度の
大きい薄膜に変わる。また、結晶化に加えて従来の高不
純物濃度の膜の形成を省略できて半導体薄膜４の膜厚を
充分薄くできるので光伝導度を低減し、リーク電流の発
生を少なくすることができる。従って、薄膜トランジス
タの性能の向上が図れる。
【０００８】また、波長１００ｎｍ〜４００ｎｍの短波
長パルスレーザ１０を用いるので、基板全体を高温にす
ることなく低温（室温）にて半導体薄膜４の多結晶化が
可能となり、低耐熱性の非晶質基板上に高性能の薄膜ト
ランジスタを形成することが可能となる。
長パルスレーザ１０を用いるので、基板全体を高温にす
ることなく低温（室温）にて半導体薄膜４の多結晶化が
可能となり、低耐熱性の非晶質基板上に高性能の薄膜ト
ランジスタを形成することが可能となる。
【０００９】更に、従来のチャネル部４Ｃ上を覆う遮光
層及びその層のマスク工程も省略できるので、製造が容
易である。
層及びその層のマスク工程も省略できるので、製造が容
易である。
【００１０】
【実施例】本発明では、結晶化しようとする半導体薄膜
に短波長パルスレーザを照射したとき、そのレーザ光が
半導体薄膜の極表面のみで吸収され、その後熱伝導によ
って薄膜の内部が溶けて再結晶化し、或はアニールされ
て結晶粒が大きくなることを利用して薄膜トランジスタ
を製造するものである。
に短波長パルスレーザを照射したとき、そのレーザ光が
半導体薄膜の極表面のみで吸収され、その後熱伝導によ
って薄膜の内部が溶けて再結晶化し、或はアニールされ
て結晶粒が大きくなることを利用して薄膜トランジスタ
を製造するものである。
【００１１】例えば半導体薄膜としてａ−Ｓｉ：Ｈ膜を
用い、これに波長３０８ｎｍのＸｅＣｌエキシマーレー
ザ光を照射した場合、この波長に対する吸収係数は１０
6 ｃｍ-1に達するので、極表面（１００Å程度）で吸収
され熱に変換される。この熱は直ちに熱伝導によって薄
膜内部に伝わる。この様に膜の表面又は内部が瞬間的に
高温になるためにａ−Ｓｉ：Ｈ膜は水素を出さずに結晶
化されその特性は著しく変化する。例えば膜の移動度が
著しく増大し、また光伝導度が低減する。またイオン注
入された膜はその不純物が活性化される。
用い、これに波長３０８ｎｍのＸｅＣｌエキシマーレー
ザ光を照射した場合、この波長に対する吸収係数は１０
6 ｃｍ-1に達するので、極表面（１００Å程度）で吸収
され熱に変換される。この熱は直ちに熱伝導によって薄
膜内部に伝わる。この様に膜の表面又は内部が瞬間的に
高温になるためにａ−Ｓｉ：Ｈ膜は水素を出さずに結晶
化されその特性は著しく変化する。例えば膜の移動度が
著しく増大し、また光伝導度が低減する。またイオン注
入された膜はその不純物が活性化される。
【００１２】この様な短波長の高エネルギーパルスレー
ザ光を照射するときは、ａ−Ｓｉ：Ｈ膜中の水素は放出
されず、結晶化した後も結晶粒界のダングリングボンド
をなくす働きを行う。
ザ光を照射するときは、ａ−Ｓｉ：Ｈ膜中の水素は放出
されず、結晶化した後も結晶粒界のダングリングボンド
をなくす働きを行う。
【００１３】本発明が用いる短波長パルスレーザ光とし
ては、そのレーザ波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以下
で好ましくは１０〜５０ｎｓｅｃ就中２０ｎｓｅｃであ
る。またパルスのピーク強度は１０6 Ｗ／ｃｍ2 以上〜
１０8 Ｗ／ｃｍ2 以下とし、フルーエンス（１回のパル
スのエネルギー）は１Ｊ／ｃｍ2 以下、好ましくは５０
ｍＪ／ｃｍ2 以上〜５００ｍＪ／ｃｍ2 以下、より好ま
しくは１００ｍＪ／ｃｍ2 とする。このような短波長パ
ルスレーザ光を用いれば局部的な加熱が可能となる。
ては、そのレーザ波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以下
で好ましくは１０〜５０ｎｓｅｃ就中２０ｎｓｅｃであ
る。またパルスのピーク強度は１０6 Ｗ／ｃｍ2 以上〜
１０8 Ｗ／ｃｍ2 以下とし、フルーエンス（１回のパル
スのエネルギー）は１Ｊ／ｃｍ2 以下、好ましくは５０
ｍＪ／ｃｍ2 以上〜５００ｍＪ／ｃｍ2 以下、より好ま
しくは１００ｍＪ／ｃｍ2 とする。このような短波長パ
ルスレーザ光を用いれば局部的な加熱が可能となる。
【００１４】次に、図面を参照して本発明の実施例を説
明する。
明する。
【００１５】図１は本発明の一実施例であり、プレーナ
ー型の薄膜トランジスタの製法に適用した場合である。
本例においては、図１Ａに示すように、ガラス基板１上
にａ−Ｓｉ：Ｈ膜４及びＳｉＯ2 膜３を順次被着形成
し、パターンニングして島領域化する。次でチャネル部
４Ｃに対応するＳｉＯ2 膜３上に例えばチタン、モリブ
デン又はニクロム等よりなるゲート電極２を形成し、こ
のゲート電極２をマスクにしてａ−Ｓｉ：Ｈ膜４のソー
ス部４Ｓ及びドレイン部４Ｄにリン又はボロン等の所要
の不純物をイオン注入する。
ー型の薄膜トランジスタの製法に適用した場合である。
本例においては、図１Ａに示すように、ガラス基板１上
にａ−Ｓｉ：Ｈ膜４及びＳｉＯ2 膜３を順次被着形成
し、パターンニングして島領域化する。次でチャネル部
４Ｃに対応するＳｉＯ2 膜３上に例えばチタン、モリブ
デン又はニクロム等よりなるゲート電極２を形成し、こ
のゲート電極２をマスクにしてａ−Ｓｉ：Ｈ膜４のソー
ス部４Ｓ及びドレイン部４Ｄにリン又はボロン等の所要
の不純物をイオン注入する。
【００１６】次に、図１Ｂに示すように、ソース及びド
レイン部４Ｓ及び４Ｄに一部接続する如く例えばモリブ
デン，チタン，ニクロム又はＩＴＯ等によるソース電極
６及びドレイン電極７を被着形成し、さらにＳｉＯ2 膜
８を被着形成する。その後、ガラス基板１側より短波長
パルスレーザ光、即ちＵＶ（紫外線）パルスレーザ光１
０を照射する。これによってソース及びドレイン部４Ｓ
及び４Ｄは活性化し、ソース，ドレイン部４Ｓ，４Ｄ及
びチャネル部４Ｃは多結晶化する。
レイン部４Ｓ及び４Ｄに一部接続する如く例えばモリブ
デン，チタン，ニクロム又はＩＴＯ等によるソース電極
６及びドレイン電極７を被着形成し、さらにＳｉＯ2 膜
８を被着形成する。その後、ガラス基板１側より短波長
パルスレーザ光、即ちＵＶ（紫外線）パルスレーザ光１
０を照射する。これによってソース及びドレイン部４Ｓ
及び４Ｄは活性化し、ソース，ドレイン部４Ｓ，４Ｄ及
びチャネル部４Ｃは多結晶化する。
【００１７】この場合、ガラス基板１に石英ガラス、パ
イレックスガラスを用いれば例えば波長３０８ｎｍのレ
ーザ光は透過するのでａ−Ｓｉ：Ｈ膜４とガラス基板１
の界面で光は熱に変わり、ａ−Ｓｉ：Ｈ膜４は熱処理さ
れる。斯くして目的の薄膜トランジスタを得る。８はＳ
ｉＯ2 膜である。
イレックスガラスを用いれば例えば波長３０８ｎｍのレ
ーザ光は透過するのでａ−Ｓｉ：Ｈ膜４とガラス基板１
の界面で光は熱に変わり、ａ−Ｓｉ：Ｈ膜４は熱処理さ
れる。斯くして目的の薄膜トランジスタを得る。８はＳ
ｉＯ2 膜である。
【００１８】この実施例の製法では、チャネル部４Ｃの
ａ−Ｓｉ：Ｈ膜を水素を出さずに多結晶化できることに
より、薄膜トランジスタの移動度を大きくすることがで
きる。ソース部４Ｓ，ドレイン部４Ｄのａ−Ｓｉ：Ｈ膜
も水素を出さずに結晶化されるのでオーミックコンタク
トを完全にし、かつ不純物の活性化も充分行われ、チャ
ネル部との界面特性を向上させることができる。またＵ
Ｖパルスレーザ光を用いているので、ａ−Ｓｉ：Ｈ膜の
みが、短時間加熱後、急冷されるので、ソース，ドレイ
ン部の不純物原子は活性化されるが、長波長パルス（又
は連続）レーザ光を用いた時のように横方向への不純物
拡散はない。又、従来のｎ+ −ａ−Ｓｉ：Ｈ膜５が省略
されるなどａ−Ｓｉ：Ｈ膜４を充分薄くでき、膜厚１０
０Å〜１０００Åの範囲が可能であるため、ａ−Ｓｉ：
Ｈ膜の結晶化に加えて膜厚が薄いことにより、更に光伝
導度を少なくすることができリーク電流の発生を減少す
ることができる。このため、チャネル部上を覆う遮光層
９及びその為のマスク工程を省略することができる。更
にａ−Ｓｉ：Ｈ膜４が薄くできるので、ソース，ドレイ
ン電極の段切れが生じない。因みにアルゴンレーザ、Ｙ
ＡＧレーザのように長波長レーザでは、膜が薄い場合、
光の吸収が小さく長時間の照射となるため、ａ−Ｓｉ：
Ｈ膜全体の温度が上がると共に、基板への熱の影響が大
きくなり基板が変形するという不都合が生じやすい。之
に対し、本例ではＵＶパルスレーザ光１０を用いること
によって、膜の極表面のみが瞬時に熱せられるため、基
板への熱の影響が及びにくくなり、基板の変形を起こす
ことがない。
ａ−Ｓｉ：Ｈ膜を水素を出さずに多結晶化できることに
より、薄膜トランジスタの移動度を大きくすることがで
きる。ソース部４Ｓ，ドレイン部４Ｄのａ−Ｓｉ：Ｈ膜
も水素を出さずに結晶化されるのでオーミックコンタク
トを完全にし、かつ不純物の活性化も充分行われ、チャ
ネル部との界面特性を向上させることができる。またＵ
Ｖパルスレーザ光を用いているので、ａ−Ｓｉ：Ｈ膜の
みが、短時間加熱後、急冷されるので、ソース，ドレイ
ン部の不純物原子は活性化されるが、長波長パルス（又
は連続）レーザ光を用いた時のように横方向への不純物
拡散はない。又、従来のｎ+ −ａ−Ｓｉ：Ｈ膜５が省略
されるなどａ−Ｓｉ：Ｈ膜４を充分薄くでき、膜厚１０
０Å〜１０００Åの範囲が可能であるため、ａ−Ｓｉ：
Ｈ膜の結晶化に加えて膜厚が薄いことにより、更に光伝
導度を少なくすることができリーク電流の発生を減少す
ることができる。このため、チャネル部上を覆う遮光層
９及びその為のマスク工程を省略することができる。更
にａ−Ｓｉ：Ｈ膜４が薄くできるので、ソース，ドレイ
ン電極の段切れが生じない。因みにアルゴンレーザ、Ｙ
ＡＧレーザのように長波長レーザでは、膜が薄い場合、
光の吸収が小さく長時間の照射となるため、ａ−Ｓｉ：
Ｈ膜全体の温度が上がると共に、基板への熱の影響が大
きくなり基板が変形するという不都合が生じやすい。之
に対し、本例ではＵＶパルスレーザ光１０を用いること
によって、膜の極表面のみが瞬時に熱せられるため、基
板への熱の影響が及びにくくなり、基板の変形を起こす
ことがない。
【００１９】従って、本実施例では、信頼性の高い薄膜
トランジスタが得られ、且つその構造及び製造工程を簡
単化できる。
トランジスタが得られ、且つその構造及び製造工程を簡
単化できる。
【００２０】ＵＶパルスレーザ光１０を用いることによ
って、ａ−Ｓｉ：Ｈ膜４を低温（室温）雰囲気で溶融結
晶化が可能となり、これによってガラス基板１のような
低耐熱性基板上に薄膜トランジスタを形成することがで
きる。
って、ａ−Ｓｉ：Ｈ膜４を低温（室温）雰囲気で溶融結
晶化が可能となり、これによってガラス基板１のような
低耐熱性基板上に薄膜トランジスタを形成することがで
きる。
【００２１】図２は本発明の他の実施例であり、スタガ
ート型の薄膜トランジスタの製法に適用した場合であ
る。本例は、図２Ａに示すように、ガラス基板１上に例
えばモリブデン，チタン，ニクロム又はＩＴＯによるソ
ース電極６及びドレイン電極７を形成して後、ａ−Ｓ
ｉ：Ｈ膜４、ＳｉＯ2 膜３を形成する。さらに例えばア
ルミニウム又はＩＴＯによるゲート電極２を形成し、島
領域化した表面全体にＳｉＯ2 膜８を被着形成する。そ
してソース及びドレイン部４Ｓ及び４Ｄに対応するａ−
Ｓｉ：Ｈ膜にリン又はボロン等の所要の不純物をイオン
注入する。
ート型の薄膜トランジスタの製法に適用した場合であ
る。本例は、図２Ａに示すように、ガラス基板１上に例
えばモリブデン，チタン，ニクロム又はＩＴＯによるソ
ース電極６及びドレイン電極７を形成して後、ａ−Ｓ
ｉ：Ｈ膜４、ＳｉＯ2 膜３を形成する。さらに例えばア
ルミニウム又はＩＴＯによるゲート電極２を形成し、島
領域化した表面全体にＳｉＯ2 膜８を被着形成する。そ
してソース及びドレイン部４Ｓ及び４Ｄに対応するａ−
Ｓｉ：Ｈ膜にリン又はボロン等の所要の不純物をイオン
注入する。
【００２２】次に、図２Ｂに示すように、表面とガラス
基板１側の２方向からＵＶパルスレーザ光１０を照射
し、チャネル部４Ｃを結晶化させ、またソース部４Ｓ及
びドレイン部４Ｄを結晶化と共に不純物の活性化を行
う。この場合、ソース及びドレイン部４Ｓ及び４Ｄとチ
ャネル部４Ｃのレーザ光の照射条件を変えて、それぞれ
の適性条件を選ぶ。
基板１側の２方向からＵＶパルスレーザ光１０を照射
し、チャネル部４Ｃを結晶化させ、またソース部４Ｓ及
びドレイン部４Ｄを結晶化と共に不純物の活性化を行
う。この場合、ソース及びドレイン部４Ｓ及び４Ｄとチ
ャネル部４Ｃのレーザ光の照射条件を変えて、それぞれ
の適性条件を選ぶ。
【００２３】この実施例ではチャネル部４Ｃとソース、
ドレイン部４Ｓ，４Ｄに対するレーザ光の照射条件を夫
々最適条件に選び得るのでより特性の向上が図れる。
又、ａ−Ｓｉ：Ｈ膜４の膜厚も充分薄くできる。そし
て、この実施例においても、その他図１の実施例で説明
したと同様の作用効果を奏するものである。
ドレイン部４Ｓ，４Ｄに対するレーザ光の照射条件を夫
々最適条件に選び得るのでより特性の向上が図れる。
又、ａ−Ｓｉ：Ｈ膜４の膜厚も充分薄くできる。そし
て、この実施例においても、その他図１の実施例で説明
したと同様の作用効果を奏するものである。
【００２４】尚、図１及び図２の実施例を液晶ディスプ
レイ等に応用する場合には全体をＳｉＯ2 等の配向用絶
縁層を被着する必要がある。この層を３００℃程度の高
温で作る場合はソース、ドレイン電極はＡ１を用いるこ
とができないが、蒸着等の低温プロセスを用いればプラ
ズマによるＳｉＯ2 、ａ−Ｓｉ：Ｈの堆積以外はすべて
低温（室温）プロセスで高性能の薄膜トランジスタアレ
イを作ることが可能である。
レイ等に応用する場合には全体をＳｉＯ2 等の配向用絶
縁層を被着する必要がある。この層を３００℃程度の高
温で作る場合はソース、ドレイン電極はＡ１を用いるこ
とができないが、蒸着等の低温プロセスを用いればプラ
ズマによるＳｉＯ2 、ａ−Ｓｉ：Ｈの堆積以外はすべて
低温（室温）プロセスで高性能の薄膜トランジスタアレ
イを作ることが可能である。
【００２５】上述の実施例によれば、基体全体を高温に
することなく、低温でチャネル部のａ−Ｓｉ：Ｈ膜を水
素を出さずに結晶化できることにより、薄膜トランジス
タの移動度を大きくすることができ、早いスイッチング
特性が得られる。そして、基板への熱の影響が及びにく
いので、基板変形が起こりにくい。また、ａ−Ｓｉ：Ｈ
膜を結晶化し、ｎ+ −ａ−Ｓｉ：Ｈ膜５の省略等、膜厚
を充分薄くできることにより、光伝導度を小さく光が照
射されてもリーク電流が流れにくくなる。このため遮光
層を省略することができる。
することなく、低温でチャネル部のａ−Ｓｉ：Ｈ膜を水
素を出さずに結晶化できることにより、薄膜トランジス
タの移動度を大きくすることができ、早いスイッチング
特性が得られる。そして、基板への熱の影響が及びにく
いので、基板変形が起こりにくい。また、ａ−Ｓｉ：Ｈ
膜を結晶化し、ｎ+ −ａ−Ｓｉ：Ｈ膜５の省略等、膜厚
を充分薄くできることにより、光伝導度を小さく光が照
射されてもリーク電流が流れにくくなる。このため遮光
層を省略することができる。
【００２６】高エネルギー、短時間の短波長パルスレー
ザ光を用いることにより、結晶化とイオン注入後の不純
物の活性化を同時に行うことができる。また、この短波
長パルスレーザ光を用いることにより、低温でａ−Ｓ
ｉ：Ｈ膜の結晶化ができ、従って電極形成、パッシベー
ション膜の形成後に結晶化工程を行うことができる。
ザ光を用いることにより、結晶化とイオン注入後の不純
物の活性化を同時に行うことができる。また、この短波
長パルスレーザ光を用いることにより、低温でａ−Ｓ
ｉ：Ｈ膜の結晶化ができ、従って電極形成、パッシベー
ション膜の形成後に結晶化工程を行うことができる。
【００２７】従って、薄膜トランジスタの構成及び製造
工程が簡単になり、生産の歩留りも向上するものであ
る。
工程が簡単になり、生産の歩留りも向上するものであ
る。
【００２８】また、短波長パルスレーザ光を用いること
により、低温雰囲気で非晶質半導体薄膜の多結晶化が可
能となるので、低耐熱性のガラス基板１上に高性能の薄
膜トランジスタを形成することができる。
により、低温雰囲気で非晶質半導体薄膜の多結晶化が可
能となるので、低耐熱性のガラス基板１上に高性能の薄
膜トランジスタを形成することができる。
【００２９】特に、膜厚１００Å〜１０００Åの非晶質
半導体薄膜に対し、波長１００ｎｍ〜４００ｎｍの短波
長パルスレーザ光を照射するときは、レーザ光は薄膜内
部でほぼ１００％吸収され、基板側にもれないので、基
板としてガラス基板のような低耐熱性基板を用いること
ができ、この低耐熱性基板上に形成した非晶質半導体薄
膜の溶融結晶化が可能となる。そして、結晶化と共に、
膜厚が１００Å〜１０００Åと薄い場合、より光伝導度
が低減し、リーク電流の発生を少なくすることができる
等、特性のよい薄膜トランジスタが得られる。
半導体薄膜に対し、波長１００ｎｍ〜４００ｎｍの短波
長パルスレーザ光を照射するときは、レーザ光は薄膜内
部でほぼ１００％吸収され、基板側にもれないので、基
板としてガラス基板のような低耐熱性基板を用いること
ができ、この低耐熱性基板上に形成した非晶質半導体薄
膜の溶融結晶化が可能となる。そして、結晶化と共に、
膜厚が１００Å〜１０００Åと薄い場合、より光伝導度
が低減し、リーク電流の発生を少なくすることができる
等、特性のよい薄膜トランジスタが得られる。
【００３０】又、薄膜トランジスタアレイの製造に適用
した場合には、各トランジスタ共に均一な特性が得られ
る。尚、上例では、ａ−Ｓｉ：Ｈ薄膜を用いた場合につ
いて説明したが、水素を含まない非晶質シリコン薄膜の
場合においても、ａ−Ｓｉ：Ｈ薄膜の場合と同様に波長
１００ｎｍ〜４００ｎｍの光に対して、この光が極表面
で吸収され、同様に実施することができる。その際、基
板変形を起こすことなく結晶化できること、電極形成、
パッシベーション膜の形成後の結晶化、不純物の活性化
に関しては水素を含む非晶質シリコン薄膜の場合と同様
の作用効果を奏するものである。
した場合には、各トランジスタ共に均一な特性が得られ
る。尚、上例では、ａ−Ｓｉ：Ｈ薄膜を用いた場合につ
いて説明したが、水素を含まない非晶質シリコン薄膜の
場合においても、ａ−Ｓｉ：Ｈ薄膜の場合と同様に波長
１００ｎｍ〜４００ｎｍの光に対して、この光が極表面
で吸収され、同様に実施することができる。その際、基
板変形を起こすことなく結晶化できること、電極形成、
パッシベーション膜の形成後の結晶化、不純物の活性化
に関しては水素を含む非晶質シリコン薄膜の場合と同様
の作用効果を奏するものである。
【００３１】
【発明の効果】本発明によれば、短波長パルスレーザ光
を用いることにより、膜の極表面のみが瞬時に熱せられ
るため、基板への熱の影響が及びにくくなり、基板の変
形を起こすことなく、非晶質基板上の非晶質半導体薄膜
を多結晶化でき、移動度の大きい薄膜に変えることがで
きる。
を用いることにより、膜の極表面のみが瞬時に熱せられ
るため、基板への熱の影響が及びにくくなり、基板の変
形を起こすことなく、非晶質基板上の非晶質半導体薄膜
を多結晶化でき、移動度の大きい薄膜に変えることがで
きる。
【００３２】又、多結晶化されるので、ソース，ドレイ
ン部のオーミックコンタクトを完全にし、かつこの多結
晶化と同時に不純物の活性化も充分行われるので、チャ
ネル部との界面特性を向上させることができる。多結晶
化と不純物の活性化が同時に行なわれるので、工程の簡
略化が図れる。
ン部のオーミックコンタクトを完全にし、かつこの多結
晶化と同時に不純物の活性化も充分行われるので、チャ
ネル部との界面特性を向上させることができる。多結晶
化と不純物の活性化が同時に行なわれるので、工程の簡
略化が図れる。
【００３３】しかも、この多結晶化、活性化は基板全体
を高温にすることなく、低温で行えるので、電極形成、
パッシベーション膜の形成後の多結晶化、活性化工程を
行うことができる。従って、非晶質基板上に、性能が向
上した薄膜トランジスタを製造することができ、且つそ
の製造を容易にするものである。
を高温にすることなく、低温で行えるので、電極形成、
パッシベーション膜の形成後の多結晶化、活性化工程を
行うことができる。従って、非晶質基板上に、性能が向
上した薄膜トランジスタを製造することができ、且つそ
の製造を容易にするものである。
【００３４】更に上記のように、短波長パルスレーザ光
を用いることにより、基板全体を高温にすることなく、
従って、低温（室温）雰囲気で非晶質半導体薄膜を多結
晶化できるので、基板としてガラス基板のような低耐熱
性基板を用いることができ、低耐熱性基板上に上記高品
質の薄膜トランジスタを形成することが可能となる。
を用いることにより、基板全体を高温にすることなく、
従って、低温（室温）雰囲気で非晶質半導体薄膜を多結
晶化できるので、基板としてガラス基板のような低耐熱
性基板を用いることができ、低耐熱性基板上に上記高品
質の薄膜トランジスタを形成することが可能となる。
【図１】Ａ 本発明による薄膜トランジスタの製法の一
実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。
実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。
【図２】Ａ 本発明による薄膜トランジスタの製法の他
の実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の他の実施例
を示す工程図である。
の実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の他の実施例
を示す工程図である。
【図３】Ａ 従来の薄膜トランジスタの製法の一例を示
す工程図である。 Ｂ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｃ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｄ 従来の薄膜トランジスタの製法の一例を示す工程図
である。
す工程図である。 Ｂ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｃ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｄ 従来の薄膜トランジスタの製法の一例を示す工程図
である。
１ ガラス基板 ２ ゲート電極 ３ ＳｉＯ2 膜 ４ ａ−Ｓｉ：Ｈ膜 ４Ｓ ソース領域 ４Ｄ ドレイン領域 ４Ｃ チャネル部 ５ ｎ+ −ａ−Ｓｉ：Ｈ膜 ６ ソース電極 ７ ドレイン電極 ８ ＳｉＯ2 膜 １０ 短波長パルスレーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ６１６Ｌ 27/12 21/265 Ｐ Ｂ (56)参考文献 特開 昭58−186949（ＪＰ，Ａ) 特開 昭57−155726（ＪＰ，Ａ) 特開 昭58−197717（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 非晶質基板上にゲート電極、ゲート絶縁
膜、ソース領域、ドレイン領域及びチャネル領域を形成
する薄膜トランジスタの製法において、 上記非晶質基板上に膜厚１００Å〜１０００Åの非晶質
半導体薄膜を形成する工程と、 上記半導体薄膜のソース、ドレインが形成される領域に
不純物を注入する工程と、 少なくとも、上記ソース、ドレインが形成される領域を
波長１００ｎｍ〜４００ｎｍの短波長パルスレーザの照
射により、溶融加熱し不純物の活性化を行うとともに多
結晶化する工程とを有することを特徴とする薄膜トラン
ジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18191094A JP2500484B2 (ja) | 1994-07-11 | 1994-07-11 | 薄膜トランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18191094A JP2500484B2 (ja) | 1994-07-11 | 1994-07-11 | 薄膜トランジスタの製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59100180A Division JPH07118443B2 (ja) | 1984-05-18 | 1984-05-18 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758341A JPH0758341A (ja) | 1995-03-03 |
| JP2500484B2 true JP2500484B2 (ja) | 1996-05-29 |
Family
ID=16109040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18191094A Expired - Lifetime JP2500484B2 (ja) | 1994-07-11 | 1994-07-11 | 薄膜トランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500484B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2585009C (en) * | 2004-11-24 | 2014-09-30 | Nanosys, Inc. | Contact doping and annealing systems and processes for nanowire thin films |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL61671A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Diode and rom or eeprom devices using it |
| JPS5730882A (en) * | 1980-07-31 | 1982-02-19 | Suwa Seikosha Kk | Active matrix substrate |
| JPS57155726A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS582073A (ja) * | 1981-06-29 | 1983-01-07 | Sony Corp | 電界効果型トランジスタ |
| JPH0828507B2 (ja) * | 1982-03-16 | 1996-03-21 | セイコーエプソン株式会社 | 半導体装置 |
| JPS58182272A (ja) * | 1982-04-19 | 1983-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS58186949A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS58197717A (ja) * | 1982-05-13 | 1983-11-17 | Toshiba Corp | 半導体装置の製造方法 |
| JPS595672A (ja) * | 1982-07-02 | 1984-01-12 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
-
1994
- 1994-07-11 JP JP18191094A patent/JP2500484B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758341A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| KR100302378B1 (ko) | 반도체장치 및 액정 표시장치 | |
| US6020224A (en) | Method for making thin film transistor | |
| US7183614B2 (en) | Semiconductor device and method of manufacture thereof | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH11233790A (ja) | 薄膜トランジスタの製造方法 | |
| EP0822581B1 (en) | A method of manufacturing a thin film transistor | |
| JP3411408B2 (ja) | 半導体装置の作製方法 | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| JP2735177B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JP2546538B2 (ja) | 薄膜トランジスタの製法 | |
| JP2531383B2 (ja) | 薄膜トランジスタの製法 | |
| JP3380527B2 (ja) | 半導体装置の作製方法 | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| JPH0750257A (ja) | 半導体装置の製法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| JP3408242B2 (ja) | 半導体装置の作製方法 | |
| JP3813639B2 (ja) | 半導体装置、液晶電気光学装置、および半導体装置の作製方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JP3393857B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |