JP2531383B2 - 薄膜トランジスタの製法 - Google Patents
薄膜トランジスタの製法Info
- Publication number
- JP2531383B2 JP2531383B2 JP18191194A JP18191194A JP2531383B2 JP 2531383 B2 JP2531383 B2 JP 2531383B2 JP 18191194 A JP18191194 A JP 18191194A JP 18191194 A JP18191194 A JP 18191194A JP 2531383 B2 JP2531383 B2 JP 2531383B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film transistor
- amorphous
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）の製法に関する。
ＦＴ）の製法に関する。
【０００２】
【従来の技術】例えば透過型液晶ディスプレイにおいて
は、各絵素をオン，オフするためのスイッチング素子と
して薄膜トランジスタが用いられている。この場合、薄
膜トランジスタは、透明ガラス基板上に多数配列して形
成される。図２は従来のガラス基板上に薄膜トランジス
タを形成する製法例である。これは、先ず図２Ａに示す
ようにガラス基板１上にアルミニウム又は酸化インジウ
ム錫（以下ＩＴＯと略す）等によるゲート電極２を形成
して後、ＳｉＯ2 膜３、水素化アモルファスシリコン
（以下ａ−Ｓｉ：Ｈと略す）膜４及びオーミックコンタ
クト用のｎ形のａ−Ｓｉ：Ｈ（ｎ+ −ａ−Ｓｉ：Ｈ）膜
５を連続してプラズマＣＶＤ法で全面に堆積する。次
で、ａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパ
ターニングして薄膜トランジスタを作るために必要な部
分を島領域化する。次に、図２Ｂに示すように、ソース
及びドレイン部上にＡｌ／Ｍｏ２層膜構造、モリブデ
ン、チタン又はニクロム等によるソース電極６及びドレ
イン電極７を形成する。次に、図２Ｃに示すように、ソ
ース電極６及びドレイン電極７間に臨むｎ+ −ａ−Ｓ
ｉ：Ｈ膜５をプラズマエッチング法等により除去し、ソ
ース及びドレイン間のリーク電流をなくす。然る後、図
２Ｄに示すように、パッシベーション用及び液晶配向用
のＳｉＯ2 膜８を全面に形成し、さらにチャネル部に対
応する部分を覆うように遮光層９を形成して薄膜トラン
ジスタを形成する。
は、各絵素をオン，オフするためのスイッチング素子と
して薄膜トランジスタが用いられている。この場合、薄
膜トランジスタは、透明ガラス基板上に多数配列して形
成される。図２は従来のガラス基板上に薄膜トランジス
タを形成する製法例である。これは、先ず図２Ａに示す
ようにガラス基板１上にアルミニウム又は酸化インジウ
ム錫（以下ＩＴＯと略す）等によるゲート電極２を形成
して後、ＳｉＯ2 膜３、水素化アモルファスシリコン
（以下ａ−Ｓｉ：Ｈと略す）膜４及びオーミックコンタ
クト用のｎ形のａ−Ｓｉ：Ｈ（ｎ+ −ａ−Ｓｉ：Ｈ）膜
５を連続してプラズマＣＶＤ法で全面に堆積する。次
で、ａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパ
ターニングして薄膜トランジスタを作るために必要な部
分を島領域化する。次に、図２Ｂに示すように、ソース
及びドレイン部上にＡｌ／Ｍｏ２層膜構造、モリブデ
ン、チタン又はニクロム等によるソース電極６及びドレ
イン電極７を形成する。次に、図２Ｃに示すように、ソ
ース電極６及びドレイン電極７間に臨むｎ+ −ａ−Ｓ
ｉ：Ｈ膜５をプラズマエッチング法等により除去し、ソ
ース及びドレイン間のリーク電流をなくす。然る後、図
２Ｄに示すように、パッシベーション用及び液晶配向用
のＳｉＯ2 膜８を全面に形成し、さらにチャネル部に対
応する部分を覆うように遮光層９を形成して薄膜トラン
ジスタを形成する。
【０００３】
【発明が解決しようとする課題】この製法では、フォト
リソグラフィーに使用するマスクとして、ゲート電極２
のパターン形成用、ａ−Ｓｉ：Ｈ膜４の島領域形成用、
ソース及びドレイン電極６及び７のパターン形成用、更
に遮光層９のパターン形成用の４枚のマスクが最低必要
となる。又、ａ−Ｓｉ：Ｈ膜４の膜厚は約０．５μｍ程
度ないとｎ+ −ａ−Ｓｉ：Ｈ膜５をエッチング除去する
場合に充分な厚みを残せないこと、ｎ+ −ａ−Ｓｉ：Ｈ
膜４の堆積のむらが加わり広い面積に亘って一様な特性
の多数の薄膜トランジスタが得にくい等の欠点があっ
た。ａ−Ｓｉ：Ｈ膜４が厚いとソース、ドレイン電極
６，７の厚みが１μｍ程度ないと段切れが生じ易い。
リソグラフィーに使用するマスクとして、ゲート電極２
のパターン形成用、ａ−Ｓｉ：Ｈ膜４の島領域形成用、
ソース及びドレイン電極６及び７のパターン形成用、更
に遮光層９のパターン形成用の４枚のマスクが最低必要
となる。又、ａ−Ｓｉ：Ｈ膜４の膜厚は約０．５μｍ程
度ないとｎ+ −ａ−Ｓｉ：Ｈ膜５をエッチング除去する
場合に充分な厚みを残せないこと、ｎ+ −ａ−Ｓｉ：Ｈ
膜４の堆積のむらが加わり広い面積に亘って一様な特性
の多数の薄膜トランジスタが得にくい等の欠点があっ
た。ａ−Ｓｉ：Ｈ膜４が厚いとソース、ドレイン電極
６，７の厚みが１μｍ程度ないと段切れが生じ易い。
【０００４】そしてこの様な厚いａ−Ｓｉ：Ｈ膜４では
ａ−Ｓｉ：Ｈの光伝導度が大きいために、光を遮断する
ための遮光層９が必要となり製造工程を一層複雑にして
いる。ａ−Ｓｉ：Ｈ膜４は水素化されているため、膜内
に欠陥が少なく、通常オン／オフ比１０6 が得られ、閾
値電圧Ｖth＝５Ｖ程度のものが得られる。しかし非晶質
であるために有効移動度は０．１〜０．５ｃｍ2 ／Ｖ・
Ｓと小さく、早いスイッチング特性が得られない。
ａ−Ｓｉ：Ｈの光伝導度が大きいために、光を遮断する
ための遮光層９が必要となり製造工程を一層複雑にして
いる。ａ−Ｓｉ：Ｈ膜４は水素化されているため、膜内
に欠陥が少なく、通常オン／オフ比１０6 が得られ、閾
値電圧Ｖth＝５Ｖ程度のものが得られる。しかし非晶質
であるために有効移動度は０．１〜０．５ｃｍ2 ／Ｖ・
Ｓと小さく、早いスイッチング特性が得られない。
【０００５】本発明は、上述の点に鑑み、製造を容易に
し、且つ薄膜トランジスタの性能の向上をはかり、更
に、低耐熱性基板上に薄膜トランジスタの形成を可能に
した薄膜トランジスタの製法を提供するものである。
し、且つ薄膜トランジスタの性能の向上をはかり、更
に、低耐熱性基板上に薄膜トランジスタの形成を可能に
した薄膜トランジスタの製法を提供するものである。
【０００６】本発明は、非晶質基板１上にゲート電極
２、ゲート絶縁膜３、ソース部４Ｓ、ドレイン部４Ｄお
よびチャネル部４Ｃを形成する薄膜トランジスタの製法
において、非晶質基板１上に、膜厚１００Å〜１０００
Åの非晶質半導体薄膜４、この非晶質半導体薄膜４のソ
ース部４Ｓ、ドレイン部４Ｄの表面に接して不純物部５
をそれぞれ形成する工程と、非晶質半導体薄膜４を波長
１００ｎｍ〜４００ｎｍの短波長パルスレーザの照射に
より溶融加熱し、非晶質半導体薄膜４の多結晶化を行う
ようにする。
２、ゲート絶縁膜３、ソース部４Ｓ、ドレイン部４Ｄお
よびチャネル部４Ｃを形成する薄膜トランジスタの製法
において、非晶質基板１上に、膜厚１００Å〜１０００
Åの非晶質半導体薄膜４、この非晶質半導体薄膜４のソ
ース部４Ｓ、ドレイン部４Ｄの表面に接して不純物部５
をそれぞれ形成する工程と、非晶質半導体薄膜４を波長
１００ｎｍ〜４００ｎｍの短波長パルスレーザの照射に
より溶融加熱し、非晶質半導体薄膜４の多結晶化を行う
ようにする。
【０００７】
【作用】本発明の製法によれば、非晶質基板１上に、膜
厚１００Å〜１０００Åの非晶質半導体薄膜４およびこ
のソース、ドレインが形成される領域４Ｓ，４Ｄに接し
て不純物含有部５（又は６，７）を形成した後、波長１
００ｎｍ〜４００ｎｍの短波長パルスレーザ１０を照射
することにより、非晶質半導体薄膜４が短時間加熱さ
れ、溶融し、その後冷却されてチャネル領域４Ｃが結晶
化され、また、ソース領域４Ｓ、ドレイン領域４Ｄが形
成される。この多結晶化により、キャリア移動度の大き
い薄膜に変えることができる。また多結晶化により、光
伝導度を低減でき、光が当たってもリーク電流が生じに
くくなる。従って、薄膜トランジスタの性能の向上が図
れる。
厚１００Å〜１０００Åの非晶質半導体薄膜４およびこ
のソース、ドレインが形成される領域４Ｓ，４Ｄに接し
て不純物含有部５（又は６，７）を形成した後、波長１
００ｎｍ〜４００ｎｍの短波長パルスレーザ１０を照射
することにより、非晶質半導体薄膜４が短時間加熱さ
れ、溶融し、その後冷却されてチャネル領域４Ｃが結晶
化され、また、ソース領域４Ｓ、ドレイン領域４Ｄが形
成される。この多結晶化により、キャリア移動度の大き
い薄膜に変えることができる。また多結晶化により、光
伝導度を低減でき、光が当たってもリーク電流が生じに
くくなる。従って、薄膜トランジスタの性能の向上が図
れる。
【０００８】また、波長１００ｎｍ〜４００ｎｍの短波
長パルスレーザ１０を用いるので、基板全体を高温にす
ることなく低温（室温）にて半導体薄膜４の多結晶化が
可能となり、低耐熱性の非晶質基板１上に、高性能の薄
膜トランジスタを形成することができる。
長パルスレーザ１０を用いるので、基板全体を高温にす
ることなく低温（室温）にて半導体薄膜４の多結晶化が
可能となり、低耐熱性の非晶質基板１上に、高性能の薄
膜トランジスタを形成することができる。
【０００９】更に、従来のチャネル部４Ｃ上を覆う遮光
層及びそのためのマスク工程を省略でき、製造が容易と
なる。
層及びそのためのマスク工程を省略でき、製造が容易と
なる。
【００１０】
【実施例】本発明では、結晶化しようとする半導体薄膜
に短波長パルスレーザを照射したとき、そのレーザ光が
半導体薄膜の極表面のみで吸収され、その後熱伝導によ
って薄膜の内部が溶けて再結晶化し、或はアニールされ
て結晶粒が大きくなることを利用して薄膜トランジスタ
を製造するものである。
に短波長パルスレーザを照射したとき、そのレーザ光が
半導体薄膜の極表面のみで吸収され、その後熱伝導によ
って薄膜の内部が溶けて再結晶化し、或はアニールされ
て結晶粒が大きくなることを利用して薄膜トランジスタ
を製造するものである。
【００１１】例えば半導体薄膜としてａ−Ｓｉ：Ｈ膜を
用い、これに波長３０８ｎｍのＸｅＣｌエキシマーレー
ザ光を照射した場合、この波長に対する吸収係数は１０
6 ｃｍ-1に達するので、極表面（１００Å程度）で吸収
され熱に変換される。この熱は直ちに熱伝導によって薄
膜内部に伝わる。この様に膜の表面又は内部が瞬間的に
高温になるためにａ−Ｓｉ：Ｈ膜は水素を出さずに結晶
化されその特性は著しく変化する。例えば膜のキャリア
移動度が著しく増大し、また光伝導度が低減する。また
イオン注入された膜はその不純物が活性化される。
用い、これに波長３０８ｎｍのＸｅＣｌエキシマーレー
ザ光を照射した場合、この波長に対する吸収係数は１０
6 ｃｍ-1に達するので、極表面（１００Å程度）で吸収
され熱に変換される。この熱は直ちに熱伝導によって薄
膜内部に伝わる。この様に膜の表面又は内部が瞬間的に
高温になるためにａ−Ｓｉ：Ｈ膜は水素を出さずに結晶
化されその特性は著しく変化する。例えば膜のキャリア
移動度が著しく増大し、また光伝導度が低減する。また
イオン注入された膜はその不純物が活性化される。
【００１２】この様な短波長の高エネルギーパルスレー
ザ光を照射するときは、ａ−Ｓｉ：Ｈ膜中の水素は放出
されず、結晶化した後も結晶粒界のダングリングボンド
をなくす働きを行う。
ザ光を照射するときは、ａ−Ｓｉ：Ｈ膜中の水素は放出
されず、結晶化した後も結晶粒界のダングリングボンド
をなくす働きを行う。
【００１３】本発明が用いる短波長パルスレーザ光とし
ては、そのレーザ波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以下
で好ましくは１０〜５０ｎｓｅｃ就中２０ｎｓｅｃであ
る。またパルスのピーク強度は１０6 Ｗ／ｃｍ2 以上〜
１０8 Ｗ／ｃｍ2 以下とし、フルーエンス（１回のパル
スエネルギー）は１Ｊ／ｃｍ2 以下、好ましくは５０ｍ
Ｊ／ｃｍ2 以上〜５００ｍＪ／ｃｍ2 以下、より好まし
くは１００ｍＪ／ｃｍ2 とする。このような短波長パル
スレーザ光を用いれば局部的な加熱が可能となる。
ては、そのレーザ波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以下
で好ましくは１０〜５０ｎｓｅｃ就中２０ｎｓｅｃであ
る。またパルスのピーク強度は１０6 Ｗ／ｃｍ2 以上〜
１０8 Ｗ／ｃｍ2 以下とし、フルーエンス（１回のパル
スエネルギー）は１Ｊ／ｃｍ2 以下、好ましくは５０ｍ
Ｊ／ｃｍ2 以上〜５００ｍＪ／ｃｍ2 以下、より好まし
くは１００ｍＪ／ｃｍ2 とする。このような短波長パル
スレーザ光を用いれば局部的な加熱が可能となる。
【００１４】次に、図１を参照して本発明の実施例を説
明する。
明する。
【００１５】本例においては、先ず図１Ａに示すよう
に、ガラス基板１上にアルミニウム又はＩＴＯ等による
ゲート電極２を形成して後、ＳｉＯ2 膜３、非晶質半導
体薄膜であるａ−Ｓｉ：Ｈ膜４及び不純物部となるｎ+
−ａ−Ｓｉ：Ｈ膜５を順次プラズマＣＶＤ法で全面に堆
積する。次でａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ
膜５をパターニングして薄膜トランジスタを作る部分を
島領域化する。
に、ガラス基板１上にアルミニウム又はＩＴＯ等による
ゲート電極２を形成して後、ＳｉＯ2 膜３、非晶質半導
体薄膜であるａ−Ｓｉ：Ｈ膜４及び不純物部となるｎ+
−ａ−Ｓｉ：Ｈ膜５を順次プラズマＣＶＤ法で全面に堆
積する。次でａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ
膜５をパターニングして薄膜トランジスタを作る部分を
島領域化する。
【００１６】次に、図１Ｂに示すように、例えばモリブ
デン、チタン又はニクロム等によるソース電極６及びド
レイン電極７を形成し、両電極６及び７をマスクにチャ
ネル部に対応する部分上のｎ+ −ａ−Ｓｉ：Ｈ膜５をプ
ラズマエッチング法等によって選択除去する（図１Ｃ参
照）。これによって、ａ−Ｓｉ：Ｈ膜４のソース部４Ｓ
及びドレイン部４Ｄの表面に接して夫々ｎ + −ａ−Ｓ
ｉ：Ｈ膜５が形成され、夫々のｎ + −ａ−Ｓｉ：Ｈ膜５
に接するソース電極６及びドレイン電極７が形成され
る。ここまでの工程は図２Ａ〜Ｃの工程と同じである。
デン、チタン又はニクロム等によるソース電極６及びド
レイン電極７を形成し、両電極６及び７をマスクにチャ
ネル部に対応する部分上のｎ+ −ａ−Ｓｉ：Ｈ膜５をプ
ラズマエッチング法等によって選択除去する（図１Ｃ参
照）。これによって、ａ−Ｓｉ：Ｈ膜４のソース部４Ｓ
及びドレイン部４Ｄの表面に接して夫々ｎ + −ａ−Ｓ
ｉ：Ｈ膜５が形成され、夫々のｎ + −ａ−Ｓｉ：Ｈ膜５
に接するソース電極６及びドレイン電極７が形成され
る。ここまでの工程は図２Ａ〜Ｃの工程と同じである。
【００１７】次に、図１Ｄに示すように、全面にＳｉＯ
2 膜８を被着形成した後、表面側から短波長パルスレー
ザ光即ちＵＶ（紫外線）パルスレーザ光１０を照射して
ａ−Ｓｉ：Ｈ膜４のチャネル部４Ｃを多結晶化し、目的
の薄膜トランジスタを得る。８はＳｉＯ2 膜である。
2 膜８を被着形成した後、表面側から短波長パルスレー
ザ光即ちＵＶ（紫外線）パルスレーザ光１０を照射して
ａ−Ｓｉ：Ｈ膜４のチャネル部４Ｃを多結晶化し、目的
の薄膜トランジスタを得る。８はＳｉＯ2 膜である。
【００１８】この製法では、チャネル部４Ｃのａ−Ｓ
ｉ：Ｈ膜を水素を出さずに結晶化できることにより、薄
膜トランジスタのキャリア移動度を大きくすることがで
きる。又、ａ−Ｓｉ：Ｈ膜の結晶化により光伝導度が少
なくなり、光が当たってもリーク電流の発生が減少す
る。従って、従来のチャネル部上を覆う遮光層９及びそ
の為のマスク工程が省略できる。ＵＶパルスレーザ光１
０はＳｉＯ2 膜８を透過し、電極６，７で反射するため
温度は上がらず、電極６，７を損なうことなくチャネル
部を処理できる。因みにアルゴンレーザ、ＹＡＧレーザ
のように長波長レーザでは、膜が薄い場合、光の吸収が
小さく長時間の照射となるため、ａ−Ｓｉ：Ｈ膜全体の
温度が上がるとと共に、基板への熱の影響が大きくな
り、基板が変形したり、ＳｉＯ2 膜８、電極６，７等が
損傷を受けるという不都合が生じやすい。
ｉ：Ｈ膜を水素を出さずに結晶化できることにより、薄
膜トランジスタのキャリア移動度を大きくすることがで
きる。又、ａ−Ｓｉ：Ｈ膜の結晶化により光伝導度が少
なくなり、光が当たってもリーク電流の発生が減少す
る。従って、従来のチャネル部上を覆う遮光層９及びそ
の為のマスク工程が省略できる。ＵＶパルスレーザ光１
０はＳｉＯ2 膜８を透過し、電極６，７で反射するため
温度は上がらず、電極６，７を損なうことなくチャネル
部を処理できる。因みにアルゴンレーザ、ＹＡＧレーザ
のように長波長レーザでは、膜が薄い場合、光の吸収が
小さく長時間の照射となるため、ａ−Ｓｉ：Ｈ膜全体の
温度が上がるとと共に、基板への熱の影響が大きくな
り、基板が変形したり、ＳｉＯ2 膜８、電極６，７等が
損傷を受けるという不都合が生じやすい。
【００１９】このように電極６，７をマスクにして（所
謂セルファライメントにより）レーザ照射を行い局部的
な結晶化を行うことにより、ａ−Ｓｉ：Ｈ膜４の堆積、
電極６，７の形成の後でも照射部以外を非常に高い温度
にすることなく低温にての結晶化が可能である。従って
薄膜トランジスタの構造及び製造工程を簡単化できる。
謂セルファライメントにより）レーザ照射を行い局部的
な結晶化を行うことにより、ａ−Ｓｉ：Ｈ膜４の堆積、
電極６，７の形成の後でも照射部以外を非常に高い温度
にすることなく低温にての結晶化が可能である。従って
薄膜トランジスタの構造及び製造工程を簡単化できる。
【００２０】また、ＵＶパルスレーザ光１０を用いるこ
とにより、ａ−Ｓｉ：Ｈ膜４を低温（室温）雰囲気で溶
融、結晶化できるので、ガラス基板のような低耐熱性基
板上に高性能の薄膜トランジスタを形成することができ
る。
とにより、ａ−Ｓｉ：Ｈ膜４を低温（室温）雰囲気で溶
融、結晶化できるので、ガラス基板のような低耐熱性基
板上に高性能の薄膜トランジスタを形成することができ
る。
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】尚、図１の実施例を液晶ディスプレイ等に
応用する場合には全体をＳｉＯ2 等の配向用絶縁層を被
着する必要がある。この層を３００℃程度の高温で作る
場合はソース、ドレイン電極はＡｌを用いることができ
ないが、蒸着時の低温プロセスを用いればプラズマによ
るＳｉＯ2 、ａ−Ｓｉ：Ｈの堆積以外はすべて低温（室
温）プロセスで高性能の薄膜トランジスタアレイを作る
ことが可能である。
応用する場合には全体をＳｉＯ2 等の配向用絶縁層を被
着する必要がある。この層を３００℃程度の高温で作る
場合はソース、ドレイン電極はＡｌを用いることができ
ないが、蒸着時の低温プロセスを用いればプラズマによ
るＳｉＯ2 、ａ−Ｓｉ：Ｈの堆積以外はすべて低温（室
温）プロセスで高性能の薄膜トランジスタアレイを作る
ことが可能である。
【００２８】上述の実施例によれば、基体全体を高温に
することなく、低温でチャネル部のａ−Ｓｉ：Ｈ膜を水
素を出さずに結晶化できることにより、薄膜トランジス
タのキャリア移動度を大きくすることができ、早いスイ
ッチング特性が得られる。そして、基板への熱の影響が
及びにくいので、基板変形が起こりにくい。
することなく、低温でチャネル部のａ−Ｓｉ：Ｈ膜を水
素を出さずに結晶化できることにより、薄膜トランジス
タのキャリア移動度を大きくすることができ、早いスイ
ッチング特性が得られる。そして、基板への熱の影響が
及びにくいので、基板変形が起こりにくい。
【００２９】又、ａ−Ｓｉ：Ｈ膜を結晶化することによ
り、又充分薄くできることにより、光伝導度を小さく光
が照射されてもリーク電流が流れにくくなる。このため
遮光層が省略される。又、高エネルギー、短時間の短波
長パルスレーザ光を用いることにより、低温でａ−Ｓ
ｉ：Ｈ膜の結晶化ができ、従って電極形成、パッシベー
ション膜の形成後に結晶化工程を行うことが可能とな
る。従って、薄膜トランジスタの構成及び製造工程が簡
単になり、また生産の歩留りも向上するものである。
又、薄膜トランジスタアレイの製造に適用した場合に
は、各トランジスタ共に均一な特性が得られる。
り、又充分薄くできることにより、光伝導度を小さく光
が照射されてもリーク電流が流れにくくなる。このため
遮光層が省略される。又、高エネルギー、短時間の短波
長パルスレーザ光を用いることにより、低温でａ−Ｓ
ｉ：Ｈ膜の結晶化ができ、従って電極形成、パッシベー
ション膜の形成後に結晶化工程を行うことが可能とな
る。従って、薄膜トランジスタの構成及び製造工程が簡
単になり、また生産の歩留りも向上するものである。
又、薄膜トランジスタアレイの製造に適用した場合に
は、各トランジスタ共に均一な特性が得られる。
【００３０】また、短波長パルスレーザ光を用いること
により、低耐熱性のガラス基板１上に高性能の薄膜トラ
ンジスタの形成が可能となる。
により、低耐熱性のガラス基板１上に高性能の薄膜トラ
ンジスタの形成が可能となる。
【００３１】特に、膜厚１００Å〜１０００Åの非晶質
半導体薄膜に波長１００ｎｍ〜４００ｎｍの短波長パル
スレーザ光を照射するときは、レーザ光は薄膜内部でほ
ぼ１００％吸収され、基板側にもれないので、基板とし
てガラス基板のような低耐熱性基板を用いることがで
き、この低耐熱性基板上に形成した非晶質半導体薄膜の
溶融結晶化が可能となる。そして、結晶化と共に、膜厚
が１００Å〜１０００Åと薄い場合、より光伝導度が低
減し、リーク電流の発生を減少することができる等、特
性のよい薄膜トランジスタが得られる。尚、上例ではａ
−Ｓｉ：Ｈ膜を用いた場合について説明したが、水素を
含まない非晶質シリコン薄膜の場合においても、ａ−Ｓ
ｉ：Ｈ薄膜の場合と同様に波長１００ｎｍ〜４００ｎｍ
の光に対してこの光が極表面で吸収され、同様に実施す
ることができる。その際、基板変形を起こすことなく結
晶化できること、電極形成、パッシベーション膜の形成
後の結晶化、不純物の活性化に関しては水素を含む非晶
質シリコン薄膜の場合と同様の作用効果を奏するもので
ある。
半導体薄膜に波長１００ｎｍ〜４００ｎｍの短波長パル
スレーザ光を照射するときは、レーザ光は薄膜内部でほ
ぼ１００％吸収され、基板側にもれないので、基板とし
てガラス基板のような低耐熱性基板を用いることがで
き、この低耐熱性基板上に形成した非晶質半導体薄膜の
溶融結晶化が可能となる。そして、結晶化と共に、膜厚
が１００Å〜１０００Åと薄い場合、より光伝導度が低
減し、リーク電流の発生を減少することができる等、特
性のよい薄膜トランジスタが得られる。尚、上例ではａ
−Ｓｉ：Ｈ膜を用いた場合について説明したが、水素を
含まない非晶質シリコン薄膜の場合においても、ａ−Ｓ
ｉ：Ｈ薄膜の場合と同様に波長１００ｎｍ〜４００ｎｍ
の光に対してこの光が極表面で吸収され、同様に実施す
ることができる。その際、基板変形を起こすことなく結
晶化できること、電極形成、パッシベーション膜の形成
後の結晶化、不純物の活性化に関しては水素を含む非晶
質シリコン薄膜の場合と同様の作用効果を奏するもので
ある。
【００３２】
【発明の効果】本発明によれば、波長１００ｎｍ〜４０
０ｎｍの短波長パルスレーザ光を用いることにより、膜
の極表面のみが瞬時に熱せられるため、基板への熱の影
響が及びにくくなり、基板の変形を起こすことなく、非
晶質半導体薄膜を局部的に結晶化でき、キャリア移動度
の大きい薄膜に変えることができる。しかも、この結晶
化、活性化は基体全体を高温にすることなく、低温で行
えるので、電極形成、パッシベーション膜の形成後に結
晶化工程を行うことができる。従って、薄膜トランジス
タの性能を向上し、かつ製造を容易にするものである。
０ｎｍの短波長パルスレーザ光を用いることにより、膜
の極表面のみが瞬時に熱せられるため、基板への熱の影
響が及びにくくなり、基板の変形を起こすことなく、非
晶質半導体薄膜を局部的に結晶化でき、キャリア移動度
の大きい薄膜に変えることができる。しかも、この結晶
化、活性化は基体全体を高温にすることなく、低温で行
えるので、電極形成、パッシベーション膜の形成後に結
晶化工程を行うことができる。従って、薄膜トランジス
タの性能を向上し、かつ製造を容易にするものである。
【００３３】更に、短波長パルスレーザ光を用いること
により基板全体を高温にすることなく、従って、低温
（室温）雰囲気で結晶化できるので、基板として、ガラ
ス基板のような低耐熱性基板を用いることができ、低耐
熱性基板上に上記高品質の薄膜トランジスタを形成する
ことが可能となる。
により基板全体を高温にすることなく、従って、低温
（室温）雰囲気で結晶化できるので、基板として、ガラ
ス基板のような低耐熱性基板を用いることができ、低耐
熱性基板上に上記高品質の薄膜トランジスタを形成する
ことが可能となる。
【図１】Ａ 本発明による薄膜トランジスタの製法の一
実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｃ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｄ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。
実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｃ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｄ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。
【図２】Ａ 従来の薄膜トランジスタの製法の一例を示
す工程図である。 Ｂ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｃ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｄ 従来の薄膜トランジスタの製法の一例を示す工程図
である。
す工程図である。 Ｂ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｃ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｄ 従来の薄膜トランジスタの製法の一例を示す工程図
である。
【図３】
【図４】
１ ガラス基板 ２ ゲート電極 ３ ＳｉＯ2 膜 ４ ａ−Ｓｉ：Ｈ膜 ４Ｃ チャネル部 ４Ｓ ソース部 ４Ｄ ドレイン部 ５ ｎ+ −ａ−Ｓｉ：Ｈ膜 ６ ソース電極 ７ ドレイン電極 ８ ＳｉＯ2 膜 １０ 短波長パルスレーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 (56)参考文献 特開 昭58−186949（ＪＰ，Ａ) 特開 昭57−104217（ＪＰ，Ａ) 特開 昭56−135968（ＪＰ，Ａ) 特開 昭57−155726（ＪＰ，Ａ) 特開 昭58−197717（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 非晶質基板上にゲート電極、ゲート絶縁
膜、ソース部、ドレイン部およびチャネル部を形成する
薄膜トランジスタの製法において、 上記非晶質基板上に、膜厚１００Å〜１０００Åの非晶
質半導体薄膜、該非晶質半導体薄膜のソース、ドレイン
部の表面に接して不純物部をそれぞれ形成する工程と、 上記非晶質半導体薄膜を波長１００ｎｍ〜４００ｎｍの
短波長パルスレーザの照射により溶融加熱し、上記非晶
質半導体薄膜の多結晶化を行うことを特徴とする薄膜ト
ランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18191194A JP2531383B2 (ja) | 1994-07-11 | 1994-07-11 | 薄膜トランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18191194A JP2531383B2 (ja) | 1994-07-11 | 1994-07-11 | 薄膜トランジスタの製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59100180A Division JPH07118443B2 (ja) | 1984-05-18 | 1984-05-18 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758342A JPH0758342A (ja) | 1995-03-03 |
| JP2531383B2 true JP2531383B2 (ja) | 1996-09-04 |
Family
ID=16109059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18191194A Expired - Lifetime JP2531383B2 (ja) | 1994-07-11 | 1994-07-11 | 薄膜トランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531383B2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS57104217A (en) * | 1980-12-22 | 1982-06-29 | Toshiba Corp | Surface heat treatment |
| JPS57155726A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5848466A (ja) * | 1981-09-16 | 1983-03-22 | Toshiba Corp | 薄膜電界効果トランジスタとその製造方法 |
| JPH0828507B2 (ja) * | 1982-03-16 | 1996-03-21 | セイコーエプソン株式会社 | 半導体装置 |
| JPS58182272A (ja) * | 1982-04-19 | 1983-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS58186949A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS58197717A (ja) * | 1982-05-13 | 1983-11-17 | Toshiba Corp | 半導体装置の製造方法 |
| JPS58206121A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
-
1994
- 1994-07-11 JP JP18191194A patent/JP2531383B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758342A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JPH07249779A (ja) | 半導体装置の作製方法 | |
| JPH07273347A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0563196A (ja) | 薄膜半導体装置及びその製造方法並び液晶表示装置 | |
| EP0822581B1 (en) | A method of manufacturing a thin film transistor | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3409576B2 (ja) | 半導体装置の製造方法 | |
| KR20000017056A (ko) | 반도체 장치 제조 방법 | |
| JPH07131034A (ja) | 半導体装置の作製方法 | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| JP2531383B2 (ja) | 薄膜トランジスタの製法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2546538B2 (ja) | 薄膜トランジスタの製法 | |
| JP3380527B2 (ja) | 半導体装置の作製方法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0750257A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |