JPH0794756A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH0794756A
JPH0794756A JP16270294A JP16270294A JPH0794756A JP H0794756 A JPH0794756 A JP H0794756A JP 16270294 A JP16270294 A JP 16270294A JP 16270294 A JP16270294 A JP 16270294A JP H0794756 A JPH0794756 A JP H0794756A
Authority
JP
Japan
Prior art keywords
film
silicon film
island
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16270294A
Other languages
English (en)
Inventor
Hiroki Adachi
広樹 安達
Akira Takeuchi
晃 武内
Takeshi Fukada
武 深田
Hiroshi Uehara
弘 上原
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP16270294A priority Critical patent/JPH0794756A/ja
Publication of JPH0794756A publication Critical patent/JPH0794756A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 耐熱性の劣る基板上に良好な特性を示す絶縁
ゲイト型(MIS型)シリコン半導体装置を作製する方
法に関して、特にゲイト絶縁膜およびその作製方法を提
供する。 【構成】 酸素等の酸化雰囲気中にシリコン半導体表面
をさらし、これを400〜700℃、好ましくは500
〜600℃に加熱するか、もしくは数10秒〜数分間、
強光を照射することによって、表面にごく薄い酸化膜を
形成し、しかる後にプラズマCVD法等の公知の成膜手
段によって絶縁被膜を成膜し、所望の厚さのゲイト絶縁
膜とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた非単結晶珪素膜を用いた絶縁ゲイト構造を有する半
導体装置、例えば、薄膜トランジスタ(TFT)や薄膜
ダイオード(TFD)、またはそれらを応用した薄膜集
積回路、特にアクティブ型液晶表示装置(液晶ディスプ
レー)用薄膜集積回路の作製方法に関するものである。
【0002】
【従来の技術】近年、ガラス等の絶縁基板上にTFTを
有する半導体装置、例えば、TFTを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー等が開
発されている。
【0003】これらの装置に用いられるTFTには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体(a−Si)か
らなるものと結晶性を有する珪素半導体からなるものの
2つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるTFTの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
【0004】これらの珪素膜を用いて絶縁ゲイト構造を
得るには、珪素膜表面に何らかの手段によって界面特性
の優れた絶縁膜を形成する必要があった。例えば、石英
基板のように高温に耐える基板上であれば、熱酸化とい
う手段を用いてゲイト絶縁膜を得ることができた。石英
基板は高価であり、かつ、融点が高いために大面積化が
困難であるということで、融点が低くてより量産性に優
れ、安価な他のガラス材料(例えば、コーニング705
9番)を基板として使用することが望まれた。しかし、
より安価な基板材料を使用した場合には、熱酸化膜を得
るだけの高温に基板が耐えないという問題があった。そ
のため、より低温で形成できる物理的気相成長法(PV
D法、例えばスパッタ法)や化学的気相成長法(CVD
法、例えばプラズマCVD法、光CVD法等)によって
形成される。
【0005】しかしながら、これらPVD法、CVD法
によって作製した絶縁膜はピンホールが多く、また、界
面特性も良くなかった。このため、TFTとした場合の
電界移動度やサブスレシュホールド特性値(S値)が、
良くないという問題点、あるいはゲイト電極のリーク電
流が多く、劣化がひどく、歩留りが低いという問題点が
あった。特にもともと移動度の小さな非晶質珪素を用い
たTFTの場合には、このようなゲイト絶縁膜の特性は
あまり問題とならなかったが、移動度の高い結晶性の珪
素膜を用いたTFTでは、珪素膜自体よりもゲイト絶縁
膜の特性の方が大きな問題となった。
【0006】
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。すなわち、結晶
性珪素膜を用いて、特性、信頼性、歩留りに優れたTF
Tの作製方法を提供する場合において、特に基板材料に
影響を与えない条件のもとで、ゲイト絶縁膜の作製方法
やゲイト絶縁膜の構造を提供することを課題とする。
【課題を解決するための手段】
【0007】本発明は、酸素や酸化窒素、オゾン等の酸
化雰囲気のなかで、島状の結晶性珪素膜に基板材料に対
して影響を与えない波長、持続時間の強光を照射し、あ
るいは、基板材料に対して影響を与えない温度で島状の
結晶性珪素膜を熱アニールすることによって、その表面
に薄い酸化珪素膜(熱酸化膜)を形成し、さらに、これ
を覆って、公知のPVD法、CVD法で厚い絶縁膜を形
成し、所望の厚さのゲイト絶縁膜とすることを特徴とす
る。
【0008】本発明において、光を照射する場合には、
例えば、近赤外光から可視光にかけての光、好ましくは
波長が4μm〜0.5μmの光(例えば波長1.3μm
にピークを有する赤外光)を用いる場合には、10〜1
000秒程度の比較的短い時間照射し、珪素膜の表面の
温度を900〜1200℃に上昇させることが望まし
い。この波長の光は、珪素膜には吸収され、基板では実
質的に吸収されないので、上記の照射時間であれば、基
板に影響を与えずに、珪素膜のみを選択的に加熱でき
る。
【0009】波長がより短い紫外線を用いる場合には、
珪素膜だけでなく、多くの基板材料にも吸収されるの
で、最適な光の持続時間はより短くなる。例えば、24
8nmの波長では1μsec以下とすることが望まれ
る。それより長い時間の照射をおこなえば、基板にも相
当な量の光が吸収され、基板に変形をもたらす。このよ
うに、極めて短時間の光の照射においては瞬間的に珪素
膜表面の温度が1000℃を越えるような高温となるよ
うな光量を選択する必要がある。また、瞬間的な温度上
昇と下降であるので、1回の照射では酸化が十分に進行
しないので、複数回の照射をおこなうことが必要であ
る。この場合、得られる酸化膜の厚さは照射回数に依存
する。紫外線を光源として、このような極めて短い時間
の照射をおこなうには、エキシマーレーザーのようなパ
ルス発振レーザーを用いるのが理想的である。各種エキ
シマーレーザーはパルス幅が100nsec以下であ
る。また、本発明においては強光を照射する際に基板温
度を最高600℃、好ましくは、400℃まで上昇させ
てもよい。
【0010】また、本発明において、熱アニールをおこ
なう場合には、基板にソリや縮み等の影響を与えない温
度でおこなうことが望ましく、具体的には、400〜7
00℃、好ましくは500〜600℃の中温の条件でお
こなうことが望ましい。一般的には基板の歪み温度(歪
み点)以下でおこなうべきであるが、予め基板に熱的な
処置をほどこして、内部の歪みエネルギーを開放してお
くことによって、歪み温度以上でも縮みを十分に小さく
できるので、このような場合には歪み温度以上の温度で
あってもかまわない。上記の強光の照射あるいは熱アニ
ール後にPVD法やCVD法によって成膜される絶縁膜
は一般的には酸化珪素膜であるが、窒化珪素膜や酸化窒
化珪素膜であってもよい。
【0011】本発明に用いられる結晶性珪素膜の作製方
法は、レーザーやそれと同等な強光の照射による結晶
化、あるいは熱アニールによる結晶化いずれでも採用で
きる。特に、熱アニールによる場合で、ニッケル等の結
晶化を助長せしめる金属元素を用いて、通常の固相成長
温度よりも低温で結晶化を行う方法を採用した場合に
は、本発明は新たな効果を生じる。結晶化を助長させる
元素としては、8族元素であるFe、Co、Ni、R
u、Rh、Pd、Os、Ir、Ptを用いることができ
る。また3d元素であるSc、Ti、V、Cr、Mn、
Cu、Znも利用することができる。さらに、実験によ
れば、Au、Ag、においても結晶化の作用が確認され
ている。特に上記元素の中で、顕著な効果が得られ、そ
の作用で結晶化した結晶性珪素膜を用いてTFTの動作
が確認されているのがNiである。
【0012】これらの金属を添加された珪素膜は針状に
結晶が成長することが観察されている。しかしながら、
全面が結晶化してしまうわけではなく、結晶と結晶の間
に非晶質もしくはそれと同程度の結晶性の低い領域が取
り残される。このような金属元素の添加された珪素膜は
針状に結晶が成長し、その幅も被膜の厚さの0.5〜2
倍であり、さらに<111>方向の成長方向でなく、幅
方向、すなわち結晶の側面への成長は少ない。このた
め、前記非晶質領域は長時間のアニールでも結晶化せ
ず、これをTFTに用いた場合には特性の劣化が問題と
なった。ところが、上記の強光を照射する方法を採用し
た場合には、光エネルギーの一部が結晶成長にも使用さ
れ、結晶の側面への成長が促進される。このため、緻密
な結晶性珪素膜が得られる。また、強光を照射したの
ち、再び、熱アニールすることにより、より結晶性を改
善せしめてもよい。また、このような強光照射と熱アニ
ールを複数回繰り返してもよい。
【0013】
【作用】強光を照射して、あるいは中温でのアニールに
よって得られる熱酸化膜の厚さは、20〜200Å、代
表的には100Åであるが、公知のPVD法、CVD法
による膜とは異なり、ピンホールのない非常に緻密で均
一な厚さの膜である。また、珪素膜との界面も理想的な
状態である。この熱酸化膜の上にさらに厚い絶縁膜、代
表的には酸化珪素膜を重ねるのであるから、ピンホール
に起因するリーク電流は小さく、歩留りも向上する。
【0014】また、珪素膜との界面が良好であるので、
TFTとした場合の各種特性値が向上し、信頼性も高
い。特に図5(A)に示すように、従来のTFTプロセ
スにおいては、島状珪素膜を作製した際に、オーバーエ
ッチによって珪素膜の端に空孔が生じた。特に下地膜が
柔らかい(エッチングレートが大きい)場合には、顕著
であった。そして、従来のPVD法やCVD法ではこの
空孔をうまく埋めきれず、クラック等によってリーク電
流が発生することが多かった。(図5(B))しかし、
本発明においては、珪素膜の周囲に一様な厚さのピンホ
ール等のない熱酸化膜が形成されるので上記のようなク
ラックが生じても、使用上はほとんど問題がない。(図
5(C))
【0015】
【実施例】〔実施例1〕本実施例は、ガラス基板上に形
成された結晶性珪素膜を用いたPチャネル型TFT(P
TFTという)とNチャネル型TFT(NTFTとい
う)とを相補型に組み合わせた回路を形成する例であ
る。本実施例の構成は、アクティブ型の液晶表示装置の
画素電極のスイッチング素子や周辺ドライバー回路、さ
らにはイメージセンサや集積回路に利用することができ
る。
【0016】図1に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)101上にスパ
ッタリング法によって厚さ2000Åの酸化珪素の下地
膜102を形成した。基板は、下地膜の成膜の前もしく
は後に、歪み温度よりも高い温度でアニールをおこなっ
た後、0.1〜1.0℃/分で歪み温度以下まで徐冷す
ると、その後の温度上昇を伴う工程(本発明の赤外光照
射および熱アニールによる酸化工程を含む)での基板の
収縮が少なく、マスク合わせが用意となる。コーニング
7059基板では、620〜660℃で1〜4時間アニ
ールした後、0.1〜1.0℃/分、好ましくは、0.
1〜0.3℃/分で徐冷し、450〜590℃まで温度
が低下した段階で取り出すとよい。
【0017】次に、プラズマCVD法によって、厚さ5
00〜1500Å、例えば1000Åの真性(I型)の
非晶質珪素膜を成膜した。そして、窒素不活性雰囲気化
(大気圧)、600℃、48時間アニールして結晶化さ
せ、珪素膜を10〜1000μmの大きさにパターニン
グして、島状の珪素膜(TFTの活性層)103を形成
した。そして、酸素雰囲気中で、0.5〜4μmここで
は0.8〜1.4μmにピークをもつ赤外光を30〜1
80秒照射し、活性層103の表面に酸化珪素膜104
を形成した。雰囲気に0.1〜10%のHClを混入し
てもよかった。(図1(A))
【0018】赤外線の光源としてはハロゲンランプを用
いた。赤外光の強度は、モニターの単結晶シリコンウェ
ハー上の温度が900〜1200℃の間にあるように調
整した。具体的には、シリコンウェハーに埋め込んだ熱
電対の温度をモニターして、これを赤外線の光源にフィ
ードバックさせた。本実施例では、昇温・降温は、図4
(A)もしくは(B)のようにおこなった。昇温は、一
定で速度は50〜200℃/秒、降温は自然冷却で20
〜100℃であった。
【0019】図4(A)は一般的な温度サイクルで、昇
温時間a、保持時間b、降温時間cの3つの過程からな
る。しかし、この場合には試料は室温から1000℃も
の高温へ、さらに高温状態から室温へと急激に加熱・冷
却されるので、珪素膜や基板に与える影響が大きく、珪
素膜の剥離の可能性も高い。この問題を解決するために
は、図4(B)のように、保持に達する前に、プレヒー
ト時間dやポストヒート時間fを設け、保持時間に達す
る前に200〜500℃の基板や膜に大きな影響を与え
ない温度に保持しておくことが望ましい。
【0020】この赤外光照射は、珪素膜を選択的に加熱
することになるので、ガラス基板への加熱を最小限に抑
えることができる。そして、珪素膜中の欠陥や不体結合
手を減少させるのにも非常に効果がある。この赤外光照
射によって形成された酸化珪素104の厚さは50〜1
50Åであった。
【0021】つぎにプラズマCVD法によって厚さ10
00Åの酸化珪素膜105をゲイト絶縁膜として成膜し
た。CVDの原料ガスとしてはTEOS(テトラ・エト
キシ・シラン、Si(OC2 5 4 )と酸素を用い、
成膜時の基板温度は300〜550℃、例えば400℃
とした。(図1(B))
【0022】引き続いて、スパッタリング法によって、
厚さ6000〜8000Å、例えば6000Åのアルミ
ニウム(0.01〜0.2%のスカンジウムを含む)を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極106、108を形成した。さらに、こ
のアルミニウムの電極の表面を陽極酸化して、表面に酸
化物層107、109を形成した。この陽極酸化は、酒
石酸が1〜5%含まれたエチレングリコール溶液中で行
った。得られた酸化物層107、109の厚さは200
0Åであった。なお、この酸化物107と109は、後
のイオンドーピング工程において、オフセットゲイト領
域を形成する厚さとなるので、オフセットゲイト領域の
長さを上記陽極酸化工程で決めることができる。
【0023】次に、イオンドーピング法(プラズマドー
ピング法とも言う)によって、活性層領域(ソース/ド
レイン、チャネルを構成する)にゲイト電極部、すなわ
ちゲイト電極106とその周囲の酸化層107、ゲイト
電極108とその周囲の酸化層109をマスクとして、
自己整合的にPもしくはN導電型を付与する不純物を添
加した。ドーピングガスとして、フォスフィン(PH
3 )およびジボラン(B26 )を用い、前者の場合
は、加速電圧を60〜90kV、例えば80kV、後者
の場合は、40〜80kV、例えば65kVとする。ド
ース量は1×1015〜8×1015cm-2、例えば、燐を
5×1015cm-2、ホウ素を2×1015とした。ドーピ
ングに際しては、一方の領域をフォトレジストで覆うこ
とによって、それぞれの元素を選択的にドーピングし
た。この結果、N型の不純物領域113と115、P型
の不純物領域110と112が形成され、Pチャネル型
TFT(PTFT)の領域とNチャネル型TFT(NT
FT)との領域を形成することができた。
【0024】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、KrFエキシマレーザ
ー(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
によって、効果を増大せしめてもよい。(図1(C))
【0025】また、この工程は、近赤外光によるランプ
アニールによる方法でもよい。近赤外線は非晶質珪素よ
りも結晶化した珪素へは吸収されやすく、1000℃以
上の熱アニールにも匹敵する効果的なアニールを行うこ
とができる。その反面、ガラス基板(遠赤外光はガラス
基板に吸収されるが、可視・近赤外光(波長0.5〜4
μm)は吸収されにくい)へは吸収されにくいので、ガ
ラス基板を高温に加熱することがなく、また短時間の処
理ですむので、ガラス基板の縮みが問題となる工程にお
いては最適な方法であるといえる。
【0026】続いて、厚さ6000Åの酸化珪素膜11
6を層間絶縁物としてプラズマCVD法によって形成し
た。この層間絶縁物としてはポリイミドを利用してもよ
い。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tの電極・配線117、118、119を形成した。最
後に、1気圧の水素雰囲気で350℃、30分のアニー
ルを行い、TFTを相補型に構成した半導体回路を完成
した。(図1(D))
【0027】上記に示す回路は、PTFTとNTFTと
を相補型に設けたCMOS構造であるが、上記工程にお
いて、2つのTFTを同時に作り、中央で切断すること
により、独立したTFTを2つ同時に作製することも可
能である。本実施例で得られたTFTの特性に関して
は、NTFTの移動度は110〜150cm2 /Vs、
S値は0.2〜0.5V/桁、PTFTの移動度は90
〜120cm2 /Vs、S値は0.4〜0.6V/桁で
あり、公知のPVD法やCVD法によってゲイト絶縁膜
を形成した場合に比較して、移動度は2割以上高く、S
値は半減した。
【0028】〔実施例2〕本実施例も相補型TFT回路
に関するものである。本実施例の作製工程の概略を図2
に示す。本実施例において、基板201としてはコーニ
ング7059ガラス基板(厚さ1.1mm、300×4
00mm)を使用した。実施例1と同様に最初に640
℃で1時間アニールした後、0.2℃/分で580℃ま
で徐冷した基板を用いた。そして、下地膜202(酸化
珪素)をプラズマCVD法で2000Åの厚さに形成し
た。CVDの原料ガスとしてはTEOSと酸素を用い
た。基板温度は350℃とした。プラズマCVD法の代
わりにスパッタ法でもよい。
【0029】この後、LPCVD法もしくはプラズマC
VD法で非晶質珪素膜205を500Åの厚さに形成し
た。これをパターニングしてTFTの活性層203を形
成した。そして、450℃で1時間脱水素化を行った
後、レーザー照射によって結晶化させた。レーザーとし
てはKrFエキシマーレーザー(波長248nm)を用
い、エネルギー密度250〜450mJ/cm2 のレー
ザー光を1か所につき、2ショット照射した。レーザー
照射は真空中でおこない、基板の温度は350〜500
℃とした。レーザー照射工程の後、基板を酸素雰囲気で
600℃で1時間アニールした。この結果、活性層の表
面に20〜200Å、代表的には40〜100Åの厚さ
の熱酸化膜204が形成された。(図2(A))
【0030】さらにテトラ・エトキシ・シラン(TEO
S)を原料として、酸素雰囲気中のプラズマCVD法に
よって、酸化珪素のゲイト絶縁膜(厚さ70〜120n
m、典型的には120nm)206を形成した。成膜時
にはTEOSに対して流量比で3〜50%のトリクロロ
エチレン(TCE)を添加した。基板温度は350℃と
した。こうしてゲイト絶縁膜205を形成した。(図2
(B)) 次に厚さ6000Åのアルミニウム膜をスパッタ法で形
成し、パターニングを行うことによって、ゲイト電極2
06、208を形成した。そして、実施例1と同様にゲ
イト電極の周囲を陽極酸化物207、209で被覆し
た。
【0031】その後、N型およびP型の不純物をイオン
ドーピング法で注入し、自己整合的にP型ソース領域2
10、P型ドレイン領域212、N型ソース領域21
3、N型ドレイン領域215、チャネル形成領域21
1、214を形成した。そして、KrFレーザー光を照
射することによって、不純物導入のために結晶性の劣化
した珪素膜の結晶性を改善させた。このときにはレーザ
ー光のエネルギー密度は250〜300mJ/cm2
した。このレーザー照射によって、このTFTのソース
/ドレインのシート抵抗は300〜800Ω/cm2
なった。また、この工程は赤外光のランプアニールによ
って行ってもよい。(図2(C))
【0032】その後、酸化珪素またはポリイミドによっ
て層間絶縁物216を形成し、コンタクトホールを形成
して、TFTのソース/ドレイン領域にクロム/アルミ
ニウム多層膜で電極217、218,219を形成し
た。最後に、水素中で200〜400℃で2時間アニー
ルして、水素化をおこなった。このようにして、TFT
を完成した。さらにより耐湿性を向上させるために、全
面に窒化珪素等でパッシベーション膜を形成してもよ
い。(図2(D))
【0033】〔実施例3〕図3を用いて、本実施例を説
明する。まずガラス基板301として、コーニング70
59基板を用い、620〜660℃で1〜4時間アニー
ルした後、0.1〜1.0℃/分、好ましくは、0.1
〜0.3℃/分で徐冷し、450〜590℃まで温度が
低下した段階で取り出した。そして、基板上に下地膜3
02を形成し、さらに、プラズマCVD法によって厚さ
300〜800Åのアモルファス(非晶質)珪素膜30
3を成膜した。そして、厚さ1000Åの酸化珪素のマ
スク304を用いて305で示される領域に厚さ20〜
50Åのニッケル膜をスパッタ法で成膜した。ニッケル
膜は連続した膜状でなくともよい。この後、窒素雰囲気
下で500〜620℃、例えば550℃、8時間の加熱
アニールを行い、珪素膜303の結晶化を行った。結晶
化は、ニッケルと珪素膜が接触した領域305を出発点
として、矢印で示されるように基板に対して平行な方向
に結晶成長が進行した。(図3(A))
【0034】次に、シリコン膜304をパターニングし
て、島状の活性層領域306および307を形成した。
この際、図3(A)で300で示された領域が、ニッケ
ルが直接導入された領域であり、ニッケルが高濃度に存
在する領域である。また、実施例2および3で示したよ
うに結晶成長の先端にも、やはりニッケルが高濃度に存
在する。これらの領域は、その間の結晶化している領域
に比較してニッケルの濃度が1桁近く高いことが判明し
ている。したがって、本実施例においては、活性層領域
306、307はこれらのニッケル濃度の高い領域を避
けてパターニングし、ニッケルの濃度の高い領域は除去
した。そして、ニッケルがほとんど存在しない領域にT
FTの活性層を形成した。活性層のエッチングは垂直方
向に異方性を有するRIE法によって行った。本実施例
の活性層中でのニッケル濃度は、1017〜1019cm-3
程度であった。その後、実施例1と同じ条件で可視・近
赤外光の照射をおこない、活性層306、307の表面
に厚さ50〜150Åの酸化珪素膜308を得るととも
に、先の熱アニールによって結晶化した領域の結晶性を
さらに向上させた。(図3(B))
【0035】その後、実施例1と同様にゲイト絶縁膜3
09を成膜し(図3(C)、ゲイト電極310、311
を形成し、P型とN型の不純物を導入し(図3
(D))、層間絶縁物312を形成して、これにコンタ
クトホールを形成し、メタル配線313、314、31
5を形成した。(図3(E))
【0036】〔実施例4〕本実施例の工程の概略を図6
に示す。本実施例は、酸化雰囲気において島状珪素膜に
KrFエキシマレーザー光(波長248nm)を照射す
ることによって、その表面に薄い酸化膜を形成するとと
もに、珪素膜の結晶化を促進せしめる工程の例である。
以下、図6を用いて、そのように処理された珪素膜を用
いてアクティブマトリクス回路の画素のスイッチングト
ランジスタを形成する工程について述べる。
【0037】実施例3と同様に最初に640℃で1時間
アニールした後、0.2℃/分で580℃まで徐冷した
基板601を用いた。基板上には下地膜602(酸化珪
素、厚さ2000Å)、非晶質珪素膜603(厚さ50
0Å)を形成し、また、非晶質珪素膜603の表面には
熱酸化もしくは過酸化水素水等の酸化剤処理によって、
厚さ10〜100Åの酸化珪素膜を形成しておいた。こ
の状態で、スピンコーティング法によって、極めて薄い
酢酸ニッケル層604を形成した。溶媒としては水もし
くはエタノールを用い、酢酸ニッケルの濃度は10〜5
0ppmとした。(図6(A))
【0038】そして、基板を窒素雰囲気で550℃で4
〜8時間アニールした。この結果、ニッケルの結晶化促
進作用によって、非晶質珪素膜603は結晶化した。こ
の結晶化においては、膜の一部に1〜数μmの大きさで
非晶質状態のまま取り残される領域があることが確認さ
れている。
【0039】次に、公知のフォトリソグラフィー法によ
って珪素膜をエッチングし、島状珪素領域605を得
た。珪素膜表面に残存していた酸化膜はこの段階で除去
した。次に、酸素雰囲気に基板を置き、ここに、KrF
エキシマーレーザー光を照射した。照射エネルギー密度
としては250〜450mJ/cm2 、例えば、300
mJ/cm2 とし、1か所に付き10〜50ショットを
照射した。この結果、10〜50Åの厚さの酸化珪素膜
606が得られた。レーザーのエネルギー密度、ショッ
ト数は得るべき酸化珪素膜606の厚さによって選択す
ればよい。また、このレーザー照射の工程によって、上
記の結晶珪素膜中に残留した非晶質領域も結晶し、さら
に、珪素膜の結晶性を改善することができた。この工程
の後で、再び、上記と同じ条件で熱アニールしてもよ
い。(図6(B))
【0040】つぎにプラズマCVD法によって厚さ12
00Åの酸化珪素膜607をゲイト絶縁膜として成膜し
た。CVDの原料ガスとしてはTEOS(テトラ・エト
キシ・シラン、Si(OC2 5 4 )と酸素を用い、
成膜時の基板温度は300〜550℃、例えば400℃
とした。(図6(C))
【0041】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば6000Åのアルミ
ニウム(0.01〜0.2%のスカンジウムを含む)を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極608を形成した。
【0042】次に、イオンドーピング法によって、ゲイ
ト電極608をマスクとして、自己整合的にP導電型を
付与する不純物を添加した。ドーピングガスとして、ジ
ボラン(B26 )を用い、加速電圧は40〜80k
V、例えば65kVとした。ドーズ量は1×1014〜5
×1015cm-2、例えば、5×1014cm-2とした。こ
の結果、P型の不純物領域609と610が形成され
た。その後、レーザー光の照射によってアニールをおこ
なった。レーザー光としては、KrFエキシマレーザー
(波長248nm、パルス幅20nsec)を用いた。
条件等は実施例1と同じとした。(図6(D))
【0043】続いて、厚さ6000Åの酸化珪素膜61
1を層間絶縁物としてプラズマCVD法によって形成
し、コンタクトホールを形成して、金属材料、例えば、
窒化チタンとアルミニウムの多層膜によって、P型不純
物領域609に電極・配線612を形成した。さらに、
プラズマCVD法によって、厚さ2000〜5000
Å、例えば、3000Åの窒化珪素膜613をパッシベ
ーション膜として形成し、これと酸化珪素膜611をエ
ッチングして、不純物領域610にコンタクトホールを
形成した。最後に、透明導電材料であるインディウム錫
酸化物被膜(厚さ1000Å)をスパッタ法によって形
成し、これをエッチングして画素電極614を形成し
た。(図6(E))
【0044】以上の工程によってアクティブマトリクス
回路の画素トランジスタを形成することができた。この
ような素子をマトリクス状に配置すれば、アクティブマ
トリクス回路ができる。本実施例では、レーザーとし
て、KrFエキシマーレーザーを用いたが、その他のレ
ーザーを用いてもよいことはいうまでもない。
【0045】
【発明の効果】TFTの活性層となるべき島状の珪素膜
に基板に吸収されない波長の強光を酸化雰囲気中で照射
し、あるいは基板にソリや縮みをもたらさない温度で酸
化雰囲気中でアニールすることによって、活性層の表面
に緻密でピンホールのない、厚さの一様な薄い熱酸化膜
を形成し、さらにこれに公知のCVD法、PVD法によ
って厚い絶縁膜を形成することによって、ゲイト絶縁膜
の特性と信頼性を著しく高めることができた。
【0046】実施例においては相補型のTFT回路のみ
を取り上げたが、アクティブマトリクスに用いられるT
FTにも応用できることは明らかであろう。本発明によ
って、従来は石英のような高価な基板を用いることによ
ってのみ得られていた特性が、より安価な基板において
も得られるようになった。このように本発明は産業上の
利益が大である。
【図面の簡単な説明】
【図1】 実施例1のTFTの作製工程を示す。
【図2】 実施例2のTFTの作製工程を示す。
【図3】 実施例3のTFTの作製工程を示す。
【図4】 実施例1の温度設定例を示す。
【図5】 従来のゲイト絶縁膜と本発明のゲイト絶縁膜
の差を示す。
【図6】 実施例4のTFTの作製工程を示す。
【符号の説明】
101 ガラス基板 102 下地膜(酸化珪素膜) 103 マスク 104 薄い熱酸化膜(酸化珪素) 105 ゲイト絶縁膜(酸化珪素) 106 ゲイト電極(アルミニウム) 107 陽極酸化層(酸化アルミニウム) 108 ゲイト電極 109 陽極酸化層 110 ソース(ドレイン)領域 111 チャネル形成領域 112 ドレイン(ソース)領域 113 ソース(ドレイン)領域 114 チャネル形成領域 115 ドレイン(ソース)領域 116 層間絶縁物 117 電極 118 電極 119 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/316 M 7352−4M (72)発明者 上原 弘 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁表面上に島状の結晶性珪素膜を形成
    する第1の工程と、 前記島状珪素膜に、酸化雰囲気中でレーザー光もしくは
    それと同等な強光を照射することによって、該珪素膜表
    面に薄い酸化膜を形成する第2の工程と、 前記島状珪素膜を覆って、化学的もしくは物理的気相成
    長手段によって絶縁被膜を形成する第3の工程と、 を有する半導体装置の作製方法。
  2. 【請求項2】 請求項1において、前記結晶性珪素膜に
    は結晶化を助長させる金属元素が含まれていることを特
    長とする半導体装置の作製方法。
  3. 【請求項3】 請求項1において、前記結晶性珪素膜は
    レーザーもしくはそれと同等な強光を照射することによ
    って作製されたことを特長とする半導体装置の作製方
    法。
  4. 【請求項4】 絶縁基板上に島状の結晶性珪素膜を形成
    する第1の工程と、 前記島状珪素膜に、酸化雰囲気中で400〜700℃の
    アニールをおこなうことによって、該珪素膜表面に薄い
    酸化膜を形成する第2の工程と、 前記島状珪素膜を覆って、化学的もしくは物理的気相反
    応手段によって絶縁被膜を形成する第3の工程と、 を有する半導体装置の作製方法。
JP16270294A 1993-07-27 1994-06-20 半導体装置の作製方法 Pending JPH0794756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16270294A JPH0794756A (ja) 1993-07-27 1994-06-20 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20477393 1993-07-27
JP5-204773 1993-07-27
JP16270294A JPH0794756A (ja) 1993-07-27 1994-06-20 半導体装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP21564398A Division JP3202688B2 (ja) 1993-07-27 1998-07-30 半導体装置の作製方法
JP21562798A Division JP3202687B2 (ja) 1993-07-27 1998-07-30 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH0794756A true JPH0794756A (ja) 1995-04-07

Family

ID=26488400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16270294A Pending JPH0794756A (ja) 1993-07-27 1994-06-20 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JPH0794756A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125197A (ja) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体装置の作製装置
US6214684B1 (en) * 1995-09-29 2001-04-10 Canon Kabushiki Kaisha Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator
JP2001144016A (ja) * 1995-12-15 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20010098269A (ko) * 2000-04-29 2001-11-08 윤종용 저온 다결정 실리콘형 박막 트랜지스터 및 그 제조 방법
JP2002359192A (ja) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004128515A (ja) * 1996-01-19 2004-04-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004128514A (ja) * 1996-01-19 2004-04-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004247747A (ja) * 2004-03-26 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、液晶表示装置、エレクトロルミネッセンス表示装置、エレクトロクロミックス表示装置、tv、パーソナルコンピュータ、カーナビゲーションシステム、カメラ、ビデオカメラ
US7115488B2 (en) 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2006319361A (ja) * 2006-07-19 2006-11-24 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法及び半導体装置
KR100737911B1 (ko) * 2001-02-01 2007-07-10 삼성전자주식회사 저온 다결정 실리콘형 박막 트랜지스터 제조 방법
JP2008262961A (ja) * 2007-04-10 2008-10-30 Ihi Corp 磁性半導体の製造方法および製造装置
JP2009004770A (ja) * 2007-06-19 2009-01-08 Samsung Sdi Co Ltd 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
US7625783B2 (en) 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245129A (ja) * 1985-08-23 1987-02-27 Sony Corp 半導体装置の製造方法
JPH036865A (ja) * 1989-06-05 1991-01-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH0422127A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245129A (ja) * 1985-08-23 1987-02-27 Sony Corp 半導体装置の製造方法
JPH036865A (ja) * 1989-06-05 1991-01-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH0422127A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125197A (ja) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体装置の作製装置
US6214684B1 (en) * 1995-09-29 2001-04-10 Canon Kabushiki Kaisha Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator
JP2001144016A (ja) * 1995-12-15 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004128515A (ja) * 1996-01-19 2004-04-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004128514A (ja) * 1996-01-19 2004-04-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20010098269A (ko) * 2000-04-29 2001-11-08 윤종용 저온 다결정 실리콘형 박막 트랜지스터 및 그 제조 방법
KR100737911B1 (ko) * 2001-02-01 2007-07-10 삼성전자주식회사 저온 다결정 실리콘형 박막 트랜지스터 제조 방법
JP2002359192A (ja) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7115488B2 (en) 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7537979B2 (en) 2003-08-29 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2004247747A (ja) * 2004-03-26 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、液晶表示装置、エレクトロルミネッセンス表示装置、エレクトロクロミックス表示装置、tv、パーソナルコンピュータ、カーナビゲーションシステム、カメラ、ビデオカメラ
US7625783B2 (en) 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
JP2006319361A (ja) * 2006-07-19 2006-11-24 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法及び半導体装置
JP4675294B2 (ja) * 2006-07-19 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008262961A (ja) * 2007-04-10 2008-10-30 Ihi Corp 磁性半導体の製造方法および製造装置
JP2009004770A (ja) * 2007-06-19 2009-01-08 Samsung Sdi Co Ltd 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
US7825476B2 (en) 2007-06-19 2010-11-02 Samsung Mobile Display Co., Ltd. Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
US8445336B2 (en) 2007-06-19 2013-05-21 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT

Similar Documents

Publication Publication Date Title
JP2649325B2 (ja) 半導体装置の作製方法
KR0165140B1 (ko) 반도체장치 제조방법 및 기판처리방법
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
JPH0758339A (ja) 半導体装置およびその作製方法
JPH07249779A (ja) 半導体装置の作製方法
JPH07221017A (ja) 半導体装置およびその作製方法
JPH0864545A (ja) 半導体装置の作製装置および半導体装置の作製方法
JP3389022B2 (ja) 半導体装置
JPH0794756A (ja) 半導体装置の作製方法
JP3411408B2 (ja) 半導体装置の作製方法
JP3202687B2 (ja) 半導体装置の作製方法
JPH08339960A (ja) 半導体装置の作製方法
JPH0766426A (ja) 半導体装置およびその作製方法
JP3202688B2 (ja) 半導体装置の作製方法
JP2753955B2 (ja) ガラス基板処理方法
JP3408242B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法
JP3393857B2 (ja) 半導体装置の作製方法
JP3949639B2 (ja) 半導体装置の作製方法
JP3906128B2 (ja) 半導体装置の作製方法
JP3680256B2 (ja) 半導体装置の作製方法
JP3488361B2 (ja) 半導体装置の作製方法
JP2003264199A (ja) 半導体装置の作製方法
JP2852855B2 (ja) 半導体装置の作製方法
JP2789417B2 (ja) 半導体装置の作製方法