KR0165140B1 - 반도체장치 제조방법 및 기판처리방법 - Google Patents

반도체장치 제조방법 및 기판처리방법 Download PDF

Info

Publication number
KR0165140B1
KR0165140B1 KR1019940018974A KR19940018974A KR0165140B1 KR 0165140 B1 KR0165140 B1 KR 0165140B1 KR 1019940018974 A KR1019940018974 A KR 1019940018974A KR 19940018974 A KR19940018974 A KR 19940018974A KR 0165140 B1 KR0165140 B1 KR 0165140B1
Authority
KR
South Korea
Prior art keywords
substrate
film
strain point
temperature
semiconductor film
Prior art date
Application number
KR1019940018974A
Other languages
English (en)
Other versions
KR950004454A (ko
Inventor
히로키 아다치
유구고 고토
장홍용
도루 다카야마
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25656993A external-priority patent/JP2782035B2/ja
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 겐큐쇼 filed Critical 야마자끼 순페이
Publication of KR950004454A publication Critical patent/KR950004454A/ko
Application granted granted Critical
Publication of KR0165140B1 publication Critical patent/KR0165140B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체장치 제조방법에 관한 것이다. 코닝 7059와 같은 유리기재가 기판으로서 사용된다. 기저막이 형성된다. 이어서, 기판이 유리기판의 변형점 위에서 어닐링된다. 이어서, 기판이 변형점 아래로 서서히 냉각된다. 그후, 실리콘막이 형성되고, TFT가 형성된다. 상기 언급된 어닐링 및 서냉은 추후 열처리단계에서 생성된 기판의 수축을 감소시킨다. 이는 마스크 정렬을 수행하는 것을 용이하게 한다. 또한, 마스크의 잘못 정렬됨에 기인한 결함이 감소되고, 생산성이 향상된다. 또 다른 방법에서, 코닝 7059로 만들어진 유리기판이 또한 기판으로서 사용된다. 기판이 변형점 이상에서 어닐링된다. 이어서, 기판이 변형점 아래에서 급냉된다. 그후, 기저막이 형성되고, TFT가 제조된다. 앞서 언급된 어닐링 및 서냉이 나중의 열처리단계에서 생성된 기판의 수축을 감소시킨다. 따라서, 보다 적은 크랙이 TFT의 활성층 및 기저막 안에 생성된다. 이는 생산수율을 개선한다. 기판의 가열동안, 기판은 기판의 왜곡, 비틀림 및 기복을 감소시키기 위하여 실질적으로 수평으로 유지된다.

Description

반도체장치 제조방법 및 기판처리방법
제1(a)도 내지 1(e)도는 TFTs를 제조하기 위한 연속단계들을 예시하는, 본 발명의 실시예 1의 TFTs의 단면도이고;
제2(a)도 내지 2(e)도는 TFTs를 제조하기 위한 연속단계들을 예시하는, 상기 발명의 실시예 2의 TFTs의 단면도이고;
제3(a)도 내지 3(e)도는 TFTs를 제조하기 위한 연속단계들을 예시하는, 발명의 실시예 3의 TFTs의 단면도이고;
제4(a)도 내지 4(c)도는 선행기술에서 기판의 수축에 의해 일어난 패터닝의 실시예를 예시하는 다이어그램이며;
제5(a)도 내지 5(e)도는 선행기술에 의해 TFTs의 제조동안 하단막의 오버 에칭을 예시하는 TFTs의 단면도이고;
제6(a)도 내지 6(e)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명의 실시예 4의 TFTs의 단면도이며;
제7(a)도 내지 7(e)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명의 실시예 5의 TFTs의 단면도이고;
제8도는 가열로의 도해도이며;
제9(a)도 내지 9(d)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명에 따른 TFTs의 단면도이고;
제10도는 유리기판의 수축의 데이터를 나타내며 ;
제11(a)도 내지 11(c)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명에 따른 다른 TFTs의 단면도이고;
제12(a)도 내지 12(d)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명에 따른 다른 TFTs의 단면도이고;
제13(a)도 내지 13(g)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명에 따른 다른 TFTs의 단면도이고;
제14(a)도 내지 14(g)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명에 따른 다른 TFTs의 단면도이며;
제15(a)도 내지 15(g)도는 TFTs를 제조하기 위한 연속 단계들을 예시하는, 발명에 따른 다른 TFTs의 단면도이다.
본 발명은 유리로 만들어진 절연기판상, 예를 들어 다양한 다른 기판상에 박막 트랜지스터(thin-film transistor : TFT) 또는 박막 다이오드(thin-film diode : TFD)와 같은 반도체장치의 제조방법에 관한 것이다. 상기 발명은 상기 장치를 사용하는 박막집적회로의 제조방법에 관한 것이며, 보다 특히 활성 매트릭스 액정 디스플레이(active-matrix liquid crystal)용 박막 집적회로의 제조방법에 관한 것이다.
박막 트랜지스터(TFT)는 유리기판상에 제조된 박막 반도체장치로 공지되어 있다. 이런 유리기판상에 형성된 TFTs는 액정 디스플레이를 위한 화소구동부분(pixel driver portion) 및 주변회로내에 배치되고 고정보 내용을 갖는 영상을 전시하기 위해 사용된다. 더욱이, 이런 TFTs는 영상센서(image sensor) 및 다른 집적회로 내에서 사용된다.
유리기판이 사용되어지는 곳에서, 하기의 잇점이 유도된다.
(1)유리기판이 가시광(visible light)에 비해 광학적으로 투명하기 때문에, 이는 빛을 투과시키는 액정 디스플레이와 같은 장치에서 쉽게 사용되어질 수 있고,
(2)값이 싸다.
그렇지만, 열처리 온도의 상한은 유리기판의 내열성 즉, 최대의 이용가능 온도에 의해 제한된다.
불순물의 증착, 가격 및 다른 문제들 때문에 일반적으로 코닝 7059유리를 유리기판으로 사용된다. 상기 유리의 전이점 (transition point)은 628℃이고 변형점(strain point)은 593℃이다. 550내지 650℃사이의 변형점을 갖는 다른 공지된 실용적 공업 유리 물질이 표 1에 기록되었다.
CVD에 의해 유리기판상에 형성된 비정질 실리콘막이 가열됨으로써 결정화되어지는 곳에, 예를 들어 600℃이상의 고온이 필요하다. 따라서, 코닝 7059유리기판이 사용되어지는 곳에서, 상기 기판은 가열에 의해 수축된다. 활성 매트릭스 액정 디스플레이는 유리기판상에 형성된 TFT를 사용하는 장치로써 공지되어 있다. 상기 액정 디스플레이를 제조하기 위해서, 유리기판상에 종렬과 횡렬로 수십만 내지 수백만개의 TFT를 형성하는 것이 필요하다.
TFTs를 제조하기 위해서, 다수의 마스크를 이용한 공정이 필요하다. 결과적으로, 기판의 수축은 제조공정에서 큰 장애물이 된다.
특히, 열처리전에 마스크 정열(mask ailgnment)을 하는 것이 필요한 곳에서, 열처리에 의해 일어난 기판 수축은 하나의 문제점이다. 열처리 기판의 공정에서, 이런 다수의 기판들이 가열퍼니스(heating farnace)내의 수직자세로 위치하는 것은 흔한 일이며, 공정속도를 고려해야 한다. 기판이 그의 변형점 위에서 가열되어지는 곳에서, 기판의 왜곡(warpage)은 두드러진다.
최근에, 유리기판 또는 다른 절연기판상의 TFTs, 예를들어 화소 및 영상센서를 구동하기 위한 TFTs를 사용하는 활성 매트릭스 액정 디스플레이를 갖는 반도체장치가 발달되어 왔다.
유리기판, 코닝 7059유리가 일반적 사용될 때, 값문제, 유리기판으로 부터의 불순물의 침전문제를 고려해야 한다. 코닝 7059유리는 628℃의 전이온도이고, 593℃의 병형점이 된다. 550℃내지 650℃사이의 변형점을 갖는 다른 공지된 공업 유리 물질은 상기 표1에 나타나 있다.
상기 장치에 사용된 TFTs는 박막의 형태로 실리콘 반도체로부터 일반적으로 만들어진다. 박막 형태의 실리콘 반도체는 개략적으로 비정질 실리콘 반도체(a-Si)와 결정성 실리콘 반도체로 분류된다. 비정질 실리콘 반도체는 저온에서 제조되고, CVD에 의해서 비교적 쉽게 제조될 수 있다. 그러므로, 이들은 대량 생산에 적합하다. 결과적으로 비정질 실리콘 반도체는 매우 흔하게 사용된다. 그러나, 이들은 결정성 실리콘 반도체에 비하여 전도성과 같은 물리적 성질에서 열등하다. 따라서, 고 성능 특징을 얻기 위해서, 설정되려는 결정성 실리콘 반도체로 구성된 TFTs의 제조방법이 매우 요구된다. 결정성 실리콘 반도체는 다결정 실리콘, 결정성 실리콘, 결정성 성분을 함유한 비정질 실리콘 및 결정성 상태와 비정질 상태 사이의 중간 상태인 반 비정질 실리콘 포함하는 것으로 알려져 있다.
실리콘 반도체의 상기 결정성 박막을 얻기 위한 한가지 공지 된 방법은 비정질 박막반도체의 형성 및 비정질 막을 결정화하기 위해 열어닐링(thermal annealing)에 의해 긴 시간동안 열 에너지를 막에 가한다. 상기 방법은 600℃이상으로 가열되려는 기판이 필요하다. 결과적으로, 기판은 돌이킬 수 없게 수축한다. 패터닝 단계 후, 그런 고온에서 상기 공정을 수행하는 것은 불가능하다. 더욱이, 결정화에 요구된 가열과정은 수십시간 동안이나 지속된다. 따라서, 가열시간을 단축하는 것이 필요하다.
이런 문제들과 관련하여, 결정화를 조장하기 위한 촉매로서 작용하는 몇몇 금속 원소의 첨가가 결정화 온도를 낮추고 결정화 시간을 단축한다는 것이 최근에 발견되었다. Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Cu, Zn, Au, 및 As 은 결정화를 조장하는데 유효한 촉매성 금속원소로써 확인되었다. 만약 상기 원소들이 실리콘막의 전 표면에 걸쳐 균일하게 도입되었다면, 결정은 막에 대해 직각으로, 즉막 두께의 방향으로 성장한다. 그러나, 이들이 특정 부분 쪽으로 도입되어 결정화가 일어난다면, 결정화된 영역은 이런 특정 부분의 주위에서 측면으로 성장한다. 상기 방법으로 결정화된 실리콘막은 촉매성 금속원소가 균일하게 도입된 그 안에서 실리콘막의 전계이동도 보다 높은 전계이동도(field mobility)를 나타낸다. 이런 촉매성 금속원소를 선택적으로 도입하기 위해서, 패터닝 단계는 결정화를 위한 열어닐링전에 수행되어져야 한다. 전술된 기판의 수축은 도입된 촉매성 금속원소의 패터닝을 다른 원소들 및 회로들의 패터닝에서 크게 벗어나게 하는 원인이 된다. 제4(a)내지 4(c)도는 상기 진술된 수단을 사용한, TFTs가 제조된 실시예를 나타낸다. 제4(a)도의 파선에 의해 지시된 영역(402)은 활성층 또는 실리콘막이 패터닝되는 위치를 나타낸다. 제4(a)도의 또다른 파선에 의해 지시된 영역(403)은 게이트 전극이 패터닝 위치를 나타낸다. 실선에 의해 지시된 각각 영역(401)은 촉매성 금속원소가 도입되어지는 패터닝을 나타낸다.
상기 도해에서, 만약 열어닐링 단계가 촉매성 금속원소가 도입되어진 후 영향을 받는다면, 그때 제4(b)도에서 나타난 타원형 영역(404)은 결정화된다. 즉 상기 영역은 측면으로 결정화된 영역이다. 상기 타원의 크기는 촉매성 금속원소의 농도, 열어닐링 시간 및 열어닐링 온도에 좌우된다.
제4(b)도에 나타났듯이, 만약 게이트 전극과 활성 영역이 그 위치에 형성된다면, 그때 TFTs의 채널 형성 영역을 측면으로 결정화된 영역의 내부에 형성되고 어떤 문제도 발생하지 않는다. 그러나 실제로, 열어닐링은 기판의 수축을 일으킨다. 결과적으로, 게이트 전극과 활성층은 각각 (405) 및 (406)에 의해 지시되었듯이 형성된다. 영역(404) 및 채널 형성 영역은 서로 겹치지 않는다. 즉, 음영(407)에 의해 표시된 채널 형성 영역은 비정질 상태이고, 따라서, TFTs의 특징이 크게 저하된다. 이런 방법에서, 기판의 수축은 고온에서 공정이 수행되기 전에 패터닝 단계의 수행을 매우 어렵게 한다. 이런 고온이 변하여 기판의 종류에 좌우된다. 비교적 자주 사용되는 코닝 7059유리를 위해 고온은 500℃이상이다.
본 발명에서, 열어닐링은 유리기판의 변형점보다 낮지 않은 제1온도(변형온도)에서, 바람직하게는 유리전이 온도보다 낮지 않은 온도에서 유리기판에 수행된다. 유리기판은 2℃/분 또는 그 이하 바람직하게는 0.5℃/분 또는 그 이하, 더욱 바람직하게는 0.3℃/분 또는 그 이하에서 변형점 보다 낮은 제2온도까지 점차 냉각되어, 유리기판 그 자체는 열 처리 후에 수축이 방지된다. 일반적으로, 온도 감소의 속도가 늦어질수록, 특징들은 더욱 잘 얻어질 수 있다. 그러나, 온도 감소의 속도가 늦어질수록 공정시간은 더욱 길어진다.
이로써, 대량생산은 실패이다. 따라서, 공정시간 및 온도감소의 속도를 선택하는데 필요한 특징들을 고려하는 것이 필요하다. 이런 열처리는 분위기를 산화하거나 질화시킬 때 사용되어진다. 그후 적절한 베이스막(base film)은 상기 방법으로 진행된 기판상에 형성된다. 그후 비정질 실리콘막(비-단결정 실리콘막)은 예를 들어 형성되어 제1온도보다 높지 않은 온도에서 결정화된다. 이런 베이스막으로서, 산화규소막, 질화규소막, 질화알루미늄막, 또는 2층이나 그 이상의 층을 포함하는 다층막을 사용하는 것이 바람직하다.
하기에 기술된 방법은 상기 기술된 열어닐링을 수행하는데 적절하다. 제8도는 본 발명을 위해 사용된 가열 챔버의 실시예를 나타내며, 석영(quartz)으로 만들어진 반응튜브(11), 기판(기판 홀더)(12)을 홀딩하는 수단, 수평으로 변위된 기판(13)을 포함한다. 비록 상기 도면에서 나타나지 않았지만, 이런 장치는 외부로부터 반응 튜브(11)를 가열하기 위해서 가열기를 갖는다. 추가로, 이런 장치는 규정된 가스를 반응 튜브 쪽으로 제공하는 수단 및 반응튜브에서 외부로 기판의 홀딩하는 수단을 전달하는 수단을 포함한다.
제8도에서, 유리기판(13)은 기판 호울더(12)상에 수평으로 유지된다. 기판이 굽어지거나 평평함을 잃지 않도록 방지하기 위해 수평으로 기판을 유지하는 것이 효과적이다. 이것과 같은 구조는 변형 온도 또는 그 이상의 온도에서 유리기판을 가열하는 공정이 필요한 경우에 유리하다. 이런 구조는 결정화 또는 활성화와 같은 실리콘막상의 열어닐링 공정에 알맞다. 더욱이, 막 증착 결정성장, 산화 및 활성화와 같은 가열 공정 후, 기판을 10℃/분 내지 300℃/분의 속도로 냉각하는 것이 중요하다. 변형점의 ±100℃의 온도에서 유리 물질의 냉각은 유리 물질의 수축을 방지할 수 있다. 예를 들어, 유리물질로써 코닝 7059유리를 사용하는 경우, 추가적 수축(몇몇의 경우에서는 신장)은 493℃로부터 693℃의 공정온도가 필요한, 적어도 유리기판의 온도가 493℃에 닿을 때까지의 공정에서 유리 물질을 냉각함으로써 30ppm 또는 그 이하에서 효과적으로 방지되어 질 수 있다.
베이스막이 완전히 수축된 기판상에 형성되어지는 경우에, 베이스막은 실리콘막의 결정화에 의해 발생된 찌그러짐(distortion)을 흡수하며, 이 때 실리콘막이 잘 결정화되어지는 것을 돕는다.
본 발명의 기판상의 열어닐링 및 점진적 냉각작용이 시간이 걸리고 전도성을 방해한다는 것이 우려된다. 본 발명에서 열어닐링은 기판상의 장치, 회로와 관련된 목적물의 형성없이 수행되니, 이런 열어닐링 과정은 유리공장에서 한번에 수행되어질 수 있다. 따라서 이런 열어닐링은 반도체 회로의 전도성을 불가능하게 할 것이다. 더욱이, 장치의 신뢰성은 기판의 수축 등에 의해 발생된 응력이 베이스막을 포함하는 반도체 장치를 구성하는 목적물에 영향을 끼치지 않기 때문에 향상될 것이다.
더욱이, 본 발명에서, 산화규소막, 질화규소막, 질화 알루미늄막, 또는 2층 또는 그 이상의 층을 포함하는 다층막이 프라즈마 CVD법에 의해 유리기판상에 베이스막으로써 형성된 후, 열어닐링은 그것의 변형점(변형온도)보다 낮지 않은 온도, 바람직하게는 유리의 전이 온도보다 낮지 않은 온도에서 기판에 대해 수행된다. 이후로, 유리기판은 2℃/분 또는 그 이하의 속도, 바람직하게는 0.5℃/분 또는 그 이하의 속도, 더욱 바람직하게는 0.3℃/분 또는 그 이하의 속도에서 변형점보다 높지 않은 온도까지 점차 냉각된다. 하기의 열 공정에 의해 일어난 유리기판 자체의 수축은 방지된다.
온도 감소의 속도는 기판의 유형에 따라서 변한다. 일반적으로, 온도 감소의 속도가 느릴수록, 특징들은 더욱 잘 얻어질 수 있다. 그러나, 온도 감소의 속도가 느릴수록, 공정시간은 더욱 길어진다. 이로써 대량 생산은 실패할 것이다. 따라서, 온도 감소의 속도를 선택하는데 필요한 공정시간 및 특징들을 고려하는 것이 필요하다. 상기 열처리는 분위기를 산화하거나 질화하는데 사용된다. 예를 들어, 만약에 질소, 암모니아, 일산화이질소와 같은 질화가스가 사용된다면, 베이스막의 표면 부근의 부분은 상기 가스에 의해 질화되어질 수 있다. 유리내의 불순물인 붕소(boron), 바륨(barium), 소듐(sodium) 등은 하기 공정에서 형성되려는 반도체쪽으로의 침전이 방지되어질 수 있다. 상기 질화공정은 높은 신뢰성을 갖는 반도체장치를 형성하는데 효과적이다.
유리기판이 가열에 의해 수축된다면, 특히, 가열 공정이 끝난 후 점차 냉각되어 진다면, 유리기판은 크게 수축되고, 더욱이 유리기판의 부분 응력은 이완된다. 결과적으로, 유리기판이 더욱 수축을 하면 할수록, 기판의 수축은 열공정 후에 더욱 작아질 것이다. 더욱이, 상기 가열 공정 온도가 높아질수록, 효과는 더욱 커질 것이다. 따라서, 열처리가 다시 유리기판에 수행되더라도, 유리기판의 응력이 완화되어지기 때문에, 더욱 수축하거나 굽지는 않을 것이다. 추가로, 열어닐링이 사용되어진 본 발명의 유리기판은 가열 온도에 비해 갑자기 냉각되어진다면 거의 수축하지 않을 것이다. 다음은 기판으로서 코닝 7059(변형점 593℃, 유리전이 온도 628℃)을 사용하는 경우이다. 열어닐링이 640℃에서 4시간 동안 사용되고 0.2℃/분, 550℃에서 점차로 냉각된 기판은 1900ppm만큼 수축한다. 그러나 상기 기판은 그 이후로 거의 수축하지 않을 것이다. 예를 들어, 기판이 550℃에서 8시간 동안 가열되더라도, 20ppm으로 느리게 수축할 것이다. 기판이 600℃에서 4시간 동안 가열되더라도 70ppm으로 느리게 수축할 것이다. 제1 열어닐링의 온도(본 명세서에서는 640℃)보다 높지 않은 온도에서의 열어닐링은 기판의 사용에 해로운 수축을 일으키지 않으나, 바람직하게도, 변형점보다 높지 않은 온도에서 기판의 사용이 바람직하다. 즉 코닝 7059기판을 사용하는 경우에, 열처리(결정화 어닐링)는 593℃보다 높지 않은 온도에서 기판에 수행된다. 추가로 열어닐링의 온도가 실리콘막의 결정화 온도의 ±30℃임이 바람직하다.
공정이 수행되지 않은 기판은 550℃에서 8시간 동안 열 처리에 의해 1000ppm만큼 또는 더욱 높게 수축한다. 패터닝의 공정이 열처리 전후에 존재한다면, 마스크 정열은 불가능하다. 제10도는 600℃에서 4시간 동안 열처리 후 냉각 속도의 차이에 따른 기판의 수축을 나타낸다. 평상시 냉각속도 만큼의 속도에서 급속하게 기판을 냉각함으로써, 수축을 억제할 수 있다.
하기의 방법은 상기 언급된 열어닐링을 수행하는데 적합하다. 제8도는 본 발명을 위해 사용된 가열 챔버의 실시예를 나타내며, 석영으로 만들어진 반응튜브, 기판(기판 홀더)(12)을 홀딩하는 수단, 수평으로 배치된 기판(13)을 포함한다. 상기 도면에 나타나지는 않았으나, 상기 장치는 외부로부터 반응 튜브(11)를 가열하기 위해 가열기를 갖는다. 추가로, 상기 장치는 반응 튜브쪽으로의 규정된 가스, 및 반응튜브에서 외부까지 기판을 홀딩하는 수단을 전달하는 수단을 갖는다.
제8도에서, 유리기판(13)은 기판홀더(12)상에 수평으로 유지된다. 기판의 굽음과 평평함의 상실을 방지하기 위해서 기판을 수평으로 유지하는 것이 효과적이다. 이와 같은 구조는 변형 온도 또는 그 이상의 온도에서 유리기판을 가열하는 공정이 필요한 경우에 유리하다. 이와 같은 구조는 결정화 또는 활성화와 같은 실리콘막의 나중의 열어닐링 공정을 위해 적합하다. 더욱이, 10℃/분 내지 300℃/분의 속도로 막 증착, 결정성장, 산화 및 활성화와 같은 열 공정 후 기판을 냉각하는 것이 중요하고, 이는 상기 언급된 가열 공정후에 수행되어지는 것이다. 변형 온도의 ±100℃의 온도에서 유리기판의 냉각은 유리물질의 수축을 방지할 수 있다. 예를 들어, 유리물질로서 코닝 7059유리를 사용하는 경우에, 추가적 수축(몇몇의 경우에는 신장)은 493℃에서 693℃까지의 공정 온도가 필요한, 적어도 유리 물질의 온도가 493℃까지 이를 때까지의 공정에서 유리 물질을 퀀칭함으로써 30ppm 또는 그보다 낮은 것만큼 효과적으로 방지되어질 수 있다.
상기 언급되었듯이, 열어닐링이 변형점보다 낮지 않은 온도에서 유리기판에 수행되어진다면, 이 때 유리기판은 점차로 냉각되어, 기판의 수축등을 하기의 열처리 공정(결정화 열어닐링)에서 거의 일어나지 않을 것이다. 더욱이, 좋은 항복점과 특징들을 갖는 반도체 회로등을 형성하기 위해서, 상기 언급되었듯이, 기판의 열어닐링 및 점진적 냉각전에 베이스막을 형성하는 것이 바람직하다. 예를 들어, 촉매성 금속 요소(니켈등)가 선택적으로 실리콘막으로 도입되어 수평성장이 행하여진다면, 이 때 베이스막의 응력은 변형점보다 낮지 않은 온도에서 열어닐링의 원인에 의해 이완되며, 따라서 결정 성장이 가속된다.
최고층의 베이스막으로서 산화규소막을 사용하는 경우에(즉, 실리콘막이 그 위에 형성되어진다는 것), 산화규소막은 열산화막과 유사한 특징들을 나타내게 되고, 따라서, 상기 특징들은 개선되어질 수 있다. 일반적으로, 실리콘막은 베이스막과 가까이 밀착되어 형성된다. 여기서, 특히 실리콘막이 플라즈마 CVD법에 의해 형성된다면 많은 경계면 상태들을 실리콘막과 베이스막 사이의 경계면에 발생한다. 이는 베이스막 자체의 질이 우수하지 않기 때문이다. 고온에서의 열어닐링은 막의 질을 향상시키기 위해서 바람직하나, 열어닐링은 600℃온도 이상에서는 보통 수행되어지지 않는다. 따라서 막의 질의 개선은 거의 보이질 않는다. 그러나, 본 발명에서, 기판은 기판의 왜곡점(distortion point)보다 낮지 않은 고온에서 어닐링되어져, 막의 질은 향상된다. 반도체장치의 특징들도 또한 향상된다. 막의 에칭률(etching rate)은 또한 감소된다. 막의 에칭률의 감소는 고항복점을 갖는 반도체장치의 생산에 필수적이다.
통상적으로, TFT와 같은 반도체장치의 항복점의 향상을 방해하는 것은 베이스막의 오버에칭(overeching)의 문제점이다. 통상적으로, 실리콘막은 TFT와 같은 장치를 얻기 위해 각 요소를 분리하도록 패터닝된다. 종래의 방법이 제5도에 나타났다. 베이스막(52)은 기판(51)상의 산화규소와 같은 물질로부터 형성되고, 실리콘막(53)은 그위에 증착된다. 산화규소나 질화규소와 같은 물질의 보호막(54)은 물리적 증기증착 방법(스퍼터 법과 같은 PVD법) 화학적 증착방법(플라즈마 CVD법, 포토 CVD법과 같은 CVD방법)에 의해 형성된다. 포토레지스트 물질의 막은 보호막(54)상에 피복되고, 추가로, 패터닝은 공지된 사진 석판술(photolithography method)에 의해 막에 수행되고, 포토레지스트(55)는 선택적으로 남아있다. (제5(a)도 참조)
보호막(54)은 상기 사진 석판공정에서 실리콘막과 포토레지스트막이 서로 직접 접촉하는 것을 방지하도록 제공된다. 즉, 포토레지스트하의 실리콘막은 거의 오염되지 않은 TFT등의 활성층으로서 사용되어질 것이다. 그러나 상기 PVD법 또는 CVD법에 의해 형성된 절연막은 많은 미세구멍(pinhole)을 갖고, 이로써 수백 Å 또는 그 이상의 두께이어야 한다. 보호막(54) 및 실리콘막(53)은 건식에칭 또는 습식에칭에 의해 에칭되어 섬형상 실리콘막(56)이 형성된다. 보호막(57)은 상기 섬형상 실리콘막의 상단표면에 밀착하게 점착된다. 습식에칭 보통 보호막을 에칭하기 위해 사용되고 건식에칭인은 보통 실리콘막을 에칭하기 위해 사용된다. 건식에칭은 가능한한 오버에칭을 방지하기 위해서 실리콘막을 에칭하는데 사용된다. (제5(b)도 참조)
공지된 필링(peeling)법에 의해, 포토레지스트(55)는 벗겨지고, 제5(c)도에 나타난 조건이 얻어진다. 이후로, 섬형상 실리콘막내에 남아있는 보호막(57)은 에칭된다. 여기서, 베이스막은 동시에 에칭된다. 특히 습식 에칭과 같은 등방성(isotropic)에칭의 경우에, 제5(d)도에 나타난 구멍(58)이 형성된다. 상기 에칭의 정도(x)는 베이스막과 보호막의 에칭사이의 에칭률의 차이 및 두께의 차이에 의해 결정된다.
예를 들어, 양 베이스막과 보호막이 에칭률이 같다면, 베이스막은 보호막의 적어도 그 두께로 에칭된다. 베이스막이 일부 여유로 에칭되기 때문에, x의 정도는 보호막의 에칭률보다 커진다. 보호막의 에칭률이 x를 작게 만들기 위해 베이스막의 에칭률보다 커진다. 그러나, 대량생산성을 고려할 때, 양 보호막과 베이스막을 위해 플라즈마 CVD법에 의해 형성된 산화규소를 사용하는 것이 바람직하며, 보호막의 에칭률보다 작은 베이스막의 에칭률을 만드는 것이 어렵다.
베이스막이 오버에칭되고 구멍(58)이 만들어지기 때문에, 베이스막상에 형성되려는 게이트 절연막(59) 및 게이트 전극(60)의 스탭 범위는 우수하지 못하다.
따라서 게이트 전극과 활성층의 격리는 충분하지 않아서, 약한 전류가 발생한다. 줄무늬(stripe)로 패터닝된 게이트 전극의 경우에서, 구멍(58)은 게이트 절연막이 증착되고, 부식액(etchant)이 침입하여, 하부표면으로부터 게이트 전극을 에칭한다 하더라도, 매몰되지 않은 채로 남아 있다. 게이트 전극은 연결을 차단시킨다. 게이트 전극(예를 들어, Laid-open 5-152335)에 대해 양극 산화를 수행하는 TFT경우에, 양극 산화는 게이트 전극이 상부 표면뿐만 아니라 하부로부터 진행하고, 따라서 게이트 전극에 연결차단을 일으킨다.
본 발명의 기판상의 열어닐링 공정에서, 에칭률의 문제점은 해결되었다. 예를 들어, 가스 물질로서 TEOS(tetra ethoxy silane, Si(OCH))를 사용하는 플라즈마 CVD법에 의해 증착되려는 산화규소막과 관련하여, 어닐링이 550℃ 내지 600℃에서 4시간 동안 수행된다 하더라도 에칭률은 약 930Å/분이다. 그러나, 어닐링이 640℃에서 4시간동안 수행된다면 820Å/분의 속도로 향상된다. 상기 값은 스퍼터링법에 의해 형성된 열 산화막 또는 산화규소막의 값보다 10%정도만 크다. 이로써, 오버에칭은 방지되고, 오버에칭에 의해 발생된 상기 언급된 결점은 또한 개선된다. 더욱이 대량생산성은 플라즈마 CVD법에 의한 산화규소막이 베이스막으로서 사용되어질 수 있기 때문에 향상된다. 특히 산소, 산화질소, 오존 등과 같은 분위기에서의 열처리가 베이스막으로 사용되어지는 경우에, 산화규소막내의 탄소 및 수소는 제거되어질 수 있고, 실리콘의 불포화 결합은 산소에 의해 매몰될 수 있다. 따라서, 막의 질은 추가적으로 개선되어질 수 있다. 열처리가 수행된 유리기판이 후에 저온에서 열처리에 의해 수축하지 않을 것이기 때문에, 반도체장치 회로를 형성하는 것이 매우 편리하다. 추가로, 상기 언급되었듯이 열어닐링 및 점진적 냉각 공정전에 베이스막을 형성함으로써, 베이스막의 특징들은 향상되고, 반도체장치의 특징 및 항복은 향상되어질 수 있다.
촉매성 금속원소의 선택적 첨가가 필요한 결정화 방법이 채택되었을 때, 패터닝 공정은 500내지 600℃로 열어닐링 공정사이에 위치하여 존재하고(결정화 공정), 기판의 수축은 큰 문제이다. 그러나 본 발명에서, 패터닝은 안전하게 수행되어질 수 있고, 장치는 고항복으로 형성되어질 수 있다.
본 발명에서, 베이스막으로서 플라즈마 CVD법에 의해 형성된 산화규소막의 사용은 대량생산에 매우 유익하다. 통상적으로, 베이스막과 에칭률의 특징들을 고려할 때, 스퍼터링 법에 의해 형성된 산화실리콘은 가장 적절하나, 문제점은 저 생산성(처리량)이다. 본 발명은 산화규소막을 플라즈마 CVD법에 의해 만들어진다 하더라도 베이스막으로서 사용되어지게 하고, 스퍼터링법에 의해 만들어진 것과 비교가 된다.
본 발명은 유리기판이 그것의 열처리동안 굽는 것을 방지하기 위해서 대략 수평으로 유지되어 가열됨을 특징으로 한다. 유리기판이 대략 수평으로 유지되는 장치의 실시예가 제8도에서 나타났다.
제8도는 본 발명을 위해 사용된 가열 챔버의 실시예를 나타내고, 석영으로 만들어진 반응튜브(11), 기판(기판 홀더)을 홀딩하는 수단(12) 수평으로 배치된 기판(13)을 포함한다. 상기 도면에 나타나지는 않지만, 상기 장치는 외부로부터 반응 튜브(11)를 가열하기 위해서 가열기를 갖는다.
추가로, 상기 장치는 규정된 가스를 반응 튜브쪽으로 공급하는 수단 및 반응튜브로부터 외부로 기판을 홀딩하는 수단을 전달하는 수단을 갖는다.
제8도에서, 유리기판(13)은 기판 홀더(12)에 대해 수평으로 유지된다. 기판이 굽고 그의 평평함을 상실하는 것을 방지하기 위해서 기판을 수평으로 유지하는 것이 효과적이다. 제8도와 같은 방법은 변형온도 또는 그 이상에서 유리기판을 가열하는 공정이 필요한 경우에 유리하다.
열 처리동안 유리기판이 수축하는 것을 원하지 않는다면, 수축하기 전에(예비 가열) 유리기판을 가열하는 방법이 있고, 열 처리 후에 유리기판의 수축을 감소시킨다. 예비 가열 후 수행되려는 열 처리로서, 유리기판의 열 처리, 예를 들어, 상기 유리기판상에 형성된 비정질 반도체(비-단결정 반도체)의 가열에 의한 결정화, 상기 유리기판상에 반도체막 또는 절연막을 형성하는데 필요한 열 처리가 있다.
비정질 실리콘막이 직접 유리기판상에 형성되거나 산화규소와 같은 버퍼(buffer)를 경유하여 결정화를 위해 대략 600℃에서 가열되는 공지된 기술이 있다. 실리콘막의 결정화를 조장하기 위해서 촉매원소로서 Ni, Pb, 또는 Si와 같은 불순물을 비정질 실리콘막 쪽으로 도입함으로써 600℃보다 크지 않은 온도에서도 조차 결정화되어질 수 있다. 기판에서 평행 방향의 결정 성장 및 선택적 결정성장은 결정화를 조장하기 위해서 Ni, Pb 또는 Si와 같은 불순물을 선택적으로 도입시킴으로써 얻어진다. 실리콘막은 도입된 촉매원소의 위치로부터 결정화된다. 이와같은 공정이 채택되어진다면, 마스크 정렬공정은 가열에 의해 결정화하기 전에 불순물을 선택적으로 도입시키는 것이 필요하다. 따라서, 이런 경우에, 본 발명은 하기의 열 처리에서의 최소치(적어도 30ppm이하)에서 유리기판(일부의 유리가 신장 또는 수축에서 이방성(anisotropy)을 갖는다)의 수축을 억압하기 위해서 효과적으로 사용되어질 수 있다.
본 발명은 산화분위기(일반적으로 열 산화라 불리는)내에서 가열함으로써, 반도체의 표면상에 산화막을 형성하는데 또한 유용하다. 상기 발명은 상기 막의 물질을 포함하는 분위기에서 가열함으로써 규정된 막을 형성하는데 또한 유용하다.
본 발명의 한면에 따른 유리기판상의 반도체 장치의 제조방법은, 상기 반도체 장치의 형성전에 실질적으로 수평으로 상기 기판을 홀딩하는 동안 나중에 사용된 공정온도보다 높은 온도에서 상기 유리기판을 열 처리하는 단계; 및 상기 기판을 실질적으로 수평하게 홀딩하는 동안 질소, 암모니아, 또는 일산화이질소의 분위기 내에서 0.01내지 0.5℃/분의 비율에서 상기 유리기판을 냉각하는 단계를 포함한다. 상기 발명의 다른 목적 및 특징은 하기에 그것의 기술과정에서 나타날 것이다.
[실시예 1]
본 실시예는 P채널 TFT(PTFT)와 N채널 TFT(NTFT)의 상보적 결합의 실시예이다. 상기 TFTs는 유리기판상에 형성된 결정성 실리콘막을 사용한다. 상기 실시예의 구성은 활성 매트릭스 액정 디스플레이, 주변 구동회로, 영상센서 및 집적회로를 위한 화소전극용으로 스위칭 장치를 위해 사용되어질 수 있다.
제1(a)도 내지 1(e)도는 본 실시예의 일련 공정을 예시하는 TFTs의 단면도이다. 상기 실시예는 하기 패터닝 단계 및 주요 열처리 단계를 포함한다(하기 기술된 방법으로 수행된 기판의 열어닐링 및 저속 냉각을 제외).
(1)니켈 도핑 마스크의 패터닝하는 단계(제1(a)도)
(2)결정화를 위한 어닐링하는 단계(550℃ 내지 600℃에서 (제1(b)도)
(3)활성층을 패터닝하는 단계(제1(c)도)
(4)게이트 전극을 패터닝하는 단계
(5)접촉 구멍을 패터닝하는 단계
(6)소스/드레인 전극 및 그 배선을 패터닝하는 단계(제1(d)도)
이런 단계 중, 패터닝 단계들은 열어닐링 단계(2) 전 및 후에 수행되고, 기판은 상기 열어닐링 단계들에도 불구하고 수축하지 않아야 한다.
우선, 코닝 7059유리로 만들어진 기판(101)은 세정된다. 산화규소로 만들어지고 2000Å의 두께를 갖는 기저막(bottom film)(102)는 플라즈마 어시스티드 CVD(PCVD)에 의해 TEOS 및 산소로부터 제조된다. 이때, 기판(101)은 예를 들어 제8도에서 나타난 열어닐링도를 사용하는 4시간, 1-4시간 동안 변형점(593℃), 보다 높은 온도(600~650℃, 예를 들어 640℃)에서 어닐링된다. 이어서, 적층(laminate)이 0.1-0.5℃/분의 비율, 예를 들어 0.2℃/분에서 천천히 냉각된다. 459-590℃까지, 예를 들어 580℃까지 온도가 떨어졌을 때, 적층을 꺼낸다. 냉각률은 분위기 가스의 도입량을 변경함으로써 제어된다. 바람직하게는, 이런 온도는 후 열처리 단계에서 최고 온도보다 낮다. 특히, 본 발명에서, 결정화하기 위한 어닐링 온도 후 공정에서 최고온도이다. 따라서, 결정화를 위한 어닐링 온도가 600℃라면, 이때 600℃이하의 온도에서 적층을 회수하는 것이 바람직하다. 상기 기술된 열어닐링 기판이 휘어지는 것을 방지하기 위해서 수평에서 ±30°내에서 기판을 홀딩함으로써 수행된다. 마스크(103)는 상기 기술되었듯이 진행된 기판상에 포토레지스트 또는 에칭성 폴리이미드(polyimide) 또는 감광성 폴리이미드(일본에 소재한 도레이 공업주식회사에 의해 제조된 포토니스(photoneece)와 같음)로부터 형성된다. 마스크는 선택적으로 기저막에 노출된 영역(100)을 형성하기 위해 패터닝된다(제1(a)도 참조). 5내지 20Å, 예를 들어 10Å의 평균 두께를 갖는 니켈막은 스퍼터링함으로써 형성된다. 엄격히 말하면, 상기 막이 너무 얇기 때문에 막의 형태를 추정할 수 없다. 이번에, 기판을 150~300℃로 가열하는 것이 바람직하다. 따라서 마스크(103)은 바람직하게는 충분한 내열성을 갖는다. 따라서 마스크(103)은 제거된다. 이후로, 300내지 1500Å, 예를 들어 800Å의 두께를 갖는 진성(I형) 비정질 실리콘막(진성 비-단결정 실리콘막)(104)은 PCVD에 의해 형성된다. 또한, 2000Å의 두께를 갖는 보호막(106)은 PCVD에 의해 형성된다.
적층은 비정질막(비-단결정막)을 결정화하기 위하여 대기압의 비활성 질소분위기에서 8시간 동안 550℃에서 또는 4시간 동안 600℃에서 열적으로 어닐링되었다. 이번에, 니켈막이 선택적으로 형성된 영역(100)에서, 결정성 실리콘막의 결정화(104)는 기판(101)에 수직으로 진행되었다. 영역(100)이외의 영역에서, 결정성장은 화살표에 의해 지시되었듯이 영역(100)으로부터 측면으로, 즉 기판에 평행하게 진행되었다. 영역(105)는 니켈막이 직접 형성되고 성정하는 결정의 전방단부가 니켈로 두껍게 도핑된 영역(100)의 주위를 포함한다.
상기 단계 후, 실리콘막은 섬형상의 형태로 TFTs의 활성층(104)을 형성하도록 패터닝된다. 이번에, 성장하는 결정의 전방 단부가 채널 형성 영역이 되는 부분내에서 존재하지 않는다는 것이 중요했다. 전방단부는 니켈로 두껍게 도핑된 결정성 실리콘 영역과 비정질 실리콘 영역 사이의 경계면(interface)이다. 이런 방법으로, 채널 형성영역에서, 소스와 드레인 사이를 이동하는 캐리어는 니켈 원소에 의해 영향을 받지 않는다. 이런 단계에서, 결정은 최선으로 니켈로 도핑된 영역(100)에서부터 성장하는 결정들의 전방단부까지 100㎛성장했다.
과거에, 결정화를 위한 어닐링 단계는 니켈이 도입한 마스크(103)를 패터닝하는 단계와 활성층(104')을 패터닝하는 단계 사이에서 수행되었다. 따라서, 기판은 1000ppm만큼 수축했다. 즉100mm 기판을 위해, 수직으로 50㎛만큼 수축했다. 이는 정확한 패터닝 단계를 불가능하게 했다. 반면에, 본 실시예에서, 기판의 수축은 70ppm이하에서 억제되었다.
즉, 100mm 크기의 기판은 수직으로 4㎛만 수축한다. 이는 정확한 패터닝 단계의 이행을 보장한다. 활성층(104')의 크기는 정해지고, TFTs의 채널길이 및 채널 폭을 고려한다.
작은 활성층들은 50㎛×20㎛으로 측정되었다. 큰 활성층들은 100㎛×1000㎛으로 측정하였다. 이런 종류의 다수의 활성층들은 기판상에 형성되었다. 1200Å의 두께를 갖는 산화규소막(107)은 PCVD에 의해 TEOS 및 산소로부터 제조되었다. 이런 방법으로 게이트 절연막은 형성되었다. (제1(c)도 참조)
이어서, 0.01내지 0.2% 스칸듐을 함유하고 6000내지 8000Å, 예를 들어 6000Å의 두께를 갖는 알루미늄막은 스퍼터링함으로써 형성된다. 상기 알루미늄막은 게이트 전극(108) 및 (110)을 형성하기 위해서 패터닝된다. 상기 알루미늄막의 표면은 표면상에 산화물층(109) 및 (111)을 형성하기 위해서 양극산화된다. 상기 양극산화는 1내지 5% 타타릭산(tartaric acid)을 함유한 에틸렌 글리콜 용액내에서 수행된다. 얻어진 산화물층(109) 및 (111)의 두께는 2000Å이다. 이런 산화물층(109) 및 (111)은 이온도핑 단계 후에 오프셋 게이트 영역의 두께를 정하기 때문에, 오프셋 게이트 영역의 길이는 상기 기술된 양극산화 단계에서 정해질 수 있다.
이 때, 마스크로써 게이트 전극 부분(게이트 전극(108), 둘러싼 산화물층(109), 게이트 전극(110) 및 둘러싸는 산화물층(111)을 포함)을 사용하여, 불순물은 자기 정렬 기술(self-aligning techniques 및 이온 도핑(또한 플라즈마 도핑으로 공지된)에 의해 전도유형 P 또는 N을 나누기 위해 활성영역(소스/드레인 및 채널이 되는) 쪽으로 주입된다. 포스핀(PH) 및 디보란(BH)은 도펀트(dopant) 가스로써 사용된다. 포스핀이 사용되어지는 곳에서, 가속 전압은 60내지 90kV, 예를 들어 80kV이다. 디보란이 사용되어지는 곳에서, 가속전압은 40내지 80kV, 예를 들어 65kV이다. 예를 들어, 인은 2×10 /cm 의 도즈량으로 주입된다. 붕소는 5×10 /cm 의 도즈량으로 주입된다. 주입동안, 한 영역은 선택적으로 상기 원소들을 주입하기 위해서 포토레지스트로 피복된다. 결과적으로, N형 도핑돈 영역(115),(117) 및 P형 도핑된 영역(112),(114)가 형성된다. 이런 방법으로, P채널 TFT(PTFT)용 영역 및 N채널 TFT(NTFT)용 영역이 형성되어질 수 있다.
이후로, 적층은 레이저 광의 조사에 의해 어닐링된다. 레이저광은 248nm의 파장과 20nsce의 펄스폭을 갖는 KrF 액시머 레이저에 의해 방출된다. 다른 레이저가 또한 사용되어질 수 있다. 레이저광은 200내지 400mJ/cm , 예를 들어 250mJ/cm 의 에너지 밀도로 방출된다. 레이저 광의 2 내지 10쇼트는 위치당 방출된다. 예를들어 2쇼트가 방출된다. 상기 레이저 광의 조명동안, 기판이 약 200내지 450℃에서 가열된다면, 효과는 향상되어질 수 있다(제1(d)도 참조).
이어서, 6000Å의 두께를 갖는 산화규소막(118)은 PCVD에 의해 층간 절연물로써 형성된다. 상기 층간 절연물은 폴리이미드 또는 산화규소 및 폴리이미드로 구성된 2층막으로 또한 만들어진다. 이때, 접촉구멍이 형성된다. TFTs의 전극 및 배선(119),(120) 및 (121)은 질화 티타늄 및 알루미늄의 다층막과 같은 금속물질로 제조된다.
최종적으로, 적층은 상보적 TFTs을 갖는 반도체 회로를 완성하기 위해서 1기압 수소 환경에서 30분 동안 350℃에서 어닐된다. (제1(e)도 참조)
상기 기술된 회로는 상보적 PTFT 및 NTFT를 포함하는 CMOS구조이다. 상기 단계에서, 동시에 2개의 TFTs를 제조하는 것이 또한 가능하다. 이때, 기판은 동시에 독립적 TFTs를 얻기 위해 중심에서 절단된다.
본 실시예에서, 도입하는 니켈의 방법은 비정질 실리콘막(비-단결정 실리콘막)(104)하의 기저막(102)상에 박막으로써 선택적으로 니켈의 형성을 구성하고, 결정은 상기 위치로부터 성장한다. 박막이 너무 얇기 때문에 막으로서의 관찰이 어렵다. 달리는, 니켈막은 비정질 실리콘막(비-단결정 실리콘막(104)의 형성 후 선택적으로 형성되어질 수 있다. 즉, 결정성장은 비정질 실리콘막(비단결정 실리콘막)의 상부표면으로부터 또는 하부표면으로부터 시작된다. 추가적 방법으로, 비정질 실리콘막(비-단결정 실리콘막)
쪽으로 선택적으로 주입된다. 이런 경우에, 니켈의 농도는 정확하게 제어될 수 있다. 플라즈마 공정 및 CVD가 또한 사용되어진다.
[실시예 2]
본 실시예는 스위칭 장치로서 화소에서 형성된 N채널 TFTs을 포함하는 활성 매트릭스 액정 디스플레이이다. 하기에 기술되었듯이, 하나의 화소만이 기술되나, 다수(일반적으로 수백만의)화소들이 유사하게 형성된다. 명백하게, TFTs은 N채널 TFTs에 제한되지 않는다. P채널 TFTs이 또한 사용되어질 수 있다. TFTs은 액정 디스플레이의 화소내 뿐만 아니라 주변 회로내에서 사용되어질 수 있다. 더욱이 이는 영상센서나 다른 장치에서 사용되어질 수 있다. 즉, 이들이 박막 트랜지스터로 사용되어진다면, 그들의 적용에 어떠한 제한도 있지 않다.
본 실시예의 일련 공정은 제2(a)도-2(e)도에서 도식적으로 나타났다. 상기 실시예에서, 일본에 소재한 Nippon Electric Glass Manufacturing Co. Ltd에 의해 제조된 OA-2기판은 기판 201로서 사용되었다. 상기 기판은 635℃의 변형점, 1.1mm의 두께를 300mm×40mm크기를 기저막(202)은 PCVD에 의해 2000Å의 두께로 기판(201)상에 형성된다. 이런 PCVD에서, TEOS 및 산소는 천연가스로서 사용된다. 이런 적층은 기판의 변형점보다 높은 700℃에서 2시간 동안 어닐된다. 이때, 적층은 0.2℃/분 비율로 600℃까지 냉각된다.
열어닐링과 저속 냉각은 산소 기류에서 수행된다. 기술된 열 처리는 기판의 수축을 상당히 줄인다. 예를 들어, 기판이 600℃에서 4시간 동안 어닐링되었을 때, 오직 20ppm의 수축만이 관찰된다. 기판이 550℃에서 4시간 동안 어닐링되는 곳에서, 오직 10ppm의 수축만이 관찰된다.
이어서, 선택적으로 니켈을 도입하기 위해서, 마스크(203)는 폴리이미드로부터 형성된다. 5내지 200Å 예를 들어 20Å의 두께를 갖는 니켈막은 스퍼터링 함으로써 형성된다. 이런 방법으로, 이켈막은 선택적으로 영역(204)내에 형성된다. (제2(a)도 참조)
그후, 1000Å 두께를 갖는 비정질 실리콘막(비-단결정 실리콘막)(205)은 LPCVD 또는 PCVD에 의해 형성되었다. 또한, 200Å두께를 갖는 산화규소막(206)은 PCVD에 의해 보호막으로서 형성되었다. 적층은 450℃에서 1시간 동안 탈수소되고 비정질막(비-단결정 실리콘막)을 결정화하기 위한 열어닐링이 따른다. 이 열어닐링은 질소분위기에서 600℃에서 4시간 동안 수행되었다. 이 어닐링공정에서, 비정질 실리콘막(205) 아래의 영역(204)에서 니켈막이 형성되었기 때문에, 결정화가 이 부분에서부터 시작한다. 이때, 니켈막이 형성된 영역에서, 실리콘 결정이 기판(201)에 수직하게 성장한다. 니켈막이 형성되지 않은 영역(영역(204)외에 다른 영역)에서, 결정은 제2(b)도의 화살표로 표시된 대로 기판에 평행하게 성장한다.
열어닐링 공정 후, 결정화된 실리콘막은 섬형상으로 TFT의 활성층(205')만을 남기기 위해 포토그래피로 패터닝된다. 이때, 성장결정의 선단부(front ends)가 활성영역, 특히 채널형성 영역에 존재하지 않는 것이 중요하다.
더 자세히는, 제2(b)도에 나타난 실리콘(205) 중에서, 성장결정의 적어도 선 단부 및 니켈-도핑영역(204)은 에칭되어야 하는 것이 바람직하고, 기판에 평행하게 성장한 결정성 실리콘막(205)의 중간 결정부분은 활성층으로서 사용되는 것이 바람직하다. 니켈이 성장결정의 선단부 및 니켈-도핑 영역에서 집중되기 때문에, 이 부분의 제거는 니켈의 고농도가 TFT의 특성에 반대 영향을 주지 못하게 한다.
다음에, 70내지 120nm, 전형적으로는 120nm의 두께를 갖는 산화규소의 게이트-절연막(207)은 산소분위기에서 PCVD에 의한 TEOS에서 형성되어진다. 기판온도는 350℃이다. (제2(c)도)
그후, 주로 잘 알려진 폴리실리콘으로 구성된 막은 CVD로 형성되고 게이트 전극(208)을 형성하기 위해 포토그래픽으로 패터닝된다. 도전율을 향상시키기 위해, 0.1내지 5%의 인(phosphorus)이 도펀트로서 첨가되었다.
다음에, 인이 이온도핑으로 N-형 도펀트로서 주입되었고, 소스/드레인 영역(210) 및 채널 형성 영역(209)이 자기-정합 기술로 형성되었다. 적층은 이온 주입에 의해 손상된 실리콘막의 결정성을 개선하기 위해 550℃에서 4시간 동안 어닐링된다. 결정성을 조장하기 위해 작용하는 니켈이 원래 포함되었기 때문에, 활성층을 결정화하는 것이 쉽다. 이 열어닐링의 결과로서, TFT의 소스/드레인 영역의 시트저항(sheet resistance)은 300내지 800Ω/cm 인 것으로 생각된다.(제2(d)도)
그후, 층간 절연물(211)이 산화규소 또는 폴리이미드로부터 형성된다. 다음에, 화소전극(212)이 ITO로부터 형성된다. 접촉구멍이 형성된다. 전극(213) 및 (214)는 TFT의 소스/드레인 영역에서 크롬 및 알루미늄의 다층막으로 부터 형성된다. 한 전극(214)은 ITO화소 전극(212)와 또한 연결된다. 결국, 적층은 수소화를 수행하기 위해 수소 분위기에서 200-400℃에서 2시간 동안 어닐링된다. 이 방법으로, 하나의 TFT가 완성된다. 이 공정은 다수의 다른 화소영역에서 동시에 초래된다. 습기에 대한 저항을 개선하기 위해서, 질화규소 또는 그 유사하는 것으로 제조된 패시베이션(passivation)막이 전체 표면에 걸쳐 형성될 수 있다.(제2(e)도)
본 실시예에서 제조된 TFT에서, 소스영역, 채널 형성 영역, 및 드레인 영역을 형성하는 활성층은 캐리어가 흐르는 방향으로 성장한 결정성 실리콘막으로 만들어지고 그래서 캐리어는 결정 입계(grain boundery)를 횡단하지 못한다. 즉, 캐리어는 섬유형태인 결정 휘스커(whisker)의 입계를 따라 이동한다.
그렇기 때문에, 고 캐리어 이동도를 갖는 TFT가 제조될 수 있다. 본 실시예에서 제조된 TFT는 N-채널형이다. 이동도는 90내지 130cm /V·s이며, 그것은 600℃에서 48시간 동안 수행된 열어닐링에 의해 야기되는 결정화에 의해 형성된 결정성 실리콘막을 이용하는 선행기술 N-채널 TFT의 50내지 70cm /V·s의 이동도를 상당히 개선시킨 것이다.
본 실시예에서, 열어닐링은 주입된 도펀트를 활성화시키기 위해 이용된다. 이것은 실시예 1의 경우에서 처럼 레이저 방사의 조사에 의해 유도된 반응보다 더 온순한 반응의 원인이 된다. 특히, 레이저 어닐링이 이용된 곳에서, 게이트 전극의 그늘 부분 및 조사부분사이 경계면에서의 결정성의 불연속은 신뢰성의 감소를 초래한다. 본 실시예에서, 채널형성 영역 및 소스/드레인 영역은 규칙적으로 가열된다. 결과적으로, 제조된 TFT는 특히 뛰어난 신뢰성을 갖는다.
[실시예 3]
본 실시예는 제3(a)도 내지 제3(e)도를 언급하며 설명된다. 630℃의 변형점을 갖는 코닝 1733유리는 기판(301)으로서 이용된다. 기저막(302)은 PCVD에 의해 유리기판(301)상에 형성된다. 적층은 700℃ 즉, 변형점 이상에서 1시간 동안 일산화이질소(NO) 분위기에서 어닐링된다. 다음에, 적층은 0.2℃/분 비율로 600℃까지 서서히 냉각된다. 300내지 800Å의 두께를 갖는 비정질 실리콘막(비-단결정막)(304)은 PCVD에 의해 형성된다. 다음에 산화규소의 1000Å-두께-마스크(303)을 이용하여, 니켈막이 실시예 1에서와 같은 방법으로 영역(300)에 형성된다. 적층은 실리콘막(304)을 결정화하기 위해 550℃에서 8시간 동안 열어닐링된다. 이때, 결정은 화살표(304)로 나타낸 것 처럼 기판에 평행하게 성장한다.(제3(a)도)
다음에, 결정화를 어닐링 동안 보호막으로서 작용하는 마스크(303)는 제거된다. 실리콘막(304)은 섬형상으로 활성층 영역(306) 및 (307)을 형성하기 위해 포토그래피로 패터닝된다. 니켈이 영역(300)에 직접 도입된다(제3(a)도). 이 영역(300)은 니켈로 고농도 도핑된다. 실시예 1 및 2에서 상기된 대로, 니켈은 서장 결정의 종점(end point)에서 고농도로 또한 존재한다. 우리는 이 영역에서 니켈의 농도가 사이 결정화 영역에서의 니켈 농도보다 거의 진폭의 1차수 만큼 더 높다는 것을 발견하였다. 그렇기 때문에, 본 발명에서, 패터닝 공정이 고농도 도핑영역이 TFT같은 활성장치를 형성하기 위한 활성층 영역(306) 및 (307)을 남기도록 제거되게끔 수행된다. 활성층은 수직이방성을 갖는 RIE법에 의해 에칭된다.(제3(b)도)
본 실시예에서, 상보형 TFT 회로가 활성층(306) 및 (307)을 이용하여 설계된다. 즉, 본 발명에 따른 회로는 PTFT 및 NTFT가 서로 분리된다는 점에서 제1(d)도에 나타난 실시예 1의 태양과는 다르다. 더 자세히는, 제1(d)도에 나타난 구조에서, 두 TFT의 활성층은 연속적이다. 사이영역에서의 니켈 농도는 높다. 본 실시예는 니켈 농도가 도처에서 낮다는 점에서 특징지어진다. 이것은 동작의 안정성을 증가시킨다.
다음에, 200내지 3000Å의 두께를 갖는 산화규소막 또는 질화규소막(308)은 PCVD로 형성된다. 결국, 적외광 또는 근-적외광을 이용하는 램프 어닐링이 수행된다. 할로겐 램프가 적외광원으로서 이용된다. 사용된 파장은 0.5내지 4㎛, 바람직하게는 0.8내지 1.3㎛이며, 결정성 실리콘에 의해 잘 흡수되는 파장이다. 가시광선 또는 근-적외광의 강도는 단-결정 실리콘 모니터 웨이퍼상의 온도가 800 및 1300℃사이, 전형적으로는 900 및 1200℃사이가 되도록 조절된다. 더 자세히, 실리콘에 매몰된 열전쌍(thermocouple)의 온도는 모니터된다. 종국의 신호는 적외광원으로 피드백된다. 적외광 조사는 0.1내지 10%의 HCl, 다른 할로겐화 수소, 플루오르화합물, 염소화합물 또는 브롬 화합물을 포함할 수 있는 H분위기에서 수행된다.
본 실시예에서, 산화규소 또는 질화규소의 보호막은 가시광 또는 근-적외광의 조사동안 활성층이 상부에 형성된다. 이것이 표면이 적외방사의 조사동안 거칠어지거나 오염되지 않도록 할 수 있다. 열어닐링에 기인한 결정화만으로 충분히 증가될 수 없는 결정성은 동시에 램프어닐링 같은 것을 이용하여 충분히 향상시킬 수 있다. (제3(c)도)
가시광 또는 근-적외광의 조사 후, 보호막(308)은 제거된다. 그후, 게이트 절연막(309) 및 게이트 전극(310), (311)은 실시예 1에서 처럼 동시에 형성된다. 게이트 전극은 탄탈로 만들어진다. 산화탄탈의 코팅이 양극산화에 의해 1000내지 3000Å, 예를 들면, 3000Å의 두께로 게이트 전극 표면상에 형성된다. 다음에, 불순물 원소가 실시예 1에서 처럼 같은 방법으로 주입되고, 소스/드레인 영역이 형성된다.
램프 어닐링은 이 불순물을 활성화시키는데 사용된다. 할로겐 램프는 적외광의 광원으로서 사용된다. 0.5내지 4㎛, 바람직하게는 0.8내지 1.3㎛의 파장을 갖는 가시광 또는 적외광이 30내지 180초 동안 조사된다. 이 파장범위에 있는 가시 및 적외광은 10 내지 10 cm 의 농도에서 인 또는 붕소로 도핑된 비정질 실리콘에 의해 쉽게 흡수된다. 1000℃이상에서 수행되는 열어닐링에 비교해서 효율적인 어닐링이 수행될 수 있다.
한편, 이 조사는 쉽게 유리기판에 의해 흡수되지 않고, 그래서 과열되지 않는다. 또한, 공정이 단시간내에 완성될 수 있다. 그렇기 때문에, 이것은 유리기판의 수축이 문제시되는 공정에서 가장 좋은 방법이라고 말할 수 있다. 이 방법은 기판이 그 수축을 방지하도록 미리 가공되었기 때문에 본 실시예에서 더욱 적당하다.
가시광 또는 그 근-적외광의 강도는 단결정 실리콘 모터의 웨이퍼상의 온도가 800 및 1300℃사이, 전형적으로 900 및 1200℃사이가 되도록 조절된다. 더 자세히는, 실리콘 웨이퍼에 매몰된 열전쌍의 온도가 모니터된다. 종국의 신호는 적외광원으로 피드백된다. 적외광 조사는 0.1내지 10% HCl, 다른 할로겐화수소, 플루오르화합물, 염소화합물, 또는 브롬화합물을 포함할 수 있는 H분위기에서 수행된다. (제3(d)도)
그후, 층간절연물(312)이 형성되고, 접촉구명이 절연물에 형성된다. 금속 배선(313),(314) 및 (315)이 형성된다. 결국, 적층이 250-400℃, 예를 들면 350℃에서 수소분위기내의 1atm에서 수소화를 수행하도록 어닐링된다(제3(e)도).
이 방법으로, 상보형 TFT회로가 완성된다. 본 실시예에서, 램프 어닐링동안, 즉 가시광 또는 근-적외광의 조사동안, 보호막이 활성층 표면상에 형성되고 그래서 표면이 거칠어지거나 오염되지 않도록 방지된다.
결국, 본 실시예에서 제조된 TFT는 뛰어난 전계이동도 및 역치(threshold)전압 및 상당히 높은 신뢰성을 포함하는 뛰어난 특성을 갖는다.
[실시예 4]
본 실시예는 P-채널 TFT(PTFT) 및 N-채널 TFT(NTFT)의 상보회로이다. 이 TFT는 제6(a)도 내지 제 6(e)도에 나타난 대로 유리기판상에 형성된 결정성 실리콘을 이용한다. 본 실시예의 태양은 활성-매트릭스 액정 디스플레이의 화소전극용 스위칭소자, 그 주변구동회로, 및 또한 영상센서 및 집적회로에 응용될 수 있다.
제6(a)도 내지 제6(e)도는 본 실시예의 공정 단계를 예시하는 횡단면도이다. 본 실시예에서 패터닝 공정 및 열처리 공정(기판의 가열어닐링 및 서냉(slowcooling)을 배제)은 다음과 같이 요약된다.
(1)니켈 도핑마스크의 패터닝(제6(a)도)
(2)결정화를 위한 어닐링(550-600℃에서)(제6(b)도)
(3)활성층의 패터닝(제6(c)도)
(4)게이트 전극의 패터닝
(5)접촉구멍의 패터닝
(6)소스/드레인 전극 및 그 배선의 패터닝(제6(d)도)
두 패터닝 공정이 열어닐링 공정(2) 전후에 수행되기 때문에, 기판은 이 어닐링 공정 동안 수축되지 않을 것이 요구된다.
첫째, 코닝 7059유리로 만들어진 기판은 유리의 변형점 593℃이상의 600-660℃, 예를 들면 640℃에서 1내지 4시간, 예, 1시간 동안 어닐링된다. 다음에, 적층이 0.1내지 0.5℃/분, 예0.2℃/분 비율로 서냉된다. 온도가 450-590℃, 예 550℃로 떨어질 때, 기판을 빼낸다. 이 빼내는 온도는 나중의 가열 공정 단계에서의 최고 온도보다 바람직하게 낮다. 즉, 본 실시예에서, 결정화를 위한 어닐링 온도는 나중 단계에서의 최고 온도이다. 그렇기 때문에, 만일 결정화를 위한 어닐링 온도가 600℃이면, 600℃이하의 온도에서 기판을 배내는 것이 바람직하다. 상기 열어닐링 공정은 산소 기류 중에서 수행된다. 이 열어닐링은 기판이 뒤틀려지지 않게 하기 위해 수평으로부터 ±30°이내에서 기판을 잡아 바람직하게 수행된다.
이 방법으로 처리된 기판(숫자 1101로 표시)은 세정된다. 2000Å의 두께를 갖는 산화 실리콘의 기저막(1101로 표시)은 스퍼터링으로 형성된다. 다음에, 마스크(1103)는 상기대로 처리된 기판상에 포토레지스트 또는 에칭가능한 폴리이미드 또는 광감지 폴리이미드(일본, 토라이 인더스트리 인코퍼레이티드가 제조한 포토니스와 같은 것)로부터 형성된다. 마스크는 선택적으로 기저막을 노출시킨 영역(1100)을 형성하기 위해 패터닝된다. (제6(a)도)
5내지 20Å, 예 10Å의 평균 두께를 갖는 니켈막은 스퍼터링으로 형성된다. 단도직입적으로, 이 막은 매우 얇기 때문에 막형성을 상상할 수 없을 정도이다. 이때, 기판을 150-300℃로 가열하는 것이 요구된다. 그렇기 때문에, 마스크(1103)는 바람직하게 충분한 내열성을 갖는다. 다음에, 마스크(1103)이 제거된다. 그후, 300내지1500Å, 예 800Å 두께를 갖는 진성(I-형) 비정질 실리콘막(진성 비-단결정 실리콘막)(1104)이 PCVD에 의해 형성된다.
적층은 비정질막(비-단결정 실리콘막)을 결정화하기 위해 대기압력하에서 질소불활성 분위기에서, 8시간 동안 550℃에서 또는 4시간동안 600℃에서 열어닐링된다. 이때, 니켈막이 선택적으로 형성된 영역(1100)에서, 기판(1101)에 수직방향으로 결정성 실리콘막(1104)의 결정화가 진행된다. 영역(1100)외에 다른 영역에서, 진행된 결정성장은 화살표로 나타난 대로 영역(1100)으로부터 측면방향, 즉 기판에 평행하게 진행한다. 영역91105)는 니켈막이 직접 형성되고 성자 결정의 선단부가 니켈로 고농도 도핑된 영역(1100)의 주변을 포함한다. (제6(b)도)
이 공정에서, 실리콘막은 섬형상으로 TFT의 활성층(1104')을 형성하기 위해 포토리소그래피로 패터닝된다. 이때, 성장결정의 선단부가 채널 형성 영역이 되는 영역에 존재하지 않는 것이 중요하다. 선단부는 결정성 실리콘 영역 및 비정질 실리콘 영역 사이의 경계에 있고 니켈로 고농도 도핑된다. 이것은 소스 및 드레인 사이를 이동하는 캐리어가 채널 형성 영역에서의 니켈 원소에 의해 영향을 받지 못하게 한다. 이 공정에서, 결정은 기껏해야 100㎛ 성장하며, 그것은 니켈-도핑 영역에서 성장 결정의 선단부까지 측정된 것이다.
종래에는, 결정화를 위한 어닐링 공정이 니켈-도입 마스크(1103)을 패터닝하는 공정 및 활성층(1104')을 패터닝하는 공정 사이에 수행되었다. 그렇기 때문에, 기판이 1000ppm만큼 수축하였다. 즉, 100mm각의 기판에 대해, 수직방향으로 50㎛만큼 수축했다. 이것은 정확한 패터닝 공정을 수행하는 것을 불가능하게 한다. 한편, 본 실시예에서, 기판의 수축은 70ppm 이하로 억제된다. 즉, 기판 100mm 각은 수직방향으로 4㎛이하로만 수축한다. 이것은 정확한 패터닝 공정의 수행을 보장한다.
활성층(1104')의 치수가 TFT의 채널 길이 및 채널 폭을 고려하여 결정된다. 보다 작은 활성층은 20㎛×50㎛의 정도를 나타낸다. 보다 큰 활성층은 100㎛×1000㎛의 정도를 나타낸다. 이런 종류의 다수의 활성층은 기판상에 형성된다. 1200Å의 두께를 갖는 산화규소막(1106)은 PCVD에 의해 TEOS(테트라에독시실란(Si(OCH))) 및 산소로부터 제조된다. 이 방법으로, 게이트-절연막이 형성된다. (제6(c)도)
결국, 0.01내지 0.2% 스칸듐을 포함하고 6000내지 8000Å, 예 6000Å의 두께를 갖는 알루미늄막이 스퍼터링에 의해 형성된다. 이 알루미늄막은 게이트 전극(1107) 및 (1109)을 형성하기 위해 패터닝된다. 이 알루미늄 전극의 표면은 표면상 산화물층(1108) 및 (1110)을 형성하기 위해 양극산화된다. 이 양극산화는 1내지 5% 타타릭산을 포함하는 에틸렌 글리콜 용액에서 수행된다. 얻어진 산화물층(1108) 및 (1110)의 두께는 2000Å이다. 이 산화물층(1108) 및 (1110)이 나중의 이온도핑 공정에서 오프셋 게이트 영역의 두께를 결정하기 때문에, 오프셋 게이트 영역의 길이는 상기된 양극산화 공정에서 결정될 수 있다.
다음에, 마스크로서 게이트 전극 부분(게이트 전극(1107), 주변 산화물층(1108), 게이트 전극(1109) 및 주변산화물층(1110)을 포함)을 사용하여, 불순물이 자기-정합기술 및 이온도핑(또는 플라즈마 도핑으로 알려짐)에 의해 P형 또는 N형에 도전성을 주기 위해 활성 영역(소스/드레인 영역 및 채널 영역)으로 주입된다. 포스핀(PH) 및 디보란(BH)은 도펀트가스로서 이용된다. 포스핀이 이용되는 곳에서, 가속 전압이 60내지 90kV, 예 80kV이다. 디보란이 이용되는 곳에서, 가속전압이 40내지 80kV, 예 65kV이다. 도즈는 1×10 내지8×10 /cm 이다. 예를 들면, 인은 2×10 /cm 도즈로 주입된다. 붕소는 5×10 /cm 의 도즈로 주입된다. 주입동안, 하나의 영역은 선택적으로 원소를 주입하기 위해 포토레지스트로 코팅된다. 결국, N형 도핑 영역(1114),(1116) 및 도핑영역(1111) 및 (1113)이 형성된다. 이 방법으로, P-채널 TFT(PTFT)에 대한 영역 및 N-채널 TFT(NTFT)에 대한 영역이 형성될 수 있다.
그 후, 적층이 레이저광의 조사에 의해 어닐링된다. 레이저광은 248nm의 파장 및 20nsec의 펄스폭을 갖는 krF 엑시머 레이저에 의해 방출된다. 레이저는 200내지 400mJ/cm , 예 250mJ/cm 내지 밀도에서 방출된다. 레이저광의 2내지 10회 쇼트(short)는 한 위치당 방출된다. 예를 들면, 2쇼트가 방출된다. 이 레이저광의 조명동안, 만일 기판이 약200내지 450℃로 가열될 수 있다면, 그 효과는 향상될 수 있다(제6(d)도).
결국, 6000Å의 두께를 갖는 질화규소막(1118)은 PCVD에 의해 층간 절연물로서 형성된다. 이 층간 절연물은 폴리이미드 또는 산화규소 및 폴리이미드로 구성되는 두 층막으로 또한 만들어질 수 있다. 다음에, 접촉구멍이 형성된다. TFT의 전극 및 배선(1117),(1120) 및 (1119)는 질화티탄 및 알루미늄의 다층막과 같은 금속물질로부터 제조된다. 결국, 적층은 상보 TFT를 갖는 반도체 회로를 완성하기 위해 1atm에서 수소분위기에서 30분 동안 350℃에서 어닐링된다(제6(e)도).
상기된 회로는 상보형 TFT 및 NTFT를 포함하는 CMOS구조이다. 상기 공장에서, 동시에 두 개의 TFT를 제조하는 것이 또한 가능하다. 다음에 기판은 동시에 2개의 독립 TFT를 얻기 위한 중앙에서 절단된다.
본 실시예에서, 니켈을 도입하는 방법은 비정질 실리콘막(비-단결정 실리콘막))1104) 아래의 기저막(1102)상에 니켈박막을 선택적으로 형성하는 것으로 구성되고, 결정이 이 부분에서 성장된다.
박막이 매우 얇기 때문에 막으로서 그것을 관찰하기가 어렵다. 그대로, 니켈막은 비결정질 실리콘막(비-단결정 실리콘막)(1104) 형성 후에 선택적으로 형성될 수 있다. 즉, 결정성장은 비정질 실리콘막(비-단결정 실리콘막)의 상부 표면으로 부터 또는 바닥 표면으로 부터 출발할 수 있다. 추가 방법에서, 비정질 실리콘막(비-단결정 실리콘막)이 미리 형성되고, 니켈이온이 이온도핑으로 비정질 실리콘막(비-단결정 실리콘막)(1104)에 선택적으로 주입된다. 이 경우, 니켈 농도는 정확히 조절될 수 있다. 플라즈마 공정 및 CVD가 또한 이용될 수 있다.
[실시예 5]
본 실시예에서, N-채널 TFT가 활성 매트릭스 액정 디스플레이의 화소용 스위칭 장치로서 형성된다. 하기에서, 오직 하나의 화소만이 기술되지만 다른 많은 (대개 수백만 개) 화소가 유사하게 형성된다. 확실하게, TFT는 N-채널 TFT로 한정되는 것이 아니다. P-채널 TFT도 또한 이용될 수 있다. TFT는 주변회로 뿐만 아니라 액정 디스 플레이의 화소에서도 이용될 수 있다. 더구나, 영상센서 및 다른 장치에서도 이용될 수 있다. 즉, 만일 그것들이 박막 트랜지스터로서 이용된다면, 그 응용에 가해지는 어떤 제한도 없을 것이다.
본 실시예의 공정 단계는 제7(a)도 내지 제7(e)도에 개략적으로 나타난다. 본 실시예에서, 일본 니퐁 일렉트릭 글라스 매뉴팩쳐링(주)에 의해 제조된 OA-2기판은 기판(1201)로서 이용된다. 이 기판은 변형점 635℃, 두께 1.1mm을 가지고, 300mm×400mm의 정도로 측정된다. 첫째, 기판은 700℃ 즉, 기판은 변형점이상에서 1시간 동안 어닐링되고 0.2℃/분 비율로 600℃까지 서냉된다. 기판의 수축은 이 방법에서 수행된 열처리에 의해 크게 감소된다. 예를 들면, 4시간 동안 600℃에서 기판이 어닐링된 곳에서, 20ppm만의 수축이 관찰되었다. 기판이 4시간 동안 550℃에서 어닐링된 곳에서, 10ppm만의 수축이 관찰되었다. 2000Å의 두께를 갖는 산화규소 기저막(1202)이 PCVD(플라즈마 화학증착)에 의해 상기 대로 열처리된 기판(1201)상에 형성된다. TEOS 및 산소는 PCVD에서 원료가스로서 사용된다. 결국, 선택적으로 니켈을 도입하기 위해, 마스크(1203)가 폴리이미드로부터 형성된다. 5내지 200Å, 예 20Å의 두께를 갖는 니켈막이 스퍼터링에 의해 형성된다. 이 방법으로 니켈막이 영역(1204)에서 선택적으로 형성된다(제7(a)도).
그후, 1000Å의 두께를 갖는 비정질 실리콘막(비-단결정 실리콘막)(1205)은 LPCVD 또는 PCVD에 의해 형성된다. 적층은 1시간 동안 450℃에서 탈수소화되며, 비정질막 비-단결정막을 결정화하기 위해 열어닐링이 수반된다. 이 열어닐링은 질소분위기에서 4시간 동안 600℃에서 수행된다. 이 어닐링공정에서, 니켈막이 비정질 실리콘막(1205) 아래의 영역(1204)에서 형성되기 때문에, 결정화가 이 부분에서 출발한다. 이때, 니켈막이 형성된 영역(1204)에서 실리콘 결정이 기판(1201)에 수직방향으로 성장한다. 니켈막이 형성되지 않은 영역(영역(1204)외에 다른 영역)에서, 결정은 화살표에 의해 디스플레이된 대로 기판에 평행하게 성장한다. (제7(b)도)
열어닐링 공정 후, 결정화된 실리콘막은 섬형상으로 TFT의 활성층(1205')만을 남기기 위해 포토그래피로 패터닝된다. 다른 부분들은 제거된다. 이때, 성장 결정의 선단부가 활성영역, 특히 채널형성 영역에 존재하지 않는다는 것이 중요하다. 더 자세히는, 제7(b)도에 나타난 실리콘(1205)에서, 적어도 성장결정의 선단부 및 니켈 도핑영역(1204)이 에칭되는 것이 바람직하고, 기판에 평행하게 성장한 결정성 실리콘막(1205)의 중간 결정 부분이 활성층으로서 이용되는 것이 바람직하다. 니켈이 성장 결정의 단부에서 및 니켈-도핑영역에서 집중되기 때문에, 이 부분의 제거는 니켈의 고농도가 TFT의 특성에 반대 영향을 주지 못하게 된다. 다음에, 70내지 120nm전형적으로는 120nm의 두께를 갖는 산화규소의 게이트 절연막(1206)은 산소분위기에서 PCVD에 의해 TEOS로부터 형성된다. 기판온도는 350℃이다(제7(c)도).
그후, 잘 알려진 폴리실리콘으로 주로 구성된 막은 CVD에 의해 형성되고 게이트 전극(1207)을 형성하기 위해 포토그래피로 패터닝된다. 도전성을 향상시키기 위해, 0.1내지 5%인이 도펀트로서 첨가된다.
다음에, 인이 이온도핑에 의해 N-형 도펀트로서 주입되고, 소스 영역(1208), 채널 형성 영역(1209) 및 드레인 영역(1210)이 자기 정합 기술에 의해 형성된다. 적층은 이온 주입에 의해 손상된 실리콘막의 결정성을 향상시키기 위해 4시간 동안 550℃에서 어닐링된다. 결정화를 촉진하기 위해 작용하는 니켈이 원래 포함되어 있기 때문에, TFT의 소스/드레인 영역의 시트저항은 300내지 800Ω/cm 값으로 추측된다(제7(d)도).
그후, 층간 절연물(1211)은 산화규소 또는 폴리이미드로부터 형성된다. 다음에, 화소전극(1212)은 ITO로부터 형성된다. 접촉구멍이 형성된다. 전극(1213) 및 (1214)은 TFT의 소스/드레인 영역에서 크롬 및 알루미늄의 다층막으로 부터 형성된다. 하나의 전극(1214)은 ITO 화소전극(1212)과 또한 연결된다. 결국, 적층은 수소화를 수행하기 위해 수소 분위기내에서 2시간 동안 200-400℃에서 어닐링된다. 이 방법으로, 하나의 TFT가 완성되었다. 이 공정은 다수의 다른 화소 영역에서 동시에 수행된다. 습기에 대한 저항을 향상시키기 위해, 질화규소 또는 그 유사한 것으로 만들어진 패시베이션(passivation)막이 전체 표면에 걸쳐 형성될 수 있다. (제7(e)도)
본 실시예에서 제조된 TFT에서, 소스 영역, 채널 형성 영역, 및 드레인 영역을 형성하는 활성층은 캐리어가 흘러서 결정입계를 횡단하는 방향으로 성장한 결정성 실리콘막으로 만들어진다. 즉, 캐리어는 섬유 형태를 갖는 결정 휘스커의 입계를 따라 이동한다. 그렇기 때문에, 고 캐리어 이동도를 갖는 TFT가 제조될 수 있다. 본 실시예에서 제조된 TFT는 N-채널형이다. 이동도는 90내지 130cm2/v·s이며, 이것은 48시간 동안 600℃에서 수행된 가열어닐링이 원인이된 결정화에 의해 형성된 결정성 실리콘막을 이용하는 선행기술 N-채널 TFT의 50내지 70cm2/v·s의 이동도에 비해 상당한 향상이다.
본 실시예에서, 가열어닐링이 주입된 도펀트를 활성화시키기 위해 이용된다. 이것은 실시예 4의 경우에서 처럼 레이저 방사의 조사에 의해 유도된 반응보다 더 온화한 반응의 원인이 된다. 특히, 레이저 어닐링이 이용된 곳에서, 게이트 전극의 그늘 부분 및 조사 부분 사이의 경계에서의 결정성의 불연속이 신뢰성의 감소를 초래한다. 본 실시예에서, 채널형성 영역 및 소스/드레인 영역은 규칙적으로 가열된다. 결국, 제조된 TFT는 특히 뛰어난 신뢰성을 갖는다.
[실시예 6]
본 실시예는 제3(a)-3도(e)도를 참조하여 기술된다. 640℃의 변형점을 갖는 코닝 1733유리는 기판(301)로서 사용된다. 유리기판(301)은 700℃, 즉 변형점 이상에서 1시간동안 어닐링되고 다음에 0.2℃/분 비율로 600℃까지 서냉된다. 기저막(302)은 PCVD에 의해 유리기판(301)상에 형성된다. 300내지 800Å의 두께를 갖는 비정질 실리콘막(비-단결정 실리콘막)(304)는 PCVD에 의해 형성된다. 다음에, 산화규소의 1000Å-두께-마스크(303)을 이용하여, 니켈막이 실시예 4에서와 같은 방법으로 영역(300)에 형성된다. 적층은 실리콘막(304)를 결정화하기 위해 8시간 동안 550℃에서 열적으로 어닐링된다. 이때, 결정은 화살표로 나타난대로 기판에 평행하게 성장한다(제3(a)도).
실리콘막(304)은 섬형상으로 활성층 영역(306) 및 (307)을 형성하기 위해 포토그래피로 패터닝된다. 니켈은 영역(300)에 직접 도입된다(제 3(a)도). 이 영역(300)은 니켈로 고농도 도핑된다. 실시예 4 및 5에서 상기된 대로, 니켈은 결정성장의 종점(end points)에서 고농도로 또한 존재한다. 우리는 이 영역에서의 니켈 농도가 사이 결정화 영역에서의 니켈 농도보다 크기의 거의 한 차수만큼 크다는 것을 발견한다. 그렇기 때문에, 본 발명에서, 패터닝 공정은 고농도 도핑된 영역이 TFT와 같은 활성장치를 형성하기 위한 활성층 영역(306) 및 (307)을 남기기 위해 의도적으로 제거되도록 수행된다. 활성층은 수직이방성을 갖는 RIE법에 의해 에칭된다.(제 3(b)도).
본 실시예에서, 상보형 TFT가 활성층(306) 및 (307)을 이용하여 설계된다. 즉, 본 발명에 따른 회로는 PIFT 및 NTFT가 서로 분리된다는 점에서 제 6(d)도에 나타난 실시예 4의 태양과 다르다. 더 자세히는, 제6(d)도에 나타난 구조에서, 두 TFT의 활성층은 연속적이다. 사이영역에서 니켈 농도는 높다. 본 실시예는 니켈 농도가 어디에서나 낮다는 점에서 특징지어진다. 이것이 동작의 안정성을 향상시킨다.
다음에, 200내지 3000Å의 두께를 갖는 산화규소막 또는 질화규소막(308)은 PCVD에 의해 형성된다. 결국, 적외광 또는 근-적외광을 이용하는 램프 어닐링이 수행된다. 할로겐 램프는 적외광원으로서 이용된다. 사용된 파장은 0.5내지 4μm, 바람직하게는 0.8내지 1.3μm이며, 그것은 결정성 실리콘에 의해 잘 흡수된다. 가시광 또는 근-적외광의 강도는 단결정 실리콘 모니터 웨이퍼상 온도가 800 및 1300℃사이, 전형적으로는 900 및 1200℃사이가 되도록 조절된다. 더 자세히는, 실리콘 웨이퍼에 매몰된 열정쌍(thermo couple)의 온도가 모니터된다. 결과 신호는 적외광원으로 피드백된다. 적외광 조사는 0.1내지 10% HCI, 다른 할로겐화 수소, 플루오르화합물, 염소화합물, 또는 브롬화합물을 포함할 수 있는 H분위기에서 수행된다.
본 실시예에서, 산화규소 또는 질화규소의 보호막은 가시광 또는 근 적외광의 조사동안 활성층의 상부에 형성된다. 이것은 표면이 적외 방사의 조사동안 거칠어지거나 오염되지 않게 할 수 있다. 가열어닐링에 기인한 결정화만으로 충분히 향상시킬 수 없는 결정성은 도시에 램프어닐링과 같은 것을 이용하여 충분히 향상시킬 수 있다. (제3(c)도)
가시광 또는 근-적외광의 조사 후, 보호막(308)이 제거된다. 그후, 게이트 절연막(309) 및 게이트 전극(310)이 실시예 4에서와 같은 방법으로 형성된다. 게이트 전극은 탄탈로 만들어진다. 산화탄탈의 코팅은 양극산화에 의해 1000 내지 3000Å, 예 3000Å의 두께로 게이트 전극의 표면상 형성된다. 다음에, 불순물 원소가 실시예 4에서와 같은 방법으로 이온 도핑에 의해 주입되고, 소스/드레인 영역이 형성된다.
램프 어닐링은 이 불순물을 활성화시키기 위해 이용된다. 할로겐 램프는 적외광의 광원으로서 이용된다. 0.5 내지 4μm, 바람직하게는 0.8내지 1.3μm의 파장을 갖는 가시광 또는 적외광은 30 내지 180초 동안 조사된다. 이 파장 범위에 있는 가시 및 적외광은 10 내지 10 cm 의 농도에서 인 또는 붕소로 도핑된 비정질 실리콘에 의해 쉽게 흡수될 수 있다. 1000℃이상에서 수행되는 가열어닐링에 비교하여 효과적인 어닐링이 수행될 수 있다. 한편, 이 방사는 유리기판에 의해 쉽게 흡수되지 않고 그래서 과열되지 않는다. 또한, 공정이 단시간내에 완성될 수 있다. 그렇기 때문에, 유리기판의 수축이 문제시되는 공정을 위한 가장 좋은 방법이라고 말할 수 있다. 이 방법은 본 실시예에서 더욱 적절한데 왜냐하면 기판이 그 수축을 방해하기 위해 앞서 가공되기 때문이다.
가시광 또는 근-적외광의 강도는 단결정 실리콘 모니터 웨이퍼상 온도가 800 및 1300℃사이, 전형적으로는 900 및 1200℃사이가 되도록 조절될 수 있다. 더 자세히는, 실리콘 웨이퍼에 매몰된 열정쌍의 온도가 모니터된다. 결과 신호는 적외광원에 피드백된다. 적외광 조사는 0.1내지 10% HCI, 다른 할로겐화 수소 플루오르화합물, 염소화합물, 또는 브롬화합물을 포함할 수 있는 H분위기에서 수행된다.(제3(d)도)
그후, 층간 절연물(312)가 형성되고, 접촉구멍이 절연물에 형성된다. 금속 배선 (313), (314), 및 (315)가 형성된다. 결국, 적층은 수소화를 수행하기 위해 수소분위기 내에서 1atm에서 250-400℃, 예 350℃에서 어닐링된다(제 3(e)도).
이 방법으로, 상보형 TFT회로가 완성된다. 본 실시예에서, 램프 어닐링, 즉 가시광 또는 근-적외광의 조사 동안, 보호막이 활성층 표면상 형성되고 그래서 표면이 거칠어지거나 오염되는 것을 방지한다. 결국, 본 실시예에서 제조된 TFT는 뛰어난 전계 이동도 및 역치 전압을 포함하는 뛰어난 특성과 꽤 높은 신뢰성을 갖는다.
[실시예 7]
본 실시예는 P-채널 TFT(PIFT) 및 N-채널 TFT(NIFT)의 상보 조합의 예이다. 이 TFT는 제9(a) - 9(d)도에 나타난 대로 유리기판상 형성된 결정성 실리콘막을 이용한다. 본 실시예의 태양은 활성-매트릭스 액정디스플레이, 주변 구동회로, 영상 센서, 및 3차원 IC용 화소전극을 위한 스위칭 장치용으로 이용될 수 있다.
본 실시예에서, 코닝 7059유리는 각각의 기판으로서 이용된다. 첫째, 유리기판은 예비가열공정을 필요로 한다. 이 공정은 640℃, 즉 유리의 593℃변형점 이상에서 4시간 동안 수행된다. 이 공정에서, 제8도에 나타난 대로 가열 퍼니스(heating furnace)가 이용된다. 13으로 디스플레이된 다수의 기판은 이 공정동안 수평으로 유지된다. 가열 공정의 분위기는 질소(latm)이다. 기판이 뒤틀리지 못하게 하기 위해서, 수평에서 ±30°이하의 각도에서 이 가열 공정을 수행하는 것이 바람직하다.
가열공정의 종료 후, 각각의 유리 기판은 0.01℃/분 및 0.5℃/분 사이, 즉 0.2℃/분 비율에서 냉각된다. 냉각 비율을 조절하기 위해, 질소가스(N), 암모니아(NH), 또는 일산화이질소(NO)처럼 질소를 포함하는 가스가 이용되고, 도입된 가스의 기류가 변화된다. 이 서냉공정에서, 각각의 유리기판은 1000ppm이상 수축한다. 질소, 암모니아, 또는 일산화이질소가 예비 가열 공정에 계속해서 일어나는 냉각동안 이용된다면, 유리기판 및 그 주변의 표면은 가스로 질화될 수 있다. 이것은 붕소, 바륨 및 소듐과 같은, 유리내 불순물이 나중 공정에서 형성된 반도체내에 증착되지 못하게 할 수 있다. 이것은 신뢰성 있는 반도체장치를 형성하는데 있어서 효과적이다. 제9(a)-9(d)도에 나타난 대로, 2000Å의 두께를 갖는 산화규소의 기저막(2202)이 코닝 7059유리로 만들어진 각각의 기판상 스퍼터링 또는 CVD에 의해 형성된다.
다음에, 300 내지 1500Å, 예 800Å의 두께를 갖는 진성(I-형)비정질 실리콘막(진성 비-단결정 실리콘막)(2203)이 PCVD에 의해 형성된다. 100 내지 800Å, 예 200Å의 두께를 갖는 산화규소막(2204)이 PCVD에 의해 비정질 실리콘막(비-단결저 실리콘막)(2203)사에 형성된다. 이것은 나중의 열어닐링 공정에서 보호막으로서 작용할 것이고 막 표면이 거칠어지지 못하게 한다(제 9(a)도).
그후, 적층이 latm에서 질소 분위기에서 8시간 동안 600℃에서 열적으로 어닐링된다. 이 가열어닐링의 결과로서, 비정질 실리콘막(비-단결정 실리콘막)(2203)이 결정화된다. 결정화된 실리콘막은 2℃/분 또는 그 이상, 바람직하게는 10 내지 300℃/분, 예, 약 50℃/분의 비율로 100℃만큼 유리의 변형점보다 낮은 온도까지 급냉된다(이 경우 493℃까지). 이때, 유리기판의 0내지 44ppm의 수축(평균적으로, 20ppm이하)이 관찰된다. 또한 이 공정동안, 제8도에서 나타난 가열 퍼니스가 이용된다.
한편, 유리기판은 상기된 640℃에서의 예비가열공정을 필요로 하지 않는다. 기저막 및 비정질 실리콘막은 유리기판상 형성된다. 적층은 8시간동안 600℃에서 열적으로 어닐링된다. 1000ppm을 초과하는 수축이 관찰된다.
본 발명에 따른 다른 결정화에서 Ni또는 Pb와 같은 결정화 조장물질을 포함하는 막은 비정질 실리콘막의 상부표면 또는 바닥 표면 상 형성되거나, 이 물질은 가열에 의해 야기된 비정질 실리콘막(비단결정 실리콘막)의 결정화에 앞서 이온주입에 의해 비정질 실리콘막(비단결정 실리콘막)안으로 주입되며 결정은 Ni또는 Pb와 같은 결정화용 물질이 첨가되는 영역으로부터 가열에 의해 기판에 평행하게 성장될 수 있다. 또한 실리콘이온이 선택적으로 주입된 곳에서 선택적으로 결정성장이 행해질 수 있다.
이 경우, 결정화를 위한 가열공정 이전에 마스크형성, 막형성 및 이온주입이 필요하다. 가열공정의 수축이 최소화됨이 틀림없다. 따라서 이 경우 유리기판의 수축을 억제할 수 있는 본 발명은 이롭다. 본 실시예에서 코닝 7059유리로 각각 구성되는 유리기판의 수축에 대한 데이터는 제10도에 나타난다. 기판은 같은 조건하에서의 예비가열공정을 필요로 한다. 다음에 기저막이 각 기판상 형성된다. 다음에 비정질 실리콘막이 형성된다. 적층은 다른 조건하에서 가열되고 결정화된다. 제10도는 각 기판의 최종 수축에 대한 데이터를 보여준다.
제10도로부터 알 수 있는 것 처럼 유리기판은 유리기판의 변이점(이 경우, 628℃보다 낮은 온도까지 가열되며, 즉 가열공정온도가 유리의 변형점에서 적어도 ±100℃이내이며, 냉각비율이 증가할수록 기판의 결과 수축이 감소된다.
가열에 기인한 비정질 실리콘막(비단결정 실리콘막)(2203)의 결정화 이후에 보호막(2204)은 제거된다. 실리콘막(2203)은 섬형상으로 TFT의 활성층(2205)을 형성하기 위해 포토그래피로 패터닝된다. 활성층(2205)의 크기는 TFT의 채널길이 및 채널의 폭을 고려하여 결정된다. 보다 작은 활성층은 50μm×20μm로 측정된다. 보다 큰 활성층은 100μm×1000μm로 측정된다. 다음에 적층은 0.6 내지 4μm, 본 실시예에 0.8 내지 1.4μm의 피크를 갖는 적외광으로 활성층(2205)을 어닐링하기 위해 30내지 180초 동안 조사된다. 이 어닐링은 활성층(2205)의 결정성을 향상시키기 위해 수행된다.
이때 적외광의 조사에 의해 활성층(2205)은 800~1300℃, 대표적으로는 900~1200℃, 예를들면 1100℃으로 가열된다. 이 온도는 유리상의 실제 온도가 아니라(유리는 광을 투과하기 때문에), 모니터로서 이용한 실리콘 웨이퍼 상의 온도이다. 여기에서는, 활성층의 표면 상태를 좋게 하기 위해서 조사는 H분위기 하에서 행한다. 본 공정은 활성층을 선택적으로 가열하게 되므로 유리기판으로의 가열을 최소한으로 억제할 수 있다. 그리고, 활성층안의 결함이나 불포화결합을 감소시키는데 상당히 효과가 있다(제 9(b)도)
적외광의 광원으로서는 할로겐 램프를 이용하였다. 가시·보적외광의 강도는 모니터의 다결정 실리콘 웨이퍼상의 온도가 800~1300℃, 대표적으로는 900~1200℃사이에 있도록 조정하였다. 구체적으로는 실리콘 웨이퍼에 매몰된 열전쌍(thermcouple)의 온도를 모니터하고, 이것을 적외선의 광원에 피드백하였다. 유리기판상의 실리콘 표면의 온도는 그의 약 2/3정도로 감소하는 것으로 추정된다. 본 실시예에서 승온(昇溫)은 일정하며 속도는 50~200℃/분, 강온(降溫)은 자연냉각의 급냉으로 20~100℃/분에서 처리한다.
또한 적외광 조사시, 그 표면에 보호막으로서 산화규소 또는 질화규소막을 형성해 두는 것이 바람직하다. 이것은 실리콘막(2205)표면의 상태를 좋게 하기 위한 것이다. 본 실시예에서는 실리콘막(2205)표면상태를 좋게 하기 위해 H분위기 하에서 행하였지만, H2분위기에 0.1~10용량%의 HCI, 그밖의 할로겐화 수소니 플르오르 화합물, 염소 화합물, 브롬 화합물을 혼입해도 좋다.
이 가시·근적외광 조사는 결정화한 실리콘막을 선택적으로 가열하게 되므로 유리기판으로의 가열을 최소한으로 억제할 수 있다. 그리고 실리콘막안의 결함이나 불포화결합을 감소시키는데 상당히 효과가 있다. 또한, 이 공정이 완료된 후에 200~500℃, 대표적으로는 350℃에서 수소 어닐링을 행하는 것도 결함을 감소시키는데 유효하다. 이것은 1×10 ~1×10 cm 양의 수소 이온도핑을 행하고, 더욱이 200~300℃를 열처리되면 같은 효과를 얻을 수 있다.
상기 적외광의 조사 공정후에 플라즈마 CVD법으로 두께 1000Å의 산화규소막(2206)을 게이트절연막으로서 형성한다. CVD의 원료가스로서는 TEOS(테트라·에톡시·실란, Si(OCH))와 산소를 이용하고, 막형성의 기판온도는 300~550℃, 예를들면 400℃로 한다.
이 게이트절연막이 되는 산화규소막(2206)의 막형성에, 상기 적외광의 조사공정과 같은 조건으로 가시·근적외선의 조사에 의한 광 어닐링을 다시 행한다. 이 어닐링에 의해 주로 산화규소막(2206)과 실리콘막(2205)의 경계면 및 그 근방에서의 레벨을 삭감시킬 수 있다. 이것은 게이트절연막과 채널형성영역과의 경계면 특성이 매우 중요한 절연게이트형 전계효과 반도체장치에 있어서는 매우 유용하다.
계속해서 스퍼터링법으로 두께 6000~8000Å, 예를들면 6000Å의 알루미늄(0.01~0.25 중량%의 주기율표 III a의 희토류원소를 포함한다)을 성막한다. 알루미늄 이외에도 III b족 원소를 이용해도 좋다. 그리고 알루미늄막을 패터닝하고 게이트전극(2207),(2209)을 형성한다. 다시 이 알루미늄의 전극 표면을 양극산화하며 표면에 산화물층(2208),(2210)을 형성한다. 이 양극산화는 타타릭산이 1~5%함유된 에틸렌 글리콜용액안에서 행한다. 얻어진 산화물층(2208),(2210)의 두께는 200Å이다. 또한, 이 산화물(2208)과 (2210)은 후의 이온도핑공정에서 오프셋 게이트영역을 형성하는 두께가 되기 때문에, 오프셋 게이트영역의 길이를 상기 양극산화공정에서 결정할 수 있다.
그 다음으로 이온도핑법(플라즈마도핑법이라고도 한다)으로 게이트전극부(즉 게이트전극(2207)과 그 주위의 산화층(2208), 게이트전극(2209)과 그 주위의 산화층(2210)을 마스크로 하고, 자기 정합적으로 P또는 N도전형을 부여하는 불순물을 신리콘막(2205)에 첨가한다. 도핑가스로서 포스핀(PH) 및 디보란(BH)을 이용하고, 전자의 경우 가속전압을 60~90kV, 예를들면 80kV, 후자의 경우는 40~80kV, 예를들면 65kV로 한다. 도즈량은 1×10 ~8×10 cm , 예를들면 인을 2×10 cm , 붕소를 5×10 로 한다. 도핑시에는 한쪽 영역을 포토레지스트로 덮음으로써 각각의 원소를 선택적으로 도핑한다. 이 결과 N형 불순물영역(2214)와 (2216), P형 불순물 영역(2211)과 (2213)이 형성되고 P채널형 TFT(PTFT)의 영역과 N 채널형 TFT(NTFT)의 영역을 형성할 수 있다.
그후 레이저조사에 의해 어닐링을 행한다. 레이저광으로서는 KrF엑시머레이저(파장 248nm, 펄스폭 20nsec)를 이용하였는데 다른 레이저도 된다. 레이저광의 조사조건은 엑시머밀도가 200~400mJ/cm , 예를들면 250mJ/cm 로 하고 한 곳에 대해 2~10쇼트, 예를들면 2쇼트 조사하였다. 이 레어저광 조사시에 기판을 200~450℃정도로 가열함으로써 효과를 증대시켜도 좋다.(제 9(c)도)
또한 이 공정은 가시·근적외광에 의한 램프 어닐링에 의한 방법이어도 좋다. 가시·근적외광은 결정화한 실리콘, 또는 인 또는 붕소가 10 ~10 cm 첨가된 비정질 실리콘으로 흡수되기 쉬우며 1000℃이상의 열어닐링에도 필적하는 효과적인 어닐링을 행할 수 있다. 인 또는 붕소가 첨가되면 그 불순물 산란에 의해 근적외선에서도 충분히 광이 흡수된다. 이것은 육안에 의한 관찰에서도 흑색인 것으로 충분히 추측이 간다. 그 반면 유리기판으로는 흡수되기 어렵기 때문에 유리기판을 가열하는 일이 없고, 또한 단시간의 처리로 끝나기 때문에 유리기판의 수축이 문제가 되는 공정에서는 최적한 방법이라고 할 수 있다.
계속해서 두께 6000Å의 산화규소막(2217)을 층간절연물로서 플라즈마 CVD법으로 형성한다. 이 층간절연물로서는 폴리이미드 또는 산화규소와 폴리이미드의 2층막을 이용해도 좋다. 다시 접촉구멍 형성하고 금속재료, 예를 들면 질화티타늄과 알루미늄의 다층막으로 TFT의 전극·배선(2218), (2220), (2219)을 형성한다. 마지막으로 1기압의 수소분위기에서 350℃, 30분의 어닐링을 행하고 TFT를 상보형으로 구성한 반도체회로를 완성시켰다.(제9(d)도)
상기에 나타내는 회로는 PTFT와 NTFT를 상보형으로 설치한 CMOS구조이지만 상기 공정에서 두 개의 TFT를 동시에 만들고 중앙에서 단절함으로써 독립된 TFT를 두 개 동시에 제조하는 것도 가능하다.
[실시예 8]
본 실시예는 활성형의 액정표시장치에서 N채널형 TFT를 스위칭소자로서 각 화소에 설치한 예이다. 이하에서 하나의 화소에 대해 설명한다. 그러나 그밖에 다수(일반적으로는 수십만)의 화소가 같은 모양의 구조로 형성된다. 또한, N채널형 TFT가 아니라 P채널형 TFT이어도 좋다는 것은 말할 필요도 없다.
본 실시예의 제조공정의 개략을 제11(a)-11(o)도에 나타낸다. 본 실시예에서 기판(2400)으로서는 코닝 7059유리기판(두께 1.1mm, 300×400mm)을 사용하였다. 먼저 스피터링법 또는 반응성 스퍼터링 에칭 의해 질화 알루미늄막(2401)을 두께 1000~5000Å, 대표적으로는 2000Å형성하였다. 이 질화 알루미늄막은 투명도가 높고 또한 이온의 이동을 제어하기 때문에 기판(2400)으로부터 가동 이온이 TFT영역에 확산되는 것을 블로킹하는데 유효하다. 다시 기저막으로서 산화규소막(2402)를 플라즈마 CVD법으로 2000Å의 두께로 형성하였다.(도시하지 않음)
그 다음에 640℃, 4시간의 가열처리를 질소 안에서 행하고 0.1℃/분의 냉각속도로 암모니아 안에서 서냉한다. 이 공정은 0.5℃/분 이하의 속도로 행하면 효과가 있다. 이 공정에 의해 기저막이 형성된 유리기판을 미리 수축시킬 수 있다. 또한 본 실시예에서도 가열공정은 제8도로 나타내는 가열퍼니스를 이용하였다.
다시 비정질 실리콘막을 플라즈마 CVD법에 의해 1000Å의 두께로 형성한다. 다음으로 포토레지스트로 마스크를 형성하고 채널형성영역이 되는 부분에 실리콘 이온을 주입한다. 이때 주입되는 실리콘 이온이 실리콘막 중앙 부근을 통과하게 한다.
그리고, 마스크를 제거하고 550℃, 8시간의 열어닐링을 행한다. 이 공정에 있어서 앞서 실리콘이온이 주입된 영역이 선택적으로 결정화된다. 그리고 이 공정후에 50℃/분 이상의 냉각속도로 급냉을 행한다. 이 공정은 가열퍼니스 밖으로 적층을 꺼내어 자연냉각시키는 방법을 채용해도 좋다.
그 다음으로 실리콘막을 패터닝하여 TFT의 섬형상 활성층(2403)만을 잔존시킨다. 이때 섬형상 활성층(2403)의 중앙부분이 앞서 실리콘이온을 주입한 영역으로, 채널형성영역을 형성하는 부분이다. 이와같은 구성을 채용하는 것은 채널형성영역부분을 선택적으로 결정성이 높은 구조로 하기 위해서이다.
그리고 산소, 또는 이산화질소 분위기에서 섬형상 활성층(2403)에 가시·근적외광을 조사하고, 규소막의 결정성을 향상시킴과 동시에 그 표면에 두께 50~200Å, 대표적으로는 100Å의 산화규소막(2404)을 형성시킨다. 온도는 1100℃, 시간은 30초로 하였다. 이 산화규소막(2404)을 형성하는 공정은 산소 또는 일산화이질소 분위기에서 550~650℃로 가열해도 실시할 수 있다. 이때에는 제8도로 나타내는 장치를 이용하여 행하는 것이 바람직하다는 것은 말할 필요도 없다(제11(a)도)
다시 질화알루미늄을 타겟으로 하는 스퍼터링법, 또는 알루미늄을 타겟으로 하는 반응성 스퍼터링법에 의해 질화알루미늄의 게이트절연막(두께 500~3000Å, 전형적으로는 1200Å)(2406)을 형성한다. 기판온도는 350℃로 한다. 이 결과 열산화에 의한 얇은 산화규소막(2404)과 스퍼터링법에 의한 질화알루미늄막(2406)의 2층구조가 된다. 질화알루미늄은 산화규소보다 5배이상의 강유전율이기 때문에 TFT의 역치 전압, 특히 P채널형 TFT의 역치전압을 감소하는데 유효하다. 또한 질화알루미늄은 질화규소와는 달라 국소중심을 발생하는 확률이 적으며 게이트절연막재료로서는 바람직하다.
다음으로 공지의 폴리실리콘을 주성분으로 한 막을 LPCVD법으로 형성하며, 패터닝을 행함으로써 게이트전극(2407)을 형성한다. 이때 폴리실리콘에는 도전성을 향상시키기 위해 불순물로서 인을 0.1~5원자%도입한다.(제11(b)도)
그후 N형 불순물로서 인을 이온도핑법으로 주입하고 자기 정합적으로 소스영역(2408), 채널형성영역(2409), 드레인영역(2410)을 동시에 형성한다. 그리고 KrF레이저광을 조사함으로써 이온주입을 위해서 결정성을 열화한 실리콘막의 결정성을 개선시킨다. 이때의 레이저광의 에너지밀도는 250~300mJ/cm 으로 한다. 이 레이저광의 조사에 의해 이 TFT의 소스/드레인의 시트저항은 300~800Ω/cm 이 되었다. 또한 보통보다도 도핑농도를 저하시킨 저농도 드레인(LDD)구조로 하는 경우에 시트저항은 10~200kΩ/평방이 된다. 레이저 조사에 의한 어닐링 공정은 가시·근적외광 램프어닐링으로 행하여도 좋다.
그후 산화규소 또는 폴리이미드로 층간절연물(2411)을 형성하고 다시 화소 전극(2412)을 ITO로 형성한다. 그리고 접촉구멍을 형성하고 TFT의 소스/드레인영역에 크롬/알루미늄 다층막으로 전극(2413), (2414)을 형성하며 이동안 한쪽 전극(2414)은 ITO(2412)접속하도록 한다. 마지막으로 수소안에서 200~400℃로 2시간 어닐링하고 수소화 행한다. 이와같이 하여 TFT를 완성한다.(11(c)도)
[실시예 9]
제12(a)-12(d)도를 이용하여 본 실시예를 설명한다. 기판은 유리변형온도가 550~650℃의 유리기판, 예를 들면 코닝 7059를 이용하고 수축방지를 위해 사전에 640℃로 질소안에서 4시간 어닐링한 후, 0.1℃/분으로 450℃까지 질소안에서 서냉한 후, 가열퍼니스로부터 꺼낸 것을 사용하였다.
먼저 기판(501)상에 기저막(502)를 형성하고, 다시 플라즈마 CVD법으로 두께 300~800Å의 비정질 실리콘막을 형성하였다. 그리고 600℃, 1시간의 열어닐링을 행하였다. 열어닐링후 절층을 2~200℃/분의 속도, 바람직하게는 10℃/분 이상의 속도로 450℃까지는 급격히 냉각하였다. 이것은 이 열어닐링 공정에 의해 기판이 수축하는 것을 방지하기 위해서다. 이와같은 급격한 냉각이 불가능한 가열퍼니스에 있어서는 기판을 퍼니스 밖으로 꺼내어 실온에서 방치함으로써도 동일한 효과를 얻을 수 있다. 또한 본 실시예에서도 가열공정은 제8도로 나타내는 가열퍼니스를 이용하였다.
본 실실예에서는 열어닐링온도가 코닝 7059의 변형점(593℃)보다도 높기 때문에 사전에 열처리/서냉처리를 행하여도 기판의 수축을 억제하기는 힘들었다. 그와 같은 경우에는 이상과 같은 어닐링온도로부터 서냉이 유효하다.
다음으로 실리콘막을 패터닝하고 섬형상의 활성층영역(505) 및 (506)을 형성한다. 활성층의 에칭은 수직방향으로 이방성을 가지는 RIE법으로 행하였다. (제12(a)도)
다음으로 두께 200~3000Å인 산화규소 또는 질화규소막(507)을 플라즈마 CVD법으로 형성한다. 산화규소막의 형성에는 LP압 CVD나 광 CVD를 이용해도 된다. 그리고 가시·근적외광의 광처리를 행한다. 조건은 실시예 7과 같게 한다. 본 실시예에서는 가시·근적외광 조사시에 산화규소 또는 질화규소의 보호막이 활성층의 표면에 형성되어 있고 이 때문에 적외광 조사시의 표면의 거칠어짐이나 오염을 방지할 수 있다.(제12(b)도)
가시·근적외광 조사 후, 보호막(507)을 제거한다. 이 후는 실시예 7과 동일한 게이트 절연막(508), 게이트전극 및 그 주위의 산화물층(509), 게이트전극 및 그 주위의 산화물층(510)을 형성하고 이온도핑법으로 불순물영역을 형성하며 이것을 레이저조사에 의해 활성화시킨다.(제12(c)도)
다시 층간절연물(511)을 형성하고 이것에 접촉구멍을 형성하며 금속배선(512) (513), (512)을 형성한다.(제12(d)도)
이와같이 하여 상모형 TFT회로를 형성한다. 본 실시예에서는 가시·근원외광 조사시에 활성층 표면에 보호막이 형성되어 있으며 표면의 거칠어짐이나 오염이 방지된다. 이 때문에 본 실시예 TFT의 특성(전계이동도나 역치전압) 및 신뢰성은 매우 양호하였다. 또한 본 실시예에서도 명백하듯이 본 발명은 유리 변형점이 550~650℃의 기판재료에서 특히 유효하였다. 더욱이 본 발명에서도 서냉공정을 질소, 암모니아, 일산화이질고등의 질소계 기체를 함유하는 분위기에서 행하면 유리를 질화시킴으로써 유리에 함유되는 각종 불순물원소가 유리표면에 확산, 석출되는 것을 억제할 수 있기 때문에 반도체 소자를 형성하는데 높은 신뢰성을 얻을 수 있었다.
그 후, 층간절연물(511)이 형성되고, 접촉구멍이 절연물에 형성된다. 금속배선(512), (513) 및 (514)가 형성된다. (제 12(d)도)
이 방법으로 상보형 TFT회로가 완성된다. 본 실시예에서, 가시광 또는 근 적외광의 조사동안, 보호막이 활성층의 표면상 형성된다. 이것은 표면이 조사동안 거칠어지거나 오염되지 않게 방지할 수 있다. 그렇기 때문에 본 실시예의 TFT는 전계이동도 및 역치전압같은 뛰어난 특성과 꽤 높은 신뢰성을 갖는다. 게다가 본 실시예로부터 알 수 있는 것 처럼 본 발명은 550내지 650℃의 변형점을 갖는 유리기판물질에 특별히 유용성을 갖고 응용될 수 있다. 본 발명에서, 만일 서냉공정이 질소, 암모니아 또는 일산화이질소처럼 질소를 포함하는 가스를 함유하는 분위기에서 수행된다면 유리는 질화된다. 이것은 유리안에 포함된 다양한 불순물 원소의 유리표면상으로의 확산 및 증착을 억제한다. 그러므로 높은 신뢰성을 갖는 반도체장치가 제조될 수 있다.
[실시예 10]
본 실시예는 제13도에 따라 설명될 것이다.
기판으로서 NH 테크노글라스 코퍼레이티드의 NA45유리(변형점 610℃)가 유용하다. 두-층 베이스막이 플라즈마 CVD법에 의해 유리기판(601)상 형성된다. 우선, 질화규소막(602)이 1000Å만큼 기판상 형성되고 산화규소막(603)이 1000Å만큼 그 위에 형성된다. 이 막의 증착은 연속으로 수행된다. 질화규소막(602)은 유리기판에서 이동 가능 이온에 의한 오염을 방지하기 위해 형성된다.
기판은 일산화이질소(NO) 분위기에서 1시간 동안 변형점보다 낮지 않은 650℃에서 어닐링되고 0.2℃/분의 속도로 500℃까지 냉각된다. 비정질 실리콘막(비단결정 실리콘막)(604)은 300내지 800Å두께, 예를 들면 500Å만큼 플라즈마 CVD법에 의해 증착된다. 산화규소 마스크(605)는 1000Å두께만큼 형성된다. 니켈아세테이트막(606)은 니켈아세테이트 용액을 이용하는 스핀코팅법에 의해 실리콘막과 접촉하여 형성된다. 니켈농도는 100ppm처럼 50내지 300ppm이다. 여기서 니켈아세테이트막(606)이 수 Å내지 수십Å만큼 매우 얇기 때문에 이 막이 반드시 하나의 막이 되는 것은 아니다.(제13(a)도)
열어닐링이 8시간 동안 550℃에서 수행되고, 비정질 실리콘막(비단결정 실리콘막)(604)이 결정화된다. 결정성장은 화살표로 나타낸대로 기판에 수평방향으로 진행한다.
마스크(605)(이것은 또한 결정화 어닐링으로 부터의 보호막이다)가 제거된 후에, 레이저 결정화가 결정 특성을 향상시키기 위해 수행된다. 200내지 300mJ/cm 으로 KrF 엑시머레이저광(파장 248nm)을 조사함으로써 결정성 실리콘막(607)이 얻어진다. (제13(b)도)
결정성 실리콘막(607)이 패터닝되고 섬형상 활성층영역(611)이 형성된다. 제13(b)도에서 (608)로 나타난 영역이 니켈이 직접 도입되고 고농도의 니켈을 갖는 영역이다. 실시예 1 및 2에서 보여준대로, 니켈은 결정성장의 종점(609) 및 (610)에서 고농도로 또한 존재한다. 이 영역은 다른 결정화된 영역보다 거의 한자리 더 높은 농도의 니켈을 갖는다. 본 실시예에서 활성소자 예를 들면 화소 TFT를 형성하기 위한 영역인 활성층영역은 고농도의 니켈을 갖는 이 영역을 방지하기 위해 패터닝되고, 다음에 고농도의 니켈을 갖는 영역이 의도적으로 제거도니다. 활성층의 에칭이 수직방향으로의 이방성을 갖는 RIE법에 의해 수행된다. 산화규소막이 200내지 3000Å, 예를 들면 1000Å의 두께로 플라즈마 CVD법에 의해 게이트 절연막(612)으로서 형성된다.
1000Å 내지 3㎛, 예를 들면 5000Å 두께의 알루미늄(1wt%의 Si, 또는 0.1내지 0.3wt%의 Sc를 포함)막이 스퍼터링법에 의해 형성된다. 포토레지스트는 스핀코팅법에 의해 형성된다. 포토레지스트의 형성전에 양극산화법에 의해 표면상 100내지 1000Å두께의 산화알루미늄막을 형성함으로써 포토레지스트의 부착이 더 좋아진다. 그후 포토레지스트 및 알루미늄막이 패터닝되고 전극(603)이 형성된다. 에칭이 종료된 후라도 포토레지스트는 벗겨지지않고 게이트전극(613)상 마스크막(614)로서 남겨진다. 전해질에 전류를 흐르게 함으로써 다공성 양극산화가 전해질안에서 이것에 수행되고, 다공성 양극산화물(615)이 3000내지 6000Å, 예를 들면 5000Å 두께만큼 형성된다. 다공성 양극산화는 3내지 20%의 구연산, 질산, 인산, 크롬산, 또는 황산같은 산화물용액을 이용함으로써 및 게이트전극에 5내지 30V의 상기된 전류를 인가함으로써 수행된다. 본 실시예에서 전압은 질산용액(30℃)에서 10V로 위치시키고 양극산화가 20내지 40분동안 수행된다. 다공성 양극산화물의 두께는 양극산화 시간에 의해 조절된다.(제13(c)도)
장벽 양극산화는 마스크(614)를 벗긴 후에 수행된다. 여기서, 기판은 1내지 3%타르타릭산을 포함하는 pH7의 에틸렌 글리콜용액에 담겨진다. 음극으로서 백금전극을 갖고 양극으로서 알루미늄전극을 갖는, 양극산화는 점차 전압을 증가시킴으로써 진행된다. 이 방법으로, 고압력 내성(proof)을 갖는 미소한 장벽 양극산화물(616)이 형성된다.
게이트 절연막(612)이 건식에칭법에 의해 에칭된다. 여기서 양극산화물(615) 및 (616)은 에칭되지 않는다. 게이트 절연막(612)만이 에칭되고 에칭은 섬형상 활성층(611)이 노출되는 즉시 종료된다. 결과로서 다공성 양극산화물(615) 아래의 게이트 절연막(612)이 에칭되지 않은채 남겨진다.(제13(d)도)
그후에, 다공성 양극산화물(615)이 에칭되고 제거된다. P형 불순물영역(617)이 자기정합법으로 섬형상 활성영역(611)에 불순물로서 붕소가 주입된 마스크로서 이온도핑법에 의해 게이트전극부분(게이트전극, 장벽형 양극산화물, 및 산화규소막)과 함께 형성된다. 여기서 디보란(BH)이 도핑가스로서 이용된다. 붕소의 도즈량은 1내지 4×10 원자/cm 이며, 가속전압은 10kV이다. 가속전압이 낮기 때문에, 게이트절연층 아래 부분이 도핑되지 않고 붕소가 도입되지 않으며 그래서 오프셋영역이 형성된다.(제13(e)도)
열어닐링은 350내지 550℃, 예를 들면 500℃에서 4시간 동안 수행되고, 도핑불순물이 활성화된다. 활성화를 돕기 위해 KrF 엑시머레이저(파장 248nm, 펄스폭 20nsec)가 조사된다. 레이저의 에너지밀도는 200내지 400mJ/cm , 바람직하게는 250내지 300mJ/cm 인 것이 적절하다. 여기서 게이트절연막(612) 아래의 PI 접합은 레이저조사로 충분히 활성화된다. 활성화는 열어닐링에 의해 여기서 수행될 수 있다.
산화규소막이 플라즈마 CVD법에 의해 3000Å 두께 만큼 층간절연막(618)으로서 형성된다.
층간절연막(618)은 에칭되고, 접촉구멍이 소스영역에 형성된다. 알루미늄막은 스퍼터링법에 의해 형성되고 패터닝되며 그래서 소스전극(619)이 형성된다(제13(f)도). 결국, 패시베이션막(620)으로서 질화규소막이 1000내지 6000Å, 예를 들면 3000Å 두께로 플라즈마 CVD법에 의해 형성된다. 이 질화규소막 및 층간절연막(618)을 에칭함으로써, 접촉구멍이 드레인에 형성된다. 그후에 산화인듐주석막(ITO막)이 형성되고 에칭되며, 그래서 화소(621)가 형성된다.(제13(g)도)
상기 방법에서 P채널 오프셋영역을 갖는 화소 TFT가 형성된다.
[실시예 11]
본 실시예는 제14도로 설명될 것이다. 기판으로서 코닝 1733유리가 이용된다. 우선, 베이스막이 유리기판(701)상 형성된다. 질화알루미늄막(702)이 스퍼터링법에 의해 기판상 1000Å 두께만큼 형성되고 다음에 산화규소막(703)이 플라즈마 CVD법에 의해 1000Å 두께만큼 형성된다. 그래서 이 두 개 층을 포함하는 베이스막이 형성된다. 질화알루미늄막(702)이 유리기판에서 이동가능 이온에 의한 오염을 방지하기 위해 형성된다. 기판은 질소(N)분위기에서 1시간 동안 변형점보다 낮지 않은 700℃에서 어닐링되고, 점차 0.2℃/분의 속도로 600℃까지 냉각된다. 비정질 실리콘막(비단결정 실리콘막)(704)이 플라즈마 CVD법에 의해 300내지 800Å, 예를 들면 500Å만큼 증착된다. 산화규소마스크(705)는 1000Å두께로 형성된다. 니켈아세테이트막(706)은 니켈아세테이트 용액을 이용하는 스핀코팅법에 의해 형성된다.(제14(a)도)
열어닐링은 8시간 동안 550℃에서 수행되고 비정질실리콘막(비단결정 실리콘막)(704)이 결정화된다. 결정성장은 화살표로 보여준대로 기판과 평행한 방향으로 진행한다.
마스크가 제거된 후에, 레이저결정화가 결정특성을 향상시키기 위해 수행된다. KrF 엑시머레이저광을 200내지 300mJ/cm 에서 조사함으로써 결정성 실리콘막(707)이 얻어진다.(제14(b)도) 결정성 실리콘막(707)은 패터닝되고, 섬형상 활성층영역(711)이 형성된다. 실시예 10처럼 활성층은 고농도 니켈을 갖는 영역을 피하여 형성된다. 산화규소막은 200내지 3000Å, 예를 들면 1200Å 두께로 플라즈마 CVD법에 의해 게이트절연막(712)으로서 형성된다.
1000Å내지 3㎛, 예를 들면 6000Å 두께의 알루미늄막은 스퍼터링법에 의해 형성된다. 실시예 10처럼 게이트전극(713), 포토레지스트 마스크(714), 다공성 산화물(715)이 형성된다.(제14(c)도)
마스크(714)가 벗겨지고 장벽 양극산화가 수행되며 장벽 양극산화물(716)이 형성된다. 게이트절연막은 건식에칭법으로 에칭된다. 결과로서 다공성 양극산화물(716) 아래의 게이트 절연막(712')이 남는다.(제14(d)도)
그 후에, 다공성 양극 산화물(715)이 에칭되고 제거된다. 불순물로서의 붕소를 섬형상 활성층영역(711)에 주입함으로써 P형 불순물 영역(717)이 마스크로서의 게이트 전극 부분(게이트 전극, 장벽양극 산화물, 산화규소막)을 이용하는 것과 함께 자기정합 방법으로 형성된다.(제14(e)도)
불순물 영역(717)이 KrF 엑시머레이저광(파장 248m, 펄스퍽 20nsec)을 조사함으로써 활성화된다. 소스와 채널 사이의 접합 및 드레인과 채널사이의 접합을 개선하기 위해, 열어닐링이 4시간 동안 350내지 550℃, 예, 550℃에서 수행된다. 산화 규소막은 3000Å 두께만큼 층간 절연막(718)으로써 프라즈마 CVD 법에 의해 형성된다.
층간 절연막(718)은 에칭되고, 접촉구멍이 소스영역에 형성된다. 알루미늄막이 스퍼터링법에 의해 형성되고 패터닝되며, 그래서 소스전극(719)이 형성된다(제14(f)도).
결국, 패시베이션막(720)으로서 질화규소막이 200내지 6000Å, 예, 3000Å 두께로 플라즈마 CVD법에 의해 형성된다. 이 질화규소막 및 층간절연막(718)을 에칭함으로써, 접촉구멍이 드레인에 형성된다. 그후에, 산화 인듐 주석막(ITO막)이 형성되고 에칭되며, 그래서 화소(721)가 형성된다(제14(g)도).
상기된 방법으로, P채널 오프셋 영역을 갖는 화소 TFT가 형성된다.
[실시예 12]
본 실시예는 제15도와 함께 설명된다. 기판으로서, 코닝 7059유리가 이용된다. 우선 베이스막이 유리기판(801)상 형성된다. 산화규소막(802)이 플라즈마 CVD법에 의해 1000Å두께로 기판상 형성된다. 그래서 이 두 개층을 포함하는 베이스막이 형성된다.
기판은 변형점 보다 낮지 않은 640℃에서 4시간 동안 암모니아(NH) 분위기에서 어닐링되고 0.2℃/분으로 400℃까지 점차 냉각된다. 비정질 실리콘막(비-단결정 실리콘막)(804)이 플라즈마 CVD법에 의해 300내지 800Å, 예를 들면 500Å 두께로 증착된다. 다음에 산화규소 마스크(805)가 1000Å 두께로 형성된다. 니켈 아세테이트막(806)이 니켈 아세테이트 용액을 이용하는 스핀코팅법에 의해 형성된다(제15(a)도).
열어닐링이 550℃에서 8시간 동안 수행되고 비정질 실리콘막(비-단결정 실리콘막)(804)이 결정화된다. 결정성장은 화살표로 나타낸대로 기판에 평행한 방향으로 진행한다.
마스크가 제거된 후, 레이저 결정화가 결정 특성을 향상시키기 위해 수행된다. KrF 엑시머 레이저광을 200내지 300mJ/cm 로 조사함으로써, 결정성 실리콘막(807)이 얻어진다(제15(b)도). 결정성 실리콘막(807)이 패터닝되고, 섬형상 활성층 영역(811)이 형성된다. 실시예 10처럼, 활성층이 고농도 니켈을 갖는 영역을 피하여 형성된다. 비록 에칭이 RIE법에 의해 수행되더라도, 산질화규소막(803)의 에칭률이 실리콘막보다 훨씬 낮으며, 그래서 베이스막의 오버에치(overetch)가 작다.
산화규소막은 200내지 3000Å, 예, 1200Å 두께 만큼 플라즈마 CVD법에 의해 게이트 절연막(812)으로서 형성된다.
1000Å 내지 3㎛, 예, 6000Å 두께의 알루미늄막이 스퍼터링법에 의해 형성된다. 실시예 10의 방법과 같이, 게이트 전극(813), 포토레지스트마스크(814), 및 다공성 양극산화물(815)이 형성된다(제15(c)도).
장벽 양극산화는 마스크(814)가 벗겨진 후 수행되고, 장벽 양극 산화물(816)이 형성된다. 에칭의 결과로서 건식에칭법에 의한 게이트 절연막을 에칭한 결과로서, 다공성 양극산화물(816) 아래의 게이트 절연막(812')이 남는다.(제15(d)도).
그후에, 다공성 양극산화물(815)이 에칭되고 제거된다. 붕소가 섬형상 활성영역(811)에 자가 정합방법으로 불순물로서 주입되는 마스크로서의 게이트 전극부분(게이트 전극, 장벽형 양극산화물, 산화규소막)과 함께 이온도핑법에 의해 형성된다.(제15(e)도)
열어닐링이 350내지 550℃, 예 500℃에서 4시간동안 수행되고, 도핑불순물이 활성화 된다. 활성화를 돕기 위해, KrF 엑시머 레이저(파장 248nm, 펄스폭 20nsec)가 조사된다. 소스/채널 접합 및 드레인/채널 접합의 특성을 향상시키기 위해, 어닐링이 350내지 550℃, 예, 480℃에서 1시간 동안 수행된다. 산화규소막이 층간절연막(818)으로서 3000Å 두께로 플라즈마 CVD법에 의해 형성된다.
층간 절연막(818)이 에칭되고, 접촉구멍이 소스영역에 형성된다. 알루미늄막이 스퍼터링법에 의해 형성되고 패터닝되며, 그래서 소스전극(819)이 형성된다(제15(f)도).
결국, 패시베이션막(820)으로서 질화규소막이 2000내지 6000Å, 예, 3000Å 두께로 플라즈마 CVD법에 의해 형성된다. 이 질화규소막 및 층간절연막(818)을 에칭함으로써, 접촉구멍이 드레인에 형성된다. 그후에, 산화인듐주석막(ITO막)이 형성되고 에칭되며, 그래서 화소(821)이 형성된다(제15(g)도).
상기된 방법으로, P채널 오프셋 영역을 갖는 화소 TFT가 형성된다.
[실시예 13]
본 실시예는 제13도와 함께 설명된다. 기판으로서, NH 테크노글라스 코퍼레이티드의 NA45유리(변형점 610℃)가 이용된다. 기판이 변형점보다 낮지 않은 650℃에서 일산화이질소(NO)분위기에서 1시간 동안 어닐링되고 다음에 0.2℃/분의 속도로 500℃까지 점차 냉각된다. 베이스막은 유리기판(601)상 플라즈마 CVD법에 의해 형성된다. 질화규소막(602)은 1000Å 두께로 기판상 형성되고 산화규소막(603)이 1000Å 두께로 형성된다. 그래서 이 두층을 포함하는 베이스막이 형성된다. 질화규소막(602)가 유리기판으로 부터의 이동가능이온 및 그 유사한 것에 의한 오염을 방지하기 위해 형성된다.
비정질 실리콘막(비-단결정 실리콘막)(604)이 플라즈마 CVD법에 의해 300내지 800Å, 예를 들면 500Å 두께로 플라즈마 CVD법에 의해 증착된다. 다음에 산화규소마스크(605)가 1000Å 두께로 형성된다. 니켈아세테이트 막(606)이 니켈아세테이트 용액을 이용하는 스핀코팅법에 의해 형성된다. 니켈농도는 50내지 3000ppm이다. 여기서, 니켈아세테이트막(606)이 수Å 내지 수십Å만큼 매우 얇기 때문에, 이 막이 반드시 하나의 막이 되는 것은 아니다(제13(a)도).
열어닐링은 550℃에서 8시간 동안 수행되고 비정질 실리콘막(비-단결정 실리콘막)(604)이 결정화된다. 결정성장은 화살표로 나타낸대로 기판에 평행한 방향으로 진행한다.
마스크(6050(이것은 또한 결정화 어닐링으로 부터의 보호막이다)가 제거된 후에, 레이저 결정화가 결정특성을 향상시키기 위해 수행된다. 200내지 300mJ/cm 에서 KrF 엑시머 레이저광(파장 248mm)을 조사함으로써, 결정성 실리콘막(607)이 얻어진다.(제13(b)도)
결정성 실리콘막(607)이 패터닝되고 섬형상 활성층 영역(611)이 형성된다. 제13(b)도에서 (608)로서 나타난 영역이 니켈이 직접 도입되고 고난도의 니켈을 갖는 영역이다. 실시예 4 및 5에서 나타난대로, 니켈은 고농도로 결정성장의 종점(609) 및 (610)에서 존재한다. 이 영역은 타 결정화영역 보다 거의 한자리 더 높은 농도의 니켈을 갖는 것으로 발견된다. 본 실시예에서, 활성소자, 예 화소 TFT를 형성하기 위한 영역인 활성층영역은 고농도의 니켈을 갖는 이 영역을 피하여 패터닝된다. 그래서 고농도 니켈을 갖는 영역이 의도적으로 제거된다. 활성층의 에칭이 수직 방향으로 이방성을 갖는 RIE법에 의해 수행된다.
산화규소막이 200내지 3000Å, 예 1000Å 두께로 플라즈마 CVD법에 의해 게이트 절연막(612)으로써 형성된다.
1000Å내지 3㎛, 예 5000Å 두께의 알루미늄(1wt% Si 또는 0.1내지 0.3wt%의 Sc를 포함)막은 스퍼터링법으로 형성된다. 포토레지스트는 스핀코팅법에 의해 형성된다. 포토레지스트의 형성전에 양극 산화법에 의해 표면상 100내지 1000Å의 산화 알루미늄막을 형성함으로써, 포토레지스트의 부착이 더 잘된다. 그후에, 포토레지스트 및 알루미늄막이 패터닝되고, 그래서 게이트 전극(613)이 형성된다. 에칭이 종료된 후라도, 포토레지스트는 벗겨지지 않고, 게이트전극(613)상 마스크막(614)으로써 남는다.
다공성 양극산화는 전해질에 전류를 흐리게 함으로써, 전해질 안에서 이것에 수행되고, 다공성 양극 산화물(615)이 3000내지 6000Å, 예 5000Å 두께로 형성된다. 다공성 양극 산화는 3내지 20%의 구연산, 질산, 인산, 크롬산, 또는 황산 같은 산화물 용액을 이용함으로써 그리고 상기된 5내지 30V의 전류를 게이트 전극에 인가함으로써 수행된다. 본 실시예에서, 전압은 질산용액(30℃)에서 10V이며, 양극산화는 20 내지 40분 동안 수행된다. 다공성 양극산화물의 두께는 양극산화 시간으로 조절된다(제13(c)도).
장벽양극산화는 마스크(614)를 벗긴후 수행된다. 여기서, 기판은 1내지 3%의 타타릭산을 포함하는, PH7의 에틸렌글리콜 용액에 담궈진다. 전압을 점차 증가시킴으로써 진행된다. 이 방법에서, 고압내성을 갖는 미소한 장벽 양극 산화물(616)이 형성된다.
게이트 절연막(612)이 건식에칭법에 의해 에칭된다. 여기서, 양극산화물(615) 및 (616)이 에칭되지 않는다. 게이트 절연막(612)만이 에칭되고 에칭은 섬형상 활성층(611)이 노출되는 즉시 종료된다. 결과로써, 다공성 양극 산화물(615)아래에 게이트 절연막(612')이 에칭되지 않은 채 남는다.(제13(d)도)
그후에, 다공성 양극 산화물(615)이 에칭되고 제거된다. P형 불순물 영역(617)이 섬형상 활성영역(611)에 자기 정합방법으로 불순물로서 붕소가 주입되는 마스크로서의 게이트 전극부분(게이트전극, 장벽형 양극 산화물, 산화규소막)과 함께 이온도핑법에 의해 형성된다. 여기서, 디보란(BH)이 도핑가스로서 이용된다. 붕소의 도즈량은 1내지 4×10 원자/cm 이며, 가속전압은 10kV이다. 가속전압이 낮기 때문에, 게이트 절연층 아래 부분은 도핑되지 않고 붕소는 도입되지 않으며, 그래서 오프셋영역이 형성된다(제13(e)도).
열어닐링은 350내지 1550℃, 예 500℃에서 4시간 동안 수행되고, 도핑불순물이 활성화 된다. 기판 변형은 이 공정에서 크지 않다. 활성화를 돕기 위해, KrF 엑시머레이저광(파장 248mm, 펄스폭 20nsec)이 조사된다. 레이저의 에너지 밀도는 200내지 400mJ/cm , 바람직하게는 250내지 300mJ/cm 인 것이 적당하다. 여기서, 게이트 절연막(612') 아래의 PI접합은 레이저조사에 의해 충분히 활성화된다.
산화규소막이 플라즈마 CVD법에 의해 층간 절연막(618)으로써 3000Å 두께로 층간 절연막(618)이 에칭되고 접촉구멍이 소스영역에 형성된다. 알루미늄막이 스퍼터링법에 의해 형성되고 패터닝되며, 그래서 소스전극(619)이 형성된다(제13(f)도).
결국, 패시메이션막(620)으로써 질화규소막이 100내지 6000Å, 예, 3000Å 두께로 플라즈마 CVD법에 의해 형성된다. 질화규소막 및 층간절연막(618)을 에칭함으로써, 접촉구멍이 드레인에 형성된다. 그후에, 산화인듐 주석막(ITO막)이 형성되고 에칭되며, 그래서 화소(612)이 형성된다(제13(g)도).
상기된 방법으로, P채널 오프셋 영역을 갖는 화소 TFT가 형성된다.
[실시예 14]
본 실시예는 제14도에 따라 설명된다. 기판으로써, 코닝 1733유리가 이용된다.
우선, 기판은 변형점보다 낮지 않은 700℃에서 1시간 동안 질소(N) 분위기에서 어닐링되고, 0.2℃/분의 속도로 600℃ 까지 점차 냉각된다. 그 후에, 베이스막이 유리기판(701)상에 형성된다. 여기서, 질화 알루미늄막(702)이 1000Å 두께로 스퍼터링법에 의해 기판상 형성된다. 그리고 산화규소가(703)이 1000Å 두께로 플라즈마 CVD 법에 의해 형성된다. 이 두 개층을 포함하는 베이스막이 형성된다. 질화알루미늄막(702)이 유리기판에서 이동가능이온 및 그 유사한 것에 의한 오염을 방지하기 위해 형성된다.
비정질 실리콘막(704)은 300내지 800Å, 예를 들면 500Å 두께로 플라즈마 CVD 법에 의해 증착된다. 다음에, 산화규소 마스크(705)가 1000Å 두께로 형성된다. 니켈 아세테이트막(706)이 니켈아세테이트 용액을 이용하는 스핀코팅법에 의해 형성된다.(제14(a)도)
열어닐링은 550℃에서 8시간동안 이 기판에 수행되고, 비정질실리콘막(704)이 결정화된다. 화살표로 나타난대로, 결정성정은 기판에 평행한 방향으로 진행한다.
마스크가 제거된 후에, 레이저 결정화가 결정 특성을 향상시키기 위해 수행된다. 200내지 300mJ/cm 으로 KrF 엑시머 레이저광을 조사함으로써, 결정성실리콘막(707)이 얻어진다.(제14(b)도)
결정성 실리콘막(707)이 패터닝되고 섬형상 활성층영역(711)이 형성된다. 실시예 13처럼, 활성층이 고농도 니켈을 갖는 영역을 피하여 형성된다.
200내지 3000Å, 예 1200Å두께의 산화규소막이 플라즈마 CVD법에 의해 게이트 절연막(712)으로써 형성된다.
1000Å 내지 3㎛, 예 6000Å 두께의 알루미늄막은 스퍼터링법으로 형성된다. 실시예 13에서와 같은 방법에 의해, 게이트 전극(713), 포토레지스트마스크(714), 다공성 양극 산화물(715)이 형성된다.(제14(c)도)
장벽 양극 산화가 마스크(714)를 벗김으로써 수행되고, 장벽 양극 산화물(716)이 형성된다. 건식에칭법에 의해 게이트 절연막을 에칭한 결과로서, 다공성 양극산화물(715)아래의 게이트 절연막(712')이 남는다. (제14(d)도)
그후에, 다공성 양극 산화물(715)이 에칭되고 제거된다. P형 불순물영역(717)이 붕소가 섬형상 활성영역(711)에서 자기정합 방법으로 불순물로서 주입되는 마스크로서의 게이트전극부분(게이트 전극, 장벽 양극산화물, 산화규소막)을 이용하는 것을 갖는 이온도핑에 의해 형성된다.(제14(e)도)
불순물 영역(717)이 KrF 엑시머 레이저광(파장 248mm, 펄스폭 20nsec)을 조사함으로써 활성화 된다. 소스와 채널사이의 접합 및 드레인과 채널 사이의 접합을 더 좋게하기 위해, 열어닐링이 4시간 동안 350내지 550℃, 예 500℃에서 수행된다. 산화규소막이 플라즈마 CVD법에 의해 3000Å 두게로 층간 절연막(718)으로서 형성된다. 층간 절연막(718)이 에칭되고, 접촉구멍이 소스영역에 형성된다. 알루미늄막이 스퍼터링법에 의해 형성되고 패터닝되며, 그래서 소스 전극(719)이 형성된다.(제14(f)도)
결국, 패시베이션막(720)으로서 질화규소막이 2000내지 6000Å, 예 3000Å 두께로 플라즈마 CVD법에 의해 형성된다. 질화규소막 및 층간 절연막(718)을 에칭함으로써, 접촉구멍이 드레인에 형성된다. 그후에, 산화 인듐주석막(ITO막)이 형성되고 에칭되며, 그래서 화소(721)가 형성된다.(제14(g)도)
상기된 방법으로, P채널 오프셋영역을 갖는 화소 TFT가 형성된다.
[실시예 15]
본 실시예는 제15도에 따라 설명된다. 기판으로써, 코닝 7059유리가 이용된다.
우선, 기판은 변형점보다 낮지 않은 640℃에서 1시간 동안 암모니아(NH) 분위기에서 어닐링되고, 0.2℃/분의 속도로 400℃까지 점차 냉각된다. 그 후에, 베이스막이 유리기판(801)상에 형성된다. 여기서, 산화규소막(802)가 기판상에 1000Å 두께로 플라즈마 CVD법에 의해 형성되고, 그래서 이 두 개층을 포함하는 베이스막이 형성된다.
비정질 실리콘막(비-단결정실리콘막)(804)이 300내지 800Å, 예를 들면 500Å 두께로 플라즈마 CVD법에 의해 증착된다. 니켈아세테이트 용액을 이용하는 스핀코팅법에 의해 형성된다.(제15(a)도)
열어닐링은 550℃에서 8시간 동안 이 기판에 수행되고, 비정질 실리콘막(비-단결정 실리콘막)(804)이 결정화된다. 화살표로 나타난 대로, 결정성장이 기판에 평행한 방향으로 진행한다.
마스크가 제거된 후, 레이저 결정화가 결정특성을 향상시키기 위해 수행된다. 200내지 300mJ/cm 으로 KrF 엑시머 레이저광을 조사함으로써, 결정성실리콘막(807)이 얻어진다(제15(b)도).
결정성실리콘막(807)이 패터닝되고, 섬형상활성층영역(811)이 형성된다. 실시예b처럼, 활성층이 고농도의 니켈을 갖는 영역을 피하여 형성된다. 여기서, 에칭이 RIE법에 의해 결정성실리콘막에 수행된다. 산질화규소막(803)의 에칭률이 실리콘막 보다 훨씬 낮기 때문에, 베이스막 상 오버에치(overetch)는 미소하다.
200내지 3000Å, 예 1200Å 두께의 알루미늄막이 스퍼터링법에 의해 형성된다. 실시예 13에서와 같은 방법에 의해, 게이트 전극(813), 포토레지스트마스크(814), 다공성 양극산화물(815)이 형성된다.(제15(c)도).
장벽 양극산화는 마스크(814)를 벗김으로써 수행되고, 장벽양극 산화물(816)이 형성된다. 건식에칭법에 의해 게이트 절연막을 에칭한 결과로서, 다공성 양극산화물 아래의 게이트 절연막(812')이 남는다.(제15(d)도)
그후에, 다공성양극산화물(815)이 에칭되고 제거된다. P형 불순물영역(817)이 붕소가 자기 정합방법으로 섬형상활성영역(811)에서 불순물로서 주입되는 마스크로서의 게이트 전극부분(게이트 전극, 잡벽 양극산화물, 산화규소막)을 이용하는 이온도핑에 의해 형성된다.(제15(e)도)
열어닐링이 350내지 550℃, 예 500℃에서 4시간 동안 수행되고, 도핑불순물이 활성화된다. 활성화를 돕기 위해, KrF 엑시머레이저광(파장248mm, 펄스폭20nsec)이 조사된다. 그후 소스/채널 접합 및 드레인/채널 접합의 특성을 향상시키기 위해 어닐링이 350내지 550℃, 예 480℃에서 1시간 동안 수행된다. 산화규소막이 플라즈마 CVD법에 의해 층간절연막(818)으로써 3000Å 두께로 증착된다.
층간 절연막(818)이 에칭되고, 접촉구멍이 소스 영역에 형성된다. 알루미늄막이 스퍼터링법에 의해 형성되고 패터닝되며, 그래서 소스전극(819)이 형성된다.(제15(f)도)
결국, 패시베이션막(820)으러써 질화규소막이 2000내지 6000Å, 예 3000Å 두게로 플라즈마 CVD법에 의해 형성된다. 질화규소막 및 층간 절연막(818)을 에칭함으로써, 접촉구멍이 드레인에 형성된다. 그후, 산화인듐주석막(ITO막)이 형성되고 에칭되며, 화소(812)가 형성된다.(제15(g)도)
상기된 방법에서, P채널 오프셋영역을 갖는 화소 TFT가 형성된다.
본 발명에 따라, 유리기판이 변이점 이상에서 미리 열처리된다. 다음에, 기판은 수축을 유발하기 위해 서냉된다. 결국, 기판은 기판의 변형점 이하에서 열처리 된다. 다음에, 기판은 급냉된다. 그래서, 유리기판이 수축이 최소까지 감소될 수 있다. 상기 실시예에서, 설명은 코닝 7059유리기판에 중점을 준다. 확실히, 니퐁 일렉트릭 글라스(NEG) 코퍼레이티드 리미티드사에 의해 제조된 코닝1733, 호야나30, 호야나35, 호야나45, 오아2와 같은 타 유리기판, 아사히 글라스 안1, 및 아사히 글라스 안2는 표1에 목록으로 기재되어 있으며, 그것들은 유사한 결과를 가져올 수 있다. 기판이 그 변형점 이상으로 열어닐링되고 서냉되는 것에서는 나중의 열처리동안 기판의 수축이 상당히 감소된다. 대개, 예시된 실시예에서 처럼 니켈을 도입하기 위한 패터닝공정, 또는 마스크정합공정은 타 패터닝공정보다 낮은 정확성을 요구한다. 한편, 접촉구멍의 형성 및 게이트 전극을 형성하기 위한 패터닝을 수 마이크로미터보다도 적은 엄격한 오차를 요구한다. 그렇기 때문에, 과거에 도펀트의 활역성화는 어떤 열처리도 실제 포함하지 않는 레이저 어닐링에 주로 의존한다.
본 발명은 상당히 고온까지 기판의 수축을 억제하는 것을 가능하게 한다. 결국, 실시예 2 및 5에서 기술된 열어닐링 및 실시예 3 및 6에서 기술된 램프 어닐링과 같은 대량생산에 적합한 수단이 채택될 수 있다. 이 방법에서, 본 발명은 절연기판상 반도체장치를 제조하는데 있어 상당히 효과적이다.

Claims (42)

  1. 변형점을 갖는 유리기판상에 기저막을 형성하는 단계; 상기 기저막 형성단계 후 상기 유리기판의 상기 변형점 이상의 높은 제1온도에서 상기 유리기판을 열어닐링하는 단계; 2℃/분 이하의 속도로 상기 제1온도로부터 상기 변형점 이하의 낮은 제2온도로 상기 기판을 냉각하는 단계; 상기 기저막 상에 실리콘막을 포함하는 반도체막을 형성하는 단계; 및 상기 반도체막 형성단계 후 유리기판의 상기 변형점을 초과하지 않는 제3온도에서 상기 기판을 열어닐링하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 기저막 상에 실리콘막을 형성하는 상기 단계와 상기 제1온도를 초과하지 않는 제3온도에서 상기 기판을 열어닐링하는 상기 단계 사이에서 적어도 하나의 패터닝단계가 수행되는 방법.
  3. 제1항에 있어서, 결정화를 조장하기 위한 금속원소가 상기 실리콘막에 의도적으로 첨가되는 방법.
  4. 제1항에 있어서, 상기 기저막이 플라즈마 CVD에 의해 형성된 산화규소층, 질화규소층, 질화알루미늄층 또는 이들의 다수층을 포함하는 방법.
  5. 제1항에 있어서, 상기 유리기판의 상기 변형점보다 높은 제1온도에서 상기 유리기판을 열어닐링하는 상기 단계가 산화분위기 또는 질화 분위기에서 수행되는 방법.
  6. 변형점을 갖는 유리기판상에 기저막을 형성하는 단계; 상기 기저막 형성단계 후 상기 유리기판의 상기 변형점보다 높은 제1온도에서 상기 유리기판을 열어닐링하는 단계; 2℃/분 이하의 속도로 상기 제1온도로부터 상기 변형점 이하의 제2온도로 상기 기판을 냉각하는 단계; 상기 기저막 상에 실리콘을 포함하는 비단결정 반도체막을 형성하는 단계; 상기 반도체막의 결정화를 조장하는 촉매원소를 상기 반도체막과 접촉하여 선택적으로 제공하는 단계; 및 상기 유리기판의 상기 변형점보다 낮고, 상기 반도체막의 결정화 온도보다 30℃ 낮은 온도로부터 상기 결정화 온도보다 30℃높은 온도 까지의 범위 내 온도에서 상기 기판을 열어닐링하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 반도체장치 제조방법.
  7. 변형점을 갖는 유리기판상에 기저막을 형성하는 단계; 상기 유리기판을 1000ppm이상 수축시키기 위해서 상기 기저막 형성단계 후 상기 변형점보다 높은 제1온도에서 상기 유리기판을 열어닐링하는 단계; 상기 기저막상에 실리콘을 포함하는 비단결정 반도체막을 형성하는 단계; 상기 반도체막의 결정화를 조장하는 촉매원소를 상기 반도체막과 접촉하여 선택적으로 제공하는 단계; 및 유리기판의 상기 변형점보다 낮은 온도에서 열어닐링에 의해 상기 촉매원소의 위치로부터 상기 비단결정 반도체막을 결정화하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 반도체장치 제조방법.
  8. 변형점을 갖는 유리기판을 준비하는 단계; 상기 유리기판의 상기 변형점보다 높은 제1온도에서 상기 유리기판을 열어닐링하는 단계; 2℃/분 이하의 속도로 상기 제1온도로부터 상기 변형점보다 낮은 제2온도로 상기 기판을 냉각하는 단계; 상기 냉각단계 후 상기 기판상에 기저막을 형성하는 단계; 상기 기저막상에 실리콘을 포함하는 비단결정 반도체막을 형성하는 단계; 및 유리기판의 상기 변형점보다 높지 않은 제3온도에서 상기 반도체막과 상기 기판을 열처리하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 반도체장치 제조방법.
  9. 제8항에 있어서, 상기 반도체막이 실리콘을 포함하는 방법.
  10. 제8항에 있어서, 상기 기판상에 기저막을 형성하는 상기 단계와 상기 제1온도보다 높지 않은 제3온도에서 상기 기판을 열처리하는 상기 단계 사이에 적어도 하나의 패터닝단계가 수행되는 방법.
  11. 제9항에 있어서, 결정화를 조장하기 위한 금속원소가 상기 실리콘막에 의도적으로 첨가되는 방법.
  12. 제8항에 있어서, 상기 기저막이 플라즈마 CVD에 의해 형성된 산화규소층, 질화규소층, 질화알루미늄층 또는 그들의 다수층을 포함하는 방법.
  13. 상기 유리기판의 변형점보다 높은 제1온도에서 유리기판을 열어닐링하는 단계; 상기 열어닐링 단계 후 상기 유리기판상에 기저막을 형성하는 단계; 2℃/분 이하의 속도로 상기 제1온도로부터 상기 변형점보다 낮은 제2온도로 상기 기판을 냉각하는 단계; 상기 기저막상에 실리콘을 포함하는 비단결정 반도체막을 형성하는 단계; 상기 반도체막의 결정화를 조장하는 촉매원소를 상기 반도체막과 접촉하여 선택적으로 제공하는 단계; 및 상기 유리기판의 상기 변형점보다 낮고, 상기 반도체막의 결정화 온도보다 30℃ 낮은 온도로부터 상기 결정화 온도보다 30℃ 높은 온도까지의 범위내의 온도에서 상기 기판을 열어닐링하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 반도체장치 제조방법.
  14. 유리기판을 수축시키기 위하여 유리기판의 변형점보다 높은 제1온도에서 유리기판을 열어닐링하는 단계; 상기 열어닐링 단계 후 상기 유리기판상에 기저막을 형성하는 단계; 상기 기점막상에 실리콘을 포함하는 비단결정 반도체막을 형성하는 단계; 상기 반도체막의 결정화를 조장하는 촉매원소를 상기 반도체막과 접촉하여 선택적으로 또는 전부 제공하는 단계; 및 유리기판의 상기 변형점보다 낮은 온도에서 열어닐링에 의해 상기 촉매원소의 위치로부터 상기 반도체막을 결정화시키는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점 보다 낮은 온도에서 수행되는 반도체장치 제조방법.
  15. 상기 기판을 실질적으로 수평에서 ±30℃내로 유지하면서 기판의 변형점보다 큰 온도에서 상기 기판을 가열하는 단계; 2℃/분 이하의 속도로 상기 기판을 냉각하는 단계; 상기 냉각단계 후 상기 기판상에 버퍼층을 형성하는 단계; 상기 버퍼층상에 실리콘을 포함하는 반도체막을 형성하는 단계; 및 상기 변형점보다 낮은 온도에서 상기 반도체막을 처리하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 기판열처리 방법.
  16. 제15항에 있어서, 상기 기판이 수평으로 유지되는 방법.
  17. 제15항에 있어서, 상기 기판이 한 변형점을 갖는 유리로 만들어지고 상기 기판이 상기 변형점보다 높게 가열되는 방법.
  18. 제17항에 있어서, 상기 유리기판상에 버퍼층을 형성하는 단계를 추가로 포함하는 방법.
  19. 제18항에 있어서, 상기 버퍼층이 산화규소로 만들어진 막인 방법.
  20. 제15항에 있어서, 상기 기판을 수축시키기 위하여 상기 기판을 가열하는 상기 단계 후 질소, 암모니아, 일산화이질소 또는 산소흐름의 분위기에서 0.01내지 0.5℃/분의 속도로 상기 기판을 냉각하는 단계를 추가로 포함하는 방법.
  21. 제15항에 있어서, 상기 기판이 유리로 만들어지고, 상기 반도체막이 사이에 버퍼층을 게재시키면서 상기 유리 기판위의 상기 반도체막으로서 형성 되는 방법.
  22. 제21항에 있어서, 상기 실리콘막이 결정화를 조장하기 위하여 불순물로 도핑되고, 가열에 의해 결정화 되는 방법.
  23. 제15항에 있어서, 섬형상의 실리콘막이 상기 기판상에 형성되는 방법.
  24. 제15항에 있어서, 상기 반도체막이 사이에 버퍼층을 게재시키면서 유리로 만들어진 상기 기판상에 형성되고, 박막 트랜지스터가 상기 반도체막을 사용하여 형성되는 방법.
  25. 제15항에 있어서. 섬형상의 실리콘막이 상기 기판상에 형성되고, 상기 기판 가열단계가 상기 실리콘막상에 산화막을 형성하기 위하여 산화 분위기에서 수행되는 방법.
  26. 상기 기판을 수평으로 유지하면서, 기판의 변형점보다 높은 제1온도에서 상기 기판을 가열하는 제1단계; 상기 제1단계 후 상기 제1온도보다 낮은 제2온도에서 상기 기판을 가열하는 제2단계; 10내지 300℃/분의 속도로 적어도 상기 기판의 상기 변형점까지 상기 기판을 냉각하는 단계; 상기 냉각단계 후 상기 기판상에 기저막을 형성하는 단계; 상기 기저막에 실리콘을 포함하는 비단결정 반도체막을 형성하는 단계; 및 상기 변형점보다 낮은 온도에서 상기 반도체막을 처리하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점 보다 낮은 온도에서 수행되는 기판 열처리방법.
  27. 상기 반도체장치의 형성 전에 상기 기판을 수평에서 ±30℃내에 유지하면서 유리기판의 변형점보다 높은 온도로 상기 유리기판을 열처리하는 단계; 및 상기 기판을 수평으로 유지하면서 질소, 암모니아, 또는 일산화이질소의 분위기에서 0.01내지 2℃/분의 속도로 상기 유리 기판을 냉각하는 단계; 상기 냉각단계 후 상기 유리기판상에 기저막을 형성하는 단계; 상기 기저막상에 비단결정 반도체막을 형성하는 단계; 및 유리기판의 변형점보다 낮은 온도에서 반도체막을 처리하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 유리기판상에 반도체장치를 제조하는 방법.
  28. 제27항에 있어서, 상기 기판이 수평으로 유지되는 방법.
  29. 유리의 변형점보다 높은 온도에서 유리로 만들어진 기판을 열처리하는 단계; 상기 열처리 단계 후 0.01내지 2℃/분의 속도로 상기 기판을 냉각하는 단계; 상기 냉각단계 후 상기 기판상에 버퍼막을 형성하는 단계; 상기 냉각단계 후 상기 유리기판상에 실리콘을 포함하는 비단결정 반도체막을 형성하는 단계; 상기 비단결정 반도체막 형성단계 전 또는 후에 상기 반도체막의 결정화를 조장하는 촉매원소를 상기 반도체막과 접촉하여 선택적으로 또는 전부 제공하는 단계; 및 상기 변형점보다 낮은 온도에서 상기 반도체막을 결정화 시키기 위하여 상기 반도체막과 함께 상기 기판을 열처리하는 단계를 포함하며, 상기 반도체막 형성단계 후에 일어나는 모든 단계가 상기 변형점보다 낮은 온도에서 수행되는 기판 처리 방법.
  30. 제29항에 있어서, 상기 기판을 열처리하는 상기 단계동안, 상기 기판이 실질적으로 수평으로 또는 수평으로부터 ±30내로 유지되는 방법.
  31. 제29항에 있어서, 2℃/분을 초과하는 속도로 상기 결정화된 실리콘막과 함께 상기 기판을 냉각하는 단계를 추가로 포함하는 방법.
  32. 제1항에 있어서, 상기 제3온도에서의 상기 열어닐링단계가 가시광선 또는 근적외선을 사용하는 램프어닐링에 의해 수행되는 방법.
  33. 제1항에 있어서, 상기 제3온도에서의 상기 열어닐링단계가 레이저에 의해 수행되는 방법.
  34. 제1항에 있어서, 상기 제3온도에서의 상기 열어닐링단계가 열과 레이저 에너지에 의해 수행되는 방법.
  35. 제6항에 있어서, 상기 변형점보다 낮은 상기 온도에서의 상기 열어닐링단계가 가시광선 또는 근적외선을 사용하는 램프 어닐링에 의해 수행되는 방법.
  36. 제6항에 있어서, 상기 변형점보다 낮은 상기 온도에서의 상기 열어닐링단계가 레이저에 의해 수행되는 방법.
  37. 제6항에 있어서, 상기 변형점보다 낮은 상기 온도에서 상기 열어닐링단계가 열과 레이저 에너지에 의해 수행되는 방법.
  38. 제13항에 있어서, 상기 변형점보다 낮은 상기 온도에서의 상기 열어닐링단계가 가시광선 또는 근적외선을 사용하는 램프 어닐링에 의해 수행되는 방법.
  39. 제13항에 있어서, 상기 변형점보다 낮은 상기 온도에서의 상기 열어닐링 단계가 레이저에 의해 수행되는 방법.
  40. 제13항에 있어서, 상기 변형점보다 낮은 상기 온도에서의 상기 열어닐링 단계가 열과 레이저 에너지에 의해 수행되는 방법.
  41. 제7항에 있어서, 상기 결정화 단계가 상기 열어닐링과, 상기 열어닐링 후의 상기 비단결정 반도체막의 레이저 어닐링에 의해 수행되는 방법.
  42. 제7항에 있어서, 상기 결정화 단계가 상기 열어닐링과 상기 열어닐링 후의 가시광선 또는 근적외선에 의한 상기 비단결정 반도체막의 어닐링에 의해 수행되는 방법.
KR1019940018974A 1993-07-31 1994-08-01 반도체장치 제조방법 및 기판처리방법 KR0165140B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP20905393 1993-07-31
JP93-209055 1993-07-31
JP20905593 1993-07-31
JP93-209053 1993-07-31
JP25656993A JP2782035B2 (ja) 1993-09-20 1993-09-20 ガラス基板処理方法
JP93-256569 1993-09-20

Publications (2)

Publication Number Publication Date
KR950004454A KR950004454A (ko) 1995-02-18
KR0165140B1 true KR0165140B1 (ko) 1999-02-01

Family

ID=27328953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018974A KR0165140B1 (ko) 1993-07-31 1994-08-01 반도체장치 제조방법 및 기판처리방법

Country Status (2)

Country Link
US (2) US5492843A (ko)
KR (1) KR0165140B1 (ko)

Families Citing this family (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW297142B (ko) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
CN1328761C (zh) 1993-12-02 2007-07-25 株式会社半导体能源研究所 半导体器件的制造方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5811326A (en) 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW406861U (en) 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
TW297950B (ko) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
US6331475B1 (en) * 1995-01-12 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Method and manufacturing semiconductor device
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW463378B (en) 1995-06-01 2001-11-11 Semiconductor Energy Lab Method of manufacturing semiconductor device
US6337109B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
US6902616B1 (en) * 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
KR100303111B1 (ko) * 1995-07-19 2001-12-17 순페이 야마자끼 반도체 장치 제조 방법 및 제조 장치
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3865803B2 (ja) * 1995-08-29 2007-01-10 株式会社半導体エネルギー研究所 光処理方法および半導体装置の作製方法
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW309633B (ko) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (ko) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
FR2759465B1 (fr) * 1996-04-30 1999-04-30 Corning Inc Procede de formation d'un circuit optique
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
EP0877416A1 (en) * 1997-05-08 1998-11-11 STMicroelectronics S.r.l. Integrated structure comprising a polysilicon element with large grain size
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP3599972B2 (ja) 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JPH11111991A (ja) 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6294219B1 (en) * 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US6524662B2 (en) * 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
JP4386978B2 (ja) * 1998-08-07 2009-12-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
US7126161B2 (en) 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP3491571B2 (ja) * 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
US6489184B1 (en) * 1999-08-04 2002-12-03 Honeywell International Inc. Removing inherent stress via high temperature annealing
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
US6524971B1 (en) * 1999-12-17 2003-02-25 Agere Systems, Inc. Method of deposition of films
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN1215571C (zh) * 2001-01-29 2005-08-17 精工爱普生株式会社 半导体器件、电路衬底、光电装置和电子设备
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
DE10120877A1 (de) * 2001-04-27 2002-10-31 Philips Corp Intellectual Pty Anordnung mit einem Halbleiterbauelement
KR100555616B1 (ko) * 2001-06-13 2006-03-03 미쓰비시덴키 가부시키가이샤 박막구조체 및 그 제조방법과, 가속도 센서 및 그 제조방법
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP3621695B2 (ja) * 2002-07-29 2005-02-16 株式会社東芝 半導体装置及び素子形成用基板
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR100507344B1 (ko) * 2003-04-17 2005-08-08 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조 방법
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2008133016A1 (ja) * 2007-04-13 2008-11-06 Sharp Kabushiki Kaisha 光センサ及び表示装置
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
DE102013107910A1 (de) * 2013-07-24 2015-01-29 Lilas Gmbh Verfahren zur Herstellung einer Solarzelle, insbesondere einer Silizium-Dünnschicht-Solarzelle
KR102388701B1 (ko) 2016-04-12 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10247970B2 (en) 2016-12-20 2019-04-02 Microsoft Technology Licensing, Llc Measuring strain on display device
US10352789B2 (en) 2017-02-09 2019-07-16 Microsoft Technology Licensing, Llc Measuring strain on display device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3250605A (en) * 1963-09-17 1966-05-10 Sony Corp Method of manufacturing a substantially stress free cathode ray tube
US4152535A (en) * 1976-07-06 1979-05-01 The Boeing Company Continuous process for fabricating solar cells and the product produced thereby
JPS58114037A (ja) * 1981-12-28 1983-07-07 Konishiroku Photo Ind Co Ltd フオトマスク素材
US4547256A (en) * 1982-12-20 1985-10-15 Motorola, Inc. Method for thermally treating a semiconductor substrate
JPS59118789A (ja) * 1982-12-27 1984-07-09 Shionogi & Co Ltd オキサセフエム誘導体、その製法および用途
US4709466A (en) * 1985-04-15 1987-12-01 The University Of Delaware Process for fabricating thin film photovoltaic solar cells
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
US5252140A (en) * 1987-07-24 1993-10-12 Shigeyoshi Kobayashi Solar cell substrate and process for its production
US4894080A (en) * 1988-09-26 1990-01-16 Ppg Industries, Inc. In-lehr glass sheet press bending using pressurized gas
JPH02102150A (ja) * 1988-10-06 1990-04-13 Nippon Electric Glass Co Ltd 熱的寸法安定性及び平坦性に優れたガラス板の製造方法
EP0372108B1 (en) * 1988-12-05 1994-08-31 Heinz Karl Diedrich Vacuum container for cryogenically cooled electron device packaging
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP3204699B2 (ja) * 1990-11-30 2001-09-04 株式会社東芝 熱処理装置
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5294238A (en) * 1991-03-27 1994-03-15 Semiconductor Energy Laboratory Co., Ltd. Glass substrate for a semiconductor device and method for making same
JP3199275B2 (ja) * 1991-12-26 2001-08-13 新日鐵化学株式会社 石英ガラスの製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US5837619A (en) 1998-11-17
KR950004454A (ko) 1995-02-18
US5492843A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
KR0165140B1 (ko) 반도체장치 제조방법 및 기판처리방법
US6872605B2 (en) Semiconductor device and method of fabricating the same
US5693541A (en) Method for manufacturing a semiconductor device using a silicon nitride mask
JP2649325B2 (ja) 半導体装置の作製方法
JPH0758339A (ja) 半導体装置およびその作製方法
JPH0794756A (ja) 半導体装置の作製方法
JP2753955B2 (ja) ガラス基板処理方法
JP2753954B2 (ja) ガラス基板処理方法
JP2762219B2 (ja) 半導体装置およびその作製方法
JP2762218B2 (ja) 半導体装置およびその作製方法
JP3202687B2 (ja) 半導体装置の作製方法
JP3488361B2 (ja) 半導体装置の作製方法
JP3949639B2 (ja) 半導体装置の作製方法
JP3202688B2 (ja) 半導体装置の作製方法
JP3488441B2 (ja) アクティブ型液晶表示装置の作製方法
JP2789417B2 (ja) 半導体装置の作製方法
JP3488360B2 (ja) 半導体装置の作製方法
JP3488440B2 (ja) アクティブ型液晶表示装置の作製方法
JP3408242B2 (ja) 半導体装置の作製方法
JP2896124B2 (ja) 半導体装置の作製方法
JP3680256B2 (ja) 半導体装置の作製方法
JP3906128B2 (ja) 半導体装置の作製方法
JP3393857B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法
KR100531556B1 (ko) 반도체장치제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee