KR100303111B1 - 반도체 장치 제조 방법 및 제조 장치 - Google Patents

반도체 장치 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR100303111B1
KR100303111B1 KR1019960028934A KR19960028934A KR100303111B1 KR 100303111 B1 KR100303111 B1 KR 100303111B1 KR 1019960028934 A KR1019960028934 A KR 1019960028934A KR 19960028934 A KR19960028934 A KR 19960028934A KR 100303111 B1 KR100303111 B1 KR 100303111B1
Authority
KR
South Korea
Prior art keywords
glass substrate
laser beam
silicon film
substrate
amorphous silicon
Prior art date
Application number
KR1019960028934A
Other languages
English (en)
Inventor
순페이 야마자끼
코히지로 타나카
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP20537995A external-priority patent/JP3511422B2/ja
Priority claimed from JP23330695A external-priority patent/JP3886554B2/ja
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 순페이 야마자끼
Application granted granted Critical
Publication of KR100303111B1 publication Critical patent/KR100303111B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

비정질 실리콘막은 평탄한 유리 기판 상에 형성된 후, 결정질 실리콘막을 얻기 위해, 가열 처리에 의해 결정화된다. 유리 기판은 볼록한 U-형상으로 굴곡된 표면을 갖는 스테이지 상에 놓이게 된다. 유리 기판은 이 기판의 변형점에 가까운 온도에서 소망하는 시간 동안 가열되고, 이어서 냉각된다. 또한, 유리 기판 상에 형성된 비정질 실리콘막은 가열 처리에 의해서 결정질 실리콘막으로 결정화되고, 이어서 유기 기판은, 그것의 상측면을 눌러 그것의 하측면이 스테이지의 평탄면에 접촉된 상태에 놓이도록, 평탄면을 갖는 스테이지 상에 장착된다. 이어서, 직선 레이저 빔이 스캐닝 방식으로 결정질 실리콘막 상에 조사된다.

Description

반도체 장치 제조 방법 및 제조 장치
본 발명은 기판 상에 형성된 비단결정 실리콘막을 사용하여 형성된 박막 트랜지스터(TFT), 또는 다른 반도체 장치 등의 절연 게이트 반도체 장치를 제조할 때 유리 기판의 평탄도를 개선함으로써 균일성을 높인 결정질 실리콘막을 얻을 수 있는 반도체 장치를 제조하는 방법 및 장치에 관한 것이다.
최근에, 소위 TFT라고 하는 절연된 기판 상에 박막 형상의 활성층(소위 활성 영역)을 갖는 절연 게이트 전계 효과 트랜지스터에 대한 몇 가지 연구가 행해졌다.
이들 TFT들은 물질 또는 사용된 반도체의 결정 상태에 따라서, 예를 들면 비정질 실리콘 TFT 및 결정질 실리콘 TFT으로 분류된다. 여기에서 결정질 실리콘은 단결정이 아닌 비단결정(non-single crystal) 실리콘이다. 그러므로, 이들 TFT는 일반적으로 "비단결정 실리콘 TFT"라 불린다.
일반적으로, 비정질 상태에 있는 반도체의 전계 이동도는 작기 때문에, 고속동작을 필요로 하는 TFT에 이용할 수 없게 되어 있다. 또한, 비정질 실리콘은, p-형 전계 이동도가 현저히 작기 때문에, p-채널 TFT을 제조하는데 사용될 수 없고, 이에 의해 상보 MOS회로(CMOS)는 p-채널 TFT 및 n-채널 TFT(NMOS TFT)를 결합하여 형성할 수 없었다.
결정질 반도체는 비정질 반도체보다 전계 이동도가 크며, 따라서 고속 동작이 가능하다. 결정질 실리콘은 NMOS TFT뿐만 아니라 PMOS TFT를 얻는데 사용될 수 있으며, 이에 의해서 CMOS 회로를 형성할 수 있다.
결정질 실리콘은 장시간 동안 적당한 온도(600℃ 이상)에서 기상 성장 기술로 통해서 얻어진 비정질 실리콘막을 열적으로 냉각시키거나, 레이저 빔(어닐링을 선택하여도 좋다)과 같은 강한 광을 조사시켜 얻어진다.
그러나, 절연 기판으로서 저렴하며 공정처리 가능성이 큰 유리 기판을 사용하는 경우, 단지 어닐링에 의해서는 전계 이동도가 충분히 큰(CMOS 회로가 형성될 수 있을 정도로 큰) 결정질 실리콘막을 얻기가 극히 곤란하다.
그 이유는, 상기 유리 기판은 일반적으로 변형점(strain point)이 낮기 때문이며, 따라서 이동도가 충분히 큰 결정질 실리콘막을 얻는데 필요한 온도까지 기판의 온도를 높이게 되면 기판이 휘어지게 된다.
유리 기판 상에 형성된 실리콘막을 결정화하는 선택적 어닐링 기술을 적용하는 경우에는, 기판의 온도를 높이지 않고도 높은 에너지를 실리콘 막에만 인가할 수 있다. 그러므로, 선택적 어닐링 기술은 유리 기판 상에 형성된 실리콘막을 결정화시킴에 있어서 매우 효과적이다.
엑사이머(excimer) 레이저와 같은 하이 파워 펄스 레이저가, 선택적 어닐링에 있어서 최적의 광원으로 매우 적합하다는 것은 주지되어 있다. 레이저의 최대 에너지는 아르곤 이온 레이저와 같이 연속적으로 발진하는 레이저의 에너지보다 매우 크며, 대량 생산도는 크기가 수 ㎠ 이상으로 큰 스포트(spot)를 사용하면 증진 될 수 있다.
그러나, 통상 사용되는 빔은 그 형상이 정사각형이거나 직사각형이기 때문에, 큰 면적을 갖는 단일의 기판을 처리하기 위해서는, 수직 및 수평으로 빔을 이동시킬 필요가 있다. 따라서, 선택적 어닐링 기술은 생산성 면에서 여전히 개선될 필요가 있는 것이다.
상술한 문제는 빔을 직선적으로 변형하고, 빔 폭을 처리될 기판의 길이를 초과하는 길이로 하며, 이 빔으로 기판을 상대적으로 스캔하는 기술(본 명세서에서 스캐닝 동작이라는 것은 직선 레이저 빔을 기판 상에 조사하는 것이며 그것은 비트(bit) 단위로 서로 중첩되고 있음을 의미한다)에 의해 현저히 개선될 수 있다. 상세한 내용은 일본 특허 공개 공보 제5-112355호에 개시되어 있다.
결정도가 매우 큰 실리콘막은 선택적 어닐링 공정을 행하기 전에 열적으로 어닐링 공정을 행함으로써 마련될 수 있다. 일본 특허 공개 공보 제6-244204호에 기재된 열적 어닐링 공정에서는, 니켈, 철, 코발트, 백금, 파라듐(이하, "결정화 촉매 원소", 또는 간단하게 "촉매 원소" 라 함)이 비정질 실리콘의 결정화를 촉진하는 효과를 이용하여, 보통의 경우에 비해 짧은 시간 동안에 보다 낮은 온도에서 열적 어닐링 공정으로 결정질 실리콘막을 얻고 있다.
TFT는 매트릭스 형태로 배치되어 형성되고 있으며, 결정질 실리콘 막은 열어닐링 공정 및 광학 어닐링 공정을 함께 사용하여 형성되고 있다. 또한 기판 표면에서의 이들의 임계 전압의 분포를 조사하였다.
제2도는 기판 표면 내에서, 종래의 방법을 통해 형성된 결정질 실리콘막을 사용한 TFT의 임계치의 분포를 나타낸 것이다. 상기 분포는 제2도에 도시한 바와 같이 U-형상이다.
제4도는 유리 가판 상의 TFT의 배열을 도시한 것이다. 제2도에서 데이터는 제5도에 도시한 바와 같이, 400 X 300 개의 TFT가 100㎟의 코닝 1737 기판 상에 40 X 50㎜ 영역 내에 매트릭스 형태로 배열되게 하고, 일단에서 다른 단(제4도에서 점선으로 둘러싸인 부분)까지의 측방향 라인에 배치된 400 개의 TFT 각각의 배치 위치는 상응하여 횡축으로 표시되게 하여 얻어진 것이다.
액정 디스플레이의 픽셀 부분을 구성하는 픽셀 매트릭스가 제2도에 도시한 임계 전압의 분포를 가질 때, 디스플레이 상태는 불균일하게 되어, 결국 결함을 갖는 화상으로 된다.
임계 전압이 기판 표면 내에서 이와 같이 U-형상 분포를 나타내는 원인을 본출원인이 연구한 결과, U-형상 분포의 경향은 레이저 빔이 기판 상에 주사되기 직전에 기판의 휘어짐과 매우 유사함을 알게 되었다.
또한, 유리 기판 상에 비정질 실리콘막이 형성된 직후 유리 기판에서는 기판의 휘어짐이 발견되지 않았으며, 기판의 휘어짐은 비정질 실리콘막 형성 공정에 이은 열처리(에 의해서 막은 결정화된 막 내에서 고상(solid state)으로 성장한다) 동안, 실리콘막(또는 실리콘 산화막)은 열처리 후에 기판을 냉각시킬 때 유리 기판의 수축보다 더 수축됨을 알게 되었다. 기판 상에 형성된 막으로부터 보았을 대 U-형상으로 기판의 휘어짐이 생성된다.
제3도는 휘어진 기판 상에 형성된 실리콘막에 대해 레이저 어닐링을 행한 상태를 도시하고 있다. 제3도에서, 기판이 휘어진 상태에서 레이저 어닐링이 실리콘막에 대해 행해질 때, 레이저 빔의 초점은 기판 상의 각각의 위치마다 다르게 시프트된다.
초점이 시프트 때문에 기판 표면 내에서 실리콘막의 결정도가 서로 다르게 되기 때문에 전압은 기판 표면 내에서 특정한 분포를 나타내게 된다.
레이저 빔이 100㎜평방 면적을 갖는 기판 상에 조사되기 직전의 기판의 휘어짐은 기판의 중심부와 에지부 간에 약 50㎛만큼의 차가 있다. 휘어짐의 정도는 이것이 상기 열처리 공정의 온도, 처리시 필요한 시간, 기판 물질 등에 의존할지라도 약 20 내지 200㎛의 범위 내에 있다. 기판의 크기가 약 500㎜ 평방일 때, 그 기판의 휘어짐은 1 내지2(㎜)로 되는 경우가 있다.
본 발명은 상기 상황에 비추어 된 것으로, 본 발명의 목적은 막이 형성되는 기판에 대해 열처리 및 어닐링 처리가 실행된 후의 기판의 평탄도를 증가시키기 위한 것이다.
본 발명의 또 다른 목적은 유리 기판 상에 형성된 결정질 실리콘막을 제조하고, 기판 표면 내에 균일한 결정도를 갖는 방법을 제공하는 것이다. 본 발명의 또다른 목적은 유리 기판 상에 형성되며, 기판 표면 내에 균일한 임계 전압을 갖는 복수의 결정질 실리콘 TFT을 제조하는 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 유리 기판 상에 실리콘막을 결정화하는 공정, 특히 열 어닐링 공정 및 레이저 어닐링 공정으로, 기판 표면 내에 균일한 결정도 및 또한 실리콘막을 사용하는 기판 표면 내에 균일한 임계 전압을 갖는 결정질 실리콘 TFT을 제조하는 방법을 제공하는 것이다.
제1(a)도 내지 제1(f)도는 본 발명의 실시예에 따른 제조 공정을 도시하는 도면.
제2도는 기판 표면 내에서, 종래의 방법에 따라 형성된 결정질 실리콘막을 사용하는 TFT의 임계 전압의 분포를 도시하는 도면.
제3도는 휘어진 유리 기판 상에 형성된 실리콘막이 레이저 빔에 의해서 어닐링된 상태를 도시하는 도면.
제4도는 유리 가판 상에 형성된 TFT를 도시하는 도면.
제5도는 기판 표면 내에, 본 실시예에 따라 형성된 결정질 실리콘막을 사용하는 TFT의 임계전압의 분포를 도시하는 도면.
제6(a)도 내지 제6(c)도는 본 실시예의 제조 방법을 도시하는 도면.
제7(a)도 내지 제7(c)도는 본 실시예의 제조 방법을 도시하는 도면.
제8도는 본 실시예의 제조 방법을 도시하는 도면.
제9도는 기판 가열 장치를 도시하는 도면.
제10도는 본 실시예의 제조 방법을 도시하는 도면.
제11도는 레이저 조사 방법을 도시하는 도면.
제12도는 본 실시예에서 사용된 레이저 어닐링 장치를 도시하는 개념도.
제13(a)도 내지 제13(c)도는 광학 시스템을 도시하는 도면.
제14(a)도 및 제14(b)도는 광학 시스템을 도시하는 도면.
제15(a)도 및 제15(b)도는 레이저 빔의 에너지 분포를 도시하는 도면.
제16도는 레이저 빔의 가로 방향으로 직선 형상으로 가공된 레이저 빔의 에너지 밀도의 분포를 도시하는 도면.
제17(a)도 내지 제17(d)도는 또 다른 스테이지의 구조를 도시하는 도면.
제18(a)도 내지 제18(c)도는 레이저 조사 공정을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
101,601,701,801,951,1101,2101 : 유리 기판
102 : 실리콘 산화막 103 : 비정질 실리콘막
107 : 게이트 전극 108 : 소스
109 : 드레인 211 : 홈
600,2103 : 실리콘막 602,702,802,903,952 : 베이스
902 : 히터 904 : 펌프
상기 문제를 해결하기 위해서, 본 발명의 반도체 제조 방법에 있어서는 유리 기판 또는 이 유리 기판 상에 형성된 실리콘 산화막 상에 비정질 실리콘막을 형성하는 단계, 상기 유리 기판의 변형점 이상이며 그 기판의 연화점 이하인 온도 범위에서 유리 기판을 평탄화하는 단계, 상기 실리콘막에 대해 레이저 어닐링 공정을 수행하는 단계를 포함한다.
또한, 본 발명의 반도체 제조 방법에 있어선, 유리 기판 또는 이 유리 기판 상에 형성된 실리콘 산화막 상에 비정질 실리콘막을 형성하는 단계, 상기 유리 기판의 변형점 이상이며 그 기판의 연화점 이하인 온도 범위에서 유리 기판을 평탄화하며 상기 비정질 실리콘막을 결정화하는 단계, 상기 공정을 결정화된 실리콘막에 대해 레이저 어닐링 공정을 수행하는 단계를 포함한다.
본 발명의 반도체 장치 제조 방법에 있어서는, 활성층으로서 상기 반도체 제조 방법에 의해서 제조된 실리콘막을 갖는 복수의 박막 트랜지스터(TFT)를 형성하는 단계를 포함한다.
상술한 바와 같이, 유리 기판 상에 형성된 TFT를 제조하는 공정에서, 유리 기판은 이 기판 상의 비정질 실리콘막을 열적 어닐링하는 단계 후에 휘어져 변형되고 있다.
이러한 변형된 기판 상에 레이저 빔을 조사할 때, 레이저 빔의 조사 효과는 기판의 각각의 위치마다 상이하다.
그러므로, 레이저 빔은, 레이저 조사 단계 전에 극히 평탄한 상태로 기판이 처리된 후에, 그 기판 상에 조사된다.
본 발명은, 레이저 조사 단계를 행하기 전에 매우 평탄한 상태로 기판이 열처리를 거친 후에, 레이저 빔을 조사하도록 한 것이다.
비정질 실리콘막이 형성된 유리 기판은 유리 기판(예컨대, 코닝 7059)의 변형점 (593℃)이상, 및 이 유리 기판의 연화점(844℃) 이하의 온도, 예컨대 640℃의 온도에서 약 4시간 동안 열적으로 어닐링한다. 따라서, 사전에 기판을 열처리한 경우, 본 출원인의 실험에 비추어 볼 때, 유효한 방법에서는 열처리가 사용된 유리의 변형점 이상 및 이 유리의 연화점 이하의 온도에서 몇 시간 동안 유지되고 있으며, 그 후 기판이 냉각 처리된다(기판은, 온도가 변형점 이하일 때는 너무 경화되기 때문에 평탄하게 하기가 곤란하며, 온도가 연화점보다 높을 때는 그 두께가 변경될 정도로 연화되어 버린다).
기판을 평탄화하는 것에는, 온도 범위를 어닐링점(636℃)에 가까운 온도 이내의 온도로 하는 것이 좋다.
이 경우, 유리 기판은 높은 정밀도(표면의 거칠기 및 웨이브(waviness)는 5㎛이하인 것이 좋다)로 평탄화된 표면을 갖는 베이스 상에 놓이게 된다.
상기 조건하에서 열적으로 어닐된 유리 기판은 실온의 상태의 경우보다 점성이 극히 낮고, 유리 기판은 자기-무게에 의해서 높은 정밀도로 평탄화된 상기 베이스와 접촉하게 된다.
거의 접촉하게 되는 상태에서 냉각 처리를 행함으로써 유리 기판은 그 상태를 유지하면서 고체화된다. 이 유리 기판은 높은 정밀도로 평탄화된다.
또한, 유리 기판 상에 형성된 비정질 실리콘막은, 상기 유리 기판 평탄화와 동시에 열적으로 어닐링됨으로써 고상으로 성장한다. 그러므로, 실리콘막의 결정화는 유리 기판이 평탄화될 때 동시에 수행될 수 있다.
본 출원인이 기판 상의 TFT를 형성하는 임의의 단계와 기판과의 영향에 대해서 조사한 결과, 비정질 실리콘막을 열적으로 어닐링하는 단계(냉각 공정을 포함한)가 완료된 후에 기판의 변형이 가장 현저하고, 열적 어닐링 단계에 이은 단계들에 있어서는 어떠한 현저한 변형도 발견되지 않았다. 그러므로, 만약 기판에 레이저 빔이 조사되기 직전에 기판이 현저하게 평탄한 상태로 처리되면, 모든 단계를 거친 후의 기판은 평탄한 상태로 유지될 수 있다.
기판을 사용하여 액정 디스플레이가 형성될 때, 유리 기판은 매우 우수하게 평탄화될 수 있어, 셀 쌍이, 쉽고 확실하게 제조될 수 있는 이점을 갖는다.
일반적으로, 액정 디스플레이를 구성하는 기판 표면의 거칠기 및 웨이브가 5㎛이하를 벗어나 경우에는 셀 쌍을 손상시키는 것이 있다. 그러므로, 본 발명에서 사용되는 높은 정밀도를 갖는 평탄화된 베이스의 거칠기 및 웨이브는 형성된 기판의 표면의 거칠기 및 웨이브와 함께 5㎛ 이하인 것이 매우 효과적이다.
더욱이, 상기 문제를 해결하기 위해서, 본 발명은 유리 기판이 장착되는 베이스가 볼록한 곡면을 갖는 것을 특징으로 한다. 환언하면, 본 발명은, 평탄한 유리 기판 상에 형성된 비정질 실리콘막을 가열하여 결정화하며, 볼록하게 굴곡된 표면을 갖는 베이스 상에 상기 유리 기판을 배치하고, 상기 유리 기판의 변형점에 가까운 온도로 상기 유리 기판을 가열하고, 상기 유리 기판을 냉각하는 것을 특징으로 하는 반도체 제조 방법에 의해서 달성된다.
또한, 본 발명은 평탄한 유리 기판 상에 형성된 비정질 실리콘막을 가열하여 결정화하며, 볼록하게 굴곡된 표면을 갖는 베이스 상에 상기 유리 기판을 배치하고, 상기 유리 기판의 변형점에 가까운 온도로 상기 유리 기판을 가열하고, 상기 유리 기판을 냉각하고, 이어서 실리콘막 상에 레이저 빔을 조사하는 것을 특징으로 하는 반도체 제조 방법에 의해서 달성된다.
상기 기술된 바와 같이, 유리 기판 상에 형성된 TFT 등을 제조하는 공정에서, 유리 기판은 유리 기판 상에 비정질 실리콘막을 열적으로 어닐링하는 단계 후에 휘어져 변형된다.
이와 같이 휘어져 변형된 기판에 레이저 빔을 조사할 때, 레이저 빔의 초점은 기판의 각각의 위치마다 달라, 기판 표면 내에서 결정도가 균일하게 되는 결과를 갖게 된다.
위와 같은 관점에서 볼 때, 유리 기판은 열적 어닐링 단계 후에 평탄한 상태로 되고, 이에 따라 레이저 빔이 상기 기판에 조사되며, 이에 의해서 기판 표면 내에서 균일하게 기판을 결정화하게 된다.
제6(a)도 내지 제6(c)도는 본 발명에 따른 제조 방법을 도시한 것이다. 볼록하게 변형된 유리 기판(601)은, 실리콘막(600)이 기판(601) 상에 형성된 후, 열적으로 어닐링 처리된(열적으로 어닐링되고 냉각된다) 기판(601)의 곡면(볼록하게 변형되어 있다)과 거의 대칭인 볼록하게 굴곡된 표면을 갖는 베이스(602)(스테이지) 상에 배치된다. 기판(601)은, 유리 기판의 변형점에 가까운 온도에서 가열에 의해 변형됨으로써, 제6(b)도의 베이스(6B)의 볼록하게 굴곡된 표면과 접촉하게 된다. 이어서, 기판(601)은 냉각된다. 기판(601)을 냉각시킬 때, 실리콘막(600)은 기판(601)보다 현저하게 수축되므로, 기판(601)은, 제6(c)도에 도시한 바와 같이, 볼록하게 굴곡된 표면 상태에서 평탄한 상태로 변형되게 된다.
본 발명은 비정질 실리콘막이 위에 형성된 평탄한 유리 기판을 볼록하게 굴곡된 표면을 갖는 베이스 상에 배치하는 단계, 상기 유리 기판의 변형점에 가까운 온도로 유리 기판을 가열하는 단계, 그후 상기 유리 기판을 냉각시키는 단계를 포함하는 반도체 제조 방법에 의해서 달성된다.
본 발명은 비정질 실리콘막이 위에 형성된 평탄한 유리 기판을 볼록하게 굴곡된 표면을 갖는 베이스 상에 배치하는 단계, 상기 유리 기판의 변형점에 가까운 온도로 유리 기판을 가열하는 단계, 상기 유리 기판을 냉각시키는 단계, 및 이어서 상기 실리콘막에 레이저 빔을 조사하는 단계를 포함하는 반도체 제조 방법에 의해서 달성된다.
제7(a)도 내지 제7(c)도는 본 발명에 따른 제조 방법을 도시한 것이다. 열적 어닐링 단계를 통해 비정질 실리콘막(700)을 결정화함에 있어서, 유리 기판(701)은 제7(a)도에 도시한 바와 같이 볼록하게 굴곡된 표면 형태의 베이스(702)(스테이지) 상에 장착되며, 기판은 볼록하게 굴곡된 표면 형태로 변형되도록 가열 처리된다.
이어서, 유리 기판(701)은 열 및 자기-무게에 기인하여 점도가 낮아지기 때문에 베이스(702)의 볼록한 표면을 따라서 변형된다. 이 상태를 유지하면서, 기판은 가열되고, 이어서 열처리의 완료 후에 냉각된다.
이 상태에서, 실리콘막(700)은 유리 기판(701) 경우보다 급격하게 수축하며, 유리 기판(701)은 볼록하게 굴곡된 표면 형태로부터 평탄한 상태(제7(c)도)로 복귀된다.
이러한 방식으로, 유리 기판(701)의 평탄화 및 반도체막(700)의 결정화가 동시에수행될 수 있다.
상기 유리 기판 평탄화 공정에 필요한 온도가 기판의 변형점의 70 내지 115% 이내에 있을 때, 기판을 평탄화하는 효과가 얻어진다.
가열 온도가 기판의 변형점이 70% 미만일 때, 기판은 전혀 변형되지 않거나, 기판의 변형에 매우 긴 시간이 필요하게 된다. 가열 온도가 기판의 변형점의 115% 보다 현격하게 높을 때, 기판의 변형이 현저하게 되며, 따라서 기판의 형상은 냉각 처리 후 고정되지 않는다.
비정질 실리콘막이 결정화될 대 유리 기판이 동시에 평탄화 되는 경우, 결정도를 증대시키기 위해서 온도를 보다 높은 것으로 하는 것이 바람직하다. 그러나, 상기 온도 범위 이내에서도 결정도가 충분히 개선됨을 알았다. 온도 범위는 절대 제로점을 기준으로서 설정한 경우의 값이다.
제8도는, 본 발명에 따른 제조 방법을 도시한 것이다. 실리콘막이 위에 형성된 유리 기판(801)은, 푸셔(pushers)(803) 등으로 기판(801)의 에지들을 누르면, 볼록하게 굴곡된 표면을 갖는 베이스(802)(스테이지)를 따라서 놓이게 되고, 유리 기판(801)은 가열 처리를 행하기 전의 상태에서 볼록하게 굴곡된 표면을 따라 변형된다.
스테이지(802)는 기판(801)이 오염되는 것을 방지하기 위해서 석영으로 만들어진다.
유리 기판(801)은 이 상태를 유지하면서 가열 처리되고, 유리 기판(801) 상에 형성된 실리콘막은 이 상태에서 레이저 어닐링 처리된다.
이때 가열 온도는 실온 내지 유리 기판의 변형점의 70%이다.
가열 온도가 유리 기판(801)의 변형점의 70%를 넘을 때, 유리 기판(801)은 열적으로 변형되기 쉽기 때문에, 냉각 후의 기판(801)은 평탄한 표면으로 복귀하는 것이 곤란하다. 가열 온도가 현저하게 낮은 온도인 경우, 즉 실온 미만인 경우, 결정화는 열 방사에 기인하여 불충분하게 된다.
다음에, 기판은 냉각 처리된다. 기판을 냉각 처리할 때, 실리콘막은 유리 기판(801)보다 급격하게 수축하므로, 유리 기판(801)은 볼록하게 굴곡된 표면 형태에서 평탄한 상태로 돌아가게 된다.
제9도는 기판 가열 장치를 도시한 것이다. 기판이 제9도의 시스템에서 가열될 때, 가열은 굴곡된 표면을 갖는 기판(901)에 대해 효율적으로 수행된다. 히터(902)를 갖고 있는 베이스(903)는 기판(901) 밑에 배치되어 있으며, 헬륨 가스가 히터(902)에 의해서 가열 처리되고, 이와 같이 가열 처리된 헬륨은 펌프(904)에 의해서 기판(901) 아래로 순환되므로, 기판(901)은 소망하는 온도로 유지된다. 기판(901)은 푸셔(905)에 의해서 고정된다. 상기 헬륨 가스는 열전도율이 높기 때문에 사용되고 있다.
제10도에서, 실리콘막이 위에 형성된 유리 기판(951)은 볼록하게 U-형상으로 굴곡된 표면을 갖는 베이스(952) 상에서 푸셔(953)에 의해 푸쉬되고, 이에 의해서 유리 기판(951)은 볼록한 U-형상의 굴곡된 표면으로 된다.
유리 기판(951)은 이 상태를 유지하면서 가열 처리되고, 유리 기판 상에 형성된 실리콘막은 이 상태에서 레이저 빔에 의해서 어닐링된다.
이때 가열 온도는 실온 내지 유리 기판(951)의 변형점의 70%이다. 바람직한 가열 방법은 제9도에 도시되어 있다.
가열 온도가 유리 기판(951)의 변형점의 70%를 초과할 때, 유리 기판(951)은 열적으로 변형되기 쉬워, 냉각후 기판(951)이 평탄한 표면으로 회복되는 것이 곤란하게 된다. 가열 온도가 과도하게 낮은 온도인 경우, 즉, 실온보다 낮은 경우, 결정화는 열 방사에 기인하여 불충분하게 된다.
레이저 어닐링용으로 사용된 레이저 빔은 레이저 저리의 효용을 증진시킬 목적으로 직선 형상으로 가공된다.
제11도는 레이저 조사 방법을 도시한 것이다. 제11도에서, 점선으로 표시된 베이스(스테이지)의 높이는 레이저 빔의 초점면이 항상 처리될 표면 위에 놓이도록 기판(960)의 굴곡 정도에 따라 변동한다.
기판(960)의 굴곡 정도는 베이스 형태, 기판의 두께 등에 의해서 알 수 있기 때문에, 베이스의 높이는 데이터에 기초하여 사전에 변동될 수 있도록 되어 있으며, 이에 의해서 직선 레이저 빔의 초점면은 기판의 굴곡 정도에 관계없이 일정하게 유지될 수 있다. 또한, 광학 시스템은 그 자체로서는 변경되지 않으며, 평탄한 기판을 사용하는 경우와 거의 동일한 상태 하에서, 레이저 어닐링이 수행될 수 있다.
제10도에 도시한 바와 같이 U-형상 형태로 굴곡된 굴곡면으로 직선 레이저 빔을 조사하기 위해서, 레이저 빔은 제11도에 도시한 바와 같이 그 위에서 조사되며, 이에 의해서 굴곡된 기판에 관계없이 균일한 레이저 조사를 수행할 수 있고, 결과적으로 이에 따라 높은 처리 효율 및 평탄한 기판과 같이 레이저 어닐링의 높은 균일성이 얻어지게 된다.
이것은 직선 레이저 빔이 U-형상으로 굴곡된 표면으로 조사도는 경우이다. 또한, 직선이 아닌 정사각형 레이저 빔을 사용하여 볼록하게 굴곡된 표면상에 레이저 조사를 수행하는 경우에도, 레이저 어닐링이 마찬가지로 수행될 수 있다.
레이저 빔의 초점은 기판의 높이가 아니라 렌즈를 조정함으로써 변동될 수 있다. 그러나, 레이저 빔의 초점을 변동시키기 위해서, 조사될 표면상에 레이저 빔의 에너지의 분포, 빔의 초점 깊이 등이 변경되지 않는 광학 설계가 필요한 경우가 있다.
다음에, 기판이 냉각 처리된다. 실리콘막은 유리 기판의 경우보다 현저하게 수축하여, 유리 기판은 볼록하게 굴곡된 표면 형태에서 평탄한 상태로 복귀하게 됨으로서, 결정질 실리콘막을 갖는 평탄한 기판을 얻게 된다.
본 출원인이 기판 상에 TFT를 형성하는 임의의 단계가 기판 형성에 미치는 영향을 조사하여 본 결과, 실리콘막을 결정화하기 위한 열처리 단계 전후에서 기판의 변형이 가장 현저하고, 열적 어닐링 단계에 후속하는 단계들에 있어서는 어떠한 현저한 변형도 발견되지 않았다. 그러므로, 만약 기판에 레이저 빔이 조사되기 직전에 기판이 매우 평탄한 상태로 처리된다면, 모든 단계를 거친 후의 기판은 꽤 평탄한 상태로 유지될 수 있다.
본 발명의 제조 방법은 기판 표면 내에서 극히 균일한 결정도를 갖는 결정질 실리콘막을 제공하며, 또한 평탄한 기판을 제공한다.
본 발명에서, 유리 기판의 거칠기 및 웨이브는 두께가 1.1㎜이며 크기가 100㎜ X 100㎜인 기판에서 약 10㎛ 이하일 수 있다. 크기가 약 500㎜(예컨대, 크기가 370 X 400㎟, 400 X 500㎟, 550 X 650㎟ 임)이며 두께가 약 0.5 내지 0.7㎜인 기판일 때, 비정질 실리콘막을 열적으로 결정화하여 냉각한 후의 기판의 휘어짐의 정도는 1내지 2㎜의 레벨차이가 있을 수 있다. 그러나, 본 발명은 거의 평탄한 기판을 제조할 수 있다.
볼록하게 굴곡된 표면 및 유리 기판이 위에 장착되는 베이스의 U-형상으로 굴곡된 표면의 크기, 유리 기판의 두께 및 물질, 기판 상에 형성된 막의 종류 및 두께, 및 기타 여러 가지 조건에 따라 결정됨에 유의해야 한다.
기판의 면적이 증가됨에 따라 기판의 굴곡 정도는 더욱 증가된다. 또한 2차원적으로 굴곡도기도 한다. 그러므로, 약 100㎜ X 100㎜의 유리 기판인 경우, 기판의 위에 장착되는 베이스는 단지 일방향으로 굴곡되는 U-형상의 볼록한 곡면을 갖는 형상일 수 있다. 이 경우, 베이스의 U-형상 형태의 볼록하게 굴곡된 표면은 20 내지 200㎛, 바람직하게는 유리 기판이 위에 장착되는 볼록하게 굴곡된 표면의 영역의 중앙부와 상기 영역의 에지의 최하부간에 레벨차가 약 50㎛인 것이 좋다.
또한, 기판의 크기가 500㎜ 스퀘어(square)의정도로 증가될 때, 유리 기판은 2개의방향으로 굴곡될 수 있다. 그러므로, 2개 방향에서의 부분이 역 U-형상이 되도록 볼록하게 굴곡된 표면을 갖는 베이스를 사용하는 것이 바람직하다. 대형 유리 기판을 사용하는 경우, 유리 기판이 위에 장착되는 볼록하게 굴곡된 표면의 영역의 중앙부와 이 영역의 에지의 최하부간의 레벨차는 약 1 내지 2㎜인 것이 바람직하다.
본 발명의 제조 방법에 따라 형성된 결정질 실리콘막을 사용하는 복수의 TFT 형성 결과로서, TFT들의 임계 전압의 분포는 기판 표면 내에서 매우 균일하게 돌 수 있다. 이 효과는 기판의 면적이 크게될 때 더 증가된다.
또한, 픽셀 및 구동용 결정질 실리콘 TFT는 본 발명에 따라 유리 기판 상에 배치되며, 액정 디스플레이는 기판을 사용하여 형성된다. 이 경우, 유리 기판은 본 발명의 제조 방법에 따라 매우 우수하게 평탄화될 수 있기 때문에, 셀 쌍이 쉽고 확실하게 제조될 수 있다는 이점이 있다. 이 경우, 열적 결정화 후에 레이저 조사에 기인한 결정화 단계가 없을 때에도, 기판을 평탄화하는 본 발명의 효과는 유효하다.
본 발명은 유리 기판의 휘어짐을 평탄하게 하기 위해서, 유리 기판이 평탄한 표면을 갖는 스테이지의 평탄면 상에 흡착되고, 그 유리 기판의 주변부가 가압되는 것을 특징으로 하고 있다. 또한, 본 발명은 이러한 평탄화 수단이 레이저 어닐링 장치의 스테이지에 부가되는 것을 특징으로 한다.
본 발명에 의하면, 스테이지 상의 유리 기판을 평탄화하고 상기 유리 기판을 스테이지 상에 장착하는 단계, 및 레이저 어닐링을 행하는 스캐닝 방법으로 유리 기판 상에 조사될 표면상에 직선 레이저 빔을 조사하는 단계를 포함하는 레이저 어닐링 방법이 제공된다.
본 발명에 의하면, 유리 기판 상에 형성된 비정질 실리콘막을 가열하여 결정질 실리콘막으로 결정화하는 단계, 상기 스테이지 상의 유리 기판을 평탄화하고 상기 유리 기판을 스테이지 상에 장착하는 단계, 및 레이저 어닐링을 행하기 위해서 스캐닝 방법으로 상기 결정질 실리콘막 상에 직선 레이저 빔을 조사하는 단계를 포함하는 레이저 어닐링 방법이 제공된다.
본 발명에 의하면, 유리 기판 상에 형성된 비정질 실리콘막을 가열하여 결정질 실리콘막으로 결정하는 단계, 상기 유리 기판의 하부 표면이 스테이지의 평탄면과 접촉 상태에 놓이도록, 평탄면을 갖는 상기 스테이지 상에 상기 유리 기판을 장착하는 단계, 및 레이저 어닐링을 수행하기 위해서 스캐닝 방법으로 상기 결정질 실리콘막 상에 직선 레이저 빔을 조사하는 단계를 포함하는 레이저 어닐링 방법이 제공된다.
본 발명에 의하면, 유리 기판 상에 형성된 비정질 실리콘막을 가열하여 결정질 실리콘막으로 결정하는 단계, 상기 유리 기판의 하부 표면이 스테이지의 평탄면에 흡착되도록, 증기 하에서 평탄면을 갖는 상기 스테이지 상에 상기 유리 기판을 장착하는 단계, 및 레이저 어닐링을 수행하기 위해서 스캐닝 방법으로 상기 결정질 실리콘막 상에 직선 레이저 빔을 조사하는 단계를 포함하는 레이저 어닐링 방법이 제공된다.
본 발명에 의하면, 유리 기판 상에 형성된 비정질 실리콘막을 가열하여 결정질 실리콘막으로 결정화하는 단계, 상기 유리 기판의 하부 표면을, 상기 유리 기판의 상부 표면의 주변부를 누름으로써, 스테이지의 평탄면과 접촉 상태에 높이도록, 상기 평탄면을 갖는 상기 스테이지 상에 상기 유리 기판을 장착하는 단계, 및 레이저 어닐링을 수행하기 위해서 스캐닝 방법으로 상기 결정질 실리콘막 상에 직선 레이저 빔을 조사하는 단계를 포함하는 레이저 어닐링 방법이 제공된다.
본 발명에 의하면, 유리 기판을 평탄화하고 장착하는 수단을 갖는 스테이지, 및 스캐닝 방법으로 상기 유리 기판의 조사될 표면에 직선 레이저 빔을 조사하기 위한 수단을 포함하는 레이저 어닐링 장치가 제공된다.
본 발명에 따라서, 유리 기판이 장착되는 평탄면을 가지고, 상기 유리 기판의 하부 표면을 상기 평탄 표면에 접촉시키기 위한 수단을 갖는 스테이지, 및 스캐닝 방법으로 상기 유리 기판의 조사될 표면에 직선 레이저 빔을 조사하는 수단을 포함하는 레이저 어닐링 장치가 제공된다.
가열 처리에 의해서 결정화된 결정질 실리콘막이 형성되는 유리 기판을 평탄화하고 장착하기 위한 수단을 갖는 스테이지, 및 스캐닝 방법으로 상기 유리 기판상에 결정질 실리콘막 상에 직선 레이저 빔을 조사하는 수단을 포함하는 레이저 어닐링 장치가 제공된다.
본 발명에 의하면, 가열 처리에 의해서 결정화된 결정질 실리콘막을 갖는 유리 기판이 장착되는 평탄면을 가지며, 또한 상기 유리 기판의 하부 표면을 상기 평탄면에 접촉시키는 수단을 갖는 스테이지, 및 스캐닝 방법으로 상기 결정질 실리콘막에 직선 레이저 빔을 조사하는 수단을 포함하는 레이저 어닐링 장치가 제공된다.
본 발명에 의하면, 가열 처리에 의해서 결정화된 결정질 실리콘막을 갖는 유리 기판이 장착되는 평탄면과, 상기 유리 기판의 하부 표면을 증기 하에서 상기 평탄면에 흡착시키는 수단을 갖는 스테이지 및 스캐닝 방법으로 상기 결정질 실리콘막에 직선 레이저 빔을 조사하는 수단을 포함하는 레이저 어닐링 장치가 제공된다.
본 발명에 의하면, 가열 처리에 의해서 결정화된 결정질 실리콘막을 갖는 유리 기판이 장착되는 평탄면을 및 상기 유리 기판의 하부 표면의 주변부를 누르기 위한 수단을 갖는 스테이지, 및 스캐닝 방법으로 상기 결정질 실리콘막에 직선 레이저 빔을 조사하는 수단을 포함하는 레이저 어닐링 장치가 제공된다.
본 발명에 의하면, 상기 구조에서, 결정질 실리콘막은 이온 도핑 등에 의해서 불순물을 포함하는 부분을 갖는 막일 수 있다.
또한, 본 발명에 의하면, 상기 구조에서, 펄스 레이저, 보다 바람직하게는 엑사이머 레이저가 직선 레이저 빔의 광원으로서 사용될 수 있다.
본 발명에서는, 유리 기판 상에 형성된 비정질 실리콘막을 열적으로 결정화하여 결정질 실리콘막이 얻어졌을 때, 패턴 처리 및 가공 처리되어 형상회된 결정질 실리콘막, 또는 불순물이 주입된 결정질 실리콘막을 직선 레이저 빔을 스캐닝함으로써 레이저 어닐링 처리하고, 열적 어닐링 단계에 의해 생기는 유리 기판의 휘어짐은, 유리 기판이 장착된 스테이지 상에서, 레이저 빔에 의해서 강제적으로 평탄한 상태로 어닐링 처리된다.
본 발명에서, 유리 기판의 평탄화는, 유리 기판이 스테이지 상에 배치된 상태에서 기판의 휘어짐을 감소시키기 위해서, 유리 기판에 어떤 외부 힘이 가해지도록 유리 기판을 보정하고 있다.
유리 기판의 평탄화는, 유리 기판 상에 형성된 결정질 실리콘 막이, 직선 레이저 빔을 사용하여 균일하게 어닐링 처리될 수 있을 정도로, 행해진다.
유리 기판 상의 결정질 실리콘막의 표면 내에서의 레벨차는, 결정질 실리콘막의 결정도가 레이저 어닐링 후에 요구되는 레벨로 균일하게 되는 범위 내에 있도록 감소될 수 있다.
본 발명에서는, 유리 기판이 평탄하게 장착된 상태에서, 직선 레이저 빔은, 자체가 굴곡되어 있는 유리 기판에 무관하게, 초점의 어떤 변위도 없이, 조사될 표면인 결정질 실리콘막에 균일하게 조사된다.
결과적으로, 기판 표면 내에서 동질의 균일한 결정도 및 이동도를 갖는 결정질 실리콘막을 얻을 수 있다.
본 발명에 의하면, 열적 결정화를 행한 후에 휘어진 유리 기판 상에 결정질 실리콘막은, 유리 기판의 휘어짐이 무시될 수 있을 정도로, 직선 레이저 빔을 조사하는 것에 의해서 보정된다.
그러므로, 조사 표면상에 조사도는 직선 레이저 빔의 초점이, 시프팅되는 것을 방지할 수 있다. 결국, 레이저 어닐링을, 직선 레이저 어닐링을 스캐닝 함으로써 기판에 대해 실행한다고 하여도, 균일한 결정화를 행할 수 있고, 실리콘 막이 형성되는 TFT의 임계 전압이 기판 표면 내에서 균일하게 될수 있다.
휘어짐의 정도는, 유리 기판의 크기가 증대함에 따라서 보다 현저해 지기 때문에, 유리 기판의 크기가 증대함에 따라 본 발명의 효과는 보다 뛰어 나게 된다.
[실시예 1]
제1(a)도 내지 제1(f)도는 본 실시예에 따른 박만 트랜지스터(TFT)를 제조하는 공정을 도시한 것이다.
2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(이 실시예에서, 100㎜ 스퀘어 크기의 코닝 7059를 사용함) 상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
이어서, 결정화를 촉진시키는 촉매 원소로서 니켈을 첨가하기 위해서 , 10ppm의 니켈 아세테이트 수성 용액이 실리콘 표면상에 코팅되고, 도시하지 않은 니켈 아세테이트층은 스핀 코팅 기술을 통해서 형성된다.
표면 활성제를 니켈 아세테이트 수성 용액에 첨가하는 것이 바람직하다. 니켈 아세테이트층은 매우 얇기 때문에, 이것이 막 형상으로 제한되지 않더라도, 후속하는 공정에서의 문제와도 무관하게 된다(제1(a)도).
다음에, 유리 기판(101)은 높은 정밀도(표면의 거칠기 및 웨이브는 5㎛ 이하임)로 평탄화된 표면을 갖는 스테이지 상에 배치되고, 이어서 1시간 동안 640℃에서 열적으로 어닐되어 유리 기판(101)을 평탄하게 하고 아울러 비정질 실리콘막을 결정화한다. 이 상태에서, 니켈은 결정핵으로서 작용하여, 비정질 실리콘막의 결정화를 촉진하게 된다.
코닝 7059 기판이 변형점은 593℃이며, 연화점은 844℃이고, 640℃의 어닐링 온도는 변형점과 연화점 범위 내에 있다. 또한 코닝 7059의 어닐링점은 639℃이다.
열적으로 기판을 결정화함에 있어서, 짧은 시간 기간 동안 저온, 즉 4시간 동안 640℃에서 열적 처리를 행할 수 있는 것은 니켈의 작용에 의한 것이다. 상세한 내용은, 일본 특허 공개 공보 제6-244101호에 개시되어 있다.
상기 공보에서는, 열적 어닐링, 예컨대 550℃(변형점 미만)에서 4시간의 어닐링을 행하고 열 어닐링시 온도를 유리 기판의 변형점을 초과하지 않도록 한 것을 개시하고 있다. 그러나, 온도는, 열 어닐링에 있어서 유리 기판의 변형이 가능한 작게되도록 결정되고 있다.
대조적으로 본 발명은 유리 기판을 가능한 많이 변형시키는 온도까지 기판 온도를 상승시켜, 기판의 평탄화 뿐만 아니라 결정화를 동시에 행하도록 한 것이다.
촉매 원소의 농도는 1 X 1015내지 1 X 1019(atoms/㎤) 인 것이 좋다. 1 X 1019(atoms/㎤) 이상의 높은 농도일 때, 금속 성질이 실리콘 상에 나타나 반도체 특성이 사라진다. 이 실시예에서 실리콘막 내의 촉매 원소의 농도는 막 내에서 최소한 1 X 1017내지 1 X 1018(atoms/㎤) 이다. 이들 값은 2차 이온 매스 분광계(SIMS)로 분석 및 측정된 실리콘막 내의 촉매 원소의 농도에 대한 최소값이다.
이러한 방식으로, 실리콘막의 결정화 및 기판의 평탄화가 수행되며, 이 공정이 완료 후에, 기판은 2℃/min으로 실온까지 냉각 처리된다.
결정화를 촉진하는 촉매 원소가 실리콘막에 첨가되지 않은 경우, 가열 온도가 낮다면, 상기 공정에서 기판의 평탄화만이 수행되며, 결정화는 전혀 수행되지 않는 경우가 있다. 그러나, 후속되는 레이저 어닐링 공정에서 균일한 결정화가 수행될 수 있는 것은 실리콘막에 촉매 원소가 첨가되는 경우와 동일하다.
결정질 실리콘막의 결정도를 더욱 증진시키기 위해서, 고전력의 펄스 레이저인 엑사이머 레이저 빔이 막에 조사된다.
본 실시예에서, KrF 엑사이머 레이저(파장은 248㎚이고, 펄스폭은 30nsec)는 사용되기 전에 직선 형상으로 가공된다. 레이저 빔의 조사는 100mJ/㎠ 내지 500mJ/㎠ 이내, 예컨대 370mJ/㎠ 의 레이저 빔의 에너지 밀도로 수행된다.
결정도는 레이저 빔의 상기 조사전에 미리 약 220mJ/㎠ 의 에너지로 막에 레이저 빔을 조사함으로써 더욱 증진된다.
레이저 조사 방법은 다음과 같다. 직선 레이저 빔은 조사될 대상물에 대해서 상대적으로 시프트되면서 막에 조사된다. 직선 레이저 빔이 시프트되는 방향은 라인 방향에 거의 수직한 방향이다. 이 상황에서, 조사될 표면의 한 점에 주의하여 2 내지 20 스포트의 레이저 빔이 상기 점에 조사된다. 또한, 레이저 빔을 조사할 때의 기판 온도는 200℃이다(제1(b)도).
TFT는 결정질 실리콘(104) 상에 제조된다. TFT는 매트릭스 형태로 기판상에 배치된다. 즉, 400 X 300 개의 TFT는 40 X 50㎟ 의 제조 영역 내에 만들어진다. 이 공정을 이하에서 설명한다.
실리콘막은 섬(island) 실리콘 영역(105)을 형성하도록 에칭된다. 다음에 1200Å 두께를 갖는 실리콘 산화막(106)이 플라즈마 CVD에 의해서 게이트 절연막으로서 형성된다. 사용된 플라즈마 CVD의 원재료 가스는 TEOS 및 산소이다. 기판 상에 막을 형성할 때의 기판 온도는 250 내지 380℃, 예컨대 300℃(제1(c)도)이다.
다음에, 3000 내지 8000Å, 예컨대 6000Å 두께의 알루미늄막(0.1 내지 2%를 함유하는)이 스퍼터링에 의해서 피착된다. 이어서, 알루미늄막은 게이트 전극(107)을 형성하도록 에칭된다(제1(c)도).
이어서, 불순물(보론)이, 이온 도핑에 의해서 게이트 전극(109)을 마스크로 하여 실리콘 영역 내로 이온 주입된다. 사용된 도핑 가스는 1 내지 10%, 예컨대 6%로 수소로 희석된 디보란(B2H6)이다.
가속 전압은 60 내지 90kV, 예컨대 65kV이며, 도우즈 량은 2 X 1015내지 5 X 1015(atoms/㎠), 3 X 1015(atoms/㎠)이다. 이온 도핑시의 기판 온도는 실온이다. 결국 p-형 불순물 영역(108:소스, 109:드레인)이 형성된다(제1(d)도).
다음에, 도핑된 보론을 활성화시키기 위해서, KrF 엑사이머 레이저를 사용하여 다시 어닐링이 광학적으로 수행된다. 레이저 빔의 에너지 밀도는 100 내지 350mJ/㎠, 예를 들면 250mJ/㎠이다. 결정도는 레이저 빔의 조사전에 미리 약 170mJ/㎠의 에너지로 막에 레이저 빔을 조사함으로써 더욱 증진된다.
레이저 조사 방법은 다음과 같다. 직선 레이저 빔은 조사될 대상물에 관하여 상대적으로 시프트될 동안 막에 조사된다. 직선 레이저 빔이 시프트되는 방향은 라인 방향에 거의 수직한 방향이다. 이 상황에서, 조사될 표면의 한 점에 주의하여 2 내지 20 스포트의 레이저 빔이 상기 점에 조사된다. 또한, 레이저 빔을 조사할 때의 기판 온도는 200℃이다(제1(b)). 그후, 어닐링은 450℃에서 2시간 동안 질소 분위기에서 열적으로 수행된다(제1(e)도).
6000Å의 두께를 갖는 실리콘 산화막(110)은 플라즈마 CVD에 의해서 절연층 절연체로서 형성되며, 이에 접촉 홀이 정해진다. 이어서, TFT의 소스 및 드레인의 전극 배선(111 및 112)은 금속 물질, 예컨대 티타늄 및 알루미늄으로 제조되는 다층막으로 형성된다. 마지막으로, 1 대기압의 질소 분위기 하에서, 200 내지 350℃에서 어닐링이 열적으로 수행된다(제1(f)도).
제5도는 기판 표면 내에, 이 실시예에 따라 형성된 결정질 실리콘막을 사용하는 TFT의 임계값의 분포를 도시한 것이다.
제5도의 횡축은 제2도의 경우와 같이 제4도에 도시한 TFT의 각각의 위치(제4도에서 점선으로 둘러싸인 부분)에 대응한다.
제5도에서, 이 실시예에 의해서 제조된 TFT는 기판 표면 내에 균일한 임계값을 갖는다. 제5도에서 TFT는 기판 표면 내에서 제2도에 도시한 종래의 예 이상의 균일한 임계 전압을 갖는 것이 명백하다.
[실시예 2]
제1(a)도 내지 제1(f)도를 참조하여 실시예 2를 설명한다. 2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(이 실시예에서, 400 X 500㎜의 코닝 1737이 사용되었으며, 코닝 7059, OA2, NA45 등의 또 다른 유리 기판이 사용될 수 있다)상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플리즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
이어서, 10ppm의 니켈 아세테이트 수성 용액이 실리콘 표면상에 코팅되고, 도시하지 않은 니켈 아세테이트층은 스핀 코팅 기술을 통해서 형성된다.
표면 활성제가 니켈 아세테이트 수성 용액에 첨가되는 것이 좋다. 니켈 아세테이트층은 매우 얇기 때문에, 이것이 막 형상으로 될 필요가 없겠지만, 후속하는 공정에서의 문제와는 관계없게 된다(제1(a)도).
다음에, 유리 기판(101)은 1시간 동안 550℃에서 열적으로 어닐되어 비정질 실리콘막(103)을 결정화한다. 이 상태에서, 니켈은 결정핵으로서 작용하며, 비정질 실리콘막의 결정화를 촉진하게 된다. 코닝 1737 기판의 변형점은 667℃이며, 550℃의 어닐링 온도는 변형점 이하이다.
열적으로 기판을 결정화한 후, 유리 기판이 냉각될 때, 실리콘막은 수축하여 기판은 오목한 휨을 나타낸다.
짧은 시간 구간 동안 저온(코닝 1737의 변형점 이하), 즉 4시간 동안 550℃에서 처리가 행해질 수 있는 것은 니켈의 작용에 의해서 야기된다. 상세한 것은 일본 특허 공개 공부 제6-244104호에 개시되어 있다. 상기 공개문헌은 열 어닐링, 예를 들면 550℃(변형점 미만)에서 4시간의 어닐링이 행해지며 열 어닐링시 온도가 유리 기판의 변형점을 초과하지 않게 되는 것을 개시하고 있다. 그러나, 온도는 유리 기판이 열적으로 결정화할 때 현저하게 변형되는 것을 방지하도록 결정된다.
상기 열적으로 결정화하는 공정 후에 유리 기판(101)의 휘어짐을 보정하기 위해서, 유리기판(601)은 제6(a)도에 도시한 바와 같이 볼록하게 굴곡된 표면을 갖는 베이스(602) 상에 배치되고, 이어서 적당히 가열된다(몇 시간 동안 350℃ 내지 600℃에서). 볼록하게 굴곡된 표면은 유리 기판이 휘어진 것에 거의 대칭된 굴곡된 표면을 갖는다.
이어서, 제6(b)도에서, 유리 기판(601)은 자기-무게 및 열에 의해서 베이스(602)이 형상을 따라 변형된다. 이 상태에서, 유리 기판은 냉각될 때, 기판 상에 형성된 실리콘막(600)은 유리 기판(601)보다 현저히 수축하여, 극히 평탄한 유리 기판(601)가 얻어질 수 있는 결과가 된다.
이와 같이 하여 얻어진 결정질 실리콘막의 결정도를 더욱 증진시키기 위해서, 하이 파워 펄스 레이저인 엑사이머 레이저 빔이 막에 조사된다.
레이저 어닐링 장치의 개괄을 이하 설명한다.
제12도는 본 발명의 이 실시예에서 사용된 레이저 어닐링 장치에 대한 개념도이다. 제12도에 도시한 레이저 어닐링 장치는 로더/언로더 챔버(11)로부터 안으로 취해져 정렬 챔버(12)에 배치된 기판이 기판 이송 로봇(14)에 의해서 이송 챔버(13)을 통해 각각의 챔버(13)로 이송됨으로써 각각의 기판이 순차적으로 처리되도록 설계된 멀티-챔버 시스템이다.
기판은 먼저 열챔버(15) 내에 취해져, 예비 가열과 같은 열처리를 받은 후에 레이저 어닐링이 레이저 어닐링 챔버 내에서 수행된다. 이어서, 기판이 냉각 챔버(15)에 옮겨져 냉각된 후, 로더/언로더 챔버(11)로 이동되어 외부로 이동된다.
레이저 어닐링 장치의 각각의 펄스에 대한 에너지의 분산은 ±3% 이내에서 3σ이다.
상기 레이저보다 분산이 큰 펄스 레이저가 사용될 수도 있지만 초점이 좁아진다. ±10%를 초과하는 3σ의 분산은 본 발명에서 적용할 수 없다.
사용된 발진기는 LUMNICS사에서 만든 EX748이다. 발진된 레이저 빔은 KrF 엑사이머 레이저 빔(248㎚ 파장 및 25㎱의 펄스 폭)이다.
또 다른 형태의 레이저뿐만 아니라 또 다른 엑사이머 레이저가 사용될 수 있다. 펄스 발진기의 레이저 빔은 사용될 필요가 있음에 유의한다.
레이저 어닐링 장치는 불순물에 기인한 오염을 방지하기 위해서 주변환경에 대해 실링 특성을 갖는다. 또한, 레이저 빔을 조사할 때 분위기 제어 기능을 갖는다. 또한, 레이저 어닐링 장치는 기판을 가열하는 기능을 갖고 있어 레이저 빔을 조사할 때 조사될 대상물은 소망하는 온도로 유지될 수 있다.
발진된 레이저 빔은 레이저 빔의 형상이 변형되기 때문에 제13(a)도 및 제13(b)도에 도시한 바와 같은 광학 시스템 내로 유도된다.
광학 시스템으로 비추어지기 직전의 레이저 빔은 약 3 X 2㎠의 직사각형이나, 레이저 빔은 광학 시스템에 의존하여, 길이가 약 10 내지 30㎝이며 폭이 0.01 내지 0.3㎝인 가느다란 빔(직선빔)으로 가공된다.
또한, 횡방향으로 광학 시스템을 통과한 직선 레이저 빔의 에너지 밀도의 분포는 제15(b)도에 도시한 바와 같이 사다리꼴이다. 광학 시스템을 통과한 레이저 빔의 에너지는 최대 800mJ/shot이다.
레이저 빔이 이러한 가느다란 빔으로 가공 처리되는 이유는 가공성을 개선하기 위한 것이다. 직선빔이 샘플에 조사될 때, 레이저 빔의 길이가 샘플의 폭보다 길면, 샘플은 한방향으로 이동됨으로써, 전체 샘플에 레이저 빔을 조사하게 한다.
빔의 길이가 샘플의 폭보다 짧더라도, 직사각형 빔과 비교하여 처리시 문제를 덜게된다. 그러나, 이 경우, 샘플에 관해 상대적으로 빔을 수직 및 수평으로 이동시킬 필요성이 발생한다.
레이저 빔이 위에 조사되는 기판(샘플)용 스테이지(베이스)는 컴퓨터에 의해서 제어되며, 직선 레이저 빔의 라인 방향에 수직하게 이동되도록 설계된다. 또한, 기판의 높이가 변동될 수 있도록 설계된다.
스테이지에 레이저 빔의 라인 방향으로 이동하는 기능이 구비된 경우, 빔폭이 샘플보다 짧더라도, 전체 샘플에 대한 레이저 가공을 할 수 있다.
직선 레이저 빔으로 레이저 빔을 가공하는 광학 시스템의 내부로의 광 경로에 대해 설명한다.
광학 시스템에 입사한 레이저 빔은 원통형 오목 렌즈(B), 원통형 볼록 렌즈(C)(렌즈 (B 및 C)는 일반적으로 "빔 확장기"라 함), 및 플라이 아이 렌즈(D 및 D2)를 통과한다.
레이저 빔은 제 1 원통형 렌즈로서의 원통형 오목 렌즈(E), 라인 방향으로 직선빔의 균일성을 개선하기 위해 설치된 제 2 원통형 렌즈로서의 원통형 볼록 렌즈(F)를 통과하여, 조사된 표면상에 조사되기 전에 미러(G)를 통해 원통형 볼록 렌즈(H)에 의해서 수렴된다.
원통형 렌즈(A)와 (B)간의 거리는 230㎜이며, 플라이 아이 렌즈(D)와 (D2)간의 거리는 230㎜이며, 플라이 아이 렌즈(D)와 원통형 렌즈(E)간의 거리는 650㎜이며, 원통형 렌즈(F)와 조사될 표면간의 거리는 650㎜(각각의 렌즈들의 초점 거리들의 함)이다. 말할 나위 없이 이들 거리는 경우에 따라 변경될 있다. 사용된 원통형 렌즈(H)는 120㎜의 초점 거리를 갖는다.
레이저 빔의 초점의 에너지 분포의 모양은 렌즈(H)를 수직으로(J 방향) 변경함으로써 사다리꼴로 만들어진다.
조사될 표면은 렌즈(H)에 관하여 상대적으로 수직으로(J-방향) 이동됨으로써 거의 정사각형 모양에서 거의 사다리꼴 모양으로의 범위로 조사된(초점) 표면상에 레이저 빔의 에너지 분포의 모양을 변형할 수 있다. 이들 모양을 보다 예리하게 하기 위해서 슬릿이 레이저 광학 경로 내에 삽입될 수 있다.
광학 시스템은 본 발명에 의해 요구되는 모양으로 레이저 빔을 변형하도록 설계된 경우 특히 제한되지 않는다.
레이저 빔은 직선형으로 형상화되며, 조사될 표면상의 레이저 빔의 면적은 125㎜ X 1㎜이다. 직선 레이저 빔의 폭은 레이저 빔의 최대 에너지 값의 폭의 반이다.
횡방향으로의 직선 레이저 빔의 에너지 프로파일(에너지 분포)은 제15(b)도에 도시한 바와 같이, L1=0.4㎜ 및 L2, L3=0.25㎜을 갖는 인위적인 사다리꼴 분포를 가지며, 이는 0.5L1<L2<L1, O.5L≤L3≤＜L1의 부등식을 만족하는 것이다. 이 경우, 초점 깊이는 약 ±400㎛일 수 있다.
사다리꼴 분포의 밑변을 넓히는 정도는 레이저 광학 시스템의 설치된 렌즈들과 조사될 표면간의 거리에 따라 변경된다. 설치된 레이저 광학 시스템의 렌즈들과 조사될 표면간 거리는 레이저 처리시 조사될 대상물의 거칠기에 의해서 변경된다.
설치된 렌즈와 조사될 표면간 거리의 임의의 변경으로, 레이저 빔의 사다리꼴 분포의 밑면의 넓어지는 정도가 변경된다. 변경 범위가 상기 부등식의 범위 내에 있을 경우, 약 ±400㎛의 초점 깊이가 얻어지므로, 조사될 표면의 거칠기는 ±400㎛ 미만이어서, 균일한 레이저 처리가 될 수 있다.
반대로, 정사각형 에너지 분포를 갖는 일반적인 레이저 빔은 초점 깊이가 약 ±200㎛이며, 조사될 표면의 거칠기 및 레벨차에 의해서 악영향을 받으므로, 기판 표면 내의 결정도를 불균일하게 하기 쉬워진다.
샘플은 제12도에 도시한 레이저 어닐링 챔버 내의 스테이지(베이스) 상에 두어지며, 레이저 빔은 스테이지가 2㎜/s로 이동할 동안 조사된다. 레이저 조사 조건은 레이저 빔의 에너지 밀도가 500mJ/㎠, 이 예에서는 300mJ/㎠이고, 펄스수는 30펄스/s이다. 에너지 밀도는 사다리꼴 레이저 빔의 상측 바닥부분(최대값을 갖는 부분)의 밀도를 의미한다. 레이저 빔을 조사할 때의 기판 온도는 200℃이다.
레이저 빔의 조사는 상기 조건하에서 실행된다. 샘플의 어떤 점을 관심있게 관찰하면, 레이저 빔이 15개 스텝으로 조사되고 있다. 그 이유는, 하나의 레이저 빔이 통과하는데 0.5초가 걸리므로, 스캐닝 방식으로 레이저 빔을 조사함으로써, 한 위치에 15개의 펄스가 조사되기 때문이다. 본 예에서는, 상기 15개 조사에서, 초기 몇 회의 조사는 조사된 에너지 밀도가 점차적으로 증가되고, 최종의 몇 회의 조사는 조사된 에너지 밀도가 점차적으로 감소되고 있다.
이 상태를 제16도에 개략적으로 도시하였다. 15개 스텝의 전반(前半)에서는, 레이저 에너지가 점차 증가하는 반면(제16도의 A참조), 그 후반에는 점차적으로 감소되고 있다(제16도의 B를 참조).
이러한 레이저의 조사에 의해서, 단일의 펄스 레이저 빔의 사용은 사전 가열을 위한 약한 펄스 레이저 빔 및 결정화를 위한 강한 펄스 레이저 빔을 사용하는 종래의 2스텝 조사 시스템과 동일한 효과를 제공할 수 있다.
조사될 영역에 인가된 에너지는 급속하게 변경되지 않기 때문에, 실리콘막 내에서 상(phase)이 급속하게 변경되지 않아, 표면의 거칠기, 내부 스트레스가 축적되는 것 등이 방지되며, 이에 의해서 균일한 결정도를 얻을 수 있다.
또한, 이 예에서, 특히 분위기 제어가 실행되지 않고, 레이저 빔의 조사만이 분위기 내에서 수행되고 있다. 진공 또는 아르곤이나 헬륨, 수소나 질소와 같은 불활성 가스 분위기 하에서 수행될 수도 있다(제1(b)도).
이어서, TFT는 실시예 1과 같은 제조 공정에 따라 제조된 상기 결정질 실리콘막을 사용하는 반도체 장치로서 제조된다. TFT는 기판 상에 매트릭스 형태로 배열된다. 즉, 400 X 300개의 TFT는 40 X 50㎟의 제조 영역 내에 제작된다.
기판 표면 내에서, 이 실시예에 따라 형성된 결정질 실리콘막을 사용하는 TFT의 임계값의 분포는 실시예 1과 같이 제5도에 도시한 바와 같이 균일하다.
[실시예 3]
실시예 2에서, 400 X 500㎜의 유리 기판(101)이 사용되었지만, 실시예 3에서는 100㎜ 스퀘어의 코닝 7059가 유리 기판으로서 사용된다. 그러므로, 결정화 공정을 받은 유리 기판을 평탄화할 때, 제6(a)에 도시한 유리 기판이 위에 장착되는 스테이지의 형상은 한 방향으로 굴곡되는 역 U-형상으로 볼록하게 굴곡된 표면이 될 수 있다.
유기 기판은 역 U-형상 형태의 볼록하게 굴곡된 표면을 갖는 스테이지 상에 배치되며, 적당한 열이 유리 기판에 가해진다. 다음에, 유리 기판은 자기-무게 및 열에 의해서 스테이지를 따라 변형된다. 이 상황에서, 유리 기판이 냉각될 때, 기판 상에 형성된 실리콘막은 유리 기판보다 보다 급격하게 수축하여, 극도로 평탄한 유리 기판이 얻어질 수 있는 결과가 된다.
그후, TFT는 실시예 1과 동일한 방법으로 제조된다.
TFT의 임계 전압의 분포는 실시예 1과 같이, 유리 기판을 평탄화함이 없이 TFT가 제조된 것과 비교하여 기판 표면 내에서 극히 균일하다.
[실시예 4]
실시예 4를 제1(a) 내지 제1(f)를 참조하여 설명한다.
2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(101)(이 실시예에서, 400 X 500㎜ 스퀘어 및 0.7㎜ 두께의 코닝 1737이 사용되었으며, 말할 나위도 없이 코닝 7059, OA2, NA45 등의 또 다른 유리 기판이 사용될 수도 있다) 상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
이어서, 10ppm의 니켈 아세테이트 수성 용액이 실리콘 표면상에 코팅되고, 니켈 아세테이트층은 스핀 코팅에 의해서 형성된다. 표면 활성제가 니켈 아세테이트 수성 용액에 첨가되는 것이 좋다. 니켈 아세테이트층은 매우 얇기 때문에, 이것이 막 형상으로 될 필요가 없겠지만, 후속하는 공정에서의 문제와는 관계없게 된다(제1(a)).
다음에, 유리 기판은 볼록한 스테이지(기판이 위에 장착되는 영역의 중심에서 융기하는 부분이 그 영역의 에지보다 레벨이 더 높은 곳에)에 배치되고, 이어서 4시간 동안 550℃에서 열적으로 어닐링 처리되어 비정질 실리콘막을 결정화한다.
이 상태에서, 유리 기판은 자기-무게 및 열에 의해서 스테이지를 따라 변형된다.
또한, 이 상태에서, 니켈은 결정핵으로서 작용하여, 비정질 실리콘막의 결정화를 촉진하게 된다. 코닝 1737 기판의 변형점은 667℃이며, 550℃의 어닐링 온도는 변형점 이하이다.
열적으로 기판을 결정화한 후, 유리 기판이 냉각될 때, 실리콘막은 수축하여 기판은 오목한 휨을 나타낸다.
짧은 시간 구간 동안 저온(코닝 1737의 변형점 이하), 즉 4시간 동안 550℃에서 처리가 행해질 수 있는 것은 니켈의 작용에 의해서 야기된다. 상세한 것은 일본 특허 공개 공보 제6-244104호에 개시되어 있다. 이 공보에는 열 어닐링, 예를 들면 550℃(변형점 미만)에서 4시간의 어닐링이 수행되어 열 어닐링시 온도가 유리 기판의 변형점을 초과하지 않도록 한 것을 개시하고 있다. 그러나, 온도는 유리 기판이 열적으로 결정화할 때 현저하게 변형되는 것을 방지하도록 결정된다.
촉매 원소의 농도는 1 X 1015내지 1 X 1019atoms/㎤ 인 것이 좋다. 1 X 1019atoms/㎤ 이상의 높은 농도일 때, 금속 성질이 실리콘 상에 나타나 반도체 특성이 사라진다. 이 실시예에서 실리콘막 내의 촉매 원소의 농도는 막 내에서 최소한 1 X 1017내지 1 X 1018(atoms/㎤) 이다. 이들 값은 2차 이온 매스 분광계(SIMS)로 분석 및 측정된 실리콘막 내의 촉매 원소의 농도에 대한 최소값임을 유의하길 바란다.
열적으로 결정화한 후에, 유리 기판이 냉각될 때, 유리 기판은 수축 계수가 유리 기판의 경우보다 크기 때문에 평탄하게 된다.
이와 같이하여 얻어진 결정질 실리콘막의 결정도를 더욱 증진시키기 위해서, 하이 파워 펄스 레이저인 엑사이머 레이저 빔이 막에 조사된다. KrF 엑사이머 레이저(파장은 248㎚이고, 펄스폭은 30nsec)는 사용되기 전에 직선 형상으로 가공된다. 레이저 빔의 크기는 1 X 125㎟이다. 레이저 빔의 조사는 100mJ/㎠ 내지 500mJ/㎠ 이내, 예컨대 370mJ/㎠ 의 레이저 빔의 에너지 밀도로 수행된다. 결정도는 레이저 빔이 조사되기 전에 미리 220mJ/㎠의 에너지로 막에 레이저 빔을 조사함으로써 더욱 증진된다.
레이저 조사 방법은 다음과 같다. 직선 레이저 빔은 조사될 대상물에 관해서 상대적으로 시프트되면서 막에 조사된다. 직선 레이저 빔이 시프트되는 방향은 직선 레이저에 거의 수직한 방향이다. 이 상황에서, 조사될 표면의 한 점에 주의하여 2 내지 20 스포트의 레이저 빔이 상기 점에 조사된다. 또한, 레이저 빔을 조사할 때의 기판 온도는 200℃이다(제1(b)도).
그 후에, TFT는 실시예 1의 경우와 동일한 방식으로 제조된다.
이와 같이하여 얻어진 임계 전압의 분포는, 실시예 1과 같이 유리 기판을 평탄화함이 없이, 형성된 TFT와 비교하여 기판 표면 내에서 극히 균일하게 된다.
또한, 이 실시예에서, 400 X 500㎜ 스퀘어 유리 기판(101)이 사용되었으나, 실시예 3의 유리 기판(101)와 같이 100㎜ 스퀘어의 코닝 7059을 사용하는 경우, 제6(a)에 도시한 유리 기판 위에 장착되는 스테이지의 형상은 결정화된 유리 기판을 평탄화할 때, 1방향으로 굴곡된 U-형상 형태의 볼록하게 굴곡된 표면으로 변경될 수 있다.
[실시예 5]
실시예 5에 대해서 제1(a)도 내지 제1(f)도를 참조하여 설명한다.
2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(101)(이 실시예에서, 400 X 500㎜ 스퀘어 및 0.7㎜ 두께의 코닝 1737이 사용되었으며, 코닝 7059, OA2, NA45 등의 또 다른 유리 기판이 사용될 수 있다)상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다. 이어서, 10ppm의 니켈 아세테이트 수성 용액이 실리콘 표면상에 코팅되고, 니켈 아세테이트층은 스핀 코팅에 의해서 형성된다. 표면 활성제가 니켈 아세테이트 수성 용액에 첨가되는 것이 좋다. 니켈 아세테이트층은 매우 얇기 때문에, 이것이 막 형상으로 될 필요가 없겠지만, 후속하는 공정에서의 문제와는 무관하게 된다(제1(a)도).
다음에, 유리 기판은 4시간 동안 550℃에서 열적으로 어닐되어 비정질 실리콘막을 결정화한다. 이 상태에서, 니켈은 결정핵으로서 작용하며, 비정질 실리콘막의 결정화를 촉진하게 된다. 코닝 1737 기판의 변형점은 667℃이며, 550℃의 어닐링 온도는 변형점 이하이다.
열적으로 기판을 결정화한 후, 유리 기판이 냉각될 때, 실리콘막은 수축하여 기판은 오목한 형태로 휘어진다.
짧은 시간 구간 동안 저온(코닝 1737의 변형점 이하), 즉 4시간 동안 550℃에서 처리가 행해질 수 있는 것은 니켈의 작용에 의해서 야기된다. 상세한 것은 일본 특허 공개 공부 제6-244104호에 개시되어 있다. 상기 공개문헌은 열 어닐링, 예를 들면 550℃(변형점 미만)에서 4시간의 어닐링이 수행되어 열 어닐링시 온도가 유리 기판의 변형점을 초과하지 않게 됨을 개시하고 있다. 그러나, 온도는 유리 기판이 열적으로 결정화할 때 현저하게 변형되는 것을 방지하도록 결정된다.
촉매 원소의 농도는 1 X 1015내지 1 X 1019atoms/㎤ 인 것이 좋다. 1 X 1019atoms/㎤ 이상의 높은 농도일 때, 금속 성질이 실리콘 상에 나타나 반도체 특성이 사라진다. 이 실시예에서 실리콘막 내의 촉매 원소의 농도는 막 내에서 최소한 1 X 1017내지 1 X 1018atoms/㎤ 이다. 이들 값은 SIMS로 분석 및 측정된 실리콘막 내의 촉매 원소의 농도에 대한 최소값임을 유의하길 바란다.
이와 같이하여 얻어진 결정질 실리콘막의 결정도를 더욱 증진시키기 위해서, 하이 파워 펄스 레이저인 엑사이머 레이저 빔이 막에 조사된다. 이 상황에서, 오목한 형태로 휘어진 유리 기판은 동시에 평탄화된다.
이 실시예에서, KrF 엑사이머 레이저(파장은 248㎚이고, 펄스폭은 30nsec)는 사용된다. 레이저 빔의 크기는 30 X 20㎟이다. 레이저 빔의 조사는 100mJ/㎠ 내지 500mJ/㎠ 이내, 예컨대 370mJ/㎠ 의 레이저 빔의 에너지 밀도로 실행된다. 결정도는 레이저 빔의 상기 조사전에 미리 약 220mJ/㎠의 에너지로 막에 레이저 빔을 조사함으로써 더욱 증진된다.
레이저 조사 방법은 다음과 같다.
제8도에 도시한 바와 같이, 유리 기판은 볼록 스테이지 상에 장착되고, 유리 기판의 에지들은 금속 등으로 만들어진 적합한 푸셔(803)에 의해 고정되도록 푸쉬(push)되어, 기판을 볼록 형상으로 변형시킨다.
스테이지는 제9도에 도시한 바와 같이, 가열된 헬륨가스가 기판(901) 아래로 흘러 나가 펌프(904)에 의해서 순환될 수 있게 하는 기구를 가지므로, 기판을 소망하는 온도로 유지된다.
이 상황에서, 레이저 처리가 기판에 대해 실행된다. 레이저 빔은 앞 뒤, 좌 우로 이동되어 서로 중첩이 되게 기판에 대해 조사된다. 기판의 어떤 점에 대해서, 레이저 조사의 시행 회수는 2 내지 5회가 된다.
조사될 기판이 볼록 형태로 휘어지기 때문에, 유리 기판은 레이저 빔에 관하여 수직으로 이동되므로 레이저 빔의 초점은 항상 기판 상에 두어짐을 유의하길 바란다. 기판의 두께, 볼록한 표면의 형상 등은 미리 알 수 있으므로, 기판의 높이는 이들 데이터에 기초하여 제어되므로 어닐링 처리는 초점을 일정하게 유지하면서 볼록한 기판 표면에 대해 균일하게 실행될 수 있다.
기판의 높이는 고정시킬 수 있고, 렌즈는 레이저 빔의 초점이 기판 상에 항상 있도록 초점을 이동시키게 조종된다.
또한, 조사된 표면까지의 거리는 변위 게이지(gauge) 등을 사용하여 측정되며, 이에 기초하여, 기판의 높이 또는 초점이 자동으로 변경된다. 더구나, 레이저 빔을 조사할 때의 기판 온도는 200℃가 된다.
그후, 푸셔들은 기판으로부터 떨어져, 기판이 냉각됨으로써, 실리콘막의 수축에 따라 기판을 평탄하게 한다(제1도(b)).
이러한 양상에서, 기판 표면 내의 결정도가 균일한 실리콘막 및 막을 갖는 평탄한 기판이 얻어질 수 있다.
TFT는 실시예 1과 동일한 방법으로 제작된다.
TFT의 임계전압의 분포는 실시예 1과 같이 유리 기판을 평탄화함이 없이 측정된 TFT와 비교하여 기판 표면 내에서 극히 균일하게 된다.
[실시예 6]
실시예 6을 제1(a)도 내지 제1(f)도를 참조하여 설명한다.
2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(101)(이 실시예에서, 400 X 500㎜ 스퀘어 및 0.7㎜ 두께의 코닝 1737이 사용되었으며, 말할 나위 없이 코닝 7059, OA2, NA45 등의 또 다른 유리 기판이 사용될 수 있다) 상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
다음에, 10ppm의 니켈 아세테이트 수성 용액이 실리콘 표면상에 코팅되고, 니켈 아세테이트층은 스핀 코팅에 의해서 형성된다. 표면 활성제가 니켈 아세테이트 수성 용액에 첨가되는 것이 좋다. 니켈 아세테이트층은 매우 얇기 때문에, 이것이 막 형상으로 될 필요가 없겠지만, 후속하는 공정에서의 문제와는 관계없게 된다(제1(a)도).
다음에, 유리 기판은 4시간 동안 550℃에서 열적으로 어닐되어 비정질 실리콘막을 결정화한다. 이 상태에서, 니켈은 결정핵으로서 작용하며, 비정질 실리콘막의 결정화를 촉진하게 된다. 코닝 1737 기판의 변형점은 667℃이며, 550℃의 어닐링 온도는 변형점 이하이다.
열적으로 기판을 결정화한 후, 유리 기판이 냉각될 때, 실리콘막은 수축하여 기판은 오목한 형태로 휘어진다.
짧은 시간 구간 동안 저온(코닝 1737의 변형점 이하), 즉 4시간 동안 550℃에서 처리가 행해질 수 있는 것은 니켈의 작용에 의해서 야기된다. 상세한 것은 일본 특허 공개 공부 제6-244104호에 개시되어 있다. 이 공보에는, 열 어닐링, 예를 들면 550℃(변형점 미만)에서 4시간의 어닐링이 수행되어 열 어닐링시 온도가 유리 기판의 변형점을 초과하지 않도록 한 것을 개시하고 있다. 그러나, 온도는 유리 기판이 열적으로 결정화할 때 현저하게 변형되는 것을 방지하도록 결정된다.
촉매 원소의 농도는 1 X 1015내지 1 X 1019(atoms/㎤)인 것이 좋다. 1 X 1019atoms/㎤ 이상의 높은 농도일 때, 금속 성질이 실리콘 상에 나타나 반도체 특성이 사라진다. 이 실시예에서 실리콘막 내의 촉매 원소의 농도는 막 내에서 최소한 1 X 1017내지 1 X 1018(atoms/㎤)이다. 이들 값은 SIMS로 분석 및 측정된 실리콘막 내의 촉매 원소의 농도에 대한 최소값임을 유의하길 바란다.
이와 같이하여 얻어진 결정질 실리콘막의 결정도를 더욱 증진시키기 위해서
레이저 빔이 이러한 가느다란 빔으로 가공 처리되는 이유는 가공성을 개선하기 위한 것이다. 직선빔이 샘플에 조사될 때, 레이저 빔의 길이가 샘플의 폭보다 길면, 샘플은 1방향으로 이동됨으로써, 전체 샘플에 레이저 빔을 조사하게 한다.
빔의 길이가 샘플의 폭보다 짧더라도, 직사각형 빔과 비교하여 공정시 발생하는 문제가 감소되게 된다. 그러나, 이 경우, 샘플에 관해 상대적으로 빔을 수직 및 수평으로 이동시킬 필요가 있다.
레이저 빔이 위에 조사되는 기판(샘플)용 스테이지(베이스)는 컴퓨터에 의해서 제어되며, 직선 레이저 빔의 라인 방향에 수직하게 이동되도록 설계된다. 또한, 기판의 높이가 변동될 수 있도록 설계된다.
스테이지에 레이저 빔의 라인 방향으로 이동하는 기능이 구비된 경우, 빔폭이 샘플보다 짧더라도, 전체 샘플에 대한 레이저 가공을 할 수 있다.
직선 레이저 빔으로 레이저 빔을 가공하는 광학 시스템의 내부로의 광 경로에 대해 설명한다.
레이저 광원으로부터 발진되어 광학 시스템에 입사한 레이저 빔은 먼저 플라이 아이 렌즈(b 및 c)를 통해 통과한다.
레이저 빔은 제 1 원통형 렌즈로서의 원통형 볼록 렌즈(d), 라인 방향으로 직선빔의 균일성을 개선하기 위해 설치된 제 2 원통형 렌즈로서의 원통형 볼록 렌즈(e)를 통과하여, 샘플에 조사되기 전에 미리(f)를 통해 원통형 볼록 렌즈(g)에 의해서 수렴된다.
레이저 광원에서 미러(g)까지의 거리는 2000㎜이며, 미러(f)에서 조사된 표면까지의 거리는 440㎜이다. 사용된 원통형 렌즈(g)는 100㎚이 초점 거리를 갖는다.
초점에서 레이저 빔의 초점의 에너지 분포의 모양은 렌즈(g)을 수직으로(i 방향) 변경함으로써 사다리꼴로 만들어진다.
조사될 표면은 렌즈(g)에 관하여 상대적으로 수직으로(i-방향) 이동됨으로써 거의 정사각형 모양에서 거의 사다리꼴 모양으로의 범위로 조사된(초점) 표면상에 레이저 빔의 에너지 분포의 모양을 변경할 수 있다.
광학 시스템은 본 발명에 의해 요구되는 모양으로 레이저 빔을 변형하도록 설계된 경우 특히 제한되지 않는다.
광학 시스템은 제14(a)도 및 제14(b)도에 도시한 것으로 제한되는 것이 아니라, 제13(a)도 및 제13(b)에 도시한 바와 같이 렌즈(B 및 C)가 구비될 수도 있다.
레이저 빔은 직선형으로 형상화되며, 조사될 표면상에 레이저 빔의 면적은 150㎜ X 0.4㎜이다(직선 레이저 빔의 폭은 레이저 빔의 최대 에너지값의 폭의 반이다).
횡방향으로의 직선 레이저 빔의 에너지 속성(에너지 분포)은 제15(b)도에 도시한 바와 같이, L1=0.1㎜ 및 L2, L3=0.08㎜을 갖는 인위적인 사다리꼴 분포를 가지며, 이는 0.5L1<L2<L1, O.5L≤L3≤＜L1의 부등식을 만족하는 것이다. 이 경우, 초점 깊이는 약 ±400㎛일 수 있다.
사다리꼴 분포의 밑변을 넓히는 정도는 레이저 광학 시스템의 설치된 렌즈들과 조사될 표면간의 거리에 따라 변경된다. 설치된 레이저 광학 시스템의 렌즈들과 조사될 표면간 거리는 레이저 처리시 조사될 대상물의 거칠기에 의해서 변경된다.
설치된 렌즈와 조사될 표면간 거리의 임의의 변경으로, 레이저 빔의 사다리꼴 분포의 밑면의 넓어지는 정도가 변경된다. 변경 범위가 상기 부등식의 범위 내에 있을 경우, 약 ±400㎛의 초점 깊이가 얻어지므로, 조사될 표면의 거칠기는 ±400㎛ 미만이어서, 균일한 레이저 처리가 될 수 있다.
정사각형 에너지 분포를 갖는 일반적인 레이저 빔은 초점 깊이가 약 ±200㎛이다.
제10도에 도시한 바와 같이, 유리 기판은 U-형상 볼록 스테이지 상에 장착되고, 유리 기판의 에지들은 금속 등으로 만들어진 적합한 푸셔에 의해 고정이 되도록 푸쉬되어, 기판을 U-형상으로 굴곡시킨다.
스테이지는 제9도에 도시한 바와 같이, 가열된 헬륨가스가 기판 아래로 흘러 나가 순환될 수 있게 하는 기구를 가지므로, 기판을 소망하는 온도로 유지된다. 레이저 처리는 조사될 대상물에 대하여 상대적으로 직선 레이저 빔이 스프트되는 동안 수행된다. 직선 레이저 빔이 시프트되는 방향은 직선 레이저 빔에 거의 수직하며, 조사될 기판의 U-형상으로 굴곡된 표면 내에 포함된 직선은 직선 레이저 빔과 거의 평행하다.
제11도에 도시한 바와 같이, 조사될 기판은 U-형상으로 휘어져 있어, 유리 기판은 레이저 빔에 관하여 수직으로 이동됨으로써, 레이저 빔의 초점은 레이저 빔의 조사 동안 항상 기판 상에 위치한다.
기판의 두께, 볼록한 표면의 형상 등은 미리 알 수 있으므로, 기판의 높이는 이들 데이터에 기초하여 제어되므로 어닐링은 초점을 일정하게 유지하면서 볼록한 기판 표면에 대해 균일하게 수행될 수 있다.
기판의 높이는 고정시킬 수 있고, 렌즈는, 레이저 빔의 초점이 기판 상에 항상 놓이도록, 초점을 이동시킬 수 있게 조정된다.
또한, 조사된 표면까지의 거리는 변위 게이지 등을 사용하여 측정되며, 이에 기초하여, 기판의 높이 또는 초점이 자동으로 변경된다.
레이저 빔을 조사할 때의 기판 온도는 200℃이다.
조사될 레이저 빔의 에너지 분포는 사다리꼴이기 때문에, 초점 깊이는 약 ±400㎛이며, 중심부와 U-형상 볼록 스테이지의 에지부가 레벨차가 약 ±400㎛ 이하일 경우, 레이저 어닐링은 스테이지 및 초점이 전혀 변하지 않더라도 기판 내에서 균일하게 수행될 수 있다.
레이저 어닐링은 조사될 표면의 레벨차에 따라 스테이지 또는 초점이 변화될 경우, 이러한 초점 깊이를 갖는 레이저 빔을 사용하여 극히 균일하게 수행될 수 있다.
스테이지 상의 유리 기판은 2.5㎜/s로 라인 폭방향에 수직하게 이동된다.
레이저 조사 조건은 레이저 빔의 에너지 밀도가 100 내지 500mJ/㎠, 이 예에서는 400mJ/㎠이고, 펄스수는 200(펄스/s)이다. 에너지 밀도는 사다리꼴 레이저 빔의 상측 바닥 부분(최대값을 갖는 부분)의 밀도를 의미한다.
레이저 빔의 조사는 상기 조건하에서 실행된다. 샘플의 어떤 점을 주의깊게 관찰하면, 레이저 빔이 32개 스텝으로 조사되고 있으며, 레이저 빔이 통과하는데 0.4초가 걸리므로, 스캐닝 방식으로 레이저 빔을 조사함으로써, 한 위치에 32개의 펄스가 조사되기 때문이다. 이 예에서는, 상기 32개 조사에서, 초기 몇 회의 조사에서는 조사 에너지 밀도가 점차적으로 증가되고 최종의 몇 회의 조사는 조사 에너지 밀도가 점차적으로 감소되고 있다.
이 상태를 제16도에 개략적으로 도시하였다. 32개 스텝의 전반에서는, 레이저 에너지는, 점차적으로 증가하는 반면(제16도의 A참조), 후반에서는 점차적으로 감소되고 있다(제16도의 B를 참조).
또한, 이 예에서, 분위기 제어가 특히 실행되지 않고, 레이저 빔의 조사가 분위기 내에서 실행된다. 진공 또는 아르곤이나 헬륨, 수소나 질소와 같은 불활성 가스 분위기 하에서 수행될 수도 있다(제1(b)).
그후, 푸셔들은 기판으로부터 떨어져, 기판이 냉각됨으로써, 실리콘막의 수축에 따라 기판을 평탄하게 한다(제1(b)도).
기판 표면 내의 결정도가 균일한 실리콘막 및 막을 갖는 평탄한 기판이 얻어질 수 있다. 그후 TFT는 실시예 1과 동일한 방법으로 제조된다.
이와 같이하여 얻어진 TFT의 임계전압의 분포는 실시예 1과 같이 유리 기판을 평탄화 함이 없이 제조된 TFT와 비교하여 기판 표면 내에서 극히 균일하게 된다.
[실시예 7]
실시예 7에 대해서 제1(a)도 내지 제1(f)도를 참조하여 설명한다.
2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(101)(이 실시예에서, 400 X 500㎜ 스퀘어 및 0.7㎜ 두께의 코닝 1737이 사용되었으며, 코닝 7059, OA2, NA45 등의 또 다른 유리 기판이 사용될 수 있음은 물론이다)상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
비정질 실리콘막을 결정화하기 위해서, 이 막에는 하이 파워 펄스 레이저인 엑사이머 레이저 빔이, 막을 가열하는 동안, 조사된다.
KrF 엑사이머 레이저(248㎚ 파장 및 30ns의 펄스 폭)가 사용되고 있다. 레이저 빔의 크기는 30 X 20 ㎟이다. 레이저 빔의 에너지 밀도가 100 내지 500mJ/㎠, 이 예에서는 370mJ/㎠내에 레이저 빔의 에너지 밀도로 조사된다. 결정도는, 레이저 빔의 상기 조사전에, 미리 약 220mJ/㎠의 에너지로 상기 막에 레이저 빔을 조사함으로써 더욱 증진된다.
이 상태에서, 실리콘막이 결정화되기 냉각된 후에 실리콘막의 수축에 의해서 기판이 휘어지는 것을 방지하기 위해서, 레이저 조사 방법이 다음과 같이 수행된다.
유리 기판은, 제8도에 도시된 바와 같이, 볼록한 스테이지 상에 장착되고, 유리 기판의 에지들은 금속 등으로 제조된 적절한 푸셔에 의해 고정되도록 푸쉬되어, 볼록 형상으로 변형된다.
스테이지는, 제9도에 도시한 바와 같이, 가열된 헬륨가스가 기판 아래로 흘러 나가 순환될 수 있게 하는 기구를 가지므로, 기판을 소망하는 온도로 유지한다.
이 상황에서, 레이저 처리가 기판에 대해 수행된다. 레이저 빔은 앞 뒤, 좌 우로 이동되어 서로 중첩이 되게 기판에 대해 조사된다.
기판의 어떤 점에 대해서, 레이저 조사의 시행 회수는 2 내지 5회가 된다.
조사될 기판이 볼록 형태로 휘어지기 때문에, 유리 기판은 레이저 빔에 관하여 수직으로 이동되므로 레이저 빔의 초점은 항상 기판 상에 위치한다. 기판의 두께, 볼록한 표면의 형상 등은 미리 알 수 있으므로, 기판의 높이는 이들 데이터에 기초하여 제어되므로 어닐링 처리는 초점을 일정하게 유지하면서 볼록한 기판 표면에 대해 균일하게 수행될 수 있다.
기판의 높이는 고정되어 있으며, 렌즈는 레이저 빔의 초점이 기판 상에 항상 놓이도록, 초점을 이동시키기 위해 조종되게 된다.
또한, 조사된 표면까지의 거리는 변위 게이지 등을 사용하여 측정되며, 이에 기초하여, 기판의 높이 또는 초점이 자동으로 변경된다.
레이저 빔을 조사할 때의 기판 온도는 200℃이다.
그후, 푸셔들은 기판으로부터 떨어져, 기판이 냉각됨으로써, 실리콘막의 수축에 따라 기판을 평탄화한다(제1도(b)).
이러한 방식으로, 기판 표면 내의 결정도가 균일한 실리콘막 및 막을 갖는 평탄한 기판이 얻어질 수 있다. 그 후, TFT는 실시예 1과 동일한 방법으로 제작된다.
TFT의 임계전압의 분포는 실시예 1과 같이 유리 기판을 평탄화 함이 없이 측정된 TFT와 비교하여 기판 표면 내에서 극히 균일하게 된다.
[실시예 8]
실시예 8을 제1(a)도 내지 제1(f)도를 참조하여 설명한다.
2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(101)(이 실시예에서, 400 X 500㎜ 스퀘어 및 0.7㎜ 두께의 코닝 1737이 사용되었으며, 코닝 7059, OA2, NA45 등의 또 다른 유리 기판이 사용될 수 있음은 물론이다)상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
비정질 실리콘막을 결정화하기 위해서, 이 막에는 하이 파워 펄스 레이저인 엑사이머 레이저 빔이, 막을 가열하는 동안, 조사된다. 이 공정에서는, 오목 형태로 휘어진 유리 기판이 동시적으로 평탄화된다.
이 실시예에서, 결정화는 실시예 4와 같이, 제14(a)도 및 제14(b)도에 도시한 광학 시스템을 갖는 레이저 어닐링 장치를 사용하여 수행된다. 레이저 어닐링을 위한 여러 가지 조건이 실시예 4의 것들과 동일하다.
제10도에 도시한 바와 같이, 유리 기판은 U-형상 볼록 스테이지 상에 장착되고, 이것은 제12도에 도시한 레이저 어닐링 장치의 레이저 어닐링 처리실 내에 배치되며, 유리 기판의 에지들은 금속 등으로 만들어진 적합한 푸셔에 의해 고정되도록 푸쉬되어, 기판을 U-형상으로 굴곡시킨다.
스테이지는 제9도에 도시한 바와 같이, 가열된 헬륨가스가 기판 아래로 흘러 나가 순환될 수 있게 하는 기구를 가지므로, 기판을 소망하는 온도로 유지한다.
레이저 처리는 조사될 대상물에 관하여 상대적으로 직선 레이저 빔이 시프트되는 동안 수행된다. 직선 레이저 빔이 시프트되는 방향은 직선 레이저 빔에 거의 수직하며, 조사될 기판의 U-형상으로 굴곡된 표면 내에 포함된 직선은 직선 레이저 빔과 거의 평행하다.
제11도에 도시한 바와 같이, 조사될 기판은 볼록한 U-형상으로 휘어져 있어, 유리 기판은 레이저 빔에 관하여 수직으로 이동됨으로써, 레이저 빔의 초점은 레이저 빔의 조사 동안 항상 기판 상에 위치한다.
기판의 두께, 볼록한 표면의 형상 등은 미리 알 수 있으므로, 기판의 높이는 이들 데이터에 기초하여 제어되므로 어닐링은 초점을 일정하게 유지하면서 볼록한 기판 표면에 대해 균일하게 수행될 수 있다.
기판의 높이는 고정되고, 렌즈는, 레이저 빔의 초점이 기판 상에 항상 놓이도록, 초점을 이동시키기 위해 조정된다.
또한, 조사될 표면까지의 거리는 변위 게이지 등을 사용하여 측정되며, 이에 기초하여, 기판의 높이 또는 초점이 자동으로 변경된다.
조사될 레이저 빔의 에너지 분포는 사다리꼴이기 때문에, 초점깊이는 약 ±400㎛이며, 중심부와 U-형상 볼록 스테이지의 에지 부분간의 레벨차가 약 ±400㎛ 이하일 경우, 레이저 어닐링은 스테이지 및 초점이 전혀 변하지 않더라도 기판 내에서 균일하게 수행될 수 있다.
레이저 어닐링은 조사될 표면의 레벨차에 따라 스테이지 또는 초점이 변화될 경우, 이러한 초점 깊이를 갖는 레이저 빔을 사용하여 극히 균일하게 수행될 수 있다.
더욱이, 레이저 빔을 조사할 때의 기판 온도는 200℃이다.
그후, 푸셔들은 기판으로부터 떨어지고, 기판이 냉각됨으로써, 실리콘막의 수축에 따라 기판을 평탄하게 한다(제1(b)도).
이러한 양상에서, 기판 표면 내의 결정도가 균일한 실리콘막 및 막을 갖는 평탄한 기판이 얻어질 수 있다. 그후, TFT는 실시예 1과 동일한 방법으로 제작된다.
TFT의 임계전압의 분포는 실시예 1과 같이 유리 기판을 평탄화 함이 없이 제조된 TFT와 비교하여 기판 표면 내에서 극히 균일하게 된다.
[실시예 9]
실시예 9에 따른 TFT를 제조하는 과정을 제1(a)도 내지 제1(f)도를 참조하여 설명한다.
2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(101)(이 실시예에서, 100㎜ 스퀘어의 코닝 7059이 사용되었으며, 코닝 1737, OA2, NA45 등의 또 다른 유리 기판이 사용될 수 있다) 상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
이어서, 10ppm의 니켈 아세테이트 수성 용액이 실리콘 표면상에 코팅되고, 니켈 아세테이트층은 스핀 코팅에 의해서 형성된다. 표면 활성제가 니켈 아세테이트 수성 용액에 첨가되는 것이 좋다. 니켈 아세테이트층은 매우 얇기 때문에, 이것이 막 형상으로 될 필요가 없지만, 후속하는 공정에서발생하는 문제와 무관하게 된다(제1(a)도).
다음에, 유리 기판은 4시간 동안 550℃에서 열적으로 어닐되어 비정질 실리콘막을 결정화한다. 이 상태에서, 니켈은 결정핵으로서 작용하며, 비정질 실리콘막의 결정화를 촉진하게 된다.
짧은 시간 구간 동안 저온(코닝 7059의 변형점 이하), 즉 4시간 동안 550℃에서 처리가 행해질 수 있는 것은 니켈의 작용에 의해서 야기된다. 상세한 것은 일본 특허 공개 공부 제6-244104호에 개시되어 있다.
촉매 원소의 농도는 1 X 1015내지 1 X 1019atoms/㎤인 것이 좋다. 1 X 1019atoms/㎤ 이상의 높은 농도일 때, 금속 성질이 실리콘 상에 나타나 반도체 특성이 사라진다. 이 실시예에서 실리콘막 내의 촉매 원소의 농도는 막 내에서 최소한 1 X 1017내지 1 X 1018atoms/㎤이다. 이들 값은 SIMS로 분석 및 측정된 실리콘막 내의 촉매 원소의 농도에 대한 최소값임을 유의하길 바란다.
이와 같이하여 , 결정질 실리콘막이 얻어진다.
이 상황에서, 유리 기판은 결정질 실리콘막이 위에 형성되는 표면에 대해 휘어져, 오목하게 된다. 중심부와 기판의 주변부 간의 레벨차는 약 50㎛이며, 휘어진 정도는 크기, 두께, 및 유리 기판의 종류에 따라 다르다.
결정질 실리콘막의 결정도를 더욱 증진시키기 위해서, 하이 파워 펄스 레이저인 엑사이머 레이저 빔이 막에 조사된다.
이 실시예에서, 제12도, 제13(a)도 및 제13(b)도에 도시한 실시예 2를 참조하여 기술된 레이저 어닐링 장치가 사용된다.
제17도는 스테이지의 구성예를 도시한 것이다.
평탄화된 유리 기판을 스테이지 상에 고정하고 장착하기 위한 수단으로서, 예컨대 스테이지(201)의 상측면 상에 복수의 흡착구(202)가 설치되어 있다. 이 흡착구(202)는 구멍으로 되어 있으며, 평탄면은 흡착구(202)가 없는 부분에 형성되게 된다.
제17(b)도는 홈(groove: 그루브)(212)이 스테이지(211)의 상면에 한정되어 있음을 도시하고 있다. 상기 홈(212)은 스테이지의 중앙부에서 흡착구(213)와 접하고 있고, 평탄면은 홈(212)이 없는 부분에 형성되어 있다.
제17(c)도는 스테이지(221)의 상측면 상에 제공되며, 평탄면은 이들 돌(222)의 상측면 및 스테이지의 주변부에 형성되어 있다 또한, 흡착구(223)는 속이 비도록 형성된다.
제17(a)도 내지 제17(d)도는, 흡착구(1223)를 속이 비도록 함으로서, 평탄면 상에 유리 기판이 진공 흡착되는 것을 도시하고 있다. 이러한 양상에서 유리 기판의 하측면은 스테이지의 평탄면과 접촉하게 된다. 다음에, 이 상태에서, 레이저 어닐링이 실행된다.
스테이지의 상측면 상에 평탄면은 흡착에 관계되는 부분을 제외하고는 평탄하기 때문에, 상기 평탄면 상측면과 접하는 유리 기판은, 스테이지의 평탄면에 따라서 평탄하게 되어 있다.
이러한 진공-흡착 방법에서, 유리 기판의 배치 및 제거는 매우 쉽고 또한 단 시간 내에 실행된다. 또한, 유리 기판 상에는 레이저 빔의 조사를 방해하는 어떠한 장애물도 없기 때문에, 레이저 빔이 유리 기판의 전면에 균일하게 조사된다.
스테이지의 평탄면은 가능한 평탄한 것일 수도록 좋다. 그러나, 평탄면 상에 장착된 유리 기판 상의 결정질 실리콘막은, 필요한 레벨의 균일성을 갖도록, 직선 레이저 빔을 사용하여 어닐링 처리될 수 있으면 충분하다.
예컨대, 평탄면은, 유리 기판의 조사 표면 상의 레벨 차가 적어도 레이저 빔의 초점 깊이 이하가 되도록 형성되어 있다.
유리 기판을 스테이지와 접촉하는 방법은, 상술한 흡착 방법에 제한되어 있은 것은 아니고, 유리 기판을 평탄화할 수 있고 레이저 어닐링이 실행될 수 있는 것이라면, 어떤 방법을 사용하여도 좋다.
또 다른 방법으로서는, 예컨대, 제17(d)도에서, 유리 기판(1101)의 상측면 상의 주변부 또는 에지부를, 푸셔(1232)로 스테이지(1231)의 평탄면에 대해 기계적으로 가압하여 누르는 것이 있으면, 이러한 양상에서도 레이저 어닐링이 실행될 수 있다.
이러한 경우에는, 유리 기판이 진공 흡착의 경우보다 강한 힘으로 평탄화될 수 있기 때문에, 진공 흡착에 의해 충분하게 평탄화될 수 없을 정도로 강하게 휜 유리 기판을 쉽게 평탄화할 수 있다.
제17(d)도에 도시한 방법과 상기 흡착 방법은 함께 사용되어도 좋다.
스테이지 재료로서는, 석영, 금속, 세라믹 등이, 열저항이 높고 평탄성을 높게 유지하므로 좋다. 이 예에서는, 제17(d)도에 도시한 구조를 갖는 스테이지가 사용되고 있다.
제17(d)도에서 도시한 흡착구(1202)는 직영이 약 1mm이며 10mm의 간격으로 형성되어 있다.
유리 기판(1101)은, 결정질 실리콘막(1103)이 형성된 유리 기판(1101)의 표면이 위쪽으로 향하도록 스테이지(1201)의 평탄면 상에 배치되고, 유리 기판(1101)을 스테이지와 접하도록 하는 진공은 흡착구(1202)부터 발생된다.
유리 기관(1101)은 또한 스테이지(1201)의 평탄면에 따라 스테이지(1201)의 평탄면 내의 레벨차와 동일한 정도로 평탄화된다.
제17(d)도의 구조 외에도, 유리 기판(1101)을 단순하게 스테이지(1201) 상에 배치하는 것뿐만 아니라, 유리 기판을 스테이지 상에 배치한 후에는, 기판의 상측면, 특히 주변부의 상측면에 압력을 가하는 것으로 진공이 형성되기 때문에, 유리 기판이 스테이지와 접촉 상태에 놓이게 된다. 예컨대, 제17(d)도에 도시한 푸셔(1232)는 유리 기판(1101)의 주변부의 상측면을 가압하기 위해 제공된 것으로, 유리 기판이 스테이지와 접촉 상태가 되도록 진공이 형성된다. 다음에, 푸셔는 유리 기판으로부터 분리되고, 그 후 레이저 어닐링이 실행된다.
제17(d)도 내지 제18(d)도는 본 실시예 따라 레이저 빔을 조사하는 과정을 도시한 것이다.
유리 기판(2101) 상에 형성된 비정질 실리콘막을 열적으로 결정화함으로써 결정질 실리콘막(2103)이 얻어지고, 냉각 처리 후에, 이 유리 기판(2101)은 휘어지게 된다. 제18(a)도에 도시한 바와 같이, 유리 기판(2101)은 스테이지(2201) 상에 배치되어 있다.
제18(b)도에서, 휘어진 유리 기판(2101)은 스테이지(2201) 상에 형성된 유리 기판을, 이 예에서는 흡착구(2202) 상에 정착된 유리 기판은 약 5㎛ 정도의 레벨로 평탄화된다.
제18(b)도에서, 직선 레이저 빔은 평탄화된 유리 기판 상의 결정질 실리콘막(2103)에 스캐닝 방법으로 조사된다.
이러한 양상에서는, 유리 기판(2101)이 평탄하게 장착된 상태에서, 직선 레이저 빔이, 그 자체가 휘어진 유리 기판에 무관하게, 초점들의 어떤 시프트도 없이 조사 표면인 결정질 실리콘막에 균일하게 조사된다.
레이저 빔의 조사는 100mJ/㎠ 내지 500mJ/㎠의 레이저 빔의 에너지 밀도에서 실행된다. 결정도는, 상기 레이저 비의 조사 전에, 미리 약 220mJ/㎠의 에너지로 레이저 빔을, 2-스텝 조사로서, 조사 표면 상에 조사하는 것에 의해 더욱 증진된다.
레이저 빔의 조사는 조사할 대상물, 즉 결정질 실리콘막에 대하여 상대적으로 직선 레이저 빔이 시프트되면서 수행된다. 직선 레이저 빔이 시프트되는 방향의 직선 레이저 빔(제14(b)도의 h-방향)에 거의 수직하다. 이 상황에서, 기판의 어떤점을 주의깊게 관찰하면, 2 내지 40 쇼트의 레이저 빔, 예컨대 32쇼트가 기판 상에 조사된다. 또한, 레이저 빔을 조사할 때의 기판 온도는 200℃이다(제1(b)도).
이러한 방법으로, 결정질 실리콘막이 제조된다. 이와 같이 행하여 제조된 결정질 실리콘막은 기판 표면 내에서의 이동도의 분산이 약 ±10%이기 때문에 충분히 균일하다.
이 실시예에서 나타난 평탄화 공정을 통하지 않고 레이저 빔으로 어닐링된 결정질 실리콘막에서는, 기판 표면 내의 이동도의 분산은 약 ±15 내지 40%이다. 따라서, 충분한 균일성을 얻을 수 없다.
따라서, 제조 완료된 결정될 실리콘막에 기초하여, 40 X 50㎣의 제조 면적내의 400 X 300개의 TFT가 실시예 1에 기재된 제조 공정에 따라 제조된다.
TFT의 임계 전압은 제5도에 도시한 바와 같이, 유리 기판을 평탄화함이 없이 제조된 TFT와 비교하여 기판 표면 내에서 매우 균일하다.
[실시예 10]
실시예 2에서는, 광학 시스템의 배열 및 스테이지의 구조가 사용된 예를 도시하고 있으며, 실시예 1의 것과는 상이하다.
실시예 1과 같이, 제1(a)도 내지 제1(f)도에서, 2000Å의 두께를 갖는 하부 실리콘 산화막(102)은 유리 기판(101)(이 실시예에서, 100㎜ 스퀘어 코닝 1737이 사용되었으며, 코닝 7059, OA2, NA45 등의 또 다른 유리 기판이 사용될 수 있음은 물론이다)상에 형성되며, 500Å의 두께를 갖는 비정질 실리콘막(103)은 플라즈마 CVD에 의해서 하부 실리콘 산화막(102) 상에 순차적으로 형성된다.
이어서, 10ppm의 니켈 아세테이트 수성 용액이 실리콘 표면상에 코팅되고, 니켈 아세테이트층은 스핀 코팅에 의해서 형성된다. 표면 활성제가 니켈 아세테이트 수성 용액에 첨가되는 것이 좋다. 니켈 아세테이트층은 매우 얇기 때문에, 이것이 막 형상으로 형성하지 않아도, 후속하는 공정에서의 발생하는 문제와는 무관하다(제1(a)도).
다음에, 유리 기판은 4시간 동안 550℃에서 열적으로 어닐되어 비정질 실리콘막을 결정화한다. 이 상태에서, 니켈은 결정핵으로서 작용하며, 비정질 실리콘막의 결정화를 촉진하게 된다. 코닝 1737 기판의 변형점은 667℃이며, 550℃의 어닐링 온도는 변형점 이하이다.
열적으로 기판을 결정화한 후, 유리 기판이 냉각될 때, 실리콘막은 수축하여 기판은 오목한 형태로 휘어진다.
짧은 시간 구간 동안 저온(코닝 1737의 변형점 이하), 즉 4시간 동안 550℃에서 처리가 행해질 수 있는 것은, 니켈의 작용에 의한 것이다. 상세한 것은 일본 특허 공개 공부 제6-244104호에 개시되어 있다. 상기 공보에는 열 어닐링, 예를 들면 550℃(변형점 미만)에서 4시간의 어닐링이 실행되고 열 어닐링시의 온도가 유리 기판의 변형점을 초과하지 않도록 한 것을 개시하고 있다. 그러나, 온도는, 유리 기판이 열적으로 결정화할 때 현저하게 변형되는 것을 방지하도록 결정되고 있다.
이러한 양상에서, 유리 기판은 결정질 실리콘막이 형성되는 표면을 따라서 오목한 형상으로 형성된다.
이 예에서, 중심부와 기판의 주변부 간의 레벨차는 약 200㎛이며, 휘어진 정도는 크기, 두께, 및 유리 기판의 종류에 따라 다르게 된다.
결정질 실리콘막의 결정도를 더욱 증진시키기 위해서, 하이 파워 펄스 레이저인 엑사이머 레이저 빔이 막에 조사된다.
레이저 어닐링 장치는 실시예 1에서와 같이 제6도에 도시한 구조를 가지고 있다.
사용된 발진기는 LUMNICS 사에서 제조한 EX748이다. 발진기로부터 발진된 레이저 빔은 KrF 엑사이머 레이저 빔(248㎚ 파장 및 25㎱의 펄스 폭)이다.
또 다른 형태의 레이저뿐만 아니라 또 다른 형태의 엑사이머 레이저를 사용하여도 좋다. 그러나, 펄스 발진기의 레이저 빔은 사용할 필요가 있음을 유의하길 바란다.
발진된 레이저 빔은 레이저 빔의 형상을 변형하기 위해서 제14(a)도 및 제14(b)도에 도시한 바와 같은 광학 시스템으로 도입된다.
광학 시스템으로 비추어지기 직전의 레이저 빔은 약 3 X 2㎠의 직사각형이나, 레이저 빔은 광학 시스템에 따라서, 길이가 약 10 내지 30㎝이며 폭이 0.01 내지 0.3㎝인 가느다란 빔(직선빔)으로 가공된다. 광학 시스템을 통과한 레이저 빔의 에너지는 최대 800mJ/shot이다.
레이저 빔이 이러한 가느다란 빔으로 가공 처리되는 이유는 가공성을 개선하기 위한 것이다. 직선빔이 샘플에 조사될 때, 레이저 빔의 길이가 샘플의 폭보다 길면, 샘플은 한 방향으로 이동됨으로써, 전체 샘플에 레이저 빔을 조사하게 한다.
빔의 길이가 샘플의 폭보다 짧더라도, 직사각형 빔과 비교하여 공정시 발생하는 문제를 감소된다. 그러나, 이 경우, 샘플에 관해 상대적으로 빔을 수직 및 수평으로 이동시킬 필요가 있다.
레이저 빔이 위에 조사되는 기판(샘플)용 스테이지(베이스)는 컴퓨터에 의해서 제어되며, 직선 레이저 빔의 라인 방향에 수직하게(제8도, I-방향) 이동되도록 설계되어 있다.
스테이지에 레이저 빔의 선방향으로 이동하기 위한 기능이 구비된 경우, 빔폭이 샘플의 빔 폭보다 짧더라도, 전체 샘플에 대한 레이저 공정은 가능하다.
직선 레이저 빔으로 레이저 빔을 가공하는 광학 시스템은, 다른 실시예의 경우에서와 같이 동일하여도 좋다.
광학 시스템은 본 발명에서 필요로 하는 빔 현상으로 레이저 빔을 변형할 수 있다면 그에 한정되지 않는다.
레이저 빔은 직선형으로 형상화되며, 조사될 표면상의 레이저 빔의 면적은 300㎜ X 1㎜이다. 직선 레이저 빔의 폭은 레이저 빔의 최대 에너지 값의 폭의 반이 된다.
열 결정화 공정을 통해서 오목한 형태로 휘어진 유리 기판은 레이저 어닐링 장치의 스테이지(베이스)에 의해 강제적으로 평탄화 및 고정된다.
이 예에서는, 제17(d)도에 도시한 구조를 갖는 스테이지가 사용되고 있다. 제17(d)도에서, 이 예에서의 푸셔(232)는 세라믹으로 제조되어 있으나, 금속, 석영 등으로 제조하여도 좋다. 열저항이 높고 열팽창이 덜한 물질로 만들어지는 것이 좋다.
유리 기판(101)이 스테이지(231)로 이송되어 장착될 때, 푸셔(232)는유리 기판(101)이 스테이지와 고정되도록 접촉 상태로 하고, 유리 기판(101)의 상측 주변부 위를 자동으로 누른다.
유리 기판(101)은 스테이지(231)의 평탄면에 따라 평탄화되어 고착된다. 평탄화된 유리 기판은 표면 내에 레벨 차가 약 10㎛이다.
이 방식으로, 레이저 빔은 스테이지(베이스) 상에 배치된 유리 기판에 조사된다.
레이저 빔의 조사는 조사할 대상물, 즉 결정질 실리콘막에 대하여 상대적으로 직선 레이저 빔이 시프트되면서 수행된다. 직선 레이저 빔이 시프트되는 방향은 직선 레이저 빔의 거의 수직하다(제13(b)도, I-방향). 이 상황에서, 기판의 어떤점을 보면, 2 내지 20 쇼트의 레이저 빔, 예를 들면 15쇼트가 기판에 조사된다.
레이저 빔의 조사는 100mJ/㎠ 내지 500mJ/㎠ 이내, 예를 들면 370mJ/㎠ 의 레이저 빔의 에너지 밀도에서 수행된다. 결정도는, 레이저 빔의 조사 전에 미리 약 220mJ/㎠ 의 에너지로 레이저 빔을, 2-스텝 조사로서 조사 표면 상에 조사함으로써 더욱 증진된다.
또한, 레이저 빔을 조사할 때의 기판 온도는 200℃이다(제1(b)도).
더욱이, 본 예에서, 분위기 제어는 특정하게 수행되지 않으며, 레이저 빔의 조사는 그러한 분위기에 수행된다. 진공 또는 아르곤이나 헬륨, 수소나 질소와 같은 불활성 가스 분위기 하에서 수행될 수도 있다.
이러한 방법으로, 기판 표면 내에 균일한 결정도를 갖는 결정질 실리콘막이 얻어질 수 있다.
그 후, TFT는 실시예 1과 같은 결정질 실리콘막을 사용하여 제조된다.
TFT의 임계 전압은 유리 기판을 평탄화함이 없이 제조된 TFT와 비교하여 기판 표면 내에서 매우 균일하다.
본 발명에서는, 결정질 실리콘 막이 형성되는 기판이, 가열 및 냉각 처리 후 휘어지게 되는 것을 억제하므로, 기판이 평탄화될 수 있다.
본 발명에서는, 결정질 실리콘막이 형성되는 유리 기판을 평타화할 수 있고, 기판 표면 내에, 균일하고 높은 결정도를 갖는 결정질 실리콘막을, 레이저 조사 공정 후에도 얻을 수 있다.
기판 표면 내에 임계 전압에서 균일한 결정질 실리콘 TFT를 제조할 수 있다.
본 발명은 유리 기판 상에 다수의 TFT을 제조할 때 유리 기판의 면적이 커지는 경우에 특히 효과적이다.
유리 기판을 사용하는 액정 디스플레이를 형성함에 있어서, 셀 쌍은 기판이 평탄하게 되므로 용이하게 그리고 확실하게 제조될 수 있다.
상술한 바와 같이, 본 발명은 산업 측면에서 유용한 것이다.

Claims (27)

  1. 반도체 장치 제조 방법에 있어서, 유리 기판 또는 유리 기판 상에 형성된 실리콘 산화막 상에 비정질 실리콘막으로 이루어진 반도체 막을 형성하는 단계; 상기 유리 기판의 변형점 및 연화점 사이의 온도 범위에서, 볼록하게 굴곡된 기판상의 상기 유리 기판과 상기 비정질 실리콘막을 가열처리하여, 상기 유리 기판을 볼록하게 굴곡된 형상을 갖도록 형성하는 가열 단계와; 상기 유리 기판이 평탄화되도록, 상기 유리 기판을 냉각 처리하여 평탄화하는 단계; 및 상기 실리콘막에 대해 레이저 어닐링 공정을 행하는 단계를 포함하는 반도체 장치 제조 방법.
  2. 제1항에 있어서, 상기 반도체 막은 상기 가열 단계에서 결정화되는 반도체 장치 제조 방법.
  3. 반도체 장치 제조 방법에 있어서, 유리 기판 또는 상기 유리 기판 상에 형성된 실리콘 산화막 상에 비정질 실리콘막으로 이루어진 반도체 막을 형성하는 단계; 상기 유리 기판의 변형점 과 상기 유리 기판의 연화점 사이의 온도 범위에서 볼록하게 굴곡된 표면 상의 상기 유리 기판과 상기 비정질 실리콘 막을 가열처리하여 상기 유리 기판을 볼록하게 굴곡된 형상으로 형성하는 가열 단계와; 상기 유리 기판이 평탄화되도록, 상기 기판을 냉각 처리하여 평탄화하는 단계; 상기 실리콘 막에 대해 레이저 어닐링 공정을 행하는 단계; 및 각각의 상기 레이저 어닐링 공정 후의 실리콘 막을 사용하는 활성층을 갖는 복수의 박막 트랜지스터를 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  4. 제3항에 있어서, 상기 반도체 막은 상기 가열 단계에서 결정화되는 반도체 장치 제조 방법.
  5. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 형성된 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 굴곡된 표면을 갖는 베이스(base) 상에 상기 유리 기판을 배치시키는 단계; 상기 유리 기판을, 이 유리 기판의 변형점에 가깝게, 가열 처리하는 단계; 및 상기 유리 기판이 평탄화되도록, 상기 유리 기판을 냉각 처리하여 평탄한 상태로 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  6. 제5항에 있어서, 상기 냉각 단계 후에, 상기 결정화된 실리콘막에 레이저 빔을 조사하는 단계를 더 포함하는 반도체 장치 제조 방법.
  7. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 볼록하게 굴곡된 표면을 갖는 베이스 상에 상기 유리 기판을 배치시키는 단계; 상기 유리 기판을, 이 유리 기판의 변형점에 가까운 온도로, 가열 처리하여, 상기 유리 기판 및 상기 비정질 실리콘 막을 볼록하게 굴곡된 형상으로 형성하는 단계; 및 상기 유리 기판이 평탄화되도록, 상기 유리 기판을, 냉각 처리하여 평탄한 상태로 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  8. 제7항에 있어서, 상기 냉각 단계 후에, 상기 실리콘 막에 레이저 빔을 조사하는 단계를 더 포함하는 반도체 장치 제조 방법.
  9. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 형성된 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; U 형상으로 볼록하게 굴곡된 표면을 갖는 베이스 상에 상기 유리 기판을 배치시키는 단계; 상기 유리 기판을, 이 유리 기판의 변형점에 가까운 온도로, 가열 처리하여 상기 비정질 실리콘 막을 결정화하는 단계; 및 상기 유리 기판이 평탄화되도록, 상기 유리 기판을 냉각 처리하여 평탄한 상태로 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  10. 제9항에 있어서, 상기 냉각 단계 후에, 상기 결정화된 실리콘 막에 레이저 빔을 조사하는 단계를 더 포함하는 반도체 장치 제조 방법.
  11. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; U 형상으로 볼록하게 굴곡된 표면을 갖는 베이스 상에 상기 유리 기판을 배치시키는 단계; 상기 유리 기판을, 이 유리 기판의 변형점에 가까운 온도로, 가열 처리하는 단계; 및 상기 유리 기판이 평탄화되도록, 상기 유리 기판을 냉각 처리하여 평탄한 상태로 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  12. 제11항에 있어서, 상기 냉각 단계 후에, 상기 실리콘 막에 레이저 빔을 조사하는 단계를 더 포함하는 반도체 장치 제조 방법.
  13. 반도체 제조 방법에 있어서, 평탄한 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; U 형상으로 볼록하게 굴곡된 표면을 갖는 베이스를 따라 상기 유리 기판을 배치시키는 단계; 상기 유리 기판을, 이 유리 기판의 변형점에 가까운 온도로, 가열 처리하여 볼록하게 굴곡된 형상으로 형성함으로써, 상기 비정질 실리콘을 결정화하는 단계; 실온과 상기 유리 기판의 변형점의 70% 사이의 온도로 상기 유리 기판을 유지하면서 상기 결정화된 실리콘 막에 레이저 빔을 조사하는 단계; 및 상기 유리 기판을, 이 유리 기판이 평탄화되도록, 냉각 처리하여 평탄한 상태로 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  14. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 비정질 실리콘 막이 형성되어 있는 상기 유리 기판을, U 형상으로 볼록하게 굴곡된 표면을 갖는 베이스를 따라, 배치시키는 단계; 상기 유리 기판을, 이 유리 기판의 변형점에 가까운 온도로, 가열 처리하여 볼록하게 굴곡된 형상으로 형성으로 형성하는 단계; 실온과 상기 유리 기판의 변형점의 70% 사이의 온도로 상기 유리 기판을 유지하면서 상기 비정질 실리콘막에 레이저 빔을 조사하는 단계; 및 상기 유리 기판을 냉각 처리하는 단계를 포함하는 반도체 장치 제조 방법.
  15. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; U-형상으로 볼록하게 굴곡된 표면을 갖는 베이스를 따라 상기 유리 기판을 배치시키는 단계; 상기 유리 기판의 아래 쪽 에지를 상기 베이스 쪽으로 눌러서, 상기 유리 기판이 상기 베이스를 따라 휘도록 하는 단계; 실온과 상기 유리 기판의 변형점의 70% 사이의 온도로, 상기 유리 기판을 유지하는 단계; 상기 유리 기판이 평탄화되도록, 상기 유리 기판을 냉각 처리하여 평탄한 상태로 형성하는 단계; 및 상기 유지 단계 후에 상기 결정화된 실리콘막에 레이저 빔을 조사하는 단계를 포함하는 반도체 장치 제조 방법.
  16. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; U-형상으로 볼록하게 굴곡된 표면을 갖는 베이스 상에 상기 유리 기판을 배치시키는 단계; 상기 유리 기판을 가열 처리하는 단계; 상기 유리 기판의 에지를 상기 베이스 쪽으로 눌러서 상기 유리 기판이 상기 베이스를 따라 휘도록 하는 단계; 상기 유리 기판을 휘게 하는 동안, 온도를, 실온에서 상기 유리 기판의 변형점의 70%의 사이에 유지하는 단계; 상기 휘어진 기판 상의 비정질 실리콘막에 레이저 빔을 조사하는 단계; 및 상기 조사 단계 후의 상기 유리 기판이 평탄화되도록, 냉각 처리하는 단계를 포함하는 반도체 장치 제조 방법.
  17. 반도체 장치 제조 방법에 있어서, 평탄한 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 볼록하게 굴곡된 표면 상에 유리 기판을 장착하는 단계; 상기 유리 기판을 가열 처리하여 상기 유리 기판을 굴곡된 형상으로 형성하는 단계; 상기 유리 기판을 냉각 처리하여 평탄화하는 단계; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 조사함으로써 상기 유리 기판의 표면을 레이저 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  18. 반도체 장치 제조 방법에 있어서, 가열 처리에 의해 결정질 실리콘막을 얻기 위해서, 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 볼록하게 굴곡된 스테이지 상에 상기 유리 기판을 장착하는 단계; 상기 유리 기판 및 상기 비정질 실리콘 막을 가열 처리하여 상기 비정질 실리콘 막을 결정화하는 단계; 상기 유리 기판을 냉각 처리하여 평탄화하는 단계; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 조사함으로써 상기 결정화된 실리콘 막을 레이저 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  19. 반도체 장치 제조 방법에 있어서, 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 상기 유리 기판을 볼록하게 굴곡된 스테이지 상에 장착하는 단계; 상기 유리 기판과 상기 비정질 실리콘 막을 가열 처리하여 상기 비정질 실리콘 막을 결정화하는 단계; 상기 유리 기판을 평탄화되도록 상기 유리 기판을 냉각 처리하는 단계; 상기 유리 기판의 하측면이 상기 스테이지의 평탄면과 접하도록, 상기 평탄면을 갖는 상기 스테이지 상에 상기 유리 기판을 장착하는 단계; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 조사함으로써 상기 결정질 실리콘막을 레이저 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  20. 반도체 장치 제조 방법에 있어서, 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 상기 유리 기판을 볼록하게 굴곡된 스테이지 상에 장착하는 단계; 상기 유리 기판 및 상기 비정질 실리콘 막을 가열 처리하여 상기 비정질 실리콘 막을 결정화하는 단계; 상기 유리 기판을 평탄화되도록 상기 유리 기판을 냉각 처리하는 단계; 및 증기하에서 상기 유리 기판의 하측면이 상기 스테이지의 평탄면에 흡착하도록, 상기 평탄면을 갖는 상기 스테이지 상에 상기 유리 기판을 장착하는 단계; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 조사함으로써 상기 결정질 실리콘막을 레이저 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  21. 반도체 장치 제조 방법에 있어서, 유리 기판 상에 비정질 실리콘으로 이루어진 반도체 막을 형성하는 단계; 상기 유리 기판을 볼록하게 굴곡된 스테이지 상에 장착하는 단계; 상기 유리 기판 및 상기 비정질 실리콘 막을 가열 처리하여 상기 비정질 실리콘 막을 결정화하는 단계; 상기 유리 기판이 평탄화되도록 상기 유리 기판을 냉각 처리하는 단계; 상기 유리 기판의 상측면을 눌러서 상기 유리 기판의 하측면이 상기 스테이지의 평탄면에 근접하도록 상기 평탄면을 갖는 상기 스테이지 상에 상기 유리 기판을 장착하는 단계; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 조사함으로써 상기 결정질 실리콘막을 레이저 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  22. 반도체 제조 방법에 있어서, 유리 기판; 상기 유리 기판을 평탄하게 장착하는 수단을 갖는 스테이지; 및 직선 레이저 빔을 스캐닝하면서 상기 유리 기판 상의 조사 표면에 상기 직선 레이저 빔을 조사하는 수단을 구비하는 반도체 제조 장치.
  23. 레이저 어닐링 장치에 있어서, 유리 기판; 상기 유리 기판이 장착되는 평탄면을 갖는 스테이지; 상기 스테이지의 평탄면에 상기 유리 기판의 하측면을 접촉시키는 수단; 및 직선 레이저 빔을 스캐닝하면서 상기 유리 기판 상의 조사 표면에 상기 직선 레이저 빔을 조사하는 수단을 구비하는 레이저 어닐링 장치.
  24. 레이저 어닐링 장치에 있어서, 가열 처리에 의해 결정화된 실리콘막을 갖는 유리 기판; 상기 유리 기판을 평탄하게 장착하는 수단을 갖는 스테이지; 및 직선 레이저 빔을 스캐닝하면서 상기 유리 기판에 형성된 상기 결정질 실리콘막에 상기 직선 레이저 빔을 조사하는 수단을 구비하는 레이저 어닐링 장치.
  25. 레이저 어닐링 장치에 있어서, 가열 처리에 의해 결정화된 결정질 실리콘막을 갖는 유리 기판; 상기 유리 기판이 장착되는 평탄면, 및 상기 유리 기판의 하측면이 상기 평탄면에 접촉되도록 하는 수단을 갖는 스테이지; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 상기 결정질 실리콘막에 조사하는 수단을 구비하는 레이저 어닐링 장치.
  26. 레이저 어닐링 장치에 있어서, 가열 처리에 의해 결정화된 결정질 실리콘막을 갖는 유리 기판; 상기 유리 기판이 장착되는 평탄한 표면을 가지며, 증기하에서 상기 유리 기판의 하측면을 상기 평탄면에 흡착하기 위한 수단을 갖는 스테이지; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 상기 결정질 실리콘막에 조사하는 수단을 구비하는 레이저 어닐링 장치.
  27. 레이저 어닐링 장치에 있어서, 가열 처리에 의해 결정화된 실리콘막을 갖는 유리 기판; 상기 유리 기판이 장착되는 평탄한 표면을 가지며, 상기 유리 기판을 상측면을 누르는(pressing) 수단을 갖는 스테이지; 및 직선 레이저 빔을 스캐닝하면서 상기 직선 레이저 빔을 상기 결정질 실리콘막에 조사하는 수단을 구비하는 레이저 어닐링 장치.
KR1019960028934A 1995-07-19 1996-07-18 반도체 장치 제조 방법 및 제조 장치 KR100303111B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP20537995A JP3511422B2 (ja) 1995-07-19 1995-07-19 半導体作製方法
JP95-205379 1995-07-19
JP95-215406 1995-07-31
JP21540695 1995-07-31
JP95-219533 1995-08-04
JP21953395 1995-08-04
JP23330695A JP3886554B2 (ja) 1995-08-18 1995-08-18 レーザーアニール方法
JP95-233306 1995-08-18

Publications (1)

Publication Number Publication Date
KR100303111B1 true KR100303111B1 (ko) 2001-12-17

Family

ID=27476253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028934A KR100303111B1 (ko) 1995-07-19 1996-07-18 반도체 장치 제조 방법 및 제조 장치

Country Status (2)

Country Link
US (1) US5907770A (ko)
KR (1) KR100303111B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902616B1 (en) * 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
JP3883592B2 (ja) 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
JP3917231B2 (ja) 1996-02-06 2007-05-23 株式会社半導体エネルギー研究所 レーザー照射装置およびレーザー照射方法
JPH11186189A (ja) * 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
US6156623A (en) * 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6535535B1 (en) 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG143975A1 (en) * 2001-02-28 2008-07-29 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW558861B (en) * 2001-06-15 2003-10-21 Semiconductor Energy Lab Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP3977038B2 (ja) * 2001-08-27 2007-09-19 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
TW540172B (en) * 2002-07-25 2003-07-01 Toppoly Optoelectronics Corp Method of fabricating polysilicon film by excimer laser annealing process
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
CN101677061B (zh) * 2004-03-26 2013-04-03 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
JP5899533B2 (ja) 2011-11-29 2016-04-06 株式会社Ｊｏｌｅｄ 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
KR102515348B1 (ko) 2015-05-28 2023-03-30 에이지씨 가부시키가이샤 유리 기판 및 적층 기판

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059428A (en) * 1976-02-20 1977-11-22 Corning Glass Works Method of forming sagging mold from a glass ceramic
JPS63123015A (ja) * 1986-11-13 1988-05-26 Toyota Motor Corp 曲面液晶セルの製造方法
US5252140A (en) * 1987-07-24 1993-10-12 Shigeyoshi Kobayashi Solar cell substrate and process for its production
DE3731558A1 (de) * 1987-09-19 1989-04-06 Licentia Gmbh Verfahren zur herstellung eines kruemmungsfreien halbleiter/glas-verbundes
JPH02101426A (ja) * 1988-10-11 1990-04-13 Ricoh Co Ltd 液晶表示素子の製造方法
JP2727745B2 (ja) * 1989-08-24 1998-03-18 旭硝子株式会社 曲げ合せガラス及び合せガラス用素板ガラスの曲げ加工方法
FI86054C (fi) * 1990-07-05 1992-07-10 Tamglass Oy Foerfarande och anordning foer boejning av glasskiva.
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5294238A (en) * 1991-03-27 1994-03-15 Semiconductor Energy Laboratory Co., Ltd. Glass substrate for a semiconductor device and method for making same
JP2923700B2 (ja) * 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH05166817A (ja) * 1991-12-13 1993-07-02 Sumitomo Electric Ind Ltd 化合物半導体装置のアニール方法
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
JPH07136885A (ja) * 1993-06-30 1995-05-30 Toshiba Corp 真空チャック
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2663240B2 (ja) * 1994-03-02 1997-10-15 タバイエスペック株式会社 フローティング型バキュームチャック

Also Published As

Publication number Publication date
US5907770A (en) 1999-05-25

Similar Documents

Publication Publication Date Title
KR100303111B1 (ko) 반도체 장치 제조 방법 및 제조 장치
US7513949B2 (en) Method and apparatus for producing semiconductor device
JP3883592B2 (ja) レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
KR100388731B1 (ko) 반도체 장치의 제조 방법
KR100326887B1 (ko) 디스플레이 장치 제조 방법
KR100326885B1 (ko) 반도체장치제조방법
KR100281364B1 (ko) 레이저 처리 방법 및 레이저 처리 장치
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
KR100333153B1 (ko) 반도체장치제작방법
KR20020032551A (ko) 박막 반도체 장치의 제조 방법
JPH07231098A (ja) 半導体装置の作製方法
JPH09260681A (ja) 半導体装置の作製方法
US7504288B1 (en) Method for laser-processing semiconductor device
EP0646950B1 (en) Method for processing a thin film
JPH0950961A (ja) レーザー処理方法及びレーザー処理装置
JPH09129573A (ja) レーザーアニール方法およびレーザーアニール装置
JP3886554B2 (ja) レーザーアニール方法
JP3966923B2 (ja) 半導体作製方法および半導体装置の作製方法
JP3512550B2 (ja) 半導体装置の作製方法
JP3511422B2 (ja) 半導体作製方法
JP3623818B2 (ja) 結晶性珪素膜の作製方法
JP2003100652A (ja) 線状パルスレーザー光照射装置及び照射方法
JP4073671B2 (ja) 半導体装置の作製方法及び表示装置の作製方法
JP4112221B2 (ja) アクティブマトリクス型表示装置
KR100600656B1 (ko) 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한비정질 실리콘막의 결정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee