JP5899533B2 - 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法 - Google Patents

結晶性薄膜の形成方法及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5899533B2
JP5899533B2 JP2013546836A JP2013546836A JP5899533B2 JP 5899533 B2 JP5899533 B2 JP 5899533B2 JP 2013546836 A JP2013546836 A JP 2013546836A JP 2013546836 A JP2013546836 A JP 2013546836A JP 5899533 B2 JP5899533 B2 JP 5899533B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
amount
forming
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013546836A
Other languages
English (en)
Other versions
JPWO2013080252A1 (ja
Inventor
西田　健一郎
健一郎 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2013080252A1 publication Critical patent/JPWO2013080252A1/ja
Application granted granted Critical
Publication of JP5899533B2 publication Critical patent/JP5899533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、結晶性薄膜の形成方法及び薄膜トランジスタの製造方法に関する。
有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置又は液晶表示装置等のアクティブマトリクス駆動型の表示装置では、マトリクス状に構成された複数の画素のそれぞれに薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
薄膜トランジスタは、基板上に、ゲート電極、半導体層（チャネル層）、ソース電極及びドレイン電極が形成されたものであり、チャネル層としてシリコン薄膜を用いることが一般的である。シリコン薄膜は、非結晶のシリコン薄膜（アモルファスシリコン薄膜）と、結晶性を有するシリコン薄膜（結晶性シリコン薄膜）とに大別される。
結晶性シリコン薄膜をチャネル層とする薄膜トランジスタは、非結晶のシリコン薄膜をチャネル層とする薄膜トランジスタと比べて、キャリアの移動度が大きくオン電流特性に優れている。有機ＥＬ表示装置において、有機ＥＬ素子を駆動する薄膜トランジスタ（駆動トランジスタ）には優れたオン電流特性が要求されるので、駆動トランジスタのチャネル層には結晶性シリコン薄膜を用いることが好ましい。
従来、結晶性シリコン薄膜の形成方法の１つとして、基板上に形成されたアモルファスシリコン膜に対してレーザー光を照射することにより、当該アモルファスシリコン膜を結晶化させる方法がある（特許文献１、２）。
特開２０１１−１６５７１７号公報 特開２００３−２２９５８０号公報
しかしながら、レーザー光を用いてアモルファスシリコン膜等の薄膜を結晶化すると、レーザー光の照射によって薄膜の温度が上昇し、薄膜で発生した熱の多くが基板に伝達される。これにより、薄膜からの熱によって基板の温度が上昇し、基板が収縮して反ってしまうという問題がある。基板に反りが発生すると、その後の製造工程において、製造装置のステージ等に基板を固定する際に、基板チャック等を正常に行うことができない場合がある。
また、本願発明者は、基板上の薄膜にレーザー光を照射することよって、基板の反り量や収縮量に異方性があるという新たな課題をも見出した。すなわち、レーザー光の照射によって発生する基板の反りや収縮が基板の縦方向と横方向とで異なるという課題を見出した。このように、基板の反り量や収縮量に異方性が生じると、その後のフォトリソグラフィ工程（露光工程）において、所定の露光を行うことができない場合がある。
特に、表示パネル用の基板の場合、近年の表示パネルの大画面化に伴って基板端部における反り量が大きくなり、上記の問題は顕著になってきている。
本発明は、上記の課題を解決するためになされたものであり、基板の反り量の増加を抑えることができる結晶性薄膜の形成方法及び薄膜トランジスタの製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る結晶性薄膜の形成方法の一態様は、基板を準備する第１工程と、前記基板上に薄膜を形成する第２工程と、前記薄膜に対して、所定の波長の光線を、前記基板に対して相対走査させつつ照射し、前記薄膜の少なくとも所定領域を結晶化する第３工程と、を含み、前記第１工程では、前記基板の最大残留応力の発生方向を特定し、前記第３工程では、特定した前記最大残留応力の発生方向に前記光線を走査することを特徴とする。
本発明によれば、基板の反り量の増加を抑制することができ、また、基板の反り量や収縮量の異方性を改善することができる。
図１は、本発明の実施の形態に係る結晶性薄膜の形成方法における各工程を模式的に示す断面図及び平面図である。 図２Ａは、本発明の実施の形態に係る結晶性薄膜の形成方法におけるレーザー光照射工程において、非結晶のシリコン薄膜にレーザー光を照射する際の様子を模式的に示す斜視図である。 図２Ｂは、本発明の実施の形態に係る結晶性薄膜の形成方法におけるレーザー光照射工程で用いられるレーザー光の強度分布を示す図である。 図３Ａは、基板の横方向と縦方向とについて、レーザー光照射後の基板の反り量を測定した結果を示す図である。 図３Ｂは、基板の横方向と縦方向とについて、レーザー光照射後の基板の収縮量を測定した結果を示す図である。 図４の（ａ）は、非結晶のシリコン薄膜にレーザー光を照射するときの様子を模式的に示す平面図であり、図４の（ｂ）は、（ａ）のレーザー光照射領域周辺における基板温度勾配を模式的に示す図である。 図５は、基板作製時に発生する基板内部の残留応力を説明するための図である。 図６は、本発明の実施の形態に係る結晶性薄膜の形成方法におけるレーザー光照射工程を説明するための図である。 図７Ａは、比較例に係る結晶性薄膜の形成方法におけるレーザー光照射前後の基板反り量の変化を説明するための図である。 図７Ｂは、本実施の形態に係る結晶性薄膜の形成方法におけるレーザー光照射前後の基板反り量の変化を説明するための図である。 図８Ａは、本発明の実施の形態に係る結晶性薄膜の形成方法の効果を説明するための図である。 図８Ｂは、図８Ａの測定条件を説明するための図である。 図９は、本実施の形態に係るボトムゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。 図１０は、本実施の形態に係るトップゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。
本発明に係る結晶性薄膜の形成方法の一態様は、基板を準備する第１工程と、前記基板上に薄膜を形成する第２工程と、前記薄膜に対して、所定の波長の光線を、前記基板に対して相対走査させつつ照射し、前記薄膜の少なくとも所定領域を結晶化する第３工程と、を含み、前記第１工程では、前記基板の最大残留応力の発生方向を特定し、前記第３工程では、特定した前記最大残留応力の発生方向に前記光線を走査するものである。
本態様によれば、基板の最大残留応力の発生方向を特定し、その後、特定した最大残留応力の発生方向に沿って光線を走査させているので、光線の照射によって生じる基板全体としての反り量や収縮量の増加を抑制することができる。これにより、基板の反り量を装置に固定できる範囲内に抑えることができるので、その後の製造工程において、基板チャック等を正常に行うことができる。
さらに、光線照射による温度勾配によって基板の反り量や収縮量に異方性を生じさせることになるが、本態様では、上記のように特定した最大残留応力の発生方向に沿って光線を走査させているので、光線照射によって発生する基板の反り量や収縮量の異方性と基板の残留応力の異方性とが互いの異方性を打ち消し合う方向に作用する。これにより、光線照射後における基板の反り量や収縮量を等方的にすることができるので、その後のフォトリソグラフィ工程における所定の露光を容易に行うことができ、パターンずれの発生を防止することができる。
また、本発明に係る結晶性薄膜の形成方法の一態様において、前記第１工程では、前記基板の反り量を測定することによって、前記反り量が大きい方向を前記最大残留応力の発生方向として特定してもよい。
また、本発明に係る結晶性薄膜の形成方法の一態様において、前記光線は、ＹＡＧレーザー光線、連続発振のレーザー光線及びランプ加熱用光線のいずれかである。
また、本発明に係る結晶性薄膜の形成方法の一態様において、前記第３工程では、前記光線を前記薄膜の全面に照射してもよい。
また、本発明に係る結晶性薄膜の形成方法の一態様において、前記基板は矩形であり、前記最大残留応力の発生方向は、前記基板の長手方向であることが好ましい。
また、本発明に係る結晶性薄膜の形成方法の一態様において、前記基板は、当該基板の前駆体を熱加工により製造されたものである。
また、本発明に係る結晶性薄膜の形成方法の一態様において、前記基板は、当該基板の前駆体が引き伸ばされることにより成形され、前記最大残留応力の発生方向は、前記基板が引き伸ばされた方向であることが好ましい。
また、本発明に係る結晶性薄膜の形成方法の一態様において、前記基板はガラス基板とすることができる。あるいは、本発明に係る結晶性薄膜の形成方法の一態様において、前記基板はプラスチック基板とすることもできる。
また、本発明に係る薄膜トランジスタの製造方法の一態様は、上記の結晶性薄膜の形成方法を用いて、ボトムゲート型の薄膜トランジスタのチャネル領域を形成する工程を含むものである。
以下、本発明の実施の形態における結晶性薄膜の形成方法及び薄膜トランジスタの製造方法について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。また、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。すなわち、本発明は、請求の範囲だけによって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、各図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。
（結晶性薄膜の形成方法）
まず、本発明の実施の形態に係る結晶性薄膜の形成方法について、図１を用いて説明する。図１は、本発明の実施の形態に係る結晶性薄膜の形成方法における各工程を模式的に示す断面図及び平面図である。なお、図１において、（ａ２）〜（ｄ２）は平面図であり、（ａ１）〜（ｄ１）は、それぞれ（ａ２）〜（ｄ２）のＸ−Ｘ線における断面図である。
まず、図１の（ａ１）及び（ａ２）に示すように、基板１１を準備し、基板１１を装置のステージ（基台）１００上に設置して固定する（基板準備工程）。基板１１としては、例えば石英ガラス等のガラス材料によって構成されたガラス基板、又は、透明樹脂等の樹脂材料によって構成された可撓性を有するプラスチック基板を用いることができる。基板１１の設置（基板チャック）は、例えば基板１１の裏面を基台１００の表面に真空チャックにより吸着させることにより行われる。また、基板１１としては、一例として、Ｇ４．５基板（７３０ｍｍ×９２０ｍｍ）を用いることができるが、基板サイズはどの大きさのものであっても構わない。
基板１１を準備する工程では、基板１１の内部に残留する内部残留応力のうちの最大残留応力が発生している方向を特定する。最大残留応力が発生している方向は、例えば、基板１１の横方向（Ｘ軸方向）及び縦方向（Ｙ軸方向）の各両端部における反り量を測定することによって特定することができる。この場合、基板１１の反り量は、基板１１を設置する基台の表面から基板１１の端部下面までの距離を測定することによって求めることができる。例えば、図１の（ａ２）において、矩形の基板１１の両短辺の中心点における反り量（Ｘ軸方向における反り量）と、基板１１の両長辺の中心点における反り量（Ｙ軸方向における反り量）とを測定し、Ｘ軸方向及びＹ軸方向のうち反り量の大きい方を最大残留応力の発生方向として特定することができる。図１の（ａ２）では、Ｘ軸方向における反り量の方が大きくなっているので、基板１１の最大残留応力の発生方向は、Ｘ軸方向、すなわち、基板１１の長手方向である。
なお、基板１１を準備する工程には、その他に、例えばガラス基板の表面に付着した付着物等を除去する基板洗浄工程、ガラス基板表面のアルカリ金属成分を除去するためのガラス基板表面エッチング工程、あるいは、ガラス基板に含まれているアルカリ金属成分が半導体薄膜などに無拡散することを防止するためにＳｉＮ膜やＳｉＯ膜等のアンダーコート層をガラス基板表面に形成するアンダーコート形成工程、等が含まれていても構わない。
次に、図１の（ｂ１）及び（ｂ２）に示すように、基板１１の上方に、非結晶の半導体薄膜等からなる薄膜を形成する（薄膜形成工程）。例えば、基板１１の上方に、アモルファスシリコン膜からなる非結晶のシリコン薄膜１５を形成する。非結晶のシリコン薄膜１５の膜厚は、例えば、３０ｎｍ以上２００ｎｍ以下とすることができる。
次に、図１の（ｃ１）及び（ｃ２）に示すように、非結晶のシリコン薄膜１５を結晶化させるために、所定の波長の光線として所定の光強度分布を有するレーザー光３０を準備し、非結晶のシリコン薄膜１５に対してレーザー光３０を所定の一定速度で走査方向４０に相対走査させて、非結晶のシリコン薄膜１５にレーザー光３０を照射する（レーザー光照射工程）。本実施の形態において、所定の波長の光線としては、ＹＡＧの連続発振型のレーザー（ＣＷレーザー）を用いている。
レーザー光照射工程では、基板準備工程で特定した最大残留応力の発生方向に沿ってレーザー光３０を走査させる。つまり、最大残留応力の発生方向がレーザー光の走査方向４０となるようにレーザー光３０を走査させる。この場合、レーザー光３０の走査方向と最大残留応力の発生方向とが平行するようにレーザー光３０を走査することが好ましい。本実施の形態では、基板１１の最大残留応力の発生方向はＸ軸方向であるので、図１の（ｃ２）に示すように、Ｘ軸方向に沿ってレーザー光３０を走査した。
レーザー光３０の走査によりレーザー光３０が照射された非結晶のシリコン薄膜１５の所定領域は、レーザー光３０による熱エネルギーによってアニールされて結晶化し、例えば結晶質のシリコンとなる。このように、非結晶のシリコン薄膜１５が結晶化されて、結晶化領域を含む結晶性シリコン薄膜１６となる。本実施の形態では、レーザー光３０を非結晶のシリコン薄膜１５の全面に照射して、非結晶のシリコン薄膜１５の全領域を結晶化させている。
なお、レーザー光３０の非結晶のシリコン薄膜１５表面における強度分布形状は、レーザー光３０の走査方向４０に短軸を有するとともに走査方向４０に対して交差する方向に長軸を有する略矩形状である。これにより、非結晶のシリコン薄膜１５表面におけるレーザー光３０の照射形状も、レーザー光３０の走査方向４０に短軸を有するとともに走査方向４０に対して交差する方向に長軸を有する略矩形状となる。また、図１の（ｃ２）のレーザー光３０の上部に図示される曲線は、レーザー光３０の短軸方向における強度分布の一例を示すものであり、例えばガウシアン曲線の強度分布を有する。
その後、非結晶のシリコン薄膜１５へのレーザー光３０の照射を所定の位置まで続けることにより、図１の（ｄ１）及び（ｄ２）に示すように、非結晶のシリコン薄膜１５の所定領域における結晶化が完了する。
ここで、レーザー光照射工程において非結晶のシリコン薄膜１５を結晶化する際の様子について、図２Ａ及び図２Ｂを用いてさらに詳細に説明する。
図２Ａは、本発明の実施の形態に係る結晶性薄膜の形成方法におけるレーザー光照射工程において、非結晶のシリコン薄膜にレーザー光を照射する際の様子を模式的に示す斜視図である。また、図２Ｂは、本発明の実施の形態に係る結晶性薄膜の形成方法におけるレーザー光照射工程で用いられるレーザー光の強度分布（ビームプロファイル）を示す図である。
図２Ａに示すように、基板１１上に形成された非結晶のシリコン薄膜１５をレーザー光３０によって結晶化する際、レーザー光３０は、非結晶のシリコン薄膜１５に対して走査方向４０に相対走査させる。すなわち、レーザー光３０及び基板１１の少なくともいずれか一方を移動させることで、非結晶のシリコン薄膜１５に対してレーザー光３０を相対走査させる。本実施の形態では、レーザー光３０（レーザー光出射装置）を固定し、図２Ａに示すように、非結晶のシリコン薄膜１５が形成された基板１１が設置されたステージ（不図示）を、基板１１の最大残留応力の発生方向であるＸ軸方向の第１方向４１に移動させることによって、非結晶のシリコン薄膜１５に対してレーザー光３０を走査方向４０（Ｘ軸方向における第１方向４１とは反対方向の第２方向）に走査した。なお、Ｘ軸方向の走査が終わる毎に基板１１をＹ軸方向に移動させてさらにＸ軸方向の走査を行い、このＸ軸方向の走査を複数回繰り返し行うことによって、非結晶のシリコン薄膜１５の全領域に対してレーザー光３０を照射させることができる。
レーザー光３０の光源は、本実施の形態のように、連続発振型のレーザー（ＣＷレーザー）であることが望ましい。ＣＷレーザーは、連続的にレーザー光が発振されるため、パルスレーザーよりも高速化が可能である。また、ＣＷレーザーは、パルスレーザーよりも走査速度が１桁以上速いため、スループットを容易に向上させることが可能となる。また、レーザー光３０の波長は４０５ｎｍ〜６３２ｎｍとすることができ、例えば波長が５３２ｎｍのグリーン光を発する半導体レーザーからなるＣＷレーザーを用いることができる。
レーザー光３０は、図２Ｂに示すように、短軸（Ｘ軸）方向における光強度分布がガウシアン分布である凸形状の分布となるように、また、短軸方向に直交する長軸（Ｙ軸）方向における光強度分布がトップフラット状の分布となるように、ビーム成形されている。なお、図２Ｂにおいて、レーザー光３０のビーム半値幅Ｗ１は、レーザー光３０の短軸方向における強度分布の半値幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を表している。また、図２Ｂにおいて、レーザー光３０のビーム長軸幅Ｗ２は、レーザー光３０の長軸方向における強度分布の長軸方向の幅（フラット幅）を表している。このように構成されたレーザー光３０は、非結晶のシリコン薄膜１５に照射される際、レーザー光３０の強度分布の短軸方向を走査方向４０として非結晶のシリコン薄膜１５に対して相対的に走査される。以上のように、図２Ｂに示す強度分布を有するレーザー光３０を用いて非結晶のシリコン薄膜１５に照射することにより、非結晶のシリコン薄膜１５におけるレーザー光３０の照射形状を略矩形状とすることができる。例えば、ビーム半値幅Ｗ１を３２μｍとしビーム長軸幅Ｗ２を３００μｍとし、ビーム長軸幅Ｗ２がビーム半値幅Ｗ１よりも大きくなるように構成することができる。
次に、本発明の実施の形態に係る結晶性薄膜の形成方法の作用効果について、本発明に至った経緯も含めて、図３Ａ〜図８Ｂを用いて以下詳細に説明する。
まず、本願発明者は、基板上に形成された薄膜をレーザー光で結晶化することによって、基板の反り量や収縮量が増加するということを見出した。これは、レーザー光の照射によって薄膜の温度が上昇し、この薄膜で発生した熱が基板に伝導して基板温度が上昇したことに起因する。つまり、レーザー光に基づく熱的負荷によって基板の温度が上昇し、基板が収縮したり反ったりすると考えられる。
特に、薄膜結晶化のレーザー光としてＣＷレーザーを用いた場合、レーザー光照射による薄膜への入熱時間がマイクロ秒オーダー（例えば、５０〜１００μ秒）となる。このＣＷレーザー光の入熱時間は、ナノ秒オーダーであるエキシマレーザーの入熱時間（例えば３０ｎ秒）やＹＡＧパルスレーザーの入熱時間（例えば３０〜１５０ｎ秒）と比べて非常に長い。この結果、ＣＷレーザーを用いて薄膜を結晶化したときに、基板の反りや収縮が発生しやすい。つまり、薄膜結晶化のレーザー光源としてＣＷレーザーを用いた場合に、基板の反り量や収縮量が増加するという現象が顕著に現れる。また、ＹＡＧレーザー光線又はランプ加熱用光線についてもＣＷレーザーと同様に入熱時間が長いので、基板の反り量や収縮量が増加するという現象が顕著に現れる。
さらに、本願発明者は、レーザー光の照射方向（走査方向）とその垂直方向（走査方向と直交する方向）とで、基板面内において反り量や収縮量に異方性が発生することを実験により見出した。この点について、図３Ａ及び図３Ｂを用いて説明する。
図３Ａは、基板の横方向と縦方向とについて、レーザー光照射後の基板の反り量を測定した結果を示す図である。
図３Ａの右図に示すように、この実験では、基板１１としてオリフラ付き６インチφ（０．７ｍｍ厚）のガラス基板を用意し、この基板１１上に非結晶のシリコン膜を形成してＸ軸方向（横方向）にレーザー光を照射し、これにより、非結晶のシリコン薄膜を結晶化して結晶性シリコン薄膜１６とした。このときの基板１１におけるＸ軸方向（横方向）及びＹ軸方向（縦方向）の両端部における反り量を測定した結果を図３Ａの左図に示す。なお、この測定結果において、反り量がマイナス（−）の場合は、基板１１の端部が上方向に上がって反っている場合であり、反り量がプラス（＋）の場合は、基板１１の中央部が上方向に上がって反っている場合である。また、本実験では、基板１１のオリフラ方向をＸ軸方向としている。
図３Ａに示す測定結果によると、レーザー光をＸ軸方向（横方向）に沿って照射させた場合の反り量は約−５５μｍであったが、レーザー光をＹ軸方向（縦方向）に沿って照射させた場合の反り量は約−９０μｍであった。つまり、レーザー光の照射方向（走査方向）とその垂直方向とで基板１１の反り量が異なり、基板１１の反り量に異方性が発生していることが分かった。
なお、横方向測定の反り量及び縦方向の反り量のいずれもが基板チャック時のスペック（基板の固定可能範囲）である±５０μｍを超えており、基板の平坦性を確保できていないことも分かった。このように、基板１１の平坦性が確保されていないと、基板１１をステージ等に固定する際の真空チャック時等において基板把持に制約が生じたり、基板搬送方向に制約が生じたりするという問題がある。
また、図３Ｂは、基板の横方向と縦方向とについて、レーザー光照射後の基板の収縮量を測定した結果を示す図である。なお、この実験では、図３Ａと同じように、基板１１上に結晶性シリコン薄膜１６を形成したサンプルを４つ準備し、４つのサンプルのそれぞれについて基板１１の収縮量を測定した。
図３Ｂに示す測定結果によると、いずれのサンプルにおいても、レーザー光照射後のＹ軸方向（縦方）における基板１１の収縮量（縦方向収縮量）は、レーザー光照射後のＸ軸方向（横方向）における基板１１の収縮量（横方向収縮量）に対して、２倍以上大きいことが分かる。つまり、レーザー光の照射方向（走査方向）とその垂直方向とで、基板１１の収縮量に異方性が発生していることが分かった。このように、基板１１の面内において収縮量や反り量に異方性が発生すると、露光装置のズーム機構が等方性であることから、その後のフォトリソグラフィ工程において、露光装置による収縮量補正を行うことができず、パターンずれが発生する場合がある。
このように、図３Ａ及び図３Ｂに示す実験結果に基づいて、本願発明者は、レーザー光の照射方向（走査方向）とその垂直方向とで、基板の反り量や収縮量に異方性が生じるということを見出した。
そして、本願発明者は、この原因について考察した結果、レーザー光の照射時における基板温度の勾配が一要因であることをつきとめた。以下、この点について、図４を用いて説明する。図４の（ａ）は、非結晶のシリコン薄膜にレーザー光を照射するときの様子を模式的に示す平面図であり、図４の（ｂ）は、（ａ）のレーザー光照射領域周辺における基板温度勾配を模式的に示す図である。
図４の（ａ）に示すように、ガラス基板（不図示）上に成膜した非結晶のシリコン薄膜１５（アモルファスシリコン膜）に対して所定の照射幅でレーザー光３０（ＣＷレーザー）を走査方向４０に沿って照射すると、レーザー光３０によって照射された領域の非結晶のシリコン薄膜１５は、結晶化されて結晶性シリコン薄膜１６（多結晶シリコン薄膜）となる。
このとき、非結晶のシリコン薄膜１５のレーザー光照射領域には、レーザー光の強度分布及びレーザー走査方向に起因する温度勾配が発生するので、結晶性シリコン薄膜１６からの伝導熱によって、図４の（ｂ）に示すように、基板においても同様の温度勾配が発生する。
この場合、同図に示すように、レーザー光の走査方向４０とは反対側の方向では、レーザー光３０の走査方向４０（短軸）における光強度分布がガウシアン曲線であることと、結晶性シリコン薄膜１６の余熱効果とに起因して、基板の温度勾配は相対的に小となり、この結果、放熱量も相対的に小となる。
また、レーザー光の走査方向４０では、レーザー光３０の走査方向４０（短軸）における光強度分布がガウシアン曲線であることに起因して、基板の温度勾配は相対的に中となり、この結果、放熱量も相対的に中となる。
また、レーザー光の走査方向４０に対して垂直な方向（走査方向４０と同一平面において走査方向４０と直交する方向）では、レーザー光３０が照射されずに熱的負荷を受けていないので、基板の温度勾配は相対的に大となり、この結果、放熱量も大となる。
このように、薄膜にレーザー光を照射した基板については、レーザー光の走査方向４０と、その反対側の方向と、その垂直方向とにおいて、温度勾配及び放熱量に異方性が発生する。これにより、基板の冷却速度が方向によって異なることとなり、この結果、基板の反り量や収縮量にも異方性が発生する。
つまり、レーザー光の走査方向４０とは反対側の方向では、冷却速度が相対的に小となり、基板の反り量や収縮量も小となる。また、レーザー光の走査方向４０では、冷却速度が相対的に中となり、基板の反り量や収縮量も中となる。また、レーザー光の走査方向４０に対して垂直な方向では、冷却速度が相対的に大となり、基板の反り量や収縮量も大となる。
本願発明者は、以上の考察に基づいて、レーザー光の走査方向４０（照射方向）とその垂直方向とで、基板の反り量や収縮量に異方性が発生することを見出し、特に、図４に示すように、レーザー光の走査方向４０に対して垂直な方向において、基板の反り量や収縮量を最も大きく増加させる作用があることをつきとめた。なお、基板の反り量や収縮量は、レーザー光照射領域周辺に生じる基板の温度勾配が原因であるので、基板のサイズや形状には関係なく発生し、上述のとおり、レーザー光の走査方向４０に応じて相対的な大小関係がある。
そして、本願発明者は、このようなレーザー光照射による基板の反り量や収縮量の増加を抑制する方策について鋭意検討した結果、基板作製時に発生する残留応力の異方性を利用することにより、レーザー光照射による基板の反り量や収縮量の増加を抑制することができることを見出した。
ここで、基板作製時に発生する残留応力について、図５を用いて説明する。図５は、基板作製時に発生する基板内部の残留応力を説明するための図である。
図５に示すように、基板１１がガラス基板である場合、ディスプレイ用ガラス基板の成形方法としては、オーバーフロート法、フュージョン法、又は、フロート法等がある。これらの方法は、基板１１の前駆体である溶融ガラスを熱加工することにより板状のガラス基板を形成する方法である。例えば、オーバーフロー法やフロート法では、溶解したガラス（溶融ガラス）を鉛直方向や水平方向に引き伸ばして冷却することによって板状のガラス板に成形する。
この場合、溶融ガラスが引き伸ばされてガラス基板として引き出される方向（引き出し方向）では、当該引き出し方向における除冷によって温度勾配が大きくなるので、冷却速度（放熱速度）が相対的に大きくなる。一方、ガラス基板の引き出し方向に対して直交する方向では、均一な温度となっているので温度勾配は小さくなり、冷却速度（放熱速度）も相対的に小さくなる。
このように、ガラス基板は、ガラス基板の作製方法に起因してガラス基板の引き出し方向とこれに直交する方向とでは冷却速度が異なるので、ガラス基板の内部に残留する応力に異方性が発生する。そして、ガラス基板の引き出し方向における残留応力は、ガラス基板の引き出し方向に対して直交する方向における残留応力よりも大きくなり、ガラス基板の引き出し方向における残留応力がガラス基板における最大残留応力となる。すなわち、ガラス基板における最大残留応力の発生方向は、ガラス基板が引き伸ばされた方向である。
このことから、そもそもガラス基板には、基板内部の残留応力によって反りが発生している。つまり、レーザー光を照射する前においてガラス基板には僅かの反りが発生しており、最大残留応力が発生している方向において反り量が最大となっている。従って、ガラス基板の引き出し方向が予め分かっている場合には、当該引き出し方向を最大残留応力の発生方向として特定することができるが、ガラス基板の引き出し方向が分からない場合であっても、ガラス基板における複数方向の反り量を測定することによってガラス基板の残留応力を測定し、この中からガラス基板の反り量が最大となる方向をガラス基板における最大残留応力の発生方向として特定することができる。例えば、矩形状のガラス基板の場合、基板中心を通る長手方向の両端部の反り量と、基板中心を通る短手方向の両端部の反り量とを測定し、反り量の大きい方の方向を最大残留応力の発生方向として特定することができる。
なお、ガラス基板の作製方法に関わらず、基板内部には残留応力が発生する。すなわち、ガラス基板の反り量を測定することによって最大残留応力の発生方向を特定することができる。
また、本実施の形態において、基板１１は、ガラス基板の場合について説明したが、プラスチック基板（樹脂基板）の場合でも同様のことが言える。プラスチック基板の場合、当該基板の前駆体として、転移温度以上に加熱されたプラスチック材料を熱加工することによって板状に成形する。プラスチック基板の成形方法としては、溶融押出成型法、溶液流延法、カレンダー法、又は、延伸方法等がある。なお、プラスチック基板でも、引き伸ばされて成形される場合は、引き出し方向が最大残留応力の発生方向となる。また、プラスチック基板の最大残留応力の発生方向についても、プラスチック基板における複数方向の反り量を測定することによって特定することができる。
このように、基板１１の内部に存在する残留応力には異方性があり、引き出されて成形された基板１１については、基板引き出し方向が最大残留応力の発生方向である。
本願発明は、以上の知見に基づいてなされたものであり、レーザー光照射前における基板１１の残留応力の異方性と、上述したレーザー光照射による基板の反り量や収縮量の異方性とに着目して、基板１１の残留応力の異方性に応じてレーザー光の走査方向（照射方向）を決定するという着想を得た。
具体的には、基板１１の最大残留応力の発生方向を特定し、その後、特定した最大残留応力の発生方向にレーザー光３０を走査させればよいことを見出した。つまり、図６に示すように、レーザー光３０を用いて非結晶のシリコン薄膜１５を結晶化する際、基板１１の最大残留応力の発生方向とレーザー光３０の走査方向４０とを揃えることによって、基板１１の残留応力の異方性とレーザー光照射による基板１１の反り量や収縮量の異方性とを緩和させることとした。これにより、レーザー光の照射によって生じる基板全体としての反り量や収縮量の増加を抑制することができる。
この点について、図７Ａ及び図７Ｂを用いて説明する。図７Ａは、比較例に係る結晶性薄膜の形成方法におけるレーザー光照射前後の基板反り量の変化を説明するための図である。また、図７Ｂは、本実施の形態に係る結晶性薄膜の形成方法におけるレーザー光照射前後の基板反り量の変化を説明するための図である。
図７Ａの（ａ）に示すように、レーザー光照射前において、基板１１の最大残留応力の発生方向がＸ軸方向（横方向）である場合、レーザー光３０をＹ軸方向（縦方向）に走査させてしまうと（すなわち、レーザー光３０を基板１１の最大残留応力の発生方向に対して垂直な方向に走査させてしまうと）、上述のとおり、レーザー光３０による基板１１の反り量や収縮量はレーザー光３０の走査方向に対して垂直な方向（この場合、Ｘ軸方向）において最も大きくなることから、基板１１の最大残留応力の発生方向（Ｘ軸方向）とレーザー光３０による基板１１の反り量や収縮量が最大となる方向（Ｘ軸方向）とが一致する。これにより、図７Ａの（ｂ）に示すように、レーザー光照射後では、もともとＸ軸方向（横方向）に存在する大きな反り量（Ａ０）にレーザー光による最大の反り量が加わるので、Ｘ軸方向（横方向）における基板１１の反り量（Ａ１）はレーザー光照射前の反り量（Ａ０）から大きく増大した値となる（Ａ１＞Ａ０）。
これに対して、図７Ｂの（ａ）に示すように、レーザー光照射前において、基板１１の最大残留応力の発生方向がＸ軸方向（横方向）である場合、本実施の形態のように、基板１１の最大残留応力の発生方向とレーザー光３０の走査方向とを揃えてレーザー光３０をＸ軸方向（横方向）に走査させることにより、レーザー光３０による基板１１の反り量や収縮量はレーザー光３０の走査方向に対して垂直な方向（この場合、Ｙ軸方向）において最も大きくなることから、基板１１の最大残留応力の発生方向（Ｘ軸方向）とレーザー光３０による基板１１の反り量や収縮量が最大となる方向（Ｙ軸方向）とが一致せず、９０度ずれた状態となる。言い換えると、基板１１の最大残留応力の発生方向（Ｘ軸方向）とレーザー光３０による基板１１の反り量や収縮量が最小となる方向（Ｘ軸方向）とが一致することになる。これにより、図７Ｂの（ｂ）に示すように、レーザー光照射後では、もともとＸ軸方向（横方向）に存在する最大の反り量（Ａ０）にレーザー光による最小の反り量が加わるのみであるので、Ｘ軸方向（横方向）における基板１１の反り量（Ａ２）は、図７Ａの（ｂ）のような大きな反り量（Ａ１）とならずに、レーザー光照射前の反り量（Ａ０）から僅かに増大した値となる（Ａ１＞Ａ２＞Ａ０）。
以上のとおり、本実施の形態に係る結晶性薄膜の形成方法によれば、基板１１の最大残留応力の発生方向を特定し、その後、特定した最大残留応力の発生方向に沿ってレーザー光３０を走査させているので、レーザー光３０の照射によって生じる基板１１全体としての反り量や収縮量の増加が抑制され、基板１１の平坦性を改善することができる。これにより、基板１１の反り量を製造装置に固定できる範囲内に抑えることが可能となるので、その後の製造工程において製造装置のステージに基板１１を固定する際、真空チャック等による基板チャックを正常に行うことができる。
また、上述のように、レーザー光３０の照射による温度勾配によって基板１１の反り量や収縮量に異方性を生じさせることになるが、本実施の形態では、特定した最大残留応力の発生方向に沿ってレーザー光３０を走査させているので、レーザー光３０の照射による温度勾配に伴う基板１１の反り量や収縮量の面内異方性と基板１１の残留応力の面内異方性とが互いの異方性を打ち消し合う方向に作用する。これにより、レーザー光３０の照射後における基板１１の反り量や収縮量を基板面内において等方的にすることができるので、その後のフォトリソグラフィ工程において、露光装置のズーム機構によって収縮量の補正をすることができて所定定の露光を容易に行うことができる。これにより、レーザー光３０の照射後におけるフォトリソグラフィ工程において、パターンずれが発生することを防止することができる。
この本発明の効果について実験を行った。以下、この実験結果について図８Ａ及び図８Ｂを用いて説明する。図８Ａは、本発明の実施の形態に係る結晶性薄膜の形成方法の効果を説明するための図であり、レーザー光照射前後における縦方向と横方向との基板反り量の差を示している。図８Ｂは、図８Ａの測定条件を説明するための図であり、基板１１上に形成された非結晶のシリコン薄膜１５に対するレーザー光の照射方向（左図）及びレーザー光照射によって形成された結晶性シリコン薄膜１６となった基板１１における基板反り量の測定方向（右図）を示している。
また、この実験では、基板１１として前述したオリフラ付き６インチφ（０．７ｍｍ厚）のガラス基板を用いており、オリフラ方向を横方向（Ｘ軸方向）とし、オリフラに垂直な方向を縦方向（Ｙ軸方向）としている。なお、このガラス基板の引き出し方向は、基板横方向であるので、基板横方向（Ｘ軸方向）が基板の最大残留応力の発生方向である。また、レーザー光の照射条件としては、照射パワー密度を７０ｋＷ／ｃｍ２とし、走査スピード（スキャンスピード）を３８０ｍｍ／ｓとし、ビーム長軸幅を０．８９ｍｍとし、スキャンピッチを０．９５ｍｍとした。
この結果、図８Ａに示すように、基板の最大残留応力の発生方向とは異なる方向である縦方向（Ｙ軸方向）にレーザー光を照射した場合（比較例の場合）、レーザー光照射前においては、基板の横方向端部と縦方向端部とにおける基板反り量の差は約２μｍであったが、レーザー光照射後においては、基板の横方向端部と縦方向端部とにおける基板反り量の差は約６０μｍにまで大きくなった。
これに対して、基板の最大残留応力の発生方向と同じ方向である横方向（Ｘ軸方向）にレーザー光を照射した場合（本発明の場合）、レーザー光照射前においては、基板の横方向端部と縦方向端部とにおける基板反り量の差は約３μｍであったが、レーザー光照射後においては、基板の横方向端部と縦方向端部とにおける基板反り量の差は約３７μｍにまでしか大きくならなかった。すなわち、基板１１の反り量の増加を抑制できていることが確認できた。
また、本実施の形態では、最大残留応力の発生方向に沿ってレーザー光３０を走査させている（すなわち、最大残留応力の発生方向とレーザー光３０とをほぼ揃え、最大残留応力の発生方向とレーザー光の走査方向とのなす角度をほぼ０°にしている）が、これに限らない。本実施の形態において、最大残留応力の発生方向とレーザー光の走査方向とのなす角度は、０°以上３０°以下であってもよく、より好ましくは０°以上１０°以下である。最大残留応力の発生方向とレーザー光の走査方向とのなす角度を０°以上３０°以下とすることにより、レーザー光３０の走査方向が最大残留応力の発生方向に向くため、本発明の効果を得ることができる。逆に、前記角度が、例えば５０°よりも大きいような場合には、レーザー光３０の走査方向が最大残留応力の発生方向と直交する方向側に向くこととなり、その結果、本発明の効果が得にくくなる。
また、例えばビーム長が５ｍｍ以下の連続発振のレーザー光を用いて大面積の基板上に形成された薄膜に対してレーザー光を順次繰り返して走査する場合、前回走査領域と今回走査領域とを重ね合せて照射することがある。しかし、この場合、実際の設備では、設備の精度などの原因により上記のように重ね合せて照射することが困難な場合がある。
この場合、次の走査領域（照射領域）のＴＦＴ部分にはレーザー光を照射させないように、レーザー走査方向と基板の設置状態（向きや角度）との間には高い精度が必要となる。この精度は、基板を移動させる距離やＴＦＴサイズにも依存するが、一番精度が低いケースを見積もっても、０．１°以下の精度が必要になる。
本発明では、最大残留応力の発生方向とレーザー光の走査方向とが２〜３°程度のずれていたとしても、問題なく本発明の効果を得ることができるので、実際の設備の基板の設置精度、基板上のＴＦＴアレイ部分の設計精度、あるいはレーザー光走査装置の走査精度にバラツキがあっても本発明の効果を得ることができる。
（薄膜トランジスタの製造方法）
次に、本発明の実施の形態に係る薄膜トランジスタの製造方法について説明する。本実施の形骸に係る薄膜トランジスタの製造方法では、上記の実施の形態に係る結晶性薄膜の形成方法を用いて薄膜トランジスタのチャネル層が形成される。
本実施の形態に係る薄膜トランジスタの製造方法は、基板を準備する工程（基板準備工程）と、基板の上方にゲート電極を形成する工程（ゲート電極形成工程）と、基板の上方にゲート絶縁膜を形成する工程（ゲート絶縁膜形成工程）と、基板の上方に非結晶のシリコン薄膜を形成する工程（非結晶のシリコン薄膜形成工程）と、基板の上方にソース電極及びドレイン電極を形成する工程（ソースドレイン電極形成工程）と、非結晶のシリコン薄膜にレーザー光を照射することにより非結晶のシリコン薄膜を結晶化して結晶化領域を有する結晶性シリコン薄膜を形成する工程（結晶性シリコン薄膜形成工程）とを含む。
結晶性シリコン薄膜形成工程は、上述の結晶性薄膜の形成方法におけるレーザー光照射工程（結晶化工程）と同様の方法によって行うことができる。なお、結晶性シリコン薄膜形成工程によって得られる結晶化領域は、薄膜トランジスタのチャネル層となる。
ここで、薄膜トランジスタには、ボトムゲート型とトップゲート型の２種類の構造がある。ボトムゲート型の薄膜トランジスタは、層構成が、下から順に、ゲート電極、ゲート絶縁膜、チャネル層（シリコン半導体膜）となっている。一方、トップゲート型の薄膜トランジスタは、層構成が、下から順に、チャネル層、ゲート絶縁膜、ゲート電極となっている。以下、ボトムゲート型及びトップゲート型の各薄膜トランジスタの製造方法について、図面を参照しながら具体的に説明する。
まず、本実施の形態に係るボトムゲート型の薄膜トランジスタ１０の製造方法について、図９を用いて説明する。図９は、本実施の形態に係るボトムゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。
図９の（ａ）に示すように、まず、基板１１を準備し、基板１１をステージ（不図示）に設置する。基板１１としては、例えば、ガラス基板を用いることができる。
次に、図９の（ｂ）に示すように、基板１１の上に、シリコン窒化膜又はシリコン酸化膜等の絶縁膜からなるアンダーコート層１２を形成する。シリコン窒化膜又はシリコン酸化膜は、プラズマＣＶＤによって形成することができる。
次に、図９の（ｃ）に示すように、アンダーコート層１２の上に、所定形状のゲート電極１３を形成する。例えば、基板１１の上方の全面に、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、あるいはそれらを組み合わせた合金などのゲート金属膜をスパッタリングによって成膜し、フォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属膜をパターニングして所定形状のゲート電極１３を形成する。
次に、図９の（ｄ）に示すように、ゲート電極１３を覆うようにして、ゲート電極１３上及び露出するアンダーコート層１２上に、ゲート絶縁膜１４を成膜する。例えば、基板１１の上方の全面に、プラズマＣＶＤにより、ゲート絶縁膜１４として酸化シリコン膜又は窒化シリコン膜あるいはこれらの積層膜をゲート電極１３の上に成膜する。
次に、図９の（ｅ）に示すように、ゲート絶縁膜１４の上に、非結晶のシリコン薄膜１５を形成する。例えば、ゲート絶縁膜１４の上に、非結晶のシリコン薄膜１５としてアモルファスシリコン薄膜をプラズマＣＶＤによって成膜する。
次に、脱水素アニール処理を行った後に、図９の（ｆ）に示すように、非結晶のシリコン薄膜１５に対してレーザー光３０を所定の走査方向４０に相対走査させつつ、レーザー光３０を非結晶のシリコン薄膜１５の所定領域に照射する。これにより、非結晶のシリコン薄膜１５が結晶化されて結晶性シリコン薄膜１６となる。この工程は、上述の結晶性薄膜の製造方法におけるレーザー光照射工程と同様の方法によって行う。
次に、図９の（ｇ）に示すように、結晶性シリコン薄膜１６のチャネル領域上にチャネル保護膜１７を形成する。例えば、所定の塗布方法によって結晶性シリコン薄膜１６上に所定の有機材料を塗布して仮焼成し、その後、露光及び現像を施すことによってパターニングする。これにより、所定形状の有機膜からなるチャネル保護膜１７を形成することができる。
次に、図９の（ｈ）に示すように、チャネル保護膜１７を覆うようにして結晶性シリコン薄膜１６上に、コンタクト層１８を形成する。例えば、プラズマＣＶＤによって、リン等の５価元素の不純物がドープされたアモルファスシリコンからなるコンタクト層１８（ｎ＋層）を成膜する。
次に、図９の（ｉ）に示すように、コンタクト層１８上に、ソース電極１９Ｓ及びドレイン電極１９Ｄとなるソースドレイン金属膜１９を形成する。例えば、コンタクト層１８の上に、例えば、Ｃｕ（銅）等の単層構造、又は、ＭｏＷ／Ａｌ／ＭｏＷの三層構造等のソースドレイン金属膜１９をスパッタリングによって成膜する。
その後、図９の（ｊ）に示すように、ソースドレイン金属膜１９をパターニングすることによって、離間形成された一対のソース電極１９Ｓ及びドレイン電極１９Ｄを形成する。例えば、ソースドレイン金属膜１９上に所定形状のレジストを塗布形成し、レジストをマスクとしてソースドレイン金属膜１９をウェットエッチングすることによって、所定形状のソース電極１９Ｓ及びドレイン電極１９Ｄにパターン形成する。
その後、ソース電極１９Ｓ及びドレイン電極１９Ｄ上のレジストを除去してソース電極１９Ｓ及びドレイン電極１９Ｄをマスクとしてドライエッチングを施すことにより、あるいは、ソース電極１９Ｓ及びドレイン電極１９Ｄ上のレジストを残したままドライエッチングを施すことにより、コンタクト層１８及び結晶性シリコン薄膜１６をパターニングすることにより、図９の（ｋ）に示すように、所定形状の一対のコンタクト層１８と、島状の結晶性シリコン薄膜１６（チャネル層）とを形成することができる。なお、ドライエッチングのエッチングガスとしては、例えば、塩素系ガスを用いることができる。
このようにして、ボトムゲート型の薄膜トランジスタ１０を製造することができる。なお、その後、窒化シリコン又は酸化シリコン等の絶縁膜をＣＶＤによって成膜して、全体をパッシベーション膜で覆ってもよい。
以上、本実施の形態に係るボトムゲート型の薄膜トランジスタ１０の製造方法によれば、非結晶のシリコン薄膜１５をレーザー光３０によって結晶化する際に、基板１１の最大残留応力の発生方向にレーザー光３０を走査させている。これにより、基板１１の反り量の増加を抑制することができるので、その後の工程において、基板１１をステージに確実に固定することができる。
また、ボトムゲート型の薄膜トランジスタでは、上述のように、ゲート電極１３をパターン形成するときの１回目のフォトリソグラフィ工程と、ソース電極１９Ｓ及びドレイン電極１９Ｄをパターン形成するときの２回目のフォトリソグラフィ工程とがあり、非結晶のシリコン薄膜１５を結晶化するレーザー光照射工程（結晶化工程）が１回目のフォトリソグラフィ工程と２回目のフォトリソグラフィ工程との間にある。従って、レーザー光照射工程によって、基板１１の反り量や収縮量が増大したり基板１１の反り量や収縮量に異方性が生じたりすると、２回目のフォトリソグラフィ工程時においてパターンずれが発生するという問題がある。このように、ボトムゲート型の薄膜トランジスタでは、特に、レーザー光照射工程における基板１１の反りや収縮の影響を大きく受けることになる。
これに対して、本実施の形態に係る薄膜トランジスタ１０の製造方法では、基板１１の反り量及び収縮量の異方性を改善することができるので、その後のフォトリソグラフィ工程において、所定の露光を行うことができる。すなわち、フォトリソグラフィ工程時において、露光装置のズーム機構によって基板１１の収縮量の補正を行うことができるので、１回目のフォトリソグラフィ工程と２回目のフォトリソグラフィ工程とのパターンずれを防止することができる。その結果、製造ばらつきを抑えることができるので、面内均一性に優れた薄膜トランジスタを製造することができる。
また、本実施の形態では、レーザー光３０を非結晶のシリコン薄膜１５の全面に照射した場合であっても、面内均一性に優れ、かつ、高いキャリア移動度を有する薄膜トランジスタを高スループットで製造することができる。この点について、以下説明する。
従来、ＳＯＧ（Ｓｙｓｔｅｍ ｏｎ Ｇｌａｓｓ）の表示パネルでは、画素部のＴＦＴは、面内均一性及びスループットに優れていることが好ましいので、入熱時間の短いエキシマレーザー又はＹＡＧパルスレーザーを用いて非結晶のシリコン薄膜を結晶化することが考えられる。しかしながら、エキシマレーザー又はＹＡＧパルスレーザーでは、ＴＦＴのキャリア移動度特性を良好なものとすることができない。一方、画素部周辺における周辺回路部のＴＦＴは、高いキャリア移動度が要求されているので、ＣＷレーザーを用いて非結晶のシリコン薄膜を結晶化することが考えられる。しかしながら、ＣＷレーザーは、ＴＦＴ特性がばらつき面内均一性が低下するとともに、スループットも低下する。このように、従来のＳＯＧの表示パネルにおけるＴＦＴでは、画素部及び周辺回路部の両方のＴＦＴの要求を同時に満たすような結晶化を行うことができるレーザー光がなかった。
これに対して、本実施の形態におけるＣＷレーザー光による結晶化は、上述のように面内均一性に優れたＴＦＴを製造することができ、また、スループットも向上させることが可能となる。従って、本実施の形態によれば、ＣＷレーザー光を用いて非結晶のシリコン薄膜の全面を照射したとしても、面内均一性に優れ、かつ、高いキャリア移動度を有する薄膜トランジスタを高スループットで製造することができる。
次に、本実施の形態に係るトップゲート型の薄膜トランジスタ２０の製造方法について、図１０を用いて説明する。図１０は、本実施の形態に係るトップゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。
図１０の（ａ）に示すように、まず、基板１１を準備し、基板１１をステージ（不図示）に設置する。基板１１としては、例えば、ガラス基板を用いることができる。
次に、図１０の（ｂ）に示すように、基板１１の上に、シリコン窒化膜又はシリコン酸化膜等の絶縁膜からなるアンダーコート層１２を形成する。
次に、図１０の（ｃ）に示すように、アンダーコート層１２の上に、非結晶のシリコン薄膜１５を形成する。例えば、アンダーコート層１２の上に、非結晶のシリコン薄膜１５としてアモルファスシリコン薄膜をプラズマＣＶＤによって成膜する。
次に、図１０の（ｄ）に示すように、非結晶のシリコン薄膜１５に対してレーザー光３０を所定の走査方向４０に相対走査させつつ、レーザー光３０を非結晶のシリコン薄膜１５の所定領域に照射する。これにより、図１０の（ｅ）に示すように、非結晶のシリコン薄膜１５が結晶化されて結晶性シリコン薄膜１６となる。この工程は、上述の結晶性薄膜の製造方法におけるレーザー光照射工程と同様の方法によって行う。
次に、図１０の（ｆ）に示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、結晶性シリコン薄膜１６を島状にパターン形成する。
次に、図１０の（ｇ）に示すよう、島状の結晶性シリコン薄膜１６を覆うようにしてゲート絶縁膜１４を成膜する。例えば、基板１１の上方の全面に、プラズマＣＶＤにより、ゲート絶縁膜１４として酸化シリコン膜又は窒化シリコン膜あるいはこれらの積層膜を、結晶性シリコン薄膜１６及びアンダーコート層１２の上に成膜する。
次に、図１０の（ｈ）に示すように、結晶性シリコン薄膜１６の上方に、所定形状のゲート電極１３を形成する。例えば、スパッタリングによってゲート絶縁膜１４上の全面にゲート金属膜を成膜し、フォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属膜をパターニングして所定形状のゲート電極１３を形成する。
次に、図１０の（ｉ）に示すように、ゲート電極１３をマスクとして結晶性シリコン薄膜１６の両端部に不純物をドープすることにより、コンタクト領域２１を形成する。
次に、図１０の（ｊ）に示すように、基板１１の上方に、パッシベーション膜２２を形成する。例えば、ゲート電極１３及びゲート絶縁膜１４を覆うようにして、基板１１の上方の全面に、酸化シリコン等の絶縁膜からなるパッシベーション膜２２をプラズマＣＶＤ等によって成膜する。その後、同図に示すように、ＬＤＤ領域２１を露出させるようにパッシベーション膜２２にコンタクトホールを形成する。
次に、図１０の（ｋ）に示すように、パッシベーション膜２２のコンタクトホールを埋めるように、パッシベーション膜２２の上に一対のソース電極１９Ｓ及びドレイン電極１９Ｄを形成する。
このようにして、トップゲート型の薄膜トランジスタ２０を製造することができる。なお、その後、窒化シリコン又は酸化シリコン等の絶縁膜をＣＶＤによって成膜して、さらに全体をパッシベーション膜で覆ってもよい。
以上、本実施の形態に係るトップゲート型の薄膜トランジスタ２０の製造方法によれば、非結晶のシリコン薄膜１５をレーザー光３０によって結晶化する際に、基板１１の最大残留応力の発生方向にレーザー光３０を走査させている。これにより、基板１１の反り量の増加を抑制することができるので、基板チャック時の平坦性を改善することができる。従って、後の工程において、基板１１をステージに確実に固定することができる。また、本実施の形態に係る薄膜トランジスタ１０の製造方法では、基板１１の反り量及び収縮量の異方性を改善することができるので、その後のフォトリソグラフィ工程において、所定の露光を行うことができる。
以上、本発明の実施の形態に係る結晶性薄膜の製造方法及び薄膜トランジスタの製造方法について説明したが、本発明は、上記の実施の形態に限定されるものではない。
例えば、上記の実施の形態において、所定の光線としてＣＷレーザーを用いたが、これに限らない。所定の光線として、ＹＡＧレーザー光線又はランプ加熱用光線等を用いることもできる。
また、上記の実施の形態において、最大残留応力の発生方向は、Ｘ軸方向（第１方向）及びＹ軸方向（第２方向）の直交する２方向のうちの一方の方向として特定したが、これに限らない。例えば、Ｚ軸を通りＸＹ平面上における複数の方向のうちの一方向を、最大残留応力の発生方向として特定しても構わない。
また、上記の実施の形態において、半導体薄膜としてシリコン薄膜を用いたが、シリコン薄膜膜以外の半導体薄膜を用いることもできる。例えば、ゲルマニウム（Ｇｅ）又はＳｉＧｅからなる半導体薄膜を用いて、これらの半導体薄膜を結晶化させても構わない。さらに、半導体薄膜は、ｎ型半導体及びｐ型半導体のいずれであってもよい。
また、本実施の形態において、レーザー光は、ビーム半値幅Ｗ１がビーム長軸幅Ｗ２よりも小さくなるように構成したが、ビーム半値幅Ｗ１がビーム長軸幅Ｗ２よりも大きくなるように構成しても構わない。この場合であっても、本実施の形態と同様にレーザー光の走査方向は変わらず、レーザー光の短軸と走査方向とが一致するようにレーザー光の走査を行う。
また、本実施の形態において、シリコン薄膜に照射されたときのレーザー光の照射形状（強度分布形状）は長軸及び短軸を有する矩形状としたが、これに限らない。例えば、シリコン薄膜に照射されたときのレーザー光の照射形状（強度分布形状）は、楕円形状等のその他の長軸及び短軸を有する形状、あるいは、円形や正方形とすることもできる。
また、上記の実施の形態におけるボトムゲート型の薄膜トランジスタでは、チャネル保護膜１７を備えるチャネル保護型の薄膜トランジスタとしたが、チャネル保護膜１７を形成せずに、チャネルエッチング型の薄膜トランジスタとしても構わない。
また、本実施の形態によって形成される結晶性薄膜（結晶性薄膜基板）は、薄膜トランジスタだけではなく、太陽電池又はイメージセンサ等の光電変換素子等、各種電子デバイスにも用いることができる。
また、本実施の形態によって製造される薄膜トランジスタ又は薄膜トランジスタのアレイ基板は、有機ＥＬ表示装置又は液晶表示装置等の表示装置に用いることができる。また、表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ又は携帯電話などの電子機器に適用することができる。
なお、その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明によって形成される結晶性薄膜は、薄膜トランジスタ、太陽電池又はセンサ等の結晶性シリコン薄膜を有する電子デバイスにおいて有用である。また、本発明によって製造される薄膜トランジスタは、テレビジョンセット、パーソナルコンピュータ又は携帯電話などの表示装置又はその他電気機器等において広く利用することができる。
１０、２０ 薄膜トランジスタ
１１ 基板
１２ アンダーコート層
１３ ゲート電極
１４ ゲート絶縁膜
１５ 非結晶のシリコン薄膜
１６ 結晶性シリコン薄膜
１７ チャネル保護膜
１８ コンタクト層
１９ ソースドレイン金属膜
１９Ｓ ソース電極
１９Ｄ ドレイン電極
２１ ＬＤＤ領域
２２ パッシベーション膜
３０ レーザー光
４０ 走査方向

Claims (9)

  1. 基板を準備する第１工程と、
    前記基板上に薄膜を形成する第２工程と、
    前記薄膜に対して、所定の波長の光線を、前記基板に対して相対走査させつつ照射し、前記薄膜の少なくとも所定領域を結晶化する第３工程と、を含み、
    前記基板が、第１方向と交差する端部と、前記第１方向と直交する第２方向と交差する端部とが、前記光線の光源が位置する側に反っている場合、前記第１方向と交差する前記端部の反り量と、前記第２方向と交差する前記端部の反り量とを比較し、前記第１方向及び前記第２方向のうち前記基板の端部における反り量が大きい方向を前記基板の最大残留応力の発生方向とし、
    前記第３工程では、特定した前記最大残留応力の発生方向に前記光線を走査する、
    結晶性薄膜の形成方法。
  2. 前記光線は、ＹＡＧレーザー光線、連続発振のレーザー光線及びランプ加熱用光線のいずれかである、
    請求項１に記載の結晶性薄膜の形成方法。
  3. 前記第３工程では、前記光線を前記薄膜の全面に照射する、
    請求項１または請求項２に記載の結晶性薄膜の形成方法。
  4. 前記基板は矩形であり、
    前記最大残留応力の発生方向は、前記基板の長手方向である、
    請求項１ないし請求項３のいずれか１項に記載の結晶性薄膜の形成方法。
  5. 前記基板は、当該基板の前駆体を熱加工により製造されたものである、
    請求項１ないし請求項４のいずれか１項に記載の結晶性薄膜の形成方法。
  6. 前記基板は、当該基板の前駆体を引き伸ばして冷却することにより成形され、
    前記最大残留応力の発生方向は、前記基板が引き伸ばされた方向である、
    請求項５に記載の結晶性薄膜の形成方法。
  7. 前記基板はガラス基板である、
    請求項１ないし請求項６のいずれか１項に記載の結晶性薄膜の形成方法。
  8. 前記基板はプラスチック基板である、
    請求項１ないし請求項６のいずれか１項に記載の結晶性薄膜の形成方法。
  9. 請求項１ないし請求項８のいずれか１項に記載の結晶性薄膜の形成方法を用いて、ボトムゲート型の薄膜トランジスタのチャネル領域を形成する工程を含む、
    薄膜トランジスタの製造方法。
JP2013546836A 2011-11-29 2011-11-29 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法 Active JP5899533B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/006667 WO2013080252A1 (ja) 2011-11-29 2011-11-29 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2013080252A1 JPWO2013080252A1 (ja) 2015-04-27
JP5899533B2 true JP5899533B2 (ja) 2016-04-06

Family

ID=48534785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013546836A Active JP5899533B2 (ja) 2011-11-29 2011-11-29 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US9218968B2 (ja)
JP (1) JP5899533B2 (ja)
WO (1) WO2013080252A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3363285A2 (en) 2017-01-27 2018-08-22 Nabel Co., Ltd. Individual information determination system for eggs and egg content leak-out detection apparatus using the system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768413B (zh) * 2017-10-26 2020-12-01 京东方科技集团股份有限公司 一种柔性显示基板、显示装置及其制作方法
CN115981114B (zh) * 2023-03-20 2023-06-09 青岛物元技术有限公司 光刻极限应力的确定方法及改善光刻工艺质量的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06172926A (ja) 1992-12-09 1994-06-21 Hitachi Metals Ltd ガラス圧延用ロール
US6902616B1 (en) 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
US5907770A (en) 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
JP3966923B2 (ja) 1995-07-31 2007-08-29 株式会社半導体エネルギー研究所 半導体作製方法および半導体装置の作製方法
JP3346214B2 (ja) * 1997-03-26 2002-11-18 セイコーエプソン株式会社 結晶性半導体膜の製造方法、およびアニール装置および薄膜トランジスタの製造方法および液晶表示装置用アクティブマトリクス基板
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP2001276986A (ja) 2000-03-29 2001-10-09 Nec Corp レーザ加工装置及び方法
JP3934537B2 (ja) 2001-11-30 2007-06-20 株式会社半導体エネルギー研究所 半導体装置
US7232714B2 (en) 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4417613B2 (ja) 2002-06-27 2010-02-17 東芝モバイルディスプレイ株式会社 半導体薄膜の結晶化方法及び結晶化装置
US7259082B2 (en) * 2002-10-03 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US20050160767A1 (en) * 2004-01-28 2005-07-28 Robert Novak Horizontal sheet movement control in drawn glass fabrication
US7547866B2 (en) 2004-04-28 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing semiconductor device including an autofocusing mechanism using the same
JP2005340788A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd レーザ照射方法およびそれを用いた半導体装置の作製方法
JP5085014B2 (ja) * 2005-05-26 2012-11-28 株式会社ジャパンディスプレイイースト 半導体装置の製造方法及び半導体装置
US20090278287A1 (en) * 2008-05-12 2009-11-12 Yun Wang Substrate processing with reduced warpage and/or controlled strain
JP2010103485A (ja) 2008-09-24 2010-05-06 Sony Corp 半導体装置、半導体製造方法、半導体製造装置および表示装置
EP2511942A1 (en) * 2009-12-11 2012-10-17 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
JP2011165717A (ja) 2010-02-04 2011-08-25 Hitachi Displays Ltd 表示装置及び表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3363285A2 (en) 2017-01-27 2018-08-22 Nabel Co., Ltd. Individual information determination system for eggs and egg content leak-out detection apparatus using the system

Also Published As

Publication number Publication date
WO2013080252A1 (ja) 2013-06-06
JPWO2013080252A1 (ja) 2015-04-27
US9218968B2 (en) 2015-12-22
US20140308804A1 (en) 2014-10-16

Similar Documents

Publication Publication Date Title
JP2004056058A (ja) 画像表示装置の製造方法
KR20010071526A (ko) 박막 트랜지스터와 액정표시장치
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
JP4284272B2 (ja) レーザーマスク、レーザーマスクを利用したレーザー結晶化方法、及び平板表示装置の製造方法
JP5899533B2 (ja) 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法
WO2017028499A1 (zh) 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
JP6040438B2 (ja) 薄膜形成基板及び薄膜形成方法
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
CN108831894A (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
WO2013030885A1 (ja) 薄膜形成基板の製造方法及び薄膜基板
US9343306B2 (en) Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes
JP6012694B2 (ja) 発光装置の作製方法
JP2013232548A (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
JP5668696B2 (ja) 薄膜トランジスタ基板の製造方法
JP5470414B2 (ja) 発光装置及び電子機器
KR20100065739A (ko) 전자 디바이스의 제조방법
JP2007012652A (ja) 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP5613814B2 (ja) 携帯機器
KR20120116616A (ko) 결정화 방법 및 이를 이용한 표시 장치의 제조 방법
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
KR20120068505A (ko) 적외선 레이저 장비 및 이를 이용한 어레이 기판의 제조 방법
KR20090073479A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160122

R150 Certificate of patent or registration of utility model

Ref document number: 5899533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113