JP2007012652A - 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP2007012652A JP2007012652A JP2005187629A JP2005187629A JP2007012652A JP 2007012652 A JP2007012652 A JP 2007012652A JP 2005187629 A JP2005187629 A JP 2005187629A JP 2005187629 A JP2005187629 A JP 2005187629A JP 2007012652 A JP2007012652 A JP 2007012652A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- film
- silicon nitride
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】基板3上に成膜されたゲート絶縁膜7と、ゲート絶縁膜7上にパターン形成された半導体薄膜9とを備えた薄膜トランジスタ基板1において、ゲート絶縁膜7における半導体薄膜9の外側となる位置には、溝パターン101が設けられている。ゲート絶縁膜7は、窒化シリコン膜7aとその上部の酸化シリコン膜7bとの積層構造からなり、溝パターン101は、窒化シリコン膜7aに形成されている。基板3はガラス材料からなる。
【選択図】図1
Description
図1は、本発明の薄膜トランジスタ基板の一例を示す平面図であり、図2は図1におけるA−A’断面図である。尚、一部の層については、図1の平面図への図示を省略し、図2の断面図のみに図示してある。
次に、図8の断面工程図に基づいて、薄膜トランジスタ基板の製造方法の第1実施形態を説明する。尚、図8の断面工程図は、図1におけるA−A’断面に相当し、本第1実施形態においては、図1および図2を用いて説明した薄膜トランジスタ基板1の製造を説明する。
次に、薄膜トランジスタ基板の製造方法の第2実施形態を説明する。
次に、薄膜トランジスタ基板の製造方法の第3実施形態を説明する。
Claims (7)
- 基板上に成膜されたゲート絶縁膜と、当該ゲート絶縁膜上にパターン形成された半導体薄膜とを備えた薄膜トランジスタ基板において、
前記ゲート絶縁膜における前記半導体薄膜の外側となる位置には、溝パターンが設けられている
ことを特徴とする薄膜トランジスタ基板。 - 請求項1記載の薄膜トランジスタ基板において、
前記ゲート絶縁膜は、窒化シリコン膜を用いた積層膜として構成され、
前記溝パターンは、前記窒化シリコン膜に形成されている
ことを特徴とする薄膜トランジスタ基板。 - 請求項2記載の薄膜トランジスタ基板において、
前記溝パターンの底部には、前記窒化シリコン膜が残されている
ことを特徴とする薄膜トランジスタ基板。 - 請求項1記載の薄膜トランジスタ基板において、
前記基板はガラス材料からなる
ことを特徴とする薄膜トランジスタ基板。 - 基板上にゲート絶縁膜を介して半導体薄膜を成膜する工程と、前記半導体薄膜を結晶化するアニール処理工程とを備えた薄膜トランジスタ基板の製造方法において、
前記半導体薄膜を結晶化する工程の前に、前記ゲート絶縁膜に溝パターンを形成する工程を行う
ことを特徴とする薄膜トランジスタ基板の製造方法。 - 窒化シリコン膜とその上部の酸化シリコン膜との積層構造からなるゲート絶縁膜を基板上に形成する工程と、前記ゲート絶縁膜上に半導体薄膜を成膜する工程と、前記半導体薄膜を結晶化するアニール処理工程とを備えた薄膜トランジスタ基板の製造方法において、
前記窒化シリコン膜中の水素濃度を低減することにより、前記アニール処理工程での熱ストレスによる基板の反りを防止した
ことを特徴とする薄膜トランジスタ基板の製造方法。 - 窒化シリコン膜とその上部の酸化シリコン膜との積層構造からなるゲート絶縁膜を基板上に形成する工程と、前記ゲート絶縁膜上に半導体薄膜を成膜する工程と、前記半導体薄膜を結晶化するアニール処理工程とを備えた薄膜トランジスタ基板の製造方法において、
前記窒化シリコン膜の膜厚により、前記アニール処理工程での熱ストレスによる基板の反りを防止した
ことを特徴とする薄膜トランジスタ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005187629A JP2007012652A (ja) | 2005-06-28 | 2005-06-28 | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005187629A JP2007012652A (ja) | 2005-06-28 | 2005-06-28 | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012005268A Division JP5668696B2 (ja) | 2012-01-13 | 2012-01-13 | 薄膜トランジスタ基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012652A true JP2007012652A (ja) | 2007-01-18 |
Family
ID=37750808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005187629A Pending JP2007012652A (ja) | 2005-06-28 | 2005-06-28 | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012652A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011033718A1 (ja) * | 2009-09-17 | 2011-03-24 | パナソニック株式会社 | 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置 |
JP2015198176A (ja) * | 2014-04-01 | 2015-11-09 | 東洋紡株式会社 | フレキシブル電子デバイスの製造方法 |
CN113325625A (zh) * | 2021-06-24 | 2021-08-31 | 业成科技(成都)有限公司 | 显示面板的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424326U (ja) * | 1987-07-31 | 1989-02-09 | ||
JPH03283539A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 薄膜半導体装置の製造方法 |
JP2001189461A (ja) * | 1999-10-21 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
-
2005
- 2005-06-28 JP JP2005187629A patent/JP2007012652A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424326U (ja) * | 1987-07-31 | 1989-02-09 | ||
JPH03283539A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 薄膜半導体装置の製造方法 |
JP2001189461A (ja) * | 1999-10-21 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011033718A1 (ja) * | 2009-09-17 | 2011-03-24 | パナソニック株式会社 | 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置 |
US8785302B2 (en) | 2009-09-17 | 2014-07-22 | Panasonic Corporation | Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film |
JP2015198176A (ja) * | 2014-04-01 | 2015-11-09 | 東洋紡株式会社 | フレキシブル電子デバイスの製造方法 |
CN113325625A (zh) * | 2021-06-24 | 2021-08-31 | 业成科技(成都)有限公司 | 显示面板的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101383705B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
KR101427585B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
JP2004056058A (ja) | 画像表示装置の製造方法 | |
US20070166898A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
US7291862B2 (en) | Thin film transistor substrate and production method thereof | |
KR100953657B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치 | |
JP2009099824A (ja) | 薄膜トランジスタ装置、表示装置及びその製造方法 | |
US5580801A (en) | Method for processing a thin film using an energy beam | |
JPH08264802A (ja) | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ | |
JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5668696B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
JP5032077B2 (ja) | 表示装置及びその製造方法 | |
JP2007012652A (ja) | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 | |
JP2008165028A (ja) | 液晶表示装置 | |
JP2009290168A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置 | |
KR100782769B1 (ko) | 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법 | |
KR101763414B1 (ko) | 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 | |
JP2006269665A (ja) | 薄膜トランジスタ回路とその製造方法 | |
JP5253990B2 (ja) | 薄膜トランジスタ | |
JP4468326B2 (ja) | 半導体装置の作製方法 | |
JP2010245438A (ja) | 薄膜トランジスタ、表示装置、及びそれらの製造方法 | |
JP2008153387A (ja) | 表示装置とその製造方法 | |
KR101447998B1 (ko) | 표시 장치의 제조 방법 | |
JP2006054223A (ja) | 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080618 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |