WO2011033718A1 - 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置 - Google Patents

結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置 Download PDF

Info

Publication number
WO2011033718A1
WO2011033718A1 PCT/JP2010/005073 JP2010005073W WO2011033718A1 WO 2011033718 A1 WO2011033718 A1 WO 2011033718A1 JP 2010005073 W JP2010005073 W JP 2010005073W WO 2011033718 A1 WO2011033718 A1 WO 2011033718A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
sio
film thickness
thickness
crystalline silicon
Prior art date
Application number
PCT/JP2010/005073
Other languages
English (en)
French (fr)
Inventor
泰生 瀬川
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2010800391626A priority Critical patent/CN102484074A/zh
Publication of WO2011033718A1 publication Critical patent/WO2011033718A1/ja
Priority to US13/408,320 priority patent/US8785302B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Definitions

  • the present invention relates to a method for forming a crystalline silicon film, a thin film transistor using the method, and a display device.
  • TFT Thin Film Transistor
  • the channel portion of the TFT is formed of a-Si which is amorphous (amorphous) silicon or Poly-Si which is polycrystalline silicon.
  • Poly-Si in the channel portion of a TFT is generally crystallized by forming a-Si and then irradiating the a-Si with a laser beam such as an excimer to raise the temperature instantaneously. It is formed.
  • the TFT structure includes a bottom gate structure in which the gate metal is disposed on the substrate side as viewed from x-Si (x is a or Poly) of the channel portion, and the gate metal and the source / drain metal are x of the channel portion.
  • the bottom gate structure is mainly used in an a-Si TFT having a channel part formed of a-Si
  • the top gate structure is mainly used in a Poly-Si TFT having a channel part formed of Poly-Si. Used for.
  • the Poly-Si TFT has a bottom gate structure, which has an advantage that the manufacturing cost can be suppressed.
  • a-Si is irradiated with a laser and crystallized to form Poly-Si.
  • the gate metal constituting the Poly-Si TFT for example, the gate insulating film of SiO 2 film and the a-Si film are formed by a method such as sputtering or CVD, and these form a completely uniform film on the apparatus. Is impossible. That is, the gate metal, the gate insulating film, and the a-Si film constituting the Poly-Si TFT are formed with a certain thickness variation. Therefore, when the a-Si film thus formed is crystallized by irradiating a laser, the film quality of the Poly-Si TFT film varies, and a liquid crystal panel or organic EL panel composed of Poly-Si TFTs. Such a problem occurs in the display device.
  • Patent Document 1 a technique for suppressing a change in the quality of the Poly-Si film that occurs when the a-Si film formed by a method such as sputtering or CVD is irradiated with a laser to be crystallized into a Poly-Si film is disclosed.
  • Patent Document 1 a technique for suppressing a change in the quality of the Poly-Si film that occurs when the a-Si film formed by a method such as sputtering or CVD is irradiated with a laser to be crystallized into a Poly-Si film.
  • the a-Si film is formed within the optimum film thickness range.
  • the laser light source used here is typically a XeCl excimer laser, and includes an argon laser and KrF.
  • Patent Document 1 discloses a Poly-Si TFT.
  • a Poly-Si film is formed by irradiating a-Si film with laser to form a Poly-Si film, a lower layer than the a-Si film is formed.
  • a metal gate electrode exists through the insulating film.
  • Patent Document 1 when a laser having a wavelength in the visible light region is used as the laser light source, the characteristics of the formed Poly-Si TFT vary, and the poly-Si TFT is configured. There is a problem that a problem occurs in the display device. This will be described below.
  • the light transmitted through the a-Si film during laser irradiation is reflected by the gate metal and causes interference. Specifically, part of the light transmitted through the a-Si film during laser irradiation is absorbed by the gate metal, another part is reflected and interferes with the a-Si film, and only the remaining part is reflected. Absorbed by the a-Si film.
  • the Poly-Si film is formed when the temperature of the a-Si film rises due to the energy of the laser light absorbed by the a-Si film and crystallizes.
  • the present invention has been made in view of the above problems, and a method for forming a crystalline silicon film having a stable crystallinity using a laser having a wavelength in the visible light region, and using the same. It is an object to provide a thin film transistor and a display device.
  • a method for forming a crystalline silicon film according to the present invention includes a first step of forming a metal film, a second step of forming an insulating film on the metal film, and a step of forming on the insulating film.
  • the insulating film is formed in a film thickness range of 160 nm to 190 nm, and the third step is performed on the insulating film.
  • an a-Si film having a small influence on the a-Si film due to the fluctuation of the film thickness A film thickness range (a certain allowable range) with the insulating film as the base film can be determined.
  • the film thickness fluctuates by about ⁇ 10%.
  • crystallization can be performed while suppressing the influence of film thickness fluctuation in the laser crystallization process.
  • a crystalline silicon film forming method it is possible to realize a crystalline silicon film forming method, a thin film transistor manufacturing method, a thin film transistor, and a display device that form a crystalline silicon film with stable crystallinity using a laser having a wavelength in the visible light region.
  • FIG. 1 is a cross-sectional view showing the structure of a thin film transistor that constitutes an organic light emitting display device according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing an equivalent circuit of the organic light emitting display device according to Embodiment 1 of the present invention.
  • FIG. 3 is a flowchart showing a manufacturing process of a thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 4A is a cross-sectional view for explaining a method of manufacturing a thin film transistor of the organic light emitting display device according to Embodiment 1 of the present invention.
  • FIG. 1 is a cross-sectional view showing the structure of a thin film transistor that constitutes an organic light emitting display device according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing an equivalent circuit of the organic light emitting display device according to Embodiment 1 of the present invention.
  • FIG. 3 is a flowchart showing a manufacturing process
  • FIG. 4B is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to Embodiment 1 of the present invention.
  • FIG. 4C is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 4D is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 4E is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 4F is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 4G is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the invention.
  • FIG. 4H is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the invention.
  • FIG. 4I is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 4G is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the invention.
  • FIG. 4H is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the invention.
  • FIG. 4I is
  • FIG. 4J is a cross-sectional view for explaining the method for manufacturing the thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 5 is a diagram schematically showing laser annealing in S13 of FIG.
  • FIG. 6A is a diagram for explaining the amplitude transmittance and a method of calculating the amplitude transmittance.
  • FIG. 6B is a diagram for explaining the amplitude transmittance and the calculation method of the amplitude transmittance.
  • FIG. 6C is a diagram for explaining the amplitude transmittance and the calculation method of the amplitude transmittance.
  • FIG. 6D is a diagram for explaining the amplitude transmittance and the calculation method of the amplitude transmittance.
  • FIG. 5 is a diagram schematically showing laser annealing in S13 of FIG.
  • FIG. 6A is a diagram for explaining the amplitude transmittance and a method of calculating the amplitude transmittance.
  • FIG. 7A is a diagram showing the model structure and its parameters used for the calculation in this example.
  • FIG. 7B is a diagram showing the model structure and its parameters used for the calculation in this example.
  • FIG. 8 is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 9A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed.
  • FIG. 9B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed.
  • FIG. 9C is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed.
  • FIG. 9A is a diagram showing the model structure and its parameters used for the calculation in this example.
  • FIG. 7B is a diagram showing the model structure and its parameters used for the calculation in this example.
  • FIG. 8 is a diagram showing a calculation
  • FIG. 9D is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed.
  • FIG. 9E is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed.
  • FIG. 10 is a diagram showing a metal material and a refractive index used for the metal film in the model structure of FIG. 7A.
  • FIG. 11A is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 11B is a diagram illustrating a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 11C is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 11D is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 12A is a diagram illustrating a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is Mo.
  • FIG. 12B is a diagram illustrating a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is Mo.
  • FIG. 13A is a diagram illustrating a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is W.
  • FIG. 13B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is W.
  • FIG. 14A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is Cu.
  • FIG. 14B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is Cu.
  • FIG. 15A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is Al.
  • FIG. 15B is a diagram illustrating a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is Al.
  • FIG. 16 is a diagram showing the refractive indexes of Mo and a-Si for each laser wavelength.
  • FIG. 17A is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 17B is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 17C is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 17A is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 17B is a diagram showing a calculation result when the
  • FIG. 17D is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 18A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed at each laser wavelength.
  • FIG. 18B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed at each laser wavelength.
  • FIG. 18C is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed at each laser wavelength.
  • FIG. 18D is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed at each laser wavelength.
  • FIG. 18A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed at each laser wavelength.
  • FIG. 18B is a diagram showing a calculation result when the a-Si film thickness
  • FIG. 19 is a cross-sectional view illustrating the structure of a thin film transistor that constitutes an organic light emitting display device according to Embodiment 2 of the present invention.
  • FIG. 20A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 30 nm.
  • FIG. 20B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 30 nm.
  • FIG. 20C is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 30 nm.
  • FIG. 20A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 30 nm.
  • FIG. 20B is a diagram showing a calculation result when the a-Si film thickness and the Si
  • FIG. 21A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 50 nm.
  • FIG. 21B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 50 nm.
  • FIG. 21C is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 50 nm.
  • FIG. 22A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 70 nm.
  • FIG. 22B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 70 nm.
  • FIG. 22C is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 70 nm.
  • FIG. 23A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 90 nm.
  • FIG. 23B is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 90 nm.
  • FIG. 23A is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 90 nm.
  • FIG. 23B is a diagram showing a calculation result when the a-Si film thickness and the
  • FIG. 23C is a diagram showing a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 90 nm.
  • FIG. 24 is a diagram showing a film thickness configuration in which the influence of film thickness variation is minimized.
  • FIG. 25 is a diagram showing an example of a display device using the thin film transistor of the present invention.
  • FIG. 1 is a cross-sectional view showing the structure of a thin film transistor constituting the organic light emitting display device according to Embodiment 1 of the present invention.
  • a cross-sectional view of a thin film transistor 100 constituting the driving transistor 2 is shown.
  • the thin film transistor 100 has a bottom gate structure, and includes an insulating substrate 10, a gate electrode 12, a gate insulating film 13, a crystalline silicon film 15, an amorphous silicon film 16, and n + silicon.
  • a film 17 and source / drain electrodes 18 are provided.
  • the insulating substrate 10 is a substrate made of transparent glass or quartz.
  • the gate electrode 12 is formed on the insulating substrate 10 and is typically made of a refractory metal such as Mo (molybdenum). Note that the gate electrode 12 may be formed of an alloy with another metal such as MoW, for example.
  • the gate electrode 12 may be made of Al, Cu, or W, and may be made of an Al alloy, a Cu alloy, or the like.
  • the gate insulating film 13 is formed so as to cover the gate electrode 12 and is typically made of silicon oxide (SiO 2 ).
  • the thickness of the gate insulating film 13 is preferably 160 to 190 nm.
  • the gate insulating film 13 may have a laminated structure of silicon oxide (SiO x ) and silicon nitride (SiN x ).
  • the crystalline silicon film 15 is formed on the gate insulating film 13 and is made of polycrystalline silicon, that is, Poly-Si.
  • polycrystalline silicon that is, Poly-Si.
  • an amorphous silicon film 14 (not shown) made of a-Si is formed on the gate insulating film 13, and the amorphous silicon film 14 is made polycrystalline (microcrystalline) by laser irradiation. Formed).
  • polycrystal has a broad meaning including not only a polycrystal in a narrow sense consisting of crystals of 50 nm or more but also a microcrystal in a narrow sense consisting of crystals of 50 nm or less.
  • polycrystal is described in a broad sense.
  • the laser light source used for laser irradiation is a laser having a wavelength in the visible light region.
  • the laser having a wavelength in the visible light region is a laser having a wavelength of about 380 nm to 780 nm, and preferably a green laser having a wavelength of 500 nm to 560 nm.
  • the amorphous silicon film 14 is made of amorphous silicon, that is, a-Si, and is preferably formed on the gate insulating film 13 with a thickness of 30 nm to 45 nm.
  • the amorphous silicon film 16 is formed on the crystalline silicon film 15 left by patterning.
  • the thin film transistor 100 constituting the driving transistor 2 has a channel layer having a structure in which the amorphous silicon film 16 is stacked on the crystalline silicon film 15.
  • n + silicon film 17 is formed so as to cover the side surfaces of the amorphous silicon film 16 and the crystalline silicon film 15 and the gate insulating film 13.
  • the source / drain electrode 18 is formed on the n + silicon film 17, and is made of, for example, a metal such as molybdenum (Mo) or Mo alloy, a metal such as titanium (Ti), aluminum (Al) or Al alloy, copper (Cu) or Cu. It is made of a metal material such as an alloy or a metal such as silver (Ag), chromium (Cr), tantalum (Ta), or tungsten (W).
  • a metal such as molybdenum (Mo) or Mo alloy
  • a metal such as titanium (Ti), aluminum (Al) or Al alloy, copper (Cu) or Cu.
  • It is made of a metal material such as an alloy or a metal such as silver (Ag), chromium (Cr), tantalum (Ta), or tungsten (W).
  • the thin film transistor 100 is configured.
  • the thin film transistor 100 of the organic light emitting display device according to the first embodiment of the present invention is configured.
  • FIG. 2 is a diagram showing an equivalent circuit of the organic light emitting display device according to Embodiment 1 of the present invention.
  • the organic light emitting display device shown in FIG. 2 includes a switching transistor 1, a driving transistor 2, a data line 3, a scanning line 4, a current supply line 5, a capacitance 6, and an organic EL element 7.
  • the switching transistor 1 is connected to the data line 3, the scanning line 4, and the capacitance 6.
  • the driving transistor 2 is connected to the current supply line 5, the capacitance 6, and the organic EL element 7.
  • the data line 3 is a wiring through which data (the magnitude of the voltage value) that determines the brightness of the pixel of the organic EL element 7 is transmitted to the pixel of the organic EL element 7.
  • the scanning line 4 is a wiring through which data for determining the switch (ON / OFF) of the pixel of the organic EL element 7 is transmitted to the pixel of the organic EL element 7.
  • the current supply line 5 is a wiring for supplying a large current to the drive transistor 2.
  • Capacitance 6 holds a voltage value (charge) for a certain period of time.
  • the organic light emitting display device As described above, the organic light emitting display device according to the first embodiment is configured.
  • FIG. 3 is a flowchart showing a manufacturing process of a thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • 4A to 4J are views for explaining a method of manufacturing a thin film transistor of the organic light emitting display device according to the first embodiment of the present invention.
  • FIG. 5 is a diagram schematically showing laser annealing in S13 of FIG.
  • the gate electrode 12 is formed and patterned (S10).
  • a metal to be the gate electrode 12 is deposited on the insulating substrate 10 by sputtering, and the gate electrode 12 in the thin film transistor 100 is formed by photolithography and etching (FIG. 4A).
  • the gate electrode 12 is typically formed of a refractory metal material such as Mo (molybdenum).
  • Mo molybdenum
  • the gate electrode 12 may be formed of an alloy with another metal such as MoW, for example.
  • the gate electrode 12 may be formed of Al, Cu, or W, or may be formed of an Al alloy, a Cu alloy, or the like.
  • a gate insulating film 13 is formed on the gate electrode 12 (S11), and an amorphous silicon film 14 is formed (formed) on the gate insulating film 13 (S12).
  • the gate insulating film 13 is formed on the gate electrode 12 by plasma CVD so as to cover the insulating substrate 10 and the gate electrode (FIG. 4B), and on the formed gate insulating film 13.
  • An amorphous silicon film 14 is continuously formed (FIG. 4C).
  • the gate insulating film 13 is made of silicon oxide (SiO 2 ), and the thickness of the gate insulating film 13 is preferably 160 nm to 190 nm.
  • the amorphous silicon film 14 is preferably formed on the gate insulating film 13 with a thickness of 30 nm to 45 nm.
  • the amorphous silicon film 14 is turned into a crystalline silicon film 15 by laser annealing (S13). Specifically, dehydrogenation treatment is performed on the formed amorphous silicon film 14. Thereafter, the amorphous silicon film 14 is made polycrystalline (including microcrystals) by laser annealing to form a crystalline silicon film 15 (FIG. 4D).
  • the laser light source used for laser irradiation is a laser having a wavelength in the visible light region.
  • the laser having a wavelength in the visible light region is a laser having a wavelength of about 380 nm to 780 nm, and preferably a green laser having a wavelength of 500 nm to 560 nm.
  • the crystalline silicon film 15 is irradiated by irradiating the amorphous silicon film 14 with, for example, green laser light condensed linearly.
  • the irradiation position of the linearly focused green laser light is fixed, and the insulating substrate 10 on which the amorphous silicon film 14 is formed is placed on the stage.
  • the amorphous silicon film 14 is irradiated with green laser light.
  • the amorphous silicon film 14 irradiated with the green laser light absorbs the energy of the green laser light and rises in temperature to be crystallized to become the crystalline silicon film 15.
  • a second amorphous silicon film 16 is formed (S14), and the silicon film layer in the channel region of the thin film transistor 100 is patterned (S15).
  • a second amorphous silicon film 16 is formed on the gate insulating film 13 by plasma CVD (FIG. 4E). Then, the silicon film layer (the layer of the crystalline silicon film 15 and the amorphous silicon film 16) is patterned so that the channel region of the thin film transistor 100 remains, and the amorphous silicon film 16 and the crystalline silicon film 15 to be removed Is removed by etching (FIG. 4F). Accordingly, a desired channel layer can be formed in the thin film transistor 100.
  • n + silicon film 17 and a source / drain electrode 18 are formed (S16).
  • an n + silicon film 17 is formed by plasma CVD so as to cover the side surfaces of the amorphous silicon film 16 and the crystalline silicon film 15 and the gate insulating film 13 (FIG. 4G).
  • the source / drain electrodes are made of metal such as molybdenum (Mo) or Mo alloy, metal such as titanium (Ti), aluminum (Al) or Al alloy, metal such as copper (Cu) or Cu alloy, or silver. It is made of a metal material such as (Ag), chromium (Cr), tantalum (Ta), or tungsten (W).
  • the source / drain electrode 18 is patterned (S17). Then, the n + silicon film 17 is etched (S18), and the second-layer amorphous silicon film 16 is partially etched (S19).
  • the source / drain electrodes 18 are formed by photolithography and etching (FIG. 4I). Further, the n + silicon film 17 is etched, and the amorphous silicon film 16 in the channel region of the thin film transistor 100 is partially etched (FIG. 4J). In other words, the amorphous silicon film 16 is channel etched so as to leave a part of the amorphous silicon film 16 in the channel region of the thin film transistor 100.
  • the thin film transistor 100 of the organic light emitting display device is manufactured.
  • the thin film transistor 100 of the organic light emitting display device is formed as a Poly-Si TFT having a bottom gate structure.
  • the gate insulating film 13 made of SiO 2 is formed on the gate electrode 12 so as to have a thickness of 160 nm to 190 nm.
  • An amorphous silicon film 14 made of an a-Si film is formed on the gate insulating film 13 so as to have a thickness of 30 nm to 45 nm.
  • the amorphous silicon film 14 made of poly-Si is made into a crystalline silicon film 15 by laser annealing (crystallization) of the amorphous silicon film 14 made of a-Si film using, for example, a green laser. .
  • the gate insulating film 13 and the amorphous silicon film 14 are formed in the above-described film thickness range at the time of manufacture.
  • the amorphous silicon film 14 is laser-annealed (crystallized) using a green laser, a change in the absorptance to the a-Si film due to a change in film thickness can be reduced. That is, stable crystallization is possible without being affected by variations in the film thickness of the amorphous silicon film 14 generated when the film is formed by CVD or the like. Further, variation in characteristics of TFTs using the TFT can be suppressed, and display quality of a display device such as an LCD or an OLED can be improved.
  • the film thickness of the amorphous silicon film 14 made of a-Si and the gate insulating film 13 is an important parameter that determines the device characteristics, that is, the crystallinity of the crystalline silicon film 15, but the display device which is an applied product is This is because it has a certain allowable range (film thickness range) in forming the crystalline silicon film 15 that can realize normal display. Therefore, even if the film thickness of the amorphous silicon film 14 and the gate insulating film 13 fluctuates at the time of film formation, if the film is formed in the above film thickness range, a laser having a wavelength in the visible light region is used. Even when crystallization is performed, the change in the absorption rate into the a-Si film can be reduced.
  • the amorphous silicon film 14 is changed to the amorphous silicon film 14 due to the film thickness variation of the gate insulating film 13 and the amorphous silicon film 14.
  • the change in the absorption rate can be reduced.
  • the gate electrode is preferably formed of, for example, a refractory metal of Mo or a refractory metal of MoW (an alloy of Mo and other metals).
  • the above-mentioned certain allowable ranges exist in the film thicknesses of the amorphous silicon film 14 made of a-Si and the gate insulating film 13, and the a- when the green laser (532 nm) is irradiated. It was found by calculating the absorption rate into the Si film. Hereinafter, this will be described in detail as an example.
  • 6A to 6D are diagrams for explaining the amplitude transmittance and the calculation method of the amplitude transmittance.
  • FIG. 6A shows a film structure model of a multilayer film structure including five layers.
  • a film 801 made of refractive index n 1 a film 802 made of refractive index n 2
  • a film 803 made of refractive index n 3
  • a film 804 made of refractive index n 4 the refractive index n 5
  • membrane 805 which consists of.
  • This film structure model shows a model in which a film 805, a film 804, a film 803, a film 802, and a film 801 are stacked in this order.
  • the region of the refractive index n in shown in the figure is outside the film structure model and indicates the side on which light is incident on the film structure model.
  • the region of the refractive index n out is outside the film structure model and indicates the side from which light is emitted from the film structure model.
  • Equation 1 the reflectance of the lowermost layer of the film structure model, that is, the film 805 is calculated by Equation 1.
  • E 0 indicates the amplitude of the light energy incident on the film 805.
  • r 5 represents the amplitude reflectance of the film 805
  • r 45 represents the amplitude reflectance from the film 804 to the film 805.
  • r 5out indicates the amplitude reflectance from the film 805 to the outside.
  • ⁇ 5 indicates the optical path length of the film 805.
  • Equation 2 the amplitude reflectivity in the two layers of the film 805 and the film 804 is calculated by Equation 2.
  • r 4 + 5 represents the amplitude reflectance when the films 805 and 804 are regarded as one layer
  • r 34 represents the amplitude reflectance from the film 803 to the film 804.
  • r 5 represents the amplitude reflectance of the film 805.
  • ⁇ 4 indicates the path length of the film 804.
  • Equation 3 the amplitude reflectance of the film structure model having a multilayer film structure composed of five layers.
  • the amplitude transmittance can be calculated by the same calculation. Specifically, the amplitude transmittance in the two layers of the film 802 and the film 803 shown in FIG. 6D is calculated by Expression 4.
  • t 1 ⁇ 3 indicates the amplitude transmittance when the film 802 and the film 803 are regarded as one layer.
  • t 12 represents the amplitude transmittance from the film 801 to the film 802
  • t 23 represents the amplitude transmittance from the film 802 to the film 803.
  • R 23 represents the amplitude reflectance from the film 802 to the film 803
  • r 21 represents the amplitude reflectance from the film 802 to the film 801.
  • ⁇ indicates the path length.
  • the amplitude transmittance as a system (here, a five-layer film structure model) can be calculated. Since all such calculations are performed using a complex refractive index, the result is a complex number.
  • the power reflectance R and the power transmittance T are products of the complex conjugates shown in Equations 6 and 7.
  • the light absorption rate in the film 801 is calculated by the following equation.
  • FIG. 7A and 7B are diagrams showing the model structure and its parameters used in the calculation in this example.
  • k is an extinction coefficient and is a coefficient that leads to an absorption coefficient.
  • a glass substrate 901 (not related to calculation) was prepared as a substrate, and a metal film 902 made of Mo (film thickness not set) was arranged thereon.
  • An SiO 2 film 903 (variable film thickness) and an a-Si film 904 (variable film thickness) are disposed thereon, and the upper part is an air layer (refractive index 1).
  • this model structure is a model of the bottom-gate TFT shown in FIG.
  • the glass substrate 901 corresponds to the insulating substrate 10 illustrated in FIG. 1, and the metal film 902 corresponds to the gate electrode 12.
  • the SiO 2 film 903 corresponds to the gate insulating film 13, and the a-Si film 904 corresponds to the amorphous silicon film 14.
  • FIG. 7B shows the refractive index at a wavelength of 532 nm, and the absorptivity to the a-Si film was calculated using the values shown in FIG. 7B.
  • FIG. 8 is a diagram showing a calculation result when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • the a-Si film 904 is fixed to a film thickness of 50 nm, and the absorptivity to the a-Si film 904, the transmittance of the entire system, and the reflectance are calculated.
  • the transmitted portion is absorbed by Mo, and the portion excluding transmission and reflection is a ⁇ It is calculated that it is absorbed by the Si film 904.
  • the absorptivity to the a-Si film 904 has a maximum value when the thickness of the SiO 2 film 903 is around 130 nm, and has a minimum value when the thickness of the SiO 2 film 903 is around 180 nm. You can see that it has changed.
  • the energy absorbed by the metal film 902 made of Mo is calculated as a transmittance (power transmittance) that passes through the SiO 2 film 903. It can be seen that this transmittance has a maximum value when the thickness of the SiO 2 film 903 is around 160 nm. On the other hand, it can be seen that the reflectance (power reflectance) of the entire system has a minimum value when the film thickness of the SiO 2 film 903 is around 140 nm and a maximum value around 200 nm.
  • FIG. 9A to 9E are diagrams showing calculation results when the a-Si film thickness and the SiO 2 film thickness are changed.
  • FIG. 9A is a three-dimensional view of the calculation result when the a-Si film thickness and the SiO 2 film thickness are changed
  • FIG. 9B is the case where the a-Si film thickness and the SiO 2 film thickness are changed. It is a contour map of the calculation result. Note that FIG. 9A and FIG. 9B correspond to those in which the same result is displayed three-dimensionally or two-dimensionally.
  • the absorptance to the a-Si film 904 is It turns out that it becomes the highest. It can also be seen that when the film thickness of the a-Si film 904 is 20 nm and the film thickness of the SiO 2 film 903 is 150 nm to 160 nm, the absorptance to the a-Si film 904 is the lowest. In this manner, the absorptance of the a-Si film 904 with respect to the combination of the thickness of the a-Si film 904 and the thickness of the SiO 2 film 903 can be calculated.
  • a region having a small dependency of the absorption rate on the film thickness is a preferable region.
  • a region where the thickness of the a-Si film 904 is 25 nm to 50 nm and the thickness of the SiO 2 film 903 is 160 nm to 190 nm is a preferable region.
  • the SiO 2 film and the a-Si film are formed in the film thickness range of this region, the change in the absorption rate to the a-Si film due to the film thickness variation becomes small.
  • the minimum film thickness of the a-Si film 904 is set to 20 nm, which is near the lower limit where the film can be formed, and the maximum film thickness of the a-Si film 904 is a practical upper limit. It is set to 80 nm.
  • the film thickness range of the SiO 2 film 903 is a practical range to be used, which is about 50 nm to 200 nm.
  • FIG. 9C a graph of the result of differentiation with respect to the SiO 2 film thickness
  • FIG. 9D a graph of the result of differentiation with respect to the a-Si film thickness
  • FIG. 9E shows a graph of the result of adding the absolute values for the values in FIG. 9C and FIG. 9D.
  • the portion where the value of the contour line (Z-axis) region is close to 0 depends on the film thickness of the absorptivity to the a-Si film 904. It shows that the nature is small. In other words, even when there is a variation in film thickness when the SiO 2 film 903 and the a-Si film 904 are formed, irradiation is performed if the film is formed in the film thickness range included in this region. This shows that the influence (fluctuation) on the absorption of light (energy) into the a-Si film 904 is small.
  • the contour line Z Crystallization by laser annealing, which is less affected by variations in SiO 2 film thickness, by forming the SiO 2 film 903 and the a-Si film 904 within the film thickness range in the region where the value of the (axis) region is close to 0 The process becomes possible.
  • FIG. 9C is a result of differentiating the absorption rate curve shown in FIG. 9A or 9B with respect to the SiO 2 film thickness, and shows the change rate of the absorption rate with respect to the SiO 2 film thickness change.
  • one of the regions surrounded by an ellipse is a region where the film thickness of the a-Si film 904 is 25 nm to 60 nm and the film thickness of the SiO 2 film 903 is 80 nm to 160 nm.
  • Is a region where the film thickness of the a-Si film 904 is 25 nm to 55 nm and the film thickness of the SiO 2 film 903 is 180 nm to 210 nm.
  • each region value of the contour line (Z axis) in FIG. 9C is d (absorption rate) / d (SiO 2 film thickness).
  • FIG. 9D shows the result of differentiating the absorptance curve shown in FIG. 9A or 9B with respect to the a-Si film thickness, and shows the change rate of the absorptance with respect to the a-Si film thickness change.
  • the region surrounded by an ellipse is a region where the film thickness of the a-Si film 904 is 30 nm to 60 nm and the film thickness of the SiO 2 film 903 is 160 nm to 195 nm.
  • each region value of the contour line (Z axis) in FIG. 9D is d (absorption rate) / d (SiO 2 film thickness).
  • FIG. 9E is a diagram showing the sum of absolute values for each film thickness in FIGS. 9C and 9D.
  • the portion where the contour line (z-axis) value is close to 0 depends on the film thickness of both the a-Si film 904 and the SiO 2 film 903. Is small.
  • the irradiated light (energy) absorbed by the a-Si film 904 is the a-Si film 904 and SiO 2.
  • the film 903 is not easily affected by variations in film thickness. That is, crystallization by laser annealing can be performed stably.
  • regions 1 to 4 shown in FIG. 9E are ranges defined by the following equations.
  • d (a-Si) indicates the thickness of the a-Si film 904, and d (SiO 2 ) indicates the thickness of the SiO 2 film 903.
  • Area 1 is an area that is quantified by Expression 8, Expression 9, and Expression 10.
  • Area 2 is an area that is quantified by Expression 11, Expression 12, Expression 13, Expression 14, and Expression 15.
  • Area 3 is an area that is quantified by Expression 16, Expression 17, and Expression 18.
  • Area 4 is an area that is quantified by Expression 19, Expression 20, and Expression 21.
  • the preferred range in region 1 is a region that is quantified by Equation 22, Equation 23, and Equation 24.
  • a preferable range in the region 2 is a region quantified by the formula 25, the formula 26, the formula 27, the formula 28, and the formula 29.
  • a preferable range in the region 3 is a region that is quantified by Expression 30, Expression 31, and Expression 32.
  • a preferable range in the region 4 is a region that is quantified by the equations 33 and 34.
  • the film thickness of the a-Si film 904 and the film thickness of the SiO 2 film 903 are set (form) the film thickness of the a-Si film 904 and the film thickness of the SiO 2 film 903 within the film thickness range belonging to any one of the regions 1 to 4 described above.
  • the thickness of the SiO 2 film 903 in the film thickness range belonging to the region 2 is 160 nm to 190 nm, and the thickness of the a-Si film 904 is 30 nm to 45 nm. Accordingly, even when a green laser is used, the crystallization process can be performed while minimizing the influence of film thickness variation that occurs when the a-Si film 904 and the SiO 2 film 903 are formed.
  • the film thickness range (allowable range) between the a-Si film and the underlying insulating film that is less affected by the variation in the absorption rate of the a-Si film. This can be found by differentiating the absorptance and extracting a film thickness range with a small change in absorptance.
  • the metal material used for the metal film in the model structure of FIG. 7A has been limited to the case of being fixed to Mo, but is not limited thereto. This will be described below.
  • FIG. 10 is a diagram showing a metal material and a refractive index used for the metal film in the model structure of FIG. 7A.
  • the refractive indexes at a wavelength of 532 nm are shown for Mo, Al, Cu and W. Then, the absorptivity to the a-Si film was calculated using these refractive index values.
  • FIG. 11A to 11D are diagrams showing calculation results when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 11A shows the SiO 2 film thickness dependence of the absorption rate to the a-Si film when Mo is used as the metal material used for the metal film 902.
  • FIG. 11B shows the case where W is used as the metal material used for the metal film 902
  • FIG. 11C shows the case where Cu is used as the metal material used for the metal film 902.
  • FIG. 11D shows a case where Al is used as the metal material used for the metal film 902.
  • FIGS. 12A to 12B are diagrams showing calculation results when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material is Mo.
  • FIG. 12A is a contour line of a calculation result when the a-Si film thickness and the SiO 2 film thickness are changed when the metal material used for the metal film 902 is Mo
  • FIG. 12B is a graph showing the sum of absolute values for each film thickness in the result of differentiating the absorptance curve shown in FIG. 12A by the a-Si film thickness and the result differentiated by the SiO 2 film thickness.
  • FIGS. 13A and 13B show the case where W is used as the metal material used for the metal film 902
  • FIGS. 14A and 14B show the case where Cu is used as the metal material used for the metal film 902.
  • 15A and 15B show the case where Al is used as the metal material used for the metal film 902.
  • the maximum value of the absorptance to the a-Si film 904 is It can be seen that it is slightly lower than when Mo is used as the metal material to be used. Further, it can be seen that there is no difference in the film thickness dependence of the SiO 2 film 903 and the a-Si film 904 with respect to the absorptivity to the a-Si film 904.
  • FIGS. 12A and 12B are compared with FIGS. 14A and 14B, when Cu is used as the metal material used for the metal film 902, the maximum value of the absorptance to the a-Si film 904 is It can be seen that it is slightly lower than when Mo is used as the metal material used for the film 902. Further, it can be seen that there is no difference in the film thickness dependence of the SiO 2 film 903 and the a-Si film 904 with respect to the absorptivity to the a-Si film 904. However, the waveform (contour line) of the absorptance into the a-Si film is shifted by about 10 nm in the direction in which the SiO 2 film 903 is thin.
  • FIG. 12A and FIG. 12B are compared with FIG. 15A and FIG. 15B, when Al is used as the metal material used for the metal film 902, the SiO 2 film against the absorptivity to the a-Si film 904 is obtained. It can be seen that the film thickness dependence of 903 and a-Si film 904 is increased. This is presumably because the amplitude of the absorptivity to the a-Si film 904 increases because the reflectance of the metal film 902 itself made of Al is high. Note that the absorptivity waveform (contour) in the a-Si film is shifted by about 10 nm in the direction in which the SiO 2 film 903 is thick.
  • absorptivity waveform (contour) in the a-Si film is shifted by about 10 nm in the direction in which the SiO 2 film 903 is thick.
  • FIG. 16 is a diagram showing the refractive indexes of Mo and a-Si for each laser wavelength.
  • the laser wavelengths used are 308 nm (excimer laser), 406 nm and 532 nm in the visible light region, and 808 nm in the infrared region.
  • the absorption rate into the a-Si film was calculated using these values.
  • the refractive index 1.9 of SiN and the refractive index 1.46 of SiO 2 were used without change.
  • FIG. 17A to 17D are diagrams showing calculation results when the SiO 2 film thickness is changed when the film thickness of the a-Si film is 50 nm.
  • FIG. 17A shows the SiO 2 film thickness dependence of the absorptivity to the a-Si film when a laser wavelength of 308 nm is used.
  • FIG. 17B shows a case where a laser wavelength of 406 nm is used
  • FIG. 17C shows a case where a laser wavelength of 532 nm is used.
  • FIG. 17D shows the case where a laser wavelength of 808 nm is used.
  • FIGS. 18A to 18D are diagrams showing calculation results when the a-Si film thickness and the SiO 2 film thickness are changed at each laser wavelength.
  • FIG. 18A is a diagram showing contour lines of calculation results when the a-Si film thickness and the SiO 2 film thickness are changed when a laser wavelength of 308 nm is used.
  • FIG. 18B shows a case where a laser wavelength of 406 nm is used
  • FIG. 18C shows a case where a laser wavelength of 532 nm is used.
  • FIG. 18D shows the case where a laser wavelength of 808 nm is used.
  • FIGS. 18A to 18D show that the absorption coefficient of the Si film changes greatly as the laser wavelength changes.
  • the laser wavelength of 308 nm most of the light is absorbed when it first passes through the a-Si film and hardly transmits, so that the influence of interference is hardly seen. It is close to that even at 406 nm.
  • 808 nm since it is not absorbed by the a-Si film, most of it is reflected or absorbed by the metal film. Since 532 nm has been described above, description thereof is omitted.
  • the laser wavelength it can be seen that the range of visible light in the vicinity of 400 nm to 700 nm where the influence of interference can be seen is good except for the excimer laser. That is, it can be seen that not only a 532 nm green laser but also a laser having a wavelength in the visible light region can be used in the crystallization process.
  • FIG. 19 is a cross-sectional view showing a structure of a thin film transistor constituting the organic light emitting display device according to Embodiment 2 of the present invention. Elements similar to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. 19 is different from the thin film transistor 100 according to Embodiment 1 in the structure of the gate insulating film 23.
  • the gate insulating film 23 is formed so as to cover the gate electrode 12 and is formed by laminating silicon oxide (SiO 2 ) and silicon nitride (SiN).
  • the film thickness of the gate insulating film 23 is preferably formed so that the total optical path length of the SiO 2 film and the SiN film is 250 nm to 280 nm.
  • the total optical path length is 264 nm.
  • the total optical path length when the SiO 2 film is 125 nm and the SiN film is 50 nm is 277 nm.
  • the total optical path length is 276 nm.
  • the total optical path length is 269 nm.
  • the thin film transistor 200 is configured.
  • the organic light-emitting display device including the thin film transistor 200 is the same as the case of including the thin film transistor 100 in Embodiment 1, and thus description thereof is omitted.
  • the manufacturing method of the thin film transistor 200 is the same as that including the gate insulating film 23, and thus the description thereof is omitted.
  • the thin film transistor 200 according to the second embodiment is formed as a Poly-Si TFT having a bottom gate structure.
  • the gate insulating film 23 made of a SiO 2 / SiN stack is formed on the gate electrode 12 so that the total optical path length is 250 nm to 280 nm.
  • an amorphous silicon film 14 made of a-Si is formed on the gate insulating film 23 so as to have a thickness of 30 nm to 45 nm.
  • the amorphous silicon film 14 is made into a crystalline silicon film 15 made of Poly-Si by laser annealing (crystallization) using, for example, a green laser.
  • the gate insulating film 23 and the amorphous silicon film 14 are formed in the above-described film thickness range at the time of manufacture.
  • laser annealing crystallization
  • a change in the absorption rate to the a-Si film due to a change in film thickness can be reduced. That is, stable crystallization is possible without being affected by variations in the thickness of the amorphous silicon film 14 and the like that are generated when the film is formed by CVD or the like.
  • variation in characteristics of TFTs using the TFT can be suppressed, and display quality of a display device such as an LCD or an OLED can be improved.
  • the gate insulating film may be formed of a SiN / SiO 2 stack in which a SiN film is stacked on a SiO 2 film.
  • the above-mentioned certain allowable ranges are present in the film thicknesses of the amorphous silicon film 14 made of a-Si and the gate insulating film 23. This is because a- when the green laser (532 nm) is irradiated. It was found by calculating the absorption rate into the Si film. This will be described below as an example. Note that the description of the same parts as those in the first embodiment is omitted.
  • FIGS. 20A to 20C are diagrams showing calculation results when the a-Si film thickness and the SiO 2 film thickness are changed when the SiN film is fixed to 30 nm.
  • FIG. 20A is a diagram showing the absorptance calculated by changing the SiO 2 film thickness and the a-Si film thickness when the SiN film is fixed to 30 nm.
  • FIG. 20B is the sum of the absolute values of the absorptivity curves shown in FIG. 20A differentiated by the a-Si film thickness and those differentiated by the SiO 2 film thickness.
  • FIG. 20C illustrates a film thickness configuration in a preferable film thickness range.
  • a region surrounded by an ellipse that is, a region having a SiO 2 film thickness of 135 nm to 160 nm and an a-Si film thickness of 25 nm to 45 nm is a preferable film thickness range region.
  • FIG. 20C shows preferable values of the a-Si film thickness and the SiO 2 film thickness as the film thickness configuration, which are the center values of the area surrounded by the ellipse.
  • the SiN film thickness is 50 nm
  • the a-Si film thickness center value is 35 nm
  • the SiO 2 film thickness center value is 160 nm.
  • the absorptance to the a-Si film thickness at these values is 32.3%.
  • the a-Si film thickness range ( ⁇ 9 nm to +10 nm) in which the absorptivity value is ⁇ 3% with respect to the a-Si film thickness center value of 30 nm and the SiO 2 film thickness center value are shown.
  • a SiO 2 film thickness range ( ⁇ 40 nm to +10 nm) in which the absorptance value is ⁇ 3% with respect to 160 nm is shown.
  • the numbers in parentheses described in the respective film thickness ranges are the ratios to the respective film thickness centers. For example, 25% described in the lower limit (35 nm-9 nm) of the a-Si film thickness range corresponds to a ratio of 9 nm to the a-Si center value of 35 nm. Others are the same.
  • FIG. 20C shows an a-Si film having an absorptivity value of 32% ⁇ 0.97 to 32% ⁇ 1.03 (relatively the absorptivity value is ⁇ 3%) as a relative value.
  • a thickness range and a SiO 2 film thickness range are shown.
  • FIGS. 21A to 21C show calculation results when the SiN film is fixed to 50 nm
  • FIGS. 22A to 22C show calculation results when the SiN film is fixed to 70 nm
  • 23A to 23C are diagrams showing calculation results when the SiN film is fixed to 90 nm.
  • FIG. 24 is a diagram showing a film thickness configuration in which the influence of film thickness variation is most suppressed.
  • the optical path length is calculated by calculating d (SiO 2 ) ⁇ NSiO 2 + d (SiN) ⁇ NSiN.
  • the optical path length of the combination of film thicknesses that can minimize the influence of film thickness variation is 260 nm to 280 nm, which is a value close to approximately half of the wavelength of the laser beam to be input.
  • the a-Si film thickness is the smallest at the 35 nm portion regardless of the SiN film thickness.
  • the a-Si film is formed to a thickness of 35 nm, and the sum of the optical path lengths of the SiN film and the SiO 2 film is approximately half the wavelength of the laser used or the total optical path length is 250 nm to The film is formed in a film thickness range of 280 nm. Then, stable crystallization is possible without being affected by variations in the a-Si film thickness that occurs when the film is formed by CVD or the like.
  • the present invention it is possible to realize a method for forming a crystalline silicon film having a crystallinity stable using a laser having a wavelength in the visible light region, and a thin film transistor and a display device using the crystalline silicon film. it can.
  • the film thickness fluctuates by about ⁇ 10%.
  • the influence of the film thickness variation is suppressed in the laser crystallization process, and crystallization (poly-Si film formation) is performed. Yes. Therefore, in a thin film transistor (TFT) including an a-Si film and an insulating film that is a base film thereof, uniform thin film transistor characteristics can be realized. Further, when the thin film transistor of the present invention is used for the display device shown in FIG. 25, a high-quality display device having uniform TFT characteristics can be realized. Further, the yield can be improved and the cost can be reduced by improving the display quality.
  • the method for forming a crystalline silicon film of the present invention, the thin film transistor using the method, and the display device have been described based on the embodiment, but the present invention is not limited to this embodiment. Unless it deviates from the meaning of this invention, the form which carried out the various deformation
  • a laser is cited as a light source for crystallizing the a-Si film, but RTA (Rapid Thermal Annealing) using a visible light lamp such as a tungsten lamp is also used as an alternative to the laser.
  • RTA Rapid Thermal Annealing
  • a visible light lamp such as a tungsten lamp
  • the present invention can be used for a method for forming a crystalline silicon film, a thin film transistor using the same, and a display device. Therefore, it can be used for a high-quality display device having uniform TFT characteristics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する結晶シリコン膜の形成方法を提供する。本発明の結晶シリコン膜の形成方法は、金属膜を形成する第１工程と、金属膜上に絶縁膜を形成する第２工程と、絶縁膜に多結晶Ｓｉからなる結晶シリコン膜を形成する第３工程とを含み、第２工程において、前記絶縁膜を１６０ｎｍ～１９０ｎｍの膜厚範囲で形成し、前記第３工程は、前記絶縁膜にａ－Ｓｉからなる非晶質シリコン膜を３０ｎｍ～４５ｎｍの膜厚範囲で形成する工程と、前記非晶質シリコン膜に可視光領域の波長のレーザーの光を照射することにより、結晶シリコン膜を形成する工程とを含む。

Description

結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置
　本発明は結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置に関するものである。
　例えば、液晶パネルまたは有機ＥＬパネルを構成するＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）がある。ＴＦＴのチャネル部は、アモルファス（非晶質）シリコンであるａ－Ｓｉまたは多結晶シリコンであるＰｏｌｙ-Ｓｉで形成されている。ＴＦＴのチャネル部のＰｏｌｙ－Ｓｉは、一般的に、ａ－Ｓｉを形成後、そのａ－Ｓｉに例えばエキシマ等のレーザー光を照射して瞬間的に温度を上昇させて結晶化することにより、形成される。
　また、ＴＦＴの構造としては、ゲートメタルがチャネル部のｘ－Ｓｉ（ｘは、ａまたはＰｏｌｙ）からみて基板側に配置されているボトムゲート構造とゲートメタルおよびソース・ドレインメタルがチャネル部のｘ－Ｓｉからみて基板と反対方向に配置されているトップゲート構造とが存在する。ボトムゲート構造は、ａ－Ｓｉで形成されたチャネル部を有するａ－Ｓｉ　ＴＦＴで主に用いられており、トップゲート構造は、Ｐｏｌｙ－Ｓｉで形成されたチャネル部を有するＰｏｌｙ－Ｓｉ　ＴＦＴで主に用いられる。
　さらに、Ｐｏｌｙ－Ｓｉ　ＴＦＴがボトムゲート構造である場合も存在し、作製コストが抑えられるといった長所を持っている。このようなボトムゲート構造のＰｏｌｙ－Ｓｉ　ＴＦＴでは、ａ－Ｓｉにレーザーを照射して結晶化を行うことでＰｏｌｙ－Ｓｉが形成される。
　しかしながら、Ｐｏｌｙ－Ｓｉ　ＴＦＴを構成するゲートメタル、例えばＳｉＯ２膜のゲート絶縁膜およびａ－Ｓｉ膜は、スパッタまたはＣＶＤなどの方法で形成され、これらは装置上で全く均一なものを形成することが不可能である。すなわち、Ｐｏｌｙ－Ｓｉ　ＴＦＴを構成するゲートメタル、ゲート絶縁膜およびａ－Ｓｉ膜は、ある程度の膜厚ばらつきを持って形成されることになる。そのため、このように形成されたａ－Ｓｉ膜にレーザーを照射して結晶化を行うと、Ｐｏｌｙ－Ｓｉ　ＴＦＴ膜の膜質にばらつきが生じ、Ｐｏｌｙ－Ｓｉ　ＴＦＴで構成される液晶パネルまたは有機ＥＬパネルなどの表示装置に不具合が生じてしまう。
　それに対して、スパッタまたはＣＶＤなどの方法で形成されるａ－Ｓｉ膜にレーザーを照射してＰｏｌｙ－Ｓｉ膜に結晶化する際に生じるＰｏｌｙ－Ｓｉ膜の膜質変化を抑制する技術が開示されている（例えば、特許文献１）。
　この特許文献１では、最適な膜厚の範囲でａ－Ｓｉ膜を形成することで、ａ－Ｓｉ膜厚のばらつきに対するＰｏｌｙ－Ｓｉ　ＴＦＴ膜の膜質変化を抑えている。ここで、用いられるレーザーの光源は、典型的にはＸｅＣｌエキシマレーザーであり、アルゴンレーザーおよびＫｒＦなども含まれる。
　また、特許文献１には、Ｐｏｌｙ－Ｓｉ　ＴＦＴが開示されており、ａ－Ｓｉ膜にレーザーを照射して結晶化させてＰｏｌｙ－Ｓｉ膜を形成する際、ａ－Ｓｉ膜よりも下層に、絶縁膜を介して、メタルゲート電極が存在している。
特開２００１－２９７９８４号公報
　しかしながら、上記特許文献１に開示の方法では、レーザーの光源として、可視光領域の波長のレーザーを用いた場合、形成されるＰｏｌｙ－Ｓｉ　ＴＦＴの特性にばらつきが生じ、Ｐｏｌｙ－Ｓｉ　ＴＦＴで構成される表示装置などに不具合が生じてしまう課題がある。以下、そのことについて説明する。
　レーザーの光源として、例えばエキシマレーザーを用いた場合、レーザー照射時にその光の大半は、ａ－Ｓｉ膜に吸収されて、ａ－Ｓｉ膜よりも下層のメタルゲートまでにはほとんど透過しないため、上述のような課題は生じない。
　それに対して、レーザーの光源として、可視光領域の波長のレーザーを用いた場合、レーザー照射時にａ－Ｓｉ膜を透過した光がゲートメタルで反射して干渉をおこしてしまう。具体的には、レーザー照射時にａ－Ｓｉ膜を透過した光は、その一部がゲートメタルに吸収され、別の一部がａ－Ｓｉ膜に反射して干渉し、残りの一部のみがａ－Ｓｉ膜に吸収される。ここで、Ｐｏｌｙ－Ｓｉ膜は、ａ－Ｓｉ膜に吸収されたレーザー光のエネルギーによってａ－Ｓｉ膜の温度が上昇して結晶化することで、形成される。
　つまり、レーザーの光源として、可視光領域の波長のレーザーを用いた場合、レーザー光を照射した場合における光の干渉は、ａ－Ｓｉ膜と、その下層の絶縁膜で起きる。そのため、それぞれの膜（ａ－Ｓｉ膜および絶縁膜）の膜厚が基板内または基板間でばらつきをもっていた場合、同じエネルギーでレーザーが照射されても、ａ－Ｓｉ膜に吸収されるエネルギーが異なる。その結果、結晶化されたＳｉ膜の結晶性にばらつきが生じることになる。それにより、作製されるＰｏｌｙ－Ｓｉ　ＴＦＴの特性にばらつきを引き起こし、例えば表示されるパネルが均一に表示されないなどというＰｏｌｙ－Ｓｉ　ＴＦＴで構成される表示装置に不具合が生じてしまう。
　そこで、本発明は、上記の問題点を鑑みてなされたもので、可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置を提供することを目的とする。
　上記目的を達成するために、本発明に係る結晶シリコン膜の形成方法は、金属膜を形成する第１工程と、前記金属膜上に絶縁膜を形成する第２工程と、前記絶縁膜上に多結晶Ｓｉからなる結晶シリコン膜を形成する第３工程とを含み、前記第２工程において、前記絶縁膜を１６０ｎｍ～１９０ｎｍの膜厚範囲で形成し、前記第３工程は、前記絶縁膜上にａ－Ｓｉからなる非晶質シリコン膜を３０ｎｍ～４５ｎｍの膜厚範囲で形成する工程と、前記非晶質シリコン膜に可視光領域の波長のレーザーの光を照射することにより、前記結晶シリコン膜を形成する工程とを含む。
　それにより、可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する結晶シリコン膜の形成方法を実現することができる。
　なお、ａ－Ｓｉ膜への吸収率を微分して、吸収率変化の少ない膜厚範囲を抽出することにより、ａ－Ｓｉ膜への吸収率の膜厚変動による影響の少ないａ－Ｓｉ膜とその下地膜である絶縁膜との膜厚範囲（一定の許容範囲）を定めることができる。通常、ＣＶＤ等でａ－Ｓｉ膜とその下地膜である絶縁膜とが成膜されると、膜厚は±１０％程度変動する。しかし、上述した膜厚範囲でａ－Ｓｉ膜とその下地膜である絶縁膜を成膜すると、レーザー結晶化プロセスにおいて、膜厚変動の影響を抑えて、結晶化を行うことができる。
　本発明によれば、可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する結晶シリコン膜の形成方法、薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置を実現することができる。
図１は、本発明の実施の形態１に係る有機発光表示装置を構成する薄膜トランジスタの構造を示す断面図である。 図２は、本発明の実施の形態１に係る有機発光表示装置の等価回路を示す図である。 図３は、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造工程を示すフローチャートである。 図４Ａは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｂは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｃは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｄは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｅは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｆは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｇは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｈは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｉは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図４Ｊは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための断面図である。 図５は、図３のＳ１３におけるレーザーアニールを模式的に示した図である。 図６Ａは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図６Ｂは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図６Ｃは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図６Ｄは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図７Ａは、本実施例での計算に用いたモデル構造およびそのパラメータを示す図である。 図７Ｂは、本実施例での計算に用いたモデル構造およびそのパラメータを示す図である。 図８は、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合におけるＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図９Ａは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図９Ｂは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図９Ｃは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図９Ｄは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図９Ｅは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図１０は、図７Ａのモデル構造における金属膜に用いる金属材料と屈折率とを示す図である。 図１１Ａは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１１Ｂは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１１Ｃは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１１Ｄは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１２Ａは、金属材料がＭｏである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１２Ｂは、金属材料がＭｏである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１３Ａは、金属材料がＷである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１３Ｂは、金属材料がＷである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１４Ａは、金属材料がＣｕである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１４Ｂは、金属材料がＣｕである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１５Ａは、金属材料がＡｌである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１５Ｂは、金属材料がＡｌである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図１６は、各レーザー波長に対するＭｏとａ－Ｓｉとの屈折率を示す図である。 図１７Ａは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１７Ｂは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１７Ｃは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１７Ｄは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。 図１８Ａは、各レーザー波長において、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図１８Ｂは、各レーザー波長において、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図１８Ｃは、各レーザー波長において、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図１８Ｄは、各レーザー波長において、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。 図１９は、本発明の実施の形態２に係る有機発光表示装置を構成する薄膜トランジスタの構造を示す断面図である。 図２０Ａは、ＳｉＮ膜を３０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２０Ｂは、ＳｉＮ膜を３０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２０Ｃは、ＳｉＮ膜を３０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２１Ａは、ＳｉＮ膜を５０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２１Ｂは、ＳｉＮ膜を５０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２１Ｃは、ＳｉＮ膜を５０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２２Ａは、ＳｉＮ膜を７０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２２Ｂは、ＳｉＮ膜を７０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２２Ｃは、ＳｉＮ膜を７０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２３Ａは、ＳｉＮ膜を９０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２３Ｂは、ＳｉＮ膜を９０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２３Ｃは、ＳｉＮ膜を９０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。 図２４は、膜厚ばらつきの影響が最も抑えられる膜厚構成を示す図である。 図２５は、本発明の薄膜トランジスタを用いた表示装置の一例を示す図である。
　以下、本発明の実施形態を、図面を参照しながら説明する。
　（実施の形態１）
　以下、本発明における実施の形態１の一例を、図面を参照しながら説明する。
　図１は、本発明の実施の形態１に係る有機発光表示装置を構成する薄膜トランジスタの構造を示す断面図である。図１では、例えば駆動トランジスタ２を構成する薄膜トランジスタ１００の断面図を示している。
　図１に示すように、薄膜トランジスタ１００は、ボトムゲート構造であり、絶縁基板１０と、ゲート電極１２と、ゲート絶縁膜１３と、結晶質シリコン膜１５と、非晶質シリコン膜１６と、ｎ＋シリコン膜１７と、ソース・ドレイン電極１８とを備える。
　絶縁基板１０は、透明なガラスまたは石英からなる基板である。
　ゲート電極１２は、絶縁基板１０上に形成され、典型的にはＭｏ（モリブデン）等の高融点金属からなる。なお、ゲート電極１２は、例えばＭｏＷなど他の金属との合金で形成されていてもよい。また、ゲート電極１２は、Ａｌ、ＣｕまたはＷから形成されていてもよく、Ａｌ合金またはＣｕ合金などで形成されていてよい。
　ゲート絶縁膜１３は、ゲート電極１２を覆うように形成され、典型的には酸化珪素（ＳｉＯ２）からなる。また、ゲート絶縁膜１３の膜厚は、好ましくは１６０～１９０ｎｍである。なお、ゲート絶縁膜１３は、酸化珪素（ＳｉＯｘ）と窒化珪素（ＳｉＮｘ）との積層構造からなっていても良い。
　結晶質シリコン膜１５は、ゲート絶縁膜１３上に形成され、多結晶のシリコンすなわちＰｏｌｙ－Ｓｉからなる。結晶質シリコン膜１５は、ゲート絶縁膜１３上にａ－Ｓｉからなる非晶質シリコン膜１４（不図示）が形成され、その非晶質シリコン膜１４がレーザー照射により多結晶質化（微結晶化も含む）されることにより形成される。
　ここで、多結晶とは、５０ｎｍ以上の結晶からなる狭義の意味での多結晶だけでなく、５０ｎｍ以下の結晶からなる狭義の意味での微結晶を含んだ広義の意味としている。以下、多結晶を広義の意味として記載する。
　なお、レーザー照射に用いられるレーザー光源は、可視光領域の波長のレーザーである。この可視光領域の波長のレーザーは、約３８０ｎｍ～７８０ｎｍの波長のレーザーであり、好ましくは５００ｎｍ～５６０ｎｍの波長のグリーンレーザーである。また、非晶質シリコン膜１４は、非晶質のシリコンすなわちａ－Ｓｉからなり、好ましくは３０ｎｍ～４５ｎｍの膜厚でゲート絶縁膜１３上に形成される。
　非晶質シリコン膜１６は、パターニングで残された結晶質シリコン膜１５上に形成されている。このように、駆動トランジスタ２を構成する薄膜トランジスタ１００は、結晶質シリコン膜１５に非晶質シリコン膜１６が積層された構造のチャネル層を有する。
　ｎ＋シリコン膜１７は、非晶質シリコン膜１６と結晶質シリコン膜１５の側面とゲート絶縁膜１３とを覆うように形成されている。
　ソース・ドレイン電極１８は、ｎ＋シリコン膜１７上に形成され、例えばモリブデン（Ｍｏ）若しくはＭｏ合金などの金属、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）若しくはＡｌ合金などの金属、銅（Ｃｕ）若しくはＣｕ合金などの金属、または、銀（Ａｇ）、クロム（Ｃｒ）、タンタル（Ｔａ）若しくはタングステン（Ｗ）等の金属の材料からなる。
　以上のように薄膜トランジスタ１００は、構成されている。
　このようにして、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタ１００は、構成される。
　図２は、本発明の実施の形態１に係る有機発光表示装置の等価回路を示す図である。図２に示す有機発光表示装置は、スイッチングトランジスタ１と、駆動トランジスタ２と、データ線３と、走査線４と、電流供給線５と、キャパシタンス６と、有機ＥＬ素子７とを備える。
　スイッチングトランジスタ１は、データ線３と走査線４とキャパシタンス６とに接続されている。
　駆動トランジスタ２は、電流供給線５とキャパシタンス６と有機ＥＬ素子７とに接続されている。
　データ線３は、有機ＥＬ素子７の画素の明暗を決めるデータ（電圧値の大小）が、有機ＥＬ素子７の画素に伝達される配線である。
　走査線４は、有機ＥＬ素子７の画素のスイッチ（ＯＮ／ＯＦＦ）を決めるデータが有機ＥＬ素子７の画素に伝達される配線である。
　電流供給線５は、駆動トランジスタ２に大きな電流を供給するための配線である。
　キャパシタンス６は、電圧値（電荷）を一定時間保持する。
　以上のように、本実施の形態１における有機発光表示装置は構成されている。
　次に、製造方法について説明する。
　図３は、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造工程を示すフローチャートである。図４Ａ～図４Ｊは、本発明の実施の形態１に係る有機発光表示装置の薄膜トランジスタの製造方法を説明するための図である。図５は、図３のＳ１３におけるレーザーアニールを模式的に示した図である。
　まず、ゲート電極１２の成膜、パターニングを行う（Ｓ１０）。
　具体的には、絶縁基板１０上にスパッタ法によりゲート電極１２となる金属を堆積し、フォトリソグラフィーおよびエッチングにより薄膜トランジスタ１００におけるゲート電極１２を形成する（図４Ａ）。ここで、ゲート電極１２は、典型的にはＭｏ（モリブデン）等の高融点金属の材料で形成される。なお、ゲート電極１２は、例えばＭｏＷなど他の金属との合金で形成されてもよい。また、ゲート電極１２は、Ａｌ、ＣｕまたはＷで形成されていてもよく、Ａｌ合金またはＣｕ合金などで形成されていてもよい。
　続いて、ゲート電極１２上にゲート絶縁膜１３を成膜し（Ｓ１１）、ゲート絶縁膜１３上に非晶質シリコン膜１４を成膜（形成）する（Ｓ１２）。
　具体的には、プラズマＣＶＤ法により、ゲート電極１２の上にすなわち絶縁基板１０とゲート電極とを覆うようにゲート絶縁膜１３を成膜し（図４Ｂ）、成膜したゲート絶縁膜１３上に非晶質シリコン膜１４を連続的に成膜する（図４Ｃ）。ここで、ゲート絶縁膜１３は、酸化珪素（ＳｉＯ２）からなり、ゲート絶縁膜１３の膜厚は、好ましくは１６０ｎｍ～１９０ｎｍで成膜されている。また、非晶質シリコン膜１４は、好ましくは３０ｎｍ～４５ｎｍの膜厚でゲート絶縁膜１３上に成膜される。
　続いて、非晶質シリコン膜１４をレーザーアニール法により結晶質シリコン膜１５にする（Ｓ１３）。具体的には、成膜された非晶質シリコン膜１４に対して脱水素処理を実施する。その後、非晶質シリコン膜１４をレーザーアニール法により、多結晶質（微結晶を含む）にすることにより結晶質シリコン膜１５を形成する（図４Ｄ）。
　ここで、このレーザーアニール法において、レーザー照射に用いられるレーザー光源は、可視光領域の波長のレーザーである。この可視光領域の波長のレーザーは、約３８０ｎｍ～７８０ｎｍの波長のレーザーであり、好ましくは５００ｎｍ～５６０ｎｍの波長のグリーンレーザーである。Ｓ１３の工程すなわち図４Ｃから図４Ｄの工程では、図５に示すように、線状に集光された例えばグリーンレーザー光が、非晶質シリコン膜１４に照射されることで結晶質シリコン膜１５にする。
　具体的には、線状に集光されたグリーンレーザー光の照射位置は固定であり、非晶質シリコン膜１４が形成された絶縁基板１０がステージに載せられている。ステージを移動させることにより、グリーンレーザー光が非晶質シリコン膜１４に照射される。このように、グリーンレーザー光を照射された非晶質シリコン膜１４は、グリーンレーザー光のエネルギーを吸収し温度上昇して結晶化されることにより結晶質シリコン膜１５になる。
　続いて、２層目の非晶質シリコン膜１６を成膜し（Ｓ１４）、薄膜トランジスタ１００のチャネル領域のシリコン膜層をパターニングする（Ｓ１５）。
　具体的には、プラズマＣＶＤ法により、ゲート絶縁膜１３上に、２層目の非晶質シリコン膜１６を成膜する（図４Ｅ）。そして、薄膜トランジスタ１００のチャネル領域が残るようにシリコン膜層（結晶質シリコン膜１５および非晶質シリコン膜１６の層）をパターニングし、除去すべき非晶質シリコン膜１６と結晶質シリコン膜１５とをエッチングにより除去する（図４Ｆ）。それにより、薄膜トランジスタ１００において所望のチャネル層を形成することができる。
　続いて、ｎ＋シリコン膜１７とソース・ドレイン電極１８とを成膜する（Ｓ１６）。
　具体的には、プラズマＣＶＤ法により、非晶質シリコン膜１６と結晶質シリコン膜１５の側面とゲート絶縁膜１３とを覆うようにｎ＋シリコン膜１７を成膜する（図４Ｇ）。
　そして、成膜したｎ＋シリコン膜１７上に、スパッタ法によりソース・ドレイン電極１８となる金属が堆積される（図４Ｈ）。ここで、ソース・ドレイン電極は、モリブデン（Ｍｏ）若しくはＭｏ合金などの金属、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）若しくはＡｌ合金などの金属、銅（Ｃｕ）若しくはＣｕ合金などの金属、または、銀（Ａｇ）、クロム（Ｃｒ）、タンタル（Ｔａ）若しくはタングステン（Ｗ）等の金属の材料で形成される。
　続いて、ソース・ドレイン電極１８のパターニングを行う（Ｓ１７）。そして、ｎ＋シリコン膜１７をエッチングし（Ｓ１８）、また、２層目の非晶質シリコン膜１６を一部エッチングする（Ｓ１９）。
　具体的には、ソース・ドレイン電極１８をフォトリソグラフィーおよびエッチングにより形成する（図４Ｉ）。また、ｎ＋シリコン膜１７をエッチングし、薄膜トランジスタ１００のチャネル領域の非晶質シリコン膜１６を一部エッチングする（図４Ｊ）。言い換えると、非晶質シリコン膜１６は、薄膜トランジスタ１００のチャネル領域の非晶質シリコン膜１６を一部残すようにチャネルエッチングされる。
　このようにして、有機発光表示装置の薄膜トランジスタ１００は製造される。
　以上のように、本実施の形態１における有機発光表示装置の薄膜トランジスタ１００は、ボトムゲート構造を有するＰｏｌｙ－Ｓｉ　ＴＦＴとして形成される。この薄膜トランジスタ１００の製造時には、ゲート電極１２上に１６０ｎｍ～１９０ｎｍの膜厚となるようにＳｉＯ２からなるゲート絶縁膜１３が形成される。ゲート絶縁膜１３上に３０ｎｍ～４５ｎｍの膜厚となるようにａ-Ｓｉ膜からなる非晶質シリコン膜１４が形成される。そして、ａ-Ｓｉ膜からなる非晶質シリコン膜１４を例えばグリーンレーザーを用いてレーザーアニール（結晶化）することで、非晶質シリコン膜１４をＰｏｌｙ－Ｓｉからなる結晶質シリコン膜１５にする。
　このように、本実施の形態１における有機発光表示装置の薄膜トランジスタ１００は、製造時には、上述の膜厚範囲で、ゲート絶縁膜１３と非晶質シリコン膜１４とが形成される。それにより、例えばグリーンレーザーを用いて非晶質シリコン膜１４がレーザーアニール（結晶化）される場合に、膜厚変動によるａ－Ｓｉ膜への吸収率の変化を小さくすることができる。すなわち、ＣＶＤ等で成膜された際に生じる非晶質シリコン膜１４の膜厚ばらつきの影響を受けず、安定した結晶化が可能となる。さらに、これを使用したＴＦＴの特性のばらつきを抑え、ＬＣＤやＯＬＥＤなど表示装置の表示品位を向上させることができる。
　これは、ａ－Ｓｉからなる非晶質シリコン膜１４およびゲート絶縁膜１３の膜厚がデバイス特性すなわち結晶質シリコン膜１５の結晶性を決める重要なパラメータであるものの、応用製品である表示装置が正常な表示を実現できる結晶質シリコン膜１５を形成する上で、一定の許容範囲（膜厚範囲）を持っているからである。そのため、非晶質シリコン膜１４およびゲート絶縁膜１３の膜厚が成膜時に変動していたとしても、上述の膜厚範囲で成膜されていれば、可視光領域の波長のレーザーを用いて結晶化を行う場合でもａ－Ｓｉ膜への吸収率の変化が小さくなるようにすることができる。すなわちゲート絶縁膜１３および非晶質シリコン膜１４が上述の膜厚範囲で成膜されることにより、ゲート絶縁膜１３および非晶質シリコン膜１４の膜厚変動による非晶質シリコン膜１４への吸収率の変化が小さくなるようにすることができる。
　なお、以上の記載では、線状に集光されたレーザー光を用いて非晶質シリコン膜１４が結晶化される例を示したが、本願ではこのほかにもスポット状（円形や楕円形その他も含む）のレーザー光を使ってもよい。その場合は、レーザー光を結晶化に適したスキャン方法で実施することが好ましい。
　また、この薄膜トランジスタ１００では、例えばＭｏの高融点金属またはＭｏＷ（Ｍｏおよび他の金属の合金）高融点金属でゲート電極が形成されるのが好ましい。
　また、この薄膜トランジスタ１００において、ａ－Ｓｉからなる非晶質シリコン膜１４およびゲート絶縁膜１３の膜厚に上述した一定の許容範囲があることは、Ｇｒｅｅｎレーザー（５３２ｎｍ）を照射した場合のａ－Ｓｉ膜への吸収率を計算することによりわかった。以下、これを実施例として詳細に説明する。
　（実施例）
　まず、計算方法について説明する。
　図６Ａ～図６Ｄは、振幅透過率および振幅透過率の計算方法を説明するための図である。
　図６Ａは、５つの層からなる多層膜構造の膜構造モデルを示している。
　この膜構造モデルでは、屈折率ｎ１からなる膜８０１と、屈折率ｎ２からなる膜８０２と、屈折率ｎ３からなる膜８０３と、屈折率ｎ４からなる膜８０４と、屈折率ｎ５からなる膜８０５とを備える。この膜構造モデルでは、膜８０５、膜８０４、膜８０３、膜８０２および膜８０１がこの順に積層されたモデルを示している。図中に示す、屈折率ｎｉｎの領域は、膜構造モデルの外部であり、光が膜構造モデルに入射される側を示している。同様に屈折率ｎｏｕｔの領域は、膜構造モデルの外部であり、光が膜構造モデルから出射される側を示している。
　図６Ｂに示すように、この膜構造モデルの最下層すなわち膜８０５の反射率は、式１により計算される。なお、図中、Ｅ０は、膜８０５に入射された光エネルギーの振幅を示している。
Figure JPOXMLDOC01-appb-M000001
　ここで、ｒ５は、膜８０５の振幅反射率を示し、r４５は、膜８０４から膜８０５への振幅反射率を示す。ｒ５ｏｕｔは、膜８０５から外部への振幅反射率を示す。また、Δ５は、膜８０５の光路長を示す。
　そして、図６Ｃに示すように、膜８０５および膜８０４の２層における振幅反射率は、式２により計算される。
Figure JPOXMLDOC01-appb-M000002
　ここで、ｒ4+5は、膜８０５および膜８０４を１層とみなしたときの振幅反射率を示し、r３４は、膜８０３から膜８０４への振幅反射率を示す。ｒ５は、膜８０５の振幅反射率を示す。また、Δ４は、膜８０４の行路長を示す。
　このような計算を繰り返すことにより、５つの層からなる多層膜構造の膜構造モデルの振幅反射率は、式３のように計算することができる。
Figure JPOXMLDOC01-appb-M000003
　また、同様の計算により振幅透過率を計算することができる。具体的には、図６Ｄに示す膜８０２および膜８０３の２層での振幅透過率は、式４により計算される。 
Figure JPOXMLDOC01-appb-M000004
　ここで、ｔ1→3は、膜８０２および膜８０３を１層とみなしたときの振幅透過率を示す。ｔ12は、膜８０１から膜８０２への振幅透過率を示し、ｔ23は、膜８０２から膜８０３への振幅透過率を示す。また、ｒ23は、膜８０２から膜８０３への振幅反射率を示し、ｒ21は、膜８０２から膜８０１への振幅反射率を示す。Δは、行路長を示している。
　続いて、次の層すなわち膜８０３を考慮した場合、ｔ1→3を用いて、これら３層の振幅透過率は、式５により計算される。
Figure JPOXMLDOC01-appb-M000005
　このような計算を繰り返すことにより、系（ここでは５層の膜構造モデル）としての振幅透過率を計算することができる。なお、このような計算は、すべて複素数の屈折率を使って計算されているため、結果は複素数となる。
　また、パワー反射率Ｒおよびパワー透過率Ｔは、式６および式７に示す複素共役との積をとる。
　Ｒ＝ｒ×ｒ*　（式６）
　Ｔ＝ｔ×ｔ*　（式７）
　上記のパワー反射率Ｒおよびパワー透過率Ｔを用いると、膜８０１における光の吸収率は、以下の式で計算される。
　Ａ（膜８０１）＝１－Ｔ－Ｒ
　図７Ａおよび図７Ｂは、本実施例での計算に用いたモデル構造およびそのパラメータを示す図である。ここで、ｋは消衰係数であり、吸収係数につながる係数である。
　図７Ａに示すモデル構造では、基板としてガラス基板９０１（計算には全く関係なし）を準備し、その上にＭｏからなる金属膜９０２（膜厚未設定）を配置した。その上にＳｉＯ２膜９０３（膜厚可変）、ａ－Ｓｉ膜９０４（膜厚可変）を配置し、その上部は空気層（屈折率１）とした。ここで、このモデル構造は、図１に示すボトムゲート構造のＴＦＴをモデル化したものである。また、ガラス基板９０１は、図１に示す絶縁基板１０に対応し、金属膜９０２は、ゲート電極１２に対応する。ＳｉＯ２膜９０３は、ゲート絶縁膜１３に対応し、ａ－Ｓｉ膜９０４は、非晶質シリコン膜１４に対応する。
　そして、上述した計算方法を用いて、この図７Ａに示すモデル構造に対して垂直に波長５３２ｎｍの光を入射した場合における多重干渉によって計算されるａ－Ｓｉ膜への吸収率を算出した。ここで、図７Ｂは、波長５３２ｎｍにおける屈折率を示しており、図７Ｂ中に示した値を用いてこのａ－Ｓｉ膜への吸収率を算出した。
　図８は、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合におけるＳｉＯ２膜厚を変化させたときの計算結果を示す図である。図８の計算結果例では、ａ－Ｓｉ膜９０４の膜厚を５０ｎｍに固定して、ａ－Ｓｉ膜９０４への吸収率、系全体の透過率および反射率を計算した。このとき、計算上、吸収項（屈折率の虚数項）を持っているのが、ａ－ＳｉとＭｏであるので、透過する部分はＭｏに吸収され、透過および反射を除いた部分がａ－Ｓｉ膜９０４に吸収されると計算される。
　図８に示すように、ａ－Ｓｉ膜９０４への吸収率は、ＳｉＯ２膜９０３の膜厚が１３０ｎｍ付近で極大値を持ち、ＳｉＯ２膜９０３の膜厚が１８０ｎｍ付近で極小値を持つように変化しているのがわかる。
　また、Ｍｏからなる金属膜９０２に吸収されるエネルギーは、ＳｉＯ２膜９０３を透過する透過率（パワー透過率）として計算される。この透過率は、ＳｉＯ２膜９０３の膜厚が１６０ｎｍ付近で極大値を持っているのがわかる。一方、系全体の反射率（パワー反射率）は、ＳｉＯ２膜９０３の膜厚が１４０ｎｍ付近で極小値、２００ｎｍ付近で極大値を持っているのがわかる。
　次に、この計算を、ａ－Ｓｉ膜９０４の膜厚を変化させて行った。
　図９Ａ～図９Ｅは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。図９Ａは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果の３次元図であり、図９Ｂは、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果の等高線図である。なお、図９Ａと図９Ｂとは、同じ結果を３次元表示または２次元表示されたものに相当する。
　図９Ａおよび図９Ｂに示すように、ａ－Ｓｉ膜９０４の膜厚が５５ｎｍ～６０ｎｍ、かつ、ＳｉＯ２膜９０３の膜厚が８０ｎｍ～１１０ｎｍの場合に、ａ－Ｓｉ膜９０４への吸収率が最も高くなることがわかる。また、ａ－Ｓｉ膜９０４の膜厚が２０ｎｍ、かつ、ＳｉＯ２膜９０３の膜厚が１５０ｎｍ～１６０ｎｍの場合に、ａ－Ｓｉ膜９０４への吸収率が最も低くなることがわかる。このようにして、ａ－Ｓｉ膜９０４の膜厚とＳｉＯ２膜９０３の膜厚との組み合わせに対するａ－Ｓｉ膜９０４への吸収率を計算することができる。
　ここで、図９Ｂに示されるように、ＳｉＯ２膜９０３およびａ－Ｓｉ膜９０４の膜厚変化に対してａ－Ｓｉ膜９０４への吸収率の変化が緩やかである領域すなわちａ－Ｓｉ膜９０４への吸収率の膜厚依存性の少ない領域が好ましい領域である。
　具体的には、ａ－Ｓｉ膜９０４の膜厚が２５ｎｍ～５０ｎｍ、かつ、ＳｉＯ２膜９０３の膜厚が、１６０ｎｍ～１９０ｎｍの領域が好ましい領域である。そして、この領域の膜厚範囲でＳｉＯ２膜およびａ－Ｓｉ膜を形成すると、膜厚変動によるａ－Ｓｉ膜への吸収率の変化が小さくなる。
　なお、ａ－Ｓｉ膜９０４の膜厚範囲について、ａ－Ｓｉ膜９０４の最小膜厚は、成膜できる下限付近である２０ｎｍとし、ａ－Ｓｉ膜９０４の最大膜厚は、現実的な上限である８０ｎｍとしている。ＳｉＯ２膜９０３の膜厚範囲も同様に、使用する現実的な範囲としており、５０ｎｍ～２００ｎｍ程度としている。
　次に、図９Ａまたは図１７Ｂのグラフにおいて、ＳｉＯ２膜厚に対して微分した結果のグラフを図９Ｃに、ａ－Ｓｉ膜厚に対して微分した結果のグラフを図９Ｄに示す。さらに、図９Ｃと図９Ｄとの各値について絶対値を足し合わせた結果のグラフを図９Ｅに示す。
　図９Ｃおよび図９Ｄに示されるように、等高線（Ｚ軸）領域の値が０に近い部分（図中、楕円で囲われた領域）が、ａ－Ｓｉ膜９０４への吸収率の膜厚依存性が小さいことを示す。このことを言い換えると、ＳｉＯ２膜９０３およびａ－Ｓｉ膜９０４を成膜する際に膜厚のばらつきがあった場合でも、この領域に含まれる膜厚範囲で形成されていると、照射された光（エネルギー）のａ－Ｓｉ膜９０４への吸収に影響（変動）が少ないことを示している。
　例えば、ＳｉＯ２膜９０３およびａ－Ｓｉ膜９０４を成膜する場合のａ－Ｓｉ膜厚分布が小さく、ＳｉＯ２膜厚分布が大きいということがわかっている場合には、図９Ｃにおいて等高線（Ｚ軸）領域の値が０に近い部分の領域内での膜厚範囲でＳｉＯ２膜９０３およびａ－Ｓｉ膜９０４を成膜することで、ＳｉＯ２膜厚変動に影響されにくいレーザーアニールによる結晶化プロセスが可能となる。
　なお、図９Ｃは、図９Ａまたは図９Ｂに示される吸収率のカーブをＳｉＯ２膜厚で微分した結果であり、ＳｉＯ２膜厚変化に対する吸収率の変化率を示している。図９Ｃにおいて楕円で囲まれた領域とは、１つは、ａ－Ｓｉ膜９０４の膜厚が２５ｎｍ～６０ｎｍ、かつ、ＳｉＯ２膜９０３の膜厚が８０ｎｍ～１６０ｎｍの領域であり、もう一つは、ａ－Ｓｉ膜９０４の膜厚が２５ｎｍ～５５ｎｍ、かつ、ＳｉＯ２膜９０３の膜厚が１８０ｎｍ～２１０ｎｍの領域である。また、図９Ｃにおける等高線（Ｚ軸）の各領域値は、ｄ（吸収率）／ｄ（ＳｉＯ２膜厚）となっている。
　また、図９Ｄは、図９Ａまたは図９Ｂに示される吸収率のカーブをａ－Ｓｉ膜厚で微分した結果であり、ａ－Ｓｉ膜厚変化に対する吸収率の変化率を示している。図９Ｄにおいて楕円で囲まれた領域とは、ａ－Ｓｉ膜９０４の膜厚が３０ｎｍ～６０ｎｍ、かつ、ＳｉＯ２膜９０３の膜厚が、１６０ｎｍ～１９５ｎｍの領域である。また、図９Ｄにおける等高線（Ｚ軸）の各領域値は、ｄ（吸収率）／ｄ（ＳｉＯ２膜厚）となっている。
　また、図９Ｅは、図９Ｃと図９Ｄとの各膜厚に対する絶対値の和を示す図である。
　この図９Ｅにおいて、等高線（ｚ軸）の値が０に近い部分（図中、領域１～領域４）は、ａ－Ｓｉ膜９０４の膜厚とＳｉＯ２膜９０３の膜厚ともに膜厚依存性が小さいことを示している。
　したがって、この領域に含まれる膜厚範囲で形成されると、グリーンレーザーが照射した場合でも、ａ－Ｓｉ膜９０４に吸収される照射された光（エネルギー）は、ａ－Ｓｉ膜９０４およびＳｉＯ２膜９０３それぞれの膜厚ばらつきの影響を受けにくい。すなわち、安定してレーザーアニールによる結晶化を行うことができる。
　なお、図９Ｅ中に示される領域１～領域４は、下記の式で定められる範囲である。ｄ（ａ－Ｓｉ）はａ－Ｓｉ膜９０４の膜厚を示し、ｄ（ＳｉＯ２）は、ＳｉＯ２膜９０３の膜厚を示す。
　領域１は、式８、式９、式１０で数値化される領域である。
ｄ（ａ－Ｓｉ）≧２５ｎｍ　（式８）
ｄ（ＳｉＯ２）≧８０ｎｍ　（式９）
ｄ（ａ－Ｓｉ）≦（－０．００１５×（ｄ（ＳｉＯ２））２＋０．１９２９×ｄ（ＳｉＯ２）＋３０．１０５）ｎｍ　（式１０）
　領域２は、式１１、式１２、式１３、式１４、式１５で数値化される領域である。
（ａ－Ｓｉ膜厚上限）
ｄ（ａ－Ｓｉ）≦７５ｎｍ　ただし、ｄ（ＳｉＯ２）≦１７０ｎｍ　（式１１）
ｄ（ａ－Ｓｉ）≦（－０．０００１×（ｄ（ＳｉＯ２））３＋０．０９６９×（ｄ（ＳｉＯ２））２－２２．３９５×（ｄ（ＳｉＯ２））＋１７６９．８）ｎｍ、ただし、ｄ（ＳｉＯ２）≧１７０ｎｍ　（式１２）
（ａ－Ｓｉ膜厚下限）
ｄ（ａ－Ｓｉ）≧－０．００７×（ｄ（ＳｉＯ２））３＋０．２９３２×（ｄ（ＳｉＯ２））２－３８．９１３×（ｄ（ＳｉＯ２））＋１７９７．２ｎｍ、ただし、１２０ｎｍ≦ｄ（ＳｉＯ２）≦１６３ｎｍ　（式１３）
ｄ（ａ－Ｓｉ）≧－０．０４３８×（ｄ（ＳｉＯ２））２－１６．４９４×（ｄ（ＳｉＯ２））＋１５７４．８ｎｍ、ただし、１６３ｎｍ≦ｄ（ＳｉＯ２）≦２００ｎｍ　（式１４）
ｄ（ａ－Ｓｉ）≧－０．１２×（ｄ（ＳｉＯ２））＋５２ｎｍ、ただし、２００ｎｍ≦ｄ（ＳｉＯ２）　（式１５）
　領域３は、式１６、式１７、式１８で数値化される領域である。
ｄ（ＳｉＯ２）≧８０ｎｍ　（式１６）
ｄ（ａ－Ｓｉ）≦０．００２×（ｄ（ＳｉＯ２））２＋０．２４８９×ｄ（ＳｉＯ２）＋５７．９６６ｎｍ　（式１７）
ｄ（ａ－Ｓｉ）≧０．０００５×（ｄ（ＳｉＯ２））２－０．１６８１×ｄ（ＳｉＯ２）＋６７．０３ｎｍ　（式１８）
　領域４は、式１９、式２０、式２１で数値化される領域である。
ｄ（ａ－Ｓｉ）≦７５ｎｍ（式１９）
ｄ（ａ－Ｓｉ）≦０．００８７×（ｄ（ＳｉＯ２））２－４．４２１×ｄ（ＳｉＯ２）＋６２８．３８ｎｍ　（式２０）
ｄ（ａ－Ｓｉ）≧０．００３１×（ｄ（ＳｉＯ２））２－１．５５７８×ｄ（ＳｉＯ２）＋２５５．６ｎｍ　（式２１）
　さらに、図９Ｅ中に示される領域１～領域４における好ましい範囲を、数値化する。
　領域１における好ましい範囲は、式２２、式２３、式２４で数値化される領域である。
ｄ（ａ－Ｓｉ）≧２５ｎｍ　（式２２）
ｄ（ＳｉＯ２）≧８０ｎｍ　（式２３）
ｄ（ａ－Ｓｉ）≦－０．１５×ｄ（ＳｉＯ２）＋４４ｎｍ　（式２４）
　領域２における好ましい範囲は、式２５、式２６、式２７、式２８、式２９で数値化される領域である。
（ａ－Ｓｉ膜厚上限）
ｄ（ａ－Ｓｉ）≦７５ｎｍ、ただし、ｄ（ＳｉＯ２）≦１６０ｎｍ　（式２５）
ｄ（ａ－Ｓｉ）≦－０．０００１×（ｄ（ＳｉＯ２））３＋０．０６９１×（ｄ（ＳｉＯ２））２－１５．９２３×（ｄ（ＳｉＯ２））＋１２６４．９ｎｍ、ただし、ｄ（ＳｉＯ２）≧１６０ｎｍ　（式２６）
（ａ－Ｓｉ膜厚下限）
ｄ（ａ－Ｓｉ）≧－０．０３３３×（ｄ（ＳｉＯ２））２＋９．５３３３×（ｄ（ＳｉＯ２））－６０６．５ｎｍ、ただし、１４５ｎｍ≦ｄ（ＳｉＯ２）≦１８０ｎｍ　（式２７）
ｄ（ａ－Ｓｉ）≧０．１×（ｄ（ＳｉＯ２））２－３６．５×（ｄ（ＳｉＯ２））＋３３６０ｎｍ、ただし、１８０ｎｍ≦ｄ（ＳｉＯ２）≦１９０ｎｍ　（式２８）
ｄ（ａ－Ｓｉ）≧－０．１３３９×（ｄ（ＳｉＯ２））＋６０．３５８ｎｍ、ただし、１９０ｎｍ≦ｄ（ＳｉＯ２）　（式２９）
　領域３における好ましい範囲は、式３０、式３１、式３２で数値化される領域である。
ｄ（ＳｉＯ２）≧８０ｎｍ　（式３０）
ｄ（ａ－Ｓｉ）≦０．０２×（ｄ（ＳｉＯ２））２＋３．５×ｄ（ＳｉＯ２）－９０ｎｍ　（式３１）
ｄ（ａ－Ｓｉ）≧０．００５×（ｄ（ＳｉＯ２））２－０．８５×ｄ（ＳｉＯ２）＋９５ｎｍ　（式３２）
　領域４における好ましい範囲は、式３３、式３４で数値化される領域である。
ｄ（ａ－Ｓｉ）≦－０．０２×（ｄ（ＳｉＯ２））２＋９．１×ｄ（ＳｉＯ２）－９６７ｎｍ　（式３３）
ｄ（ａ－Ｓｉ）≧０．０１３３×（ｄ（ＳｉＯ２））２－６．０６６７×ｄ（ＳｉＯ２）＋７５３ｎｍ　（式３４）
　以上のように、上述した領域１～領域４のいずれかの領域に属する膜厚範囲でａ－Ｓｉ膜９０４の膜厚およびＳｉＯ２膜９０３の膜厚を設定（形成）するのが好ましい。
　さらに好ましくは、領域２に属する膜厚範囲におけるＳｉＯ２膜９０３の膜厚を１６０ｎｍ～１９０ｎｍで、ａ－Ｓｉ膜９０４の膜厚を３０ｎｍ～４５ｎｍで形成する。それによって、グリーンレーザーを用いる場合でもａ－Ｓｉ膜９０４およびＳｉＯ２膜９０３の形成するときに生じる膜厚ばらつきの影響を最小限にして、結晶化プロセスを行うことができる。
　以上のように、ａ－Ｓｉ膜への吸収率の膜厚変動による影響の少ないａ－Ｓｉ膜とその下地膜である絶縁膜との膜厚範囲（許容範囲）を見つけることができる。これは、吸収率を微分して、吸収率変化の少ない膜厚範囲を抽出することで見つけることができる。
　（金属材料を変更した場合の影響）
　なお、これまで、図７Ａのモデル構造における金属膜に用いる金属材料として、Ｍｏに固定した場合に限定して説明したが、それに限らない。以下、それについて説明する。
　図１０は、図７Ａのモデル構造における金属膜に用いる金属材料と屈折率とを示す図である。ここでは、ＭｏとＡｌとＣｕとＷとについて波長５３２ｎｍにおける屈折率が示されている。そして、これら屈折率の値を用いてａ－Ｓｉ膜への吸収率を計算した。
　図１１Ａ～図１１Ｄは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。具体的には、図１１Ａは、金属膜９０２に用いる金属材料として、Ｍｏを用いた場合におけるａ－Ｓｉ膜への吸収率のＳｉＯ２膜厚依存性を示している。同様に、図１１Ｂは、金属膜９０２に用いる金属材料としてＷを用いた場合を示しており、図１１Ｃは、金属膜９０２に用いる金属材料としてＣｕを用いた場合を示している。図１１Ｄは、金属膜９０２に用いる金属材料としてＡｌを用いた場合を示している。
　図１１Ａ～図１１Ｄに示されるように、金属膜９０２に用いる金属材料の屈折率の違いにより、ａ－Ｓｉ膜への吸収率の絶対値、波長依存性がずれているのがわかる。このように、金属膜９０２に用いる金属材料により、ａ－Ｓｉ膜への吸収率の波形は大きく変わらないものの、波長方向にずれている。
　図１２Ａ～図１２Ｂは、金属材料がＭｏである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。具体的には、図１２Ａは、金属膜９０２に用いる金属材料がＭｏである場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果の等高線であり、図１２Ｂは、図１２Ａで示される吸収率のカーブをａ－Ｓｉ膜厚で微分した結果と、ＳｉＯ２膜厚に対して微分した結果とにおいて、各膜厚に対する絶対値の和を示すグラフである。同様に、図１３Ａおよび図１３Ｂは、金属膜９０２に用いる金属材料としてＷを用いた場合を示しており、図１４Ａおよび図１４Ｂは、金属膜９０２に用いる金属材料としてＣｕを用いた場合を示している。図１５Ａおよび図１５Ｂは、金属膜９０２に用いる金属材料としてＡｌを用いた場合を示している。
　図１２Ａおよび図１２Ｂと図１３Ａおよび図１３Ｂとを比較すると、金属膜９０２に用いる金属材料としてＷを用いた場合には、ａ－Ｓｉ膜９０４への吸収率の最大値が、金属膜９０２に用いる金属材料としてＭｏを用いた場合に比べて、若干低くなっているのがわかる。また、ａ－Ｓｉ膜９０４への吸収率に対するＳｉＯ２膜９０３およびａ－Ｓｉ膜９０４の膜厚依存性には差がないのがわかる。
　同様に、図１２Ａおよび図１２Ｂと図１４Ａおよび図１４Ｂとを比較すると、金属膜９０２に用いる金属材料としてＣｕを用いた場合には、ａ－Ｓｉ膜９０４への吸収率の最大値が、金属膜９０２に用いる金属材料としてＭｏを用いた場合に比べて、若干低くなっているのがわかる。また、ａ－Ｓｉ膜９０４への吸収率に対するＳｉＯ２膜９０３およびａ－Ｓｉ膜９０４の膜厚依存性には差がないのがわかる。ただし、ａ－Ｓｉ膜への吸収率の波形（等高線）は、ＳｉＯ２膜９０３が薄い方向に１０ｎｍ程度シフトしている。
　また、同様に、図１２Ａおよび図１２Ｂと図１５Ａおよび図１５Ｂとを比較すると、金属膜９０２に用いる金属材料としてＡｌを用いた場合には、ａ－Ｓｉ膜９０４への吸収率に対するＳｉＯ２膜９０３およびａ－Ｓｉ膜９０４の膜厚依存性が大きくなっているのがわかる。これは、Ａｌからなる金属膜９０２自体の反射率が高いため、ａ－Ｓｉ膜９０４への吸収率の振幅が大きくなると考えられる。なお、ａ－Ｓｉ膜への吸収率の波形（等高線）は、ＳｉＯ２膜９０３が厚い方向に１０ｎｍ程度シフトしている。
　以上のように、金属膜９０２に用いる金属材料として、Ｍｏ、Ｗ、ＣｕおよびＡｌという屈折率の異なる４種の金属材料について計算した。その結果、金属材料の屈折率の違いにより反射率の絶対値が変動するのがわかった。ＳｉＯ２膜９０３の膜厚依存性の波形を比較した場合、金属材料によって、±１０ｎｍ程度の波形がシフトするものの、大きな傾向としては変わらないのがわかった。つまり、金属膜９０２に用いる金属材料として、高融点金属であるＭｏだけでなく、その他の金属を用いてもよいことがわかった。
　（レーザー波長を変更した場合の影響）
　次に、図７Ａのモデル構造における金属膜に用いる金属材料をＭｏに固定し、レーザー波長を変更した場合の影響について説明する。
　図１６は、各レーザー波長に対するＭｏとａ－Ｓｉとの屈折率を示す図である。ここで、用いるレーザー波長は、３０８ｎｍ（エキシマレーザー）と、可視光領域の４０６ｎｍおよび５３２ｎｍと、赤外領域の８０８ｎｍである。以下、これらの値を用いてａ－Ｓｉ膜への吸収率を算出した。ただし、ＳｉＮの屈折率１．９とＳｉＯ２の屈折率１．４６は変更せずに用いた。
　図１７Ａ～図１７Ｄは、ａ－Ｓｉ膜の膜厚が５０ｎｍの場合に、ＳｉＯ２膜厚を変化させたときの計算結果を示す図である。具体的には、図１７Ａは、３０８ｎｍのレーザー波長を用いた場合におけるａ－Ｓｉ膜への吸収率のＳｉＯ２膜厚依存性を示している。同様に、図１７Ｂは、４０６ｎｍのレーザー波長を用いた場合を示しており、図１７Ｃは、５３２ｎｍのレーザー波長を用いた場合を示している。図１７Ｄは、８０８ｎｍのレーザー波長を用いた場合を示している。
　図１８Ａ～図１８Ｄは、各レーザー波長において、ａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させた場合の計算結果を示す図である。具体的には、図１８Ａは、３０８ｎｍのレーザー波長を用いた場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果の等高線を示す図である。同様に、図１８Ｂは、４０６ｎｍのレーザー波長を用いた場合を示しており、図１８Ｃは、５３２ｎｍのレーザー波長を用いた場合を示している。図１８Ｄは、８０８ｎｍのレーザー波長を用いた場合を示している。
　図１７Ａ～図１７Ｄおよび図１８Ａ～図１８Ｄから、レーザー波長が変化すると、Ｓｉ膜の吸収係数が大きく変化するのがわかる。３０８ｎｍのレーザー波長では、大半が最初にａ－Ｓｉ膜を通過する際に吸収され、ほとんど透過しないため、干渉の影響がほとんど見られない。４０６ｎｍでもそれに近い。一方、８０８ｎｍでは、ａ－Ｓｉ膜に吸収されないため、大半が反射するか、金属膜に吸収されることになる。なお、５３２ｎｍについては上述しているため説明を省略する。
　したがって、レーザー波長に関しては、エキシマレーザーを除くと、干渉の影響が見えてくる４００ｎｍ付近～７００ｎｍ付近の可視光の範囲ならよいことがわかる。すなわち、５３２ｎｍのグリーンレーザーだけでなく、可視光領域の波長のレーザーなら結晶化プロセスに用いることができることがわかる。
　（実施の形態２）
　実施の形態１では、ゲート絶縁膜がＳｉＯ２で形成される場合を例に説明した。本実施の形態２では、ゲート絶縁膜がＳｉＮ膜の上にＳｉＯ２膜を積層したＳｉＯ２／ＳｉＮ積層で形成される場合を説明する。なお、ゲート絶縁膜にＳｉＮ膜を含めると、絶縁基板である、例えばガラスからのアルカリ金属などの不純物をブロックすることができるため、ＴＦＴ特性や信頼性に影響を与えない手段として有効である。
　図１９は、本発明の実施の形態２に係る有機発光表示装置を構成する薄膜トランジスタの構造を示す断面図である。図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。図１９に示す薄膜トランジスタ２００は、実施の形態１に係る薄膜トランジスタ１００に対して、ゲート絶縁膜２３の構成が異なる。
　ゲート絶縁膜２３は、ゲート電極１２を覆うように形成され、酸化珪素（ＳｉＯ２）と窒化珪素（ＳｉＮ）とが積層されてなる。また、ゲート絶縁膜２３の膜厚は、好ましくはＳｉＯ２膜とＳｉＮ膜との光路長の合計が２５０ｎｍ～２８０ｎｍとなるように形成されている。例えば、ゲート絶縁膜２３の膜厚として、ＳｉＯ２膜が９０ｎｍ、ＳｉＮ膜が７０ｎｍ積層された場合、光路長の合計は２６４ｎｍである。また、例えばゲート絶縁膜２３の膜厚として、ＳｉＯ２膜が１２５ｎｍ、ＳｉＮ膜が５０ｎｍ積層された場合の光路長さ合計は、２７７ｎｍである。また、例えばＳｉＯ２膜が１５０ｎｍ、ＳｉＮ膜が３０ｎｍ積層された場合、光路長の合計は、２７６ｎｍである。また、例えばＳｉＯ２膜が８０ｎｍ、ＳｉＮ膜が８０ｎｍ積層された場合、光路長の合計は２６９ｎｍである。
　以上のように、薄膜トランジスタ２００は構成されている。
　なお、薄膜トランジスタ２００を備える有機発光表示装置は、実施の形態１における薄膜トランジスタ１００を備える場合と同様のため、説明を省略する。
　また、薄膜トランジスタ２００の製造方法についても、ゲート絶縁膜２３を含めて、同様のため説明を省略する。
　以上のように、本実施の形態２における薄膜トランジスタ２００は、ボトムゲート構造を有するＰｏｌｙ－Ｓｉ　ＴＦＴとして形成される。この薄膜トランジスタ２００の製造時には、ゲート電極１２上に光路長の合計が２５０ｎｍ～２８０ｎｍとなるようにＳｉＯ２／ＳｉＮ積層からなるゲート絶縁膜２３が形成される。さらに、ゲート絶縁膜２３上に３０ｎｍ～４５ｎｍの膜厚となるようにａ-Ｓｉからなる非晶質シリコン膜１４が形成される。そして、非晶質シリコン膜１４を、例えばグリーンレーザーを用いてレーザーアニール（結晶化）することで、非晶質シリコン膜１４をＰｏｌｙ－Ｓｉからなる結晶質シリコン膜１５にする。
　このように、本実施の形態２における有機発光表示装置の薄膜トランジスタ２００は、製造時には、上述の膜厚範囲で、ゲート絶縁膜２３と非晶質シリコン膜１４とが形成される。それにより、例えばグリーンレーザーを用いてレーザーアニール（結晶化）する場合に、膜厚変動によるａ－Ｓｉ膜への吸収率の変化を小さくすることができる。すなわち、ＣＶＤ等で成膜された際に生じる非晶質シリコン膜１４等の膜厚ばらつきの影響を受けず、安定した結晶化が可能となる。さらに、これを使用したＴＦＴの特性のばらつきを抑え、ＬＣＤやＯＬＥＤなど表示装置の表示品位を向上させることができる。
　なお、ゲート絶縁膜は、ＳｉＯ２膜の上にＳｉＮ膜が積層されたＳｉＮ／ＳｉＯ２積層で形成されていてもよい。
　また、この薄膜トランジスタ２００において、ａ－Ｓｉからなる非晶質シリコン膜１４およびゲート絶縁膜２３の膜厚に上述した一定の許容範囲があることは、Ｇｒｅｅｎレーザー（５３２ｎｍ）を照射した場合のａ－Ｓｉ膜への吸収率を計算することによりわかった。以下、これを実施例として説明する。なお、実施の形態１における実施例と同様の部分は説明を省略する。
　（実施例）
　ここでは、図７Ａに示すモデル構造でのＳｉＯ２膜９０３（膜厚可変）をＳｉＮ膜、ＳｉＯ２膜が配置されたＳｉＯ２／ＳｉＮ積層膜１００３にして計算した。ここで、波長５３２ｎｍに対する屈折率はＳｉＮ＝１．９としている。まず、ＳｉＮ膜厚を固定して計算し、ａ－Ｓｉ膜への吸収率におけるａ－Ｓｉ膜およびＳｉＯ２膜の膜厚依存性が小さい領域を抽出した。その後、抽出した領域での膜厚構成を抽出し、ａ－Ｓｉ膜への吸収率におけるＳｉＮ依存性を評価した。
　図２０Ａ～図２０Ｃは、ＳｉＮ膜を３０ｎｍに固定した場合にａ－Ｓｉ膜厚とＳｉＯ２膜厚とを変化させたときの計算結果を示す図である。具体的には、図２０Ａは、ＳｉＮ膜を３０ｎｍに固定した場合に、ＳｉＯ２膜厚とａ－Ｓｉ膜厚とを変化させて計算した吸収率を示す図である。図２０Ｂは、図２０Ａで示される吸収率のカーブをａ－Ｓｉ膜厚で微分したものとＳｉＯ２膜厚で微分したものそれぞれの絶対値をとり、足し合わせたものである。また、図２０Ｃは、好ましい膜厚範囲の領域の膜厚構成を図示したものである。
　図２０Ａおよび図２０Ｂから、楕円で囲まれた領域、すなわちＳｉＯ２膜厚が１３５ｎｍ～１６０ｎｍ、ａ－Ｓｉ膜厚が２５ｎｍ～４５ｎｍ付近の領域が好ましい膜厚範囲の領域であることがわかる。この膜厚範囲でａ－Ｓｉ膜厚とＳｉＯ２膜厚を形成することにより、可視光領域の波長のレーザーアニールによる結晶化を安定に行うことができる。
　図２０Ｃには、膜厚構成としてａ－Ｓｉ膜厚とＳｉＯ２膜厚との好ましい値が示されており、これは、楕円で囲まれた領域の中心値となっている。具体的には、ＳｉＮ膜厚は５０ｎｍ、ａ－Ｓｉ膜厚中心値は３５ｎｍであり、ＳｉＯ２膜厚中心値は１６０ｎｍである。そして、これらの値におけるａ－Ｓｉ膜厚への吸収率３２．３％が示されている。
　また、図２０Ｃの上段には、ａ－Ｓｉ膜厚中心値３０ｎｍに対して吸収率の値が±３％となるａ－Ｓｉ膜厚範囲（－９ｎｍ～+１０ｎｍ）とＳｉＯ２膜厚中心値１６０ｎｍに対して吸収率の値が±３％となるＳｉＯ２膜厚範囲（－４０ｎｍ～+１０ｎｍ）が示されている。ここで、それぞれの膜厚範囲で記載されている括弧内の数字は、それぞれの膜厚中心に対する割合である。例えば、ａ－Ｓｉ膜厚範囲の下限値（３５ｎｍ－９ｎｍ）に記載の２５％は、ａ－Ｓｉ中心値３５ｎｍに対する９ｎｍの割合に相当する。他も同様である。
　また、図２０Ｃの下段には、相対値として、吸収率の値が３２％×０．９７～３２％×１．０３（相対的に吸収率の値が±３％）となるａ－Ｓｉ膜厚範囲とＳｉＯ２膜厚範囲が示されている。
　同様に、図２１Ａ～図２１Ｃは、ＳｉＮ膜を５０ｎｍに固定した場合の計算結果を示し、図２２Ａ～図２２Ｃは、ＳｉＮ膜を７０ｎｍに固定した場合の計算結果を示している。図２３Ａ～図２３Ｃは、ＳｉＮ膜を９０ｎｍに固定した場合の計算結果を示す図である。
　図２０Ａ～図２３Ｃから、膜厚ばらつきの影響が最も抑えられる膜厚の組み合せの値を抽出して図２４に示す。
　図２４は、膜厚ばらつきの影響が最も抑えられる膜厚構成を示す図である。
　この図２４に示されるように、膜厚ばらつきの影響が最も抑えられる膜厚の組み合せをそれぞれ光路長に換算した値が示されている。ここで、光路長は、ｄ（ＳｉＯ２）×ＮＳｉＯ２＋ｄ（ＳｉＮ）×ＮＳｉＮを計算することに算出される。その結果、膜厚ばらつきの影響が最も抑えられる膜厚の組み合せの光路長は、２６０ｎｍ～２８０ｎｍとなっており、投入されるレーザー光の波長のおおよそ半分に近い値となっていることがわかる。一方で、ａ－Ｓｉ膜厚については、ＳｉＮ膜厚によらず、３５ｎｍの部分で最も値が小さくなっていることがわかる。
　以上から、ａ－Ｓｉ膜厚は３５ｎｍとなる膜厚で形成し、ＳｉＮ膜とＳｉＯ２膜とはそれぞれの光路長の和が、使用するレーザーの波長のおおよそ半分または光路長の合計が２５０ｎｍ～２８０ｎｍとなる膜厚範囲で形成する。すると、ＣＶＤ等で成膜された際に生じるａ－Ｓｉ膜厚ばらつきの影響を受けず、安定した結晶化が可能となる。
　以上、本発明によれば、可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置を実現することができる。
　具体的には、通常、ＣＶＤ等でａ－Ｓｉ膜とその下地膜である絶縁膜とが成膜されると、膜厚は±１０％程度変動する。しかし、上述した膜厚範囲でａ－Ｓｉ膜とその下地膜である絶縁膜を成膜すると、レーザー結晶化プロセスにおいて、膜厚変動の影響を抑えて、結晶化（Ｐｏｌｙ－Ｓｉ膜化）を行える。そのため、ａ－Ｓｉ膜とその下地膜である絶縁膜とを備える薄膜トランジスタ（ＴＦＴ）では、均質な薄膜トランジスタの特性を実現できることとなる。さらに、図２５に示す表示装置に、本発明の薄膜トランジスタを用いた場合には、均質なＴＦＴ特性を備える高画質な表示装置を実現することができる。また、表示品位の向上による歩留り向上、コストダウンも可能となる。
　以上、本発明の結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
　なお、本発明はａ－Ｓｉ膜を結晶化する光源としてレーザーを挙げているが、レーザーの代替として、例えばタングステンランプなどの可視光のランプを用いたＲＴＡ（ラピッドサーマルアニーリング:Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）でもよく、上述の結晶化は可能である。つまり、これら光源を用いても上述した本発明と同様の効果を実現することはいうまでもない。したがって、これら光源を用いた場合も本発明の範囲内に含まれる。
　本発明は、結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置に利用でき、特に、レーザー結晶化プロセスにおいて、ａ－Ｓｉ膜とその下地膜である絶縁膜との膜厚変動の影響を抑えて、結晶化を行えるため、均質なＴＦＴ特性を備える高画質な表示装置などに利用できる。
　　１　スイッチングトランジスタ
　　２　駆動トランジスタ
　　３　データ線
　　４　走査線
　　５　電流供給線
　　６　キャパシタンス
　　７　有機ＥＬ素子
　　１０　絶縁基板
　　１２　ゲート電極
　　１３、２３　ゲート絶縁膜
　　１４、１６　非晶質シリコン膜
　　１５　結晶質シリコン膜
　　１７　ｎ＋シリコン膜
　　１８　ソース・ドレイン電極
　　１００、２００　薄膜トランジスタ
　　８０１、８０２、８０３、８０４、８０５　膜
　　９０１　ガラス基板
　　９０２　金属膜
　　９０３　ＳｉＯ２膜
　　９０４　ａ－Ｓｉ膜
　　１００３　ＳｉＯ２／ＳｉＮ積層膜

Claims (8)

  1. 　ガラスを含む絶縁性基板上に、ＭｏまたはＭｏＷを含む高融点金属または合金の金属膜を形成する第１工程と、
    　前記金属膜上に絶縁膜を形成する第２工程と、
    　前記絶縁膜上に多結晶Ｓｉからなる結晶シリコン膜を形成する第３工程とを含み、
    　前記第２工程において、前記絶縁膜を１６０ｎｍ～１９０ｎｍの膜厚範囲で形成し、
    　前記第３工程は、
    　前記絶縁膜上にａ－Ｓｉからなる非晶質シリコン膜を３０ｎｍ～４５ｎｍの膜厚範囲で形成する工程と、
    　前記非晶質シリコン膜にグリーンレーザーの光を照射することにより、前記結晶シリコン膜を形成する工程とを含む
    　結晶シリコン膜の形成方法。
  2. 　前記第２工程において、前記絶縁膜をＳｉＯ2膜で形成する
    　請求項１に記載の結晶シリコン膜の形成方法。
  3. 　前記第２工程において、前記絶縁膜を、積層されたＳｉＯ2膜とＳｉＮ膜とで形成する
    　請求項１に記載の結晶シリコン膜の形成方法。
  4. 　前記第２工程において、前記絶縁膜を、ＳｉＯ2膜とＳｉＮ膜との光路長の合計が２６０ｎｍ～２８０ｎｍとなる膜厚範囲で形成する
    　請求項３に記載の結晶シリコン膜の形成方法。
  5. 　前記第２工程において、前記絶縁膜を、ＳｉＯ2膜とＳｉＮ膜との光路長の合計が前記レーザーの照射する光の波長の中心値の略半分となる膜厚範囲で形成する
    　請求項３に記載の結晶シリコン膜の形成方法。
  6. 　前記第２工程において、前記ＳｉＮ膜を、７０ｎｍの膜厚で形成する
    　請求項４または５に記載の結晶シリコン膜の形成方法。
  7. 　ボトムゲート構造のＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を備え、
    　前記ＴＦＴは、請求項１に記載の方法で形成された金属膜、絶縁膜および結晶シリコン膜を有し、
    　当該金属膜は、ゲート電極であり、
    　当該絶縁膜は、ゲート絶縁膜であり、
    　当該結晶シリコンは、チャネル部である
    　薄膜トランジスタ。
  8. 　液晶パネルまたは有機ＥＬパネルを含む表示装置であって、
    　請求項７記載の薄膜トランジスタを備え、
    　前記薄膜トランジスタは、前記液晶パネルまたは有機ＥＬパネルを駆動させる
    　表示装置。
     
PCT/JP2010/005073 2009-09-17 2010-08-17 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置 WO2011033718A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800391626A CN102484074A (zh) 2009-09-17 2010-08-17 结晶硅膜的形成方法、使用了该结晶硅膜的薄膜晶体管以及显示装置
US13/408,320 US8785302B2 (en) 2009-09-17 2012-02-29 Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-216233 2009-09-17
JP2009216233A JP2011066243A (ja) 2009-09-17 2009-09-17 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/408,320 Continuation US8785302B2 (en) 2009-09-17 2012-02-29 Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film

Publications (1)

Publication Number Publication Date
WO2011033718A1 true WO2011033718A1 (ja) 2011-03-24

Family

ID=43758337

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/005073 WO2011033718A1 (ja) 2009-09-17 2010-08-17 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置

Country Status (4)

Country Link
US (1) US8785302B2 (ja)
JP (1) JP2011066243A (ja)
CN (1) CN102484074A (ja)
WO (1) WO2011033718A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030865A1 (ja) * 2011-08-26 2013-03-07 パナソニック株式会社 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイおよび表示装置
US20130153028A1 (en) * 2011-07-05 2013-06-20 Panasonic Liquid Crystal Display Co., Ltd. Thin-film transistor, method for fabricating thin-film transistor, and display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102714160A (zh) 2011-01-18 2012-10-03 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管以及显示装置
KR20130122032A (ko) 2011-02-23 2013-11-07 파나소닉 주식회사 박막 트랜지스터 장치의 제조 방법, 박막 트랜지스터 장치 및 표시 장치
CN103053026A (zh) * 2011-08-10 2013-04-17 松下电器产业株式会社 薄膜晶体管器件以及薄膜晶体管器件的制造方法
WO2013080248A1 (ja) * 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイ及び表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299470A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007012652A (ja) * 2005-06-28 2007-01-18 Sony Corp 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP2007305701A (ja) * 2006-05-10 2007-11-22 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2009111179A (ja) * 2007-10-30 2009-05-21 Sharp Corp 半導体薄膜の製造方法、薄膜トランジスタの製造方法、半導体薄膜、薄膜トランジスタ及び表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998320B2 (ja) 1998-03-31 2007-10-24 三洋電機株式会社 液晶表示装置の膜厚設定方法及び液晶表示装置
US6506635B1 (en) 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP4501173B2 (ja) 1999-05-14 2010-07-14 ソニー株式会社 半導体膜の製造方法および半導体素子の製造方法
JP2001297984A (ja) 2000-04-17 2001-10-26 Matsushita Electric Ind Co Ltd 多結晶シリコン膜の作製方法及び薄膜トランジスタとその製造方法および液晶表示装置とその製造方法
JP2003257863A (ja) 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd レーザービーム照射方法及び薄膜トランジスタ製造方法
US6767799B2 (en) 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
JP2007220918A (ja) 2006-02-16 2007-08-30 Ulvac Japan Ltd レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
WO2011161714A1 (ja) 2010-06-21 2011-12-29 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299470A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007012652A (ja) * 2005-06-28 2007-01-18 Sony Corp 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP2007305701A (ja) * 2006-05-10 2007-11-22 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2009111179A (ja) * 2007-10-30 2009-05-21 Sharp Corp 半導体薄膜の製造方法、薄膜トランジスタの製造方法、半導体薄膜、薄膜トランジスタ及び表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130153028A1 (en) * 2011-07-05 2013-06-20 Panasonic Liquid Crystal Display Co., Ltd. Thin-film transistor, method for fabricating thin-film transistor, and display device
US9929274B2 (en) 2011-07-05 2018-03-27 Joled Inc. Thin-film transistor, method for fabricating thin-film transistor, and display device
WO2013030865A1 (ja) * 2011-08-26 2013-03-07 パナソニック株式会社 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイおよび表示装置
US8679907B2 (en) 2011-08-26 2014-03-25 Panasonic Corporation Thin-film transistor array manufacturing method, thin-film transistor array, and display device

Also Published As

Publication number Publication date
CN102484074A (zh) 2012-05-30
JP2011066243A (ja) 2011-03-31
US20120161143A1 (en) 2012-06-28
US8785302B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
WO2011033718A1 (ja) 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置
WO2011161714A1 (ja) シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法
JP5060738B2 (ja) 画像表示装置
US8865529B2 (en) Thin-film transistor device manufacturing method, thin-film transistor device, and display device
JP2012114131A (ja) 薄膜トランジスタ、その製造方法、および表示装置
JP2020004860A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US8679907B2 (en) Thin-film transistor array manufacturing method, thin-film transistor array, and display device
JP2020004861A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
WO2012153365A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
US20070287232A1 (en) Bottom gate thin film transistor and method of manufacturing the same
WO2012098575A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置
JP2013161963A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、及び表示装置
JP2013232548A (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
WO2012114379A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
WO2012060104A1 (ja) トランジスタの製造方法、トランジスタ、および、表示装置
JP5143411B2 (ja) 薄膜Ｓｉ素子の製造方法
JPWO2013030865A1 (ja) 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイおよび表示装置
WO2013018123A1 (ja) 薄膜トランジスタ及びその製造方法
JP2011109019A (ja) 薄膜トランジスタおよびその製造方法
WO2013080246A1 (ja) 結晶性基板の製造方法
JPWO2013069045A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080039162.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10816833

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10816833

Country of ref document: EP

Kind code of ref document: A1