WO2012060104A1 - トランジスタの製造方法、トランジスタ、および、表示装置 - Google Patents

トランジスタの製造方法、トランジスタ、および、表示装置 Download PDF

Info

Publication number
WO2012060104A1
WO2012060104A1 PCT/JP2011/006157 JP2011006157W WO2012060104A1 WO 2012060104 A1 WO2012060104 A1 WO 2012060104A1 JP 2011006157 W JP2011006157 W JP 2011006157W WO 2012060104 A1 WO2012060104 A1 WO 2012060104A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
thickness
sio
wavelength
case
Prior art date
Application number
PCT/JP2011/006157
Other languages
English (en)
French (fr)
Inventor
森本　廉
鈴木　信靖
祐太 菅原
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012060104A1 publication Critical patent/WO2012060104A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Definitions

  • the present invention relates to a transistor manufacturing method, a transistor, and a display device.
  • a liquid crystal display panel or an organic EL display panel using electroluminescence (EL) of an organic material there is a liquid crystal display panel or an organic EL display panel using electroluminescence (EL) of an organic material.
  • EL electroluminescence
  • TFT thin film transistor
  • an a-Si TFT using amorphous silicon (a-Si: amorphous silicon) as a channel layer material or a polycrystalline silicon (Poly-Si: poly-crystalline silicon) is used as a channel.
  • a-Si amorphous silicon
  • Poly-Si poly-crystalline silicon
  • the a-Si TFT can produce a uniform film on a large area substrate, and can be produced at low cost.
  • the field effect mobility ⁇ of the a-Si TFT is as small as 1 (cm 2 / Vs) or less.
  • the field effect mobility is one of the indexes related to the high-speed operation of the element.
  • the Poly-Si TFT has a large field effect mobility ⁇ that is greater than 1 (cm 2 / Vs) and less than or equal to 600 (cm 2 / V s).
  • Poly-Si TFTs are capable of high-speed operation and have excellent electrical property stability. However, it is difficult for Poly-Si TFTs to produce a uniform film on a substrate with a low cost and a large area.
  • the TFT has a top gate structure in which the gate electrode is formed on the upper side (opposite side of the substrate) with respect to the channel layer, and the gate electrode is formed on the lower side (substrate side) with respect to the channel layer.
  • the bottom gate structure is mainly used in a-Si TFTs, and the top gate structure is mainly used in Poly-Si TFTs. Note that a bottom gate structure is generally used as a structure of a thin film transistor included in a liquid crystal panel or an organic EL panel used in a large-area display device.
  • Patent Document 1 adds a process for crystallizing a-Si into poly-Si by laser irradiation in the manufacturing process of a bottom-gate type a-Si TFT having excellent productivity.
  • a technology for forming a bottom-gate type poly-Si TFT is disclosed.
  • regulated that a laser beam is a wavelength of 350 nm or more and 480 nm or less, for example.
  • FIG. 27A shows a transmittance-wavelength characteristic of a poly-Si film (100 nm thickness).
  • FIG. 27B shows the transmittance-wavelength characteristics of the glass substrate.
  • FIG. 27C shows the transmittance-wavelength characteristics of an a-Si film (100 nm thickness).
  • the vertical axis represents the transmittance T (%), and the horizontal axis represents the wavelength ⁇ (nm).
  • the poly-Si film has a high absorptance in the wavelength range of 480 nm or less.
  • the glass substrate has a relatively low absorption rate in the wavelength range of 350 nm or more.
  • the a-Si film has a high absorptance in the wavelength range of 350 nm or more and 480 nm or less obtained from FIGS. 27A and 27B.
  • the wavelength range of the laser beam for performing the laser annealing step is defined as 350 nm or more and 480 nm or less.
  • the above-described conventional method merely defines an appropriate wavelength range from the light transmittance-wavelength characteristics when the thickness of the a-Si film is relatively thick at 100 nm. That is, the thickness of the channel layer used in the bottom-gate poly-Si TFT is usually 55 nm or less, and the wavelength range is not set in consideration of this thickness. Therefore, with this thickness, there is a problem that stable crystallization cannot be performed even if a laser annealing process is performed by irradiating laser light in the above wavelength range (a poly-Si film having stable crystallinity cannot be obtained).
  • the a-Si film when the thickness of the a-Si film is relatively large at 100 nm, in the bottom gate structure, the a-Si film is irradiated with laser light having a wavelength in the visible light region of violet to blue that is 350 nm or more and 480 nm or less. If this is done, it can be efficiently crystallized into a poly-Si film. This is because the light absorption coefficient of the a-Si film is high in the wavelength range of 350 nm or more and 480 nm or less.
  • the thickness of the a-Si film is as thin as 55 nm or less, even if the a-Si film is irradiated with laser light having the above wavelength range in which the light absorption coefficient of the a-Si film is high, in the bottom gate structure, Part of the light passes through the a-Si film and affects the a-Si crystallization process.
  • the thickness of the a-Si film when a laser beam having a wavelength range from purple to blue having a sufficiently high light absorption coefficient of the a-Si film is used, when the thickness of the a-Si film is small in the bottom gate structure, a Light interference occurs between the -Si film and the underlying insulating film, and the laser light absorbance of the a-Si film is affected by the film thickness and configuration of each film layer. Therefore, when the film thickness of each layer varies within the substrate, even if laser irradiation is performed with the same energy, the laser light absorbance of the a-Si film is different. As a result, the crystallinity of the crystallized Si film causes variation.
  • the crystallinity of the Si film in the TFT channel region has a great influence on the TFT parameters including the electrolytic mobility ( ⁇ ). As a result, problems such as display unevenness occur in the display panel.
  • the present invention has been made in view of the above problems, and a transistor manufacturing method, a transistor, and a transistor capable of forming a crystalline silicon film having stable crystallinity using a laser having a wavelength in a purple to blue wavelength region, And it aims at providing a display apparatus.
  • a method for manufacturing a transistor according to one embodiment of the present invention includes a first step of forming a metal film used for a gate electrode over an insulating substrate, and covering the metal film.
  • the second step of forming an insulating film As described above, the second step of forming an insulating film, the third step of forming a first amorphous silicon film having a thickness in the range of 25 nm to 55 nm on the insulating film, A fourth step of changing the first amorphous silicon film into a crystalline silicon film by directly irradiating the amorphous silicon film with light having a wavelength in the range of 400 nm to 445 nm; A fifth step of forming a second amorphous silicon film on the film and forming a channel layer composed of the crystalline silicon film and the second amorphous silicon; and above the channel layer , Source and drain electrodes And a sixth step of forming a metal film used.
  • a transistor manufacturing method capable of forming a crystalline silicon film having stable crystallinity using a laser beam having a wavelength in a purple to blue wavelength region can be realized.
  • a crystalline silicon film having stable crystallinity can be formed with high energy efficiency.
  • the light has a wavelength of 405 nm
  • the insulating film is a silicon oxide film
  • the thickness of the insulating film is t1
  • the thickness of the first amorphous silicon film is t2 if 60 nm ⁇ t1 ⁇ 113 nm, ⁇ 4E ⁇ 7 ⁇ t1 4 + 0.0001 ⁇ t1 3 ⁇ 0.0128 ⁇ t1 2 + 0.5892 ⁇ t1 + 17.
  • the light has a wavelength of 445 nm
  • the insulating film is a silicon oxide film
  • the thickness of the silicon oxide film is t1
  • the thickness of the first amorphous silicon film is t2
  • the light has a wavelength of 405 nm
  • the insulating film is a stacked film of a silicon oxide film and a silicon nitride film
  • the thickness of the silicon oxide film is t1
  • the thickness of the first amorphous silicon film formed in the third step is t2
  • the thickness of the silicon nitride film is t3
  • t3 ⁇ 1.8t1 + 216 is satisfied and 30 nm ⁇ t1 ⁇ 35
  • 25 nm ⁇ t2 ⁇ 55 nm is satisfied, and in the case of 35.9 nm ⁇ t1 ⁇ 75 nm, 2E-7 ⁇ t1 5 ⁇ 7E-5 ⁇ t1 4 + 0.0088 ⁇ t1 3 ⁇ 0.5193 ⁇ t1 2 +15 ..
  • the light has a wavelength of 445 nm
  • the insulating film is a stacked film of a silicon oxide film and a silicon nitride film
  • the thickness of the silicon oxide film is t1
  • the thickness of the first amorphous silicon film formed in the third step is t2
  • the thickness of the silicon nitride film is t3
  • t3 ⁇ 1.8t1 + 216 is satisfied, and 30 nm ⁇ t1 ⁇ 68.
  • the film thickness variation usually occurs about ⁇ 10% on the substrate.
  • the optical interference effect due to the multilayer film structure directly under the a-Si film depending on the presence or absence of the underlying metal pattern, and even if the laser intensity is constant, the light absorption of the a-Si film in the substrate plane varies. Resulting in.
  • film formation is performed in the range in which the film thickness of the a-Si film or the like is defined using the oscillation wavelength of the semiconductor light-emitting element defined as described above, the influence of film thickness fluctuation is suppressed and stable a-Si is achieved. Film crystallization can be performed.
  • a transistor according to one embodiment of the present invention is a bottom-gate transistor and is formed by the above manufacturing method.
  • a display device is a display device including a liquid crystal panel or an organic EL panel, and includes the transistor formed by the manufacturing method described above.
  • the transistor may drive the liquid crystal panel or the organic EL panel.
  • a method for manufacturing a transistor according to an embodiment of the present invention includes a first step of preparing a metal film formed over an insulating substrate, A second step of forming an insulating film; a third step of forming an amorphous silicon film having a thickness in the range of 25 nm to 55 nm on the insulating film; and And a fourth step of changing the amorphous silicon film into a crystalline silicon film by directly irradiating light having a wavelength in the purple to blue range.
  • the light has a wavelength of 405 nm
  • the insulating film is a silicon oxide film
  • the thickness of the insulating film is t1
  • the thickness of the amorphous silicon film is t2
  • ⁇ 55 nm is satisfied and 113 nm ⁇ t1 ⁇ 140 nm
  • 25 nm ⁇ t2 ⁇ 55 nm is satisfied
  • ⁇ 1E ⁇ 6 ⁇ t1 4 + 0.0009 ⁇ t1 3 ⁇ 0.02308 ⁇ t1 2 + 27.725 ⁇ t1-11217.7 ⁇ t2 ⁇ 55 nm is satisfied.
  • the light has a wavelength of 445 nm
  • the insulating film is a silicon oxide film
  • the thickness of the silicon oxide film is t1, and is formed in the third step.
  • the thickness of the amorphous silicon film is t2
  • 1E ⁇ 6 ⁇ t1 4 ⁇ 0.0004 ⁇ t1 3 + 0.0513 ⁇ t1 2 ⁇ 2.7556 ⁇ t1 + 86.838 ⁇ t2 ⁇ 1E-6 ⁇ t1 4 ⁇ 0.0004 ⁇ t1 3 + 0.0463 ⁇ t1 2 ⁇ 2.7628 ⁇ t1 + 98.8, or ⁇ 3E-7 ⁇ t1 4 + 9E ⁇ 05 ⁇ t1 3 ⁇ 0.0115 ⁇ t1 2 + 0.5866 ⁇ t1 + 39.124 ⁇ t2 ⁇ 55nm to meet, in the case of 110nm ⁇ t1 ⁇ 124.1nm
  • the light has a wavelength of 405 nm
  • the insulating film is a stacked film of a silicon oxide film and a silicon nitride film
  • the thickness of the silicon oxide film is t1
  • the thickness of the amorphous silicon film formed in the third step is t2
  • the light has a wavelength of 445 nm
  • the insulating film is a stacked film of a silicon oxide film and a silicon nitride film
  • the thickness of the silicon oxide film is t1
  • the present invention it is possible to realize a transistor manufacturing method, a transistor, and a display device capable of forming a crystalline silicon film having stable crystallinity using a laser having a wavelength in a purple to blue wavelength region. .
  • FIG. 1 is a cross-sectional view showing the structure of the thin film transistor according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing an equivalent circuit of the organic EL display device according to Embodiment 1 of the present invention.
  • FIG. 3 is a flowchart showing manufacturing steps of the thin film transistor according to the first embodiment of the present invention.
  • FIG. 4A is a schematic cross-sectional view for explaining the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4B is a schematic cross-sectional view for explaining the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4C is a schematic cross-sectional view for explaining the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4A is a schematic cross-sectional view for explaining the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4B is a schematic cross-sectional view for explaining the
  • FIG. 4D is a schematic cross-sectional view for illustrating the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4E is a schematic cross-sectional view for illustrating the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4F is a schematic cross-sectional view for illustrating the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4G is a schematic cross-sectional view for illustrating the manufacturing process of the thin film transistor in Embodiment 1 of the present invention.
  • FIG. 4H is a schematic cross sectional view for illustrating the manufacturing process for the thin film transistor in the first embodiment of the present invention.
  • FIG. 5 is a diagram schematically showing the laser crystallization process in S4 of FIG.
  • FIG. 6A is a diagram for explaining the amplitude transmittance and a method of calculating the amplitude transmittance.
  • FIG. 6B is a diagram for explaining the amplitude transmittance and the calculation method of the amplitude transmittance.
  • FIG. 6C is a diagram for explaining the amplitude transmittance and the calculation method of the amplitude transmittance.
  • FIG. 6D is a diagram for explaining the amplitude transmittance and the calculation method of the amplitude transmittance.
  • FIG. 7A is a diagram illustrating parameters used in the calculation in the present embodiment.
  • FIG. 7B is a diagram showing the model structure and its parameters used for the calculation in this example.
  • FIG. 8 shows the reflectivity and transmittance of the a-Si film on the gate electrode made of Mo with respect to light having a wavelength of 405 nm when the thickness of the a-Si film is 50 nm and the thickness of the SiO 2 film is changed. It is a figure which shows the result of having calculated the absorption factor.
  • FIG. 9 is a diagram showing the result of calculating the light absorptance of the a-Si film at the wavelength of 405 nm when the thickness of the a-Si film and the thickness of the SiO 2 film are changed.
  • FIG. 10 shows a case where the thickness of the a-Si film and the thickness of the SiO 2 film are changed and the a-Si film and the SiO 2 film immediately above the Mo gate electrode (region outside the gate electrode). It is a figure which shows the result of having calculated the difference of the light absorption factor of wavelength 405nm with a-Si film.
  • FIG. 11A is a diagram showing a model used for the thermal simulation when obtaining the maximum temperature distribution of the a-Si film by laser irradiation.
  • FIG. 11B is a diagram showing the beam shape of the laser light used for the thermal simulation when obtaining the maximum temperature distribution of the a-Si film by laser irradiation.
  • FIG. 11A is a diagram showing a model used for the thermal simulation when obtaining the maximum temperature distribution of the a-Si film by laser irradiation.
  • FIG. 11B is a diagram showing the beam shape of the laser light used for the thermal simulation when obtaining the maximum temperature distribution of the a
  • FIG. 11C is a diagram illustrating simulation conditions used for thermal simulation when obtaining the maximum temperature distribution of the a-Si film by laser irradiation.
  • FIG. 12 is a diagram showing the simulation result of the maximum temperature distribution of the a-Si film when irradiated with laser light having a wavelength of 405 nm.
  • FIG. 13A is a diagram used for calculating a preferable film thickness range of the a-Si film and the SiO 2 film.
  • FIG. 13B is a diagram used for calculating a preferable film thickness range of the a-Si film and the SiO 2 film.
  • FIG. 13C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 13A and 13B.
  • FIG. 14 shows the reflection of the a-Si film on the gate electrode made of Mo with respect to light having a wavelength of 445 nm when the thickness of the a-Si film is 50 nm and the thickness of the SiO 2 film is changed. It is a figure which shows the result of having calculated the rate, the transmittance
  • FIG. 15 is a diagram showing a calculation result of the absorptance of the a-Si film with respect to light having a wavelength of 445 nm when the thickness of the a-Si film and the thickness of the SiO 2 film are changed.
  • FIG. 16 shows that when the thickness of the a-Si film and the thickness of the SiO 2 film are changed, the a-Si film just above the gate electrode composed of Mo and the a-Si just above the SiO 2 film. It is a figure which shows the result of having calculated the difference of the absorptance with respect to the light of wavelength 445nm with a film
  • FIG. 17 is a diagram showing a simulation result of the maximum temperature distribution of the a-Si film when a laser beam having a wavelength of 445 nm is irradiated.
  • FIG. 18A is a diagram used for calculating a preferable film thickness range of the a-Si film and the SiO 2 film in FIG. 15 based on the above two conditions.
  • FIG. 18B is a diagram used in FIG. 16 to calculate a preferable film thickness range of the a-Si film and the SiO 2 film based on the above two conditions.
  • FIG. 18C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 18A and 18B.
  • FIG. 19A is a diagram showing gate voltage-drain current characteristics of the thin film transistor formed by the manufacturing method according to Embodiment 1 of the present invention.
  • FIG. 19B is a diagram showing electrical characteristic parameters of the thin film transistor formed by the manufacturing method according to Embodiment 1 of the present invention.
  • FIG. 20 is a cross-sectional view showing the structure of the thin film transistor according to the second embodiment of the present invention.
  • FIG. 21 is a diagram showing the result of calculating the light absorptance of the a-Si film at a wavelength of 405 nm when the thickness of the a-Si film and the thickness of the SiO 2 / SiN laminated film are changed.
  • FIG. 22 shows an a-Si film directly above the gate electrode composed of Mo and directly above the SiO 2 / SiN laminated film when the film thickness of the a-Si film and the SiO 2 / SiN laminated film are changed. It is a figure which shows the result of having calculated the difference in the light absorption factor of wavelength 405nm of Si film.
  • FIG. 22 shows an a-Si film directly above the gate electrode composed of Mo and directly above the SiO 2 / SiN laminated film when the film thickness of the a-Si film and the SiO 2 / SiN laminated film are changed. It is a figure which shows the result of having calculated the difference in the light absorption factor of wavelength 405nm of Si film.
  • FIG. 23A is a diagram used for calculating a preferable film thickness range of the a-Si film and the SiO 2 / SiN multilayer film in FIG. 21 based on the above two conditions.
  • FIG. 23B is a diagram used for calculating a preferable film thickness range of the a-Si film and the SiO 2 / SiN multilayer film in FIG. 22 based on the above two conditions.
  • FIG. 23C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 23A and 23B.
  • FIG. 24 is a diagram showing the result of calculating the light absorptance of the a-Si film at a wavelength of 445 nm when the film thickness of the a-Si film and the film thickness of the SiO 2 / SiN laminated film are changed.
  • FIG. 25 shows the a-Si film directly above the gate electrode composed of Mo and directly above the SiO 2 / SiN laminated film when the film thickness of the a-Si film and the film thickness of the SiO 2 / SiN laminated film are changed. It is a figure which shows the result of having calculated the difference of the light absorption factor of wavelength 445nm of a film
  • FIG. 26A shows the calculation result of the optical absorptance of the a-Si film at a wavelength of 445 nm when the film thickness of the a-Si film and the film thickness of the SiO 2 / SiN laminated film shown in FIG. It is the figure which calculated the suitable film thickness range based on conditions.
  • FIG. 26B shows a case where the film thickness of the a-Si film and the film thickness of the SiO 2 / SiN multilayer film shown in FIG. 25 are changed, right above the gate electrode composed of Mo and just above the SiO 2 / SiN multilayer film.
  • FIG. 26A shows the calculation result of the optical absorptance of the a-Si film at a wavelength of 445 nm when the film thickness of the a-Si film and the film thickness of the SiO 2 / SiN laminated film shown in FIG. It is the figure which calculated the suitable film thickness range based on conditions.
  • FIG. 26B shows a case where the film thickness of the
  • FIG. 6 is a diagram of calculating a preferable film thickness range based on the above two conditions as a result of calculating a difference in optical absorptance at a wavelength of 445 nm of the a-Si film.
  • FIG. 26C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 26A and 26B.
  • FIG. 27A is a diagram showing a transmittance-wavelength characteristic of a poly-Si film (100 nm thickness).
  • FIG. 27B is a diagram showing a transmittance-wavelength characteristic of a glass substrate.
  • FIG. 27C is a diagram showing a transmittance-wavelength characteristic of an a-Si film (100 nm thickness).
  • FIG. 1 is a cross-sectional view illustrating a structure of a thin film transistor 100 according to Embodiment 1.
  • a thin film transistor 100 illustrated in FIG. 1 is a bottom-gate thin film transistor.
  • the thin film transistor 100 is formed on the insulating substrate 10, the gate electrode 11 formed on the insulating substrate 10, the gate insulating film 12 formed so as to cover the gate electrode 11, and the gate insulating film 12.
  • the insulating substrate 10 is made of, for example, transparent glass or quartz.
  • the gate electrode 11 is formed on the insulating substrate 10.
  • the gate electrode 11 is typically made of a refractory metal such as Mo (molybdenum), Ta (tantalum), or titanium (Ti).
  • the gate electrode 11 is preferably formed of, for example, Mo or MoW (an alloy of Mo and other metals) which is a refractory metal.
  • the gate electrode 11 may be formed of an alloy of a refractory metal and another metal such as MoW, TiW, TaC, or TiN.
  • the gate electrode 11 may be formed of any one of Al, Cu, and W.
  • the gate electrode 11 may be formed of an Al alloy or a Cu alloy.
  • the gate insulating film 12 is formed so as to cover the gate electrode 11.
  • the gate insulating film 12 is typically made of silicon oxide (SiO 2 ).
  • the gate insulating film 12 may be a film in which a silicon oxide film (SiOx) and a silicon nitride film (SiNx) are stacked.
  • the gate insulating film 12 preferably has a thickness of 60 nm or more and 200 nm or less. This is because when the gate insulating film 12 has a film thickness of less than 60 nm, there is a concern that the device reliability may be lowered due to an initial breakdown voltage failure or an increase in leakage current. Further, when the gate insulating film 12 has a film thickness larger than 200 nm, the gate electric field is not sufficiently applied to the TFT channel portion, which may cause insufficient current driving capability and deterioration of current rising characteristics.
  • the crystalline silicon film 14 is formed on the gate insulating film 12.
  • the crystalline silicon film 14 is composed of polycrystalline silicon (Poly-Si).
  • the crystalline silicon film 14 preferably has a thickness of 25 nm to 55 nm.
  • the crystalline silicon film 14 is formed as follows. First, an amorphous silicon film 13 (not shown) made of a-Si is formed on the gate insulating film 12 with a thickness of preferably 25 nm to 55 nm. Next, the amorphous silicon film 13 is made polycrystalline by irradiating the formed amorphous silicon film 13 with laser light, thereby forming a crystalline silicon film 14.
  • polycrystal indicates that it is composed of many fine crystals. That is, hereinafter, the polycrystal is described not as a polycrystal in a narrow sense including crystals of 50 nm or more but as a polycrystal in a broad sense including crystals of 50 nm or less.
  • the laser light used for laser irradiation has a wavelength in the purple to blue light region.
  • “purple to blue light region” means a wavelength in the range of 380 nm to 495 nm.
  • laser light of a blue-violet semiconductor laser with an oscillation wavelength of 405 nm or laser light of a blue semiconductor laser with an oscillation wavelength of 445 nm is preferably used.
  • the oscillation wavelength 405 nm has a width of about ⁇ 5 nm.
  • the laser beam of a blue-violet semiconductor laser having an oscillation wavelength of 405 nm means a laser beam having a wavelength range of 400 nm to 410 nm.
  • a blue semiconductor laser having an oscillation wavelength of 445 nm means a laser beam having a wavelength range of 440 nm to 450 nm.
  • amorphous silicon film 13 is made of amorphous silicon (a-Si) with a thickness of preferably 25 nm to 55 nm will be described.
  • the vicinity of the minimum value of film thickness that can be formed is 25 nm.
  • the thickness of the crystallized silicon film having a bottom gate structure is about 55 nm or less ( ⁇ 55 nm)
  • the upper limit is set to 55 nm.
  • the film thickness of the a-Si film is larger than about 55 nm, it is difficult to obtain good TFT performance such as off current increase and current rise characteristic deterioration.
  • the a-Si film is smaller than 25 nm, as described above, it is difficult to stably form it on a large-area substrate due to process variations, and it may be difficult to crystallize.
  • the amorphous silicon film 15 is formed on the crystalline silicon film 14.
  • the thin film transistor 100 has a channel layer having a structure in which the amorphous silicon film 15 is stacked on the crystalline silicon film 14. That is, in the first embodiment, the “channel layer” serving as a semiconductor through which a current flows means a laminated film of the crystalline silicon film 14 and the amorphous silicon film 15.
  • the n + silicon film 16 is formed on the gate insulating film 12.
  • the n + silicon film 16 is formed so as to cover the side surface of the amorphous silicon film 15 and the side surface of the crystalline silicon film 14.
  • the source / drain electrodes 17 are a source electrode and a drain electrode that are formed apart from each other. A current flows from the source electrode to the drain electrode through the channel layer.
  • the source / drain electrodes 17 are formed on the n + silicon film 16.
  • the source / drain electrodes 17 are, for example, molybdenum (Mo), alloys containing Mo such as MoW, titanium (Ti), aluminum (Al), alloys containing Al, copper (Cu), alloys containing Cu, silver (Ag) ), Chromium (Cr), tantalum (Ta), tungsten (W), or the like.
  • the thin film transistor 100 configured as described above is used in a liquid crystal display device or an organic EL display device.
  • an example in which the thin film transistor 100 is applied to an organic EL display device will be described.
  • FIG. 2 is a diagram showing an equivalent circuit of the organic EL display device 1000 of the first embodiment.
  • An organic EL display device 1000 shown in FIG. 2 includes a switching transistor 1, a drive transistor 2, a data line 3, a scanning line 4, a current supply line 5, a capacitance 6, and an organic EL element 7.
  • the switching transistor 1 is connected to the data line 3, the scanning line 4, and the capacitance 6.
  • the driving transistor 2 corresponds to, for example, the thin film transistor 100 shown in FIG. 1 and is connected to the current supply line 5, the capacitance 6, and the organic EL element 7.
  • the data line 3 is a wiring through which data (the magnitude of the voltage value) that determines the brightness of the pixel of the organic EL element 7 is transmitted to the pixel of the organic EL element 7.
  • the scanning line 4 is a wiring through which data for determining the switch (ON / OFF) of the pixel of the organic EL element 7 is transmitted to the pixel of the organic EL element 7.
  • the current supply line 5 is a wiring for supplying a large current to the drive transistor 2.
  • Capacitance 6 holds a voltage value (charge) for a certain period of time.
  • the organic EL display device 1000 is configured.
  • FIG. 3 is a flowchart showing manufacturing steps of the thin film transistor 100 according to the first embodiment.
  • a plurality of the thin film transistors 100 are manufactured at the same time, but in the following, in order to simplify the description, a method for manufacturing one thin film transistor will be described.
  • 4A to 4H are schematic cross-sectional views for explaining the manufacturing process of the thin film transistor 100 according to the first embodiment.
  • FIG. 5 is a diagram schematically showing laser annealing in S4 of FIG.
  • the gate electrode 11 is formed and patterned (S1). Specifically, first, the insulating substrate 10 is prepared. A metal constituting the gate electrode 11 is deposited on the insulating substrate 10 by sputtering so as to cover the insulating substrate 10. A gate electrode 11 is formed by photolithography and etching the deposited metal (FIG. 4A). That is, by using photolithography and etching, the gate electrode 11 is formed by removing the deposited metal other than the portion where the gate electrode 11 is to be formed.
  • the gate electrode 11 is formed of Mo (molybdenum), Ta (tantalum), titanium (Ti), Al (aluminum), Cu (copper) or W (tungsten).
  • the gate electrode 11 is preferably formed of, for example, Mo or MoW (an alloy of Mo and other metals) which is a refractory metal.
  • the gate electrode 11 may be made of an alloy containing Mo such as MoW, an alloy containing Ta such as TaC, an alloy containing Ti such as TiW and TiN, an Al alloy, or a Cu alloy.
  • the gate insulating film 12 is formed (film formation) on the insulating substrate 10 and the gate electrode 11 (S2). Specifically, the gate insulating film 12 is formed by plasma CVD so as to cover the insulating substrate 10 and the gate electrode 11 (FIG. 4B).
  • the gate insulating film 12 is made of, for example, a silicon oxide film (SiO 2 ).
  • the gate insulating film 12 is preferably formed so as to have a thickness of 60 nm to 200 nm.
  • an amorphous silicon film 13 is formed (deposited) on the gate insulating film 12 (S3). Specifically, an amorphous silicon film 13 is continuously formed on the formed gate insulating film 12 by plasma CVD (FIG. 4C). By forming the film in this way, air exposure and impurity contamination on the surface of the gate insulating film 12 can be suppressed, and a good gate insulating film / amorphous silicon film interface can be formed.
  • the amorphous silicon film 13 is preferably formed on the gate insulating film 12 so as to have a film thickness in the range of 25 nm to 55 nm or less.
  • the amorphous silicon film 13 is crystallized into a crystalline silicon film 14 by laser annealing (S4). Specifically, dehydrogenation treatment is performed on the formed amorphous silicon film 13. After that, the amorphous silicon film 13 is made polycrystalline by using a laser annealing method to form a crystalline silicon film 14 (FIG. 4D).
  • laser light having a wavelength in the purple to blue light region is irradiated.
  • the wavelength in the purple to blue light region means a wavelength in the range of about 380 nm to 495 nm.
  • laser light of a blue-violet semiconductor laser with an oscillation wavelength of 405 nm or laser light of a blue semiconductor laser with an oscillation wavelength of 445 nm is preferably used.
  • the amorphous silicon film 13 is directly irradiated with a laser beam having a wavelength of, for example, 405 nm, which is collected in a linear shape.
  • a silicon film 14 is formed.
  • the direct irradiation means that irradiation is performed between the amorphous silicon film 13 and the laser light without passing air other than air.
  • a light absorption layer is interposed between the amorphous silicon film 13 and the laser beam is not included.
  • the irradiation position of the laser beam condensed linearly is fixed, the insulating substrate 10 on which the amorphous silicon film 13 is formed is placed on the stage, and the stage moves.
  • the other is a method in which the stage is fixed and the irradiation position of the laser beam moves.
  • the laser beam may be irradiated while moving relative to the amorphous silicon film 13.
  • FIG. 5 shows a method of directly irradiating the amorphous silicon film 13 with a method of fixing the irradiation position of the laser beam condensed linearly and moving the stage. Specifically, first, the insulating substrate 10 on which the amorphous silicon film 13 is formed is placed on the stage. Next, the amorphous silicon film 13 is directly irradiated with laser light having a wavelength of 405 nm by moving the stage. The amorphous silicon film 13 directly irradiated with the laser beam having the wavelength of 405 nm rises in temperature by absorbing the energy of the laser beam having the wavelength of 405 nm. Then, the amorphous silicon film 13 is heated and melted by a rise in temperature and recrystallized to become a crystalline silicon film 14.
  • a second amorphous silicon film 15 is formed (deposited) on the crystalline silicon film 14 (S5). Specifically, a second amorphous silicon film 15 is formed on the crystalline silicon film 14 by plasma CVD (FIG. 4E).
  • the silicon film layer (the layer of the crystalline silicon film 14 and the amorphous silicon film 15) in the channel region of the thin film transistor 100 is patterned (S6). Specifically, the silicon film layer is patterned so that the channel region of the thin film transistor 100 remains, and the amorphous silicon film 15 and the crystalline silicon film 14 to be removed are removed by etching (FIG. 4F). Accordingly, a desired channel layer can be formed in the thin film transistor 100.
  • an n + silicon film 16 and source / drain electrodes 17 are formed (film formation) (S7).
  • an n + silicon film 16 is formed by plasma CVD so as to cover the side surfaces of the amorphous silicon film 15 and the crystalline silicon film 14 and the gate insulating film 12 (FIG. 4G).
  • a metal to be the source / drain electrode 17 is deposited on the formed n + silicon film 16 by sputtering (FIG. 4G).
  • the source / drain electrode 17 is patterned (S8). Then, the n + silicon film 16 is etched. Here, the second-layer amorphous silicon film 15 is partially etched. Specifically, the source / drain electrodes 17 are formed by photolithography and etching (FIG. 4H). Further, the n + silicon film 16 is etched, and the amorphous silicon film 15 in the channel region of the thin film transistor 100 is partially etched. That is, the amorphous silicon film 15 is channel-etched so as to leave a part of the amorphous silicon film 15 in the channel region of the thin film transistor 100.
  • the thin film transistor 100 is manufactured.
  • the thin film transistor 100 in this embodiment is formed as a Poly-Si TFT having a bottom gate structure.
  • the gate insulating film 12 made of SiO 2 is formed on the gate electrode 11 so as to have a film thickness of 60 nm or more and 200 nm or less.
  • a crystalline silicon film 14 is formed on the gate insulating film 12 so as to have a thickness of 25 nm to 55 nm.
  • the crystalline silicon film 14 is formed as follows. That is, first, an amorphous silicon (a-Si) film 13 is formed on the gate insulating film 12 so as to have a thickness of 25 nm to 55 nm. Next, the amorphous silicon film 13 made of an a-Si film is directly irradiated with laser light of a semiconductor laser having an oscillation wavelength of 405 nm, for example. Thereby, the amorphous silicon film 13 is laser annealed (crystallized) to form a crystalline silicon film 14 made of Poly-Si.
  • a-Si amorphous silicon
  • Patent Document 2 discloses a technique for indirectly irradiating a laser beam of a semiconductor laser through a light-heat conversion film.
  • the crystalline silicon film 14 is formed by indirectly irradiating laser light in this way, the number of steps such as a step of forming a light-heat conversion film and a step of removing the light-heat conversion film become complicated.
  • a residue is generated during the process of removing the light-heat conversion film, it causes a bad influence on the electrical characteristics of the thin film transistor.
  • the crystalline silicon film 14 is formed by direct irradiation with laser light.
  • the gate insulating film 12 and the amorphous silicon film 13 are formed in the above-described film thickness range.
  • the amorphous silicon film 13 is laser-annealed (crystallized) using a semiconductor laser having an oscillation wavelength of 405 nm, the change in the absorptivity to the a-Si film due to the film thickness variation can be reduced. it can. In other words, stable crystallization is possible without being affected by variations in the thickness of the amorphous silicon film 13 generated when the film is formed by CVD or the like.
  • a display device such as a liquid crystal display device (Liquid Crystal Display: LCD) or an organic EL display device (Organic Light-Emitting Diode: OLED) can be improved.
  • LCD Liquid Crystal Display
  • OLED Organic Light-Emitting Diode
  • the film thickness of the amorphous silicon film 13 made of a-Si and the gate insulating film 12 is an important parameter that determines the device characteristics, that is, the crystallinity of the crystalline silicon film 14. This is because it has a certain allowable range (film thickness range) in forming the crystalline silicon film 14 that can realize normal display.
  • the film thicknesses of the amorphous silicon film 13 and the gate insulating film 12 fluctuate at the time of film formation, if the film is formed in the specified film thickness range, a laser having a wavelength in the visible light region is used. Even when crystallization is performed, the change in the absorption rate into the a-Si film can be reduced.
  • the amorphous silicon film 13 can be applied to the amorphous silicon film 13 due to the film thickness variation of the gate insulating film 12 and the amorphous silicon film 13. The change in the absorption rate can be reduced.
  • the amorphous silicon film 13 may be crystallized using spot-like (including circular or elliptical) laser light. In that case, laser light may be scanned by a scanning method suitable for crystallization.
  • the film thicknesses of the amorphous silicon film 13 made of a-Si and the gate insulating film 12 have a certain allowable range because the laser beam of blue-violet (wavelength 405 nm) or blue (wavelength) It was found by calculating the absorptivity to the a-Si film when the laser beam of 445 nm) was irradiated. Hereinafter, this will be described in detail as an example.
  • FIG. 6A to 6D are diagrams for explaining a method of calculating the amplitude reflectance and the amplitude transmittance.
  • FIG. 6A shows a film structure model of a multilayer film structure including five layers.
  • a film 801 made of refractive index n 1 a film 802 made of refractive index n 2
  • a film 803 made of refractive index n 3
  • a film 804 made of refractive index n 4 the refractive and a film 805 made of rate n 5.
  • a film 805, a film 804, a film 803, a film 802, and a film 801 are stacked in this order.
  • the region of the refractive index n in above the film 801 shown in FIG. 6A is outside the film structure model.
  • the region of refractive index n in indicates the side on which light is incident on the film structure model.
  • the region of the refractive index n out is outside the film structure model and indicates the side from which light is emitted from the film structure model.
  • Equation 1 the reflectance of the lowermost layer of the film structure model, that is, the film 805 is calculated by Equation 1.
  • E 0 indicates the amplitude of the light energy incident on the film 805.
  • r 5 represents the amplitude reflectance of the film 805
  • r 45 represents the amplitude reflectance from the film 804 to the film 805.
  • r 5out indicates the amplitude reflectance from the film 805 to the outside.
  • ⁇ 5 indicates the optical path length of the film 805.
  • Equation 2 the amplitude reflectivity in the two layers of the film 805 and the film 804 is calculated by Equation 2.
  • r 4 + 5 represents the amplitude reflectance when the film 805 and the film 804 are regarded as one layer
  • r 34 represents the amplitude reflectance from the film 803 to the film 804.
  • r 5 represents the amplitude reflectance of the film 805.
  • ⁇ 4 indicates the path length of the film 804. Then, by repeating such calculation, the amplitude reflectance of the film structure model having a multilayer film structure including five layers can be calculated as shown in Equation 3.
  • the amplitude transmittance can be calculated by the same calculation.
  • Equation 4 the amplitude transmittance in the two layers of the film 802 and the film 803 shown in FIG. 6D is calculated by Equation 4.
  • t 1 ⁇ 3 indicates the amplitude transmittance when the film 802 and the film 803 are regarded as one layer.
  • t 12 represents the amplitude transmittance from the film 801 to the film 802
  • t 23 represents the amplitude transmittance from the film 802 to the film 803.
  • R 23 represents the amplitude reflectance from the film 802 to the film 803
  • r 21 represents the amplitude reflectance from the film 802 to the film 801.
  • ⁇ indicates the path length.
  • the amplitude transmittance of the film structure model having a multilayer structure composed of five layers can be calculated. Since all such calculations are performed using a complex refractive index, the result is a complex number.
  • the power reflectance R and the power transmittance T are products of the complex conjugates shown in Equations 6 and 7.
  • the light absorptance in the film 801 can be calculated by the following equation (8).
  • the absorptivity of the a-Si film with respect to light having a wavelength of 405 nm or 445 nm was calculated using the formula calculated as described above.
  • FIG. 7A and FIG. 7B are diagrams showing parameters used in the calculation in this example and a model structure thereof.
  • FIG. 7A shows the refractive index of the material at wavelengths of 405 nm and 445 nm.
  • k is an extinction coefficient and is a coefficient that leads to an absorption coefficient.
  • an insulating substrate 910 made of glass was prepared as a substrate, and a metal film 911 made of Mo (film thickness not set) was arranged thereon.
  • a SiO 2 film 912 (variable film thickness) and an a-Si film 913 (variable film thickness) are arranged thereon, and the upper part is an air layer (refractive index 1).
  • This model structure is a model of the bottom gate TFT shown in FIG.
  • the insulating substrate 910 made of glass corresponds to the insulating substrate 10 shown in FIG. 1, and the metal film 911 corresponds to the gate electrode 11.
  • the SiO 2 film 912 corresponds to the gate insulating film 12, and the a-Si film 913 corresponds to the amorphous silicon film 13.
  • the absorption rate into the Si film 913 was calculated.
  • the absorptivity to the a-Si film 913 was calculated using the refractive index value shown in FIG. 7A.
  • FIG. 8 shows the reflectivity and transmittance of the a-Si film on the gate electrode made of Mo with respect to light having a wavelength of 405 nm when the thickness of the a-Si film is 50 nm and the thickness of the SiO 2 film is changed. It is a figure which shows the result of having calculated the absorption factor.
  • the film thickness of the a-Si film 913 shown in FIG. 7B is fixed to 50 nm, the absorptance (1-TR) to the a-Si film 913, the transmittance T and the reflectance of the entire system.
  • the result of calculating R is shown.
  • the transmitting portion is absorbed by Mo (metal film 911), It was calculated that the portion excluding transmission and reflection was absorbed by the a-Si film 913.
  • the absorptance (1-TR) to the a-Si film 913 is almost constant even when the thickness of the SiO 2 film 912 is changed.
  • the reflectivity slightly increases and the absorptance slightly decreases in the vicinity where the thickness of the SiO 2 film is about 110 nm and about 250 nm. That is, it can be seen that the absorptance also decreases by several percent at those wavelengths in response to an increase in reflectance.
  • the light energy absorbed by the metal film 911 made of Mo is calculated as a transmittance (power transmittance) that passes through the SiO 2 film 912.
  • This transmittance has a slight maximum value of about 2% absorptance in the vicinity where the thickness of the SiO 2 film 912 is about 120 nm and about 260 nm.
  • the absorptance of the a-Si film 913 is 5% or less, the heat generated by the metal film 911 corresponding to the gate electrode contributes as thermal energy for crystallizing the a-Si film 913. The proportion is very small.
  • the absorptivity to the a-Si film does not depend on the thickness of the SiO 2 film. That is, it can be seen that when the a-Si film is crystallized using a laser beam having a wavelength of 405 nm, there is no restriction due to the thickness of the SiO 2 film.
  • FIG. 9 is a diagram showing the result of calculating the absorptance of the a-Si film with respect to light having a wavelength of 405 nm when the film thickness of the a-Si film 913 and the film thickness of the SiO 2 film 912 are changed.
  • the magnitude of the absorption rate (hereinafter referred to as light absorption rate) is shown as a contour map.
  • the minimum film thickness of the a-Si film 913 is around 25 nm, which is near the lower limit where the film can be formed.
  • the upper limit of the thickness of the a-Si film 913 is 55 nm. This is because the thickness of the crystallized silicon film having the bottom gate structure is generally about 55 nm or less.
  • the film thickness of the SiO 2 film 912 is in the range of 60 nm or more and 200 nm or less, which is a practical range to be used.
  • the light absorption rate of 0.50 indicates that it is in the range of 0.49 to 0.51.
  • the contour lines are slightly denser in the region where the film thickness of the a-Si film 913 (a-Si film thickness in the figure) is about 30 nm or less.
  • the degree of change in light absorbance is seen that few. That is, it can be seen that when a laser beam having a wavelength of 405 nm is used, the degree of change in the light absorption does not depend on the a-Si film thickness and the SiO 2 film thickness, and thus the a-Si film can be stably crystallized. .
  • the light of 308 nm having a wavelength in the ultraviolet region is almost completely absorbed and not transmitted by the a-Si film even at the lower limit film thickness of 25 nm of the a-Si film, but the light absorption is not 1 but about 0. 45. This is because 55% of light is reflected on the surface of the a-Si film.
  • light (ultraviolet light) having a wavelength of 308 nm, such as an excimer laser is used, it is not affected by the light interference effect. Therefore, when the same calculation as in FIG. 8 is performed, the transmittance, reflectance, and absorption rate are constant regardless of the SiO 2 film thickness.
  • the light absorptance of the a-Si film 913 with respect to light having a wavelength of 405 nm is about 0.45 (about 45%), which is as high as that of ultraviolet light. Therefore, when the a-Si film is crystallized using a laser beam having a wavelength of 405 nm, a crystallization process with good energy efficiency can be realized as in the case of ultraviolet light.
  • the a-Si film when the a-Si film is crystallized using a laser beam having a wavelength of 405 nm, if the absorption rate (0.4) is 90% or more of the absorption rate 0.45 in the ultraviolet region 308 nm, The a-Si film can be crystallized with high energy efficiency.
  • FIG. 10 shows the a-Si film 913 and the SiO immediately above the gate electrode (metal film 911) made of Mo when the thickness of the a-Si film 913 and the thickness of the SiO 2 film 912 are changed.
  • FIG. 11 is a diagram illustrating a result of calculating a difference in optical absorptance at a wavelength of 405 nm with respect to the a-Si film 913 immediately above the second film 912 (region outside the gate electrode).
  • minus 0.05 ( ⁇ 0.05) means that the light absorption rate of the a-Si film in the region on the gate electrode (metal film 911) is above the gate electrode (outside the metal film 911).
  • the crystallization temperature of the a-Si film in the region on the gate electrode is lower than the crystallization temperature of the a-Si film in the region on the outside of the gate electrode.
  • FIG. 10 shows that the absolute value of the difference in the light absorption rate is within about 0.05 for the whole region of the calculated film thickness. That is, FIG. 10 shows that the a-Si film can be uniformly crystallized when laser light having a wavelength of 405 nm is used.
  • FIG. 11A is a diagram showing a model used for thermal simulation when obtaining the maximum temperature distribution of the a-Si film by laser irradiation.
  • FIG. 11B shows the beam shape of the laser light used in this simulation, and
  • FIG. 11C shows the simulation conditions used in this simulation.
  • the model includes an insulating substrate 910 made of 120 nm silicon nitride formed on a glass substrate 909, a metal film 911 made of 50 nm Mo corresponding to a gate electrode, and a gate insulating film.
  • the film is composed of a corresponding 120 nm SiO 2 film 912 and a 35 nm a-Si film 913 corresponding to an amorphous silicon film.
  • a 405 nm laser beam having a Gaussian shape with a half width of 30 nm is scanned from ⁇ 70 ⁇ m to +70 ⁇ m at a scanning speed of 500 mm / s, and a ⁇ in the vicinity of the gate electrode (metal film 911).
  • the maximum temperature distribution of the Si film 913 was examined.
  • numerical calculation by the finite element method was performed based on the following formula 9.
  • x indicates position coordinates along the beam insertion direction.
  • y represents a position coordinate from the surface of the a-Si film 913 on a coordinate axis perpendicular to the insulating substrate.
  • T, k, r, and c represent temperature, thermal conductivity, density, and specific heat, respectively.
  • S indicates the thermal energy per unit area generated by laser irradiation. Note that S is related to the optical absorptance obtained by the calculation method considering the multiple interference effect described so far.
  • the laser energy density was set so that the maximum temperature reached about 1300K.
  • a-Si can be expected to undergo solid phase crystallization in about 0.1 ms (for example, Non-Patent Document 1, page 4317, Fig. 7).
  • the light absorption rate and the light absorption rate difference in the model shown in FIG. 11A are 0.46 and ⁇ 0.03, respectively, from FIG. 9 and FIG.
  • FIG. 12 is a diagram showing a simulation result of the maximum temperature distribution of the a-Si film 913 when a laser beam having a wavelength of 405 nm is irradiated.
  • the horizontal axis corresponds to the position coordinates in FIG. 11A, and the vertical axis represents the maximum temperature reached by the a-Si film 913.
  • FIG. 12 shows that the maximum temperature reached in the gate electrode region is about 1275 ° C., and a uniform temperature profile is obtained over the width of 30 ⁇ m of the gate electrode.
  • the temperature of the a-Si film on the region outside the gate electrode is about 35 ° C. higher than that of the a-Si film on the gate electrode.
  • this temperature difference is substantially proportional to the above-described difference in light absorption rate. That is, depending on the sign of the difference in light absorption rate, the maximum temperature reached outside the gate electrode is higher (in the negative case) or lower (in the positive case) than that on the gate electrode.
  • the maximum temperature distribution is not uniform. As a result, the crystallinity of the crystalline silicon film obtained by crystallizing the a-Si film also becomes uneven.
  • the absolute value of the optical absorptance difference where the maximum temperature difference between the a-Si film in the region above the gate electrode and the a-Si film in the region outside the gate electrode is within 5% is, for example, the maximum When the temperature is 1300 ° C., based on the simulation result of FIG. 12, it is about 0.056 from 65 ° C./35° C. ⁇ 0.03.
  • 65 ° C. is a temperature calculated from 1300 ° C. ⁇ 5%.
  • a uniform crystallization temperature profile with a temperature difference of 5% or less on the gate electrode can be obtained if the absolute value of the difference in light absorption is within 0.05.
  • the range of the a-Si film thickness and the SiO 2 film thickness suitable for realizing a stable a-Si crystallization process can be determined by the following two conditions.
  • FIG. 13A and FIG. 13B are diagrams used in FIG. 9 and FIG. 10, respectively, for calculating a preferable film thickness range of the a-Si film and the SiO 2 film based on the above two conditions.
  • FIG. 13C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 13A and 13B.
  • the film thickness range in which the crystallization process can be stably performed with energy efficiency and less influence by the film thickness variation upon irradiation with light having a wavelength of 405 nm can be calculated as a region surrounded by a thick line.
  • this preferable film thickness range (allowable range) satisfies the following expressions 10 to 12, where the SiO 2 film thickness is t (SiO 2 ) and the a-Si film thickness is t (a-Si). It can be shown by the area to be.
  • the region satisfies the expression 10 when 60 nm ⁇ t (SiO 2 ) ⁇ 113 nm.
  • the region satisfies Expression 11 when 113 nm ⁇ t (SiO 2 ) ⁇ 140 nm.
  • a more preferable film thickness range is the region F1. Specifically, it is a region F1 where the film thickness of the SiO 2 film satisfies 110 nm to 140 nm and 27 nm to 50 nm. This is because in this region F1, the film thickness range of the a-Si film and the SiO 2 film satisfying Expressions 10 to 12 is maximized, and a sufficient process window can be secured.
  • the laser light is further transmitted through the a-Si film and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
  • FIG. 14 shows light with a wavelength of 445 nm of the a-Si film 913 on the gate electrode composed of Mo when the thickness of the a-Si film 913 is 50 nm and the thickness of the SiO 2 film 912 is changed. It is a figure which shows the result of having calculated the reflectance, the transmittance
  • the absorptivity (1-TR) to the a-Si film 913 varies slightly when the thickness of the SiO 2 film 912 is changed.
  • the amount of transmitted light absorbed by the metal film 911 (gate electrode) made of Mo (Power transmission) It can be seen that the rate is about three times (6%).
  • the power reflectivity is also highly dependent on the a-Si film thickness (up to about 13% fluctuation), and the optical absorptance is corresponding to the change in the film thickness of the a-Si film 913 correspondingly. Variations will occur.
  • the absorptivity to the a-Si film 913 depends on the film thickness of the SiO 2 film 912, but its dependence (fluctuation). There are few.
  • the a-Si film is crystallized using a laser beam having a wavelength of 445 nm, it can be said that it is difficult to be restricted by the thickness of the SiO 2 film.
  • FIG. 15 is a diagram showing a calculation result of the light absorptance of the a-Si film at a wavelength of 445 nm when the thickness of the a-Si film 913 and the thickness of the SiO 2 film 912 are changed.
  • FIG. 16 shows that when the thickness of the a-Si film 913 and the thickness of the SiO 2 film 912 are changed, the a-Si film 913 and the SiO immediately above the gate electrode (metal film 911) made of Mo are formed.
  • FIG. 10 is a diagram illustrating a result of calculating a difference in optical absorptance at a wavelength of 445 nm with respect to the a-Si film 913 immediately above the second film 912.
  • FIG. 15 the magnitude
  • FIG. 9 and FIG. 15 are compared, it can be seen that the change in the absorptance with respect to the film thickness increases due to the light interference effect becoming more apparent when light is irradiated at 445 nm.
  • FIG. 17 is a diagram showing a simulation result of the maximum temperature distribution of the a-Si film 913 when a laser beam having a wavelength of 445 nm is irradiated.
  • the horizontal axis corresponds to the position coordinates in FIG. 11A, and the vertical axis represents the maximum temperature reached by the a-Si film 913. Since the simulation conditions are the same as in the case of 405 nm light irradiation, description thereof is omitted.
  • FIGS. 18A and 18B are diagrams used in FIGS. 15 and 16 to calculate preferable film thickness ranges of the a-Si film and the SiO 2 film based on the above two conditions, respectively.
  • FIG. 18C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 18A and 18B.
  • the film thickness range in which the crystallization process can be stably performed with energy efficiency and less influence by the film thickness variation upon irradiation with light having a wavelength of 445 nm can be calculated as a region surrounded by a thick line.
  • this preferable film thickness range (allowable range) satisfies the following formulas 13 to 19 where the SiO 2 film thickness is t (SiO 2 ) and the a-Si film thickness is t (a-Si). It can be shown by the area to be.
  • the region satisfies the expression 13 when 60 nm ⁇ t (SiO 2 ) ⁇ 110 nm.
  • the region satisfies Expression 14 when 110 nm ⁇ t (SiO 2 ) ⁇ 124.1 nm.
  • the region satisfies Expression 15 when 124.1 nm ⁇ t (SiO 2 ) ⁇ 130 nm.
  • the region satisfies Expression 16 when 130 nm ⁇ t (SiO 2 ) ⁇ 140 nm.
  • the region satisfies Expression 17 when 140 nm ⁇ t (SiO 2 ) ⁇ 160 nm.
  • the region satisfies Expression 18 when 160 nm ⁇ t (SiO 2 ) ⁇ 170 nm.
  • the region satisfies Expression 19 when 170 nm ⁇ t (SiO 2 ) ⁇ 200 nm.
  • the preferable film thickness range becomes narrower at the time of light irradiation at a wavelength of 445 nm than at the time of light irradiation at a wavelength of 405 nm. This is because the optical interference effect becomes remarkable.
  • the wavelength difference is only 40 nm between the wavelength of 405 nm and the wavelength of 445 nm, but there is a great difference in the preferable film thickness range. This is extremely difficult to estimate easily even with this technology.
  • more preferable film thickness ranges are the areas F2 to F5. Specifically, this is a region F2 where the SiO 2 film thickness is 160 nm to 170 nm and the a-Si film thickness range is 35 nm to 55 nm. This is a region F3 where the SiO 2 film thickness is 130 nm to 140 nm and the a-Si film thickness range is 30 nm to 40 nm. This is a region F5 where the thickness of the SiO 2 film is 110 nm to 120 nm and the thickness range of the a-Si film is 37 nm to 55 nm.
  • the laser light is further transmitted through the a-Si layer, and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
  • the wavelength region is examined mainly in the wavelength regions 405 nm and 445 nm where a high-power semiconductor laser is obtained, but is not limited thereto. Since it is easily analogized that the optical interference effect can be further suppressed in the wavelength region of 405 nm or less, for example, a 375 nm ultraviolet semiconductor laser near the lower limit of the visible light region can be applied to the manufacturing method of the present invention. Nor.
  • the application range of the oscillation wavelength examined in detail in the present embodiment has a width of about 405 nm ⁇ 5 nm and 445 nm ⁇ 5 nm.
  • the characteristics of the thin film transistor device including the a-Si film and the underlying SiO 2 film were evaluated. .
  • FIG. 19A is a diagram showing gate voltage-drain current characteristics of the thin film transistor formed by the manufacturing method according to Embodiment 1 of the present invention.
  • FIG. 19B is a diagram showing electrical characteristic parameters of the thin film transistor extracted from FIG. 19A.
  • the thin film transistor evaluated in FIG. 19A was fabricated using the method for manufacturing a semiconductor device according to the present invention described in FIGS. 3, 4A to 4H, and FIG.
  • the process of S3 in FIG. 3 is a combination of a semiconductor laser having an oscillation wavelength of 405 nm and an optical system (for example, a collimator lens, an aspherical lens, and a condensing lens), and has a length of 200 ⁇ m ⁇ 30 ⁇ m. This was done by shaping a scale beam. Further, the values shown in FIG. 11A were used for the thicknesses of the gate oxide film and the a-Si film.
  • the thin film transistor evaluated in FIG. 19A has a threshold voltage Vt to 1.3 V, a subthreshold coefficient S to 0.52 V / in addition to a high drain current ON / OFF ratio (up to 8 digits). Good values such as decade and field-effect mobility of 2.8 cm 2 / Vs are obtained. In addition, the off-state current was extremely low, 0.7 pA, reflecting the high crystallinity of the channel portion.
  • the reliability when the gate voltage was applied for a long time and the change ⁇ Vt in the threshold voltage was evaluated, the ⁇ Vt of the a-Si TFT evaluated under the same stress condition was about 1/20 or less. A Vt value was obtained, and it was found to have high reliability.
  • a high-quality crystalline silicon film can be stably obtained, and a high-performance thin film transistor can be realized.
  • metals may be used.
  • the absolute value of the reflectance of the metal materials varies depending on the difference in refractive index.
  • the waveform of about ⁇ 10 nm is shifted depending on the metal material.
  • the amount of light that permeates through the a-Si film itself is not large in the first place, so there is no significant change in the light absorption rate of the a-Si film due to the difference in the metal material. That is, it can be seen that as the metal material used for the gate electrode, not only Mo, which is a refractory metal, but also other metals may be used.
  • the gate insulating film is formed of SiO 2
  • the present invention is not limited to this. It may be a gate insulating film is formed by SiO 2 / SiN stack obtained by stacking an SiO 2 film on the SiN film. This case will be described below.
  • a SiN film when included in the gate insulating film, impurities such as alkali metal from an insulating substrate such as glass can be blocked.
  • including a SiN film in the gate insulating film is effective as a means that does not affect TFT characteristics and reliability.
  • FIG. 20 is a cross-sectional view showing the structure of the thin film transistor 200 according to Embodiment 2 of the present invention. Elements similar to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • a thin film transistor 200 illustrated in FIG. 20 is different from the thin film transistor 100 according to Embodiment 1 in the configuration of the gate insulating film 23.
  • the gate insulating film 23 is formed so as to cover the gate electrode 11, and is formed by laminating a silicon oxide film (SiO 2 ) and a silicon nitride film (SiN).
  • the gate insulating film 23 is preferably formed so that the combined capacitance per unit area is about 2.9 ⁇ 10 ⁇ 8 F / cm 2 .
  • the gate insulating film is a SiO 2 / SiN stack in which a SiO 2 film is stacked on a SiN film.
  • the gate insulating film may be formed of a SiN / SiO 2 stack in which a SiN film is stacked on a SiO 2 film.
  • the gate insulating film 23 is laminated with a SiO 2 film of 90 nm and a SiN film of 70 nm, if the relative dielectric constant of SiO 2 and SiN is 3.9 and 7, respectively, the composite per unit area The capacitance is about 2.9 ⁇ 10 ⁇ 8 F / cm 2 .
  • the SiO 2 film is laminated at 125 nm and the SiN film is laminated at 50 nm, the SiO 2 film is laminated at 150 nm and the SiN film is laminated at 30 nm, or the SiO 2 film is laminated
  • the 80 nm and SiN films are stacked at 80 nm, the combined capacitance per unit area is about 2.9 ⁇ 10 ⁇ 8 F / cm 2 .
  • the thin film transistor 200 is configured.
  • the thin film transistor 200 configured as described above is used in a liquid crystal display device or an organic EL display device.
  • An example in which the thin film transistor 200 is applied to the organic EL display device is the same as that in FIG.
  • the method for manufacturing the thin film transistor 200 is the same as that described in Embodiment Mode 1 including the gate insulating film 23, and thus the description thereof is omitted.
  • the thin film transistor 200 in the second embodiment is formed as a Poly-Si TFT having a bottom gate structure.
  • the gate insulating film 23 made of a SiO 2 / SiN stack is formed on the gate electrode 11 so that the combined capacitance per unit area is about 2.9 ⁇ 10 ⁇ 8 F / cm 2.
  • the crystalline silicon film 14 is formed on the gate insulating film 23 so as to have a film thickness of 25 nm to 55 nm.
  • the crystalline silicon film 14 is formed as follows. That is, first, the amorphous silicon (a-Si) film 13 is formed on the gate insulating film 23 so as to have a film thickness of 25 nm or more and 55 nm or less. Next, the amorphous silicon film 13 made of an a-Si film is directly irradiated with laser light of a semiconductor laser having an oscillation wavelength of 405 nm, for example. Thereby, the amorphous silicon film 13 is laser annealed (crystallized) to form a crystalline silicon film 14 made of Poly-Si.
  • a-Si amorphous silicon
  • forming the crystalline silicon film 14 by directly irradiating the amorphous silicon film 13 with a laser beam means that the crystalline silicon film 14 is formed by indirectly irradiating the laser beam.
  • there are advantageous effects such as that it is not necessary to add the number of steps and that it is not necessary to add a factor that deteriorates the characteristics of the subsequent device (thin film transistor).
  • the gate insulating film 23 and the amorphous silicon film 13 are formed in the film thickness range described in the embodiment at the time of manufacture.
  • laser annealing crystallization
  • a change in the absorptivity to the a-Si film due to a film thickness variation can be reduced. That is, stable crystallization is possible without being affected by variations in the thickness of the amorphous silicon film 13 and the like that are generated when the film is formed by CVD or the like.
  • variation in characteristics of TFTs using the TFT can be suppressed, and display quality of a display device such as an LCD or an OLED can be improved.
  • the above-described certain allowable range exists in the film thicknesses of the amorphous silicon film 13 made of a-Si and the gate insulating film 23 using the same method as in the first embodiment.
  • This can be understood by calculating the absorptivity to the a-Si film when irradiated with light (laser light) having a wavelength of 405 nm. This will be described below as an example. Note that the description of the same parts as those in the first embodiment is omitted.
  • the SiO 2 film 912 (film thickness variable) calculated on the SiN film, SiO 2 / SiN stacked film SiO 2 film is arranged.
  • the refractive index of SiN with respect to a wavelength of 405 nm is 2.1.
  • FIG. 21 is a diagram showing the result of calculating the light absorptance of the a-Si film 913 at a wavelength of 405 nm when the thickness of the a-Si film 913 and the thickness of the SiO 2 / SiN laminated film are changed.
  • FIG. 22 shows the case where the thickness of the a-Si film 913 and the thickness of the SiO 2 / SiN laminated film are changed between the gate electrode composed of Mo and the SiO 2 / SiN laminated film.
  • FIG. 11 is a diagram illustrating a result of calculating a difference in light absorption rate at a wavelength of 405 nm of a —Si film.
  • FIG. 23A and FIG. 23B are diagrams used in FIG. 21 and FIG. 22, respectively, for calculating a preferable film thickness range of the a-Si film and the SiO 2 / SiN laminated film based on the above two conditions.
  • FIG. 23C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 23A and 23B.
  • FIG. 23A shows the calculation result of the optical absorptance of the a-Si film at a wavelength of 405 nm when the film thickness of the a-Si film and the film thickness of the SiO 2 / SiN laminated film shown in FIG. 21 are changed.
  • FIG. 5 is a diagram of calculating a preferable film thickness range based on the above two conditions.
  • FIG. 23B a-Si in the case where the film is varied and the thickness of the film thickness and SiO 2 / SiN stacked film of, directly above the gate electrode made of Mo and SiO 2 / SiN stack shown in FIG. 22
  • FIG. 6 is a diagram showing a preferable film thickness range based on the above two conditions as a result of calculating a difference in optical absorptance at a wavelength of 405 nm of an a-Si film immediately above the film.
  • this preferable film thickness range (allowable range) can be indicated by a region surrounded by a thick line.
  • this preferable film thickness range (allowable range) can be expressed in a region satisfying the following Expressions 20 to 23 using t (SiO 2 ).
  • Equation 20 it is a region that satisfies Equation 20 when 30 nm ⁇ t (SiO 2 ) ⁇ 35.9 nm.
  • the region satisfies Expression 23 when 109.5 nm ⁇ t (SiO 2 ) ⁇ 120 nm.
  • the film thickness variation of the light absorption rate to the a-Si film is changed. There is little influence and the temperature during crystallization is uniform. That is, even when a SiO 2 / SiN laminated film is used as the gate oxide film, the a-Si film crystallization by light irradiation with a wavelength of 405 nm is similar to the case of the SiO 2 single layer film described in the first embodiment. A suitable film thickness range can be ensured.
  • a more preferable film thickness range is the region F6.
  • this is a region F6 where the film thickness of the SiO 2 / SiN laminated film is 30/144 nm to 110/18 nm and the film thickness range of the a-Si film is 28 nm to 55 nm. This is because in this region F6, the film thickness range of the a-Si film and the SiO 2 / SiN laminated film satisfying the expressions 20 to 23 is maximized, and a sufficient process window can be secured.
  • the laser light is further transmitted through the a-Si layer, and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
  • the SiO 2 film 912 (variable film thickness) in the model structure shown in FIG. 7A was calculated as a SiO 2 / SiN laminated film in which the SiN film and the SiO 2 film are arranged.
  • the refractive index of SiN with respect to 445 nm is set to 1,98.
  • FIG. 24 is a diagram showing the result of calculating the light absorptance of the a-Si film 913 at a wavelength of 445 nm when the thickness of the a-Si film 913 and the thickness of the SiO 2 / SiN laminated film are changed.
  • Figure 25 is, a-Si in the case where the thickness of the film 913 and the film thickness of the SiO 2 / SiN layered film was changed, just above the gate electrode made of Mo and SiO 2 / SiN stacked film directly in the a- It is a figure which shows the result of having calculated the difference of the light absorption factor of wavelength 445nm of Si film
  • FIG. 26A and FIG. 26B are diagrams used in FIG. 24 and FIG. 25, respectively, for calculating a preferable film thickness range of the a-Si film and the SiO 2 / SiN laminated film based on the above two conditions.
  • FIG. 26C is a diagram showing an overlapping portion of the preferable film thickness range shown in FIGS. 26A and 26B.
  • FIG. 26A shows the calculation result of the optical absorptance of the a-Si film at a wavelength of 445 nm when the film thickness of the a-Si film and the film thickness of the SiO 2 / SiN laminated film shown in FIG. 24 are changed.
  • FIG. 5 is a diagram of calculating a preferable film thickness range based on the above two conditions.
  • Figure 26B in the case of changing the thickness of the film thickness and SiO 2 / SiN stacked film of a-Si film as shown in FIG. 25, immediately above the gate electrode made of Mo and SiO 2 / SiN stack
  • FIG. 5 is a diagram showing a preferable film thickness range based on the above two conditions as a result of calculating a difference in light absorption rate at a wavelength of 445 nm of an a-Si film immediately above the film.
  • this preferable film thickness range (allowable range) can be indicated by a region surrounded by a thick line. More specifically, this preferable film thickness range (allowable range) is expressed by the following equations 24 to 28, where the SiO 2 film thickness is t (SiO 2 ) and the a-Si film thickness is t (a-Si). It can be shown in a satisfactory area.
  • the region satisfies Expression 25 when 68.9 nm ⁇ t (SiO 2 ) ⁇ 85 nm.
  • the region satisfies Expression 26 when 85 nm ⁇ t (SiO 2 ) ⁇ 87.5 nm.
  • the region satisfies Expression 27 when 87.5 nm ⁇ t (SiO 2 ) ⁇ 101.6 nm.
  • Equation 28 a region that satisfies Equation 28 when 101.6 nm ⁇ t (SiO 2) ⁇ 120 nm.
  • the variation in the film thickness of the light absorption rate to the a-Si film is changed. There is little influence and the temperature during crystallization is uniform. That is, even when the SiO 2 / SiN laminated film is used as the gate oxide film, the a-Si film crystallization by light irradiation with a wavelength of 445 nm is similar to the case of the SiO 2 single layer film described in the first embodiment. A suitable film thickness range can be ensured.
  • the laser light is further transmitted through the a-Si layer, and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
  • more preferable film thickness ranges are the region F7 and the region F8. Specifically, this is a region F7 where the thickness of the SiO 2 / SiN laminated film is 90/54 nm to 100/36 nm and the thickness of the a-Si film is 40 nm to 55 nm. This is a region F8 in which the thickness of the SiO 2 / SiN laminated film is 70/90 nm to 80/72 nm and the thickness of the a-Si film is 30 nm to 55 nm.
  • the preferable film thickness range becomes narrower at the time of light irradiation at a wavelength of 445 nm than at the time of light irradiation at a wavelength of 405 nm. This is because the optical interference effect becomes remarkable.
  • the wavelength region is studied focusing on the wavelength regions 405 nm and 445 nm where a high-power semiconductor laser is obtained, but is not limited thereto. Since it is easily analogized that the optical interference effect can be further suppressed in the wavelength region of 405 nm or less, for example, a 375 nm ultraviolet semiconductor laser near the lower limit of the visible light region can be applied to the manufacturing method of the present invention. Nor.
  • the application range of the oscillation wavelength examined in detail in the present embodiment has a width of about 405 nm ⁇ 5 nm and 445 nm ⁇ 5 nm.
  • a semiconductor light emitting element more specifically a semiconductor laser
  • a high output LED may be used as an alternative to the semiconductor laser. That is, for example, even when a high-power LED is used, the same effect as that of the present invention described above, that is, the above-described stable crystallization can be realized. Accordingly, not only the semiconductor laser but also, for example, a high-power LED is used as the light source within the scope of the present invention.
  • the present invention can be used for a transistor manufacturing method, a transistor, and a display device.
  • a transistor manufacturing method when a gate electrode is present under a amorphous silicon film via a gate insulating film, the invention is stable. Therefore, it can be used for manufacturing a high-quality liquid crystal panel having uniform TFT characteristics or a display device including an EL panel such as an organic EL panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　本発明のトランジスタの製造方法は、絶縁性基板（１０）上に、ゲート電極（１１）に用いる金属膜を形成する第１の工程と、金属膜を覆うように、ゲート絶縁膜（１２）を形成する第２の工程と、ゲート絶縁膜（１２）上に、２５ｎｍ～５５ｎｍの範囲の膜厚を有する非晶質シリコン膜を形成する第３の工程と、非晶質シリコン膜に、３８０ｎｍ以上４９５ｎｍ以下の範囲の波長を有する光を照射し、非晶質シリコン膜を結晶質シリコン膜（１４）に変化させる第４の工程と、結晶質シリコン膜（１４）上に非晶質シリコン膜を形成し、結晶質シリコン膜（１４）と非晶質シリコンとで構成されるチャネル層を形成する第５の工程と、チャネル層の上方に、ソース・ドレイン電極（１７）に用いる金属膜を形成する第６の工程とを含む。

Description

トランジスタの製造方法、トランジスタ、および、表示装置
　本発明は、トランジスタの製造方法、トランジスタ、および、表示装置に関する。
　例えば、液晶ディスプレイパネル又は有機材料のエレクトロルミネッセンス（ＥＬ：ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｓｅ）を利用した有機ＥＬディスプレイパネルがある。これらディスプレイパネルでは、その画素を駆動するために、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
　ＴＦＴ（薄膜トランジスタ）には、例えば非晶質シリコン（ａ－Ｓｉ：ａｍｏｒｐｈｏｕｓ　ｓｉｌｉｃｏｎ）をチャネル層の材料に用いたａ－Ｓｉ　ＴＦＴ、又は、多結晶シリコン（Ｐｏｌｙ－Ｓｉ：ｐｏｌｙ－ｃｒｙｓｔａｌｌｉｎｅ　ｓｉｌｉｃｏｎ）をチャネル層の材料に用いたＰｏｌｙ－Ｓｉ　ＴＦＴがある。
　ａ－Ｓｉ　ＴＦＴは、大きな面積の基板上に、均一な膜を生産でき、低コストで生産することができる。しかし、ａ－Ｓｉ　ＴＦＴの電界効果移動度（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｍｏｂｉｌｉｔｙ）μは、１（ｃｍ２／Ｖｓ）以下と小さい。ここで、電界効果移動度とは、素子の高速動作に関する指標の一つである。また、ａ－Ｓｉ膜は、構造が不安定であるため、ａ－Ｓｉ　ＴＦＴは、電気的ストレス印加に対する電気特性の時間変動が大きい。一方、Ｐｏｌｙ－Ｓｉ　ＴＦＴは、１（ｃｍ２／Ｖｓ）より大きく６００（ｃｍ２／Ｖ　ｓ）以下の大きな電界効果移動度μを有する。Ｐｏｌｙ－Ｓｉ　ＴＦＴは、高速動作が可能であり、電気特性の安定性にも優れている。しかし、Ｐｏｌｙ－Ｓｉ　ＴＦＴは、低コストで、かつ、大きな面積の基板上に、均一な膜を生産することが困難である。
　また、ＴＦＴには、チャネル層に対してゲート電極が上側（基板と反対側）に形成されているトップゲート構造と、チャネル層に対してゲート電極が下側（基板側）に形成されているボトムゲート構造とが存在する。ボトムゲート構造は、ａ－Ｓｉ　ＴＦＴで主に用いられており、トップゲート構造は、Ｐｏｌｙ－Ｓｉ　ＴＦＴで主に用いられる。なお、大面積の表示装置に用いられる液晶パネルまたは有機ＥＬパネルを構成する薄膜トランジスタの構造としては、ボトムゲート構造が一般的である。
　近年、ａ－Ｓｉ　ＴＦＴおよびｐｏｌｙ－Ｓｉ　ＴＦＴの両方の長所を有するデバイスの研究が行われている。例えば、特許文献１には、生産性に優れたボトムゲート型構造のａ－Ｓｉ　ＴＦＴの製造工程において、レーザ光の照射により、ａ－Ｓｉをｐｏｌｙ－Ｓｉに結晶化する工程を追加することで、ボトムゲート型構造のｐｏｌｙ－ＳｉＴＦＴを形成する技術が開示されている。また、特許文献１では、レーザ光は、例えば、３５０ｎｍ以上で４８０ｎｍ以下の波長であると規定されている。
　ここで、ａ－Ｓｉをｐｏｌｙ－Ｓｉに結晶化する工程（レーザアニール工程）で用いるレーザ光の波長の波長範囲の規定方法について、図２７Ａ～図２７Ｃを用いて説明する。
　図２７Ａは、ｐｏｌｙ－Ｓｉ膜（１００ｎｍ厚）の透過率－波長特性を示す。図２７Ｂは、ガラス基板の透過率－波長特性を示す。図２７Ｃは、ａ－Ｓｉ膜（１００ｎｍ厚）の透過率－波長特性を示す。図２７Ａ～図２７Ｃにおいて、縦軸は透過率Ｔ（％）を示し、横軸は波長λ（ｎｍ）を示す。
　図２７Ａに示すように、４８０ｎｍ以下の波長の範囲で、ｐｏｌｙ－Ｓｉ膜が高い吸収率を有する。図２７Ｂに示すように、３５０ｎｍ以上の波長の範囲で、ガラス基板が比較的低い吸収率を有する。さらに、図２７Ｃに示すように、図２７Ａおよび図２７Ｂから得た３５０ｎｍ以上４８０ｎｍ以下の波長の範囲で、ａ－Ｓｉ膜が高い吸収率を有する。
　したがって、特許文献１では、図２７Ａ～図２７Ｃに基づき、レーザアニール工程を行うレーザ光の波長範囲を３５０ｎｍ以上４８０ｎｍ以下と規定している。
特開２００４－３４２７８５号公報 特開２００７－５５０８号公報
Ｓ．　Ｈｉｇａｓｈｉ　ｅｔ　ａｌ．，　Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，　Ｖｏｌ．４５，　Ｎｏ．５Ｂ，　２００６，　ｐｐ．　４３１３－４３２０，　Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　ｏｆ　Ｓｉ　ｉｎ　Ｍｉｌｌｉｓｅｃｏｎｄ　Ｔｉｍｅ　Ｄｏｍａｉｎ　Ｉｎｄｕｃｅｄ　ｂｙ　Ｔｈｅｒｍａｌ　Ｐｌａｓｍａ　Ｊｅｔ　Ｉｒｒａｄｉａｔｉｏｎ
　しかしながら、上記従来の方法は、ａ－Ｓｉ膜の膜厚が１００ｎｍと比較的厚い場合における光透過率－波長特性から適正な波長範囲を規定しているに過ぎない。つまり、ボトムゲート構造のｐｏｌｙ－Ｓｉ　ＴＦＴに用いられるチャネル層の厚みは通常５５ｎｍ以下であり、この厚みを考慮して上記波長範囲は設定されていない。そのため、この厚みでは、上記波長範囲のレーザ光を照射してレーザアニール工程を行っても安定した結晶化を行えない（結晶性の安定したｐｏｌｙ－Ｓｉ膜を得られない）という課題がある。
　換言すると、ａ－Ｓｉ膜の膜厚が１００ｎｍと比較的厚い場合、ボトムゲート構造において、ａ－Ｓｉ膜に３５０ｎｍ以上４８０ｎｍ以下である紫色から青色の可視光領域の波長を有するレーザ光の照射を行うと、ｐｏｌｙ－Ｓｉ膜に効率的に結晶化できる。これは、３５０ｎｍ以上４８０ｎｍ以下の波長範囲ではａ－Ｓｉ膜の光吸収係数が高いからである。
　しかし、ａ－Ｓｉ膜の膜厚が５５ｎｍ以下と薄い場合、ボトムゲート構造において、ａ－Ｓｉ膜にａ－Ｓｉ膜の光吸収係数が高い上記波長範囲を有するレーザ光を照射しても、一部の光がａ－Ｓｉ膜を透過し、ａ－Ｓｉ結晶化プロセスに影響を及ぼしてしまう。
　つまり、上記波長範囲を有するレーザ光の照射時には、ａ－Ｓｉ膜を透過した光は、その一部のレーザ光がゲート電極に吸収され、一部のレーザ光がａ－Ｓｉ膜に反射して干渉し、残りの一部のみがａ－Ｓｉ膜に吸収されると考えられる。そして、このａ－Ｓｉ膜に吸収されたレーザ光により、ａ－Ｓｉの温度が上昇し、結晶化する（ｐｏｌｙ－Ｓｉになる）。そのため、レーザ光の波長がわずかに違う場合でも（例えば、５０ｎｍ程度）、結晶化の安定性に大きな差異が生ずるすなわち安定した結晶化が行えない。
　具体的には、ａ－Ｓｉ膜の光吸収係数が十分高い紫から青色領域の波長領域のレーザ光を用いた場合、ボトムゲート構造において、ａ－Ｓｉ膜の膜厚が薄い場合には、ａ－Ｓｉ膜とその下層の絶縁膜で光の干渉が起こり、ａ－Ｓｉ膜のレーザ光吸収度が各膜層の膜厚や構成によって影響を受ける。そのため、基板内で各層の膜厚にばらつきが生じた場合、同じエネルギーでレーザ照射を行っても、ａ－Ｓｉ膜のレーザ光吸収度が異なり、その結果、結晶化されたＳｉ膜の結晶性にばらつきを生じさせてしまう。ＴＦＴチャネル領域のＳｉ膜の結晶性は、電解移動度（μ）を含むＴＦＴパラメータに大きな影響を与える。その結果、ディスプレイパネルにおいて、表示ムラなどの不具合が生じてしまう。
　本発明は、上記の問題点を鑑みてなされたもので、紫から青色波長領域の波長のレーザを用いて、結晶性の安定した結晶シリコン膜を形成することができるトランジスタの製造方法、トランジスタ、および、表示装置を提供することを目的とする。
　前記従来の課題を解決するために、本発明の一形態に係るトランジスタの製造方法は、絶縁性の基板上に、ゲート電極に用いる金属膜を形成する第１の工程と、前記金属膜を覆うように、絶縁膜を形成する第２の工程と、前記絶縁膜上に、２５ｎｍ以上５５ｎｍ以下の範囲の膜厚を有する第１の非晶質シリコン膜を形成する第３の工程と、前記第１の非晶質シリコン膜に、４００ｎｍ以上４４５ｎｍ以下の範囲の波長を有する光を直接照射し、前記第１の非晶質シリコン膜を結晶シリコン膜に変化させる第４の工程と、前記結晶シリコン膜上に第２の非晶質シリコン膜を形成し、前記結晶シリコン膜と前記第２の非晶質シリコンとで構成されるチャネル層を形成する第５の工程と、前記チャネル層の上方に、ソース電極およびドレイン電極に用いる金属膜を形成する第６の工程とを含む。
　それにより、紫から青色波長領域の波長のレーザ光を用いて、結晶性の安定した結晶シリコン膜を形成することができるトランジスタの製造方法を実現することができる。
　さらに、結晶シリコン膜の形成を行う際に紫から青色波長領域の波長のレーザ光を用いているので、結晶性の安定した結晶シリコン膜を、エネルギー効率良く形成することができる。
　ここで、前記第４の工程において、前記光は、４０５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜であり、前記絶縁膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とすると、６０ｎｍ≦ｔ１≦１１３ｎｍの場合、－４Ｅ－７×ｔ１４＋０．０００１×ｔ１３－０．０１２８×ｔ１２＋０．５８９２×ｔ１＋１７．０９≦ｔ２≦５５ｎｍを満たし、１１３ｎｍ＜ｔ１≦１４０ｎｍの場合、２５ｎｍ≦ｔ２≦５５ｎｍを満たし、１４０ｎｍ＜ｔ１≦２００ｎｍの場合、－１Ｅ－６×ｔ１４＋０．０００９×ｔ１３－０．０２３０８×ｔ１２＋２７．７２５×ｔ１－１２１７．７≦ｔ２≦５５ｎｍを満たす。
　また、前記第４の工程において、前記光は、４４５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜であり、前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とすると、６０ｎｍ≦ｔ１≦１１０ｎｍの場合、１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０５１３×ｔ１２－２．７５５６×ｔ１＋８６．８３８≦ｔ２≦１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０４６３×ｔ１２－２．７６２８×ｔ１＋９８．８、又は、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、１１０ｎｍ＜ｔ１≦１２４．１ｎｍの場合、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、１２４．１ｎｍ＜ｔ１≦１３０ｎｍの場合、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、－０．０１２７×ｔ１４＋６．４９７３×ｔ１３－１２４７．９×ｔ１２＋１０６５２４×ｔ１－３Ｅ＋０６≦ｔ２≦５５ｎｍを満たし、１３０ｎｍ＜ｔ１≦１４０ｎｍの場合、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、１４０ｎｍ＜ｔ１＜１６０ｎｍの場合、－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、１６０ｎｍ≦ｔ１≦１７０ｎｍの場合、１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦５５ｎｍを満たし、１７０ｎｍ＜ｔ１≦２００ｎｍの場合、１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦１Ｅ－５×ｔ１４－０．０１０３×ｔ１３＋２．９７０１×ｔ１２－３８０．７８×ｔ１＋１８３９４、又は、－２Ｅ－０５×ｔ１４＋０．０１７８×ｔ１３－４．９９２５×ｔ１２＋６２３．３３×ｔ１－２９１１８≦ｔ２≦５５ｎｍを満たすとしてもよい。
　また、前記第４の工程において、前記光は、４０５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、ｔ３＝－１．８ｔ１＋２１６を満たし、かつ、３０ｎｍ≦ｔ１≦３５．９ｎｍの場合、２５ｎｍ≦ｔ２≦５５ｎｍを満たし、３５．９ｎｍ＜ｔ１≦７５ｎｍの場合、２Ｅ－７×ｔ１５－７Ｅ－５×ｔ１４＋０．００８８×ｔ１３－０．５１９３×ｔ１２＋１５．２５５×ｔ１－１５２．１≦ｔ２≦５５ｎｍを満たし、７５ｎｍ＜ｔ１≦１０９．５ｎｍの場合、－９Ｅ－６×ｔ１４＋０．００３１×ｔ１３－０．３９３８×ｔ１２＋２２．４１７×ｔ１－４５０．２６≦ｔ２≦５５ｎｍを満たし、１０９．５ｎｍ＜ｔ１≦１２０ｎｍの場合、２５ｎｍ≦ｔ２≦５５ｎｍを満たすとしてもよい。
　また、前記第４の工程において、前記光は、４４５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、ｔ３＝－１．８ｔ１＋２１６を満たし、かつ、３０ｎｍ≦ｔ１≦６８．９ｎｍの場合、－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１Ｅ－５×ｔ１４＋０．００２９×ｔ１３－０．２２６６×ｔ１２＋７．４９２８×ｔ１－５８．２９７、又は、－２Ｅ－０５×ｔ１４＋０．００３×ｔ１３－０．２２５９×ｔ１２＋７．８１１６×ｔ１－５９．４６４≦ｔ２≦５５ｎｍを満たし、６８．９ｎｍ＜ｔ１≦８５ｎｍの場合、－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦５５ｎｍを満たし、８５ｎｍ＜ｔ１≦８７．５ｎｍの場合、－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１．１８５６×ｔ１＋１３６．２３、又は、－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、８７．５ｎｍ＜ｔ１≦１０１．６ｎｍの場合、－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、１０１．６ｎｍ＜ｔ１≦１２０ｎｍの場合、－０．０００５×ｔ１４＋０．２２７９×ｔ１３－３７．１６×ｔ１２＋２６８５．５×ｔ１－７２５３７≦ｔ２≦０．０００７×ｔ１４－０．３２１４×ｔ１３＋５３．０１８×ｔ１２－３８８３．９×ｔ１＋１０６６１３、又は、－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たすとしてもよい。
　ＣＶＤ法等によりａ－Ｓｉ膜や絶縁膜を堆積する際、通常、膜厚ばらつきは基板上で±１０％程度生じてしまう。加えて下地金属パターンの有無で、ａ－Ｓｉ膜直下の多層膜構成による光干渉効果に差が生じ、レーザ強度が一定であったとしても基板面内のａ－Ｓｉ膜の光吸収度は変動してしまう。しかし、上記のように規定した半導体発光素子の発振波長を用い、ａ－Ｓｉ膜等の膜厚を規定した範囲で製膜を行うと、膜厚変動の影響を抑えて、安定したａ－Ｓｉ膜結晶化を行うことができる。
　また、従来の課題を解決するために、本発明の一形態に係るトランジスタは、ボトムゲート型のトランジスタであって、上記の製造方法で形成される。
　また、従来の課題を解決するために、本発明の一形態に係る表示装置は、液晶パネルまたは有機ＥＬパネルを含む表示装置であって、上記記載の製造方法で形成されるトランジスタを備え、前記トランジスタは、前記液晶パネルまたは有機ＥＬパネルを駆動させるとしてもよい。
　また、前記従来の課題を解決するために、本発明の一形態に係るトランジスタの製造方法は、絶縁性の基板上に形成された金属膜を準備する第１の工程と、前記金属膜上に、絶縁膜を形成する第２の工程と、前記絶縁膜上に、２５ｎｍ以上５５ｎｍ以下の範囲の膜厚を有する非晶質シリコン膜を形成する第３の工程と、前記非晶質シリコン膜に、紫から青色領域の波長を有する光を直接照射することにより、前記非晶質シリコン膜を結晶シリコン膜に変化させる第４の工程とを含む。
　ここで、前記第４の工程において、前記光は、４０５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜であり、前記絶縁膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とすると、６０ｎｍ≦ｔ１≦１１３ｎｍの場合、－４Ｅ－７×ｔ１４＋０．０００１×ｔ１３－０．０１２８×ｔ１２＋０．５８９２×ｔ１＋１７．０９≦ｔ２≦５５ｎｍを満たし、１１３ｎｍ＜ｔ１≦１４０ｎｍの場合、２５ｎｍ≦ｔ２≦５５ｎｍを満たし、－１Ｅ－６×ｔ１４＋０．０００９×ｔ１３－０．０２３０８×ｔ１２＋２７．７２５×ｔ１－１２１７．７≦ｔ２≦５５ｎｍを満たす。
　また、前記第４の工程において、前記光は、４４５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜であり、前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とすると、６０ｎｍ≦ｔ１≦１１０ｎｍの場合、１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０５１３×ｔ１２－２．７５５６×ｔ１＋８６．８３８≦ｔ２≦１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０４６３×ｔ１２－２．７６２８×ｔ１＋９８．８、又は、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、１１０ｎｍ＜ｔ１≦１２４．１ｎｍの場合、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、１２４．１ｎｍ＜ｔ１≦１３０ｎｍの場合、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、－０．０１２７×ｔ１４＋６．４９７３×ｔ１３－１２４７．９×ｔ１２＋１０６５２４×ｔ１－３Ｅ＋０６≦ｔ２≦５５ｎｍを満たし、１３０ｎｍ＜ｔ１≦１４０ｎｍの場合、－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、１４０ｎｍ＜ｔ１＜１６０ｎｍの場合、－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、１６０ｎｍ≦ｔ１≦１７０ｎｍの場合、１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦５５ｎｍを満たし、１７０ｎｍ＜ｔ１≦２００ｎｍの場合、１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦１Ｅ－５×ｔ１４－０．０１０３×ｔ１３＋２．９７０１×ｔ１２－３８０．７８×ｔ１＋１８３９４、又は、－２Ｅ－０５×ｔ１４＋０．０１７８×ｔ１３－４．９９２５×ｔ１２＋６２３．３３×ｔ１－２９１１８≦ｔ２≦５５ｎｍを満たすとしてもよい。
　また、前記第４の工程において、前記光は、４０５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、ｔ３＝－１．８ｔ１＋２１６を満たし、かつ、３０ｎｍ≦ｔ１≦３５．９ｎｍの場合、２５ｎｍ≦ｔ２≦５５ｎｍを満たし、３５．９ｎｍ＜ｔ１≦７５ｎｍの場合、２Ｅ－７×ｔ１５－７Ｅ－５×ｔ１４＋０．００８８×ｔ１３－０．５１９３×ｔ１２＋１５．２５５×ｔ１－１５２．１≦ｔ２≦５５ｎｍを満たし、７５ｎｍ＜ｔ１≦１０９．５ｎｍの場合、－９Ｅ－６×ｔ１４＋０．００３１×ｔ１３－０．３９３８×ｔ１２＋２２．４１７×ｔ１－４５０．２６≦ｔ２≦５５ｎｍを満たし、１０９．５ｎｍ＜ｔ１≦１２０ｎｍの場合、２５ｎｍ≦ｔ２≦５５ｎｍを満たすとしてもよい。
　また、前記第４の工程において、前記光は、４４５ｎｍの波長を有し、前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、ｔ３＝－１．８ｔ１＋２１６を満たし、かつ、３０ｎｍ≦ｔ１≦６８．９ｎｍの場合、－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１Ｅ－５×ｔ１４＋０．００２９×ｔ１３－０．２２６６×ｔ１２＋７．４９２８×ｔ１－５８．２９７、又は、－２Ｅ－０５×ｔ１４＋０．００３×ｔ１３－０．２２５９×ｔ１２＋７．８１１６×ｔ１－５９．４６４≦ｔ２≦５５ｎｍを満たし、６８．９ｎｍ＜ｔ１≦８５ｎｍの場合、－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦５５ｎｍを満たし、８５ｎｍ＜ｔ１≦８７．５ｎｍの場合、－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１．１８５６×ｔ１＋１３６．２３、又は、－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、８７．５ｎｍ＜ｔ１≦１０１．６ｎｍの場合、－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、１０１．６ｎｍ＜ｔ１≦１２０ｎｍの場合、－０．０００５×ｔ１４＋０．２２７９×ｔ１３－３７．１６×ｔ１２＋２６８５．５×ｔ１－７２５３７≦ｔ２≦０．０００７×ｔ１４－０．３２１４×ｔ１３＋５３．０１８×ｔ１２－３８８３．９×ｔ１＋１０６６１３、又は、－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たすとしてもよい。
　本発明によれば、紫から青色波長領域の波長のレーザを用いて、結晶性の安定した結晶シリコン膜を形成することができるトランジスタの製造方法、トランジスタ、および、表示装置を実現することができる。
図１は、本発明の実施の形態１における薄膜トランジスタの構造を示す断面図である。 図２は、本発明の実施の形態１における有機ＥＬ表示装置の等価回路を示す図である。 図３は、本発明の実施の形態１における薄膜トランジスタの製造工程を示すフローチャートである。 図４Ａは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図４Ｂは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図４Ｃは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図４Ｄは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図４Ｅは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図４Ｆは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図４Ｇは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図４Ｈは、本発明の実施の形態１における薄膜トランジスタの製造工程を説明するための断面模式図である。 図５は、図３のＳ４におけるレーザ結晶化工程を模式的に示す図である。 図６Ａは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図６Ｂは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図６Ｃは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図６Ｄは、振幅透過率および振幅透過率の計算方法を説明するための図である。 図７Ａは、本実施例での計算に用いたパラメータを示す図である。 図７Ｂは、本実施例での計算に用いたモデル構造およびそのパラメータを示す図である。 図８は、ａ－Ｓｉ膜の膜厚が５０ｎｍ、かつ、ＳｉＯ２膜厚を変化させた場合における、Ｍｏで構成したゲート電極上のａ－Ｓｉ膜の波長４０５ｎｍの光に対する反射率、透過率および吸収率を計算した結果を示す図である。 図９は、ａ－Ｓｉ膜の膜厚とＳｉＯ２膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜の波長４０５ｎｍの光吸収率を計算した結果を示す図である。 図１０は、ａ－Ｓｉ膜の膜厚とＳｉＯ２膜の膜厚とを変化させた場合における、Ｍｏゲート電極直上でのａ－Ｓｉ膜とＳｉＯ２膜直上（ゲート電極外の領域）でのａ－Ｓｉ膜との波長４０５ｎｍの光吸収率の差を計算した結果を示す図である。 図１１Ａは、レーザ照射によるａ－Ｓｉ膜の最高到達温度分布を求める際の熱シミュレーションに用いたモデルを示す図である。 図１１Ｂは、レーザ照射によるａ－Ｓｉ膜の最高到達温度分布を求める際の熱シミュレーションに用いたレーザ光のビーム形状を示す図である。 図１１Ｃは、レーザ照射によるａ－Ｓｉ膜の最高到達温度分布を求める際の熱シミュレーションに用いたシミュレーション条件を示す図である。 図１２は、波長４０５ｎｍのレーザ光を照射したときのａ－Ｓｉ膜の最高到達温度分布のシミュレーション結果を示す図である。 図１３Ａは、ａ－Ｓｉ膜とＳｉＯ２膜の好適な膜厚範囲を算出するために用いた図である。 図１３Ｂは、ａ－Ｓｉ膜とＳｉＯ２膜の好適な膜厚範囲を算出するために用いた図である。 図１３Ｃは、図１３Ａと図１３Ｂに示す好適な膜厚範囲の重複部分を示す図である。 図１４は、ａ－Ｓｉ膜の膜厚が５０ｎｍ、かつ、ＳｉＯ２膜の膜厚を変化させた場合におけ、Ｍｏで構成したゲート電極上でのａ－Ｓｉ膜の波長４４５ｎｍの光に対する反射率、透過率および吸収率を計算した結果を示す図である。 図１５は、ａ－Ｓｉ膜の膜厚とＳｉＯ２膜の膜厚を変化させた場合におけるａ－Ｓｉ膜の波長４４５ｎｍの光に対する吸収率の計算した結果を示す図である。 図１６は、ａ－Ｓｉ膜の膜厚とＳｉＯ２膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上でのａ－Ｓｉ膜とＳｉＯ２膜直上でのａ－Ｓｉ膜との波長４４５ｎｍの光に対する吸収率の差を計算した結果を示す図である。 図１７は、波長４４５ｎｍのレーザ光を照射したときのａ－Ｓｉ膜の最高到達温度分布のシミュレーション結果を示す図である。 図１８Ａは、図１５において、上記２条件に基づき、ａ－Ｓｉ膜およびＳｉＯ２膜の好適な膜厚範囲を算出するために用いた図である。 図１８Ｂは、図１６において、上記２条件に基づき、ａ－Ｓｉ膜およびＳｉＯ２膜の好適な膜厚範囲を算出するために用いた図である。 図１８Ｃは、図１８Ａおよび図１８Ｂに示す好適な膜厚範囲の重複部分を示す図である。 図１９Ａは、本発明の実施の形態１における製造方法にて形成した薄膜トランジスタのゲート電圧－ドレイン電流特性を示す図である。 図１９Ｂは、本発明の実施の形態１における製造方法にて形成した薄膜トランジスタの電気特性パラメータを示す図である。 図２０は、本発明の実施の形態２における薄膜トランジスタの構造を示す断面図である。 図２１は、ａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜の波長４０５ｎｍの光吸収率を計算した結果を示す図である。 図２２は、ａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上とＳｉＯ２／ＳｉＮ積層膜直上とでのａ－Ｓｉ膜の波長４０５ｎｍの光吸収率の差を計算した結果を示す図である。 図２３Ａは、図２１において、上記２条件に基づき、ａ－Ｓｉ膜およびＳｉＯ２／ＳｉＮ積層膜の好適な膜厚範囲を算出するために用いた図である。 図２３Ｂは、図２２において、上記２条件に基づき、ａ－Ｓｉ膜およびＳｉＯ２／ＳｉＮ積層膜の好適な膜厚範囲を算出するために用いた図である。 図２３Ｃは、図２３Ａおよび図２３Ｂに示す好適な膜厚範囲の重複部分を示す図である。 図２４は、ａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜の波長４４５ｎｍの光吸収率を計算した結果を示す図である。 図２５は、ａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上とＳｉＯ２／ＳｉＮ積層膜直上でのａ－Ｓｉ膜の波長４４５ｎｍの光吸収率の差を計算した結果を示す図である。 図２６Ａは、図２４に示すａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜の波長４４５ｎｍの光吸収率の計算結果に、上記２条件に基づく好適な膜厚範囲を算出した図である。 図２６Ｂは、図２５に示すａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上とＳｉＯ２／ＳｉＮ積層膜直上でのａ－Ｓｉ膜の波長４４５ｎｍの光吸収率の差を計算した結果に、上記２条件に基づく好適な膜厚範囲を算出した図である。 図２６Ｃは、図２６Ａおよび図２６Ｂに示す好適な膜厚範囲の重複部分を示す図である。 図２７Ａは、ｐｏｌｙ－Ｓｉ膜（１００ｎｍ厚）の透過率－波長特性を示す図である。 図２７Ｂは、ガラス基板の透過率－波長特性を示す図である。 図２７Ｃは、ａ－Ｓｉ膜（１００ｎｍ厚）の透過率－波長特性を示す図である。
　以下、本発明の実施の形態について、図面を参照しながら説明する。
　（実施の形態１）
　図１は、実施の形態１における薄膜トランジスタ１００の構造を示す断面図である。
　（薄膜トランジスタ１００の構成）
　図１に示す薄膜トランジスタ１００は、ボトムゲート構造の薄膜トランジスタである。薄膜トランジスタ１００は、絶縁性基板１０と、絶縁性基板１０上に形成されているゲート電極１１と、ゲート電極１１を覆うように形成されているゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されている結晶質シリコン膜１４と、結晶質シリコン膜１４上に形成されている非晶質シリコン膜１５と、ゲート絶縁膜１２と結晶質シリコン膜１４と非晶質シリコン膜１５上に形成されているｎ＋シリコン膜１６と、ｎ＋シリコン膜上に形成されているソース・ドレイン電極１７とを備える。
　絶縁性基板１０は、例えば透明なガラスまたは石英から構成されている。
　ゲート電極１１は、絶縁性基板１０上に形成される。ゲート電極１１は、典型的には、Ｍｏ（モリブデン）、Ｔａ（タンタル）またはチタン（Ｔｉ）等の高融点金属から構成される。ここで、ゲート電極１１は、例えば高融点金属であるＭｏまたはＭｏＷ（Ｍｏおよび他の金属の合金）で形成されるのが好ましい。なお、ゲート電極１１は、ＭｏＷ、ＴｉＷ、ＴａＣ、ＴｉＮなど、高融点金属と他の金属との合金で形成されていてもよい。また、ゲート電極１１は、Ａｌ、ＣｕまたはＷのうちのいずれかで形成されていてもよい。また、ゲート電極１１は、Ａｌ合金またはＣｕ合金などで形成されていてもよい。
　ゲート絶縁膜１２は、ゲート電極１１を覆うように形成される。ゲート絶縁膜１２は、典型的には酸化珪素（ＳｉＯ２）から構成される。なお、ゲート絶縁膜１２は、シリコン酸化膜（ＳｉＯｘ）とシリコン窒化膜（ＳｉＮｘ）とを積層した膜でも良い。
　また、ゲート絶縁膜１２は、好ましくは６０ｎｍ以上２００ｎｍ以下の膜厚を有する。これは、ゲート絶縁膜１２が６０ｎｍ未満の膜厚を有する場合、初期耐圧不良やリーク電流増大により素子信頼性が低くなる懸念があるからである。また、ゲート絶縁膜１２が２００ｎｍより大きい膜厚を有する場合、ＴＦＴチャネル部にゲート電界が十分に印加されず、電流駆動力不足や電流立ち上がり特性の劣化を引き起こす可能性があるからである。
　結晶質シリコン膜１４は、ゲート絶縁膜１２上に形成される。結晶質シリコン膜１４は、多結晶のシリコン（Ｐｏｌｙ－Ｓｉ）から構成される。結晶質シリコン膜１４は、好ましくは２５ｎｍ～５５ｎｍの膜厚を有する。
　なお、この結晶質シリコン膜１４は、次のように形成される。まず、ゲート絶縁膜１２上にａ－Ｓｉからなる非晶質シリコン膜１３（不図示）を、好ましくは２５ｎｍ～５５ｎｍの膜厚で形成する。次いで、形成した非晶質シリコン膜１３に対して、レーザ光を照射することにより、非晶質シリコン膜１３を多結晶質化することで、結晶質シリコン膜１４を形成する。
　ここで、「多結晶」とは、多数の微小な結晶から構成されていることを示す。つまり、以下、多結晶は、５０ｎｍ以上の結晶を含む狭義の意味での多結晶ではなく、５０ｎｍ以下の結晶を含んだ広義の意味での多結晶として記載する。
　また、レーザ照射に用いられるレーザ光は、紫色から青色の光領域の波長を有する。ここで、「紫色から青色の光領域」とは、３８０ｎｍ以上４９５ｎｍ以下の範囲の波長を意味する。なお、レーザ照射には、好ましくは発振波長４０５ｎｍの青紫色半導体レーザのレーザ光、または、発振波長４４５ｎｍの青色半導体レーザのレーザ光を用いる。ここで、半導体レーザの発振には製造ばらつきがあり、発振波長４０５ｎｍは、概ね±５ｎｍ程度の幅を有する。したがって、発振波長４０５ｎｍの青紫色半導体レーザのレーザ光とは、４００ｎｍ以上４１０ｎｍ以下の波長範囲のレーザ光を意味する。また、発振波長４４５ｎｍの青色半導体レーザとは、４４０ｎｍ以上４５０ｎｍ以下の波長範囲のレーザ光を意味する。
　また、非晶質シリコン膜１３は、好ましくは２５ｎｍ～５５ｎｍの膜厚で非晶質のシリコン（ａ－Ｓｉ）から構成される理由について説明する。
　すなわち、ａ－Ｓｉ膜は、成膜できる膜厚の最小値付近が２５ｎｍである。また、一般的に、ボトムゲート構造の結晶化シリコン膜の膜厚が約５５ｎｍ以下（～５５ｎｍ）であることから、上限を５５ｎｍとしている。つまり、ａ－Ｓｉ膜の膜厚が約５５ｎｍより大きいの場合、オフ電流増大、電流立ち上がり特性劣化など、良好なＴＦＴ性能が得られ難くなってしまうからである。また、ａ－Ｓｉ膜が２５ｎｍより小さい場合、前述したように、プロセスバラツキにより安定的に大面積基板上に形成困難である点と、結晶化させ難くなってしまう可能性があるからである。
　非晶質シリコン膜１５は、結晶質シリコン膜１４上に形成されている。これにより、薄膜トランジスタ１００は、結晶質シリコン膜１４に非晶質シリコン膜１５が積層された構造のチャネル層を有する。つまり、実施の形態１においては、電流が流れる半導体の役割を果たす「チャネル層」は、結晶質シリコン膜１４と非晶質シリコン膜１５との積層膜を意味する。
　ｎ＋シリコン膜１６は、ゲート絶縁膜１２上に形成される。また、ｎ＋シリコン膜１６は、非晶質シリコン膜１５の側面と結晶質シリコン膜１４の側面とを覆うように形成されている。
　ソース・ドレイン電極１７は、互いに離間して形成されるソース電極およびドレイン電極である。ソース電極からドレイン電極には、チャネル層を介して電流が流れる。
　実施の形態１においては、ソース・ドレイン電極１７は、ｎ＋シリコン膜１６上に形成される。ソース・ドレイン電極１７は、例えば、モリブデン（Ｍｏ）、ＭｏＷ等のＭｏを含む合金、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、Ａｌを含む合金、銅（Ｃｕ）、Ｃｕを含む合金、銀（Ａｇ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）等の金属膜から構成される。
　以上のように構成された薄膜トランジスタ１００は、液晶表示装置又は有機ＥＬ表示装置に用いられる。以下、有機ＥＬ表示装置に薄膜トランジスタ１００を適用した例を説明する。
　図２は、実施の形態１の有機ＥＬ表示装置１０００の等価回路を示す図である。
　（有機ＥＬ表示装置１０００の構成）
　図２に示す有機ＥＬ表示装置１０００は、スイッチングトランジスタ１と、駆動トランジスタ２と、データ線３と、走査線４と、電流供給線５と、キャパシタンス６と、有機ＥＬ素子７とを備える。
　スイッチングトランジスタ１は、データ線３と走査線４とキャパシタンス６とに接続されている。
　駆動トランジスタ２は、例えば図１に示す薄膜トランジスタ１００に相当し、電流供給線５とキャパシタンス６と有機ＥＬ素子７とに接続されている。
　データ線３は、有機ＥＬ素子７の画素の明暗を決めるデータ（電圧値の大小）が、有機ＥＬ素子７の画素に伝達される配線である。
　走査線４は、有機ＥＬ素子７の画素のスイッチ（ＯＮ／ＯＦＦ）を決めるデータが有機ＥＬ素子７の画素に伝達される配線である。
　電流供給線５は、駆動トランジスタ２に大きな電流を供給するための配線である。
　キャパシタンス６は、電圧値（電荷）を一定時間保持する。
　以上のように、有機ＥＬ表示装置１０００は構成されている。
　（製造方法）
　次に、上述した薄膜トランジスタ１００の製造方法について説明する。
　図３は、実施の形態１に係る薄膜トランジスタ１００の製造工程を示すフローチャートである。この薄膜トランジスタ１００は同時に複数製造されるが、以下では、説明を簡単にするため、１つの薄膜トランジスタを製造する方法として説明する。図４Ａ～図４Ｈは、実施の形態１に係る薄膜トランジスタ１００の製造工程を説明するための断面模式図である。図５は、図３のＳ４におけるレーザアニールを模式的に示す図である。
　（Ｓ１）
　まず、ゲート電極１１を形成し、パターニングを行う（Ｓ１）。具体的には、まず、絶縁性基板１０を準備する。絶縁性基板１０上に、絶縁性基板１０を覆うように、スパッタ法によりゲート電極１１を構成する金属を堆積する。堆積した金属をフォトリソグラフィーおよびエッチングすることより、ゲート電極１１を形成する（図４Ａ）。すなわちフォトリソグラフィーおよびエッチングを用いて、堆積した金属のうちゲート電極１１を形成する部分以外を除去することで、ゲート電極１１を形成する。
　ここで、ゲート電極１１は、Ｍｏ（モリブデン）、Ｔａ（タンタル）、チタン（Ｔｉ）、Ａｌ（アルミニウム）、Ｃｕ（銅）またはＷ（タングステン）で形成される。ゲート電極１１は、例えば高融点金属であるＭｏまたはＭｏＷ（Ｍｏおよび他の金属の合金）で形成されるのが好ましい。なお、ゲート電極１１は、ＭｏＷ等のＭｏを含む合金、ＴａＣ等のＴａを含む合金、ＴｉＷおよびＴｉＮ等のＴｉを含む合金、Ａｌ合金、またはＣｕ合金などから構成されるとしてもよい。
　次に、絶縁性基板１０およびゲート電極１１上にゲート絶縁膜１２を形成（成膜）する（Ｓ２）。具体的には、プラズマＣＶＤ法により、絶縁性基板１０とゲート電極１１とを覆うように、ゲート絶縁膜１２を成膜する（図４Ｂ）。ここで、ゲート絶縁膜１２は、例えば、シリコン酸化膜（ＳｉＯ２）から構成されている。ゲート絶縁膜１２は、好ましくは、６０ｎｍ以上２００ｎｍ以下の膜厚を有するよう成膜される。
　次に、ゲート絶縁膜１２上に非晶質シリコン膜１３を形成（成膜）する（Ｓ３）。具体的には、プラズマＣＶＤ法により、成膜したゲート絶縁膜１２上に非晶質シリコン膜１３を連続的に成膜する（図４Ｃ）。このように成膜することにより、ゲート絶縁膜１２表面の空気暴露、不純物汚染を抑制することができ、良好なゲート絶縁膜／非晶質シリコン膜界面を形成することができる。ここで、非晶質シリコン膜１３は、好ましくは、２５ｎｍ～５５ｎｍ以下の範囲の膜厚を有するようゲート絶縁膜１２上に成膜される。
　次に、レーザアニール法により、非晶質シリコン膜１３を結晶化し、結晶質シリコン膜１４にする（Ｓ４）。具体的には、成膜された非晶質シリコン膜１３に対して脱水素処理をする。その後、非晶質シリコン膜１３をレーザアニール法により、非結晶を多結晶にすることにより結晶質シリコン膜１４を形成する（図４Ｄ）。
　ここで、このレーザアニール法において、紫から青色の光領域の波長のレーザ光を照射する。紫から青色の光領域の波長とは、約３８０ｎｍ以上４９５ｎｍ以下の範囲の波長を意味する。なお、レーザ照射には、好ましくは発振波長４０５ｎｍの青紫色半導体レーザのレーザ光、または４４５ｎｍ発振波長の青色半導体レーザのレーザ光を用いる。
　Ｓ４の工程（図４Ｃから図４Ｄ）では、図５に示すように、線状に集光された例えば４０５ｎｍの波長のレーザ光が、非晶質シリコン膜１３に直接照射されることで結晶質シリコン膜１４が形成される。ここで、直接照射とは、非晶質シリコン膜１３とレーザ光との間に空気以外を介さずに照射するという意味である。もちろん、非晶質シリコン膜１３とレーザ光との間に、例えば光吸収層を介する場合は含まれない。
　また、線状に集光されたレーザ光を、非晶質シリコン膜１３に直接照射される方法には、２つの方法がある。１つは線状に集光されたレーザ光の照射位置を固定し、非晶質シリコン膜１３が形成された絶縁性基板１０がステージに載せられステージが移動する方法である。もう１つは、ステージは固定されており、レーザ光の照射位置が移動する方法である。何れの方法場合においても、レーザ光が非晶質シリコン膜１３に対して相対的に移動しながら照射されればよい。
　図５では、非晶質シリコン膜１３に直接照射する方法として、線状に集光されたレーザ光の照射位置が固定され、かつ、ステージが移動する方法が示されている。具体的には、まず、非晶質シリコン膜１３が形成された絶縁性基板１０をステージ上に載せる。次いで、ステージを移動させることにより、波長４０５ｎｍのレーザ光が、非晶質シリコン膜１３に直接照射する。波長４０５ｎｍのレーザ光を直接照射された非晶質シリコン膜１３は、波長４０５ｎｍのレーザ光のエネルギーを吸収することで、温度上昇する。そして、非晶質シリコン膜１３は、温度の上昇により加熱融解し、再結晶化することで、結晶質シリコン膜１４になる。
　次に、結晶質シリコン膜１４上に、２層目の非晶質シリコン膜１５を形成（成膜）する（Ｓ５）。具体的には、プラズマＣＶＤ法により、結晶質シリコン膜１４上に、２層目の非晶質シリコン膜１５を成膜する（図４Ｅ）。
　次に、薄膜トランジスタ１００のチャネル領域のシリコン膜層（結晶質シリコン膜１４および非晶質シリコン膜１５の層）をパターニングする（Ｓ６）。具体的には、薄膜トランジスタ１００のチャネル領域が残るようにシリコン膜層をパターニングし、除去すべき非晶質シリコン膜１５と結晶質シリコン膜１４とをエッチングにより除去する（図４Ｆ）。それにより、薄膜トランジスタ１００において所望のチャネル層を形成することができる。
　次に、ｎ＋シリコン膜１６とソース・ドレイン電極１７とを形成（成膜）する（Ｓ７）。具体的には、プラズマＣＶＤ法により、非晶質シリコン膜１５と結晶質シリコン膜１４の側面とゲート絶縁膜１２とを覆うようにｎ＋シリコン膜１６を成膜する（図４Ｇ）。そして、成膜したｎ＋シリコン膜１６上に、スパッタ法によりソース・ドレイン電極１７となる金属が堆積される（図４Ｇ）。
　次に、ソース・ドレイン電極１７のパターニングを行う（Ｓ８）。そして、ｎ＋シリコン膜１６をエッチングする。ここで、２層目の非晶質シリコン膜１５は一部エッチングされる。具体的には、ソース・ドレイン電極１７をフォトリソグラフィーおよびエッチングにより形成する（図４Ｈ）。また、ｎ＋シリコン膜１６をエッチングし、薄膜トランジスタ１００のチャネル領域の非晶質シリコン膜１５を一部エッチングする。つまり、非晶質シリコン膜１５は、薄膜トランジスタ１００のチャネル領域の非晶質シリコン膜１５を一部残すようにチャネルエッチングされる。
　このようにして、薄膜トランジスタ１００は製造される。
　以上のように、本実施の形態における薄膜トランジスタ１００は、ボトムゲート構造を有するＰｏｌｙ－Ｓｉ　ＴＦＴとして形成される。この薄膜トランジスタ１００の製造時には、ゲート電極１１上に６０ｎｍ以上２００ｎｍ以下の膜厚となるようにＳｉＯ２からなるゲート絶縁膜１２が形成される。ゲート絶縁膜１２上には、２５ｎｍ～５５ｎｍの膜厚となるように結晶質シリコン膜１４が形成される。
　本実施の形態では、この結晶質シリコン膜１４は以下のように形成される。すなわち、まず、ゲート絶縁膜１２上に、２５ｎｍ～５５ｎｍの膜厚となるように非晶質シリコン（ａ－Ｓｉ）膜１３が形成される。次に、ａ－Ｓｉ膜からなる非晶質シリコン膜１３は、例えば発振波長４０５ｎｍの半導体レーザのレーザ光が直接照射される。それにより、非晶質シリコン膜１３をレーザアニール（結晶化）し、Ｐｏｌｙ－Ｓｉからなる結晶質シリコン膜１４を形成する。
　非晶質シリコン膜１３に、レーザ光を直接照射することで結晶質シリコン膜１４を形成することは、レーザ光を間接照射して結晶質シリコン膜１４を形成するのに比べると、工程数を追加しなくて良い点、その後のデバイス（薄膜トランジスタ）に対して特性を劣化される要因を追加しなくて良い点等の有利な効果がある。例えば特許文献２では、半導体レーザのレーザ光を、光－熱変換膜を介して間接的に照射する技術が開示されている。このようにレーザ光を間接照射して結晶質シリコン膜１４を形成する場合には、光－熱変換膜を形成する工程および光－熱変換膜を除去する工程など工程数が煩雑になる。また、光－熱変換膜を除去する工程時に残渣が発生すると薄膜トランジスタの電気特性に悪影響を与える要因となる。
　このような理由から、レーザ光を直接照射し結晶質シリコン膜１４を形成することは、本実施の形態において、必須の条件である。
　また、本実施の形態における薄膜トランジスタ１００は、製造時には、上述の膜厚範囲で、ゲート絶縁膜１２と非晶質シリコン膜１３とが形成される。それにより、例えば発振波長４０５ｎｍの半導体レーザを用いて非晶質シリコン膜１３がレーザアニール（結晶化）される場合に、膜厚変動によるａ－Ｓｉ膜への吸収率の変化を小さくすることができる。すなわち、ＣＶＤ等で成膜された際に生じる非晶質シリコン膜１３の膜厚ばらつきの影響を受けず、安定した結晶化が可能となる。
　さらに、これを使用したＴＦＴの特性のばらつきを抑え、液晶表示装置（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ：ＬＣＤ）や有機ＥＬ表示装置（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ：ＯＬＥＤ）など表示装置の表示品位を向上させることができる。
　これは、ａ－Ｓｉからなる非晶質シリコン膜１３およびゲート絶縁膜１２の膜厚が、デバイス特性すなわち結晶質シリコン膜１４の結晶性を決める重要なパラメータであり、応用製品である表示装置が正常な表示を実現できる結晶質シリコン膜１４を形成する上で、一定の許容範囲（膜厚範囲）を持っているからである。
　そのため、非晶質シリコン膜１３およびゲート絶縁膜１２の膜厚が成膜時に変動していたとしても、規定の膜厚範囲で成膜されていれば、可視光領域の波長のレーザを用いて結晶化を行う場合でもａ－Ｓｉ膜への吸収率の変化が小さくなるようにすることができる。
　すなわちゲート絶縁膜１２および非晶質シリコン膜１３が規定の膜厚範囲で成膜されることにより、ゲート絶縁膜１２および非晶質シリコン膜１３の膜厚変動による非晶質シリコン膜１３への吸収率の変化が小さくなるようにすることができる。
　なお、以上の記載では、線状に集光されたレーザ光を用いて非晶質シリコン膜１３が結晶化される例を示したが、それに限らない。スポット状（円形や楕円形その他も含む）のレーザ光を用いて、非晶質シリコン膜１３を結晶化するとしてもよい。また、その場合、レーザ光を結晶化に適したスキャン方法で実施すればよい。
　また、この薄膜トランジスタ１００において、ａ－Ｓｉからなる非晶質シリコン膜１３およびゲート絶縁膜１２の膜厚に一定の許容範囲があることは、青紫色（波長４０５ｎｍ）のレーザ光、または青色（波長４４５ｎｍ）のレーザ光を照射した場合のａ－Ｓｉ膜への吸収率を計算することによりわかった。以下、これを実施例として詳細に説明する。
　（実施例）
　まず、計算方法について説明する。
　図６Ａ～図６Ｄは、振幅反射率および振幅透過率の計算方法を説明するための図である。図６Ａは、５つの層からなる多層膜構造の膜構造モデルを示す。
　図６Ａに示す膜構造モデルは、屈折率ｎ１からなる膜８０１と、屈折率ｎ２からなる膜８０２と、屈折率ｎ３からなる膜８０３と、屈折率ｎ４からなる膜８０４と、屈折率ｎ５からなる膜８０５とを備える。この膜構造モデルは、膜８０５、膜８０４、膜８０３、膜８０２および膜８０１がこの順に積層されている。ここで、図６Ａに示す膜８０１の上部にある屈折率ｎｉｎの領域は、膜構造モデルの外部である。屈折率ｎｉｎの領域は、光が膜構造モデルに入射される側を示している。同様に屈折率ｎｏｕｔの領域は、膜構造モデルの外部であり、光が膜構造モデルから出射される側を示している。
　図６Ｂに示すように、この膜構造モデルの最下層すなわち膜８０５の反射率は、式１により計算される。なお、図６Ｂにおいて、Ｅ０は、膜８０５に入射された光エネルギーの振幅を示している。
Figure JPOXMLDOC01-appb-M000001
　ここで、ｒ５は、膜８０５の振幅反射率を示し、ｒ４５は、膜８０４から膜８０５への振幅反射率を示す。ｒ５ｏｕｔは、膜８０５から外部への振幅反射率を示す。また、Δ５は、膜８０５の光路長を示す。
　さらに、図６Ｃに示すように、膜８０５および膜８０４の２層における振幅反射率は、式２により計算される。
Figure JPOXMLDOC01-appb-M000002
　ここで、ｒ４＋５は、膜８０５および膜８０４を１層とみなしたときの振幅反射率を示し、ｒ３４は膜８０３から膜８０４への振幅反射率を示す。ｒ５は、膜８０５の振幅反射率を示す。また、Δ４は、膜８０４の行路長を示す。そして、このような計算を繰り返すことにより、５つの層からなる多層膜構造の膜構造モデルの振幅反射率は、式３のように計算することができる。
Figure JPOXMLDOC01-appb-M000003
　また、同様の計算により振幅透過率を計算することができる。
　具体的には、図６Ｄに示す膜８０２および膜８０３の２層での振幅透過率は、式４により計算される。
Figure JPOXMLDOC01-appb-M000004
　ここで、ｔ１→３は、膜８０２および膜８０３を１層とみなしたときの振幅透過率を示す。ｔ１２は、膜８０１から膜８０２への振幅透過率を示し、ｔ２３は、膜８０２から膜８０３への振幅透過率を示す。また、ｒ２３は、膜８０２から膜８０３への振幅反射率を示し、ｒ２１は、膜８０２から膜８０１への振幅反射率を示す。Δは、行路長を示している。
　続いて、次の層すなわち膜８０３を考慮した場合、ｔ１→３を用いて、これら３層の振幅透過率は、式５により計算される。
Figure JPOXMLDOC01-appb-M000005
　このような計算を繰り返すことにより、５つの層からなる多層膜構造の膜構造モデルの振幅透過率を計算することができる。なお、このような計算は、すべて複素数の屈折率を使って計算されているため、結果は複素数となる。
　また、パワー反射率Ｒおよびパワー透過率Ｔは、式６および式７に示す複素共役との積をとる。
　Ｒ＝ｒ×ｒ＊　　（式６）
　Ｔ＝ｔ×ｔ＊　　（式７）
　上記のパワー反射率Ｒおよびパワー透過率Ｔを用いると、膜８０１における光の吸収率は、以下の式８で計算することができる。
　Ａ（膜８０１）＝１－Ｔ－Ｒ　　（式８）
　次に、以上のように算出した式を用いて、波長４０５ｎｍや４４５ｎｍの光に対するａ－Ｓｉ膜の吸収率を算出した。
　図７Ａおよび図７Ｂは、本実施例での計算に用いたパラメータおよびそのモデル構造を示す図である。図７Ａは、波長４０５ｎｍおよび４４５ｎｍにおける材料の屈折率を示している。また、図７Ａにおいて、ｋは消衰係数であり、吸収係数につながる係数である。
　図７Ｂに示すモデル構造では、基板としてガラスからなる絶縁性基板９１０（計算結果には全く影響を及ぼさない）を準備し、その上にＭｏからなる金属膜９１１（膜厚未設定）を配置した。その上にＳｉＯ２膜９１２（膜厚可変）、ａ－Ｓｉ膜９１３（膜厚可変）を配置し、その上部は空気層（屈折率１）とした。なお、このモデル構造は、図１に示すボトムゲート構造のＴＦＴをモデル化したものである。
　ガラスからなる絶縁性基板９１０は、図１に示す絶縁性基板１０に対応し、金属膜９１１は、ゲート電極１１に対応する。ＳｉＯ２膜９１２は、ゲート絶縁膜１２に対応し、ａ－Ｓｉ膜９１３は、非晶質シリコン膜１３に対応する。
　続いて、上述した計算方法を用いて、図７Ｂに示すモデル構造におけるａ－Ｓｉ膜９１３の表面と垂直な方向から、波長４０５ｎｍや４４５ｎｍの光を入射した場合の多重干渉によって計算されるａ－Ｓｉ膜９１３への吸収率を算出した。具体的には、図７Ａ中に示した屈折率の値を用いて、ａ－Ｓｉ膜９１３への吸収率を算出した。
　（波長４０５ｎｍの光を用いた場合）
　以下、４０５ｎｍ光を用いた場合について説明する。
　図８は、ａ－Ｓｉ膜の膜厚が５０ｎｍ、かつ、ＳｉＯ２膜厚を変化させた場合における、Ｍｏで構成したゲート電極上のａ－Ｓｉ膜の波長４０５ｎｍの光に対する反射率、透過率および吸収率を計算した結果を示す図である。
　図８には、図７Ｂに示すａ－Ｓｉ膜９１３の膜厚を５０ｎｍに固定して、ａ－Ｓｉ膜９１３への吸収率（１－Ｔ－Ｒ）、系全体の透過率Ｔおよび反射率Ｒを計算した結果が示されている。なお、上記計算の際、吸収項（屈折率の虚数項）を持つが、ａ－ＳｉとＭｏとそれぞれの材料の特性を考慮して、透過する部分はＭｏ（金属膜９１１）に吸収され、透過および反射を除いた部分がａ－Ｓｉ膜９１３に吸収されるとして計算した。
　図８に示すように、ａ－Ｓｉ膜９１３への吸収率（１－Ｔ－Ｒ）は、ＳｉＯ２膜９１２の膜厚を変化させた場合でもほぼ一定である。
　また、図８から、ＳｉＯ２膜の膜厚が約１１０ｎｍと約２５０ｎｍとである付近で、反射率がやや増大し、吸収率がやや下がっているのがわかる。つまり、反射率の増大するに対応して吸収率もそれらの波長で数％下がっていることがわかる。
　また、Ｍｏからなる金属膜９１１に吸収される光エネルギーは、ＳｉＯ２膜９１２を透過する透過率（パワー透過率）として計算される。この透過率は、ＳｉＯ２膜９１２の膜厚が約１２０ｎｍと約２６０ｎｍとである付近で吸収率約２％程度のわずかな極大値を持っている。しかし、ａ－Ｓｉ膜９１３での吸収率に比べると５％以下であることから、ａ－Ｓｉ膜９１３を結晶させるための熱エネルギーとして、ゲート電極に対応する金属膜９１１の発熱分が貢献する割合は極めて小さい。
　以上から、波長４０５ｎｍのレーザ光を用いてａ－Ｓｉ膜を結晶化する場合、ａ－Ｓｉ膜への吸収率は、ＳｉＯ２膜の膜厚に依存しないことがわかる。つまり、波長４０５ｎｍのレーザ光を用いてａ－Ｓｉ膜を結晶化する場合、ＳｉＯ２膜の膜厚により制約を受けないことがわかる。
　次に、波長４０５ｎｍの光に対するａ－Ｓｉ膜の吸収率について図９を用いて説明する。図９は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２膜９１２の膜厚とを変化させた場合におけるａ－Ｓｉ膜の波長４０５ｎｍの光に対する吸収率を計算した結果を示す図である。
　図９では、吸収率（以下、光吸収率と記載）の大きさを等高線図として示している。ここで、ａ－Ｓｉ膜９１３の最小膜厚は、成膜できる下限付近である２５ｎｍ近辺としている。一方、ａ－Ｓｉ膜９１３の膜厚の上限は５５ｎｍとした。これは、一般的に、ボトムゲート構造の結晶化シリコン膜の膜厚が約５５ｎｍ以下であるためである。また、ＳｉＯ２膜９１２の膜厚は、使用する現実的な範囲である６０ｎｍ以上２００ｎｍ以下の範囲としている。なお、図９に示す等高線図において、例えば光吸収率０．５０とは、０．４９から０．５１の範囲にあることを示す。
　図９に示すように、ａ－Ｓｉ膜９１３の膜厚（図中ａ－Ｓｉ膜厚）が約３０ｎｍ以下の領域では等高線がやや密になっている。しかし、ａ－Ｓｉ膜９１３およびＳｉＯ２膜９１２の膜厚（図中ＳｉＯ２膜厚）のいずれの変動に対しても、光吸収度の変化の度合いは少ないのがわかる。つまり、波長４０５ｎｍのレーザ光を用いると、光吸収度の変化の度合いはａ－Ｓｉ膜厚およびＳｉＯ２膜厚に依存しないため、ａ－Ｓｉ膜を安定して結晶化することができることがわかる。
　ここで、３０８ｎｍの光を用いた場合について説明する。
　紫外領域の波長を有する３０８ｎｍの光は、ａ－Ｓｉ膜の下限膜厚２５ｎｍにおいても光がａ－Ｓｉ膜でほぼ完全に吸収され透過しないが、光吸収度は１とはならず約０．４５である。これはａ－Ｓｉ膜表面で５５％が光反射されてしまうことによる。また、エキシマレーザなどの波長３０８ｎｍを有する光（紫外光）を用いた場合、光干渉効果の影響を受けない。そのため、図８と同様な計算を行うと、透過率、反射率、吸収率はＳｉＯ２膜厚によらず一定となる。
　一方、図８において、波長４０５ｎｍの光に対するａ－Ｓｉ膜９１３の光吸収率は約０．４５（約４５％）であり、紫外光と同等な高い値を有することがわかる。このことから、波長４０５ｎｍのレーザ光を用いてａ－Ｓｉ膜を結晶化する場合、紫外光と同様、エネルギー効率の良好な結晶化プロセスを実現することができる。より具体的には、波長４０５ｎｍのレーザ光を用いてａ－Ｓｉ膜を結晶化する場合、紫外領域３０８ｎｍでの吸収率０．４５の９０％以上の吸収率（０．４）があれば、エネルギー効率良くａ－Ｓｉ膜を結晶化することができる。
　図１０は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２膜９１２の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極（金属膜９１１）直上でのａ－Ｓｉ膜９１３とＳｉＯ２膜９１２直上（ゲート電極外の領域）でのａ－Ｓｉ膜９１３との波長４０５ｎｍの光吸収率の差を計算した結果を示す図である。図１０において、例えば、マイナス０．０５（－０．０５）とは、ゲート電極（金属膜９１１）上の領域でのａ－Ｓｉ膜の光吸収率がゲート電極外（金属膜９１１外）上の領域でのａ－Ｓｉ膜の光吸収率に比べて０．０５高いことを示す。言い換えると、ゲート電極上の領域でのａ－Ｓｉ膜の結晶化の温度がゲート電極外上の領域でのａ－Ｓｉ膜の結晶化の温度と比べて低いことを示す。
　ここで、ゲート電極上でのａ－Ｓｉ膜を均一に結晶化するためには、ゲート電極上の領域とゲート電極外上の領域とで光吸収率に差がないことが望ましい。
　図１０では、計算した膜厚の全領域について、光吸収率差の絶対値が約０．０５以内に収まっていることがわかる。つまり、図１０から、波長４０５ｎｍのレーザ光を用いる場合、ａ－Ｓｉ膜を均一に結晶化できるのがわかる。
　次に、波長４０５ｎｍのレーザ光を、図７Ｂで示されるモデルに対して垂直に照射しながらスキャンしたときの、ａ－Ｓｉ膜の最高到達温度分布のシミュレーションを実施した。
　図１１Ａは、レーザ照射によるａ－Ｓｉ膜の最高到達温度分布を求める際の熱シミュレーションに用いたモデルを示す図である。図１１Ｂは、本シミュレーションに用いたレーザ光のビーム形状を示し、図１１Ｃは、本シミュレーションに用いたシミュレーション条件を示している。
　本モデルは、図１１Ａに示すように、ガラス基板９０９上に形成された１２０ｎｍの窒化珪素からなる絶縁性基板９１０と、ゲート電極に相当する５０ｎｍのＭｏからなる金属膜９１１と、ゲート絶縁膜に相当する１２０ｎｍのＳｉＯ２膜９１２と、非晶質シリコン膜に相当する３５ｎｍのａ－Ｓｉ膜９１３とで構成されている。
　図１１Ａに示す本モデルにおいて、半値幅３０ｎｍのガウシアン形状を持った４０５ｎｍレーザビームを－７０μｍから＋７０μｍの領域まで、走査速度５００ｍｍ／ｓでスキャンして、ゲート電極（金属膜９１１）近辺のａ－Ｓｉ膜９１３の最高到達温度分布を調べた。熱シミュレーションは以下の式９に基づき有限要素法による数値計算を行った。
Figure JPOXMLDOC01-appb-M000006
　ここで、ｘはビームの挿引方向に沿った位置座標を示す。ｙは絶縁性基板と垂直方向の座標軸において、ａ－Ｓｉ膜９１３表面からの位置座標を示す。Ｔ、ｋ、ｒおよびｃはそれぞれ、温度、熱伝導率、密度および比熱を示す。Ｓは、レーザ照射により生成された単位面積当たりの熱エネルギーを示す。なお、Ｓは、これまでに説明してきた多重干渉効果を考慮した計算方法により求めた光吸収率に関係する。
　また、レーザエネルギー密度は、最高到達温度が約１３００Ｋになるよう設定した。１３００Ｋではａ－Ｓｉが０．１ｍｓ程度で固相結晶化することが期待できる（例えば非特許文献１の４３１７頁Ｆｉｇ．７）。
　また、図１１Ａに示すモデルにおける光吸収率と光吸収率差とは、図９および図１０から、それぞれ０．４６、－０．０３である。
　図１２は、波長４０５ｎｍのレーザ光を照射したときのａ－Ｓｉ膜９１３の最高到達温度分布のシミュレーション結果を示す図である。横軸は、図１１Ａにおける位置座標に対応しており、縦軸は、ａ－Ｓｉ膜９１３の最高到達温度を示している。
　図１２より、ゲート電極領域の最高到達温度は約１２７５℃であり、ゲート電極の幅３０μｍにわたって均一な温度プロファイルが得られていることがわかる。また、ゲート電極外の領域上でのａ－Ｓｉ膜ではゲート電極上でのａ－Ｓｉ膜に比べ、温度が約３５℃高くなっているのがわかる。これにより、この温度差は前述の光吸収率差とほぼ比例の関係にあることが明らかとなった。つまり、光吸収率差の符号によって、ゲート電極外の最高到達温度がゲート電極上のそれに比べて高くなったり（マイナスの場合）、低くなったりする（プラスの場合）。
　したがって、ゲート電極上の領域でのａ－Ｓｉ膜とゲート電極外上の領域でのａ－Ｓｉ膜との最高到達温度の差が大きいほど、すなわち光吸収率差が大きいほど、ゲート電極上の最高到達温度分布が一様でなくなる。その結果、ａ－Ｓｉ膜が結晶化された結晶質シリコン膜の結晶性にもムラが生じてしまう。
　例えば、ゲート電極上の領域でのａ－Ｓｉ膜とゲート電極外上の領域でのａ－Ｓｉ膜との最高到達温度差が５％以内となる光吸収率差の絶対値は、例えば最高到達温度が１３００℃の際、図１２のシミュレーション結果を基に考えると、６５℃／３５℃×０．０３より約０．０５６となる。ここで、６５℃は、１３００℃×５％より算出される温度である。
　これにより、光吸収率差の絶対値が０．０５以内であれば、ゲート電極上での温度差５％以下の均一な結晶化温度プロファイルが得られると考えられる。
　以上の考察より、安定したａ－Ｓｉ結晶化プロセスを実現するのに好適なａ－Ｓｉ膜厚、ＳｉＯ２膜厚の範囲は以下の２条件により既定することができる。
　（条件１）光吸収率が０．４以上であること（エネルギー効率が良好であること）
　（条件２）光吸収率差の絶対値が０．０５以下であること（最高到達温度ばらつき５％以下）
　次に、この２条件に基づき算出した、ａ－Ｓｉ膜とＳｉＯ２膜の好適な膜厚範囲について説明する。
　図１３Ａおよび図１３Ｂは、それぞれ図９および図１０において、上記２条件に基づき、ａ－Ｓｉ膜とＳｉＯ２膜の好適な膜厚範囲を算出するために用いた図である。図１３Ｃは図１３Ａと図１３Ｂに示す好適な膜厚範囲の重複部分を示す図である。
　図１３Ｃより、波長４０５ｎｍの光照射時に、エネルギー効率良く、かつ、膜厚ばらつきによる影響が少なく安定的に結晶化プロセスが行える膜厚範囲を、太線で囲まれる領域として算出できる。具体的には、この好適な膜厚範囲（許容範囲）は、ＳｉＯ２膜厚をｔ（ＳｉＯ２）、ａ－Ｓｉ膜厚をｔ（ａ－Ｓｉ）として以下の式１０～式１２を満足する領域で示すことができる。
　すなわち、６０ｎｍ≦ｔ（ＳｉＯ２）≦１１３ｎｍの時、式１０を満たす領域である。
　－４Ｅ－７×ｔ（ＳｉＯ２）４＋０．０００１×ｔ（ＳｉＯ２）３－０．０１２８×ｔ（ＳｉＯ２）２＋０．５８９２×ｔ（ＳｉＯ２）＋１７．０９≦ｔ（ａ－Ｓｉ）≦５５ｎｍ
　　　（式１０）
　または、１１３ｎｍ＜ｔ（ＳｉＯ２）≦１４０ｎｍの時、式１１を満たす領域である。
　２５ｎｍ≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１１）
　または、１４０ｎｍ＜ｔ（ＳｉＯ２）≦２００ｎｍの時、式１２を満たす領域である。
　－１Ｅ－６×ｔ（ＳｉＯ２）４＋０．０００９×ｔ（ＳｉＯ２）３－０．０２３０８×ｔ（ＳｉＯ２）２＋２７．７２５×ｔ（ＳｉＯ２）－１２１７．７≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１２）
　以上のように、ａ－Ｓｉ膜とその下地膜であるＳｉＯ２膜において、式１０～式１２を満たす膜厚範囲（許容範囲）では、ａ－Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である。
　ここで、図１３Ｃに示すように、式１０～式１２を満たす膜厚範囲（許容範囲）において、さらに好適な膜厚範囲は、領域Ｆ１である。具体的には、ＳｉＯ２膜の膜厚が１１０ｎｍ～１４０ｎｍ、かつ、２７ｎｍ～５０ｎｍを満たす領域Ｆ１である。これは、この領域Ｆ１において、式１０～式１２を満たすａ－Ｓｉ膜およびＳｉＯ２膜の膜厚範囲が最大になり、プロセスウィンドウが充分確保できるからである。
　なお、ａ－Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ－Ｓｉ膜透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。
　（波長４４５ｎｍの光を用いた場合）
　次に、４４５ｎｍの波長の光を用いた場合について説明する。
　図１４は、ａ－Ｓｉ膜９１３の膜厚が５０ｎｍ、かつ、ＳｉＯ２膜９１２の膜厚を変化させた場合における、Ｍｏで構成したゲート電極上でのａ－Ｓｉ膜９１３の波長４４５ｎｍの光に対する反射率、透過率および吸収率を計算した結果を示す図である。なお、計算手順は、図８と同様であるため、ここでの説明は省略する。
　図１４に示すように、ａ－Ｓｉ膜９１３への吸収率（１－Ｔ－Ｒ）は、ＳｉＯ２膜９１２の膜厚を変化させた場合、若干変動していることがわかる。
　より具体的には、４０５ｎｍ光に比べると、より多くの光がａ－Ｓｉ膜９１３を透過するため、Ｍｏで構成された金属膜９１１（ゲート電極）に吸収される透過光の量（Ｐｏｗｅｒ透過率）が約３倍（６％）になっていることがわかる。Ｐｏｗｅｒ反射率もａ－Ｓｉ膜厚に対する依存性が大きく（最大で約１３％変動）なっており、それに対応して光吸収率もａ－Ｓｉ膜９１３の膜厚の変化に対して同程度の変動が生じてしまう。
　しかしながら、波長４４５ｎｍのレーザ光を用いてａ－Ｓｉ膜９１３を結晶化する場合、ａ－Ｓｉ膜９１３への吸収率は、ＳｉＯ２膜９１２の膜厚に依存するものの、その依存性（変動）は少ない。つまり、波長４４５ｎｍのレーザ光を用いてａ－Ｓｉ膜を結晶化する場合、ＳｉＯ２膜の膜厚により制約を受けにくいといえる。
　次に、波長４４５ｎｍの光に対するａ－Ｓｉ膜の吸収率について図を用いて説明する。
　図１５は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２膜９１２の膜厚を変化させた場合におけるａ－Ｓｉ膜の波長４４５ｎｍの光吸収率の計算した結果を示す図である。図１６は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２膜９１２の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極（金属膜９１１）直上でのａ－Ｓｉ膜９１３とＳｉＯ２膜９１２直上でのａ－Ｓｉ膜９１３との波長４４５ｎｍの光吸収率の差を計算した結果を示す図である。
　なお、図１５では、光吸収率との大きさを等高線図として示されており、図９（波長４０５ｎｍでの光照射時）と同じスケールピッチで作成している。図９と図１５とを比較すると、４４５ｎｍの光照射時では光干渉効果がより顕在化することにより、膜厚に対する吸収率変化が大きくなっていることがわかる。
　同様に、図１０と図１６を比較すると、光吸収率差も２倍以上大きくなっており、均一な結晶化を実現できる膜厚領域が少なくなっているのがわかる。
　図１７は、波長４４５ｎｍのレーザ光を照射したときのａ－Ｓｉ膜９１３の最高到達温度分布のシミュレーション結果を示す図である。横軸は、図１１Ａにおける位置座標に対応しており、縦軸は、ａ－Ｓｉ膜９１３の最高到達温度を示している。なお、シミュレーション条件は４０５ｎｍ光照射の際と同じであるので、説明を省略する。
　図１５と図１６より、ａ－Ｓｉ膜９１３の膜厚が３５ｎｍ、ＳｉＯ２膜９１２の膜厚が１２０ｎｍでの光吸収率と光吸収率差とはそれぞれ０．５４、＋０．０９である。これらの値は、波長４０５ｎｍの光照射時に比べると、光吸収係数差の符号が反対、かつ約３倍の大きさである。そのため、得られた最高温度プロファイルの形状も、下に凸から上に凸に変化しており、最大温度差も１００℃以上に拡大していることがわかる。
　ここで、上記２条件に基づき算出した、ａ－Ｓｉ膜とＳｉＯ２膜の好適な膜厚範囲について説明する。
　図１８Ａおよび図１８Ｂは、それぞれ図１５および図１６において、上記２条件に基づき、ａ－Ｓｉ膜およびＳｉＯ２膜の好適な膜厚範囲を算出するために用いた図である。図１８Ｃは、図１８Ａおよび図１８Ｂに示す好適な膜厚範囲の重複部分を示す図である。
　図１８Ｃより、波長４４５ｎｍの光照射時に、エネルギー効率良く、かつ、膜厚ばらつきによる影響が少なく安定的に結晶化プロセスが行える膜厚範囲を、太線で囲まれる領域として算出できる。具体的には、この好適な膜厚範囲（許容範囲）は、ＳｉＯ２膜厚をｔ（ＳｉＯ２）、ａ－Ｓｉ膜厚をｔ（ａ－Ｓｉ）として以下の式１３～式１９を満足する領域で示すことができる。
　すなわち、６０ｎｍ≦ｔ（ＳｉＯ２）≦１１０ｎｍの時、式１３を満たす領域である。
　１Ｅ－６×ｔ（ＳｉＯ２）４－０．０００４×ｔ（ＳｉＯ２）３＋０．０５１３×ｔ（ＳｉＯ２）２－２．７５５６×ｔ（ＳｉＯ２）＋８６．８３８≦ｔ（ａ－Ｓｉ）≦１Ｅ－６×ｔ（ＳｉＯ２）４－０．０００４×ｔ（ＳｉＯ２）３＋０．０４６３×ｔ（ＳｉＯ２）２－２．７６２８×ｔ（ＳｉＯ２）＋９８．８、
　もしくは、
　－３Ｅ－７×ｔ（ＳｉＯ２）４＋９Ｅ－０５×ｔ（ＳｉＯ２）３－０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１３）
　または、１１０ｎｍ＜ｔ（ＳｉＯ２）≦１２４．１ｎｍの時、式１４を満たす領域である。
　－３Ｅ－７×ｔ（ＳｉＯ２）４＋９Ｅ－０５×ｔ（ＳｉＯ２）３－０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１４）
　または、１２４．１ｎｍ＜ｔ（ＳｉＯ２）≦１３０ｎｍの時、式１５を満たす領域である。
　－３Ｅ－７×ｔ（ＳｉＯ２）４＋９Ｅ－０５×ｔ（ＳｉＯ２）３－０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ－Ｓｉ）≦０．００１８×ｔ（ＳｉＯ２）４－０．９４７×ｔ（ＳｉＯ２）３＋１８７．８５×ｔ（ＳｉＯ２）２－１６５５６×ｔ（ＳｉＯ２）＋５４７１１５
　もしくは、
　－０．０１２７×ｔ（ＳｉＯ２）４＋６．４９７３×ｔ（ＳｉＯ２）３－１２４７．９×ｔ（ＳｉＯ２）２＋１０６５２４×ｔ（ＳｉＯ２）－３Ｅ＋０６≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１５）
　または、１３０ｎｍ＜ｔ（ＳｉＯ２）≦１４０ｎｍの時、式１６を満たす領域である。
　－３Ｅ－７×ｔ（ＳｉＯ２）４＋９Ｅ－０５×ｔ（ＳｉＯ２）３－０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ－Ｓｉ）≦０．００１８×ｔ（ＳｉＯ２）４－０．９４７×ｔ（ＳｉＯ２）３＋１８７．８５×ｔ（ＳｉＯ２）２－１６５５６×ｔ（ＳｉＯ２）＋５４７１１５、
　もしくは、
　－７Ｅ－０６×ｔ（ＳｉＯ２）４＋０．００４２×ｔ（ＳｉＯ２）３－０．９４３７×ｔ（ＳｉＯ２）２＋９５．０４５×ｔ（ＳｉＯ２）－３５２９．６≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１６）
　または、１４０ｎｍ＜ｔ（ＳｉＯ２）＜１６０ｎｍの時、式１７を満たす領域である。
　－７Ｅ－０６×ｔ（ＳｉＯ２）４＋０．００４２×ｔ（ＳｉＯ２）３－０．９４３７×ｔ（ＳｉＯ２）２＋９５．０４５×ｔ（ＳｉＯ２）－３５２９．６≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１７）
　または、１６０ｎｍ≦ｔ（ＳｉＯ２）≦１７０ｎｍの時、式１８を満たす領域である。
　１Ｅ－６×ｔ（ＳｉＯ２）４－０．０００９×ｔ（ＳｉＯ２）３＋０．２４１４×ｔ（ＳｉＯ２）２－２８．７６４×ｔ（ＳｉＯ２）＋１３３２．２≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１８）
　または、１７０ｎｍ＜ｔ（ＳｉＯ２）≦２００ｎｍの時、式１９を満たす領域である。
　１Ｅ－６×ｔ（ＳｉＯ２）４－０．０００９×ｔ（ＳｉＯ２）３＋０．２４１４×ｔ（ＳｉＯ２）２－２８．７６４×ｔ（ＳｉＯ２）＋１３３２．２≦ｔ（ａ－Ｓｉ）≦１Ｅ－５×ｔ（ＳｉＯ２）４－０．０１０３×ｔ（ＳｉＯ２）３＋２．９７０１×ｔ（ＳｉＯ２）２－３８０．７８×ｔ（ＳｉＯ２）＋１８３９４、
　もしくは、
　－２Ｅ－０５×ｔ（ＳｉＯ２）４＋０．０１７８×ｔ（ＳｉＯ２）３－４．９９２５×ｔ（ＳｉＯ２）２＋６２３．３３×ｔ（ＳｉＯ２）－２９１１８≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式１９）
　以上のように、ａ－Ｓｉ膜とその下地膜であるＳｉＯ２膜において、式１３～式１９を満たす膜厚範囲（許容範囲）では、ａ－Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である。
　なお、図１３Ｃと図１８Ｃの比較から、波長４０５ｎｍの光照射時に比べると波長４４５ｎｍの光照射時では、好適な膜厚範囲は狭くなってしまう。これは、光干渉効果が顕著になるためである。このように、図１３Ｃと図１８Ｃの比較から明らかなように、波長４０５ｎｍと波長４４５ｎｍでは、波長差はわずかに４０ｎｍしかないが、好適な膜厚範囲には大きな違いが生じる。この事は当該技術であっても容易に類推することは極めて困難である。
　ここで、図１８Ｃに示すように、式１３～式１９を満たす膜厚範囲（許容範囲）において、さらに好適な膜厚範囲は、領域Ｆ２～領域Ｆ５である。具体的には、ＳｉＯ２膜の膜厚が１６０ｎｍ～１７０ｎｍ、かつ、ａ－Ｓｉ膜の膜厚範囲が３５ｎｍ～５５ｎｍを満たす領域Ｆ２である。ＳｉＯ２膜の膜厚が１３０ｎｍ～１４０ｎｍ、かつ、ａ－Ｓｉ膜の膜厚範囲が３０ｎｍ～４０ｎｍを満たす領域Ｆ３である。ＳｉＯ２膜の膜厚が１１０ｎｍ～１２０ｎｍ、かつ、ａ－Ｓｉ膜の膜厚範囲が３７ｎｍ～５５ｎｍを満たす領域Ｆ５である。
　なお、ａ－Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ－Ｓｉ層透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。
　また、本実施例では波長領域として、高出力の半導体レーザが得られる波長領域４０５ｎｍおよび４４５ｎｍを中心に検討を行ったが、それに限らない。４０５ｎｍ以下の波長領域では光干渉効果が更に抑制できることが容易に類推されることから、例えば可視光領域の下限近辺である３７５ｎｍ紫外半導体レーザも本発明の製造方法に適用可能であることはいうまでもない。
　また、半導体レーザには製造ばらつきにより、通常、発振波長の設計値に対し、最大±５ｎｍ程度のばらつきがある。そのため、本実施例で詳細検討した発振波長の適用範囲は実質的には４０５ｎｍ±５ｎｍ、４４５ｎｍ±５ｎｍ程度の幅を有する。
　次に、ａ－Ｓｉ膜とその下地膜であるＳｉＯ２膜が上記の膜厚範囲を満たす場合に、ａ－Ｓｉ膜とその下地膜であるＳｉＯ２膜を備える薄膜トランジスタ装置の特性評価を行った。
　（薄膜トランジスタ特性）
　図１９Ａは、本発明の実施の形態１における製造方法にて形成した薄膜トランジスタのゲート電圧－ドレイン電流特性を示す図である。図１９Ｂは、図１９Ａより抽出した薄膜トランジスタの電気特性パラメータを示す図である。
　図１９Ａで評価した薄膜トランジスタは、図３、図４Ａ～図４Ｈ、図５で説明した本発明に係る半導体装置の製造方法を用いて作製した。ここで、図３のＳ３の工程（レーザアニール工程）は、発振波長４０５ｎｍの半導体レーザと光学系（例えばコリメータレンズ、非球面レンズ、集光用レンズから構成できる）を組み合わせ、２００μｍ×３０μｍの長尺状ビームを成形して行った。また、ゲート酸化膜やａ－Ｓｉ膜の膜厚は、図１１Ａに記載されている値を用いた。
　図１９Ｂに示すように、図１９Ａで評価した薄膜トランジスタは、ドレイン電流の高いＯＮ／ＯＦＦ比（～８桁）に加え、しきい値電圧Ｖｔ～１．３Ｖ、サブスレッショルド係数Ｓ～０．５２Ｖ／ｄｅｃａｄｅ、電界効果移動度２．８ｃｍ２／Ｖｓと良好な値が得られている。また、チャネル部の高い結晶性を反映してオフ電流も０．７ｐＡと極めて低くおさえることができた。信頼性についても、ゲート電圧を長時間印加してしきい値電圧の変化分△Ｖｔを評価したところ、同じストレス条件で評価したａ－Ｓｉ　ＴＦＴの△Ｖｔに比べ、約１／２０以下の△Ｖｔ値が得られ、高い信頼性を有していることがわかった。
　以上のように、本発明に係る製造方法を用いれば、高品質の結晶シリコン膜が安定に得られ、高性能な薄膜トランジスタが実現可能である。
　（金属ゲート材料を変更した場合の影響）
　なお、上記実施例では、ゲート電極に用いる金属材料として、Ｍｏを例に挙げて説明したが、それに限らない。
　ここで、簡単に、その他の金属を用いてもよいことについて説明する。例えば、ゲート電極に用いる金属材料として、Ｍｏ、Ｗ、ＣｕおよびＡｌという屈折率の異なる４種の金属材料について検討すると、金属材料は、屈折率の違いにより反射率の絶対値が変動する。さらに、ＳｉＯ２膜９１２の膜厚依存性の波形を比較した場合、金属材料によって、±１０ｎｍ程度の波形がシフトする。しかし、波長４０５ｎｍ、４４５ｎｍにおいては、そもそもａ－Ｓｉ膜を透過する光量自体が多くないため、金属材料の違いによるａ－Ｓｉ膜の光吸収率に大きな変化がない。つまり、ゲート電極に用いる金属材料としては、高融点金属であるＭｏだけでなく、その他の金属を用いてもよいことがわかる。
　（実施の形態２）
　実施の形態１では、ゲート絶縁膜がＳｉＯ２で形成される場合を例に説明したが、それに限らない。ゲート絶縁膜がＳｉＮ膜の上にＳｉＯ２膜を積層したＳｉＯ２／ＳｉＮ積層で形成されるとしてもよい。以下、その場合について説明する。
　なお、ゲート絶縁膜にＳｉＮ膜を含めると、例えばガラスなどの絶縁基板からのアルカリ金属などの不純物をブロックすることができる。つまり、ゲート絶縁膜にＳｉＮ膜を含めることは、ＴＦＴ特性や信頼性に影響を与えない手段として有効である。
　図２０は、本発明の実施の形態２に係る薄膜トランジスタ２００の構造を示す断面図である。図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。図２０に示す薄膜トランジスタ２００は、実施の形態１に係る薄膜トランジスタ１００に対して、ゲート絶縁膜２３の構成が異なる。
　ゲート絶縁膜２３は、ゲート電極１１を覆うように形成され、シリコン酸化膜（ＳｉＯ２）とシリコン窒化膜（ＳｉＮ）とが積層されてなる。また、ゲート絶縁膜２３の膜厚は、好ましくは単位面積当たりの合成静電容量が約２．９×１０－８Ｆ／ｃｍ２となるように形成されている。ここで、好ましくは、ゲート絶縁膜は、ＳｉＮ膜の上にＳｉＯ２膜を積層したＳｉＯ２／ＳｉＮ積層である。なお、ゲート絶縁膜は、ＳｉＯ２膜の上にＳｉＮ膜が積層されたＳｉＮ／ＳｉＯ２積層で形成されるとしてもよい。
　例えば、ゲート絶縁膜２３の膜厚として、ＳｉＯ２膜が９０ｎｍ、ＳｉＮ膜が７０ｎｍで積層された場合、ＳｉＯ２とＳｉＮの比誘電率をそれぞれ３．９と７とすれば単位面積当たりの合成静電容量が約２．９×１０－８Ｆ／ｃｍ２である。また、例えばゲート絶縁膜２３の膜厚として、ＳｉＯ２膜が１２５ｎｍ、ＳｉＮ膜が５０ｎｍで積層された場合、ＳｉＯ２膜が１５０ｎｍ、ＳｉＮ膜が３０ｎｍで積層された場合、または、ＳｉＯ２膜が８０ｎｍ、ＳｉＮ膜が８０ｎｍで積層された場合も、単位面積当たりの合成静電容量は約２．９×１０－８Ｆ／ｃｍ２である。
　以上のように、薄膜トランジスタ２００は構成されている。
　なお、以上のように構成された薄膜トランジスタ２００は、液晶表示装置又は有機ＥＬ表示装置に用いられる。有機ＥＬ表示装置に薄膜トランジスタ２００を適用した例は、図２の場合と同様のため、説明を省略する。また、薄膜トランジスタ２００の製造方法についても、ゲート絶縁膜２３を含めて、実施の形態１で説明した内容と同様のため説明を省略する。
　以上のように、実施の形態２における薄膜トランジスタ２００は、ボトムゲート構造を有するＰｏｌｙ－Ｓｉ　ＴＦＴとして形成される。この薄膜トランジスタ２００の製造時には、ゲート電極１１上に単位面積当たりの合成静電容量が約２．９×１０－８Ｆ／ｃｍ２となるようＳｉＯ２／ＳｉＮ積層からなるゲート絶縁膜２３が形成される。
　さらに、本実施の形態では、ゲート絶縁膜２３上に２５ｎｍ～５５ｎｍの膜厚となるように結晶質シリコン膜１４が形成される。
　本実施の形態では、この結晶質シリコン膜１４は以下のように形成される。すなわち、まず、ゲート絶縁膜２３上に、２５ｎｍ以上５５ｎｍ以下の膜厚となるように非晶質シリコン（ａ－Ｓｉ）膜１３が形成される。次に、ａ－Ｓｉ膜からなる非晶質シリコン膜１３は、例えば発振波長４０５ｎｍの半導体レーザのレーザ光が直接照射される。それにより、非晶質シリコン膜１３をレーザアニール（結晶化）し、Ｐｏｌｙ－Ｓｉからなる結晶質シリコン膜１４を形成する。
　なお、上述したように、非晶質シリコン膜１３に、レーザ光を直接照射することで結晶質シリコン膜１４を形成することは、レーザ光を間接照射して結晶質シリコン膜１４を形成するのに比べると、工程数を追加しなくて良い点、その後のデバイス（薄膜トランジスタ）に対して特性を劣化される要因を追加しなくて良い点等の有利な効果がある。
　このように、実施の形態２における薄膜トランジスタ２００は、製造時には、実施の形態で説明した膜厚範囲で、ゲート絶縁膜２３と非晶質シリコン膜１３とが形成される。それにより、例えば波長４０５ｎｍの半導体レーザを用いてレーザアニール（結晶化）する場合に、膜厚変動によるａ－Ｓｉ膜への吸収率の変化を小さくすることができる。すなわち、ＣＶＤ等で成膜された際に生じる非晶質シリコン膜１３等の膜厚ばらつきの影響を受けず、安定した結晶化が可能となる。さらに、これを使用したＴＦＴの特性のばらつきを抑え、ＬＣＤやＯＬＥＤなど表示装置の表示品位を向上させることができる。
　また、この薄膜トランジスタ２００において、ａ－Ｓｉからなる非晶質シリコン膜１３およびゲート絶縁膜２３の膜厚に上述した一定の許容範囲があることは、実施の形態１と同様の方法を用いて、波長４０５ｎｍの光（レーザ光）を照射した場合のａ－Ｓｉ膜への吸収率を計算することによりわかる。以下、これを実施例として説明する。なお、実施の形態１における実施例と同様の部分は説明を省略する。
　（波長４０５ｎｍの光を用いた場合）
　以下では、図７Ｂに示すモデル構造において、ＳｉＯ２膜９１２（膜厚可変）をＳｉＮ膜、ＳｉＯ２膜が配置されたＳｉＯ２／ＳｉＮ積層膜にして計算した。ここで、波長４０５ｎｍに対するＳｉＮの屈折率はそれぞれ２．１としている。
　図２１は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜９１３の波長４０５ｎｍの光吸収率を計算した結果を示す図である。図２２は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上とＳｉＯ２／ＳｉＮ積層膜直上とでのａ－Ｓｉ膜の波長４０５ｎｍの光吸収率の差を計算した結果を示す図である。
　また、図２３Ａおよび図２３Ｂは、それぞれ図２１および図２２において、上記２条件に基づき、ａ－Ｓｉ膜およびＳｉＯ２／ＳｉＮ積層膜の好適な膜厚範囲を算出するために用いた図である。図２３Ｃは、図２３Ａおよび図２３Ｂに示す好適な膜厚範囲の重複部分を示す図である。
　言い換えると、図２３Ａは、図２１に示すａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜の波長４０５ｎｍの光吸収率の計算結果に、上記２条件に基づく好適な膜厚範囲を算出した図である。同様に、図２３Ｂは、図２２に示すａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上とＳｉＯ２／ＳｉＮ積層膜直上でのａ－Ｓｉ膜の波長４０５ｎｍの光吸収率の差を計算した結果に、上記２条件に基づく好適な膜厚範囲を算出した図である。
　図２３Ｃより、波長４０５ｎｍの光照射時に、エネルギー効率良く、かつ、膜厚ばらつきによる影響が少なく安定的に結晶化プロセスが行える膜厚範囲を算出できる。具体的には、この好適な膜厚範囲（許容範囲）は、太線で囲まれる領域で示すことができる。
　ここで、ＳｉＯ２膜厚をｔ（ＳｉＯ２）とし、ａ－Ｓｉ膜厚をｔ（ａ－Ｓｉ）とする。ＳｉＯ２膜厚が決まれば、一意にＳｉＮ膜厚も決めることができる。すなわち、ｔ（ＳｉＮ）＝－１．８ｔ（ＳｉＯ２）＋２１６の関係がある。
　よって、具体的には、この好適な膜厚範囲（許容範囲）は、ｔ（ＳｉＯ２）を用いて、以下の式２０～式２３を満足する領域で示すことができる。
　すなわち、３０ｎｍ≦ｔ（ＳｉＯ２）≦３５．９ｎｍの時、式２０を満たす領域である。
　２５ｎｍ≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２０）
　または、３５．９ｎｍ＜ｔ（ＳｉＯ２）≦７５ｎｍの時、式２１を満たす領域である。
　２Ｅ－７×ｔ（ＳｉＯ２）５－７Ｅ－５×ｔ（ＳｉＯ２）４＋０．００８８×ｔ（ＳｉＯ２）３－０．５１９３×ｔ（ＳｉＯ２）２＋１５．２５５×ｔ（ＳｉＯ２）－１５２．１≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２１）
　または、７５ｎｍ＜ｔ（ＳｉＯ２）≦１０９．５ｎｍの時、式２２を満たす領域である。
　－９Ｅ－６×ｔ（ＳｉＯ２）４＋０．００３１×ｔ（ＳｉＯ２）３－０．３９３８×ｔ（ＳｉＯ２）２＋２２．４１７×ｔ（ＳｉＯ２）－４５０．２６≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２２）
　または、１０９．５ｎｍ＜ｔ（ＳｉＯ２）≦１２０ｎｍの時、式２３を満たす領域である。
　２５ｎｍ≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２３）
　以上のように、ａ－Ｓｉ膜とその下地膜であるＳｉＯ２膜において、式２０～式２３を満たす膜厚範囲（許容範囲）では、ａ－Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である。つまり、ゲート酸化膜としてＳｉＯ２／ＳｉＮ積層膜を用いた場合でも、波長４０５ｎｍの光照射によるａ－Ｓｉ膜結晶化においては、実施の形態１で述べたＳｉＯ２単層膜の場合と同様、好適な膜厚範囲を確保することができる。
　ここで、図１３Ｃに示すように、式２０～式２３を満たす膜厚範囲（許容範囲）において、さらに好適な膜厚範囲は、領域Ｆ６である。具体的には、ＳｉＯ２／ＳｉＮ積層膜の膜厚が３０／１４４ｎｍ～１１０／１８ｎｍ、かつ、ａ－Ｓｉ膜の膜厚範囲が２８ｎｍ～５５ｎｍを満たす領域Ｆ６である。これは、この領域Ｆ６において、式２０～式２３を満たすａ－Ｓｉ膜およびＳｉＯ２／ＳｉＮ積層膜の膜厚範囲が最大になり、プロセスウィンドウが充分確保できるからである。
　なお、ａ－Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ－Ｓｉ層透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。
　（波長４４５ｎｍの光を用いた場合）
　次に、４４５ｎｍの波長の光を用いた場合について説明する。ここでも同様に図７Ａに示すモデル構造でのＳｉＯ２膜９１２（膜厚可変）をＳｉＮ膜、ＳｉＯ２膜が配置されたＳｉＯ２／ＳｉＮ積層膜にして計算した。ここで、４４５ｎｍに対するＳｉＮの屈折率は１、９８としている。
　図２４は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜９１３の波長４４５ｎｍの光吸収率を計算した結果を示す図である。図２５は、ａ－Ｓｉ膜９１３の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上とＳｉＯ２／ＳｉＮ積層膜直上でのａ－Ｓｉ膜の波長４４５ｎｍの光吸収率の差を計算した結果を示す図である。
　また、図２６Ａおよび図２６Ｂは、それぞれ図２４および図２５において、上記２条件に基づき、ａ－Ｓｉ膜およびＳｉＯ２／ＳｉＮ積層膜の好適な膜厚範囲を算出するために用いた図である。図２６Ｃは、図２６Ａおよび図２６Ｂに示す好適な膜厚範囲の重複部分を示す図である。
　言い換えると、図２６Ａは、図２４に示すａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合におけるａ－Ｓｉ膜の波長４４５ｎｍの光吸収率の計算結果に、上記２条件に基づく好適な膜厚範囲を算出した図である。同様に、図２６Ｂは、図２５に示すａ－Ｓｉ膜の膜厚とＳｉＯ２／ＳｉＮ積層膜の膜厚とを変化させた場合における、Ｍｏで構成されたゲート電極直上とＳｉＯ２／ＳｉＮ積層膜直上でのａ－Ｓｉ膜の波長４４５ｎｍの光吸収率の差を計算した結果に、上記２条件に基づく好適な膜厚範囲を算出した図である。
　図２６Ｃより、波長４４５ｎｍの光照射時に、エネルギー効率良く、膜厚ばらつきによる影響が少なく安定的に結晶化プロセスが行える膜厚範囲を算出できる。具体的には、この好適な膜厚範囲（許容範囲）は、太線で囲まれる領域で示すことができる。より具体的には、この好適な膜厚範囲（許容範囲）は、ＳｉＯ２膜厚をｔ（ＳｉＯ２）、ａ－Ｓｉ膜厚をｔ（ａ－Ｓｉ）として以下の式２４～式２８を満足する領域で示すことができる。なお、ＳｉＮ膜厚は、ＳｉＯ２膜厚が決まれば一意に決めることができる。すなわち、（ｔ（ＳｉＮ）＝－１．８ｔ（ＳｉＯ２）＋２１６）の関係がある。そのため、以下ではｔ（ＳｉＯ２）のみを用いて好適な膜厚範囲を示す。
　すなわち、３０ｎｍ≦ｔ（ＳｉＯ２）≦６８．９ｎｍの時、式２４を満たす領域である。
　－１Ｅ－７×ｔ（ＳｉＯ２）４＋５Ｅ－０５×ｔ（ＳｉＯ２）３－０．００６５×ｔ（ＳｉＯ２）２＋０．３６２７×ｔ（ＳｉＯ２）＋２３．２５４≦ｔ（ａ－Ｓｉ）≦－１Ｅ－５×ｔ（ＳｉＯ２）４＋０．００２９×ｔ（ＳｉＯ２）３－０．２２６６×ｔ（ＳｉＯ２）２＋７．４９２８×ｔ（ＳｉＯ２）－５８．２９７、
　もしくは、
　－２Ｅ－０５×ｔ（ＳｉＯ２）４＋０．００３×ｔ（ＳｉＯ２）３－０．２２５９×ｔ（ＳｉＯ２）２＋７．８１１６×ｔ（ＳｉＯ２）－５９．４６４≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２４）
　または、６８．９ｎｍ＜ｔ（ＳｉＯ２）≦８５ｎｍの時、式２５を満たす領域である。
　－１Ｅ－７×ｔ（ＳｉＯ２）４＋５Ｅ－０５×ｔ（ＳｉＯ２）３－０．００６５×ｔ（ＳｉＯ２）２＋０．３６２７×ｔ（ＳｉＯ２）＋２３．２５４≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２５）
　または、８５ｎｍ＜ｔ（ＳｉＯ２）≦８７．５ｎｍの時、式２６を満たす領域である。
　－１Ｅ－７×ｔ（ＳｉＯ２）４＋５Ｅ－０５×ｔ（ＳｉＯ２）３－０．００６５×ｔ（ＳｉＯ２）２＋０．３６２７×ｔ（ＳｉＯ２）＋２３．２５４≦ｔ（ａ－Ｓｉ）≦－１．１８５６×ｔ（ＳｉＯ２）＋１３６．２３、
　もしくは、
　－６Ｅ－０６×ｔ（ＳｉＯ２）４＋０．００２１×ｔ（ＳｉＯ２）３－０．３０１６×ｔ（ＳｉＯ２）２＋２１．２７４×ｔ（ＳｉＯ２）－５７２．７５≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２６）
　または、８７．５ｎｍ＜ｔ（ＳｉＯ２）≦１０１．６ｎｍの時、式２７を満たす領域である。
　－６Ｅ－０６×ｔ（ＳｉＯ２）４＋０．００２１×ｔ（ＳｉＯ２）３－０．３０１６×ｔ（ＳｉＯ２）２＋２１．２７４×ｔ（ＳｉＯ２）－５７２．７５≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２７）
　または、１０１．６ｎｍ＜ｔ（ＳｉＯ２）≦１２０ｎｍの時、式２８を満たす領域である。
　－０．０００５×ｔ（ＳｉＯ２）４＋０．２２７９×ｔ（ＳｉＯ２）３－３７．１６×ｔ（ＳｉＯ２）２＋２６８５．５×ｔ（ＳｉＯ２）－７２５３７≦ｔ（ａ－Ｓｉ）≦０．０００７×ｔ（ＳｉＯ２）４－０．３２１４×ｔ（ＳｉＯ２）３＋５３．０１８×ｔ（ＳｉＯ２）２－３８８３．９×ｔ（ＳｉＯ２）＋１０６６１３、
　もしくは、
　－６Ｅ－０６×ｔ（ＳｉＯ２）４＋０．００２１×ｔ（ＳｉＯ２）３－０．３０１６×ｔ（ＳｉＯ２）２＋２１．２７４×ｔ（ＳｉＯ２）－５７２．７５≦ｔ（ａ－Ｓｉ）≦５５ｎｍ　　（式２８）
　以上のように、ａ－Ｓｉ膜とその下地膜であるＳｉＯ２膜において、式２４～式２８を満たす膜厚範囲（許容範囲）では、ａ－Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である。つまり、ゲート酸化膜としてＳｉＯ２／ＳｉＮ積層膜を用いた場合でも、波長４４５ｎｍの光照射によるａ－Ｓｉ膜結晶化においては、実施の形態１で述べたＳｉＯ２単層膜の場合と同様、好適な膜厚範囲を確保することができる。
　なお、ａ－Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ－Ｓｉ層透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。
　ここで、図２６Ｃに示すように、式２４～式２８を満たす膜厚範囲（許容範囲）において、さらに好適な膜厚範囲は、領域Ｆ７および領域Ｆ８である。具体的には、ＳｉＯ２／ＳｉＮ積層膜の膜厚が９０／５４ｎｍ～１００／３６ｎｍｎｍ、かつ、ａ－Ｓｉ膜の膜厚範囲が４０ｎｍ～５５ｎｍを満たす領域Ｆ７である。ＳｉＯ２／ＳｉＮ積層膜の膜厚が７０／９０ｎｍ～８０／７２ｎｍｎｍ、かつ、ａ－Ｓｉ膜の膜厚範囲が３０ｎｍ～５５ｎｍを満たす領域Ｆ８である。
　また、図２３Ｃと図２６Ｃの比較から、波長４０５ｎｍの光照射時に比べると波長４４５ｎｍの光照射時では、好適な膜厚範囲は狭くなってしまう。これは、光干渉効果が顕著になるためである。なお、本実施例では波長領域として、高出力の半導体レーザが得られる波長領域４０５ｎｍおよび４４５ｎｍを中心に検討を行ったが、それに限らない。４０５ｎｍ以下の波長領域では光干渉効果が更に抑制できることが容易に類推されることから、例えば可視光領域の下限近辺である３７５ｎｍ紫外半導体レーザも本発明の製造方法に適用可能であることはいうまでもない。
　また、半導体レーザには製造ばらつきにより、通常、発振波長の設計値に対し、最大±５ｎｍ程度のばらつきがある。そのため、本実施例で詳細検討した発振波長の適用範囲は実質的には４０５ｎｍ±５ｎｍ、４４５ｎｍ±５ｎｍ程度の幅を有する。
　以上、本発明のトランジスタの製造方法、トランジスタ、および、表示装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
　なお、本発明は、ａ－Ｓｉ膜を結晶化する光源として半導体発光素子、より具体的には半導体レーザを挙げているが、半導体レーザの代替として、例えば高出力のＬＥＤでもよい。つまり、例えば高出力のＬＥＤを用いても上述した本発明と同様の効果すなわち上述の安定した結晶化を実現できる。したがって、光源として、半導体レーザだけでなく、例えば高出力のＬＥＤを用いた場合も本発明の範囲内に含まれる。
　本発明は、トランジスタの製造方法、トランジスタ、および、表示装置に利用でき、特に、レーザ結晶化プロセスにおいて、非晶質シリコン膜の下部にゲート絶縁膜を介してゲート電極が存在する場合において、安定した結晶化を行えるため、均質なＴＦＴ特性を備える高画質な液晶パネルまたは、有機ＥＬパネル等のＥＬパネルを含む表示装置の製造などに利用できる。
　１　　スイッチングトランジスタ
　２　　駆動トランジスタ
　３　　データ線
　４　　走査線
　５　　電流供給線
　６　　キャパシタンス
　７　　有機ＥＬ素子
　１０，９１０　　絶縁性基板
　１１　　ゲート電極
　１２，２３　　ゲート絶縁膜
　１３，１５　　非晶質シリコン膜
　１４　　結晶質シリコン膜
　１６　　ｎ＋シリコン膜
　１７　　ソース・ドレイン電極
　１００，２００　　薄膜トランジスタ
　８０１，８０２，８０３，８０４，８０５　　膜
　９０９　　ガラス基板
　９１１　　金属膜
　９１２　　ＳｉＯ２膜
　９１３　　ａ－Ｓｉ膜
　１０００　　有機ＥＬ表示装置
 

Claims (12)

  1. 　絶縁性の基板上に、ゲート電極に用いる金属膜を形成する第１の工程と、
    　前記金属膜を覆うように、絶縁膜を形成する第２の工程と、
    　前記絶縁膜上に、２５ｎｍ以上５５ｎｍ以下の範囲の膜厚を有する第１の非晶質シリコン膜を形成する第３の工程と、
    　前記第１の非晶質シリコン膜に、４００ｎｍ以上４４５ｎｍ以下の範囲の波長を有する光を直接照射し、前記第１の非晶質シリコン膜を結晶シリコン膜に変化させる第４の工程と、
    　前記結晶シリコン膜上に第２の非晶質シリコン膜を形成し、前記結晶シリコン膜と前記第２の非晶質シリコンとで構成されるチャネル層を形成する第５の工程と、
    　前記チャネル層の上方に、ソース電極およびドレイン電極に用いる金属膜を形成する第６の工程とを含む、
    　トランジスタの製造方法。
  2. 　前記第４の工程において、
    　前記光は、４０５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜であり、
    　前記絶縁膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とすると、
    　６０ｎｍ≦ｔ１≦１１３ｎｍの場合、
    　－４Ｅ－７×ｔ１４＋０．０００１×ｔ１３－０．０１２８×ｔ１２＋０．５８９２×ｔ１＋１７．０９≦ｔ２≦５５ｎｍを満たし、
    　１１３ｎｍ＜ｔ１≦１４０ｎｍの場合、
    　２５ｎｍ≦ｔ２≦５５ｎｍを満たし、
    　１４０ｎｍ＜ｔ１≦２００ｎｍの場合、
    　－１Ｅ－６×ｔ１４＋０．０００９×ｔ１３－０．０２３０８×ｔ１２＋２７．７２５×ｔ１－１２１７．７≦ｔ２≦５５ｎｍを満たす、
    　請求項１に記載のトランジスタの製造方法。
  3. 　前記第４の工程において、
    　前記光は、４４５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜であり、
    　前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とすると、
    　６０ｎｍ≦ｔ１≦１１０ｎｍの場合、
    　１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０５１３×ｔ１２－２．７５５６×ｔ１＋８６．８３８≦ｔ２≦１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０４６３×ｔ１２－２．７６２８×ｔ１＋９８．８、又は、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、
    　１１０ｎｍ＜ｔ１≦１２４．１ｎｍの場合、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、
    　１２４．１ｎｍ＜ｔ１≦１３０ｎｍの場合、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、
    　－０．０１２７×ｔ１４＋６．４９７３×ｔ１３－１２４７．９×ｔ１２＋１０６５２４×ｔ１－３Ｅ＋０６≦ｔ２≦５５ｎｍを満たし、
    　１３０ｎｍ＜ｔ１≦１４０ｎｍの場合、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、
    　－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、
    　１４０ｎｍ＜ｔ１＜１６０ｎｍの場合、
    　－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、
    　１６０ｎｍ≦ｔ１≦１７０ｎｍの場合、
    　１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦５５ｎｍを満たし、
    　１７０ｎｍ＜ｔ１≦２００ｎｍの場合、
    　１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦１Ｅ－５×ｔ１４－０．０１０３×ｔ１３＋２．９７０１×ｔ１２－３８０．７８×ｔ１＋１８３９４、又は、
    　－２Ｅ－０５×ｔ１４＋０．０１７８×ｔ１３－４．９９２５×ｔ１２＋６２３．３３×ｔ１－２９１１８≦ｔ２≦５５ｎｍを満たす、
    　請求項１に記載のトランジスタの製造方法。
  4. 　前記第４の工程において、
    　前記光は、４０５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、
    　前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
    　ｔ３＝－１．８ｔ１＋２１６を満たし、
    　かつ、
    　３０ｎｍ≦ｔ１≦３５．９ｎｍの場合、
    　２５ｎｍ≦ｔ２≦５５ｎｍを満たし、
    　３５．９ｎｍ＜ｔ１≦７５ｎｍの場合、
    　２Ｅ－７×ｔ１５－７Ｅ－５×ｔ１４＋０．００８８×ｔ１３－０．５１９３×ｔ１２＋１５．２５５×ｔ１－１５２．１≦ｔ２≦５５ｎｍを満たし、
    　７５ｎｍ＜ｔ１≦１０９．５ｎｍの場合、
    　－９Ｅ－６×ｔ１４＋０．００３１×ｔ１３－０．３９３８×ｔ１２＋２２．４１７×ｔ１－４５０．２６≦ｔ２≦５５ｎｍを満たし、
    　１０９．５ｎｍ＜ｔ１≦１２０ｎｍの場合、
    　２５ｎｍ≦ｔ２≦５５ｎｍを満たす、
    　請求項１に記載のトランジスタの製造方法。
  5. 　前記第４の工程において、
    　前記光は、４４５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、
    　前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
    　ｔ３＝－１．８ｔ１＋２１６を満たし、
    　かつ、
    　３０ｎｍ≦ｔ１≦６８．９ｎｍの場合、
    　－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１Ｅ－５×ｔ１４＋０．００２９×ｔ１３－０．２２６６×ｔ１２＋７．４９２８×ｔ１－５８．２９７、又は、
    　－２Ｅ－０５×ｔ１４＋０．００３×ｔ１３－０．２２５９×ｔ１２＋７．８１１６×ｔ１－５９．４６４≦ｔ２≦５５ｎｍを満たし、
    　６８．９ｎｍ＜ｔ１≦８５ｎｍの場合、
    　－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦５５ｎｍを満たし、
    　８５ｎｍ＜ｔ１≦８７．５ｎｍの場合、
    　－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１．１８５６×ｔ１＋１３６．２３、又は、
    　－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、
    　８７．５ｎｍ＜ｔ１≦１０１．６ｎｍの場合、
    　－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、
    　１０１．６ｎｍ＜ｔ１≦１２０ｎｍの場合、
    　－０．０００５×ｔ１４＋０．２２７９×ｔ１３－３７．１６×ｔ１２＋２６８５．５×ｔ１－７２５３７≦ｔ２≦０．０００７×ｔ１４－０．３２１４×ｔ１３＋５３．０１８×ｔ１２－３８８３．９×ｔ１＋１０６６１３、又は、
    　－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たす、
    　請求項１に記載のトランジスタの製造方法。
  6. 　ボトムゲート型のトランジスタであって、
    　請求項１～５のいずれか１項に記載の製造方法で形成される、
    　トランジスタ。
  7. 　液晶パネルまたは有機ＥＬパネルを含む表示装置であって、
    　請求項１～５のいずれか１項に記載の製造方法で形成されるトランジスタを備え、
    　前記トランジスタは、前記液晶パネルまたは有機ＥＬパネルを駆動させる、
    　表示装置。
  8. 　絶縁性の基板上に形成された金属膜を準備する第１の工程と、
    　前記金属膜上に、絶縁膜を形成する第２の工程と、
    　前記絶縁膜上に、２５ｎｍ以上５５ｎｍ以下の範囲の膜厚を有する非晶質シリコン膜を形成する第３の工程と、
    　前記非晶質シリコン膜に、紫から青色領域の波長を有する光を直接照射することにより、前記非晶質シリコン膜を結晶シリコン膜に変化させる第４の工程とを含む、
    　結晶シリコン膜の製造方法。
  9. 　前記第４の工程において、
    　前記光は、４０５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜であり、
    　前記絶縁膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とすると、
    　６０ｎｍ≦ｔ１≦１１３ｎｍの場合、
    　－４Ｅ－７×ｔ１４＋０．０００１×ｔ１３－０．０１２８×ｔ１２＋０．５８９２×ｔ１＋１７．０９≦ｔ２≦５５ｎｍを満たし、
    　１１３ｎｍ＜ｔ１≦１４０ｎｍの場合、
    　２５ｎｍ≦ｔ２≦５５ｎｍを満たし、
    　－１Ｅ－６×ｔ１４＋０．０００９×ｔ１３－０．０２３０８×ｔ１２＋２７．７２５×ｔ１－１２１７．７≦ｔ２≦５５ｎｍを満たす、
    　請求項８に記載の結晶シリコン膜の製造方法。
  10. 　前記第４の工程において、
    　前記光は、４４５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜であり、
    　前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とすると、
    　６０ｎｍ≦ｔ１≦１１０ｎｍの場合、
    　１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０５１３×ｔ１２－２．７５５６×ｔ１＋８６．８３８≦ｔ２≦１Ｅ－６×ｔ１４－０．０００４×ｔ１３＋０．０４６３×ｔ１２－２．７６２８×ｔ１＋９８．８、又は、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、
    　１１０ｎｍ＜ｔ１≦１２４．１ｎｍの場合、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍを満たし、
    　１２４．１ｎｍ＜ｔ１≦１３０ｎｍの場合、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、
    　－０．０１２７×ｔ１４＋６．４９７３×ｔ１３－１２４７．９×ｔ１２＋１０６５２４×ｔ１－３Ｅ＋０６≦ｔ２≦５５ｎｍを満たし、
    　１３０ｎｍ＜ｔ１≦１４０ｎｍの場合、
    　－３Ｅ－７×ｔ１４＋９Ｅ－０５×ｔ１３－０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４－０．９４７×ｔ１３＋１８７．８５×ｔ１２－１６５５６×ｔ１＋５４７１１５、又は、
    　－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、
    　１４０ｎｍ＜ｔ１＜１６０ｎｍの場合、
    　－７Ｅ－０６×ｔ１４＋０．００４２×ｔ１３－０．９４３７×ｔ１２＋９５．０４５×ｔ１－３５２９．６≦ｔ２≦５５ｎｍを満たし、
    　１６０ｎｍ≦ｔ１≦１７０ｎｍの場合、
    　１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦５５ｎｍを満たし、
    　１７０ｎｍ＜ｔ１≦２００ｎｍの場合、
    　１Ｅ－６×ｔ１４－０．０００９×ｔ１３＋０．２４１４×ｔ１２－２８．７６４×ｔ１＋１３３２．２≦ｔ２≦１Ｅ－５×ｔ１４－０．０１０３×ｔ１３＋２．９７０１×ｔ１２－３８０．７８×ｔ１＋１８３９４、又は、
    　－２Ｅ－０５×ｔ１４＋０．０１７８×ｔ１３－４．９９２５×ｔ１２＋６２３．３３×ｔ１－２９１１８≦ｔ２≦５５ｎｍを満たす、
    　請求項８に記載の結晶シリコン膜の製造方法。
  11. 　前記第４の工程において、
    　前記光は、４０５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、
    　前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
    　ｔ３＝－１．８ｔ１＋２１６を満たし、
    　かつ、
    　３０ｎｍ≦ｔ１≦３５．９ｎｍの場合、
    　２５ｎｍ≦ｔ２≦５５ｎｍを満たし、
    　３５．９ｎｍ＜ｔ１≦７５ｎｍの場合、
    　２Ｅ－７×ｔ１５－７Ｅ－５×ｔ１４＋０．００８８×ｔ１３－０．５１９３×ｔ１２＋１５．２５５×ｔ１－１５２．１≦ｔ２≦５５ｎｍを満たし、
    　７５ｎｍ＜ｔ１≦１０９．５ｎｍの場合、
    　－９Ｅ－６×ｔ１４＋０．００３１×ｔ１３－０．３９３８×ｔ１２＋２２．４１７×ｔ１－４５０．２６≦ｔ２≦５５ｎｍを満たし、
    　１０９．５ｎｍ＜ｔ１≦１２０ｎｍの場合、
    　２５ｎｍ≦ｔ２≦５５ｎｍを満たす、
    　請求項８に記載の結晶シリコン膜の製造方法。
  12. 　前記第４の工程において、
    　前記光は、４４５ｎｍの波長を有し、
    　前記絶縁膜は、シリコン酸化膜およびシリコン窒化膜の積層膜であり、
    　前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
    　ｔ３＝－１．８ｔ１＋２１６を満たし、
    　かつ、
    　３０ｎｍ≦ｔ１≦６８．９ｎｍの場合、
    　－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１Ｅ－５×ｔ１４＋０．００２９×ｔ１３－０．２２６６×ｔ１２＋７．４９２８×ｔ１－５８．２９７、又は、
    　－２Ｅ－０５×ｔ１４＋０．００３×ｔ１３－０．２２５９×ｔ１２＋７．８１１６×ｔ１－５９．４６４≦ｔ２≦５５ｎｍを満たし、
    　６８．９ｎｍ＜ｔ１≦８５ｎｍの場合、
    　－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦５５ｎｍを満たし、
    　８５ｎｍ＜ｔ１≦８７．５ｎｍの場合、
    　－１Ｅ－７×ｔ１４＋５Ｅ－０５×ｔ１３－０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦－１．１８５６×ｔ１＋１３６．２３、又は、
    　－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、
    　８７．５ｎｍ＜ｔ１≦１０１．６ｎｍの場合、
    　－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たし、
    　１０１．６ｎｍ＜ｔ１≦１２０ｎｍの場合、
    　－０．０００５×ｔ１４＋０．２２７９×ｔ１３－３７．１６×ｔ１２＋２６８５．５×ｔ１－７２５３７≦ｔ２≦０．０００７×ｔ１４－０．３２１４×ｔ１３＋５３．０１８×ｔ１２－３８８３．９×ｔ１＋１０６６１３、又は、
    　－６Ｅ－０６×ｔ１４＋０．００２１×ｔ１３－０．３０１６×ｔ１２＋２１．２７４×ｔ１－５７２．７５≦ｔ２≦５５ｎｍを満たす、
    　請求項８に記載の結晶シリコン膜の製造方法。
     
     
PCT/JP2011/006157 2010-11-02 2011-11-02 トランジスタの製造方法、トランジスタ、および、表示装置 WO2012060104A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-245789 2010-11-02
JP2010245789A JP2014017278A (ja) 2010-11-02 2010-11-02 半導体装置の製造方法、およびそれを用いた薄膜トランジスタ

Publications (1)

Publication Number Publication Date
WO2012060104A1 true WO2012060104A1 (ja) 2012-05-10

Family

ID=46024229

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/006157 WO2012060104A1 (ja) 2010-11-02 2011-11-02 トランジスタの製造方法、トランジスタ、および、表示装置

Country Status (2)

Country Link
JP (1) JP2014017278A (ja)
WO (1) WO2012060104A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
JP2003347207A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体装置
JP2004349635A (ja) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd レーザアニール方法及び装置
JP2009111206A (ja) * 2007-10-31 2009-05-21 Fujifilm Corp レーザアニール方法
JP2009218524A (ja) * 2008-03-13 2009-09-24 Hitachi Displays Ltd 平面表示装置の製造方法および平面表示装置
JP2010056433A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 平面表示装置の製造方法
JP2010147368A (ja) * 2008-12-22 2010-07-01 Seiko Epson Corp 表示装置、電子機器および表示装置の製造方法
JP2010199116A (ja) * 2009-02-23 2010-09-09 Mitsubishi Electric Corp 薄膜トランジスタ、その製造方法、表示装置、及び半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
JP2003347207A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体装置
JP2004349635A (ja) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd レーザアニール方法及び装置
JP2009111206A (ja) * 2007-10-31 2009-05-21 Fujifilm Corp レーザアニール方法
JP2009218524A (ja) * 2008-03-13 2009-09-24 Hitachi Displays Ltd 平面表示装置の製造方法および平面表示装置
JP2010056433A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 平面表示装置の製造方法
JP2010147368A (ja) * 2008-12-22 2010-07-01 Seiko Epson Corp 表示装置、電子機器および表示装置の製造方法
JP2010199116A (ja) * 2009-02-23 2010-09-09 Mitsubishi Electric Corp 薄膜トランジスタ、その製造方法、表示装置、及び半導体装置

Also Published As

Publication number Publication date
JP2014017278A (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
US9929274B2 (en) Thin-film transistor, method for fabricating thin-film transistor, and display device
US8865529B2 (en) Thin-film transistor device manufacturing method, thin-film transistor device, and display device
US7960295B2 (en) Film transistor and method for fabricating the same
US8785302B2 (en) Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film
US8912054B2 (en) Thin-film semiconductor device and method of manufacturing the same
JP2012114131A (ja) 薄膜トランジスタ、その製造方法、および表示装置
JP2020004860A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US8679907B2 (en) Thin-film transistor array manufacturing method, thin-film transistor array, and display device
WO2012153365A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
WO2012098575A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置
US8530900B2 (en) Method for selectively forming crystalline silicon layer regions above gate electrodes
JP2013161963A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、及び表示装置
WO2012060104A1 (ja) トランジスタの製造方法、トランジスタ、および、表示装置
JP2013232548A (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
WO2012114379A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20100065739A (ko) 전자 디바이스의 제조방법
WO2013018126A1 (ja) 薄膜トランジスタ及びその製造方法
WO2013018123A1 (ja) 薄膜トランジスタ及びその製造方法
JPWO2013030865A1 (ja) 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイおよび表示装置
JPWO2013005250A1 (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
JPWO2013069045A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
JPWO2013080248A1 (ja) 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイ及び表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11837758

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11837758

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP