KR20100130523A - 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 - Google Patents

폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20100130523A
KR20100130523A KR1020090049260A KR20090049260A KR20100130523A KR 20100130523 A KR20100130523 A KR 20100130523A KR 1020090049260 A KR1020090049260 A KR 1020090049260A KR 20090049260 A KR20090049260 A KR 20090049260A KR 20100130523 A KR20100130523 A KR 20100130523A
Authority
KR
South Korea
Prior art keywords
layer
gate
polysilicon
forming
drain
Prior art date
Application number
KR1020090049260A
Other languages
English (en)
Inventor
서현식
강임국
배종욱
김용엽
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090049260A priority Critical patent/KR20100130523A/ko
Publication of KR20100130523A publication Critical patent/KR20100130523A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순차적으로 순수 비정질 실리콘층과 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와; 상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘층을 폴리실리콘층으로 미세결정화하는 단계와; 상기 금속층과 보조금속층과 폴리실리콘층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 상기 게이트 절연막 위로 순차적으로 폴리실리콘의 액티브층과 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 산소 플라즈마 처리하여 절연특성을 갖는 티타늄 산화막으로 변형시키는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 상기 티타늄 산화막 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법 및 이러한 제조 방법에 의해 제조된 어레이 기판을 제공한다.
어레이기판, 폴리실리콘, 액티브층, DPSS레이저, 산화막

Description

폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법{Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same}
본 발명은 어레이 기판에 관한 것으로, 특히 이동도 특성이 우수하고 폴리실리콘을 액티브층 일부로 하는 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조 방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티 브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 제어하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구비되고 있다.
한편, 어레이 기판에 있어서 가장 중요한 구성요소로는 각 화소영역별로 형성되며, 게이트 배선과 데이터 배선 및 화소전극과 동시에 연결됨으로써 선택적, 주기적으로 신호전압을 상기 화소전극에 인가시키는 역할을 하는 박막트랜지스터를 들 수 있다.
이러한 스위칭 소자로서의 역할을 하는 박막트랜지스터의 단면 구조에 대해 도 1을 참조하여 설명한다.
도 1은 전술한 종래의 어레이 기판 내의 박막트랜지스터가 형성된 부분을 포함하는 하나의 화소영역에 대한 단면도이다.
투명한 절연기판(1) 상에 화소영역(P) 내의 스위칭 영역(TrA)에 대응하여 게 이트 전극(3)이 형성되어 있으며, 상기 게이트 전극(3) 상부로 전면에 게이트 절연막(6)이 형성되어 있다. 또한 상기 게이트 절연막(6) 위로 상기 게이트 전극(3)에 대응하여 순수 비정질 실리콘으로 이루어진 액티브층(10a)과, 그 위로 서로 이격하는 형태로써 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹콘택층(10b)으로 구성된 반도체층(10)이 형성되어 있다.
또한, 상기 서로 이격하며 그 하부의 액티브층(10a)을 노출시키며 형성된 오믹콘택층(10b) 위로는 각각 상기 오믹콘택층(10b)과 접촉하며 서로 이격하여 상기 게이트 전극(10)에 대응하는 액티브층(10a)을 노출시키며 소스 전극(13) 및 드레인 전극(16)이 형성되어 있다.
기판(1) 위로 이렇게 순차 적층된 상기 게이트 전극(3)과 게이트 절연막(6)과 반도체층(10)과 서로 이격하는 소스 및 드레인 전극(13, 16)은 박막트랜지스터(Tr)를 이루고 있다.
이러한 구조를 갖는 박막트랜지스터(Tr) 위로는 전면에 상기 드레인 전극(16) 일부를 노출시키는 드레인 콘택홀(23)을 갖는 보호층(20)이 형성되어 있으며, 상기 보호층(20) 상부에는 각 화소영역(P) 별로 상기 드레인 콘택홀(23)을 통해 상기 드레인 전극(16)과 접촉하는 화소전극(26)이 형성되고 있다. 또한, 상기 게이트 전극(3)이 형성된 동일한 층에 상기 게이트 전극(3)과 연결되는 게이트 배선(미도시)과, 상기 소스 및 드레인 전극(13, 16)이 형성된 동일한 층에 상기 소스 전극(13)과 연결되는 데이터 배선(미도시)이 더욱 형성됨으로써 어레이 기판(1)을 이루고 있다.
하지만, 종래의 어레이 기판에 있어서 일반적으로 구성하는 박막트랜지스터의 경우, 상기 액티브층(10a)은 순수 비정질 실리콘을 이용하고 있음을 알 수 있다. 이러한 순수 비정질 실리콘을 이용하여 액티브층(10a)을 형성할 경우, 상기 순수 비정질 실리콘은 원자 배열이 무질서하기 때문에 빛 조사나 전기장 인가 시 준 안정 상태로 변화되어 박막트랜지스터 소자로 활용 시 안정성이 문제가 되고 있으며, 채널 내부에서 캐리어의 이동도가 0.1㎠/V·s∼1.0㎠/V·s로 가 낮아 이를 구동회로용 소자로 사용하는 데는 어려움이 있다.
이러한 문제를 해결하고자 ELA(Eximer Laser Annealing)을 통한 결정화 공정 진행에 의해 순수 비정질 실리콘의 반도체층을 폴리실리콘의 반도체층으로 결정화함으로써 폴리실리콘을 액티브층으로 이용한 박막트랜지스터를 제조하는 방법이 제안되고 있다.
하지만 이러한 ELA의 결정화 공정을 통한 폴리실리콘을 반도체층으로 이용하는 박막트랜지스터를 포함하는 어레이 기판 제조에는 도 2(종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 어레이 기판에 있어 상기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도)를 참조하면, 고농도의 불순물을 포함하는 n+영역(35b) 또는 p+영역(미도시)의 형성을 필요로 하는 바, 이들 n+영역(35b) 또는 p+영역(미도시) 형성을 위한 도핑 공정이 요구되며, 이러한 도핑공정 진행을 위해 이온 인플란트 장비가 추가적으로 필요하다. 이 경우, 제조 비용 상승을 초래하며, 신규 장비 추가에 의한 어레이 기판(30) 제조를 위해 제조 라인을 새롭게 구성해야 하는 문제가 발생하고 있다.
또한, 이러한 폴리실리콘을 반도체층(35)으로 하는 어레이 기판(30)은, 이에 형성된 박막트랜지스터(Tr)가, 순수 폴리실리콘 영역(35a)과, n+영역(35b) 또는 p+영역으로 구성된 반도체층(35)과, 게이트 절연막(38)과, 게이트 전극(39)과, 상기 n+영역(35b) 또는 p+영역(미도시)을 노출시키는 제 1 콘택홀(43, 44)을 갖는 층간절연막(41)과, 상기 제 1 콘택홀(43, 44)을 통해 상기 n+영역(35b) 또는 p+영역(미도시)과 각각 접촉하며 이격하는 소스 및 드레인 전극(50, 52)과, 상기 드레인 전극(52)을 노출시키는 드레인 콘택홀(56)을 갖는 보호층(55)과, 상기 드레인 전극(52)과 접촉하는 화소전극(58)의 적층 구조를 갖는다.
따라서, 순수 비정질 실리콘을 액티브층(도1의 10a)으로 하는 박막트랜지스터(도 1의 Tr) 대비 그 적층 구조가 복잡하여 복잡한 제조 단계를 거쳐야함으로 제조비용의 상승으로 인해 생산성이 저하되는 문제가 발생하고 있다.
또한, ELA을 통한 결정화 공정에 이용되는 레이저 장치는 엑시머 레이저 장치로서 가스 매질에 의해 308nm파장을 갖는 레이저 빔을 생성시키고 있다. 하지만, 레이저 빔을 발생시키는 소스 매질로 가스를 이용함으로써 순수 비정질 실리콘을 용융시키기 위한 최적의 파워를 갖는 레이저 빔을 생성하는데 있어, 실질적으로 생성된 레이저 빔은 그 에너지 밀도의 오차범위가 매우 커, 비정질 실리콘층에 조사 시 위치별로 조사된 레이저 빔의 에너지 밀도 차이가 많이 발생함으로써 박막트랜지스터 자체의 특성 차이에 의해 줄무늬 얼룩이 발생하여 표시품질을 저하시키는 문제가 발생하고 있다.
더욱이, 유기전계 발광소자에 이용되는 어레이 기판의 경우, 액정표시장치의 전압 구동과는 달리 박막트랜지스터 특히, 구동 박막트랜지스터에 흐르는 전류에 의해 구동된다. 따라서 유기전계 발광소자의 구동을 위한 소자인 구동 박막트랜지스터의 경우, 특히 안정성(stability)이 요구되며, 이를 충족시키기 위해서는 폴리실리콘을 반도체층으로 하여 박막트랜지스터를 제조하는 것이나, ELA 결정화를 포함하는 제조 방법에 제조되는 경우 박막트랜지스터의 균일성(uniformity)에 많은 오차가 발생하게 된다.
따라서, 비록 이동도와 소자 안정성이 쳐지지만, 제조공정이 간단하고 제조 시 균일성이 우수한 비정질 실리콘을 액티브층으로 하는 박막트랜지스터와, 소자 안정성 및 이동도 특성은 우수하나 제조 공정이 복잡하고 제조비용이 높은 폴리실리콘을 반도체층으로 하는 박막트랜지스터의 장점을 갖는 새로운 형태의 박막트랜지스터를 포함하는 어레이 기판이 요구되고 있다.
이에 부응하여 최근에는 몰리브덴으로 이루어진 보조금속층을 개재하여 레이저 빔을 조사함으로써 순수 비정질 실리콘층의 미세 결정화를 통해 폴리실리콘층을 형성하고, 이러한 미세결정화된 폴리실리콘층을 패터닝하여 이를 액티브층으로 이용하는 박막트랜지스터를 구비한 것을 특징으로 하는 어레이 기판 및 이의 제조 방법에 제안되었다.
도 3a 내지 3f는 종래의 또 다른 폴리실리콘의 액티브층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
도 3a에 도시한 바와 같이, 투명한 기판(60) 상에 금속물질을 증착하여 제 1 금속층(미도시)을 형성하고 이를 패터닝함으로써 일 방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 상기 게이트 배선(미도시)과 연결된 게이트 전극(62)을 형성한다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(62)이 형성된 상기 기판(60)의 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(64)을 형성한다.
이후 연속하여 상기 게이트 절연막(64) 위로 순수 비정질 실리콘을 증착함으로써 순수 비정질 실리콘층(66)을 형성하고, 상기 순수 비정질 실리콘층(66) 위로 몰리브덴(Mo)을 증착함으로써 결정화 공정 진행시 상기 순수 비정질 실리콘층(66)에 고른 열전달을 위한 결정화 보조금속층(68)을 형성한다.
다음, 상기 보조금속층(68)이 형성된 기판(60)에 레이저 장치(95)를 이용하여 레이저 빔(LB)을 조사함으로써 상기 순수 비정질 실리콘층(66)을 결정화하여 폴리실리콘층(67)을 이루도록 한다. 이때 상기 레이저 빔은 상기 보조금속층에 조사됨으로써 상기 보조금속층(68)의 의해 열에너지기 고르게 상기 순수 비정질 실리콘층(66)으로 균일하게 전달됨으로써 상기 순수 비정질 실리콘층(66)이 미세 결정화되어 최종적으로 폴리실리콘층(67)을 이루게 된다.
하지만, 이러한 몰리브덴(Mo)으로 이루어진 보조금속층(68)을 개재하여 레이저 빔(LB)을 조사하는 경우, 도 3b에 도시한 바와 같이, 하부의 순수 비정질 실리콘층(도 3a의 66)에 고른 열전달이 이루어짐으로써 줄무늬 등이 발생하지 않지만, 상기 보조금속층(68)과 상기 폴리실리콘층(67)의 계면에 도전성 특징을 갖는 실리사이드층(70)이 자연적으로 형성되게 된다.
이러한 보조금속층(68)을 개재하여 레이저 빔 조자를 통해 이루어지는 순수 비정질 실리콘층(도 3a의 66)의 결정화는 상기 보조금속층(68)과 폴리실리콘층(67) 사이의 계면에 형성되는 실리사이드층(70)을 제거해야 한다.
따라서, 도 3c에 도시한 바와 같이, 상기 보조금속층(도 3b의 68)을 식각하여 제거함으로써 상기 실리사이드층(도 3b의 70)을 노출시키고, 노출된 상기 실리사이드층(도 3b의 70)에 대해 건식식각을 진행함으로써 상기 실리사이드층(도 3b의 70)을 제거한다.
이후, 상기 도 3d에 도시한 바와같이, 상기 실리사이트층(도 3b의 70)에 제거됨으로써 노출된 폴리실리콘층(67) 위로 금속물질을 증착하여 제 2 금속층(72)을 형성하고, 도 3e에 도시한 바와같이, 상기 제 2 금속층(도 3d의 72)과 그 하부의 폴리실리콘층(도 3d의 67)을 패터닝함으로서 데이터 배선(미도시)과, 서로 이격하는 소스 및 드레인 전극(74, 76)을 형성한다.
다음, 도 3f에 도시한 바와같이, 상기 소스 및 드레인 전극(74, 76) 위로 상기 드레인 전극(76)을 노출시키는 드레인 콘택홀(79)을 갖는 보호층(78)을 형성한다. 연속하여 상기 보호층(78) 위로 투명도전성 물질을 증착하고 이를 패터닝함으로써 상기 드레인 콘택홀(79)을 통해 상기 드레인 전극(76)과 접촉하는 화소전극(82)을 형성함으로써 어레인 기판(60)을 완성하게 된다.
하지만, 전술한 종래의 보조금속층과 레이저 장치를 이용한 미세결정화에 의 한 폴리실리콘의 액티브층을 포함하는 어레이 기판의 제조는 보조금속층과 폴리실리콘층의 계면에 자연적으로 발생하는 실리사이드층의 제거를 위해 보조금속층의 식각과 상기 실리사이드층의 식각 공정을 반드시 진행해야 하므로 비록 도핑 등을 필요로 하는 어레이 기판의 제조방법보다는 덜 복잡하지만, 여전히 제조 방법상의 개선의 여지가 있으며, 실리사이드층의 제거를 위해 건식식각을 진행함으로써 상기 실리사이트층 하부에 위치하는 폴리실리콘층에 영향을 주게 되어 폴리실리콘층의 두께 등이 얇아지게 되는 등의 문제를 발생하고 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 추가적인 이온 인플란트 장비 도입없이 비정질 실리콘을 레이저 빔의 에너지 밀도 오차범위가 작아 안정적인 레이저 장치를 이용하여 결정화함으로써 우수한 소자 특성과 높은 이동도 및 신뢰성을 갖고 그 구조가 단순한 박막트랜지스터를 구비한 어레이 기판의 제조방법을 제공하는 것을 제 1 목적으로 한다.
종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 어레이 기판의 제조 방법 대비 이온 도핑 단계를 생략함으로써 제조 공정을 단순화하여 생산성을 향상시키는 것을 제 2 목적으로 한다.
또한, 이온 도핑을 위한 별도의 추가적인 이온 인플란트 장비를 도입하지 않음으로 제조비용을 절감하는 것을 제 3 목적으로 한다.
나아가 보조금속층를 개재한 레이저 빔 조사에 의한 비정질 실리콘층의 미세결정화를 통한 폴리실리콘층 형성 시 계면에서 실리사이드가 형성되지 않도록 함으로써 별도의 실리사이드층의 제거 공정을 필요로 하지 않으며, 보조금속층 자체를 패터닝하여 이를 데이터 배선과 소스 및 드레인 전극으로 이용함으로써 종래의 보조금속층과 레이저 장치를 이용한 미세결정화를 포함하는 어레이 기판의 제조 방법대비 제조 공정을 더욱 단순화하여 생산성을 극대화시키는 것을 제 4 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순차적으로 순수 비정질 실리콘층과 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와; 상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘층을 폴리실리콘층으로 미세결정화하는 단계와; 상기 금속층과 보조금속층과 폴리실리콘층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 상기 게이트 절연막 위로 순차적으로 폴리실리콘의 액티브층과 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 산소 플라즈마 처리하여 절연특성을 갖는 티타늄 산화막으로 변형시키는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 상기 티타늄 산화막 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘패턴을 형성하는 단계와; 상기 순수 비정질 실리콘 패턴 위로 전면에 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와; 상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘 패턴을 폴리실리콘의 액티브층을 이루도록 미세결정화하는 단계와; 상기 금속층과 보조금속층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 폴리실리콘의 액티브층 위로 순차적으로 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 산소 플라즈마 처리하여 절연특성을 갖는 티타늄 산화막으로 변형시키는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 상기 티타늄 산화막 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순차적으로 순수 비정질 실리콘층과 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와; 상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘층을 폴리실리콘층으로 미세결정화하는 단계와; 상기 금속층과 보조금속층과 폴리실리콘층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 상기 게이트 절연막 위로 순차적으로 폴리실리콘의 액티브층과 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 제거하여 상기 폴리실리콘의 액티브층을 노출시키는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 노출된 상기 폴리실리콘의 액티브층 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 보조금속패턴의 제거는 상기 폴리실리콘과 반응하지 않는 식각액 또는 식각가스를 이용함 으로써 상기 폴리실리콘의 액티브층은 일정한 두께를 갖는 것이 특징이다.
본 발명의 또 다른 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘패턴을 형성하는 단계와; 상기 순수 비정질 실리콘 패턴 위로 전면에 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와; 상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘 패턴을 폴리실리콘의 액티브층을 이루도록 미세결정화하는 단계와; 상기 금속층과 보조금속층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 폴리실리콘의 액티브층 위로 순차적으로 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 제거하여 상기 폴리실리콘의 액티브층을 노출시키는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 노출된 상기 폴리실리콘의 액티브층 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 보조금속패턴의 제거는 상기 폴리실리콘과 반응하지 않는 식각액 또는 식각가스를 이용함으로써 상기 폴리실리콘의 액티브층은 일정한 두께를 갖는 것이 특징이다.
이때, 상기 폴리실리콘의 액티브층은 500Å 내지 1000Å의 두께를 가지며, 티타늄 또는 티타늄 합금 재질의 상기 보조금속패턴은 50Å 내지 100Å의 두께를 갖도록 형성하는 것이 특징이다.
또한, 상기 티타늄 또는 티타늄 합금의 보조금속층을 형성하기 전에 산소 플라즈마 표면처리를 실시할 수도 있다.
또한, 상기 고체 매질을 갖는 레이저 빔은 700nm 내지 1300nm 의 파장대를 갖는 것이 특징이다.
본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은, 기판 상에 일방향으로 연장하며 형성된 게이트 배선과 상기 게이트 배선과 연결되며 형성된 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 일정한 제 1 두께를 가지며 형성된 폴리실리콘의 액티브층과; 상기 폴리실리콘의 액티브층 위로 제 2 두께를 가지며 형성된 보조금속패턴과; 상기 보조금속패턴 위로 상기 보조패턴의 중앙부를 노출시키며 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 게이트 절연막 위로 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하며 형성된 데이터 배선과; 상기 소스 및 드레인 전극과 데이터 배선 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소전극을 포함하며, 상기 보조금속패턴은 상기 소스 및 드레인 전극과 각각 접촉하는 제 1 영역과, 상기 소스 및 드레인 전극 사이로 노출되는 중앙부의 제 2 영역으로 나뉘며, 상기 제 1 영역은 티 타늄 또는 티타늄 합금으로 이루어져 오믹콘택층을 이루며, 상기 제 2 영역은 상기 티타늄 또는 티타늄 합금이 완전 산화되어 절연특성을 갖는 티타늄 산화막을 이루는 것이 특징이다.
이때, 상기 제 1 두께는 500Å 내지 1000Å이며, 상기 제 2 두께는 50Å 내지 100Å인 것이 바람직하다.
본 발명에 따른 액정표시장치용 어레이 기판은 비정질 실리콘층의 DPSS(Diode Pumped Solid State) 고체 레이저 결정화 공정에 의해 폴리실리콘층으로 결정화하고 이를 반도체층으로 하여 박막트랜지스터를 구성함으로써 비정질 실리콘층의 반도체층을 구비한 박막트랜지스터 대비 이동도 특성을 수십 내지 수 백배 향상시키는 효과가 있다.
또한, 이온 인플란트 장비를 통한 도핑 공정없이 안정적인 박막트랜지스터 특성을 갖게 됨으로써 신규 장비 투자 억제를 통해 제조비용을 저감시키는 효과가 있다.
결정화 공정 시 DPSS 고체 레이저 장치를 이용함으로써 가스를 그 소스로 하는 엑시머 레이저 장치를 이용한 ELA 결정화 공정 대비 레이저 빔의 조사 위치별 에너지 밀도의 오차 범위가 훨씬 작아짐으로써 조사된 레이저 빔의 에너지 밀도차에 의해 발생하는 스캔 얼룩 불량을 방지하는 효과가 있으며, 비교적 균일한 결정화에 의해 균일한 박막트랜지스터 특성 확보가 가능한 장점을 갖는다.
또한, 일반적인 폴리실리콘을 이용한 박막트랜지스터 대비 그 적층 구조가 비정질 실리콘층을 이용한 박막트랜지스터와 같이 단순하여 비교적 간단한 제조 공정을 통해 제조됨으로써 생산성을 향상시키는 효과가 있다.
또한, 종래의 보조금속층를 개재한 레이저 빔 조사에 의한 비정질 실리콘층의 미세결정화를 포함하는 어레이 기판의 제조 방법대비 실리사이드층 제거 공정과 보조금속층의 제거 공정을 필요로 하지 않으므로 공정 단순화를 이룸으로써 더욱더 생산성을 극대화하는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 4a 내지 4j는 본 발명의 제 1 실시예에 따른 폴리실리콘의 액티브층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때 설명의 편의를 위해 박막트랜지스터가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
우선, 도 4a에 도시한 바와 같이, 투명한 기판(101) 상에 제 1 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 선택된 하나의 물질을 증착하여 제 1 금속층(미도시)을 형성한다. 이후, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 식각, 포토레지스트의 스트립(strip) 등 일련의 단위공정을 포함하는 마스크 공정을 진행하여 상기 제 1 금속층(미도시)을 패터닝함으로써 일 방향으로 연장하는 게이트 배선(미도시)을 형 성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(108)을 형성한다.
이때, 상기 제 1 금속층(미도시)을 전술한 제 1 금속물질 중 서로 다른 2개 이상의 금속물질을 연속 증착하여 이중층 이상으로 형성함으로써, 이중충 또는 다중층 구조의 게이트 배선(미도시)과 게이트 전극(미도시)을 형성할 수도 있다. 도면에서는 편의상 단일층 구조를 갖는 게이트 배선(미도시) 및 게이트 전극(108)으로 나타내었다.
다음, 도 4b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(108)이 형성된 상기 기판(101)의 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(112)을 형성한다.
이후 연속하여 상기 게이트 절연막(112) 위로 순수 비정질 실리콘을 증착함으로써 순수 비정질 실리콘층(118)을 형성하고, 상기 순수 비정질 실리콘층(118) 위로 레이저 빔 조사에 의한 결정화 공정 진행시 순수 비정질 실리콘층(118) 더욱 정확히는 폴리실리콘층(도 4c의 119)과의 계면에서 실리사이드를 거의 생성하지 않는 것을 특징으로 하는 티타늄(Ti) 또는 티타늄 합금을 증착함으로써 결정화 공정 진행 시 상기 순수 비정질 실리콘층(118)에 고른 열전달을 위한 결정화 보조금속층(122)을 형성한다. 이때 티타늄(Ti) 또는 티타늄 합금으로 이루어진 상기 보조금속층(122)은 그 두께 50Å 내지 100Å 정도인 것이 바람직하다.
이후, 연속하여 상기 티타늄(Ti) 또는 티타늄 합금으로 이루어진 보조금속 층(122) 위로 저저항 특성을 갖는 제 2 금속물질 예를들면 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 하나를 증착하여 제 2 금속층(128)을 형성한다.
한편, 변형예로서 상기 보조금속층(122)을 형성하기 전, 상기 순수 비정질 실리콘층에 대해 산소 플라즈마 공정을 진행함으로서 상기 순수 비정질 실리콘층(118)의 표면처리를 실시할 수도 있다. 이러한 산소 플라즈마 표면처리에 의해 상기 순수 비정질 실리콘층(118) 표면에는 매우 얇은 5Å 내지 10Å 정도의 산화막(미도시)이 형성되며, 이러한 매우 얇은 두께의 산화막(미도시)은 추후 레이저 빔 조사에 의한 미세결정화 공정 진행시 상기 보조금속층(112)과 폴리실리콘층(도 4c의 119)의 계면에서의 실리사이드 형성을 억제하는 역할을 한다.
하지만, 이러한 보조금속층(122) 형성전의 상기 순수 비정질 실리콘층(118)의 산소 플라즈마 표면처리 공정은 본 발명의 특징상 생략해도 무방하다. 본 발명에 있어서 상기 보조금속층(122)은 순수 비정질 실리콘과 반응하여 실리사이드를 거의 형성하지 않는 티타늄(Ti) 또는 티타늄 합금으로 이루어지기 때문이다.
다음, 도 4c에 도시한 바와 같이, 상기 보조금속층(122)과 제 2 금속층(128)이 형성된 기판(101)에 DPSS(Diode Pumped Solid State) 레이저 장치(190)를 이용하여 레이저 빔(LB)을 조사함으로써 상기 순수 비정질 실리콘층(도 4b의 118)을 미세 결정화하여 폴리실리콘층(119)을 이루도록 한다. 이때, 상기 DPSS 레이저 장치(190)는 레이저 빔(LB)을 발생시키는 매질 소스로 고체 상태의 물질을 이용한 것을 특징으로 한다. 이러한 고체를 소스로 이용한 레이저 장치는 발생되는 레이저 빔(LB)의 단위 면적당 에너지 밀도의 오차가 기체를 매질 소스로서 이용하는 엑시머 레이저 장치를 통해 발생되는 레이저 빔 대비 월등히 작아 결정화 공정 시 조사된 레이저 빔(LB)의 위치별 에너지 밀도 차에 의해 발생하는 줄무늬 얼룩 불량이 거의 발생하지 않는 것이 특징이다. 이때 상기 고체 매질을 이용하여 발생한 레이저 빔(LB)은 700nm 내지 1300nm 파장을 가지며, 상기 제 2 금속층(128)에 조사됨으로써 상기 제 2 금속층(128) 및 그 하부에 위치하는 보조금속층(122)의 의해 열에너지기 고르게 상기 순수 비정질 실리콘층(도 4b의 118)으로 균일하게 전달됨으로써 상기 순수 비정질 실리콘층(도 4b의 118)이 미세 결정화되어 최종적으로 폴리실리콘층(119)을 이루게 된다.
한편, 상기 제 2 금속층(128) 및 보조금속층(122)을 형성하지 않은 상태에서 고체 DPSS 레이저 장치(190)를 이용한 레이저 빔(LB)을 상기 순수 비정질 실리콘층에 직접 조사하는 경우, 레이저 빔이 중첩되어 조사되는 영역에서 결정화 차이로 인해 추후 이러한 부분이 액티브층을 이루게 되면 박막트랜지스터의 특성 차이가 발생하여 표시화상에 줄무늬가 발생하게 된다. 따라서 이러한 문제를 해결하기 위해 본 발명에 있어서는 순수 비정질 실리콘층(도 4b의 118)에 직접 레이저 빔(LB)을 조사하지 않고 상기 제 2 금속층(128) 에 레이저 빔이 조사하여 상기 제 2 금속층(128) 및 그 하부의 보조금속층(122)을 통해 균일한 열에너지가 순수 비정질 실리콘층(도 4b의 118)으로 전달되도록 하여 전면에 걸쳐 미세결정화의 정도차이가 거의 없도록 한 것이 특징이다.
이러한 본 발명의 제 1 실시예에서와 같이, 순수 비정질 실리콘층(도 4b의 118) 위로 티타늄(Ti) 또는 티타늄 합금으로 이루어진 보조금속층(122)과 저저항 금속물질로 이루어진 제 2 금속층(128)을 형성한 후, 레이저 빔(LB)을 조사하여도 상기 보조금속층(122)이 티타늄(Ti) 또는 티타늄 합금으로 이루어지고 있으므로 폴리실리콘층(119)과의 계면에서 도전성 특징을 갖는 실리사이드층이 형성되지 않는 것이 특징이다.
다음, 도 4d에 도시한 바와같이, 상기 제 2 금속층(128) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시)에 대해 빛의 투과영역과 차단영역, 그리고 슬릿형태로 구성되거나 또는 다중의 코팅막을 더욱 구비하여 통과되는 빛량을 조절함으로써 그 빛 투과도가 상기 투과영역보다는 작고 상기 차단영역보다는 큰 반투과영역으로 구성된 노광 마스크(미도시)를 이용하여 회절노광 또는 하프톤 노광을 실시한다.
다음, 상기 노광된 포토레지스트층(미도시)을 현상함으로써 상기 제 2 금속층(128) 위로 데이터 배선(도 4e의 132)이 형성될 부분과, 스위칭 영역(TrA)에 있어 서로 이격하는 소스 및 드레인 전극(도 4f의 135, 138)이 형성될 부분에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴(191a)을 형성하고, 상기 소스 및 드레인 전극(도 3f의 135, 138) 사이의 이격영역을 이루게 될 부분에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴(191b)을 형성한다. 이때, 그 이외의 영역에 대응해서는 상기 포토레지스트층(미도시)은 제거되어 상기 제 2 금속층(128)을 노출시키는 상태가 된다.
다음, 도 4e에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패 턴(191a, 191b) 외부로 노출된 제 2 금속층(도 4d의 128)과 그 하부에 위치한 보조금속층(도 4d의 122) 및 폴리실리콘층(도 4d의 119)을 순차적으로 식각하여 제거함으로써 상기 게이트 절연막(112) 위로 상기 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(132)을 형성하고, 상기 각 스위칭 영역(TrA)에는 서로 동일한 형태를 가지고 순차 중첩된 형태로 상기 데이터 배선(132)과 연결된 상태의 소스 드레인 패턴(129)과 그 하부로 보조금속패턴(123) 및 폴리실리콘의 액티브층(120)을 형성한다. 이때 상기 제 2 금속층(도 3d의 128)과 보조금속층(도 3d의 122)은 서로 다른 식각액을 이용하여 습식식각을 실시함으로써 패터닝 할 수 있으며, 특히 상기 보조금속층(도 3d의 122)은 식각액의 사용없이 건식식각을 진행하여 패터닝 할 수도 있다. 또한 상기 폴리실리콘층(도 4d의 119)은 건식식각을 진행함으로써 패터닝 할 수 있다.
한편, 전술한 바와 같은 공정 특성상 상기 데이터 배선(132) 하부에도 순차 적층된 형태로 각각 상기 소스 드레인 패턴(129) 하부에 형성된 상기 보조금속패턴(123)을 이루는 동일한 물질로 제 1 더미패턴(124)과, 상기 폴리실리콘의 액티브층(120)을 이루는 동일한 물질로써 제 2 더미패턴(121)이 형성된다. 이 경우 상기 제 1 더미패턴(124)은 그 재질이 실질적으로 티타늄(Ti) 또는 티타늄 합금이 되므로 상기 데이터 배선이 장체가 이중층 구조를 이루며 그 하부에 폴리실리콘 재질의 상기 제 2 더미패턴(121)만이 형성된다고 할 수도 있을 것이다.
다음, 도 4f에 도시한 바와 같이, 상기 소스 드레인 패턴(129)과 데이터 배선(132)이 형성된 기판(101)에 대해 애싱(ashing)을 진행하여 상기 제 2 두께를 갖 는 제 2 포토레지스트 패턴(도 4e의 191b)을 제거함으로써 상기 스위칭 영역(TrA)에 있어 상기 소스 드레인 패턴(129)의 중앙부를 노출시킨다. 이때, 상기 애싱(ashing) 진행에 의해 상기 제 1 포토레지스트 패턴(191a)은 그 두께가 줄어들지만 여전히 상기 소스 드레인 패턴(129) 및 데이터 배선(132) 상에 남아있게 된다.
다음, 도 4g에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(191a) 사이로 노출된 상기 소스 드레인 패턴(도 4f의 129)에 대해 습식식각을 진행하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(135, 138)을 형성한다. 이때 상기 소스 전극(135)은 상기 데이터 배선(132)과 연결된 상태가 되며, 상기 서로 이격하는 소스 및 드레인 전극(135, 138) 사이로 상기 보조금속패턴(123)의 일부가 노출되게 된다.
이때 설명의 편의를 위해 상기 보조금속패턴(123) 중 상기 소스 및 드레인 전극(135, 138)에 의해 가려진 부분을 제 1 보조금속패턴(123a), 상기 소스 및 드레인 전극(135, 138) 사이로 노출된 부분을 제 2 보조금속패턴(123b)이라 정의한다.
이 경우, 상기 소스 및 드레인 전극(135, 138) 사이로 노출된 상기 제 2 보조금속패턴(123b)은 상기 소스 드레인 패턴(도 3f의 129)의 식각 진행시 상기 폴리실리콘의 액티브층(120)의 에치스토퍼(etch stopper)로서의 역할을 하게 되는 것이 특징이다. 따라서, 상기 소스 및 드레인 전극(135, 138) 패터닝 시 상기 폴리실리콘의 액티브층(120)은 상기 제 2 보조금속패턴(123b)에 의해 덮혀있는 상태가 되므로 식각액에 노출되지 않음으로써 표면 오염 또는 상기 식각액에 의한 표면 식각 등이 발생하지 않는 것이 특징이다.
다음, 도 4h에 도시한 바와 같이, 상기 소스 및 드레인 전극(135, 138)과 제 1 및 제 2 보조금속패턴(도 3g의 123a, 123b)이 형성된 기판(101)에 대해 스트립(strip)을 진행함으로써 상기 데이터 배선(132)과 소스 및 드레인 전극(135, 138) 상부에 남아있는 상기 제 1 포토레지스트 패턴(도 3g의 191a)을 제거한다.
이후, 상기 제 1 포토레지스트 패턴(도 3g의 191a)이 제거됨으로써 소스 및 드레인 전극(135, 138)이 노출된 기판(101)에 대해 상기 소스 및 드레인 전극(135, 138) 사이로 노출된 상기 티타늄(Ti) 또는 티타늄 합금으로 이루어진 상기 제 2 보조금속패턴(도 3g의 123b)의 특성 변경을 위한 공정을 진행한다.
즉, 상기 소스 및 드레인 전극(135, 138) 사이로 노출된 상기 제 2 보조금속패턴(도 3g의 123b) 부분이 절연특성을 갖는 산화막(126)을 이루도록 하기 위해 산소(O2) 가스 분위기를 갖는 진공의 챔버(미도시) 내에서 플라즈마 처리를 실시한다.
이러한 산소(O2) 플라즈마 공정에 의해 상기 소스 및 드레인 전극(135, 138) 사이로 노출된 부분의 티타늄(Ti) 또는 티타늄 합금으로 이루어진 상기 제 2 보조금속패턴(도 3g의 123b)은 산화티타늄(TiOx)으로 변화됨으로써 절연특성을 갖는 티타늄 산화막(126)을 이루게 된다.
한편, 상기 소스 및 드레인 전극(135, 138)에 의해 가려진 상기 제 1 보조금속패턴(도 4g의 123a)은 상기 산소(O2) 플라즈마 공정을 진행하는 경우 상기 산소(O2) 플라즈마에 노출되지 않음으로써 티타늄(Ti) 또는 티타늄 합금의 상태를 유 지하게 된다. 따라서, 상기 티타늄(Ti) 또는 티타늄 합금 상태를 유지하는 상기 제 1 보조금속패턴(도 3g의 123a)은 상기 폴리실리콘의 액티브층(120)과 소스 및 드레인 전극(135, 138) 사이에 위치하여 오믹콘택층(125)을 이루게 된다.
한편, 전술한 바와같은 일련의 공정을 진행하는 과정에서 미세결정화된 폴리실리콘으로 이루어진 상기 액티브층(120) 중 특히 채널이 형성되는 소스 및 드레인 전극(135, 138) 사이에 위치하는 부분은 상기 소스 및 드레인 전극(135, 138)의 패터닝을 위한 식각액에 노출되지 않으며, 본 발명의 제 1 실시예에 따른 공정 특성상 종래와 같이 불순물 비정질 실리콘으로 이루어지는 서로 이격하는 오믹콘택층 형태를 이루기 위한 상기 오믹콘택층 자체의 패터닝 공정은 진행하지 않으므로 스위칭 영역(TrA) 전역에 걸쳐 일정한 두께를 이루게 된다. 따라서, 그 표면이 식각되는 등의 문제가 발생하지 않으므로 이를 구비한 박막트랜지스터(Tr)가 기판(101) 전면에 있어서 일정한 소자특성을 갖게 된다.
또한, 상기 폴리실리콘의 액티브층(120)은 그 표면에서 식각이 발생할 여지가 없으므로 종래와 같이 식각될 두께를 감안하여 1500Å 내지 1800Å 정도의 두께를 갖도록 형성할 필요없이 채널이 형성되는 액티브층으로서의 역할이 가능한 최적의 두께인 500Å 내지 1000Å 정도가 되도록 형성함으로써 재료 낭비를 줄이며 나아가 증착 시간을 줄일 수 있다.
한편, 전술한 단계까지의 공정 진행에 의해 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(108)과, 게이트 절연막(112)과, 폴리실리콘의 액티브층(120)과, 오믹콘택층(125)과, 서로 이격하는 소스 및 드레인 전극(135, 138)과 티타늄 산화막(126)은 박막트랜지스터(Tr)를 이룬다.
한편, 도면에 나타내지 않았지만, 상기 어레이 기판(101)이 유기전계 발광소자용 어레이 기판으로 이용되는 경우, 상기 데이터 배선(132)과 나란하게 상기 게이트 절연막(112) 위로 상기 데이터 배선(132)과 소정간격 이격하며 전원배선(미도시)이 더욱 형성될 수 있으며, 각 화소영역(P) 내에는 전술한 게이트 배선(미도시) 및 데이터 배선(132)과 연결된 상기 박막트랜지스터(Tr) 이외에 이와 동일한 구조를 가지며 상기 전원배선(미도시)과 상기 박막트랜지스터(Tr)와 연결된 적어도 하나의 구동 박막트랜지스터(미도시)가 상기 화소영역(P) 내에 더욱 형성될 수도 있다.
다음, 도 4i에 도시한 바와 같이, 상기 소스 및 드레인 전극(135, 138)과 데이터 배선(132) 및 티타늄 산화막(126) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들어, 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 전면에 보호층(140)을 형성하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P) 내의 상기 드레인 전극(138)의 일부를 노출시키는 드레인 콘택홀(143)을 형성한다.
다음, 도 4j에 도시한 바와 같이, 상기 드레인 콘택홀(143)이 구비된 보호층(140) 위로 투명 도전성 물질 예를들면 금속물질 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층(미도시)을 형성하 고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P)별로 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(138)과 접촉하는 화소전극(150)을 형성함으로써 본 발명의 실시예에 따른 어레이 기판(101)을 완성한다.
한편, 상기 각 화소영역(P)에 구동 박막트랜지스터(미도시)가 형성되는 경우, 상기 스위칭 영역(TrA)에 형성되는 박막트랜지스터(Tr)는 상기 화소전극(150)과 접촉하지 않고, 대신 상기 구동 박막트랜지스터(미도시)의 드레인 전극(미도시)이 상기 화소전극(150)과 상기 구동 박막트랜지스터(미도시)의 드레인 전극(미도시)을 노출시키며 형성된 드레인 콘택홀(미도시)을 통해 접촉하여 전기적으로 연결되도록 형성한다. 이때 상기 스위칭 영역(TrA)에 형성된 박막트랜지스터(Tr)는 상기 드레인 콘택홀(143)이 형성되지 않고 보호층(150)에 의해 완전히 덮힌 형태가 된다. 또한, 상기 스위칭 영역(TrA)의 박막트랜지스터(Tr)와 상기 구동 박막트랜지스터(미도시)는 서로 전기적으로 연결되도록 구성한다. 이렇게 스위칭 영역(TrA)에 상기 게이트 및 데이터 배선(미도시, 132)과 연결된 박막트랜지스터(Tr)와 화소영역(P)에 구동 박막트랜지스터(미도시)가 형성되는 어레이 기판의 경우 유기전계 발광 소자용 어레이 기판(미도시)을 이루게 된다.
한편, 전술한 제 1 실시예에 있어서는 산소(O2) 플라즈마 공정을 진행하여 소스 및 드레인 전극 사이로 노출된 제 2 보조금속패턴을 티타늄 산화막으로 변형시키는 공정을 진행한 것을 특징으로 하고 있지만, 그 변형예로서 상기 제 2 보조금속패턴은 티타늄 산화막으로 변형시키지 않고 제거할 수도 있다. 이하 본 발명의 제1실시에의 변형예에 따른 어레이 기판의 제조 방법에 대해 설명한다.
도 5a 내지 도 5c는 본 발명의 제 1 실시예의 변형예에 따른 어레이 기판의 제조 단계별 공정 단면도이다. 설명의 편의를 위해 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다. 제 1 실시예의 변형예의 경우 레이저 조사 단계 등은 전술한 제 1 실시예와 동일하게 진행되므로 차별점이 있는 부분 위주로 설명한다.
도 5a에 도시한 바와 같이, 제 1 포토레지스트 패턴(291) 외부로 노출된 상기 소스 드레인 패턴(미도시)을 식각하여 상기 보조금속패턴(223)을 노출시키며 서로 이격하는 소스 및 드레인 전극(235, 238)을 형성한다.
이후, 도 5b에 도시한 바와 같이, 상기 소스 및 드레인 전극(235, 238) 사이로 노출된 상기 보조금속패턴(도 5a의 223)에 대해 식각을 진행함으로써 제거한다. 이 경우 상기 소스 및 드레인 전극(235, 238) 사이로 노출된 보조금속패턴(도 5a의 223)의 제거를 위한 식각은 건식식각이 될 수도 있고 또는 습식식각이 될 수도 있다. 금속재질 특성상 티타늄(Ti) 또는 티타늄 합금은 건식식각과 습식식각을 통해 모두 제거될 수 있기 때문이다. 습식식각을 진행하여 상기 보조금속패턴(도 5a의 223)을 제거하는 경우, 상기 티타늄(Ti) 또는 티타늄 합금과 반응하는 식각액에 대해서는 폴리실리콘은 전혀 반응하지 않으므로 상기 보조금속패턴(도 5a의 223)이 제거됨으로써 상기 폴리실리콘의 액티브층(220) 상기 식각액에 노출된다 하여도 식각 등이 발생하지 않으므로 상기 액티브층(220)의 두께가 줄어드는 현상을 발생하지 않는다. 또한, 건식식각을 진행하여 상기 보조금속패턴(도 5a의 223)을 제거하 는 경우도 이용되는 가스에 상기 폴리실리콘의 액티브층(220)은 거의 반응하지 않으므로 종래와 같이 액티브층의 표면이 손상된다든지 또는 그 두께가 줄어드는 현상은 발생하지 않는다. 종래의 경우 순수 비정질 실리콘의 액티브층 상부에 형성되는 오믹콘택층은 불순물 비정질 실리콘으로 이루어지므로 그 성분이 매우 유사하다. 따라서 소스 및 드레인 전극 사이로 노출된 불순물 비정질 실리콘의 오믹콘택패턴을 건식식각을 실시하여 제거하여 액티브층 상에서 서로 이격하는 오믹콘택층을 형성하는 경우, 상기 오믹콘택 패턴의 패터닝을 위한 건식식각에 영향을 받아 액티브층의 표면이 식각되어 그 두께가 줄어들게 되는 현상이 필연적으로 발생한다. 하지만, 본발명의 제 1 실시예의 변형예의 경우 상기 보조금속패턴(도 5a의 223)은 티타늄(Ti) 또는 티타늄 합금으로 이루어지므로 폴리실리콘과는 전혀 다른 물질이 되며 따라서 이러한 재질의 보조금속패턴(도 5a의 223)의 패터닝을 위한 건식식각에 이용되는 가스에 대해서는 상기 폴리실리콘이 반응하지 않는다. 따라서, 건식식각을 진행한다 하여도 폴리실리콘의 액티브층(220)의 표면이 식각되는 등의 현상은 발생하지 않는다.
한편, 상기 소스 및 드레인 전극 사이로 노출된 부분이 제거되어 서로 이격하는 상기 소스 및 드레인 전극과 중첩하는 부분은 각각 오믹콘택층(225)을 이룬다.
이후, 스트립을 진행하여 상기 소스 및 드레인 전극(235, 238) 상부에 남아있는 제 1 포토레지스트 패턴(도 5a의 291)을 제거한다.
다음, 상기 소스 및 드레인 전극(235, 238)과 노출된 상기 폴리실리콘의 액 티브층(220) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들어, 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 전면에 보호층(240)을 형성하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P) 내의 상기 드레인 전극(138)의 일부를 노출시키는 드레인 콘택홀(243)을 형성한다.
다음, 상기 드레인 콘택홀(243)이 구비된 보호층(240) 위로 투명 도전성 물질 예를들면 금속물질 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P)별로 상기 드레인 콘택홀(243)을 통해 상기 드레인 전극(238)과 접촉하는 화소전극(250)을 형성함으로써 본 발명의 제 1 실시예의 변형예에 따른 어레이 기판(201)을 완성할 수 있다.
한편, 전술한 제 1 실시예 및 그 변형예에 있어서는 기판 전면에 순수 비정질 실리콘층을 형성하고 이에 대해 레이저 장치를 이용하여 미세결정화 공정을 진행한 것을 보이고 있지만, 제 2 실시예로서 순수 비정질 실리콘층을 패터닝 한 후 미세결정화를 진행할 수도 있다.
도 6a 내지 도 6j는 본 발명의 제 2 실시예에 따른 폴리실리콘의 액티브층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계 별 공정 단면도이다.
우선, 도 6a에 도시한 바와 같이, 투명한 기판(301) 상에 제 1 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 선택된 하나의 물질을 증착하여 제 1 금속층(미도시)을 형성한다. 이후, 상기 제 1 금속층에 대해 마스크 공정을 진행함으로써 패터닝하여 일 방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(308)을 형성한다. 이때, 상기 제 1 금속층(미도시)을 전술한 제 1 금속물질 중 서로 다른 2개 이상의 금속물질을 연속 증착하여 이중층 이상으로 형성함으로써, 이중충 또는 다중층 구조의 게이트 배선(미도시)과 게이트 전극(미도시)을 형성할 수도 있다.
다음, 도 6b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(308)이 형성된 상기 기판(301)의 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(312)을 형성하고, 연속하여 상기 게이트 절연막(312) 위로 순수 비정질 실리콘을 증착함으로써 순수 비정질 실리콘층(미도시)을 형성한다.
이후, 상기 순수 비정질 실리콘층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 스위칭 영역(TrA)에 아일랜드 형태로 순수 비정질 실리콘 패턴(319)을 형성한다.
다음, 도 6c에 도시한 바와 같이, 상기 순수 비정질 실리콘 패턴(319) 위로 전면에 레이저 빔 조사에 의한 결정화 공정 진행시 순수 비정질 실리콘 패턴과의 계면에서 실리사이드를 거의 생성하지 않는 것을 특징으로 하는 티타늄(Ti) 또는 티타늄 합금을 증착함으로써 결정화 공정진행 시 상기 순수 비정질 실리콘 패턴(319)에 고른 열전달을 위한 결정화 보조금속층(322)을 50Å 내지 100Å 정도의 두께를 갖도록 형성한다.
이후, 연속하여 상기 티타늄(Ti) 또는 티타늄 합금으로 이루어진 보조금속층(322) 위로 저저항 특성을 갖는 제 2 금속물질 예를들면 몰리브덴, 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 하나를 증착하여 제 2 금속층(328)을 형성한다.
다음, 도 6d에 도시한 바와 같이, 상기 보조금속층(322)과 제 2 금속층(328)이 형성된 기판(301)에 DPSS(Diode Pumped Solid State) 레이저 장치(390)를 이용하여 레이저 빔(LB)을 조사함으로써 상기 스위칭 영역(TrA)에 형성된 순수 비정질 실리콘 패턴(도 6c의 319)이 미세 결정화되어 폴리실리콘의 액티브층(320)을 이루도록 한다. 이때 상기 DPSS 레이저 장치(390)를 이용한 레이저 빔(LB) 조사를 통한 미세결정화 공정은 제 1 실시예를 통해 이미 상세히 설명하였으므로 구체적인 설명은 생략한다.
이러한 제 2 실시예의 경우도 순수 비정질 실리콘 패턴(도 6c의 319)과 위로 티타늄(Ti) 또는 티타늄 합금으로 이루어진 보조금속층(322) 사이의 계면에는 실리사이드가 형성되지 않는 것이 특징이다.
다음, 도 6e에 도시한 바와 같이, 상기 제 2 금속층(328) 위로 포토레지스트 를 도포하여 포토레지스트층(미도시)을 형성하고, 이에 대해 회절노광 또는 하프톤 노광을 실시한 후 현상함으로써 상기 제 2 금속층(328) 위로 데이터 배선(도 6f의 332)이 형성될 부분과 서로 이격하는 소스 및 드레인 전극(도 6h의 335, 338)이 형성될 부분에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴(391a)을 형성하고, 상기 소스 및 드레인 전극(도 6h의 335, 338) 사이의 이격영역을 이루게 될 부분에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴(391b)을 형성한다.
다음, 도 6f에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(391a, 391b) 외부로 노출된 제 2 금속층(도 6e의 328)과 그 하부에 위치한 보조금속층(도 6e의 322)을 순차적으로 식각하여 제거함으로써 상기 게이트 절연막(312) 위로 상기 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(332)을 형성하고, 상기 각 스위칭 영역(TrA)에는 상기 폴리실리콘의 액티브층(320) 위로 서로 동일한 형태를 가지고 순차 중첩된 형태로 보조금속패턴(323)과 상기 데이터 배선(332)과 연결된 상태의 소스 드레인 패턴(329)을 형성한다.
이러한 제 2 실시예에 따른 어레이 기판(301)의 제조 방법에 있어서는 게이트 절연막(312) 위로 이중층 구조의 티타늄(Ti) 또는 티타늄 합금의 하부층(332a)과 저저항 금속물질로 이루어진 상부층(332b)을 갖는 이중층 구조의 데이터 배선(332)이 형성되게 되며, 제 1 실시예와는 달리 폴리실리콘으로 이루어진 더미패턴은 형성되지 않는 것이 특징이다.
다음, 도 6g에 도시한 바와 같이, 상기 소스 드레인 패턴(329)과 데이터 배선(332)이 형성된 기판(301)에 대해 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 6h의 391b)을 제거함으로써 상기 스위칭 영역(TrA)에 있어 상기 제 1 포토레지스트 패턴(391) 사이로 상기 소스 드레인 패턴(329)의 중앙부를 노출시킨다.
다음, 도 6h에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(191a) 사이로 노출된 상기 소스 드레인 패턴(도 6g의 329)에 대해 습식식각을 진행하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(335, 338)을 형성한다. 이때 상기 소스 전극(335)은 상기 데이터 배선(332)과 연결된 상태가 되며, 상기 서로 이격하는 소스 및 드레인 전극(335, 338) 사이로 상기 보조금속패턴(323)의 일부가 노출되게 된다.
이때 설명의 편의를 위해 제 1 실시예에서처럼 상기 보조금속패턴(323) 중 상기 소스 및 드레인 전극(335, 338)에 의해 가려진 부분을 제 1 보조금속패턴(323a), 상기 소스 및 드레인 전극(335, 338) 사이로 노출된 부분을 제 2 보조금속패턴(323b)이라 정의한다.
이 경우, 상기 소스 및 드레인 전극(335, 338) 사이로 노출된 상기 제 2 보조금속패턴(323b)은 상기 소스 드레인 패턴(도 6g의 329)의 식각 진행시 상기 폴리실리콘의 액티브층(320)의 에치스토퍼(etch stopper)로서의 역할을 함으로써 즉, 상기 폴리실리콘의 액티브층(320)은 상기 제 2 보조금속패턴(323b)에 의해 덮혀있는 상태가 되므로 식각액에 노출되지 않는다. 따라서 상기 폴리실리콘의 액티브 층(320)은 상기 식각액에 의한 표면 식각 등이 발생하지 않아 두께가 줄어드는 등의 문제는 발생하지 않는 것이 특징이다.
다음, 도 6i에 도시한 바와 같이, 상기 소스 및 드레인 전극(335, 338)과 제 1 및 제 2 보조금속패턴(도 6h의 323a, 323b)이 형성된 기판(301)에 대해 스트립(strip)을 진행함으로써 상기 데이터 배선(332)과 소스 및 드레인 전극(335, 338) 상부에 남아있는 상기 제 1 포토레지스트 패턴(도 6h의 391a)을 제거한다.
이후, 상기 소스 및 드레인 전극(335, 338) 사이로 상기 제 2 보조금속패턴(도 6h의 323b)이 노출된 기판(301)에 대해 산소(O2) 가스 분위기를 갖는 진공의 챔버(미도시) 내에서 플라즈마 처리한다. 이러한 산소(O2) 플라즈마 공정에 의해 상기 소스 및 드레인 전극(335, 338) 사이로 노출된 티타늄(Ti) 또는 티타늄 합금으로 이루어진 상기 제 2 보조금속패턴(도 6h의 323b)은 산화티타늄(TiOx)으로 변화됨으로써 절연특성을 갖는 티타늄 산화막(326)을 이루게 되며, 상기 소스 및 드레인 전극(335, 338)에 의해 가려진 상기 제 1 보조금속패턴(도 6h의 323a)은 상기 산소(O2) 플라즈마에 노출되지 않음으로써 티타늄(Ti) 또는 티타늄 합금의 상태를 유지함으로써 각각 소스 및 드레인 전극(335, 338)과 접촉하여 오믹콘택층(325)을 이루게 된다.
이 경우, 제 1 실시예에서와 동일하게 상기 폴리실리콘의 액티브층(320) 중 특히 채널이 형성되는 소스 및 드레인 전극(335, 338) 사이에 위치하는 부분은 상기 소스 및 드레인 전극(335, 338) 패터닝을 위한 식각액에 노출되지 않으며, 나아 가 제 2 보조금속패턴(도 6h의 323b) 자체가 산소 플라즈마 공정에 의해 티타늄 산화막(326)을 변화되므로 상기 티타늄 산화막(326) 하부에 위치하는 상기 폴리실리콘의 액티브층(320)은 상기 보조금속패턴(도 6h의 323b) 또는 티타늄 산화막(326)에 덮힌 상태를 지속적으로 유지하게 됨으로써 스위칭 영역(TrA) 전역에 걸쳐 일정한 두께를 이루게 된다. 따라서, 그 표면이 식각되는 등의 문제가 발생하지 않으므로 이를 구비한 박막트랜지스터(Tr)가 기판(301) 전면에 있어서 일정한 소자특성을 갖게 된다.
한편, 전술한 단계까지의 공정 진행에 의해 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(308)과, 게이트 절연막(312)과, 폴리실리콘의 액티브층(320)과, 오믹콘택층(325)과, 서로 이격하는 소스 및 드레인 전극(335, 338)과 티타늄 산화막(326)은 박막트랜지스터(Tr)를 이룬다.
다음, 도 6j에 도시한 바와 같이, 상기 소스 및 드레인 전극(335, 338)과 데이터 배선(332) 및 티타늄 산화막(326) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들어, 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 전면에 보호층(340)을 형성하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P) 내의 상기 드레인 전극(338)의 일부를 노출시키는 드레인 콘택홀(343)을 형성한다.
다음, 상기 드레인 콘택홀(343)이 구비된 보호층(340) 위로 투명 도전성 물 질 예를들면 금속물질 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P)별로 상기 드레인 콘택홀(343)을 통해 상기 드레인 전극(338)과 접촉하는 화소전극(350)을 형성함으로써 본 발명의 제 2 실시예에 따른 어레이 기판(301)을 완성한다.
한편, 전술한 제 2 실시예에 따른 어레이 기판의 제조 방법에 있어서도 그 변형예로서 소스 및 드레인 전극 사이로 노출된 보조금속패턴에 대해 산소 플라즈마 처리를 실시하지 않고, 제 1 실시예의 변형예와 같이 건식식각 또는 습식식각을 진행하여 제거함으로써 상기 폴리실리콘의 액티브층을 노출시킬 수도 있다. 이 경우 이미 제 1 실시예의 변형예를 통해 설명했듯이, 습식식각 시 사용되는 식각액 또는 건식식각시 사용하는 식각 가스의 성분이 폴리실리콘의 액티브층과는 반응하지 않음으로 상기 폴리실리콘의 액티브층의 두께가 줄어드는 등의 문제는 발생하지 않는다.
도 1은 종래의 어레이 기판 내의 박막트랜지스터가 형성된 부분을 포함하는 하나의 화소영역에 대한 단면도.
도 2는 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 어레이 기판에 있어 상기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 3a 내지 3f는 종래의 또 다른 폴리실리콘의 액티브층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 4a 내지 4j는 본 발명의 제 1 실시예에 따른 폴리실리콘의 액티브층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 5a 내지 도 5c는 본 발명의 제 1 실시예의 변형예에 따른 어레이 기판의 제조 단계별 공정 단면도.
도 6a 내지 도 6j는 본 발명의 제 2 실시예에 따른 폴리실리콘의 액티브층을 갖는 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 108 : 게이트 전극
112 : 게이트 절연막 120 : 폴리실리콘의 액티브층
121 : 제 2 더미패턴 124 : 제 1 더미패턴
125 : 오믹콘택층 126 : 티타늄 산화막
132 : 데이터 배선 135 : 소스 전극
138 : 드레인 전극 Tr : 박막트랜지스터

Claims (9)

  1. 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 순차적으로 순수 비정질 실리콘층과 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와;
    상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘층을 폴리실리콘층으로 미세결정화하는 단계와;
    상기 금속층과 보조금속층과 폴리실리콘층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 상기 게이트 절연막 위로 순차적으로 폴리실리콘의 액티브층과 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 산소 플라즈마 처리하여 절연특성을 갖는 티타늄 산화막으로 변형시키는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극과 상기 티타늄 산화막 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  2. 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘패턴을 형성하는 단계와;
    상기 순수 비정질 실리콘 패턴 위로 전면에 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와;
    상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘 패턴을 폴리실리콘의 액티브층을 이루도록 미세결정화하는 단계와;
    상기 금속층과 보조금속층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 폴리실리콘의 액티브층 위로 순차적으로 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 산소 플라즈마 처리하여 절연특성을 갖는 티타늄 산화막으로 변형시키는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극과 상기 티타늄 산화막 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  3. 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 순차적으로 순수 비정질 실리콘층과 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와;
    상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘층을 폴리실리콘층으로 미세결정화하는 단계와;
    상기 금속층과 보조금속층과 폴리실리콘층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 상기 게이트 절연막 위로 순차적으로 폴리실리콘의 액티브층과 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 제거하여 상기 폴리실리콘의 액티브층을 노출시키는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극과 노출된 상기 폴리실리콘의 액티브층 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하며, 상기 보조금속패턴의 제거는 상기 폴리실리콘과 반응하지 않는 식각액 또는 식각가스를 이용함으로써 상기 폴리실리콘의 액티브층은 일정한 두께를 갖는 것이 특징인 어레이 기판의 제조 방법.
  4. 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘패턴을 형성하는 단계와;
    상기 순수 비정질 실리콘 패턴 위로 전면에 티타늄 또는 티타늄 합금의 보조금속층과 저저항 금속물질로 이루어진 금속층을 형성하는 단계와;
    상기 금속층에 대해 고체 매질을 갖는 레이저 빔을 조사함으로써 상기 순수 비정질 실리콘 패턴을 폴리실리콘의 액티브층을 이루도록 미세결정화하는 단계와;
    상기 금속층과 보조금속층을 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 폴리실리콘의 액티브층 위로 순차적으로 보조금속패턴과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 보조금속패턴을 제거하여 상기 폴리실리콘의 액티브층을 노출시키는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극과 노출된 상기 폴리실리콘의 액티브층 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하며, 상기 보조금속패턴의 제거는 상기 폴리실리콘과 반응하지 않는 식각액 또는 식각가스를 이용함으로써 상기 폴리실리콘의 액티브층은 일정한 두께를 갖는 것이 특징인 어레이 기판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 폴리실리콘의 액티브층은 500Å 내지 1000Å의 두께를 가지며, 티타늄 또는 티타늄 합금 재질의 상기 보조금속패턴은 50Å 내지 100Å의 두께를 갖도록 형성하는 것이 특징인 어레이 기판의 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 티타늄 또는 티타늄 합금의 보조금속층을 형성하기 전에 산소 플라즈마 표면처리를 실시하는 어레이 기판의 제조 방법.
  7. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 고체 매질을 갖는 레이저 빔은 700nm 내지 1300nm 의 파장대를 갖는 것이 특징인 어레이 기판의 제조 방법.
  8. 기판 상에 일방향으로 연장하며 형성된 게이트 배선과 상기 게이트 배선과 연결되며 형성된 게이트 전극과;
    상기 게이트 배선 및 게이트 전극 위로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 일정한 제 1 두께를 가지며 형성된 폴리실리콘의 액티브층과;
    상기 폴리실리콘의 액티브층 위로 제 2 두께를 가지며 형성된 보조금속패턴 과;
    상기 보조금속패턴 위로 상기 보조패턴의 중앙부를 노출시키며 서로 이격하며 형성된 소스 및 드레인 전극과;
    상기 게이트 절연막 위로 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하며 형성된 데이터 배선과;
    상기 소스 및 드레인 전극과 데이터 배선 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소전극
    을 포함하며, 상기 보조금속패턴은 상기 소스 및 드레인 전극과 각각 접촉하는 제 1 영역과, 상기 소스 및 드레인 전극 사이로 노출되는 중앙부의 제 2 영역으로 나뉘며, 상기 제 1 영역은 티타늄 또는 티타늄 합금으로 이루어져 오믹콘택층을 이루며, 상기 제 2 영역은 상기 티타늄 또는 티타늄 합금이 완전 산화되어 절연특성을 갖는 티타늄 산화막을 이루는 것이 특징인 어레이 기판.
  9. 제 8 항에 있어서,
    상기 제 1 두께는 500Å 내지 1000Å이며, 상기 제 2 두께는 50Å 내지 100Å인 것이 특징인 어레이 기판.
KR1020090049260A 2009-06-03 2009-06-03 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 KR20100130523A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090049260A KR20100130523A (ko) 2009-06-03 2009-06-03 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090049260A KR20100130523A (ko) 2009-06-03 2009-06-03 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20100130523A true KR20100130523A (ko) 2010-12-13

Family

ID=43506831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049260A KR20100130523A (ko) 2009-06-03 2009-06-03 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20100130523A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079215A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2016070513A1 (zh) * 2014-11-03 2016-05-12 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
WO2021096011A1 (ko) * 2019-11-12 2021-05-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079215A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2016070513A1 (zh) * 2014-11-03 2016-05-12 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
GB2546648A (en) * 2014-11-03 2017-07-26 Shenzhen China Star Optoelect Low-temperature polycrystalline silicon thin-film transistor GOA circuit
GB2546648B (en) * 2014-11-03 2020-10-28 Shenzhen China Star Optoelect GOA circuit of LTPS semiconductor TFT
WO2021096011A1 (ko) * 2019-11-12 2021-05-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
KR101263726B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101790176B1 (ko) 어레이 기판의 제조방법
EP3621120B1 (en) Thin film transistor and preparation method therefor, array substrate and preparation method therefor
KR20120063928A (ko) 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR101134989B1 (ko) 어레이 기판의 제조방법
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
KR101073403B1 (ko) 액정표시소자 및 그 제조방법
KR20120007764A (ko) 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR101030968B1 (ko) 어레이 기판 및 이의 제조방법
WO2015014070A1 (zh) 阵列基板及其制作方法、显示装置
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR101599280B1 (ko) 어레이 기판의 제조방법
KR101588448B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR101048998B1 (ko) 액정표시소자 및 그 제조방법
KR20060023419A (ko) 액정표시소자 및 그 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR102092544B1 (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination