WO2013080246A1 - 結晶性基板の製造方法 - Google Patents

結晶性基板の製造方法 Download PDF

Info

Publication number
WO2013080246A1
WO2013080246A1 PCT/JP2011/006639 JP2011006639W WO2013080246A1 WO 2013080246 A1 WO2013080246 A1 WO 2013080246A1 JP 2011006639 W JP2011006639 W JP 2011006639W WO 2013080246 A1 WO2013080246 A1 WO 2013080246A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
thin film
laser beam
manufacturing
silicon thin
Prior art date
Application number
PCT/JP2011/006639
Other languages
English (en)
French (fr)
Inventor
尾田　智彦
孝啓 川島
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to PCT/JP2011/006639 priority Critical patent/WO2013080246A1/ja
Publication of WO2013080246A1 publication Critical patent/WO2013080246A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Abstract

　本発明は、基板を基台に固定可能な範囲に基板の反り量を抑えつつ結晶粒径の大きな結晶化領域を得ることが可能な結晶性基板の製造方法を提供することを目的とするものである。本発明に係る結晶性基板の製造方法は、結晶化領域（５０）を形成する工程において、レーザー光（３０）の照射面積をＳとし、レーザー光の照射時間をｔとし、Ａ及びＢを任意の定数としたとき、レーザー光（３０）の照射面積とレーザー光（３０）の照射時間とが、ｔ＜Ａ×Ｓ－Ｂを満たす。

Description

結晶性基板の製造方法
　本発明は、結晶性基板の製造方法に関するものである。
　有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置又は液晶表示装置等のアクティブマトリクス駆動型の表示装置では、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜半導体装置が用いられている。この種の表示装置では、各画素に、画素を駆動するために用いられる薄膜トランジスタ（駆動トランジスタ）及び画素を選択するために用いられる薄膜トランジスタ（スイッチトランジスタ）が形成されている。
　薄膜トランジスタは、基板上に、ゲート電極、半導体層（チャネル層）、ソース電極及びドレイン電極が形成されたものであり、チャネル層としてシリコン薄膜を用いることが一般的である。シリコン薄膜は、非結晶のシリコン薄膜（アモルファスシリコン薄膜）と、結晶性を有するシリコン薄膜（結晶性シリコン薄膜）とに大別される。
　従来の結晶性シリコン薄膜の形成方法の１つとして、連続発振レーザーを光源としてアモルファスシリコン薄膜にレーザー光を照射することにより薄膜を多結晶化させる方法がある（特許文献１及び２）。
特開２０１１－１６５７１７号公報 特開２００３－２２９５８０号公報
　近年、より高速駆動かつ高精細なディスプレイの要望が高まり、薄膜トランジスタのオン電流特性のさらなる向上が要求されている。薄膜トランジスタのオン電流特性を向上させる手段の一つに、チャネル層となる結晶性半導体薄膜の結晶粒径を大きくすることが考えられる。例えば、レーザー照射によって非結晶性半導体薄膜を結晶化して結晶化領域を形成する場合、ＣＷレーザー等の連続発振レーザーを光源として用いて結晶化の際のレーザー光の投入エネルギーを上げることによって結晶粒径の大きな結晶化領域を得ることができる。
　しかしながら、レーザー光の投入エネルギーを上げると、薄膜への入熱温度が上昇し、薄膜で発生した多くの熱が基板に伝達される。これにより、基板の温度が上昇し、その結果、基板の引っ張り応力による反りが発生する。この反りはレーザー光の投入エネルギーに比例して大きくなるため、結晶化領域の結晶粒径を大きくしようとすればするほど大きくなる。このように基板の反りが大きくなると、薄膜トランジスタ形成時において結晶化領域を有する薄膜が形成された基板（結晶性基板）を基台に固定する真空チャックが妨げられるため、チャネル層形成後の製造工程を行うことが困難になる。
　本発明は、上記の問題点を鑑みてなされたものであり、基板を基台に固定可能な範囲に基板の反り量を抑えつつ結晶粒径の大きな結晶化領域を得ることが可能な結晶性基板の製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る結晶性基板の製造方法は、基板を準備する工程と、前記基板上に薄膜を形成する工程と、前記薄膜に対してレーザー光を所定の速度で相対走査させて前記薄膜に前記レーザー光を照射し、前記薄膜の少なくとも所定領域を結晶化して結晶化領域を形成する工程と、を含み、前記結晶化領域を形成する工程において、前記レーザー光の照射面積をＳとし、前記レーザー光の照射時間をｔとし、Ａ及びＢを任意の定数としたとき、前記レーザー光の照射面積と前記レーザー光の照射時間とが、ｔ＜Ａ×Ｓ－Ｂの式を満たすことを特徴とする。
　本発明に係る結晶性基板の製造方法によれば、基板を基台に固定可能な範囲に基板の反り量を抑えつつ結晶粒径の大きな結晶化領域を得ることができる。
図１は、本発明の実施の形態に係る結晶性シリコン基板の製造方法における各工程を模式的に示す断面図及び平面図である。 図２Ａは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、非結晶のシリコン薄膜にレーザー光を照射する際の様子を模式的に示す斜視図である。 図２Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程で用いられるレーザー光の強度分布（ビームプロファイル）を示す図である。 図３は、本発明の実施の形態に係る結晶性シリコン基板の製造方法における基板の反り量を説明するための図である。 図４Ａは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光の照射面積と基板の反り量との関係をレーザー光の照射時間毎に示す図である。 図４Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光の照射時間と基板の反り量との関係をレーザー光の照射面積毎に示す図である。 図４Ｃは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光の照射時間と照射面積との関係を基板の反り量毎に示す図である。 図５は、本発明の実施の形態に係る結晶性シリコン基板の製造方法におけるシリコン薄膜の構造の一例を示す断面図である。 図６は、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程における、レーザー光の照射時間、パワー密度及びスキャン速度の組み合わせの一例を示す図である。 図７Ａは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光のパワー密度及びスキャン速度の組み合わせ毎に結晶化領域の結晶性を示す図である。 図７Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、結晶化領域の結晶性を変化させたときの基板の反り量の変化を示す図である。 図８Ａは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光のパワー密度及びスキャン速度の組み合わせ毎に結晶化領域の結晶性を示す図である。 図８Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光のパワー密度及びスキャン速度の組み合わせ毎に結晶化領域の結晶性を示す図である。 図８Ｃは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光のスキャン速度を３８０ｍｍ／ｓとし、シリコン薄膜の膜構造を変化させたときの基板の反り量の変化を示す図である。 図９は、本発明の実施の形態の実施例に係るボトムゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。 図１０は、本発明の実施の形態の実施例に係るトップゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。 図１１は、本発明の実施の形態に係る結晶性シリコン基板の製造方法を有機ＥＬ表示装置のアレイ基板の製造に用いる場合における、スイッチトランジスタの形成でのレーザー光の照射領域を示す図である。
　本発明の一態様に係る結晶性基板の製造方法は、基板を準備する工程と、前記基板上に薄膜を形成する工程と、前記薄膜に対してレーザー光を所定の速度で相対走査させて前記薄膜に前記レーザー光を照射し、前記薄膜の少なくとも所定領域を結晶化して結晶化領域を形成する工程と、を含み、前記結晶化領域を形成する工程において、前記レーザー光の照射面積をＳとし、前記レーザー光の照射時間をｔとし、Ａ及びＢを任意の定数としたとき、前記レーザー光の照射面積と前記レーザー光の照射時間とが、ｔ＜Ａ×Ｓ－Ｂの式を満たすことを特徴とする。
　ここで、前記レーザー光の照射面積と前記レーザー光の照射時間とは、ｔ＜６３．３×Ｓ－１．５の式を満たしてもよい。
　これにより、結晶化工程において、基板を基台に固定できる範囲に基板の反り量を抑えつつ結晶粒径の大きな結晶化領域を形成することができる。また、レーザー光の照射面積及び照射時間が上記の式を満たし、かつ照射時間が短くなるように照射面積を最適化することにより、レーザー光の照射時間を短くして結晶化工程におけるレーザー光の高速スキャンが可能になる。
　また、前記レーザー光の照射時間は、６０マイクロ秒以下であってもよい。
　これにより、レーザー光の照射面積によらず、基板を基台に真空チャックして固定することができる。
　また、前記レーザー光の照射面積は、２０％以上７５％以下であってもよい。
　これにより、有機ＥＬ表示装置及び液晶表示装置の双方に用いることが可能な結晶性基板を製造することができる。
　（実施の形態）
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
　本発明に係る結晶性基板の製造方法の一実施の形態として、結晶化領域を有するシリコン薄膜（結晶性シリコン薄膜）を基板上に形成して構成される結晶性シリコン基板の製造方法について、図１を用いて説明する。
　図１は、本発明の実施の形態に係る結晶性シリコン基板の製造方法における各工程を模式的に示す断面図及び平面図である。図１において、（ａ２）～（ｅ２）は平面図であり、（ａ１）～（ｅ１）は、それぞれ（ａ２）～（ｅ２）のＸ－Ｘ’線における断面図である。
　まず、図１の（ａ１）及び（ａ２）に示すように、基板１０を準備し、基板１０を基台（ステージ）１１上に設置（固定）する（基板準備工程）。基板１０としては、例えばガラス基板を用いることができる。ここで、基板の準備には、例えばガラス基板の表面に付着した付着物等を除去する洗浄工程、ガラス基板表面のアルカリ金属成分を除去するためのガラス基板表面エッチング工程、あるいはガラス基板に含まれているアルカリ金属成分が半導体膜などに拡散することを防止するためにＳｉＮ膜などのアンダーコート膜をガラス基板表面に形成する工程、などが一例として含まれていても構わない。また、基板１０の設置は、例えば基板１０の裏面を基台１１の表面に真空チャックにより吸着させることにより行われる。
　次に、図１の（ｂ１）及び（ｂ２）に示すように、基板１０の上方に、非結晶性のシリコン薄膜（アモルファスシリコン薄膜）１３を形成する（薄膜形成工程）。例えば、厚みが３０ｎｍ以上２００ｎｍ以下のシリコン薄膜１３を形成する。
　次に、図１の（ｃ１）及び（ｃ２）に示すように、非結晶のシリコン薄膜１３を結晶化させるために所定の波長の光線を準備し、シリコン薄膜１３に対して所定の光線を照射する準備を行う。所定の波長の光線としては、後述するように、所定の波長と所定の強度半値幅とを有するレーザー光３０を用いており、シリコン薄膜１３表面におけるレーザー光３０の強度分布形状は、レーザー光３０の走査方向（スキャン方向）４０に短軸を有するとともに走査方向４０に対して交差する方向に長軸を有する略矩形状である。これにより、シリコン薄膜１３表面におけるレーザー光３０の照射形状も、レーザー光３０の走査方向４０に短軸を有するとともに走査方向４０に対して交差する方向に長軸を有する略矩形状となる。なお、図１の（ｃ２）のレーザー光３０の上方に図示される曲線は、レーザー光３０の短軸方向における強度分布の一例を示すものであり、例えばガウシアン曲線の強度分布を有する。
　次に、図１の（ｄ１）及び（ｄ２）に示すように、シリコン薄膜１３に対してレーザー光３０を所定の一定速度で走査方向４０に相対走査させて、シリコン薄膜１３にレーザー光３０を照射することにより、シリコン薄膜１３の少なくとも所定領域（レーザー光３０が照射された領域）を結晶化して結晶化領域５０を形成する（結晶化工程）。レーザー光３０が照射されたシリコン薄膜１３の所定領域は、レーザー光３０による熱エネルギーによってアニールされて結晶化し、例えば結晶性のシリコンとなる。なお、その後、シリコン薄膜１３へのレーザー光３０の照射を所定の位置まで続けることにより、図１の（ｅ１）及び（ｅ２）に示すように、シリコン薄膜１３における結晶化が完了し、結晶性シリコン基板が形成される。
　次に、非結晶のシリコン薄膜１３を結晶化する際の様子について、図２Ａ及び図２Ｂを用いてさらに詳細に説明する。
　図２Ａは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、シリコン薄膜１３にレーザー光３０を照射する際の様子を模式的に示す斜視図である。また、図２Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程で用いられるレーザー光３０の強度分布を示す図である。
　図２Ａに示すように、基板１０上に形成されたシリコン薄膜１３をレーザー光３０によって結晶化させる際、レーザー光３０は、シリコン薄膜１３に対して走査方向４０に相対走査させながら照射される。すなわち、レーザー光３０及びシリコン薄膜１３が形成された基板１０の少なくともいずれか一方を移動させることで、シリコン薄膜１３に対してレーザー光３０を相対走査させる。本実施の形態では、レーザー光３０を固定し、図２Ａに示すように、シリコン薄膜１３が形成された基板１０をＸ軸方向の第１方向４１に移動させることによって、シリコン薄膜１３に対してレーザー光３０を走査方向４０（Ｘ軸方向における第１方向４１とは反対方向の第２方向）に走査した。なお、Ｘ軸方向の走査が終わる毎に基板１０をＹ軸方向に移動させてさらにＸ軸方向の走査を行い、Ｘ軸方向の走査を複数回繰り返して行うことによって、シリコン薄膜１３の全領域に対してレーザー光３０を照射させることができる。
　レーザー光３０の光源は、連続発振型のレーザー（ＣＷレーザー）であることが望ましい。ＣＷレーザーは、連続的にレーザー光が発振されるため、パルスレーザーよりも高速化が可能である。また、ＣＷレーザーは、パルスレーザーよりも走査速度が１桁以上速いため、スループットを容易に向上させることができる。また、レーザー光３０は例えば波長が４０５ｎｍ～６３２ｎｍのレーザー光であり、その光源は、例えば波長が５３２ｎｍのグリーン光を発する半導体レーザーからなるＣＷレーザーである。
　レーザー光３０は、図２Ｂに示すように、短軸（Ｘ軸）方向における光強度分布がガウシアン分布である凸形状の分布となるように、また、短軸方向に直交する長軸（Ｙ軸）方向における光強度分布がトップフラット状の分布となるように、ビーム成形されている。なお、図２Ｂにおいて、レーザー光３０の強度半値幅Ｗ１は、レーザー光３０の短軸方向における強度分布の半値幅（ＦＷＨＭ：Ｆｕｌｌ　Ｗｉｄｔｈ　ａｔ　Ｈａｌｆ　Ｍａｘｉｍｕｍ）を表している。また、図２Ｂにおいて、レーザー光３０の強度長軸幅Ｗ２は、レーザー光の長軸方向における強度分布の長軸方向の幅（フラット幅）を表している。このように構成されたレーザー光３０は、シリコン薄膜１３に照射される際、レーザー光３０の強度分布の短軸方向を走査方向４０としてシリコン薄膜１３に対して相対的に走査される。このように、図２Ｂに示す強度分布を有するレーザー光３０をシリコン薄膜１３に照射することにより、シリコン薄膜１３の表面におけるレーザー光３０の照射形状を略矩形状とすることができる。例えば、強度半値幅Ｗ１は３２μｍとされ、強度長軸幅Ｗ２は３００μｍとされ、強度長軸幅Ｗ２が強度半値幅Ｗ１よりも大きくなるように構成される。
　図２Ａ及び図２Ｂで示したようにレーザー光３０をシリコン薄膜１３に対して照射するが、本願発明者は、レーザー光３０の照射時間及び照射面積に応じて、基板１０の反り量が変化することを見出した。
　なお、照射面積Ｓは、基板１０の表面（上面）の全面積に対する基板１０の表面のレーザー光３０の照射面積（シリコン薄膜１３の表面のレーザー光の照射面積）の割合である。例えば、基板１０の表面の半分にレーザー光３０が照射された場合には、照射面積Ｓは５０％となる。
　また、レーザー光３０の照射時間ｔは、レーザー光３０の強度半値幅Ｗ１をレーザー光３０のスキャン速度で除した値であり、レーザー光３０の強度半値幅Ｗ１に等しい長さを走査方向４０に持つ基板１０の領域をレーザー光３０で走査するのに要する時間である。言い換えると、レーザー光３０の照射時間ｔは、シリコン薄膜１３の単位領域をレーザー光３０が照射するのに要する時間である。
　また、基板１０の反り量は、図３に示すように、平坦な基板１０がレーザー光３０の照射により反ってその端部が浮き上がったときの浮き上がり量つまり基台表面から端部下面までの距離（図３のＡ）である。なお、基板１０の両端で反り量が異なるときには、大きい方がその基板１０の反り量とされる。
　以下、レーザー光３０の照射条件と基板１０の反り量との関係について、図４Ａ～図８Ｃを用いて説明する。
　図４Ａは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０の照射面積と基板１０の反り量との関係をレーザー光３０の照射時間毎に示す図である。図４Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０の照射時間と基板１０の反り量との関係をレーザー光３０の照射面積毎に示す図である。図４Ｃは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０の照射時間と照射面積との関係を基板１０の反り量毎に示す図である。
　なお、図４Ａ～図４Ｃの測定では、基板１０として６ｉｎｃｈφの大きさと０．７ｍｍの厚みとを持つものとした。また、シリコン薄膜１３として図５の構造を持つものとし、モリブデンタングステン膜２１の膜厚を５０ｎｍ、シリコン窒化膜２２の膜厚を６５ｎｍ、酸化シリコン膜２３の膜厚を８５ｎｍ、アモルファスシリコン膜からなるシリコン薄膜１３の膜厚を４５ｎｍとした。また、レーザー光３０として３２μｍの強度半値幅Ｗ１と１．２ｍｍの強度長軸幅Ｗ２と５３２ｎｍの波長とを持つものとした。また、レーザー光３０の照射時間、パワー密度及びスキャン速度は、図６で示される条件１～４（同等の結晶化温度が得られ、結果として同等の結晶性のシリコン薄膜１３が得られる条件）のいずれかとした。そして、図６の各条件でレーザー光３０の照射面積を１００％、７５％、５０％及び２５％と変化させた。
　図４Ａから、基板１０の反り量をｙとし、レーザー光３０の照射面積をｘとしたとき、ｘとｙの関係は、レーザー光３０の照射時間が２５６μｓｅｃのときにｙ＝２３９．５ｘ＋４．９１の近似式で表され、レーザー光３０の照射時間が８４．２μｓｅｃのときにｙ＝１３１．５ｘ－０．０８の近似式で表され、レーザー光３０の照射時間が５０μｓｅｃのときにｙ＝８２．９ｘ－０．０２５の近似式で表され、レーザー光３０の照射時間が３５．５μｓｅｃのときにｙ＝６４．６ｘ－１．０の近似式で表されることが分かる。
　図４Ｂから、基板１０の反り量をｙとし、レーザー光３０の照射時間をｘとしたとき、ｘとｙの関係は、レーザー光３０の照射面積が１００％のときにｙ＝１７．９ｘ－４０．４８の近似式で表され、レーザー光３０の照射面積が７５％のときにｙ＝１３．７ｘ－３２．０３の近似式で表され、レーザー光３０の照射面積が５０％のときにｙ＝９．５１ｘ－２４．７９の近似式で表され、レーザー光３０の照射面積が２５％のときにｙ＝４．７７ｘ－１２．５の近似式で表されることが分かる。
　図４Ｃから、レーザー光３０の照射時間をｙとし、レーザー光３０の照射面積をｘとしたとき、ｘとｙの関係は、基板１０の反り量が６０μｍのときにｙ＝３１．０ｘ－１．４の近似式で表され、基板１０の反り量が１００μｍのときにｙ＝６３．３ｘ－１．５の近似式で表され、基板１０の反り量が１４０μｍのときにｙ＝１０６．５ｘ－１．６の近似式で表されることが分かる。
　図４Ｃから、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０の照射面積Ｓ及び照射時間ｔが下記の式（１）を満たすようにレーザー光３０を照射することで基板１０の反り量を１００μｍ以下とすることができる。基板１０の反り量を１００μｍ以下とすることで、６ｉｎｃｈφの大きさの基板１０を確実に基台１１に真空チャックして固定することができる。
　ｔ＜６３．３×Ｓ－１．５・・・（１）
　図４Ｃから、レーザー光３０の照射面積Ｓがどのような値でもレーザー光３０の照射時間ｔが６０μｓｅｃ（マイクロ秒）以下のときには、基板１０の反り量を１００μｍ以下とすることができる。従って、レーザー光３０の照射時間ｔを６０μｓｅｃ以下とすることで、レーザー光３０の照射面積Ｓによらず、６ｉｎｃｈφの大きさの基板１０を基台１１に真空チャックして固定することができる。
　また、６ｉｎｃｈφより大きな基板１０、例えば８ｉｎｃｈφの大きさの基板１０であれば、基板１０を基台１１に真空チャックして固定するための基板１０の反り量の許容範囲は、１４０μｍ以下となる。従って、この場合にはレーザー光３０は照射面積Ｓ及び照射時間ｔが下記の式（２）を満たすように照射される。
　ｔ＜１０６．５×Ｓ－１．６・・・（２）
　従って、基板１０の大きさによらず、式（１）の「６３．３」及び式（２）の「１０６．５」を任意の定数Ａとし、式（１）の「１．５」及び式（２）の「１．６」を任意の定数Ｂとして、照射面積Ｓ及び照射時間ｔが下記の式（３）を満たすようにレーザー光３０を照射することで、基板１０を基台１１に固定できる範囲に基板１０の反り量を抑えることができる。
　ｔ＜Ａ×Ｓ－Ｂ・・・（３）
　ここで、基板１０の大きさが例えばＧ６基板、Ｇ８基板のような大きさとなると、基板１０自体の自重により、応力によって基板１０に発生した反りが緩和されることも起こりえる。本願発明は基板１０の反りを低減できるものであるから、このような場合においても発明の効果は発揮できることは言うまでもない。
　ここで、基板１０の反り量はシリコン薄膜１３の膜構造（膜質及び膜厚）及び結晶化領域５０の結晶性に依存して変化し、結果としてレーザー光３０の照射条件と基板１０の反り量との関係は結晶化領域５０の結晶性及びシリコン薄膜１３の吸収率（膜構造）に依存して変化するとも考えられる。従って、以下では、シリコン薄膜１３の吸収率と基板１０の反り量との関係について図７Ａ及び図７Ｂを用いて説明し、結晶化領域５０の結晶性と基板１０の反り量との関係について図８Ａ～図８Ｃを用いて説明する。
　図７Ａは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０のパワー密度及びスキャン速度の組み合わせ毎に結晶化領域５０の結晶性を示す図である。図７Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０のスキャン速度を３８０ｍｍ／ｓとし、パワー密度を変化させたときの、つまり結晶化領域５０の結晶性を変化させたときの基板１０の反り量の変化を示す図である。
　なお、図７Ａ及び図７Ｂの測定では、基板１０として６ｉｎｃｈφの大きさと０．７ｍｍの厚みとを持つものとした。また、シリコン薄膜１３として図５の構造を持つものとし、モリブデンタングステン膜２１の膜厚を５０ｎｍ、シリコン窒化膜２２の膜厚を６５ｎｍ、酸化シリコン膜２３の膜厚を８５ｎｍ、シリコン薄膜１３の膜厚を４５ｎｍとした。また、レーザー光３０として３２μｍの強度半値幅Ｗ１と１．２ｍｍの強度長軸幅Ｗ２と５３２ｎｍの波長とを持つものとした。また、レーザー光３０の照射面積を１００％とした。
　また、図７Ｂの３つの点のそれぞれは、図７Ａの○で囲んだ結晶性が高く平均結晶粒径が大きな結晶大のレーザー照射条件での基板の反り量と、図７Ａの○で囲んだ結晶性が中で平均結晶粒径が中の結晶中のレーザー照射条件での基板１０の反り量と、図７Ａの○で囲んだ結晶性が小さく平均結晶粒径が小さい結晶小のレーザー照射条件での基板１０の反り量とを示している。
　また、図７Ａの「ａ－Ｓｉ」は非結晶性のシリコンを示し、「ＳＰＣ」は平均結晶粒径が２５ｎｍ以上３５ｎｍ未満程度の結晶性のシリコンを示し、「Ｅｘ．＆ＳＰＣ」は平均結晶粒径が２５ｎｍ以上６０ｎｍ未満程度の結晶性のシリコンを示し、「ｐ―Ｓｉ＆Ｅｘ．」は平均結晶粒径が３５ｎｍ以上１μｍ以下程度の結晶性のシリコンを示し、「ｐ―Ｓｉ」は平均結晶粒径が６０ｎｍ以上１μｍ以下程度の結晶性のシリコンを示し、「アブレ」は異常結晶状態のシリコンを示している。
　図７Ａ及び図７Ｂから、基板１０の反り量は結晶化領域５０の結晶性に依存して変化しないことが分かる。
　図８Ａ及び図８Ｂは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０のパワー密度及びスキャン速度の組み合わせ毎に結晶化領域５０の結晶性を示す図である。図８Ｃは、本発明の実施の形態に係る結晶性シリコン基板の製造方法の結晶化工程において、レーザー光３０のスキャン速度を３８０ｍｍ／ｓとし、シリコン薄膜１３の吸収率を変化させたときの基板１０の反り量の変化を示す図である。
　なお、図８Ａ及び図８Ｂの測定では、基板１０として６ｉｎｃｈφの大きさと０．７ｍｍの厚みとを持つものとした。また、シリコン薄膜１３として図５の構造を持つものとした。また、レーザー光３０として３２μｍの強度半値幅Ｗ１と１．２ｍｍの強度長軸幅Ｗ２と５３２ｎｍの波長とを持つものとした。また、レーザー光３０の照射面積を１００％とした。
　また、図８Ａの測定では、図５のモリブデンタングステン膜２１の膜厚を５０ｎｍ、シリコン窒化膜２２の膜厚を８５ｎｍ、酸化シリコン膜２３の膜厚を６５ｎｍ、シリコン薄膜１３の膜厚を４５ｎｍとすることで、シリコン薄膜１３をレーザー光３０の吸収率が２７．５％の低吸収率構造とした。これに対し、図８Ｂの測定では、シリコン薄膜１３のモリブデンタングステン膜２１の膜厚を５０ｎｍ、シリコン窒化膜２２の膜厚を８０ｎｍ、酸化シリコン膜２３の膜厚を７５ｎｍ、シリコン薄膜１３の膜厚を５５ｎｍとすることで、シリコン薄膜１３をレーザー光３０の吸収率が４６．２％の高吸収率構造とした。
　また、図８Ｃの２つの点のそれぞれは、図８Ａの○で囲んだ結晶中のレーザー照射条件（レーザー光３０のパワー密度は７０ｋＷ／ｃｍ２）での基板１０の反り量と、図８Ｂの○で囲んだ結晶中のレーザー照射条件（レーザー光３０のパワー密度は６０ｋＷ／ｃｍ２）での基板１０の反り量とを示している。
　また、図８Ａ及び図８Ｂの「ａ－Ｓｉ」、「ＳＰＣ」、「Ｅｘ．＆ＳＰＣ」、「ｐ―Ｓｉ＆Ｅｘ．」、「ｐ―Ｓｉ」及び「アブレ」は図７Ａと同じものを示している。
　図８Ｃから、基板１０の反り量はシリコン薄膜１３の吸収率に依存して変化しないことが分かる。
　以上より、レーザー光３０の照射条件と基板１０の反り量との関係はシリコン薄膜１３の吸収率及び結晶化領域５０の結晶性に依存して変化しないことが明確になった。
　以上のように、本実施の形態の結晶性シリコン基板の製造方法によれば、結晶化工程において、照射面積及び照射時間が上記の式（３）を満たすようにレーザー光３０が照射される。その結果、基板１０を基台１１に固定できる範囲に基板１０の反り量を抑えつつ結晶粒径の大きな結晶化領域５０を形成することができる。また、照射面積及び照射時間が上記の式（３）を満たし、かつ照射時間が短くなるように照射面積を最適化することにより、照射時間を短くして結晶化工程におけるレーザー光の高速スキャンが可能になる。
　（実施例）
　次に、本実施の形態に係る結晶性シリコン基板の製造方法をチャネル層の形成に用いた薄膜トランジスタの製造方法について説明する。
　本実施例に係る薄膜トランジスタの製造方法は、基板を準備する工程（基板準備工程）と、基板の上方にゲート電極を形成する工程（ゲート電極形成工程）と、基板の上方にゲート絶縁膜を形成する工程（ゲート絶縁膜形成工程）と、基板の上方に非結晶のシリコン薄膜を形成する工程（シリコン薄膜形成工程）と、基板の上方にソース電極及びドレイン電極を形成する工程（ソースドレイン電極形成工程）と、非結晶のシリコン薄膜にレーザー光を照射することにより非結晶のシリコン薄膜を結晶化して結晶化領域を形成する工程（シリコン薄膜結晶化工程）とを含む。
　シリコン薄膜結晶化工程は、上述の結晶性シリコン基板の製造方法における結晶化工程と同様の方法によって行うことができる。なお、シリコン薄膜結晶化工程によって得られる結晶化領域は、薄膜トランジスタのチャネル層となる。
　ここで、薄膜トランジスタには、ボトムゲート型とトップゲート型の２種類の構造がある。ボトムゲート型の薄膜トランジスタは、層構成が、下から順に、ゲート電極、ゲート絶縁膜、チャネル層（シリコン半導体膜）となっている。一方、トップゲート型の薄膜トランジスタは、層構成が、下から順に、チャネル層、ゲート絶縁膜、ゲート電極となっている。以下、ボトムゲート型及びトップゲート型の各薄膜トランジスタの製造方法について、図面を参照しながら具体的に説明する。
　まず、本実施例に係るボトムゲート型の薄膜トランジスタの製造方法について、図９を用いて説明する。図９は、本実施例に係るボトムゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。
　図９の（ａ）に示すように、まず、基板６０を準備し、基板６０を基台に設置（固定）する（基板準備工程）。基板６０としては、例えば、ガラス基板を用いることができる。なお、その後、基板６０上に、シリコン酸化膜又はシリコン窒化膜等の絶縁膜からなるアンダーコート膜を形成してもよい。
　次に、図９の（ｂ）に示すように、基板６０の上方に、ゲート電極３１をパターン形成する（ゲート電極形成工程）。例えば、基板６０の上方の全面に、膜厚が１０～５００ｎｍの範囲となるように、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、あるいはそれらを組み合わせた合金などのゲート金属膜をスパッタリング法によって成膜し、フォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属膜をパターニングして所定形状のゲート電極３１を形成する。
　次に、図９の（ｃ）に示すように、基板６０の上方に、ゲート絶縁膜３２を形成する（ゲート絶縁膜形成工程）。例えば、ゲート電極３１を覆うようにして、基板６０の上方の全面に、膜厚が１０～５００ｎｍの範囲となるように、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯＮ）等の絶縁膜からなるゲート絶縁膜３２をプラズマＣＶＤ法によって成膜する。ここで、ゲート絶縁膜３２は積層構造でも構わない。
　次に、図９の（ｄ）に示すように、基板６０の上方に、非結晶のシリコン薄膜３３を形成する（シリコン薄膜形成工程）。例えば、ゲート絶縁膜３２上に、膜厚が１０～２００ｎｍの範囲となるように、非結晶のシリコン薄膜３３としてアモルファスシリコン薄膜をプラズマＣＶＤ法によって成膜する。
　次に、図９の（ｅ）に示すように、非結晶のシリコン薄膜３３に対してレーザー光を相対走査させつつ、レーザー光をシリコン薄膜３３の所定領域に照射することにより、非結晶のシリコン薄膜３３を結晶化して結晶化領域３５を形成する（シリコン薄膜結晶化工程）。この工程は、上述の結晶性シリコン基板の製造方法における結晶化工程と同様の方法によって行う。
　具体的には、照射面積及び照射時間が上記の式（３）を満たすようにレーザー光が非結晶のシリコン薄膜３３に照射される。なお、図９の（ｅ）では、非結晶のシリコン薄膜３３の一部の領域を結晶化させているが、非結晶のシリコン薄膜３３の全領域を結晶化させても構わない。
　次に、図９の（ｆ）に示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、レーザー光が未照射の未結晶化領域を選択的にパターニングすることにより、非結晶のシリコン薄膜３３を除去すると共に結晶化領域３５を島状にパターン形成する。
　次に、プラズマＣＶＤによる成膜時に、アモルファスシリコン薄膜にリン等の不純物をドーピングして、膜厚が１０～１００ｎｍの範囲となるように、コンタクト層３６となる不純物ドープのｎ＋層を形成する。その後、図９の（ｆ）に示すように、コンタクト層３６の上に、例えばＭｏＷ／Ａｌ／ＭｏＷの三層構造のソースドレイン金属膜３７をスパッタリング法によって成膜する。
　次に、図９の（ｇ）に示すように、基板６０の上方に、ソース電極３７Ｓ及びドレイン電極３７Ｄを形成する（ソースドレイン電極形成工程）。例えば、フォトリソグラフィ及びウェットエッチングを施すことにより、ソースドレイン金属膜３７をパターニングすることにより、対向する一対のソース電極３７Ｓ及びドレイン電極３７Ｄを形成する。
　その後、ソースドレイン金属膜３７をパターニングするときのレジストを残したままドライエッチングを施すことによりコンタクト層３６を分離して、対向する一対のコンタクト層３６を形成する。これにより、図９の（ｇ）に示すように、ボトムゲート型の薄膜トランジスタを製造することができる。
　以上、本実施の形態に係るボトムゲート型の薄膜トランジスタの製造方法によれば、チャネル層となる結晶化領域３５を形成する際において、レーザー光の照射面積及び照射時間が上記の式（３）を満たすようにレーザー光が照射される。その結果、基板６０を基台に固定できる範囲に基板６０の反り量を抑えつつ結晶粒径の大きな結晶化領域３５を形成することができる。これにより、シリコン薄膜結晶化工程より後の工程において、基板６０を基台に確実に固定し、ソース電極３７Ｓ及びドレイン電極３７Ｄ等の位置合わせずれを抑えることができる。その結果、製造ばらつきを抑えつつオン電流特性に優れた薄膜トランジスタを製造することができる。
　次に、本実施例に係るトップゲート型の薄膜トランジスタの製造方法について、図１０を用いて説明する。図１０は、本実施例に係るトップゲート型の薄膜トランジスタの製造方法における各工程を模式的に示す断面図である。
　図１０の（ａ）に示すように、まず、基板６０を準備し、基板６０を基台に設置（固定）する（基板準備工程）。基板６０としては、例えば、ガラス基板を用いることができる。
　次に、図１０の（ｂ）に示すように、基板６０上に、シリコン酸化膜又はシリコン窒化膜等の絶縁膜からなるアンダーコート膜３８を形成する。その後、同図に示すように、基板１０の上方に、非結晶のシリコン薄膜３３を形成する（シリコン薄膜形成工程）。例えば、アンダーコート膜３８の上に、非結晶のシリコン薄膜３３としてアモルファスシリコン薄膜をプラズマＣＶＤ等によって成膜する。
　次に、図１０の（ｃ）に示すように、非結晶のシリコン薄膜３３に対してレーザー光を相対走査させつつ、レーザー光をシリコン薄膜３３の所定領域に照射することにより、非結晶のシリコン薄膜３３を結晶化して結晶化領域３５を形成する（シリコン薄膜結晶化工程）。この工程は、上述の結晶性シリコン基板の製造方法における結晶化工程と同様の方法によって行う。
　具体的には、照射面積及び照射時間が上記の式（３）を満たすようにレーザー光が非結晶のシリコン薄膜３３に照射される。なお、図１０の（ｃ）では、非結晶のシリコン薄膜３３の一部の領域を結晶化させているが、非結晶のシリコン薄膜３３の全領域を結晶化させても構わない。
　次に、図１０の（ｄ）に示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、レーザー光が未照射の未結晶化領域を選択的にパターニングすることにより、非結晶のシリコン薄膜３３を除去すると共に結晶化領域３５を島状にパターン形成する。
　その後、図１０の（ｄ）に示すように、基板６０の上方に、ゲート絶縁膜３２を形成する（ゲート絶縁膜形成工程）。例えば、島状の結晶化領域３５を覆うようにして、基板６０の上方の全面に、二酸化シリコン等の絶縁膜からなるゲート絶縁膜３２をプラズマＣＶＤ等によって成膜する。
　次に、図１０の（ｅ）に示すように、基板６０の上方に、ゲート電極３１をパターン形成する（ゲート電極形成工程）。例えば、基板６０の上方の全面にモリブデンタングステン（ＭｏＷ）等のゲート金属膜をスパッタによって成膜し、フォトリソグラフィ及びウェットエッチングを施すことによりゲート金属膜をパターニングして、結晶化領域３５の上方にゲート絶縁膜３２を介して所定形状のゲート電極３１を形成する。
　次に、図１０の（ｆ）に示すように、ゲート電極３１をマスクとして結晶化領域３５の両端部に不純物をライトドープすることにより、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域３９を形成する。
　次に、図１０の（ｇ）に示すように、基板６０の上方に、パッシベーション膜７０を形成する。例えば、ゲート電極３１及びゲート絶縁膜３２を覆うようにして、基板６０の上方の全面に、二酸化シリコン等の絶縁膜からなるパッシベーション膜７０をプラズマＣＶＤ等によって成膜する。その後、図１０の（ｇ）に示すように、ＬＤＤ領域３９を露出させるようにパッシベーション膜７０にコンタクトホールを形成する。
　次に、図１０の（ｈ）に示すように、パッシベーション膜７０のコンタクトホールを埋めるように、パッシベーション膜７０上に一対のソース電極３７Ｓ及びドレイン電極３７Ｄを形成する。これにより、図１０の（ｈ）に示すように、トップゲート型の薄膜トランジスタを製造することができる。
　以上、本実施の形態に係るトップゲート型の薄膜トランジスタの製造方法によれば、チャネル層となる結晶化領域３５を形成する際において、レーザー光の照射面積及び照射時間が上記の式（３）を満たすようにレーザー光が照射される。その結果、基板６０を基台に固定できる範囲に基板６０の反り量を抑えつつ結晶粒径の大きな結晶化領域３５を形成することができる。これにより、シリコン薄膜結晶化工程より後の工程において、基板６０を基台に確実に固定し、ゲート電極３１、ソース電極３７Ｓ及びドレイン電極３７Ｄ等の位置合わせずれを抑えることができる。その結果、製造ばらつきを抑えつつオン電流特性に優れた薄膜トランジスタを製造することができる。
　以上、本発明の結晶性基板の製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
　例えば、本実施の形態において、基板上に形成する薄膜としてシリコン薄膜を例示したが、これに限られず他の半導体薄膜であってもよい。例えば、薄膜はゲルマニウム（Ｇｅ）又はＳｉＧｅからなる半導体薄膜であってもよい。
　また、本実施の形態では、レーザー光は、強度半値幅Ｗ１が強度長軸幅Ｗ２よりも小さくなるように構成したが、強度半値幅Ｗ１が強度長軸幅Ｗ２よりも大きくなるように構成しても構わない。この場合であっても、本実施の形態と同様にレーザー光の走査方向は変わらず、レーザー光の短軸と走査方向とが一致するようにレーザー光の走査を行う。
　また、本実施の形態では、シリコン薄膜に照射されたときのレーザー光の照射形状（強度分布形状）は長軸及び短軸を有する矩形状としたが、これに限らない。例えば、シリコン薄膜に照射されたときのレーザー光の照射形状（強度分布形状）は、楕円形状等のその他の長軸及び短軸を有する形状、あるいは、円形や正方形とすることもできる。
　また、本実施の形態によって製造される薄膜トランジスタ又は薄膜トランジスタのアレイ基板は、有機ＥＬ表示装置又は液晶表示装置等の表示装置に用いることができる。また、表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ又は携帯電話などの電子機器に適用することができる。
　例えば、本実施の形態によって有機ＥＬ表示装置の薄膜トランジスタのアレイ基板を製造する場合、両者で異なる特性が求められるトランジスタを１つのアレイ基板に配置する必要がある。つまり、オフ特性が求められるスイッチトランジスタと、オン特性が求められる駆動トランジスタとを同じアレイ基板に配置する必要がある。従って、スイッチトランジスタのチャネル層となる結晶化領域の形成におけるレーザー光の走査と、駆動トランジスタのチャネル層となる結晶化領域の形成におけるレーザー光の走査とでレーザー光の照射条件を変更することが好ましい。このような場合、図１１に示されるように、スイッチトランジスタの形成において、スイッチトランジスタの配置に応じてレーザー光３０の照射面積（結晶化領域５０の面積）は決まるが、上記の式（３）を満たすようにレーザー光３０の照射時間を設定することで基板を基台に固定できる範囲に基板の反り量を抑えることができる。同様に、駆動トランジスタの形成においても、駆動トランジスタの配置に応じてレーザー光３０の照射面積は決まるが、上記の式（３）を満たすようにレーザー光３０の照射時間を設定することで基板を基台に固定できる範囲に基板の反り量を抑えることができる。
　また、本実施の形態によって有機ＥＬ表示装置の薄膜トランジスタのアレイ基板を製造する場合、各画素でトランジスタの他に容量等を形成する必要があり、トランジスタを形成するための領域は基板の全面積に対して７５％以下の面積となる。また、本実施の形態によって液晶表示装置の薄膜トランジスタのアレイ基板を製造する場合、各画素で１つのトランジスタが形成されるため、トランジスタを形成するための領域は基板の全面積に対して少なくとも２０％の面積となる。従って、有機ＥＬ表示装置及び液晶表示装置の双方に用いることが可能なアレイ基板を製造する場合には、レーザー光の照射面積は、２０％以上７５％以下であることが好ましい。
　また、本実施の形態によって製造される結晶性シリコン基板は、薄膜トランジスタだけではなく、太陽電池又はイメージセンサ等の光電変換素子等、各種電子デバイスにも用いることができる。
　また、本実施の形態において、結晶性シリコン薄膜は、ｎ型半導体であっても、ｐ半導体であっても良い。
　また、本実施の形態において、レーザー光の投入エネルギーを上げるためにレーザー光として連続発振のレーザー光を用いるとしたが、これに限られず例えばパルスの間隔を小さくしたエキシマレーザー光等のパルスのレーザー光が用いられてもよい。
　本発明は、結晶性基板の製造方法に有用であり、特に薄膜トランジスタ、太陽電池あるいはセンサ等の結晶性シリコン薄膜を有する電子デバイス、又はテレビジョンセット、パーソナルコンピュータあるいは携帯電話などの表示装置又はその他電気機器等に有用である。
　　１０、６０　　基板
　　１１　　基台
　　１３、３３　　シリコン薄膜
　　２１　　モリブデンタングステン膜
　　２２　　シリコン窒化膜
　　２３　　酸化シリコン膜
　　３０　　レーザー光
　　３１　　ゲート電極
　　３２　　ゲート絶縁膜
　　３６　　コンタクト層
　　３７　　ソースドレイン金属膜
　　３７Ｓ　　ソース電極
　　３７Ｄ　　ドレイン電極
　　３８　　アンダーコート膜
　　３９　　ＬＤＤ領域
　　４０　　走査方向
　　４１　　第１方向
　　３５、５０　　結晶化領域
　　７０　　パッシベーション膜

Claims (4)

  1. 　基板を準備する工程と、
    　前記基板上に薄膜を形成する工程と、
    　前記薄膜に対してレーザー光を所定の速度で相対走査させて前記薄膜に前記レーザー光を照射し、前記薄膜の少なくとも所定領域を結晶化して結晶化領域を形成する工程と、を含み、
    　前記結晶化領域を形成する工程において、
    　前記レーザー光の照射面積をＳとし、前記レーザー光の照射時間をｔとし、Ａ及びＢを任意の定数としたとき、
    　前記レーザー光の照射面積と前記レーザー光の照射時間とが、下記の式を満たす、
    　結晶性基板の製造方法。
    　ｔ＜Ａ×Ｓ－Ｂ
  2. 　前記レーザー光の照射面積と前記レーザー光の照射時間とは、下記の式を満たす、
    　請求項１に記載の結晶性基板の製造方法。
    　ｔ＜６３．３×Ｓ－１．５
  3. 　前記レーザー光の照射時間は、６０マイクロ秒以下である、
    　請求項１に記載の結晶性基板の製造方法。
  4. 　前記レーザー光の照射面積は、２０％以上７５％以下である、
    　請求項１に記載の結晶性基板の製造方法。
PCT/JP2011/006639 2011-11-29 2011-11-29 結晶性基板の製造方法 WO2013080246A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/006639 WO2013080246A1 (ja) 2011-11-29 2011-11-29 結晶性基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/006639 WO2013080246A1 (ja) 2011-11-29 2011-11-29 結晶性基板の製造方法

Publications (1)

Publication Number Publication Date
WO2013080246A1 true WO2013080246A1 (ja) 2013-06-06

Family

ID=48534781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/006639 WO2013080246A1 (ja) 2011-11-29 2011-11-29 結晶性基板の製造方法

Country Status (1)

Country Link
WO (1) WO2013080246A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129573A (ja) * 1995-07-25 1997-05-16 Semiconductor Energy Lab Co Ltd レーザーアニール方法およびレーザーアニール装置
JPH10189449A (ja) * 1996-12-26 1998-07-21 Seiko Epson Corp 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP2006203047A (ja) * 2005-01-21 2006-08-03 Hitachi Displays Ltd 表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129573A (ja) * 1995-07-25 1997-05-16 Semiconductor Energy Lab Co Ltd レーザーアニール方法およびレーザーアニール装置
JPH10189449A (ja) * 1996-12-26 1998-07-21 Seiko Epson Corp 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP2006203047A (ja) * 2005-01-21 2006-08-03 Hitachi Displays Ltd 表示装置の製造方法

Similar Documents

Publication Publication Date Title
JP4577114B2 (ja) 薄膜トランジスタの製造方法および表示装置の製造方法
WO2013051221A1 (ja) 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法
JP4443646B2 (ja) 多結晶半導体膜の製造方法
WO2013069045A1 (ja) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
KR20130023021A (ko) 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
WO2011161715A1 (ja) 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
WO2012164626A1 (ja) 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
US9236487B2 (en) Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate
JP2000260709A (ja) 半導体薄膜の結晶化方法及びそれを用いた半導体装置
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP2007281423A (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
JP5899533B2 (ja) 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法
WO2013030885A1 (ja) 薄膜形成基板の製造方法及び薄膜基板
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP2013161963A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、及び表示装置
US8530900B2 (en) Method for selectively forming crystalline silicon layer regions above gate electrodes
WO2013080246A1 (ja) 結晶性基板の製造方法
US9343306B2 (en) Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes
JP5211294B2 (ja) 半導体素子，薄膜トランジスタ，レーザーアニール装置，並びに半導体素子の製造方法
WO2010101066A1 (ja) 結晶質膜の製造方法および結晶質膜製造装置
JP2006237042A (ja) レーザーアニール装置、これを用いた半導体薄膜の製造方法、および薄膜トランジスター
JP2011054826A (ja) 多結晶半導体膜及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11876570

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11876570

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP