JPH10189449A - 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 結晶化性の高い半導体膜を低温プロセスの中
で高い生産性で安定して得るための結晶性半導体膜の製
造方法、およびこの方法により得た結晶性半導体膜を用
いてＴＦＴを製造する方法を提供することにある。 【解決手段】 ＴＦＴを製造するためにＰＥＣＶＤ法な
どで形成したシリコン膜１２では、表面から約３０ｎｍ
の深さのところまでに水素が集中し、かかる水素の存在
がレーザーアニール時の障害となる。そこで、シリコン
膜１２を厚めに形成しておき、その表層１４をドライエ
ッチングなどにより除去し、残ったシリコン膜１２のみ
にレーザー照射等による結晶化や再結晶化を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は気相堆積法で形成し
た半導体膜から結晶化あるいは再結晶化した半導体膜を
得る結晶性半導体膜の製造方法、およびこの方法により
得た結晶性半導体膜を用いてアクティブマトリックス型
液晶ディスプレイ等に適応される薄膜トランジスタ（以
下、ＴＦＴという。）を製造する方法に関するものであ
る。

【０００２】

【従来の技術】近年、液晶ディスプレイ（ＬＣＤ）の大
画面化や高解像度化に伴い、その駆動方式は単純マトリ
ックス方式からアクティブマトリックス方式へ移行し、
大容量の情報を表示できるようになりつつある。アクテ
ィブマトリックス方式は数十万を越える画素を有する液
晶ディスプレイが可能であり、各画素毎にスイッチング
トランジスタを有するものである。各種液晶ディスプレ
イの基板としては透過型ディスプレイを可能とする溶融
石英板やガラスなどの透明絶縁基板が使用されている。
ＴＦＴの能動層としては通常アモルファスシリコンや多
結晶シリコンなどの半導体膜が用いられるが、駆動回路
まで一体化してＴＦＴで形成しようとする場合には動作
速度の速い多結晶シリコンを用いるのが有利である。多
結晶シリコン膜を能動層とする場合は溶融石英板を基板
として用い、通常は工程最高温度が１０００℃を越える
高温プロセスと呼ばれる製造方法にてＴＦＴが作成され
る。この場合多結晶シリコン膜の移動度は１０ｃｍ² ・
Ｖ^-1・ｓ^-1から１００ｃｍ²・Ｖ^-1・ｓ^-1程度の値とな
る。一方アモルファスシリコン膜を能動層とする場合に
は工程最高温度が４００℃程度と低いため、通常のガラ
ス基板を用いることができる。アモルファスシリコン膜
の移動度は０．１ｃｍ² ・Ｖ^-1・ｓ^-1から１ｃｍ² ・Ｖ
^-1・ｓ^-1程度の値である。

【０００３】ＬＣＤの表示画面の拡大化や低価格化を進
める場合には絶縁基板として安価な通常ガラスを使用す
るのが必要不可欠である。しかしながら前述の如くアモ
ルファスシリコン膜は電気特性が多結晶シリコン膜に比
べ著しく劣り動作速度が遅い等の問題を有している。こ
れに対して高温プロセスの多結晶シリコンＴＦＴは溶融
石英板を用いているため、ＬＣＤの大型化や低価格化が
困難との問題を有している。従って通常のガラス基板上
に多結晶シリコン膜等の半導体膜を能動層として用いて
ＴＦＴを作成する技術が現在強く求められている。しか
るに量産性に富む大型の通常ガラス基板を用いる際に
は、基板の変形を避けるべく工程最高温度を約４００℃
程度以下とする大きな制約がある。従ってこのような制
約下にて液晶ディスプレイを動作することでき、かつ、
駆動回路を高速作動し得るＴＦＴの能動層を形成する技
術が望まれている。これらは現在低温プロセスｐｏｌｙ
−Ｓｉ−ＴＦＴと称され、開発が進められている。

【０００４】従来の低温プロセスｐｏｌｙ−Ｓｉ−ＴＦ
Ｔに相当する第一の従来技術はＳＩＤ（Ｓｏｃｉｅｔｙ
ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａ
ｙ）’９３ダイジェストＰ．３８７（１９９３）に開示
されている。それによると、まず減圧化学気相堆積法
（以下、ＬＰＣＶＤ法という。）で原料気体としてモノ
シラン（ＳｉＨ₄ ）を用い、堆積温度５５０℃にて５０
ｎｍのアモルファスシリコン膜（以下、ａ−Ｓｉ膜とい
う。）を堆積する。しかる後にａ−Ｓｉ膜にレーザー照
射を施してａ−Ｓｉ膜を多結晶のシリコン膜（以下、ｐ
ｏｌｙ−Ｓｉ膜という。）に改質する。ｐｏｌｙ−Ｓｉ
膜のパターニング後、ゲート絶縁膜であるＳｉＯ₂ 膜を
ＥＣＲ−ＰＥＣＶＤ法で基板温度を１００℃として堆積
する。ゲート絶縁膜上にタンタル（Ｔａ）にてゲート電
極を形成した後、ゲート電極をマスクとしてドナーまた
はアクセプター不純物をシリコン膜にイオン注入してト
ランジスタのソース・ドレインを自己整合的（セルフ・
アライン）に形成する。この時イオン注入はイオン・ド
ーピング法と呼ばれる質量非分離型の注入装置を用い、
水素希釈されたフォスフィン（ＰＨ₃ ）やジボラン（Ｂ
₂ Ｈ₆ ）を原料気体として用いる。注入イオンの活性化
は３００℃である。その後層間絶縁膜を堆積し、インジ
ウム錫酸化物（ＩＴＯ）やアルミニウム（Ａｌ）で電極
や配線を作成し、薄膜半導体装置は完成する。従ってこ
の従来技術では工程最高温度はＬＰＣＶＤ法でａ−Ｓｉ
膜（以下、ａ−Ｓｉ膜／ＬＰＣＶＤという。）を堆積す
る際の５５０℃である。

【０００５】低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴに相
当する第二の従来技術は例えば特開平６−１６３４０１
号公報に開示されているものに代表される。この従来技
術の特徴は先の第一の従来技術がａ−Ｓｉ膜／ＬＰＣＶ
Ｄを用いていたのに対し、ａ−Ｓｉ膜をプラズマ化学気
相堆積法（以下、ＰＥＣＶＤ法という。）にて堆積した
後、いわゆる水素抜きアニールと呼ばれる３００℃から
４５０℃程度の温度で堆積膜を熱処理し、その後レーザ
ー照射を施してｐｏｌｙ−Ｓｉ膜を形成する点にある。
実際、同公報の段落番号［００３３］欄には「ガラス基
板（コーニング７０５９）１上にプラズマＣＶＤ法によ
り２００ｎｍ厚の酸化シリコンのパッシベーション膜２
および１００ｎｍ厚の非晶質シリコン薄膜３を基板温度
２００℃で形成した。３００℃で３０分間熱処理した
後、１３Ｗのアルゴンイオンレーザー光を約５０μｍ径
に集光し、約１１ｍ／秒の速度で走査照射し（ビームス
ポット径×２２００００／秒の走査速度）、非晶質シリ
コン薄膜３の多結晶化を行った。」と記載されている。
この例が示すようにＰＥＣＶＤ法で形成されたａ−Ｓｉ
膜（以下、ａ−Ｓｉ膜／ＰＥＣＶＤという。）を結晶化
させるには結晶化工程前に熱処理を施すことが必須であ
った。熱処理を施さなかったり、或いはその温度が低い
状態でａ−Ｓｉ膜／ＰＥＣＶＤにレーザー照射を施す
と、照射レーザーエネルギー強度が弱い時には結晶化が
全く進まず、逆に強ければシリコン膜に損傷が入り、結
局ａ−Ｓｉ膜／ＰＥＣＶＤは全く結晶化しない事態に陥
ってしまう。

【０００６】この様子を出願人は以下の実験より確認し
てある。試料はガラス基板（日本電気硝子株式会社製の
商品名ＯＡ−２）上に平行平板型ＰＥＣＶＤ装置でａ−
Ｓｉ膜を２５０ｎｍの膜厚に堆積したものである。成膜
条件はモノシラン（ＳｉＨ₄）流量が２２５ＳＣＣＭ、
水素（Ｈ₂ ）流量が１３００ＳＣＣＭ、ＲＦ出力が１５
０Ｗ、圧力１．３ｔｏｒｒ、電極面積１６５６ｃｍ²
（従って印加電力密度は０．０９１Ｗ／ｃｍ² であ
る。）、電極間距離２４．４ｍｍ、基板温度３００℃で
有り、この時のａ−Ｓｉ膜／ＰＥＣＶＤの成膜速度は５
４．７ｎｍ／ｍｉｎであった。この膜は従来技術による
典型的なａ−Ｓｉ膜／ＰＥＣＶＤであり、膜中には水素
を約１０．３原子％含み、Ｓｉ原子の密度は４．３８×
１０²²ｃｍ^-3であった。このａ−Ｓｉ膜／ＰＥＣＶＤを
窒素（Ｎ₂ ）雰囲気中で１時間の熱処理を行った後、レ
ーザー照射を施した結果を図６に示してある。図６の横
軸は熱処理温度を示し、縦軸はレーザー照射エネルギー
を表している。横軸のＡ．Ｄ．とはＡｓ−Ｄｅｐｏｓｉ
ｔｅｄの略（本願明細書ではＡｓ−ｄｅｐｏ．と省略す
る。）で、堆積直後の膜、すなわち何も熱処理を施して
いないａ−Ｓｉ膜／ＰＥＣＶＤを意味している。図６中
の「Ａ」は非晶質（ａｍｏｒｐｈｏｕｓ）状態を示し、
「Ｃ」は結晶化（Ｃｒｙｓｔａｌｌｉｚｅｄ）された状
態で、「Ｄ」は膜が損傷（Ｄａｍａｇｅｄ）を被ってい
ることを意味する。例えば横軸がＡ．Ｄ．で縦軸が１５
０ｍＪ・ｃｍ^-2の所の「Ａ」は、何も熱処理を施してい
ないａ−Ｓｉ膜／ＰＥＣＶＤに１５０ｍＪ・ｃｍ^-2のエ
ネルギー密度でレーザー照射を施したところ、レーザー
照射後の膜は依然非晶質であったことを意味している。

【０００７】この図が示すように従来のａ−Ｓｉ膜／Ｐ
ＥＣＶＤではＡｓ−Ｄｅｐｏｓｉｔｅｄ状態ではエネル
ギー強度が弱ければ（１６０ｍＪ・ｃｍ^-2程度以下で
は）結晶化は全く進まず、高ければ（１６０ｍＪ・ｃｍ
^-2程度以上では）膜に損傷が入って半導体膜として全く
機能しなくなってしまう。これに対してａ−Ｓｉ膜／Ｐ
ＥＣＶＤに熱処理を施すと、結晶化する領域（図６中の
「Ｃ」で示してある領域）は処理温度の上昇に伴って広
がる。例えば処理温度が３００℃の膜では結晶化するレ
ーザーエネルギー強度は１８０ｍＪ・ｃｍ^-2の一点のみ
であるが、処理温度を３９０℃と上げれば結晶化エネル
ギー強度が１９０ｍＪ・ｃｍ^-2から３１０ｍＪ・ｃｍ^-2
の広い範囲で結晶化する。図６ではＳｉ膜の状態を分か
り易くするために単純に非晶質（Ａ）、結晶化（Ｃ）、
損傷（Ｄ）との三領域に分類しているが、結晶化するエ
ネルギー領域（Ｃ）内にも結晶化が良く進んだ領域と、
比較的非晶質に近い結晶化領域と、損傷の入りかけた結
晶化領域とにさらに細かく分類される。図６では結晶化
が良く進んだ領域の「Ｃ」は丸で囲んである。こうした
領域の結晶化膜は波長分散型分光エリプソメトリーやラ
マン分光法で測定した結晶化率も７０％以上となり、比
較的高い結晶化率を示す。結局レーザー照射法でａ−Ｓ
ｉ膜／ＰＥＣＶＤを結晶化するには、形成された膜を４
００℃程度以上の温度で熱処理することが必須条件とな
っている。レーザー照射時のレーザー・ショット毎のエ
ネルギー強度のばらつきと、結晶化された膜品質が高い
レベルで均一であるためには熱処理温度は事実上４５０
℃程度以上とされている。

【０００８】低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴに相
当する第二の従来技術では、このような方法で得られた
多結晶シリコン膜を用いて以後第一の従来技術と同じ製
造方法にてｐｏｌｙ−Ｓｉ−ＴＦＴを作成する。従って
第二の従来技術での工程最高温度はａ−Ｓｉ膜／ＰＥＣ
ＶＤに熱処理する時の温度で凡そ４５０℃程度である。

【０００９】低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴに相
当する第三の従来技術は例えば特開平５−２７５３３６
公報に開示されたものに代表される。この従来技術はａ
−Ｓｉ膜／ＰＥＣＶＤをレーザー結晶化させる際、レー
ザーの照射エネルギー強度を順次増すことで損傷が無く
結晶化させるものである。この公報には請求項１として
「水素化非晶質半導体薄膜をレーザ光の照射により多結
晶化し製造する方法において、レーザ光の照射エネルギ
ーを順次大きくして水素化非晶質半導体薄膜中の水素を
段階的に放出させることを特徴とする多結晶半導体薄膜
の製造方法。」と記載され、具体的には質量分析計で水
素の量を監視しながら低エネルギーのレーザ光を照射
し、水素量が十分に減少した段階でａ−Ｓｉ：Ｈ膜を多
結晶化するのに必要なエネルギーを持つレーザ光を照射
するものである。このようにして多結晶シリコン膜を得
た後は、第一の従来技術と同じ方法にてｐｏｌｙ−Ｓｉ
−ＴＦＴを作成する。

【００１０】

【発明が解決しようとする課題】しかし前述の各従来技
術に係る低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴには次の
ような問題が内在しており、これらが量産化の阻害要因
となっている。

【００１１】第一の従来技術では工程温度が５５０℃と
高いため安価なガラスを使用できず、製品価格の高騰を
招く。加えてガラス自身の自重によるゆがみが大型化と
共に大きくなり、液晶表示装置（ＬＣＤ）を大型化し得
ない。

【００１２】第二の従来技術では基板全体にわたって均
一なレーザー照射を行う適正照射条件が厳しく、前述の
如くその適応範囲は水素抜きのための熱処理温度が低い
程狭くなる。従って安定した生産を行うには水素抜きの
熱処理温度を４５０℃程度から５００℃程度へと高くせ
ざるを得ない。それに伴い安価なガラスが使用出来無く
なり、製品価格の高騰を招く。また熱処理温度が高くな
るほど大型のガラス基板では自身の自重によるゆがみが
大きくなり、液晶表示装置（ＬＣＤ）を大型化し得な
い。逆に水素抜きの熱処理温度が４５０℃程度以下と低
い場合はレーザー照射による結晶化の度合いがロット毎
に均一であったり、不均一であったりと変動し、安定な
生産ができない。またその結晶化度も低いなど、良質の
結晶性半導体膜が得られない。

【００１３】第三の従来技術では水素抜きを行うのに放
出される水素量を監視しながらレーザー光を１３５ｍＪ
／ｃｍ² で複数回走査照射し、次に１７３ｍＪ／ｃｍ²
で複数回走査照射し、さらに２０７ｍＪ／ｃｍ² で複数
回走査照射し、順次エネルギーを大きくして同様の工程
を繰り返す。このようにして含有水素の大部分を放出し
た後にａ−Ｓｉ膜を結晶化させる。この従来技術ではａ
−Ｓｉ膜／ＰＥＣＶＤを結晶化させるまでに水素の放出
を監視しながら少なくとも十数回以上レーザー照射を繰
り返さなければならない。このため生産性が著しく低下
し、製品価格の高騰を招いてしまう。また同一箇所を水
素抜きのために数回以上レーザー照射する場合、基板周
辺の雰囲気を注意深く制御せねばならない。大気雰囲気
下でレーザー照射を行って水素抜きを行うと、空気中の
酸素がレーザー照射毎に半導体膜中に取り込まれてしま
う。水素抜きをしながらのレーザー照射の場合は水素が
抜けた後の不対結合対（ダングリング・ボンド）に酸素
が捕獲され、結晶化の際にはＳｉ原子の移動時に酸素が
膜中に導入されるからである。レーザー照射回数が数回
で有れば空気中からの酸素の取り込みも僅かとなり問題
は無いが、十数回も繰り返してレーザー照射する場合に
は酸素の膜中への取り込みに充分な注意を払わねばなら
ない。言う迄も無くＳｉやＧｅ、ＧａＡｓ等通常の半導
体物質は半導体膜中に酸素が混入すると半導体特性は低
下するからである。従って第三の従来技術ではレーザー
照射を真空中或いは非酸化性雰囲気下で行わねば酸素混
入の無い半導体膜は得られない。このことは生産性の更
なる低下と製品価格の更なる上昇を引き起こしてしまう
ことを意味している。

【００１４】このようにＰＥＣＶＤ法で形成した半導体
膜はＡｓ−ｄｅｐｏ．状態での結晶化が困難である。同
様な問題は低圧化学気相堆積法（ＬＰＣＶＤ法）を除く
他の化学気相堆積法やスパッタ法、真空蒸着法等の物理
気相堆積法（ＰＶＤ法）にも内包する。ＰＶＤ法では膜
中に水素が殆ど存在しない形成方法であるが、これらの
膜もＡｓ−ｄｅｐｏ．状態では密度が低く、故にレーザ
ー照射等による結晶化が困難であるという同じ問題を有
している。

【００１５】一方ＬＰＣＶＤ法により形成された半導体
膜ではＡｓ−ｄｅｐｏ．状態でも結晶化は進むがやはり
所定のエネルギー密度以上では膜に損傷が入ってしま
う。一般にレーザー結晶化膜では照射エネルギー密度が
高いほど高品質の結晶化膜が得られる傾向にあり、より
高いエネルギー密度でも損傷を被らない膜の形成が望ま
れていた。

【００１６】そこで本発明の課題は上述の諸問題点を解
消することにあり、気相堆積法で形成した半導体膜を容
易に結晶化させる方法、及び高品質の結晶化膜を製造す
る方法を提供することにある。同時にこの方法により得
た結晶性半導体膜を用いてアクティブマトリックス型液
晶ディスプレイ等に適応されるＴＦＴを製造する方法を
提供することにある。

【００１７】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る結晶性半導体膜の製造方法では気相堆
積法により半導体膜を形成する第一工程と、該半導体膜
の表層を除去する第二工程と、該第二工程で表層が除去
された半導体膜の結晶性を高める第三工程とを含むこと
を特徴とする。

【００１８】本願出願人は、ＰＥＣＶＤ法およびＬＰＣ
ＶＤ法でそれぞれ形成した半導体膜（シリコン膜）に関
して繰り返し行った実験から、ＰＥＣＶＤ法やＬＰＣＶ
Ｄ法などといったＣＶＤ法で形成した半導体膜ではその
成膜条件に応じて表面から１０ｎｍ程度から５０ｎｍ程
度のところに水素が集中し、かかる水素の集中している
不安定な部分の存在が半導体膜の結晶化を妨げる原因で
あると判断した（図３、図４を参照のこと。）。そこで
本発明では半導体膜を予め所望の膜厚よりも１０ｎｍ程
度から５０ｎｍ程度厚めに形成しておき、水素を沢山含
有しているこれら表層を除去した後、残った半導体膜の
結晶化を進めるのである。この除去後に残った半導体膜
は水素含有量が著しく低減し、為にレーザー照射等によ
る結晶化や再結晶化が容易に達成されるのである。

【００１９】またＣＶＤ法で形成した半導体膜の表層は
密度が低く、この低密度で不安定な表層部がレーザー照
射等による結晶化や再結晶化を阻害している要因でもあ
る。半導体元素の濃度が低いため、僅かなエネルギー供
給でも表層部は飛散し、これが損傷として観測されるの
である。加えてこうした表層部には酸素が容易に入り込
んでダングリングホンドなどと簡単に結合してしまう傾
向が強く、半導体膜の純度を落としたり、あるいは結晶
化の際に不必要な結晶核となり、結晶化後の半導体膜品
質を低下させるのである。こうした知見に則り本発明で
はこのような不安定表層部を除去し、残った安定な半導
体膜のみを用いて結晶化を行うのである。

【００２０】同様な事情はスパッタ法や真空蒸着法など
のＰＶＤ法で形成した半導体膜にもみられる。例えばス
パッタ法の堆積過程を考えるとスパッタ成長している半
導体膜表面に新たな原子がスパッタ堆積する際に、その
下層に位置している半導体膜は新たに堆積する原子から
の運動エネルギー（主として運動量）とそれが転化した
熱エネルギーとを受け取るに到る。その結果下層に位置
する半導体膜ほど堆積中に緻密化が進み、表層に位置す
る半導体膜程低密度と化し、ＣＶＤ膜と同様に表層部分
が不安定部と化すのである。そこで本発明は半導体膜を
ＰＶＤ法で形成する場合も半導体膜を所望の膜厚より１
０ｎｍ程度から５０ｎｍ程度厚めに形成しておき、その
不安定表層部を除去し、残った安定な半導体膜のみを用
いてレーザー照射等による結晶化を行うのである。

【００２１】本発明では第一工程にて外気と隔離された
状態で気相堆積法により半導体膜を形成し、該半導体膜
を外気に触れさせることなく連続して前記半導体膜の表
層を除去する第二工程を行うことが好ましい。通常第一
工程の半導体膜堆積は外気と隔離した状態で行う。この
半導体膜を外気に触れさせることなく第二工程の除去作
業を行うと、半導体表面に酸化膜が形成されていないこ
とに所以して第二工程での除去作業が短時間で済む。酸
化硅素膜等の半導体膜の酸化膜は化学的に安定でこれが
除去処理時間を延ばす原因だからである。さらに第二工
程において半導体膜を外気に触れさせることなく連続し
てドライエッチングを行えば、ウエットエッチングと違
って第一工程と同じ真空系処理となるので、真空状態か
ら大気開放するのに要する時間や大気開放状態から真空
にするまでに費やす時間を省くことができる。また、後
述するように第三工程の結晶化を真空中で行って半導体
膜の品質を向上させる技術を適用する場合には、第一工
程から第三工程まで同一の装置を用いて真空系を破らず
連続して行える。このため大気開放状態から真空状態に
するのに要する時間を省くことができるとともに、結晶
化半導体膜の品質を著しく高めることが可能となる。

【００２２】本発明における前記第三工程は、半導体膜
を固相にて結晶性を高める方法と、半導体膜の少なくと
も一部を溶融して結晶性を高める方法の二種類の方法が
考えられる。これら結晶化を高める方法は熱処理炉に基
板を入れゆっくり結晶化を進める方法の他、半導体膜に
光を照射して該半導体膜の結晶性を高める方法などを採
用することができる。さらに半導体膜に光を照射して該
半導体膜の結晶性を高める方法としてはレーザー光を照
射する方法や、急速熱処理用の光を照射する方法があ
る。

【００２３】第三工程として採用し得るこれらの結晶化
方法のうちで半導体膜の少なくとも一部を溶融して結晶
性を高める方法を採用する場合には、第一工程で外気と
隔離された状態で気相堆積法により半導体膜を形成した
後、第二工程で半導体膜を外気に触れさせることなく連
続して前記半導体膜の表層を除去し、しかる後に第二工
程で表層が除去された半導体膜を外気に触れさせること
なく連続して前記三工程を行うことが殊の外好ましい。
特に表面を溶融させる結晶化方法の際には半導体膜を外
気に晒して仕舞うと、表面酸化膜が溶融を妨げ、更に半
導体膜が汚染される事も有るので、第一工程から第三工
程まで外気に触れることなく連続して行うことが、膜品
質の向上に直に結びつくのである。

【００２４】本発明に係る上記のいずれの形態も前記気
相堆積法として物理気相堆積法を採用できる。物理気相
堆積法の一例としては、スパッタ法や真空蒸着法などが
ある。

【００２５】また本発明に係る上記のいずれの形態も前
記気相堆積法として化学気相堆積法を採用できる。化学
気相堆積法の一例としてはＬＰＣＶＤ法やＰＥＣＶＤ法
などがある。

【００２６】このようにして得られた結晶性半導体膜は
結晶性が高く、高い移動度を有することから低温プロセ
スで作成されたＴＦＴの能動層などに用いるのに適して
いる。

【００２７】

【発明の実施の形態】図面を参照して本発明の基礎原理
および実施の形態を説明する。図１は本発明の結晶性シ
リコン膜の製造方法を示す工程図、図２（Ａ）〜（Ｅ）
は、本発明の結晶性シリコン膜の製造方法、およびこの
方法により得た結晶性半導体膜を能動層とするＴＦＴ
（薄膜トランジスタ）の製造方法を示す工程断面図であ
る。これらの図を用いて本願発明に係わる半導体膜およ
びＴＦＴの製造方法の概略を述べた後に各工程の詳細を
説明する。

【００２８】［１．本願発明の結晶性半導体膜の形成方
法およびＴＦＴの製造方法の概略］ （１−１．基礎原理）本発明は以下に説明するいずれの
形態においても図１に示すように、気相堆積法により半
導体膜を形成する第一工程（半導体膜堆積工程）ＳＴ１
と、該半導体膜の表層部を除去する第二工程（表層部除
去工程）ＳＴ２と、該表層部が除去された半導体膜の結
晶性を高める第三工程（結晶化工程）ＳＴ３とを行う点
で共通する。

【００２９】まずＴＦＴの能動層などとして用いられる
シリコン膜等の半導体膜１２を堆積する（図２
（Ａ））。この半導体膜１２はＰＥＣＶＤ法やＬＰＣＶ
Ｄ法に代表されるＣＶＤ法、あるいはスパッタ法や真空
蒸着法に代表されるＰＶＤ法によって形成される（図１
の第一工程ＳＴ１）。前述の如くＣＶＤ法やＰＶＤ法と
いった気相堆積法で形成された膜は表層部の密度が低
く、不対結合対も多い傾向にある。この傾向は処理温度
が低い程顕著になる。処理温度が５００℃程度以上と高
ければ薄膜堆積と同時に薄膜に対し熱処理が進み、膜が
緻密と化すからである。本願発明はこのような不安定表
層部を除去してから結晶化を進める。その意味において
は処理温度が５００℃以下の気相堆積法で形成された薄
膜に対して殊の外有効である。気相堆積された薄膜表層
部が低密度であることに加え、ＣＶＤ法で形成された薄
膜はこの表層部に多量の水素を含有している。

【００３０】図３はＰＥＣＶＤ法にて形成したシリコン
膜（半導体膜）が含有する水素の深さ方向のプロファイ
ルを核反応分析法（ＮＲＡ）を用いて調べた結果であ
る。図３ではシリコン膜に含まれる水素の絶対濃度を実
線Ｌ１１で示し、シリコン原子数に対する水素原子数の
比を実線Ｌ１２で示してある。ＰＥＣＶＤ法により形成
された半導体膜では表面から約３５ｎｍの深さのところ
までに水素が集中しており、それより深い部位では水素
量は６ａｔｍ％程度に減少して安定していることがわか
る。この水素を多量に含有している表層１４が不安定部
分として後述する結晶化の妨げとなる。そこで本発明で
は半導体膜を所望の膜厚よりも１０ｎｍ程度から５０ｎ
ｍ程度厚めに形成しておき、薄膜堆積後に表層部を同程
度の量除去し、残った半導体膜のみを使用するのである
（図１の第二工程ＳＴ２、図２（Ｂ））。不安定部分を
確実に除去するには半導体膜をたとえば５０ｎｍ程度以
上厚めに堆積しておき、それを除去すればよい。しかし
ながら余りに厚いと堆積時間も除去時間も長くなり非効
率である。加えて、堆積時の均一性のばらつきと除去時
の均一性のばらつきが相乗されてくるため、余分に堆積
し、除去する部位は薄い程好ましい。確実に不安定部を
除去するとの立場と均一性や生産性を高めるとの互いに
矛盾する事項を両立させるには、一般に除去部は１０ｎ
ｍ程度から５０ｎｍ程度が現実的であろう。表層不安部
の厚みは、ＣＶＤやＰＶＤなどの成膜条件に依存する。
高真空のＰＶＤ法では表層部１０ｎｍ程度から３０ｎｍ
程度も除去すれば十分である。ＣＶＤ法に於いても、Ｓ
ｉ密度が４．６×１０²²ｃｍ^-3で水素含有量が１．０ａ
ｔｍ％以下の膜であれば１０ｎｍ程度から３０ｎｍ程度
の除去で十分に本願発明は機能する。ＰＥＣＶＤ膜では
比較的水素が深い所まで沢山存在することを考えると所
望の膜厚よりも１５ｎｍ程度から３５ｎｍ程度余分に堆
積しておき、これらを第二工程で除去するのが望まし
い。理想的には所望の膜厚よりも２０ｎｍ程度から３０
ｎｍ程度余分に堆積しておき、その部分を第二工程にて
除去することであろう。

【００３１】同じことはＬＰＣＶＤ法にて形成したシリ
コン膜（半導体膜）についても見られる。図４はＬＰＣ
ＶＤ法による半導体膜の水素プロファイルである。測定
方法や図の見方は先と同様である。ＬＰＣＶＤ法による
薄膜では表面から約３０ｎｍ程度の深さのところまでに
水素が集中していることがわかる。従ってＬＰＣＶＤ法
による場合も半導体膜を厚めに形成しておき、その表層
１４をたとえば１０ｎｍ程度から５０ｎｍ程度除去し、
残った半導体膜の結晶化を進めればよいのである。ＬＰ
ＣＶＤ法による半導体膜ではＰＥＣＶＤ膜に比べてそれ
程深い所まで水素は入らない。それ故所望の膜厚よりも
１０ｎｍ程度から３０ｎｍ程度余分に堆積しておき、こ
れらを第二工程で除去するのが望ましい。理想的には所
望の膜厚よりも１５ｎｍ程度から２５ｎｍ程度余分に堆
積しておき、その部分を第二工程にて除去することであ
ろう。承知のように従来のＬＰＣＶＤ法による半導体膜
は結晶化を施す前に熱処理を加えずとも結晶化が可能で
ある。しかしながら結晶化が進むエネルギーは２００ｍ
Ｊ・ｃｍ^-2から４５０ｍＪ・ｃｍ^-2程度に限定されてい
た。４５０ｍＪ・ｃｍ^-2の上限を超えるとＰＥＣＶＤ膜
と同様、膜に損傷が入ってしまっていた。これはやはり
不安定表層部が存在するからである。本願発明に則り表
層部を除去すると、結晶化エネルギー領域を２００ｍＪ
・ｃｍ^-2から５５０ｍＪ・ｃｍ^-2程度へと拡げることが
出来る。これに依り従来よりも高いエネルギー密度でレ
ーザー照射等の結晶化を進める事が可能となり、結晶化
度の高い膜が得られるようになる。従来結晶化膜の品質
を上げるのに基板を加熱するとか雰囲気を調整するなど
の作業が行われていたが、そうした煩わしいことを行わ
ずとも、高品質の結晶化膜が得られるのである。ここで
はレーザー光照射による溶融結晶化を例にして述べた
が、同じ事情はＲＴＡ光照射による固相結晶化について
もいえる。

【００３２】こうして半導体膜１２にレーザー光等の光
学エネルギーまたは電磁波エネルギーを短時間照射する
方法などにより半導体膜１２を結晶化させる（図１の第
三工程ＳＴ３、図２（Ｃ））。

【００３３】第一工程ＳＴ１で最初に堆積した半導体膜
１２が非晶質であったり、あるいは非晶質と微結晶が混
在する混晶質であれば、光照射や結晶化を高める第三工
程ＳＴ３は結晶化と呼ばれる。一方、最初に堆積した半
導体膜１２が多結晶質であればこの工程は再結晶化と呼
ばれる。本明細書では特に断らない限り両者をまとめて
単に結晶化と称するが、いずれの場合でも本発明ではこ
の結晶化を行う前に半導体膜１２のうち結晶化を妨げる
不安定部分（表層１４）を予め除去しておく。こうして
単純な結晶化工程をもって良質の結晶性半導体膜を得る
ことができる。第三工程ＳＴ３にてレーザー光等のエネ
ルギー強度が高ければ、結晶化の際に半導体膜１２は一
度溶融し冷却固化過程を経て結晶化する。これを本願で
は溶融結晶化法と称する。これに対し半導体膜１２の結
晶化を溶融せずに固相にて進める方法を固相成長法（Ｓ
ＰＣ法）と称する。本発明ではいずれの方法をも適用す
ることができる。固相成長法は５５０℃程度から６５０
℃程度の温度で数時間から数十時間掛けて結晶化を進め
る熱処理法（Ｆｕｒｎａｃｅ−ＳＰＣ法）と、一秒未満
から一分程度の短時間で７００℃から１０００℃との高
温で結晶化を進める急速熱処理法（ＲＴＡ法）、および
レーザー光等のエネルギー強度が低い時に生ずる極短時
間固相成長法（ＶＳＴ−ＳＰＣ法）の三者に主として分
類される。本願発明ではこれらのいずれの結晶化方法を
適応することも可能であるが、大型基板を高い生産性で
製造するという観点からすれば溶融結晶化法やＲＴＡ
法、ＶＳＴ−ＳＰＣ法がとりわけ適している。これらの
結晶化方法では照射時間が非常な短時間であり、かつ照
射領域も基板全体に対して局所的であるため、半導体膜
１２の結晶化に際して基板全体が同時に高温に熱せられ
ることはないので、熱に依る基板の変形や割れ等が生じ
ないからである。

【００３４】本願発明は第一工程ＳＴ１を外気と隔離さ
れた状態で気相堆積法により半導体膜を形成し、さらに
該半導体膜を外気に触れさせることなく連続して半導体
膜の表層を除去する第二工程ＳＴ２を行うことが好まし
い。これは前述の如く単に生産性を向上せしめるのみな
らず、結晶性半導体膜が高純度で大きな結晶粒からな
り、粒界も比較的良好なものになる等の高品質化に大き
く寄与するからである。とりわけ第一工程ＳＴ１をスパ
ッタ法やＰＥＣＶＤ法などのプラズマを利用した製造方
法にて薄膜を堆積する場合、プラズマモードを薄膜堆積
モードから薄膜除去モード（エッチングモード）と変更
するだけで第一工程ＳＴ１と第二工程ＳＴ２とを連続し
て行うことが可能となる。堆積モードから除去モードへ
の変更は堆積ガスからエッチングガスへのガス種の交換
の他、圧力を除去モードでより低くするなどの方法があ
る。

【００３５】（１−２．ＴＦＴの製造方法の概略）次に
上述の工程により形成した結晶性半導体膜を用いてＴＦ
Ｔを製造する方法を図２を参照して説明する。

【００３６】本発明では基板１０の一例として汎用無ア
ルカリガラスを用いる。まず基板１０上に常圧化学気相
堆積法（以下、ＡＰＣＶＤ法という。）、ＰＥＣＶＤ
法、あるいはスパッタ法などで絶縁性物質である下地保
護膜１１を形成し、この膜の上に、シリコン膜等の半導
体膜１２をＰＥＣＶＤ法やＬＰＣＶＤ法に代表されるＣ
ＶＤ法、或いはスパッタ法や真空蒸着法に代表されるＰ
ＶＤ法によって堆積する。（図２（Ａ））これが図１に
示す第一工程ＳＴ１で有る。第一工程終了後半導体膜の
表層部を除去する。（図１第二工程ＳＴ２，図２
（Ｂ））。

【００３７】次に図２（Ｃ）に示すように半導体膜１２
にレーザー光等の光学エネルギーまたは電磁波エネルギ
ーを短時間照射する方法などにより半導体膜１２を結晶
化させる。（図１の第三工程ＳＴ３）。

【００３８】これ以後は通常の工程にてＴＦＴが作成さ
れ、即ち半導体膜１２をパターニングして、後にＴＦＴ
の能動層となる島状の半導体膜とする。次にＣＶＤ法や
ＰＶＤ法などによりゲート絶縁膜１３を形成する。（図
２Ｄ） 次にゲート電極となる薄膜をＰＶＤ法あるいはＣＶＤ法
などで基板全面に堆積した後、パターニングを行いゲー
ト電極１５を形成する。通常はゲート電極１５とゲート
配線は同一材料にて同一工程で作られるため、この材質
は電気抵抗が低く、３５０℃程度の熱工程に対して安定
であることが望まれる。次に不純物イオンの注入を行っ
てソース・ドレイン領域１６およびチャンネル領域１７
を形成する。この時ゲート電極１５がイオン注入のマス
クとなっているため、チャンネル領域１７はゲート電極
１５の真下のみに形成される自己整合構造となる。次に
層間絶縁膜１８をＣＶＤ法或いはＰＶＤ法で形成した
後、３５０℃程度以下の適当な熱環境下にて数十分から
数時間の熱処理を施して注入イオンの活性化および層間
絶縁膜１８の焼き締めを行う。次にソース・ドレイン領
域１６上にコンタクトホール１８０を形成し、ソース・
ドレイン電極１９や配線を形成してＴＦＴが完成する。
（図２（Ｅ））ここではゲート電極が半導体膜に対して
上方に位置する上ゲート構造でソース領域とチャンネル
形成領域とドレイン領域が同一半導体膜に形成されたコ
プラナー構造を例として示した。しかしながら、本願発
明はゲート電極が半導体膜に対して下方に位置する下ゲ
ート構造や、ソース領域とドレイン領域がチャンネル形
成領域とは別の半導体膜にて形成されるスタガード構造
のＴＦＴに対しても同様に適応可能である。換言すれ
ば、本願発明は上ゲート・コプラナー構造ＴＦＴ、上ゲ
ート・スタガード構造ＴＦＴ、下ゲート・コプラナー構
造ＴＦＴ、下ゲート・スタガー構造ＴＦＴ（通常逆スタ
ガーＴＦＴと略省されている）のいずれに対しても有効
で有る。

【００３９】［２．本願発明のＴＦＴの製造方法に関す
る工程毎の詳細説明］ （２−１．本発明が適応される基板と下地保護膜）まず
本発明が適応される基板と下地保護膜について説明す
る。本発明が適応し得る基板としては金属等の導電性物
質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ
₂ Ｏ₃ ）、窒化アルミニウム（ＡｌＮ）等のセラミック
材料、溶融石英やガラス等の透明絶縁性物質、シリコン
ウェハーなどの半導体基板およびそれらを加工したＬＳ
Ｉ、サファイア（三方晶系Ａｌ₂ Ｏ₃ 結晶）などの結晶
性絶縁物質等が用いられる。廉価な汎用ガラス基板とし
てはコーニングジャパン株式会社製＃７０５９ガラスや
＃１７３７ガラス、或いは日本電気硝子株式会社製ＯＡ
−２ガラス、（株）ＮＨテクノグラス製ＮＡ３５ガラス
等が使用され得る。

【００４０】半導体膜は基板の種類にかかわりなく、少
なくとも基板の表面の一部が絶縁性物質で構成され、そ
の絶縁性物質上に堆積される。この絶縁性物質を本願で
は下地保護膜と称する。例えば基板として溶融石英基板
を用いた時は基板自身が絶縁性物質であるから、溶融石
英基板上に直接半導体膜を堆積してもよい。或いはシリ
コン酸化膜（ＳｉＯ_x ：０＜ｘ≦２）や窒化硅素膜（Ｓ
ｉ₃ Ｎ_x ：０＜ｘ≦４）などの絶縁性物質を溶融石英基
板上に下地保護膜として形成した後に半導体膜を堆積し
てもよい。基板として通常のガラスを用いる場合、半導
体膜を直接絶縁性物質である通常ガラス上に堆積しても
よいが、ガラス中に含まれているナトリウム（Ｎａ）な
どの可動イオンが半導体膜中に混入せぬようにシリコン
酸化膜や窒化硅素膜などの絶縁性物質にてガラス基板上
に下地保護膜を形成した後に半導体膜を堆積するのが好
ましい。こうすることでＴＦＴは長時間に渡る使用や高
電圧下での使用に対して動作特性が変化することがな
く、安定性が向上する。サファイア等の結晶性絶縁物質
を基板として用いる場合を除いて半導体膜は下地保護膜
上に堆積されるのが好ましい。各種セラミック基板を基
板として用いる場合、セラミック中に添加されている焼
結助材原料が半導体部に拡散混入するのを防ぐ役割を下
地保護膜が担っている。また金属材料を基板として用い
る時には絶縁性を確保するために下地保護膜は必要不可
欠である。さらに半導体基板やＬＳＩ素子ではトランジ
スタ間や配線間の層間絶縁膜等が下地保護膜の役割を担
っている。基板の大きさや形状にはそれが製造工程中の
熱環境に対して伸縮や歪み等の変形が生じ無い限り全く
何の制限も加えられない。すなわち直径３インチ（７
６．２ｍｍ）程度の円板から５６０ｍｍ×７２０ｍｍ程
度以上の長方形基板に至る迄任意である。

【００４１】下地保護膜はまず基板を純水にて洗浄した
後、基板上にＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ
法等のＣＶＤ法、或いはスパッター法などのＰＶＤ法で
シリコン酸化膜や酸化アルミニウム膜、酸化タンタル膜
等の酸化膜、或いは窒化硅素膜などの窒化膜に依り形成
される。ＡＰＣＶＤ法では基板温度２５０℃から４５０
℃程度でモノシラン（ＳｉＨ₄ ）や酸素を原料とすれば
シリコン酸化膜を堆積できる。ＰＥＣＶＤ法やスパッタ
法では基板温度を室温から４００℃程度の間でこれら下
地保護膜が形成される。下地保護膜の厚さは基板からの
不純物イオンの拡散混入を防ぐのに十分の厚さが必要
で、その値は最小で１００ｎｍ程度である。ロット間や
基板間のばらつきを考慮すると２００ｎｍ程度以上が好
ましく、３００ｎｍ有れば保護膜としての機能を十分に
果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配
線等の層間絶縁膜を兼ねる時には通常４００ｎｍから６
００ｎｍ程度の膜厚と成る。

【００４２】（２−２．本発明の半導体膜とそれらを形
成するための原料物質）本発明では半導体膜を何らかの
基板の上に堆積する。本発明が適応される半導体膜の種
類としてはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）な
どの単体の半導体膜の他にシリコン・ゲルマニウム（Ｓ
ｉ_x Ｇｅ_1-x ：０＜ｘ＜１）やシリコン・カーバイト
（Ｓｉ_x Ｃ_1-x ：０＜ｘ＜１）やゲルマニウム・カーバ
イト（Ｇｅ_x Ｃ_1-x ：０＜ｘ＜１）等の四族元素複合体
の半導体膜やガリウム・ヒ素（ＧａＡｓ）、インジウム
・アンチモン（ＩｎＳｂ）等の三族元素と五族元素の複
合体化合物半導体膜、またはカドミウム・セレン（Ｃｄ
Ｓｅ）等の二族元素と六族元素の複合体化合物半導体膜
も可能である。或いは、シリコン・ゲルマニウム・ガリ
ウム・ヒ素（Ｓｉ_x Ｇｅ_y Ｇａ_z Ａｓ_z ：ｘ＋ｙ＋ｚ＝
１）と言った更なる複合化合物半導体膜やこれらの半導
体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）
等のドナー元素を添加したＮ型半導体膜、或いはホウ素
（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イ
ンジウム（Ｉｎ）等のアクセプター元素を添加したＰ型
半導体膜にも本発明は適応可能である。

【００４３】本発明では半導体膜をスパッタ法や真空蒸
着法などといったＰＶＤ法により形成する際には、形成
される半導体膜と同じ化学物質をターゲットや蒸着用原
料物質として用いる。

【００４４】これに対して半導体膜をＰＥＣＶＤ法やＬ
ＰＣＶＤ法などといったＣＶＤ法により形成する際に
は、形成される半導体膜の構成元素を含有する化学物質
を原料気体として用いる。例えば半導体膜がシリコン
（Ｓｉ）である場合、原料気体としてはモノシラン（Ｓ
ｉＨ₄ ）、ジシラン（Ｓｉ₂ Ｈ₆ ）、トリシラン（Ｓｉ
₃Ｈ₈ ）、ジクロールシラン（ＳｉＨ₂ Ｃｌ₂ ）等のシ
ランを用いる。ゲルマニウム（Ｇｅ）が半導体膜である
場合はゲルマン（ＧｅＨ₄ ）等を用いる。リン（Ｐ）や
ボロン（Ｂ）を半導体膜に添加する時にはフォスフィン
（ＰＨ₃ ）やジボラン（Ｂ₂ Ｈ₆ ）なども共に用いられ
る。原料気体としては前述の各種半導体膜を構成する元
素を含有する化学物質が用いられるが、必ず原料気体の
一部が半導体膜中に残留するが故、構成元素の水素化物
がより好ましい。例えばジクロールシラン（ＳｉＨ₂ Ｃ
ｌ₂ ）から形成されるシリコン膜には量の大小はともか
く必ず塩素（Ｃｌ）が残留し、このシリコン膜をＴＦＴ
の能動層に用いた場合残留塩素がトランジスタ特性の劣
化要因となる。従ってジクロールシランよりは構成元素
の水素化物であるモノシラン（ＳｉＨ₄ ）の方が好まし
い。原料気体および必要に応じて添加される追加気体の
純度は高ければ高い程好ましいが、高純度気体を得る技
術的な困難さや使用ガスの価格などを考慮すると、純度
は９９．９９９９％以上が好ましい。通常半導体膜形成
装置は背景真空度が１０^-6ｔｏｒｒ程度で有り、成膜圧
力が０．１ｔｏｒｒから数ｔｏｒｒである。それ故背景
真空から成膜過程への不純物混入の割合は１０^-5から１
０^-6程度となる。成膜に用いる原料気体や追加気体の純
度はそれらの気体を利用する成膜装置の背景真空度に対
する成膜圧力の比と同等で有れば十分である。従って本
発明にて成膜装置に流す気体の純度は９９．９９９％以
上（不純物の割合が１×１０^-5以下）が好ましく、９
９．９９９９％（不純物の割合が１×１０^-6以下）で有
れば原料としての使用に全く支障は無く、背景真空度と
成膜圧力の比の十倍の純度（この例では純度が９９．９
９９９９％で、不純物の割合が１×１０^-7以下）となれ
ば気体からの不純物混入は全く考慮する必要は無く理想
的である。

【００４５】（２−３．本発明の半導体膜とＣＶＤ法で
の堆積）本発明において半導体膜をＣＶＤ法で形成する
にあたっては各種のＰＥＣＶＤ装置やＬＰＣＶＤ装置を
用いることができるが、ここではＰＥＣＶＤ装置により
半導体膜を形成する場合を例に説明する。

【００４６】ＰＥＣＶＤ装置の構成については説明を省
略するが、基板は下部平板電極の温度が３８０℃程度に
保たれているＰＥＣＶＤ装置内に設置される。ＰＥＣＶ
Ｄ装置に基板を設置した後、例えばモノシランを５０Ｓ
ＣＣＭ、アルゴンを３０００ＳＣＣＭ流し、反応室内の
圧力を１．５Ｔｏｒｒに保つ。平行平板電極間距離は２
４．４ｍｍである。基板が所定の温度に達した後、上部
平板電極に高周波を印加してプラズマを発生させ、半導
体膜の形成を行う。高周波出力は例えば６００Ｗであ
る。すなわちシリコン膜堆積条件の一例は、 シラン流量：ＳｉＨ₄ ＝５０ＳＣＣＭ アルゴン流量：Ａｒ＝３０００ＳＣＣＭ （原料濃度
１．６４％） 高周波出力：ＲＦ＝６００Ｗ〔引加高周波出力密度
（高周波出力／電極面積）
０．２２８Ｗ／ｃｍ² 〕 圧力：Ｐ＝１．５Ｔｏｒｒ 電極間距離：Ｓ＝２４．４ｍｍ 下部平板電極温度：Ｔｓｕｓ＝３８０℃ 基板表面温度：Ｔｓｕｂ＝３４９℃ である。この例のようにシランを原料気体とし、さらに
追加気体としてアルゴンを用いてＰＥＣＶＤ法にてシリ
コン膜を堆積すると、非晶質と結晶質が混在する混晶質
のシリコン膜が形成され、結晶化がより容易と化す。Ｐ
ＥＣＶＤ法でも成膜条件に応じて非晶質半導体膜や微結
晶半導体膜、更には多結晶半導体膜等形成される。本発
明はいずれの半導体膜にも適用できる。ＬＰＣＶＤ法な
ど他のＣＶＤ法によって形成した非晶質や混晶質或いは
多結晶の半導体膜に本発明を適用してもよい。

【００４７】（２−４．本発明の半導体膜とそのＰＶＤ
法での堆積）本発明において半導体膜をスパッタ法で形
成する際には、真空容器内に１０^-3Ｔｏｒｒから１０^-1
Ｔｏｒｒ程度のガス圧のアルゴンを導入して平行平板電
極間にプラズマを発生させ、加速されたアルゴンイオン
をシリコンなどからなるターゲットに照射することによ
って、ターゲットからシリコン原子を基板に向けて放出
させる。その結果、基板上ではターゲットから放出され
たシリコン原子が順次堆積していき、前述の各種半導体
膜が形成される。真空蒸着法の場合には、ボート上の半
導体元素をヒータで加熱して蒸発させる。蒸発したシリ
コン等の半導体原子を基板上に堆積させて先と同様各種
半導体膜を形成する。

【００４８】（２−５．第二工程でのエッチング）図３
および図４に示したように、ＰＥＣＶＤ法やＬＰＣＶＤ
法などといったＣＶＤ法で形成したシリコン膜（半導体
膜）では表面から約３０ｎｍの深さのところまでに水素
が集中している。従って第三工程を行う前に第二工程と
してその表層を除去しておく。このエッチング方法とし
ては沸酸（ＨＦ）や硝酸（ＨＮＯ₃）を含む沸酸含有溶
液、あるいは水酸化カリウム（ＫＯＨ）等の各種アリカ
リ溶液を用いたウエットエッチング、またはＣＦ₄ やＣ
Ｆ₄ ＋Ｏ₂ 、ＳＦ₆ 、ＣＣｌ₂ Ｆ₂ 、ＮＦ₃ などのハロ
ゲン含有ガスといったエッチングガスを用いたドライエ
ッチングを利用できる。半導体膜中への塩素やフッ素な
どのエッチングガス成分の混入を防ぐには水素含有気体
で圧力を１００ｍＴｏｒｒ程度以下としてプラズマをた
ててエッチングする方法などがある。水素含有気体とし
ては純度９９．９９％程度以上の純水素単体の他、ヘリ
ウムやアルゴンといった不活性気体と水素の混合ガスも
可能である。このような水素含有気体プラズマで半導体
膜をエッチングすると、エッチングで切れた（Ｓｉ−Ｓ
ｉ）の結合が水素により（Ｓｉ−Ｈ Ｈ−Ｓｉ）と終端
化され、不対結合対の発生を最小限に止める。また半導
体膜の純度も高い状態に保たれる。エッチング性の高い
ガスとしてはアルゴンと水素の混合気体が有効で、特に
エッチングに適しているのは水素のアルゴン中の濃度が
３０％程度から９９％程度で有る。引加高周波出力密度
は０．０５７Ｗ／ｃｍ²程度以上で異常放電が生ぜぬ限
り高い方がエッチング速度が高まり好ましい。本例で使
用したＰＥＣＶＤ装置では０．３８Ｗ／ｃｍ²で異常放
電が生じた。ドライエッチングを用いる場合には第一工
程から第三工程までを基板（半導体膜）を大気に晒すこ
となく連続して行えるので、大気に晒したことに起因す
る汚染などを防止できる。

【００４９】（２−６．第三工程での結晶化）次に本願
発明の半導体膜を結晶化してＴＦＴの能動層に用いる場
合の結晶化方法の一例を説明する。ここではキセノン・
クロライド（ＸｅＣｌ）のエキシマ・レーザー（波長３
０８ｎｍ）を例として照射方法を述べる。レーザーパル
スの強度半値幅は４５ｎｓである。照射時間がこのよう
に非常な短時間であり、照射面積が局所的であるため、
半導体膜の結晶化に際して基板全体が高温に熱せられる
ことはなく、故に基板の変形なども生じない。レーザー
照射は基板を室温（２５℃）程度から４００℃程度の間
とし、空気中、真空中、水素等を含有している還元性雰
囲気、あるいはヘリウム等の不活性雰囲気下にて行う。
レーザー照射の一回の照射面積は８ｍｍ□程度の正方形
で有り、各照射毎に４ｍｍずらして行く。最初に水平方
向（Ｙ方向）に走査した後、次に垂直方向（Ｘ方向）に
も４ｍｍずらせて、再び水平方向に４ｍｍずつずらせて
走査し、以後この走査を繰り返して基板全面に第一回目
のレーザー照射を行う。この第一回目のレーザー照射エ
ネルギー密度は８０ｍＪ／ｃｍ² 程度から２５０ｍＪ／
ｃｍ² 程度の間が好ましい。第一回目のレーザー照射が
終了した後、エネルギー密度を一回目より高くして第二
回目のレーザー照射を全面に施す。第二回目のレーザー
照射エネルギー密度は１００ｍＪ／ｃｍ² 程度から６０
０ｍＪ／ｃｍ² 程度の間が好ましい。走査方法は第一回
目のレーザー照射と同じで８ｍｍ□の正方形の照射領域
をＹ方向とＸ方向に４ｍｍずらせて走査する。この二段
階レーザー照射に依り基板全体が結晶性半導体膜へと均
一に結晶化される。この二段階レーザー照射法を用いる
とレーザービームの端部でのばらつきを完全に消失させ
ることが可能になる。半導体膜を損傷しない程度のエネ
ルギーのレーザー光であれば、一段階レーザー照射法を
用いても無論構わない。

【００５０】この他には幅１００μｍ程度以上で長さが
数１０ｃｍ程度のライン状のレーザー光を走査して結晶
化を進めてもよい。ここでは光学エネルギーまたは電磁
波エネルギーとしてＸｅＣｌエキシマ・レーザーを例と
して説明して来たが、エネルギー照射時間が数十秒以内
で有り、かつ基板の一部分のみを照射するので有ればそ
のエネルギー源の種類には限定がない。例えばＡｒＦエ
キシマ・レーザーや、ＸｅＦエキシマ・レーザー、Ｋｒ
Ｆエキシマ・レーザー、ＹＡＧレーザー、炭酸ガスレー
ザー、Ａｒレーザー、色素レーザー等の各種レーザー、
或いはアークランプやタングステンランプ等のランプ光
を照射してもよい。アークランプ照射を行う場合ランプ
出力を０．１ｋＷ／ｃｍ² 程度以上とし、照射時間を
０．１秒程度から１分程度とすることで半導体膜の結晶
化が進む。この結晶化に際してもエネルギー照射時間は
短時間で有り、基板全体に対して局所的熱処理と成るの
で基板の熱による変形や割れは生じない。なお、本願発
明の半導体膜では溶融結晶化法にのみならず、Ｆｕｒｎ
ａｃｅ−ＳＰＣ法やＲＴＡ法、ＶＳＴ−ＳＰＣ法などの
あらゆる結晶化に際して結晶化前の熱処理は不要であ
る。

【００５１】（２−７．処理装置の構成例）このような
結晶性半導体膜の製造方法に用いる処理装置としては、
たとえば図５に示すものを用いることができる。この処
理装置１００は、前記の各工程を１台で連続して行える
マルチチャンバー型の処理装置として構成され、ＰＥＣ
ＶＤ法やＬＰＣＶＤ法による半導体膜の形成を行うこと
が可能な成膜室１２０（ＣＶＤ装置）と、レーザアニー
ル法やＲＴＡ法による結晶化、さらにはイオン・ボンバ
ードメント法による結晶化を行うことが可能な結晶化室
１３０と、ドライエッチングを行うためのエッチング室
１４０と、これらの処理室に対してシャッターＳＨ３、
ＳＨ４、ＳＨ５を介して接続する搬送室１５０とが構成
されている。搬送室１５０には、各処理室への基板の搬
出入を行うための搬送ロボット１６０が配置されてい
る。搬送室１５０にはシャッターＳＨ２を介してロード
ロック室１７０が接続し、このロードロック室１７０に
はシャッターＳＨ１で開閉される基板搬出入口が構成さ
れている。

【００５２】かかる処理装置は真空系装置として構成さ
れ、各処理室等にはドライポンプやターボ分子ポンプ等
を備える真空排気装置（図示せず。）や所定のガス供給
装置がそれぞれ接続されているので、各処理室等では大
気から隔離した状態で基板を扱うことが可能である。ロ
ードロック室１７０は１気圧から１０^-5Ｔｏｒｒ程度と
なるように構成されている。成膜室１２０は背景真空度
が１０^-6Ｔｏｒｒ程度以下となるように構成され、か
つ、アルゴン、ヘリウム、水素、モノシラン、ジシラ
ン、トリシランなどを導入できるように構成されてい
る。従って、ここではＰＥＣＶＤ法やＬＰＣＶＤ法など
のＣＶＤ法による成膜が可能であるとともに、スパッタ
法や真空蒸着法などといったＰＶＤ法による成膜も可能
である。結晶化室１３０は背景真空度が１０^-6Ｔｏｒｒ
程度以下となるように構成され、かつ、アルゴン、水素
などを導入できるように構成されるので、ここでは各種
の雰囲気下でレーザアニール、ＲＴＡ、イオン・ボンバ
ードメント法による結晶化を行うことが可能である。エ
ッチング室１４０は背景真空度が１０^-6Ｔｏｒｒ程度以
下となるように構成され、前記各種のエッチングガスを
導入できるように構成されているので、ここではドライ
エッチングを行うことが可能である。搬送室１５０は、
１０^-6Ｔｏｒｒ程度以下の背景真空度になるように構成
され、かつ、アルゴンや窒素などの不活性なガスを導入
してその真空度が１０^-5Ｔｏｒｒ程度となる。従って基
板を大気にさらすことなく各処理室に搬入、搬出が可能
である。

【００５３】

【実施例】

［実施例１］本発明に係る結晶性半導体膜の製造方法、
およびＴＦＴの製造方法の一例を説明する。

【００５４】まず図２（Ａ）に示すように、３６０ｍｍ
×４７５ｍｍの大型ガラス基板１０上にＰＥＣＶＤ法に
てシリコン酸化膜より成る膜厚が３００ｎｍの下地保護
膜１１を形成し、図５に示した処理装置内で真空を破る
ことなく連続してこの下地保護膜上に真性シリコン膜か
らなる半導体膜１２（ａ−Ｓｉ膜／ＰＥＣＶＤ）をＰＥ
ＣＶＤ法により形成する（図１の第一工程ＳＴ１）。

【００５５】この成膜を行うにあたって、３６０ｍｍ×
４７５ｍｍ×１．１ｍｍのガラス基板は室温のまま、下
部平板電極の温度が３８０℃に保たれているＰＥＣＶＤ
装置（図５の成膜室１２０）内に設置される。ＰＥＣＶ
Ｄ装置反応炉内に基板設置後のレシピーは （第１の予備加熱） 時間：ｔ＝１２０ｓ 亜酸化窒素：Ｎ₂ Ｏ＝７０００ＳＣＣＭ シラン流量：ＳｉＨ₄ ＝２５０ＳＣＣＭ 高周波出力：ＲＦ＝０Ｗ（プラズマを立てない） 圧力：Ｐ＝１．５Ｔｏｒｒ 電極間距離：Ｓ＝２４．０ｍｍ 下部平板電極温度：Ｔｓｕｓ＝３８０℃ （下地保護膜堆積） 時間：ｔ＝９０ｓ 亜酸化窒素：Ｎ₂ Ｏ＝７０００ＳＣＣＭ シラン流量：ＳｉＨ₄ ＝２５０ＳＣＣＭ 高周波出力：ＲＦ＝９００Ｗ 圧力：Ｐ＝１．５Ｔｏｒｒ 電極間距離：Ｓ＝２４．０ｍｍ 下部平板電極温度：Ｔｓｕｓ＝３８０℃ （真空引き） 時間：ｔ＝３０ｓ ガスは流さない 高周波出力：ＲＦ＝０Ｗ（プラズマを立てない） 電極間距離：Ｓ＝２４．０ｍｍ 下部平板電極温度：Ｔｓｕｓ＝３８０℃ （第２の予備加熱） 時間：ｔ＝３０ｓ アルゴン流量：Ａｒ＝７０００ＳＣＣＭ シラン流量：ＳｉＨ₄ ＝２５０ＳＣＣＭ 高周波出力：ＲＦ＝０Ｗ（プラズマを立てない） 圧力：Ｐ＝１．７５Ｔｏｒｒ 電極間距離：Ｓ＝３８．１ｍｍ 下部平板電極温度：Ｔｓｕｓ＝３８０℃ （半導体膜堆積） 時間：ｔ＝１４０ｓ アルゴン流量：Ａｒ＝７０００ＳＣＣＭ シラン流量：ＳｉＨ₄ ＝２５０ＳＣＣＭ 高周波出力：ＲＦ＝６００Ｗ 圧力：Ｐ＝１．７５Ｔｏｒｒ 電極間距離：Ｓ＝３８．１ｍｍ 下部平板電極温度：Ｔｓｕｓ＝３８０℃ である。

【００５６】こうした条件で堆積された半導体膜は結晶
化が比較的容易なＡｒを利用した混晶質膜でその膜厚は
約１００ｎｍである。先に図３を用いて説明したように
この膜は表面から３５ｎｍ程度の部位に多量の水素を含
み、表層部に於けるＳｉの密度も低いものとなってい
る。本例では最終的な半導体膜厚を６０ｎｍ程度とした
いため、この所望の膜厚よりも４０ｎｍ程度厚く堆積し
この表層１４の４０ｎｍ程度を図１の第二工程ＳＴ２で
除去する（図２（Ｂ））。

【００５７】第二工程ＳＴ２は基板を図５のエッチング
室１４０に移し、表層１４を除去する。具体例としては
２．４５ＧＨｚのマイクロ波プラズマを利用して ＣＦ₄ ＝３００ＳＣＣＭ Ｏ₂ ＝８００ＳＣＣＭ 圧力 ＝１５０ｍＴｏｒｒ 時間 ＝４分 の条件で行う。この条件にて半導体膜の表層が約４０ｎ
ｍ除去され、水素がほとんど含まれていないシリコン膜
を得ることができる。

【００５８】次に基板を結晶化室１３０に移し、レーザ
ー光照射に依る溶融結晶化を進める（図１の第三工程Ｓ
Ｔ３）。照射レーザー光は、たとえば波長２４８ｎｍの
ＫｒＦエキシマレーザーでその半値幅は約３３ｎｓであ
る。このＫｒＦエキシマレーザーによるレーザー照射で
は、レーザービーム形状が幅１２０μｍで長さが３８ｃ
ｍのライン状となっている。各照射毎のビームの幅方向
の重なり量はビーム幅の９０％である。従って一回の照
射毎にビームは１２μｍ進み、半導体膜１２上の同一点
は１０回のレーザー照射を受けることとなる。レーザー
光エネルギー密度は１５０ｍＪ・ｃｍ^-2であり、レーザ
ー光照射は背景真空度が凡１×１０^-6Ｔｏｒｒ程度の真
空中にて行う。レーザー照射時の基板温度は２５℃程度
の室温である（図２（Ｃ））。

【００５９】第三工程ＳＴ３終了後、この結晶性の半導
体膜１２をフォトリソグラフィ技術を用いて島状にパタ
ーニングする。次に図２（Ｄ）に示すように、ＰＥＣＶ
Ｄ法でゲート絶縁膜１３を形成する。シリコン酸化膜か
ら成るゲート絶縁膜１３はＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ
₂ −ＣＨ₃ ）₄ ）と酸素（Ｏ₂ ）、水（Ｈ₂ Ｏ）を原料
気体とし、希釈気体としてアルゴンを用いて基板表面温
度３５０℃で１００ｎｍの膜厚に形成する。

【００６０】次にゲート電極となるタンタル（Ｔａ）薄
膜をスパッタ法で堆積する。スパッタ時の基板温度は１
５０℃で、膜厚は５００ｎｍである。このタンタル薄膜
を堆積後、フォトリソグラフィ技術を用いてパターニン
グし、引き続いて半導体膜に不純物イオン注入を行って
ソース・ドレイン領域１６およびチャンネル領域１７を
形成する。この時ゲート電極１５がイオン注入のマスク
と成って居り、チャンネル領域１７はゲート電極１５下
のみに形成される自己整合構造と成る。不純物イオン注
入は質量非分離型イオン注入装置を用いて行われ、原料
気体としては水素中に希釈された濃度５％程度のホスフ
ィン（ＰＨ₃ ）を用いる。ＰＨ₃ ⁺ やＨ₂ ⁺ を含む全イ
オンの打ち込み量は１×１０¹⁶ｃｍ^-2でソース・ドレイ
ン領域１６に於けるリン原子濃度は約３×１０²⁰ｃｍ^-3
と成る。イオン注入時の基板温度は２５０℃である。

【００６１】次にシリコン酸化膜より成る層間絶縁膜１
８をＴＥＯＳを用いたＰＥＣＶＤ法で形成する。層間絶
縁膜１８を成膜する時の基板表面温度は３５０℃で、膜
厚は５００ｎｍである。その後３５０℃の酸素雰囲気下
にて１時間の熱処理を施して注入イオンの活性化および
層間絶縁膜１８の焼き締めを行う。続いてソース・ドレ
イン領域１６上にコンタクトホール１８０を開孔し、ソ
ース・ドレイン電極１９や配線と成るアルミニウム膜を
スパッタ法で堆積する。スパッタ時の基板温度は１５０
℃で、膜厚は５００ｎｍである。しかる後にアルミニウ
ム膜をフォトリソグラフィ技術によりパターニングし、
ソース・ドレイン電極１９を形成するとＴＦＴが完成す
る。（図２（Ｅ）） なお、ＰＭＯＳ−ＴＦＴを形成する場合の不純物イオン
注入も質量非分離型イオン注入装置を用いて行われる。
原料気体としては水素中に希釈された濃度５％程度のジ
ボラン（Ｂ₂ Ｈ₆ ）を用いる。Ｂ₂ Ｈ₆ ⁺ やＨ₂ ⁺ を含
む全イオンの打ち込み量は１×１０¹⁶ｃｍ^-2で、ソース
・ドレイン領域に於けるホウ素原子濃度は約３×１０²⁰
ｃｍ^-3となる。イオン注入時の基板温度はやはり２５０
℃である。

【００６２】このように本例に係るｐｏｌｙ−Ｓｉ−Ｔ
ＦＴは製造工程中の最高温度が基板温度で約３５０℃程
度となり、大型汎用ガラス基板上に高移動度を有する窮
めて優良なＣＭＯＳＴＦＴを均一に製造し得る。また、
従来技術の低温プロセスではレーザー結晶化の均一性は
基板内や、ロット間を問わず大変に重要な課題であっ
た。しかるに、本発明によれば、オン電流もオフ電流も
それらのばらつきを大幅に低減出来ている。この均一性
の著しい改善はレーザー発信源が比較的安定しているこ
とに加え、半導体膜１２（ａ−Ｓｉ膜／ＰＥＣＶＤ膜）
の表層１４を除去し、水素含有量が非常に少ない半導体
膜１２に結晶化を行ったためである。それ故、液晶ディ
スプレイのアクティブマトリクス基板上にＴＦＴを形成
するのに本発明を適応した場合には、画面全体から高画
質な画像が得られる。また本発明の方法により製造した
ＴＦＴにて回路を形成するにあたっては、単なるシフト
・レジスターやアナログスィッチと言った簡単な回路に
のみならず、レベル・シフタやデジタル・アナログコン
バータ回路、さらにはクロック生成回路やガンマ補正回
路、タイミングコントローラ回路と言ったより複雑な回
路を容易に形成することができる。

【００６３】［実施例２］第一工程ＳＴ１として半導体
膜をＰＥＣＶＤ法により形成した後、第二工程ＳＴ２を
第一工程ＳＴ１と同じ成膜室（図５の成膜室１２０）内
で連続して行う場合には、実施例１と同じ条件で第１予
備加熱から半導体膜堆積を行った後、同じ成膜室１２０
内で以下の条件 （表層部除去工程） 時間：ｔ＝３００ｓ アルゴン流量：Ａｒ＝７００ＳＣＣＭ 水素流量：Ｈ₂ ＝７００ＳＣＣＭ 高周波出力：ＲＦ＝６００Ｗ （０．２２８Ｗ／ｃ
ｍ²） 圧力：Ｐ＝２６２ｍＴｏｒｒ 電極間距離：Ｓ＝２５．４ｍｍ 下部平板電極温度：Ｔｓｕｓ＝３８０℃ でドライエッチングを行う。その結果半導体膜１２の表
層１４を約４０ｎｍの厚さで除去することができる。こ
うすると半導体膜にフッ素等の不純物が混入する事がな
く、純度の高い半導体膜が得られる。以後は実施例１と
同様な工程で高品質な結晶性半導体膜、及びそれを用い
たｐｏｌｙ−ＳｉＴＦＴが作成される。

【００６４】

【発明の効果】以上説明したように、本発明ではＣＶＤ
法やＰＶＤ法などにより形成した半導体膜のうち、結晶
化を妨げる表層部分を予め除去した後、結晶化を行うこ
とに特徴を有している。本発明によればエッチング後に
残った清浄で高密度且つ低水素含有量半導体膜にレーザ
ー照射等による結晶化や再結晶化を行うので、結晶化膜
に損傷が入らず、安定的に高品質結晶化膜が得られる。
それ故水素抜きのための高温での熱処理や水素の放出を
監視しながらのレーザー照射を行う必要がないなど、簡
単な工程で高品質結晶性半導体膜を高い生産性をもって
安定して得ることができる。これをＴＦＴや太陽電池Ｌ
ＳＩなどに応用する事で優良な薄膜半導体装置を製造出
来る。

【図面の簡単な説明】

【図１】本発明の結晶性半導体膜の製造方法を示す工程
図である。

【図２】（Ａ）〜（Ｅ）は本発明の一実施例を示すＴＦ
Ｔ製造方法の工程断面図である。

【図３】ＰＥＣＶＤ法で形成したシリコン膜に対して行
った核反応分析による深さ方向の水素プロファイルであ
る。

【図４】ＬＰＣＶＤ法で形成したシリコン膜に対して行
った核反応分析による深さ方向の水素プロファイルであ
る。

【図５】本発明に係る結晶性半導体膜の製造方法に適用
できる処理装置の構成例を示す説明図である。

【図６】堆積直後のシリコン膜に対する水素抜きのため
の熱処理条件、およびこの熱処理を加えた後にシリコン
膜を結晶化させるために照射したレーザー光のエネルギ
ーを変えたときにシリコン膜に生じる現象との関係を示
す説明図である。

【符号の説明】

１０ 大型ガラス基板 １１ 下地保護膜 １２ 半導体膜 １４ 半導体膜の表層 １３ ゲート絶縁膜 １５ ゲート電極 １６ ソース・ドレイン領域 １７ チャンネル領域 １８ 層間絶縁膜 １９ ソース・ドレイン電極 ＳＴ１ 第一工程 ＳＴ２ 第二工程 ＳＴ３ 第三工程

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/336

Claims (16)

【特許請求の範囲】
1. 【請求項１】 気相堆積法により半導体膜を形成する第
   一工程と、該半導体膜の表層を除去する第二工程と、該
   第二工程で表層が除去された半導体膜の結晶性を高める
   第三工程とを含むことを特徴とする結晶性半導体膜の製
   造方法。
2. 【請求項２】 外気と隔離された状態で気相堆積法によ
   り半導体膜を形成する第一工程と、該半導体膜を外気に
   触れさせることなく前記半導体膜の表層を除去する第二
   工程と、該第二工程で表層が除去された半導体膜の結晶
   性を高める第三工程とを含むことを特徴とする結晶性半
   導体膜の製造方法。
3. 【請求項３】 外気と隔離された状態で気相堆積法によ
   り半導体膜を形成する第一工程と、該半導体膜を外気に
   触れさせることなく前記半導体膜の表層を除去する第二
   工程と、該第二工程で表層が除去された半導体膜を外気
   に触れさせることなく前記半導体膜の結晶性を高める第
   三工程とを含むことを特徴とする結晶性半導体膜の製造
   方法。
4. 【請求項４】 請求項１、２、または３において、前記
   気相堆積法は物理気相堆積法であることを特徴とする結
   晶性半導体膜の製造方法。
5. 【請求項５】 請求項４において、前記物理気相堆積
   法はスパッタ法であることを特徴とする結晶性半導体膜
   の製造方法。
6. 【請求項６】 請求項４において、前記物理気相堆積法
   は真空蒸着法であることを特徴とする結晶性半導体膜の
   製造方法。
7. 【請求項７】 請求項１、２、または３において、前記
   気相堆積法は化学気相堆積法であることを特徴とする結
   晶性半導体膜の製造方法。
8. 【請求項８】 請求項１、２、または３において、前記
   気相堆積法は減圧化学気相堆積法であることを特徴とす
   る結晶性半導体膜の製造方法。
9. 【請求項９】 請求項１、２、または３において、前記
   気相堆積法はプラズマ化学気相堆積法であることを特徴
   とする結晶性半導体膜の製造方法。
10. 【請求項１０】 請求項１、２、３、４、５、６、７、
    ８、または９において、前記第二工程では前記半導体膜
    の表層を１０ｎｍ程度から５０ｎｍ程度除去することを
    特徴とする結晶性半導体膜の製造方法。
11. 【請求項１１】 請求項１、２、３、４、５、６、７、
    ８、９または１０において、前記第三工程では、第二工
    程で表層が除去された半導体膜を固相にて結晶性を高め
    ることを特徴とする結晶性半導体膜の製造方法。
12. 【請求項１２】 請求項１、２、３、４、５、６、７、
    ８、９または１０において、前記第三工程では、第二工
    程で表層が除去された半導体膜の少なくとも一部を溶融
    して結晶性を高めることを特徴とする結晶性半導体膜の
    製造方法。
13. 【請求項１３】 請求項１、２、３、４、５、６、７、
    ８、９または１０において、前記第三工程では、第二工
    程で表層が除去された半導体膜に光を照射することを特
    徴とする結晶性半導体膜の製造方法。
14. 【請求項１４】 請求項１３において、前記第三工程の
    光照射が急速熱処理であることを特徴とする結晶性半導
    体膜の製造方法。
15. 【請求項１５】 請求項１３において、前記第３工程の
    光照射がレーザー光照射であることを特徴とする結晶性
    半導体膜の製造方法。
16. 【請求項１６】 請求項１ないし１５のいずれかに規定
    する結晶性半導体膜の製造方法により得た結晶性半導体
    膜を能動層として用いて薄膜トランジスタを製造するこ
    とを特徴とする薄膜トランジスタの製造方法。