JP2003124231A - 薄膜トランジスタの製造方法、電子機器、および電気光学装置 - Google Patents

Abstract

(57)【要約】 【課題】 低いプロセス温度で高品質の多結晶シリコン
膜およびＭＯＳ界面を得るための薄膜トランジスタの製
造方法を提供する。 【解決手段】 基板上の半導体層に光照射を行いレーザ
ー結晶化を行った後、酸素プラズマ処理を施す。その半
導体層をパターニング後、ゲート絶縁膜を１００℃以下
で形成し３００℃以上の熱処理を行う。ゲート絶縁膜は
酸素プラズマで形成する。従来の技術では、多結晶シリ
コン膜およびＭＯＳ界面両方の捕獲準位を低温で制御す
る有効なプロセスが明確でなかったが、本発明の薄膜ト
ランジスタの製造方法を用いることにより極めて高品質
な多結晶シリコンおよびＭＯＳ界面形成が可能となっ
た。結果として高移動度、低しきい値電圧でなお且つバ
ラツキの極めて少ない薄膜トランジスタの製造が可能と
なり、超高性能ＴＦＴデバイスが実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は単結晶半導体基板上
に形成される薄膜トランジスタ、絶縁体上に形成される
薄膜トランジスタおよびこれにより形成したロジック回
路、メモリ回路、液晶表示装置および有機ＥＬ表示装置
の表示画素または表示装置駆動回路等の電子機器におけ
る構成素子として利用される薄膜トランジスタの製造方
法に関するものである。

【０００２】

【従来の技術】多結晶シリコン等の半導体膜は薄膜トラ
ンジスタ（Thin Film Transistor; 以下、「ＴＦＴ」と
称する。）や太陽電池に広く利用されている。とりわけ
多結晶シリコン（ ｐｏｌｙ−Ｓｉ）ＴＦＴは高移動度
化が可能でありながらガラス基板のように透明で絶縁性
の基板上に作成できる。この特徴を生かして、多結晶シ
リコンは、液晶表示装置（Liquid Crystal Display）や
液晶プロジェクターなどの光変調素子あるいは液晶駆動
用内蔵ドライバーの構成素子として広く用いられ、新し
い市場の創出に成功している。

【０００３】ガラス基板上に高性能なＴＦＴを作成する
方法としては、高温プロセスと呼ばれる製造方法がすで
に実用化されている。高温プロセスとは、一般的にＴＦ
Ｔの製造方法として工程最高温度が１０００℃程度の高
温を用いるプロセスをいうものである。高温プロセスの
特徴は、シリコンの固相成長により比較的良質の多結晶
シリコンを作成することができることと、熱酸化により
良質のゲート絶縁膜（一般的に二酸化珪素）および清浄
な多結晶シリコンとゲート絶縁膜の界面を形成できるこ
とである。高温プロセスを用いることにより、高移動度
でしかも信頼性の高い高性能ＴＦＴを安定的に製造する
ことができる。しかし、高温プロセスを用いるために
は、ＴＦＴを作成する基板が１０００℃以上の高温の熱
工程に耐え得る必要がある。この条件を満たす透明な基
板は現在のところ石英ガラスしかない。このため昨今の
多結晶シリコンＴＦＴは総て高価で小さい石英ガラス基
板上に作成されており、高温プロセスはコストの問題上
大型化には向かないとされている。高温プロセスの代わ
りに、固相成長法を用いた場合、十数時間という長時間
の熱処理が必要であり、生産性が極めて低いとの課題が
生じる。また、この方法では基板全体が長時間加熱され
ていることに起因して、基板の熱変形が大きな問題と化
し実質的に安価な大型ガラス基板を使用し得ないとの課
題が生じており、これもまた低コスト化の妨げとなって
いる。

【０００４】一方、高温プロセスが持つ上記欠点を解消
し、尚且つ高移動度の多結晶シリコンＴＦＴを実現しよ
うとしているのが低温プロセスと呼ばれる技術である。
低温プロセスとは、比較的安価な耐熱性ガラス基板を使
うために、一般に工程最高温度をおおむね６００℃以下
に設定する多結晶シリコンＴＦＴ製造プロセスをいう。
低温プロセスでは発振時間が極短時間のパルスレーザー
を用いてシリコン膜の結晶化を行うレーザー結晶化技術
が広く使われている。レーザー結晶化とは、基板上のシ
リコン薄膜に高出力のパルスレーザー光を照射すること
によって瞬時に溶融させ、これが凝固する過程で結晶化
する性質を利用する技術をいう。最近ではガラス基板上
のアモルファスシリコン膜にエキシマレーザービームを
繰り返し照射しながらスキャンすることによって大面積
の多結晶シリコン膜を作成する技術が広く使われるよう
になった。また、ゲート絶縁膜としてはプラズマＣＶＤ
をもちいた成膜方法により二酸化珪素（ＳｉＯ２）膜が
大面積基板上に成膜可能となった。これらの技術によっ
て、現在では一辺が数十センチほどもある大型のガラス
基板上に多結晶シリコンＴＦＴが作成可能となってい
る。

【０００５】

【発明が解決しようとする課題】しかし、この低温プロ
セスで問題となるのは能動層となる半導体層（多結晶シ
リコン膜）内部および半導体層表面とゲート絶縁膜の界
面（以下、「ＭＯＳ界面」という。）に高い密度の捕獲
準位が発生し、これがＴＦＴの移動度の低下、閾値電圧
の増大を招くことである。ＴＦＴの場合、ゲート電極に
電圧を印加するとＭＯＳキャパシタ容量によって決まる
キャリアが半導体層側に誘起される。しかし半導体層
側、すなわち多結晶シリコン層およびＭＯＳ界面に捕獲
準位があると、誘起されたキャリアがこれら捕獲準位に
捕獲され伝導に寄与できない。結果として、より高いゲ
ート電圧を印加し、捕獲準位密度よりも高密度のキャリ
アを電界効果で誘起してやらないとドレイン電流が得ら
れないことになる。これがＴＦＴの閾値電圧を高くして
いる原因である。

【０００６】特開平４−２１１１３０には、多結晶シリ
コン膜中に存在する捕獲準位を不活性化する方法とし
て、多結晶シリコン膜を水素、ハロゲンまたは不活性ガ
スプラズマにより３００〜７００℃で処理する技術が開
示されている。この技術によれば、活性な水素やハロゲ
ン、不活性ガスの原子、イオンやラジカルを捕獲準位の
原因であるダングリングボンドと結合させ電気的に不活
性化させることができる。これらの元素の中で水素が最
も効率的にダングリングボンドと結合しうるが、水素プ
ラズマは同時にＳｉ結合を切断する効果を有するため、
処理中に多結晶シリコン膜のエッチングが起こる。この
ため水素プラズマ処理によって捕獲準位終端と同時に捕
獲準位発生も起こる。よって、この方法は、多結晶シリ
コン膜中の捕獲準位密度を理想的値に低下させることは
できないという課題がある。

【０００７】特開平０２−２４６１２０号には、ＭＯＳ
界面の捕獲準位を低減させる技術が開示されている。こ
れは水蒸気を含む酸素雰囲気中で熱酸化して半導体層の
上にゲート絶縁膜を形成し高品質ＭＯＳ界面を得る技術
である。しかしながら、この方法で良好なＭＯＳ界面を
得るためには処理温度を６００℃以下に下げることが不
可能であり、実用上低温プロセスとして適用しうる温度
としては高すぎるという課題がある。

【０００８】特開平６−２３２４０２号には、優れた界
面特性を有するゲート絶縁膜を形成するために、基板を
１００℃以下に保持しつつゲート絶縁膜を堆積した後、
その絶縁膜を４００〜６００℃で熱処理する技術が開示
されている。この公報には、プラズマ処理を、窒素、酸
素および水素から選ばれる混合気体で行う旨が開示され
ている。しかしながら、本願発明者の実験によれば、熱
処理温度は必ずしも開示された温度範囲に限定する必要
がなく、さらにプラズマ処理に用いる気体を適切に選択
することにより、さらに好適な性能のゲート絶縁膜が得
られることが判った。

【０００９】そこで、本発明は上述の諸課題を鑑み、低
温プロセスで形成した半導体層およびＭＯＳ界面の捕獲
準位を共に劇的に低減させ、多結晶シリコンＴＦＴおよ
び回路の特性向上を実現させることのできる超高性能の
多結晶シリコンＴＦＴの製造方法を与えることを目的と
する。

【００１０】

【課題を解決するための手段】上記課題を解決するため
の第一の発明は、基板上の半導体層に光照射を行い当該
半導体層を結晶化させる第一の工程と、半導体層を酸素
プラズマで処理する第二の工程と、半導体層を島状にエ
ッチングする第三の工程と、１００℃以下の成膜温度で
半導体層上にゲート絶縁膜を形成する第四の工程と、半
導体層およびゲート絶縁膜層を３００℃以上の温度で熱
処理する第五の工程と、を備えた薄膜トランジスタの製
造方法である。

【００１１】ここで結晶化とは、光照射を行う前の半導
体層が非晶質、結晶質のいずれの状態にあるかにかかわ
らず、光照射により誘起される構造変化により結晶を形
成することを意味する。ここでゲート絶縁膜の形成とは
ゲート絶縁膜のすべてを形成する場合だけでなく、必要
とされる絶縁膜全部のうちの一部を形成する場合も含む
ものとする。

【００１２】ここで、上記第二の工程における酸素プラ
ズマの処理時間は、５分以上であることが好ましい。こ
の第二の工程における酸素プラズマの処理時間は、２０
分以上であることがさらに好ましい。

【００１３】また、上記第四の工程におけるゲート絶縁
膜の形成は、マイクロ波励起プラズマＣＶＤ（Chemical
Vapor Deposition）またはＥＣＲ（Electron Cyclotro
n Resonance）プラズマＣＶＤにより行われることが好
ましい。

【００１４】たとえば、上記第五の工程における熱処理
は、水蒸気雰囲気中で行われることが好ましい。

【００１５】上記課題を解決する第２の発明は、基板上
の半導体層に光照射を行い当該半導体層を結晶化させる
第一の工程と、半導体層を酸素プラズマで処理する第二
の工程と、半導体層を島状にエッチングする第三の工程
と、１００℃以下の成膜温度で半導体層上にゲート絶縁
膜を形成する第四の工程と、半導体層およびゲート絶縁
膜層を３００℃以上の温度で熱処理する第五の工程と、
を備えた薄膜トランジスタの製造方法で製造された薄膜
トランジスタを備える電子機器である。

【００１６】ここで「電子機器」には限定が無いが、電
界発光素子により構成された表示装置を備えるもの、例
えば、携帯電話、ビデオカメラ、パーソナルコンピュー
タ、ヘッドマウントディスプレイ、リア型またはフロン
ト型のプロジェクター、さらに表示機能付きファックス
装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳ
Ｐ装置、ＰＤＡ、電子手帳等をいう。

【００１７】上記課題を解決する第３の発明は、基板上
の半導体層に光照射を行い当該半導体層を結晶化させる
第一の工程と、半導体層を酸素プラズマで処理する第二
の工程と、半導体層を島状にエッチングする第三の工程
と、１００℃以下の成膜温度で半導体層上にゲート絶縁
膜を形成する第四の工程と、半導体層および前記ゲート
絶縁膜層を３００℃以上の温度で熱処理する第五の工程
と、を備えた薄膜トランジスタの製造方法で製造された
薄膜トランジスタを備える電気光学装置である。

【００１８】ここで「電気光学装置」は、電気エネルギ
ーを変換して光として射出することが可能な装置を意味
し、例えば、液晶材料に電界を印加することにより表示
を行う液晶表示装置、電圧を印加することにより帯電粒
子を移動させて表示等を行う電気泳動装置、蛍光材料が
呈するエレクトロルミネッセンス現象により表示を行う
電界発光装置が挙げられる。

【００１９】

【発明の実施の形態】次に、本発明の実施の形態の一例
を図面に基づいて詳述する。図１に、本発明の薄膜トラ
ンジスタ（多結晶シリコンＴＦＴ）の製造方法の製造工
程断面図を示す。 ＜半導体薄膜の形成（ＳＴ１）＞本願発明の実施のため
には、前提として、通常、基板１０１の上に下地保護膜
１０２を形成しその上に半導体薄膜１０３を形成する
（ＳＴ１）。以下、この一連の形成方法について説明す
る。

【００２０】本発明を適応し得る基板１０１としては、
金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）
やアルミナ（Ａｌ_２Ｏ_３）や窒化アルミニウム（Ａｌ
Ｎ）等のセラミック材料、溶融石英やガラス等の透明ま
たは非透明絶縁性物質、シリコンウェーハー等の半導体
物質、およびそれを加工したＬＳＩ基板等が可能であ
る。半導体薄膜１０３は基板１０１上に直接に、または
下地保護膜１０２や図示しない下部電極等を介して堆積
される。また、シリコンウェーハーなどの単結晶基板
は、そのまま能動層となる半導体薄膜１０３として使用
可能である。

【００２１】下地保護膜１０２としては、酸化硅素膜
（ＳｉＯ_ｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ_３Ｎ_ｘ：
０＜ｘ≦４）等の絶縁性物質が利用可能である。ＴＦＴ
などの薄膜半導体装置を通常のガラス基板上に作成する
場合、半導体薄膜への不純物制御が重要である。このよ
うな場合に、ガラス基板中に含まれているナトリウム
（Ｎａ）等の可動イオンが半導体膜中に混入しない様
に、下地保護膜を形成した後に半導体薄膜を堆積するこ
とが好ましい。同じ事情は各種セラミック材料を基板と
して用いる場合にもいえる。下地保護膜１０２は、セラ
ミック中に添加されている焼結助材原料などの不純物が
半導体部に拡散及び混入するのを防止する。金属材料な
どの導電性材料を基板１０１として用い、かつ半導体薄
膜１０３が導電性のある基板と電気的に絶縁されていな
ければならない場合には、絶縁性を確保する為に、この
下地保護膜１０２は必要不可欠となる。さらに半導体基
板やＬＳＩ素子上に半導体薄膜を形成するような場合に
は、トランジスタ間や配線間の層間絶縁膜が同時にここ
でいう下地保護膜１０２に相当することになる。

【００２２】下地保護膜１０２は、まず基板１０１を純
水やアルコールなどの有機溶剤で洗浄した後、常圧化学
気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（Ｌ
ＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ
法）等のＣＶＤ法あるいはスパッター法等を用いて基板
上に形成される。 下地保護膜として酸化硅素膜を用いる
場合、常圧化学気相堆積法では基板温度を例えば２５０
℃程度から４５０℃程度としてモノシラン（ＳｉＨ_４）
や酸素を原料として堆積し得る。また、プラズマ化学気
相堆積法やスパッター法では、基板温度を例えば室温か
ら４００℃程度に設定する。下地保護膜の膜厚は基板か
らの不純物元素の拡散と混入を防ぐのに十分な厚さが必
要で、例えば、その値は最小で１００ｎｍ程度以上であ
る。ロット間や基板間のばらつきにより膜厚が予定より
薄くなるものができることを考慮すると、例えば最小膜
厚を２００ｎｍ程度以上とするのが好ましく、さらに例
えば３００ｎｍ程度とすれば保護膜としての機能を十分
に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ
配線等の層間絶縁膜を兼ねる場合には、通常、例えば４
００ｎｍから６００ｎｍ程度の膜厚とする。絶縁膜が余
りにも厚くなると絶縁膜のストレスに起因するクラック
が生ずる。その為、最大膜厚は、クラックが生じない程
度の厚さ、例えば２μｍ程度が好ましい。生産性を考慮
する必要が強い場合、絶縁膜厚は生産性を低下させない
程度、例えば１μｍ程度が上限となる。

【００２３】次に、半導体薄膜１０３について説明す
る。本発明が適用される半導体薄膜の材料としては、シ
リコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の
半導体膜の他に、シリコン・ゲルマニウム（Ｓｉ_ｘＧｅ
_１−ｘ ：０＜ｘ＜１）やシリコン・カーバイド（Ｓｉ
_ｘＣ_１−ｘ ：０＜ｘ＜１）やゲルマニウム・カーバイ
ド（Ｇｅ_ｘＣ_１−ｘ ：０＜ｘ＜１）等の四族元素複合
体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウ
ム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素と
の複合体化合物半導体膜、またはカドミウム・セレン
（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物
半導体膜等がある。或いはシリコン・ゲルマニウム・ガ
リウム・ヒ素（Ｓｉ_ｘＧｅ_ｙＧａ_ｚＡｓ_ｚ：ｘ＋ｙ＋ｚ
＝１）と云った更なる複合化合物半導体膜やこれらの半
導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓ
ｂ）などのドナー元素を添加したＮ型半導体膜、或いは
ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇ
ａ）、インジウム（Ｉｎ）等のアクセプター元素を添加
したＰ型半導体膜に対しても本発明は適応可能である。
これら半導体膜はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣ
ＶＤ法等のＣＶＤ法、またはスパッター法等や蒸着法等
のＰＶＤ法で形成する。半導体膜としてシリコン膜を用
いる場合、ＬＰＣＶＤ法では基板温度を例えば４００℃
程度から７００℃程度としてジシラン（Ｓｉ_２Ｈ_６）な
どを原料として堆積し得る。ＰＥＣＶＤ法ではモノシラ
ン（ＳｉＨ_４）などを原料として基板温度を例えば１０
０℃程度から５００℃程度にして堆積可能である。スパ
ッター法を用いる場合には、基板温度を室温から４００
℃程度にする。このように堆積された半導体薄膜の初期
状態（as-deposited状態）としては、非晶質や混晶質、
微結晶質、または多結晶質等様々な状態があるが、本願
発明にあっては、初期状態はいずれの状態であっても構
わない。なお、本願明細書中では非晶質の結晶化のみな
らず、多結晶質や微結晶質の再結晶化をも含めて総て結
晶化と呼ぶ。半導体膜の膜厚は、ＴＦＴに用いる場合に
は、例えば２０ｎｍ程度から１００ｎｍ程度が適してい
る。上記した各膜の材料は成膜条件は、例示に過ぎず、
限定されるものではない。＜半導体薄膜のレーザー結晶
化（ＳＴ２）＞基板１０１上に下地絶縁膜１０２と半導
体薄膜１０３を形成した後、この半導体膜をレーザー照
射によって結晶化する（ＳＴ２）。通常、 ＬＰＣＶＤ
法、ＰＥＣＶＤ法等のＣＶＤ法で堆積させたシリコン膜
の表面は自然酸化膜で覆われていることが多い。従っ
て、レーザー光を照射する前にこの自然酸化膜を除去す
る必要がある。このためには基板全体を弗酸溶液に浸し
てウエットエッチングする方法や、フッ素を含んだプラ
ズマ中でシリコン膜表面をドライエッチングする等の方
法がある。

【００２４】次いで、半導体薄膜が形成された基板をレ
ーザー照射チャンバーにセットする。レーザー照射チャ
ンバーは一部分が石英の窓によってできており、チャン
バーを真空に排気した後この石英窓からレーザー光を照
射する。

【００２５】また、レーザー光の特性としては、このよ
うな形状のレーザー光は半導体薄膜表面で強く吸収さ
れ、その直下の下地保護膜（絶縁膜）や基板にはほとん
ど吸収されないことが望まれる。従って、レーザー光と
して、例えば紫外域またはその近傍の波長を持つエキシ
マレーザー、アルゴンイオンレーザー、ＹＡＧレーザー
（高調波）等が好ましい。また、半導体薄膜を高温に加
熱すると同時に基板へのダメージを防ぐためには大出力
でしかも極短時間のパルス発振であることが必要とな
る。従って、上記レーザー光の中でも特にキセノン・ク
ロライド（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やク
リプトンフロライド（ＫｒＦ）レーザー（波長２４８ｎ
ｍ）等のエキシマレーザーが最も適しているものとな
る。

【００２６】図２に、これらのレーザー光照射方法の具
体例を示す。レーザーパルスの強度半値幅は１０ｎｓ程
度から５００ｎｓ程度の極短時間である。レーザー照射
は、基板２００を、例えば室温（２５℃）程度から４０
０℃程度の間とした上で、背景真空度が１０^−４Ｔｏｒ
ｒ程度から１０^−９Ｔｏｒｒ程度の真空中にてレーザー
光を照射する。

【００２７】図３に、レーザー光照射領域の一例を示
す。レーザー光３０１の基板３００に対する照射領域形
状３０２を例えば幅０．５ｍｍ程度以上で長さが数２０
０ｍｍのライン状とし、このライン状レーザー光を走査
して結晶化を進める。このライン状のレーザー光を、一
定の手順、例えば図２に示すような手順で走査してい
く。初期位置２０１でレーザー光を照射した後、基板２
０１とレーザーとの位置を相対的に一定方向、例えば図
２のＹ方向に一定距離、例えば距離ｄ１だけずらす。移
動後の位置２０２で再びレーザー光を照射する。これら
のショットアンドスキャンを矢印２０３で示すように連
続的に繰り返していくことによって大面積の基板にも万
遍なくレーザー光照射ができる。さらに具体的には、各
照射毎の移動距離ｄ１をレーザー光照射領域の幅の１％
程度から９９％程度に設定する（例えば９０％）。こう
した重ねあわせレーザー照射法を用いるとレーザー照射
領域端部に起因するばらつきを完全に消失させることが
可能になる。

【００２８】１回の垂直方向スキャンで基板全面を結晶
化しえない場合は、Ｙ方向に走査して基板２０１の終端
に到達後、例えば図２の矢印２０４で示すようにＸ方向
に距離ｄ２だけずらせる。そして、今度は矢印２０５で
示すように、−Ｙ方向に所定量（例えば距離ｄ１）づつ
ずらせて走査する。距離ｄ２も基板の大きさに合わせ
て、レーザー光照射領域の長さの１％程度から９９％程
度の範囲に設定する。基板全体をこの走査でカバーでき
ない場合には、さらに反対側の基板終端で同様の走査を
繰り返す。これら一連の走査により基板全面にレーザー
光を照射する。レーザー照射エネルギー密度は、半導体
膜が完全溶融するエネルギー密度より５％程度低いエネ
ルギー、例えば５０ｍＪ／ｃｍ^２程度から６００ｍＪ／
ｃｍ^２程度の間に設定することが好ましい。このように
設定する理由は以下の通りである。シリコン膜を一旦完
全溶融させてしまうと、液体シリコン膜が過冷却状態に
陥り、結果として高い密度の結晶核発生が起こる。この
ような現象により形成される多結晶シリコン膜は極めて
小さな結晶粒が高密度で存在する、いわゆる微結晶とい
う形態になる。このような多結晶シリコン膜は結晶粒界
が多いため膜中欠陥（主にはダングリングボンド）が大
量に存在し、ＴＦＴとしては使用に耐えない膜となって
しまうからである。 ＜半導体薄膜の酸素プラズマ処理（ＳＴ３）＞レーザー
結晶化直後の多結晶シリコン膜中には１０^１８ｃｍ^−３
程度の高い密度で捕獲準位が存在する。これを電気的に
不活性化するために、レーザー結晶化を行った多結晶シ
リコン膜にプラズマ処理１２０を行う。図４は微量にリ
ンをドープした後レーザー結晶化を行った多結晶シリコ
ン膜にプラズマ処理を施した後の多結晶シリコン膜の電
気伝導率を示したものである。この結果からわかるよう
に水素プラズマ、酸素プラズマともにレーザーで結晶化
された多結晶シリコン膜中の捕獲準位低減に効果がある
が、酸素プラズマの方が捕獲順位密度の低減効果が著し
い。従来技術の課題で述べたように、水素プラズマ処理
では捕獲準位発生がおこるので捕獲順位を完全には低減
し得ないのに対して、酸素プラズマ処理はほぼ完全に捕
獲準位を終端し、捕獲準位密度を１０^１６（ｃｍ^−３）
程度に低減しうるのである。また、酸素プラズマ処理は
Ｓｉ−Ｈの結合より強固なＳｉ−Ｏ結合を作り得るとい
う長所を有する。したがって、多結晶シリコン膜中の捕
獲準位を酸素により一旦終端すると、熱的にきわめて安
定となる。例えばＴＦＴをピンチオフ条件で駆動する
と、素子そのものの発熱により、局所的に素子温度がか
なり上昇したり、ホットエレクトロンが発生したりする
ことはよく知られている。このような条件下で、Ｓｉ−
Ｈ結合により終端された捕獲準位は容易に結合が切れ
て、捕獲準位が再度活性化してしまうという問題があ
る。これに対してＳｉ−Ｏ結合は安定なため、捕獲準位
が再活性化するようなことがなく、結果としてＴＦＴ信
頼性を飛躍的に向上させることができるのである。本実
施の形態ではこのような特徴を有する酸素プラズマを使
用する。

【００２９】具体的なプロセスは次の例のように行う。
レーザー光で結晶化させた多結晶シリコン膜を真空ロボ
ットにてプラズマ処理室に搬送し、酸素ガスを適量、例
えば８０ｓｃｃｍ流し、基板温度を例えば２５０℃に調
温する。この後、プラズマ放電を行い酸素プラズマ１０
５を発生させ酸素プラズマ処理を行う。Ｓｉ中での拡散
が比較的遅い酸素を捕獲準位終端に用いる場合、処理時
間は重要な条件である。

【００３０】図８に、酸素プラズマの処理時間と電気伝
導度の関係を示す。図８の関係図は、膜厚が５０ｎｍで
あって密度７．４×１０^１７ｃｍ^−３でリンをドープ
し、３種類のエネルギー密度でレーザー結晶化したシリ
コン薄膜を、２５０℃の温度下で３０Ｗのプラズマ出力
で処理した場合の電気伝導度の変化を示している。およ
そ５分程度の処理時間から電気伝導度の変化が飽和して
いる。酸素プラズマ処理を一定時間行うことによってシ
リコン薄膜の活性化が一定レベルに達するのである。さ
らに２０分程度以上の処理時間では確実に総てのエネル
ギー密度で電気伝導度が飽和状態に達している。

【００３１】図９に、酸素プラズマの処理時間に対する
結晶粒界に発生する電位障壁の高さおよび捕獲準位密度
の関係を示す。図９は、図８におけるエネルギー密度４
００ｍＪ／ｃｍ^２のレーザー光による処理を例示したも
のである。ＴＦＴにおける実効的移動度は電位障壁によ
り決定されるから、２０分以上の処理によりこの値が室
温のエネルギー以下となり、移動度の増加をもたらして
いることが判る。

【００３２】これらのことより、例えば５０ｎｍ程度の
多結晶シリコン膜中の欠陥、特に膜の深い部分に存在す
る捕獲準位を終端するためには、どのような放電形態に
おいても最低５分以上の処理を行うことが重要である。
一般的な平行平板ＲＦ放電（１３．５６ＭＨｚ）で０．
１Ｗ/ｃｍ^−２程度のＲＦパワー密度で酸素プラズマ処
理を行う場合、おおむね２０分が最低必要となる。この
酸素プラズマ処理により、多結晶シリコン膜中の捕獲準
位が効率的に不活性化される。ここで高周波（２７ＭＨ
ｚやＵＨＦ）若しくはマイクロ波放電により酸素プラズ
マ処理を行えば、より効率的に捕獲準位終端処理がなさ
れるので、短時間で効果を得ることができる。このよう
なレーザー光による結晶化処理と酸素によるプラズマ処
理により極めて高品質の多結晶シリコン膜が形成される
のである。＜素子分離工程（ＳＴ４）＞次にＴＦＴ素子
同士を電気的に絶縁するために素子分離工程を行う（Ｓ
Ｔ４）。図１では、ＴＦＴ１素子部分のみの断面図を示
している。ここでは図１に示すように多結晶シリコン膜
をエッチングする。エッチング処理のために、例えば、
多結晶シリコン膜上にフォトリソグラフィーにより島状
パターンを形成した後、ドライエッチングにより多結晶
シリコン膜をエッチングする。さらに、例えばＣＦ_４と
Ｏ_２の混合ガス中でプラズマ放電を行い、これによりＳ
ｉをエッチングした後、フォトレジストを除去しＳｉ膜
のパターニングが完了させる。＜ゲート絶縁膜形成工程
（ＳＴ５）＞この工程は、多結晶シリコン膜形成と同等
に重要なプロセスであり、高品質なＭＯＳ界面を形成す
るための工程である。

【００３３】従来技術では多結晶シリコン膜中の捕獲準
位を不活性化することばかりが重要視されていた。しか
しこれだけでは片手落ちで、ＭＯＳ界面の捕獲準位も同
時に制御しなければ多結晶シリコンＴＦＴの飛躍的高性
能化はできないのである。シリコン膜表面にはおよそ１
０^１５ｃｍ^−２の結合手が存在するので、これらのほと
んどがＳｉＯ_２と完全な化学結合を形成することが重要
となる。ＴＦＴ特性を劇的に改善するには、界面順位密
度を１０^１０ｃｍ^−２程度に抑える必要があるが、従来
のプラズマＣＶＤプロセスにおいて、この界面順位密度
はせいぜい１０ ^１２ｃｍ^−２ｅＶ^−１程度にしか制御す
ることができなかった。本発明が開示する技術によれ
ば、半導体薄膜上にゲート絶縁膜を形成する工程は、例
えば基板温度を１００℃以下で行うことが特徴の一つと
なる。

【００３４】プラズマＣＶＤはプラズマ中の活性酸素ラ
ジカルによってＳｉＨ_４ガスが分解され、気相でＳｉＯ
_２が形成されこれが基板上に堆積するものである。この
ような反応性に富んだ雰囲気下で堆積されたＳｉＯ_２は
半導体表面でシリコンと化学結合を形成し良好な界面を
作りうる。本実施の形態では、成膜による界面形成にお
いて成膜温度を低下させることによってより良好なＳｉ
Ｏ_２−Ｓｉ結合が形成され、優れたＭＯＳ界面を形成す
る。

【００３５】図５に、絶縁膜形成時の基板温度と界面順
位密度：Ｄ_ｉｔｃｍ^−２ｅＶ^−１の水雰囲気中および窒
素雰囲気中での熱アニール時間依存性の実験結果を示
す。図５から判るように、基板温度を１００℃以下にす
ることによって界面順位密度を、例えば１×１０^１０ｃ
ｍ^−２ｅＶ^−１台に低減できる。より具体的には室温で
成膜することにより３×１０^１０ｃｍ^−２ｅＶ^−１の良
好な界面準位密度を与える、すぐれたＭＯＳ界面を形成
できるのである。プラズマＣＶＤによる成膜ではプラズ
マから基板への熱輸送が起こり基板温度は自然に上昇す
るため、基板を積極的に低い温度に制御することも有効
となる。すなわち基板温度を室温程度または室温以下に
冷却することによって、さらに良好な界面準位密度をえ
ることができる。これらの界面準位の値は熱酸化膜で絶
縁膜を形成した際にえられる界面準位密度と同程度の値
である。すなわち、絶縁膜形成時の基板温度を下げるこ
とによって、低温でも極めて優れたＭＯＳ界面を形成す
ることができるのである。平行平板ＲＦ放電では基板表
面での反応が支配的で、必ず基板温度を高くする必要が
あり、例えば、おおむね３００℃以上の基板温度で成膜
しないと良質なＳｉＯ _２膜が得られない。これに対して
特にマイクロ波放電プラズマ、ＥＣＲプラズマを用いる
と気相での反応が効率的に行われるので、基板温度を低
下させても良質なＳｉＯ_２膜を堆積し得る。結果として
低温成膜により界面準位も低減でき、良質なＭＯＳ界面
を形成し得る。よってプラズマ放電の方式は本発明にお
いて重要な事項の一つである。

【００３６】ここで注意しなければならないのは、特に
プラズマＣＶＤにより低温で絶縁膜を形成する場合には
成膜後のアニールが重要ということである。１００℃以
下の低温でプラズマＣＶＤにより絶縁膜を形成した場
合、反応副生成物であるＨ_２ＯやＯＨ結合が絶縁膜中に
混入する。これは基板温度が低いため、成膜と同時に膜
中に取り込まれるものである。特にＭＯＳ界面付近に存
在するこれらの結合はＳｉと電荷のやり取りをするので
界面順位として作用するのである。このため、低温で絶
縁膜を形成した場合には、先にも述べたように成膜後の
熱処理を行い、これらＨ_２ＯやＯＨを絶縁膜から脱離さ
せることが重要である。

【００３７】図６に、初期状態と水蒸気アニール処理を
した場合とにおけるＣＶ特性を示す。図６に示すよう
に、熱処理によってＣＶカーブのヒステリシスも劇的に
改善される。また、図５からも判るように、熱処理によ
ってＨ_２ＯやＯＨが絶縁膜から脱離するにつれて界面準
位密度が低下する。

【００３８】この熱処理は窒素中または飽和水蒸気雰囲
気中で、例えば３００℃以上の温度で行うことにより効
果を発揮する。この処理は、ゲート絶縁膜形成直後に行
うのが短時間で効果を得られる点で有利であるが、後の
工程を行った後に熱処理を施しても、得られる効果とし
ては変わらない。以上のように低温で絶縁膜を形成する
ことによって良好なＳｉＯ_２−Ｓｉ結合を界面に形成
し、且つその後の熱処理でＨ_２ＯやＯＨを絶縁膜から脱
離させることによって最も理想的なＭＯＳ界面を形成し
うるのである。

【００３９】具体的な工程としては、次のように処理す
る。まず、多結晶シリコン膜をパターニングした後、水
素終端した安定表面を形成するために、フッ酸で表面処
理をし、その後純水で１０分以上の洗浄を行う。この基
板を真空チャンバーにセットし、基板を１００℃以下に
調温し、背景真空度が１０^−６Ｔｏｒｒ台になるまで真
空排気する。この状態で真空チャンバー内に酸素ガスと
シランガスＳｉＨ_４を流す。放電を安定させるためにＨ
ｅガスで希釈する方法も有効である。一般的には酸素ガ
ス流量はシランガス流量の５倍以上とする。この状態で
プラズマ放電を行い、ＳｉＯ_２膜１０６形成を行う。放
電の形態としては平行平板型ＲＦ放電、ＩＣＰ放電、Ｅ
ＣＲ放電などがあり、電源としてはＲＦ電源やＶＨＦ、
ＵＨＦ電源、マイクロ波源を用いることができる。ゲー
ト絶縁膜を形成した後、熱処理を行う。熱処理はドライ
エアー、窒素、フォーミングガス、水蒸気等の雰囲気下
で、例えば２００℃〜５００℃で行う。界面準位を１時
間程度の時間で十分低減させるためにはおおむね３００
℃以上の温度が必要となる。 ＜以降の工程（ＳＴ６・ＳＴ７）＞引き続いてゲート電
極１０７となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆
積する。この材質は電気抵抗が低く、３５０℃程度の熱
工程に対して安定であることが望まれ、例えばタンタ
ル、タングステン、クロム等の高融点金属がふさわし
い。また、イオン・ドーピングによってソース、ドレイ
ンを形成する場合、水素のチャネリングを防止するため
のゲート電極の膜厚、たとえば７００ｎｍ程度が必要に
なる。前記高融点金属の中で７００ｎｍもの膜厚で成膜
しても膜ストレスによるクラックが生じない材料となる
と、タンタルが最もふさわしいものの一つである。ゲー
ト電極となる薄膜を堆積後パターニングを行い、引き続
いて半導体膜に不純物イオン注入を行ってソース・ドレ
イン領域（１０８、１０９）を形成する（ＳＴ６）。こ
の時ゲート電極がイオン注入のマスクとなっているの
で、チャンネルはゲート電極下のみに形成される自己整
合構造となる。不純物イオン注入は質量非分離型イオン
注入装置を用いて注入不純物元素の水素化物と水素を注
入するイオン・ドーピング法と、質量分離型イオン注入
装置を用いて所望の不純物元素のみを注入するイオン打
ち込み法の二種類が適応され得る。イオン・ドーピング
法の原料ガスとしては水素中に希釈された濃度０．１％
程度から１０％程度のホスフィン（ＰＨ_３）やジボラン
（Ｂ_２Ｈ_６）等の注入不純物元素の水素化物を用いる。
イオン打ち込み法では所望の不純物元素のみを注入した
後に引き続いて水素イオン（プロトンや水素分子イオ
ン）を注入する。前述の如くＭＯＳ界面やゲート絶縁膜
を安定に保つ為には、イオン・ドーピング法にしろイオ
ン打ち込み法にしろイオン注入時の基板温度は３５０℃
以下であることが好ましい。一方注入不純物の活性化を
一定温度以下、例えば３５０℃以下の低温にて常に安定
的に行うには（これを「低温活性化」と称する。）、イ
オン注入時の基板温度を一定温度以上、例えば２００℃
以上にすることが望ましい。トランジスタのしきい値電
圧を調整する為にチャンネル・ドープ行うとか、或いは
ＬＤＤ構造を作成すると云った様に低濃度に注入された
不純物イオンを低温で確実に活性化するには、イオン注
入時の基板温度は２５０℃以上であることが必要とな
る。この様に基板温度が高い状態でイオン注入を行う
と、半導体膜のイオン注入に伴う結晶壊破の際に再結晶
化も同時に生じ、結果としてイオン注入部の非晶質化を
防ぐことが出来るのである。即ちイオン注入された領域
は注入後も依然として結晶質として残り、その後の活性
化温度が３５０℃程度以下と比較的低温であっても注入
イオンの活性化が可能に成る訳で有る。ＣＭＯＳ ＴＦ
Ｔを作成する時はポリイミド樹脂等の適当なマスク材を
用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆
い、上述の方法にてそれぞれのイオン注入を行う。

【００４０】また、不純物の効率的な活性化法としてエ
キシマレーザーなどを照射するレーザー光照射による活
性化が適用可能である。これは絶縁膜を通してレーザー
照射することによりソース、ドレイン部のドープ多結晶
シリコンを溶融・固化させ、不純物を活性化させる方法
である。

【００４１】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極（１１０、
１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄
膜トランジスタを完成させる（ＳＴ７）。

【００４２】

【実施例】本発明の実施の実施の形態に従って本発明を
実施した。この実施例を図１にそって説明する。本発明
で用いられる基板１０１及び下地保護膜１０２に関して
は前述の説明に準ずるが、ここでは３００ｍｍ×３００
ｍｍの正方形状汎用無アルカリガラスを基板１０１とし
て用いた。まず基板１０１上に絶縁性物質である下地保
護膜１０２を形成した。ここでは基板温度を１５０℃と
してＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度の膜厚を
有する酸化硅素膜を堆積した。次に後に薄膜トランジス
タの能動層となる真性シリコン膜等の半導体薄膜１０３
を堆積した。半導体薄膜の厚みは５０ｎｍ程度とした。
本実施例では高真空型ＬＰＣＶＤ装置を用いて、原料ガ
スで有るジシラン（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ流
し、４２５℃の堆積温度で非晶質シリコン膜１０３を堆
積した。まず高真空型ＬＰＣＶＤ装置の反応室を２５０
℃とした状態で反応室の内部に複数枚（例えば１７枚）
の基板を表側を下向きとして配置した。こうした後にタ
ーボ分子ポンプの運転を開始させた。ターボ分子ポンプ
が定常回転に達した後、反応室内の温度を約１時間掛け
て２５０℃から４２５℃の堆積温度に迄上昇させた。昇
温開始後の最初の１０分間は反応室にガスを全く導入せ
ず真空中で昇温を行い、しかる後純度が９９．９９９９
％以上の窒素ガスを３００ＳＣＣＭ流し続けた。この時
の反応室内における平衡圧力は、３．０×１０^−３Ｔｏ
ｒｒであった。堆積温度に到達した後、原料ガスである
ジシラン（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ流すと共に、
純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）
を１０００ＳＣＣＭ流した。堆積開始直後の反応室内圧
力は凡そ０．８５Ｔｏｒｒであった。堆積の進行と共に
反応室内の圧力は徐々に上昇し、堆積終了直前の圧力は
凡そ１．２５Ｔｏｒｒとなった。このように堆積したシ
リコン膜１０３は基板の周辺部約７ｍｍを除いた２８６
ｍｍ角の領域内に於いて、その膜厚変動は±５％以内で
あった。

【００４３】次にレーザー結晶化を行うのであるが、こ
れに先立って非晶質シリコン膜を弗酸溶液に浸し、半導
体薄膜１０３上の自然酸化膜をエッチングした。一般的
にシリコン膜が露出した表面は非常に不安定で、シリコ
ン薄膜を保持している雰囲気物質と容易に反応を起こ
す。従って、レーザー照射を行う前処理では単に自然酸
化膜を除去するだけでなく、露出したシリコン膜表面を
安定化させる必要がある。このためには、弗酸溶液によ
る処理が望ましい。弗酸は純水との混合比が１：３０に
なるようにした。この弗酸溶液中に約２０から３０秒浸
した後、すぐに純水洗浄を１０から２０分行った。この
後スピンナーで純水を取り除くことによって、シリコン
膜表面は水素原子でターミネートされた安定化表面にな
る。

【００４４】次にレーザー光の照射を行った。本実施例
ではキセノン・クロライド（ＸｅＣｌ）のエキシマレー
ザー（波長：３０８ｎｍ）を照射した。レーザーパルス
の強度半値幅（時間に対する半値幅）は２５ｎｓにし
た。真空排気された真空チャンバーに基板をセットし、
基板温度を３００℃まで上昇させた。一回のレーザー照
射面積は長さ３００ｍｍ×幅３００μｍのライン状で、
照射面でのエネルギー密度は４００ｍＪ／ｃｍ^２に設定
した。このレーザー光を幅方向に９０％ずつ重ねつつ
（つまり照射するごとに３０μｍづつ）相対的にずらし
ながら照射を繰り返した（図２参照）。こうして一辺３
００ｍｍの基板全体のアモルファスシリコンを結晶化さ
せた。結晶化によるラフネスの発生を最小限に抑えるた
めに、ラインビームの幅方向にはエッジ領域が前後にそ
れぞれ２００μｍ（すなわち、弱いエネルギー密度の領
域）があり、アモルファスシリコン膜には４００ｍＪ／
ｃｍ^２のエネルギー密度のレーザー照射が施される前
に、これより低いエネルギーでのレーザー光が照射され
るようにした。このように段階的に照射エネルギーを増
加させることによって、表面ラフネスを抑制しながら結
晶化を行った。ここで４２０ｍＪ／ｃｍ^２の照射レーザ
ーエネルギー密度を超えた高いエネルギーを照射する
と、多結晶シリコンの結晶粒が微結晶化するため、これ
以上のエネルギー照射を避けた。

【００４５】次に、真空を保ったままで基板をプラズマ
処理チャンバーへと搬送した。プラズマ処理チャンバー
では基板温度は２８０℃とし、酸素ガスを流し圧力１Ｔ
ｏｒｒとしてから基板温度が安定するまで５分間調温を
行った。次に平行平板ＲＦ電極を用いて３００Ｗのパワ
ーでプラズマ放電を開始し、２０分間の酸素プラズマ処
理を行った。これによりレーザー結晶化多結晶シリコン
膜の捕獲準位不活性化処理が完了し高品質多結晶シリコ
ン膜を作製した。

【００４６】このようにして作製した多結晶シリコン膜
は表面にわずかに酸化膜が形成されていた。これがレジ
ストの密着性を低下させるのでフッ酸によりエッチング
してからフォトリソグラフィーにより多結晶シリコン膜
をパターニングするための島状レジストパターンを形成
した。この後ＣＦ_４ガスに２０％のＯ_２を混合したガス
をリモート放電して発生させたラジカルにより多結晶シ
リコン膜のエッチングを行った。レジストを剥離するこ
とによって、島状多結晶シリコンパターンを完成させ
た。

【００４７】次に、基板を絶縁膜形成チャンバーへセッ
トし、チャンバー内を１０^−６Ｔｏｒｒ台の真空度に排
気した。絶縁膜形成チャンバー内では、室温の基板温度
に調温した。この間、チャンバー内にシランガスと酸素
ガスを流量比１：６で導入し、チャンバー圧力を２×１
０⁻³Ｔｏｒｒに調節した。チャンバー内のガス圧力が
安定したらＥＣＲ放電を開始し、絶縁膜の成膜を開始さ
せた。投入したマイクロ波パワーは１ｋＷで、マイクロ
波は磁力線に平行に導入窓から導入した。導入窓から１
４ｃｍの位置にＥＣＲポイントがある。成膜は１０ｎｍ
/min.の成膜速度で行った。これにより、ゲート絶縁膜
１０５が１００ｎｍ形成された。次にこの基板を真空チ
ャンバーから取り出し、３４０℃の水蒸気雰囲気中で６
０分熱処理を行い、その後窒素雰囲気中で更に３４０℃
６０分の熱処理を行った。これにより同膜中に含まれる
Ｈ_２ＯやＯＨ結合が除去され、良好なＭＯＳ界面を形成
した。

【００４８】以上の多結晶シリコン膜およびＭＯＳ界面
両方の捕獲準位密度を積極的に制御するプロセスを適用
することによって、極めて高性能の多結晶シリコンＴＦ
Ｔを作製するためのキープロセスが完了した。

【００４９】引き続いてゲート電極１０７となる薄膜を
ＰＶＤ法或いはＣＶＤ法などで堆積した。通常はゲート
電極とゲート配線は同一材料にて同一工程で作られる
為、この材質は電気抵抗が低く、３５０℃程度の熱工程
に対して安定であることが望まれる。本実施例では膜厚
が６００ｎｍのタンタル薄膜をスパッター法により形成
した。タンタル薄膜を形成する際の基板温度は１８０℃
であり、スパッタガスとして窒素ガスを６．７％含むア
ルゴンガスを用いた。形成されたタンタル薄膜は結晶構
造がα構造と成っており、その比抵抗は凡そ４０μΩｃ
ｍであった。ゲート電極となる薄膜を堆積後、パターニ
ングを行い、引き続いて半導体膜に不純物イオン注入を
行ってソース・ドレイン領域１０８、１０９及びチャン
ネル領域を形成した。この時ゲート電極がイオン注入の
マスクとなっているため、チャンネルはゲート電極下の
みに形成される自己整合構造となる。イオン・ドーピン
グ法の原料ガスとしては水素中に希釈された濃度０．１
％程度から１０％程度のホスフィン（ＰＨ_３）やジボラ
ン（Ｂ_２Ｈ_６）等の注入不純物元素の水素化物を用い
た。本実施例ではＮＭＯＳ形成を目指し、イオン・ドー
ピング装置を用いて、水素中に希釈された濃度５％のホ
スフィン（ＰＨ_３）を加速電圧１００ｋｅＶで注入し
た。ＰＨ_３ ^＋やＨ_２ ^＋イオンを含むの全イオン注入量量
は１×１０^１６ｃｍ ^−２であった。

【００５０】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極１１０、１
１１と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜ト
ランジスタを完成させた。

【００５１】図７は、このようにして作製した実施例の
多結晶シリコンＴＦＴのトランスファー特性を示してい
る。ｎチャネルＴＦＴの移動度が２８８ｃｍ^２Ｖ^−１ｓ
^−１、閾値電圧が０．８９Ｖという、超高性能多結晶シ
リコンＴＦＴをプロセス最高温度４２５℃で作製するこ
とができた。また本発明が開示するプロセスを用いるこ
とによって、素子バラツキはおおむね±３％以下に収ま
り、多結晶シリコン膜中およびＭＯＳ界面両方の捕獲準
位制御がバラツキ制御に本質的に有効であることを確認
できた。

【００５２】次に、本発明の第２の実施形態として、本
発明の電子機器を例示する。

【００５３】図１０（ａ）〜（ｆ）に、上記した薄膜ト
ランジスタの製造方法を利用して製造した薄膜トランジ
スタが適用可能な電子機器を例示する。本発明の製造方
法は、各実施例における液晶表示装置１において、各画
素を駆動する駆動回路における能動素子、すなわち薄膜
トランジスタを形成するために使用される。

【００５４】図１０（ａ）は携帯電話への適用例であ
り、当該携帯電話１０は、アンテナ部１１、音声出力部
１２、音声入力部１３、操作部１４、および本発明の液
晶表示装置１を備えている。このように本発明は、携帯
電話に用いられる表示部の製造に利用可能である。

【００５５】図１０（ｂ）はビデオカメラへの適用例で
あり、当該ビデオカメラ２０は、受像部２１、操作部２
２、音声入力部２３、および本発明の液晶表示装置１を
備えている。このように本発明は、携帯電話に用いられ
る表示部の製造に利用可能である。

【００５６】図１０（ｃ）は携帯型パーソナルコンピュ
ータへの適用例であり、当該コンピュータ３０は、カメ
ラ部３１、操作部３２、および本発明の液晶表示装置１
を備えている。このように本発明は、パーソナルコンピ
ュータに用いられる表示部の製造に利用可能である。

【００５７】図１０（ｄ）はヘッドマウントディスプレ
イへの適用例であり、当該ヘッドマウントディスプレイ
４０は、バンド４１、光学系収納部４２および本発明の
液晶表示装置１を備えている。このように本発明は、ヘ
ッドマウントディスプレイに用いられる画像表示源の製
造に利用可能である。

【００５８】図１０（ｅ）はリア型プロジェクターへの
適用例であり、当該プロジェクター５０は、筐体５１
に、光源５２、合成光学系５３、ミラー５４・５５ミラ
ー、スクリーン５６、および本発明の液晶表示装置１を
備えている。このように本発明は、リア型プロジェクタ
ーに用いられる画像表示源の製造に利用可能である。

【００５９】図１０（ｆ）はフロント型プロジェクター
への適用例であり、当該プロジェクター６０は、筐体６
２に光学系６１および本発明の液晶表示装置１を備え、
画像をスクリーン６３に表示可能になっている。このよ
うに本発明は、フロント型型プロジェクターの画像表示
源の製造に利用可能である。

【００６０】上記例に限らず本発明の製造方法は、薄膜
トランジスタを利用する表示装置等を備えるあらゆる電
子機器に適用可能である。例えば、この他に、表示機能
付きファックス装置、デジタルカメラのファインダ、携
帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示
盤、宣伝公告用ディスプレイなどの製造にも活用するこ
とができる。

【００６１】本実施形態によれば、本発明の製造方法に
より高移動度、低しきい値電圧でなお且つバラツキの極
めて少ない薄膜トランジスタが形成されているので、高
性能の電子機器を提供可能となる。

【００６２】次に、本発明の第３の実施形態として、本
発明の電気光学装置を例示する。

【００６３】図１１に、上記した薄膜トランジスタの製
造方法を利用して製造した薄膜トランジスタが適用され
た電気光学装置、ここでは有機エレクトロルミネッセン
ス素子を用いた電界発光表示装置を例示する。図１１に
示すように、当該電界発光表示装置２は、各画素領域が
マトリクス状に配置され、ドライバ領域１０からは、走
査線Ｖselが各画素領域に供給されている。ドライバ領
域１１からは、信号線Ｖsigおよび共通給電線Ｖddが各
画素領域に供給されている。

【００６４】各画素領域の回路は、本発明の製造方法に
よって製造された薄膜トランジスタＴ１およびＴ２、保
持容量Ｃ、および発光部ＯＬＥＤを備えている。

【００６５】このような構成において、走査線Ｖselが
駆動されて薄膜トランジスタＴ１がオンになると、その
ときの信号線Ｖsigの電位が保持容量Cに保持される。そ
して当該保持容量Ｃの状態に応じて、薄膜トランジスタ
Ｔ２の導通状態が決定される。そして、薄膜トランジス
タＴ２のチャネルを介して共通給電線Ｖddから発光部Ｏ
ＬＥＤに対し電流が流れて発光部がこの電流量に応じた
光の強度で発光する。

【００６６】なお、図１１では発光部ＯＬＥＤを抵抗要
素のように現してあるが、実施形態２のような液晶表示
装置の場合や電気泳動表示装置の場合には、発光部（表
示部）の要素が容量要素となる。本発明で製造した薄膜
トランジスタはこれら装置の駆動回路や画素要素を構成
するトランジスタとして適用することができる。

【００６７】本実施形態によれば、本発明の製造方法に
より高移動度、低しきい値電圧でなお且つバラツキの極
めて少ない薄膜トランジスタが形成されているので、高
性能の電気光学装置を提供可能となる。

【００６８】

【発明の効果】従来の技術では、多結晶シリコン膜およ
びＭＯＳ界面両方の捕獲準位を低温で制御する有効なプ
ロセスが明確でなかった。しかし、本発明の薄膜トラン
ジスタの製造方法を用いることにより極めて高品質な多
結晶シリコンおよびＭＯＳ界面形成が可能となる。結果
として高移動度、低しきい値電圧でなお且つバラツキの
極めて少ない薄膜トランジスタの製造が可能となり、超
高性能ＴＦＴデバイスが実現できる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの製造方法を示した
製造工程断面図である。

【図２】レーザー光による結晶化時のレーザー光の照射
方法の説明図である。

【図３】レーザー光による結晶化時のレーザー光の照射
領域の説明図である。

【図４】水素プラズマ処理または酸素プラズマ処理によ
り多結晶シリコン膜中の捕獲準位が終端され、電気伝導
率が増加することを示した実験結果図である

【図５】ＭＯＳ界面の界面順位密度の基板温度依存性を
示す図である。

【図６】ＭＯＳ界面形成工程によって作製したＭＯＳ構
造の高周波Ｃ−Ｖ特性図である。

【図７】本発明の製造方法により作製した多結晶シリコ
ンＴＦＴの電気特性図である。

【図８】酸素プラズマの処理時間と電気伝導度の関係図
である。

【図９】酸素プラズマの処理時間に対する電位障壁の高
さと検出状態密度の関係図である。

【図１０】実施形態２における電子機器の例であり、
（ａ）は携帯電話、（ｂ）はビデオカメラ、（ｃ）は携
帯型パーソナルコンピュータ、（ｄ）はヘッドマウント
ディスプレイ、（ｅ）はリア型プロジェクター、（ｆ）
はフロント型プロジェクターへの本発明の表示パネルの
適用例である。

【図１１】実施形態３における電気光学装置として電界
発光表示装置へ本発明を適用した場合の回路図である。

【符号の説明】

１．．．液晶表示装置 ２．．．電界発光表示装置 １０１．．．基板 １０２．．．下地絶縁膜 １０３．．．半導体薄膜 １０４．．．レーザー光 １０５．．．酸素プラズマ １０６．．．ゲート絶縁膜 １０７．．．ゲート電極 １０８．．．ソース １０９．．．ドレイン １１０．．．ソース電極 １１１．．．ドレイン電極 ２０１．．．レーザー照射領域 ２０３．．．Ｘ方向移動 ２０４．．．Ｙ方向移動 ２０５．．．−Ｙ方向移動 ３０１．．．ライン状レーザー光照射領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/35 Ｈ０１Ｌ 21/20 ５Ｇ４３５ Ｈ０１Ｌ 21/20 21/316 Ｘ 21/316 29/78 ６１７Ｖ 29/786 ６２７Ｇ ６２７Ｅ Ｆターム(参考） 2H092 JA24 JA34 JA37 JA41 JB57 JB58 KA04 KA05 KB24 KB25 MA08 MA30 NA25 NA29 5C094 AA43 BA03 BA43 CA19 DA15 EA04 EA07 GB10 5F052 AA02 BA02 BA07 BB01 BB02 BB07 DA01 DA02 DA03 DA04 DA05 DA06 DA10 DB01 DB02 DB03 DB04 DB07 EA15 EA16 JA01 JA04 5F058 BB04 BC02 BF08 BF09 BH01 5F110 AA01 AA08 AA17 AA28 BB02 BB03 BB04 BB05 CC02 DD01 DD02 DD03 DD05 DD13 DD14 EE04 EE44 EE45 FF02 FF30 FF31 FF36 GG01 GG02 GG03 GG04 GG13 GG25 GG32 GG42 GG43 GG44 GG45 GG47 HJ01 HJ02 HJ12 HJ13 HJ23 HM15 NN72 NN73 PP03 PP04 PP05 PP06 PP31 PP38 QQ09 QQ11 QQ25 5G435 AA17 BB12 CC09 KK05 KK09 KK10

Claims (8)

【特許請求の範囲】
1. 【請求項１】 基板上の半導体層に光照射を行い当該半
   導体層を結晶化させる第一の工程と、 前記半導体層を酸素プラズマで処理する第二の工程と、 前記半導体層を島状にエッチングする第三の工程と、 １００℃以下の成膜温度で前記半導体層上にゲート絶縁
   膜を形成する第四の工程と、 前記半導体層および前記ゲート絶縁膜層を３００℃以上
   の温度で熱処理する第五の工程と、を備えた薄膜トラン
   ジスタの製造方法。
2. 【請求項２】 前記第二の工程における酸素プラズマの
   処理時間は、５分以上である請求項１に記載の薄膜トラ
   ンジスタの製造方法。
3. 【請求項３】 前記第二の工程における酸素プラズマの
   処理時間は、２０分以上である請求項１に記載の薄膜ト
   ランジスタの製造方法。
4. 【請求項４】 前記第四の工程におけるゲート絶縁膜の
   形成は、マイクロ波励起プラズマＣＶＤにより行われる
   請求項１に記載の薄膜トランジスタの製造方法。
5. 【請求項５】 前記第四の工程におけるゲート絶縁膜の
   形成は、ＥＣＲプラズマＣＶＤにより行われる請求項１
   に記載の薄膜トランジスタの製造方法。
6. 【請求項６】 前記第五の工程における熱処理は、水蒸
   気雰囲気中で行われる請求項１に記載の薄膜トランジス
   タの製造方法。
7. 【請求項７】 基板上の半導体層に光照射を行い当該半
   導体層を結晶化させる第一の工程と、 前記半導体層を酸素プラズマで処理する第二の工程と、 前記半導体層を島状にエッチングする第三の工程と、 １００℃以下の成膜温度で前記半導体層上にゲート絶縁
   膜を形成する第四の工程と、 前記半導体層および前記ゲート絶縁膜層を３００℃以上
   の温度で熱処理する第五の工程と、を備えた薄膜トラン
   ジスタの製造方法で製造された薄膜トランジスタを備え
   る電子機器。
8. 【請求項８】 基板上の半導体層に光照射を行い当該半
   導体層を結晶化させる第一の工程と、 前記半導体層を酸素プラズマで処理する第二の工程と、 前記半導体層を島状にエッチングする第三の工程と、 １００℃以下の成膜温度で前記半導体層上にゲート絶縁
   膜を形成する第四の工程と、 前記半導体層および前記ゲート絶縁膜層を３００℃以上
   の温度で熱処理する第五の工程と、を備えた薄膜トラン
   ジスタの製造方法で製造された薄膜トランジスタを備え
   る電気光学装置。