JP4200530B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4200530B2 JP4200530B2 JP16147297A JP16147297A JP4200530B2 JP 4200530 B2 JP4200530 B2 JP 4200530B2 JP 16147297 A JP16147297 A JP 16147297A JP 16147297 A JP16147297 A JP 16147297A JP 4200530 B2 JP4200530 B2 JP 4200530B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- laser
- thin film
- substrate
- irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は絶縁体上に形成される薄膜トランジスタ、液晶表示装置の表示画素または液晶駆動回路の構成素子として利用される薄膜トランジスタの製造方法に関するものである。
【0002】
【従来の技術】
多結晶シリコン等の半導体膜は薄膜トランジスタ(以下本願明細書中ではTFTと称する)や太陽電池に広く利用されている。とりわけ多結晶シリコン( poly−Si)TFTは高移動度化が可能でありながらガラス基板のように透明で絶縁性の基板上に作成できるという特徴を生かして、液晶表示装置(LCD)や液晶プロジェクターなどの光変調素子あるいは液晶駆動用内蔵ドライバーの構成素子として広く用いられ、新しい市場の創出に成功している。
【0003】
電界効果型トランジスタであるTFTの性能は、当然のことながらゲート絶縁膜の膜質、その能動部を構成する半導体膜の膜質、そしてこれらゲート絶縁膜と半導体膜との界面の善し悪しによって決定されている。いうまでもなく高品質の半導体膜、ゲート絶縁膜、および清浄な界面が得られれば、それに応じた高性能のTFTが得られる。逆にこれらの要件の全てが同時に満たされていなければ高性能のTFTは決して実現できない。
【0004】
ガラス基板上に高性能なTFTを作成する方法としては高温プロセスと呼ばれる製造方法がすでに実用化されている。TFTの製造方法として工程最高温度が1000℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質のpoly−Siを作成する事ができることと、熱酸化により良質のゲート絶縁膜(一般的に二酸化珪素)および清浄なpoly−Siとゲート絶縁膜の界面を形成できることである。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能TFTを安定的に製造することができる。しかし、高温プロセスを用いるためにはTFTを作成する基板が1000℃以上の高温の熱工程に耐え得る必要がある。この条件を満たす透明な基板は現在のところ石英ガラスしかない。このため昨今のpoly−Si TFTは総て高価で小さい石英ガラス基板上に作成されており、コストの問題上大型化には向かないとされている。また、固相成長法では十数時間という長時間の熱処理が必要であり、生産性が極めて低いとの課題がある。また、この方法では基板全体が長時間加熱されている事に起因して基板の熱変形が大きな問題と化し実質的に安価な大型ガラス基板を使用し得ないとの課題が生じており、これもまた低コスト化の妨げとなっている。
【0005】
一方、高温プロセスが持つ上記欠点を解消し、尚且つ高移動度のpoly−Si TFTを実現しようとしているのが低温プロセスと呼ばれる技術である。比較的安価な耐熱性ガラス基板を使うために、工程最高温度としておおむね600℃以下のpoly−Si TFT製造プロセスを一般的に低温プロセスと呼ぶ。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなう技術が広く使われている。レーザー結晶化とは、ガラス基板上のアモルファスシリコン膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームをくり返し照射しながらスキャンすることによって大面積のpoly−Si膜を作成する技術が広く使われるようになった。また、ゲート絶縁膜としてはプラズマCVDをもちいた成膜方法で比較的高品質の二酸化珪素(SiO2)膜が成膜可能となり実用化への見通しが得られるほどになった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上にpoly−Si TFTが作成可能となっている。
【0006】
しかし、この低温プロセスで安定的に作成できるTFTは現在のところ移動度で50〜60(cm2/Vsec)以下のものである。これはゲート絶縁膜とpoly−Siの界面形成方法が確立されていないことに最大の原因がある。現在レーザーによって結晶化した後のpoly−Si膜を一旦大気中に取り出してからゲート絶縁膜を形成するプロセスが一般的にとられている。従って、清浄性が保たれなければならないpoly−Siとゲート絶縁膜との界面を如何に積極的にコントロールするかが重要なプロセスとなる。このためにはレーザー結晶化の前処理、レーザー結晶化時の表面安定化により表面欠陥の発生を制御することがキーポイントになる。
【0007】
上記課題を解決することを目的とした従来の技術としては以下のようなものがある。 まず、特開昭62−31111にあるように水素雰囲気中でレーザー結晶化を行うという方法がある。水素によって結晶化したpoly−Si表面の欠陥をターミネートする技術である。しかし水素でターミネートされたpoly−Si表面は容易に酸化されやすく、次の工程に進むまでに再び表面状態が変化してしまうと言う欠点がある。加えて、水素でターミネートされたMOS界面はデバイス動作中のホットキャリアによる劣化が問題となり、信頼性にかけるという欠点をもっている。
【0008】
また、特開昭61−83617では酸素ガス雰囲気中でCO2レーザーとエキシマレーザーを同時に照射することで酸化をおこなっている。これによって界面欠陥を低減している。しかしpoly−Siにこの技術を応用しようとすると酸化によるストレスが界面に発生し、デバイス特性を下げてしまう。高温処理が使えるプロセスでは、1000度近くのアニール処理によってこのストレスを緩和できるが、低温プロセスではこの様な高温のアニール処理が使えないため残留応力が界面に準位を発生させる結果となってしまう。
【0009】
【発明が解決しようとする課題】
そこで本発明は上述の諸課題を鑑み、レーザー結晶化poly−Siの前処理、後処理などにより表面を安定化させ、清浄な界面を形成することによって、高性能な薄膜トランジスタの製造方法を提供する事に有る。
【0018】
【課題を解決するための手段】
上記課題を解決する為に本発明の薄膜トランジスタの製造方法は、半導体薄膜にレーザービームを照射し結晶化することによって能動層を形成する薄膜トランジスタの製造方法において、始めに真空中で前記レーザービーム照射を行う工程と、前記レーザービーム照射をおこなった後、続けて酸素ラジカルに結晶化半導体膜をさらす工程と、前記酸素ラジカルに結晶化半導体膜をさらす工程の後、真空を維持したまま、連続的にゲート絶縁膜成膜をおこなう工程と、を有することを特徴とする。
【0019】
上記課題を解決する為に本発明は、前記薄膜トランジスタの製造方法において前記酸素ラジカル処理中の半導体膜温度は100℃〜400℃であることを特徴とする。
【0020】
上記課題を解決する為に本発明は、前記薄膜トランジスタの製造方法において前記酸素ラジカルはリモートプラズマによって発生させていることを特徴とする。ここでリモートプラズマとは、プラズマ発生源と半導体薄膜が異なる場所に位置していることを言う。すなわち、半導体薄膜がプラズマを発生させる電極間に位置している場合はこれに相当しない。
【0021】
上記課題を解決する為に本発明は、前記薄膜トランジスタの製造方法において前記リモートプラズマはヘリコン波プラズマまたは誘導結合型プラズマによって発生させていることを特徴とする。
【0022】
上記課題を解決する為に本発明は、前記薄膜トランジスタの製造方法において前記レーザー照射の前処理として、弗酸処理をおこなっていることを特徴とする。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態の一例を図面に基づいて詳述する。図1に工程を追うごとのpoly−Si TFTの構造を図示する。
【0025】
(1.半導体薄膜の形成)
本願発明の実施のためには通常、基板(101)の上に下地保護膜(102)を形成しその上に半導体薄膜(103)を形成するので、この一連の形成方法について説明する。
【0026】
図1(a)に示されるように、本発明を適応し得る基板(101)としては金属等の導電性物質、シリコン・カーバイト(SiC)やアルミナ(Al2 O3 )や窒化アルミニウム(AlN)等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコンウェーハー等の半導体物質、並びにそれを加工したLSI基板等が可能である。次に、図1(b)に示されるように、半導体膜は基板上に直接又は下地保護膜や下部電極等を介して堆積する。
【0027】
下地保護膜(102)としては酸化硅素膜(SiOX :0<x≦2)や窒化硅素膜(Si3 Nx :0<x≦4)等の絶縁性物質が挙げられる。TFTなどの薄膜半導体装置を通常のガラス基板上に作成する場合の様な半導体膜への不純物制御が重要である時、ガラス基板中に含まれているナトリウム(Na)等の可動イオンが半導体膜中に混入しない様に下地保護膜を形成した後に半導体膜を堆積する事が好ましい。同じ事情は各種セラミック材料を基板として用いる場合にも通ずる。下地保護膜はセラミック中に添加されている焼結助材原料などの不純物が半導体部に拡散及び混入するのを防止するのである。金属材料などの導電性材料を基板として用い、且つ半導体膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に当然下地保護膜は必要不可欠である。更に半導体基板やLSI素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜でもある。
【0028】
下地保護膜はまず基板を純水やアルコールなどの有機溶剤で洗浄した後、基板上に常圧化学気相堆積法(APCVD法)や低圧化学気相堆積法(LPCVD法)、プラズマ化学気相堆積法(PECVD法)等のCVD法或いはスパッター法等で形成する。 下地保護膜として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を250℃程度から450℃程度としてモノシラン(SiH4 )や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッター法では基板温度は室温から400℃程度である。下地保護膜の膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で100nm程度以上である。ロット間や基板間のばらつきを考慮すると200nm程度以上が好ましく、300nm程度あれば保護膜としての機能を十分に果たし得る。下地保護膜がIC素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常400nmから600nm程度の膜厚となる。絶縁膜が余りにも厚くなると絶縁膜にストレスに起因するクラックが生ずる。その為最大膜厚は2μm程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は1μm程度が上限である。
【0029】
次に図1(c)に示されるように、下地絶縁膜102上に半導体薄膜(103)を形成する。本発明が適用される半導体膜としてはシリコン(Si)やゲルマニウム(Ge)等の四族単体の半導体膜の他に、シリコン・ゲルマニウム(Six Ge1-x :0<x<1)やシリコン・カーバイド(Six C1-x :0<x<1)やゲルマニウム・カーバイド(Gex C1-x :0<x<1)等の四族元素複合体の半導体膜、ガリウム・ヒ素(GaAs)やインジウム・アンチモン(InSb)等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン(CdSe)等の二族元素と六族元素との複合体化合物半導体膜等がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ素(Six Gey Gaz Asz :x+y+z=1)と云った更なる複合化合物半導体膜やこれらの半導体膜にリン(P)、ヒ素(As)、アンチモン(Sb)などのドナー元素を添加したN型半導体膜、或いはホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等のアクセプター元素を添加したP型半導体膜に対しても本発明は適応可能である。これら半導体膜はAPCVD法やLPCVD法、PECVD法等のCVD法、或いはスパッター法等や蒸着法等のPVD法で形成する。半導体膜としてシリコン膜を用いる場合、LPCVD法では基板温度を400℃程度から700℃程度としてジシラン(Si2H6)などを原料として堆積し得る。PECVD法ではモノシラン(SiH4)などを原料として基板温度が100℃程度から500℃程度で堆積可能である。スパッター法を用いる時には基板温度は室温から400℃程度である。この様に堆積された半導体膜の初期状態(as−deposited状態)は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本願発明にあっては初期状態はいずれの状態であっても構わない。尚本願明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをTFTに用いる時には20nm程度から100nm程度が適している。
【0030】
(2.半導体薄膜のレーザー結晶化)
基板101上に下地絶縁膜102と半導体膜103を形成した後、図1(d)に示されるように、この半導体膜をレーザー照射によって結晶化する。通常、 LPCVD法、PECVD法等のCVD法で堆積させたシリコン膜表面は自然酸化膜で覆われていることが多い。従って、レーザー光を照射する前にこの自然酸化膜を除去する必要がある。このためには図1(d)に示されるように、弗酸溶液104に浸してウエットエッチングする方法や、フッ素ガスを含んだプラズマ中でのドライエッチング等がある。
【0031】
次に図1(e)に示されるように、半導体膜のついた基板をレーザー照射チャンバー(108)にセットする。レーザー照射チャンバーは一部分が石英の窓(106)によってできており、排気管109によりチャンバーを真空に排気した後この石英窓からレーザー光(107)を照射する。レーザー照射を行うことにより、半導体膜103はp−Si膜110に結晶成長させることができる。
【0032】
ここでレーザー光について説明する。レーザー光は半導体薄膜(103)表面で強く吸収され、その直下の絶縁膜(102)にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、YAGレーザー高調波等が好ましい。また、半導体薄膜を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド(XeCl)レーザー(波長308nm)やクリプトンフロライド(KrF)レーザー(波長248nm)等のエキシマ・レーザーが最も適している。 次にこれらのレーザー光の照射方法について図2にそって述べる。レーザーパルスの強度半値幅は10ns程度から500ns程度の極短時間である。レーザー照射は基板(200)を室温(25℃)程度から400℃程度の間とし、背景真空度が10-4Torr程度から10-9Torr程度の真空中にて行う。レーザー照射の一回の照射面積は対角5mm□程度から60mm□程度の正方形または長方形状である。レーザー照射の一回の照射で例えば8mm□の正方形面積が結晶化できるビームを用いた場合について説明する。1カ所に1発のレーザー照射(201)をおこなった後、基板とレーザーとの位置を相対的に水平方向にわずかにずらす(203)。この後再び1発のレーザー照射(202)をおこなう。このショットアンドスキャンを連続的に繰り返していく事によって大面積の基板にも対応できる。更に具体的には、各照射毎に照射領域を1%程度から99%程度ずらして行く(例えば50%:先の例では4mm)。最初に水平方向(X方向)に走査した後、次に垂直方向(Y方向)に適当量(204)ずらせて、再び水平方向に所定量(203)ずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は50mJ/cm2程度から600mJ/cm2程度の間が好ましい。第一回目のレーザー照射が終了した後、必要に応じて第二回目のレーザー照射を全面に施す。第二回目のレーザー照射を行う場合、そのエネルギー密度は一回目より高い値が好ましく、100mJ/cm2程度から1000mJ/cm2程度の間としても良い。走査方法は第一回目のレーザー照射と同じで正方形状の照射領域をY方向とX方向に適当量ずらせて走査する。更に必要に応じてエネルギー密度をより高くした第三回目或いは第四回目のレーザー照射を行う事も可能で有る。こうした多段階レーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能になる。多段階レーザー照射の各回目の照射に限らず通常の一段階照射でも、レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。これ以外にも図3に示すように、照射領域形状を幅100μm程度以上で長さが数10cm以上のライン状(301)とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なり(301と302の重なり)はビーム幅の5%程度から95%程度とする。ビーム幅が100μmでビーム毎の重なり量が90%で有れば、一回の照射毎にビームは10μm進むので同一点は10回のレーザー照射を受ける事となる。通常半導体膜を基板全体で均一に結晶化させるには少なくとも5回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は80%程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が10回程度から30回程度の照射が行われる様に重なり量を90%程度から97%程度へと調整するのが好ましい。
【0033】
(3.半導体薄膜の酸素ガスまたは酸素ラジカル中でのレーザー結晶化)
上記工程によって全面結晶化が終了した後、図1(f)に示されるように真空雰囲気であったレーザー結晶化チャンバー内に酸素ガスまたは酸素ラジカル(111)をガスバルブ(105)を経て導入する。ここで酸素ガスは例えばほぼ大気圧に等しい圧力までレーザー結晶化チャンバーに導入する。ただし、レーザー結晶化チャンバーは常に大気には触れないようにする。すなわち常に真空かまたは酸素ガス、酸素ラジカルの雰囲気にコントロールする。酸素ラジカルは、酸素プラズマや高温のフィラメント部分に酸素ガスを流す方法等によって発生させる。一般に酸素ラジカルは寿命が長いので、この様に外部で発生させた後配管を通してチャンバー内に導入しても十分に効果が得られる。この様にしてレーザー結晶化チャンバー内を酸素ガスまたは酸素ラジカル雰囲気とした状態で再びレーザー光を照射する。
【0034】
レーザー光の照射は、前に示したショットアンドスキャンの方法と全く同じ方法を用いる。ただし、酸素ガス、酸素ラジカル雰囲気中でのレーザー照射は結晶化ではなくp−Si表面やp−Si中の粒界等に存在する欠陥を酸素原子で安定化させることが目的なので、その照射エネルギーや照射回数には注意が必要である。このように酸素ガスまたは酸素ラジカル雰囲気中でレーザー照射することによってp−Si膜を極めて安定な状態にすることができる。
【0035】
(4.ゲート絶縁膜形成)
この後基板をレーザー結晶化チャンバーより取り出し、図1(g)に示されるようにp−Si膜のパターニングをおこないアイランド状のp−Si膜(112)を形成する。しかる後ゲート絶縁膜113を成膜する。ゲート絶縁膜の成膜方法としては、ECRプラズマCVD法、平行平板プラズマCVD法などがある。このようにMOS界面となるp−Siの表面を常に保護するようなプロセスを行うことによって、極めて良好な半導体−ゲート絶縁膜構造が完成するのである。
【0036】
(5.以降の工程)
引き続いて図1(h)に示されるように、ゲート電極114となる薄膜をPVD法或いはCVD法などで堆積する。この材質は電気抵抗が低く、350℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオンドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するためにこのゲート電極の膜厚がおよそ700nm程度必要になる。前記高融点金属の中で700nmもの膜厚で成膜しても膜ストレスによるクラックが生じない材料となると、タンタルが最もふさわしい。ゲート電極となる薄膜を堆積後パターニングを行い、引き続いて図1(i)に示されるように、半導体膜に不純物イオン注入を行ってソース・ドレイン領域115を形成する。この時ゲート電極がイオン注入のマスクと成っているので、チャンネルはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度0.1%程度から10%程度のホスフィン(PH3)やジボラン(B2H6)等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン(プロトンや水素分子イオン)を注入する。前述の如くMOS界面やゲート絶縁膜を安定に保つ為には、イオン・ドーピング法にしろイオン打ち込み法にしろイオン注入時の基板温度は350℃以下である事が好ましい。一方注入不純物の活性化を350℃以下の低温にて常に安定的に行うには(本願ではこれを低温活性化と称する)、イオン注入時の基板温度は200℃以上である事が望ましい。トランジスタのしきい値電圧を調整する為にチャンネル・ドープ行うとか、或いはLDD構造を作成すると云った様に低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板温度は250℃以上で有る事が必要となる。この様に基板温度が高い状態でイオン注入を行うと、半導体膜のイオン注入に伴う結晶壊破の際に再結晶化も同時に生じ、結果としてイオン注入部の非晶質化を防ぐ事が出来るのである。即ちイオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が350℃程度以下と低温で有っても注入イオンの活性化が可能に成る訳で有る。CMOS TFTを作成する時はポリイミド樹脂等の適当なマスク材を用いてNMOS又はPMOSの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
【0037】
ソース、ドレイン形成後、図1(j)に示されるように層間絶縁膜116を形成し、次に図1(k)に示されるように、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極117と配線をPVD法やCVD法などで形成して薄膜トランジスタが完成する。
【0038】
[実施例]
本発明の実施例を図4にそって説明する。本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、図4(a)のように、ここでは基板の一例として300mm×300mmの正方形状汎用無アルカリガラス401を用いる。図4(b)に示されるように、まず基板401上に絶縁性物質である下地保護膜402を形成する。ここでは基板温度を150゜CとしてECR−PECVD法にて200nm程度の膜厚を有する酸化硅素膜を堆積する。次に図4(c)に示されるように、後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜403を堆積する。半導体膜の厚みは50nm程度で有る。本例では高真空型LPCVD装置を用いて、原料ガスで有るジシラン(Si2 H6 )を200SCCM流し、425℃の堆積温度で非晶質シリコン膜403を堆積する。まず高真空型LPCVD装置の反応室を250℃とした状態で反応室の内部に複数枚(例えば17枚)の基板を表側を下向きとして配置する。こうした後にターボ分子ポンプの運転を開始する。ターボ分子ポンプが定常回転に達した後、反応室内の温度を約1時間掛けて250℃から425℃の堆積温度に迄上昇させる。昇温開始後の最初の10分間は反応室にガスを全く導入せず真空中で昇温を行ない、しかる後純度が99.9999%以上の窒素ガスを300SCCM流し続ける。この時の反応室内における平衡圧力は、3.0×10-3Torrで有る。堆積温度に到達した後、原料ガスであるジシラン(Si2 H6 )を200SCCM流すと共に、純度が99.9999%以上の希釈用ヘリウム(He)を1000SCCM流す。堆積開始直後の反応室内圧力は凡そ0.85Torrで有る。堆積の進行と共に反応室内の圧力は徐々に上昇し、堆積終了直前の圧力は凡そ1.25Torrと成る。斯様に堆積したシリコン膜403は基板の周辺部約7mmを除いた286mm角の領域内に於いて、その膜厚変動は±5%以内で有る。
【0039】
非晶質シリコン膜形成後、図4(d)に示されるように、これを弗酸溶液404に浸し、半導体膜403上の自然酸化膜をエッチングする。一般的にシリコン膜が露出した表面は非常に不安定で、シリコン薄膜を保持している雰囲気物質と容易に反応を起こす。従って、レーザー照射をおこなう前処理では単に自然酸化膜を除去するだけでなく、露出したシリコン膜表面を安定化させる必要がある。このためには、弗酸溶液による処理が望ましい。弗酸は純水との混合比が1:30になるようにする。この弗酸溶液中に約20から30秒浸した後、すぐに純水洗浄を10から20分おこなう。この後スピンナーで純水を取り除く。これによって、シリコン膜表面は水素原子でターミネートされた安定化表面になる。この工程を取らないと、レーザー照射時のシリコン膜表面の状態は全くコントロールされていないことになり、後に述べる雰囲気をコントロールしたレーザー照射の効果が得られなくなってしまう。従って、本願においてはこの弗酸洗浄のプロセスは必須になる。
【0040】
次に図4(e)に示されるように、レーザー光407の照射をおこなう。本例ではキセノン・クロライド(XeCl)のエキシマ・レーザー(波長:308nm)を照射する。レーザーパルスの強度半値幅(時間に対する半値幅)は45nsである。基板401を室温(25℃)でレーザー結晶化チャンバー408にセットした後、排気管405を介して真空排気をおこなう。基板401を加熱した状態で石英窓406を介してレーザー光407によりレーザー照射することでp−Si膜410の結晶性を向上することができるので、真空排気後基板温度を400℃まで上昇させる。一回のレーザー照射面積は8mm角の正方形状で、照射面でのエネルギー密度は160mJ/cm2 である。このレーザー光を90%ずつ重ねつつ(つまり照射するごとに0.8mmづつ)相対的にずらしながら照射を繰り返す(図2参照)。こうして一辺300mmの基板全体のアモルファスシリコンを結晶化する。同様な照射方法を用いて2回目のレーザー照射を行う。2回目のエネルギー密度は180mJ/cm2で有る。これをくり返し、3回目、4回目と約20mJ/cm2づつ照射エネルギー密度を上昇させながら最終的にはのエネルギー密度300mJ/cm2の照射をおこないレーザー照射を終了する。ここで300mJ/cm2の照射レーザーエネルギー密度を超えた高いエネルギーを照射すると、p−Siのグレインが微結晶化を起こすため、これ以上のエネルギー照射を避けた。
【0041】
次に図4(f)に示されるように、このレーザー結晶化チャンバー408に酸素ガスまたは酸素ラジカル411を導入する。本例では99.999%酸素ガスを約1気圧までガスバルブ405から導入した。この状態で、石英の窓406を通してエキシマレーザー照射をおこなう。レーザー照射は先の真空中のレーザー照射と同様にスキャニングで行う。このときビームの重ね率は90%とし、照射レーザーエネルギーは300mJ/cm2とした。真空中でレーザー照射をおこなうことによって、はじめにシリコン膜表面を覆っていた水素原子は脱離する。通常、シリコンと結合した水素は400℃前後または620℃前後の温度で脱離する。複数回のレーザー照射をおこなったp−Si膜は1000℃以上の温度になるため、その表面水素は完全に脱離している。従ってダングリングボンドを形成している表面シリコン原子は極めて活性な状態で真空中に存在していることになる。これをこのまま大気中に取り出してしまうと、大気中の炭素や水などと瞬時に結合してしまい、これが最終的にはp−Si TFTのMOS界面に残留する結果となってしまう。通常、レーザー結晶化後に弗酸等による処理を行うが、一旦不純物と結合してしまったシリコン表面は酸洗浄では変化しない。これを防ぐためにはレーザー結晶化に引き続いて酸素ガス雰囲気中でレーザー照射をすることが極めて有効であることがわかった。その他の種種のガスも試してみたが、酸素ガスが最も効果が大きい。これは酸素ガス中でレーザー照射することによって、極めて活性化したシリコン膜表面や結晶粒界等が酸素原子によって再び安定化されるためである。酸素により欠陥のターミネートを行うためには少なくとも複数回のレーザー照射が必要であることがわかった。また、照射するエネルギーが先に述べた微結晶化のエネルギー領域より弱いエネルギーである必要があることがわかったので、ここでは照射エネルギー密度は300mJ/cm2とした。このエネルギーでの照射が30回を越えるとp−Si表面の荒れが激しくなり、逆に表面の欠陥を増やしてしまう事がわかったので、酸素雰囲気中でのレーザー照射は1カ所に対して30回未満とするのが好ましい。
【0042】
また、酸素ガスや酸素ラジカル中でレーザー照射する代わりに単に酸素ラジカルをレーザー結晶化したp−Si膜に導入する方法も有効である。酸素ラジカルは寿命が長いので、外部のプラズマ源で発生させた物を配管でガスバルブ411を通して導入する。酸素ラジカル発生源としてはヘリカルアンテナと磁場を組み合わせたヘリコン波プラズマや、巻き数が少ないアンテナを用いた誘導結合型プラズマなどがある。これらのプラズマは放電電圧が低いので、酸素ラジカルの寿命が他の方式のプラズマ発生方法より長く、本発明の目的を達成するには最適のプラズマ発生源であることがわかった。また、低圧力で酸素ラジカルを発生できるのでラジカルを配管から供給しているにも関わらず基板内での表面安定化効果の均一性に極めて優れていることがわかった。また、酸素ラジカルでp−Si表面を安定化させる場合、基板温度は概ね100℃〜400℃が好ましいことがわかった。これにより比較的短時間での安定化が可能となった。
【0043】
次に図4(g)に示されるように、レーザー結晶化チャンバーを再び真空排気し、真空を保ったままで基板をゲート絶縁膜成膜チャンバーへと搬送する。ここでCVD法やPVD法などでゲート絶縁膜413を形成する。本例では平行平板型rf放電PECVD法で基板温度を350℃として平行平板電極419にrfを印加することにより、120nmの酸化硅素膜を堆積する。原料ガスとしてはTEOS(Si−(O−CH2−CH3)4)と酸素(O2)の混合ガス418をもちいた。一旦酸素で安定化させたp−Si表面はかなり安定で、図1に示すようにゲート絶縁膜成膜前にパターニングの工程をとっても良いが、更に清浄な界面を形成するために連続でゲート絶縁膜を成膜する事はその効果があることがわかった。
【0044】
引き続いて図4(i)に示されるように、ゲート電極414となる薄膜をPVD法或いはCVD法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られる為、この材質は電気抵抗が低く、350℃程度の熱工程に対して安定である事が望まれる。本例では膜厚が600nmのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は180℃であり、スパッタガスとして窒素ガスを6.7%含むアルゴンガスを用いる。斯様に形成したタンタル薄膜は結晶構造がα構造と成っており、その比抵抗は凡そ40μΩcmである。ゲート電極となる薄膜を堆積後パターニングを行い、引き続いて図4(j)に示されるように半導体膜に不純物イオン注入を行ってソース・ドレイン領域415及びチャンネル領域を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度0.1%程度から10%程度のホスフィン(PH3)やジボラン(B2H6)等の注入不純物元素の水素化物を用いる。本例ではNMOS形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度5%のホスフィン(PH3)を加速電圧100keVで注入する。PH3 +やH2 +イオンを含むの全イオン注入量量は1×1016cm-2である。
【0045】
次に図4(k)に示されるように、層間絶縁膜416をCVD法或いはPVD法で形成する。本例ではTEOS(Si−(O−CH2−CH3)4)と酸素(O2)、水(H2O)を原料気体とし、希釈気体としてアルゴンを用いて基板表面温度300℃で500nmの膜厚に成膜する。イオン注入と層間絶縁膜形成後、350℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層間絶縁膜の焼き締めを行う。この熱処理温度は注入イオンを確実に活性化する為にも250℃程度以上が好ましい。又層間絶縁膜を効能的に焼き締めるには300℃以上の温度が好ましい。通常ゲート絶縁膜と層間絶縁膜とではその膜品質が異なっている。その為に層間絶縁膜形成後二つの絶縁膜にコンタクトホールを開ける際、絶縁膜のエッチング速度が違っているのが普通である。斯様な条件下ではコンタクトホールの形状が下方程広い逆テーパー状に成ったり或いは庇が発生して仕舞い、その後電極形成した時に電気的な導通がうまく取れない所謂接触不良の原因となる。層間絶縁膜を効能的に焼き締めるとこうした接触不良の発生を最小限に止められるので有る。本例では露点が80℃の水蒸気を含んだ酸素雰囲気1気圧下にて300℃1時間の熱処理を施す。単純な熱処理に比べ、水蒸気を露点で35℃程度から100℃程度含んだ酸素含有気体(酸素濃度は25%程度から100%が好ましい)雰囲気下で圧力を0.5気圧程度から1.5気圧程度として100℃程度から400℃程度の温度で熱処理を30分程度から6時間程度行うと、酸化膜(下地保護膜、ゲート絶縁膜、層間絶縁膜等)の膜質改善が進み、高電圧や高電流下でも安定に動作する信頼性の高いトランジスタが得られる。層間絶縁膜形成後図4(l)に示されるように、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極417と配線をPVD法やCVD法などで形成して薄膜トランジスタが完成する。
【0046】
以上述べて来た様に本願発明に依れば、安価な汎用ガラス基板を用いようともレーザー結晶化後の膜表面の安定化を酸素を用いて行うことによって優れたMOS界面形成が実現可能となり、この技術を適応する事で高性能な薄膜トランジスタや太陽電池と云った薄膜半導体装置が製造されるので有る。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタの製造方法を示した工程断面図。
【図2】レーザー結晶化時のレーザービーム照射方法。
【図3】レーザー結晶化時のレーザービーム照射方法。
【図4】本発明の薄膜トランジスタの製造方法を示した工程断面図。
【符号の説明】
101...基板
102...下地絶縁膜
103...半導体膜
104...絶縁膜
106...石英窓
107...レーザー光
110...結晶化半導体膜
111...酸素ガスまたは酸素ラジカル
109...排気管
113...ゲート絶縁膜
114...ゲート電極
115...ソース、ドレイン領域
116...層間絶縁膜
117...ソース、ドレイン電極
Claims (5)
- 半導体薄膜にレーザービームを照射し結晶化することによって能動層を形成する薄膜トランジスタの製造方法において、
始めに真空中で前記レーザービーム照射を行う工程と、
前記レーザービーム照射をおこなった後、続けて酸素ラジカルに結晶化半導体膜をさらす工程と、
前記酸素ラジカルに結晶化半導体膜をさらす工程の後、真空を維持したまま、連続的にゲート絶縁膜成膜をおこなう工程と、を有することを特徴とする薄膜トランジスタの製造方法。 - 前記酸素ラジカル処理中の半導体膜温度は100℃〜400℃であることを特徴とする請求項1記載の薄膜トランジスタの製造方法。
- 前記酸素ラジカルはリモートプラズマによって発生させていることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記リモートプラズマはヘリコン波プラズマまたは誘導結合型プラズマによって発生させていることを特徴とする請求項3記載の薄膜トランジスタの製造方法。
- 前記レーザー照射の前処理として、弗酸処理をおこなっていることを特徴とする請求項1ないし4のいずれか一項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16147297A JP4200530B2 (ja) | 1997-06-18 | 1997-06-18 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16147297A JP4200530B2 (ja) | 1997-06-18 | 1997-06-18 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH118195A JPH118195A (ja) | 1999-01-12 |
JP4200530B2 true JP4200530B2 (ja) | 2008-12-24 |
Family
ID=15735750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16147297A Expired - Lifetime JP4200530B2 (ja) | 1997-06-18 | 1997-06-18 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4200530B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3546151B2 (ja) * | 1999-04-28 | 2004-07-21 | 長野計器株式会社 | 歪み検出素子及び歪み検出素子製造方法 |
JP3393469B2 (ja) | 1999-07-15 | 2003-04-07 | 日本電気株式会社 | 薄膜半導体素子の製造方法及び薄膜半導体形成装置 |
US6863733B1 (en) | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
WO2002025739A1 (fr) * | 2000-09-21 | 2002-03-28 | Matsushita Electric Industrial Co.,Ltd. | Transistor en mince couche ainsi qu'un afficheur a cristaux liquides et un afficheur electroluminescent contenant ce transistor |
-
1997
- 1997-06-18 JP JP16147297A patent/JP4200530B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH118195A (ja) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6455360B1 (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices | |
US6972433B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
US6673126B2 (en) | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device | |
US6905920B2 (en) | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature | |
JP4258476B2 (ja) | 薄膜半導体装置の製造方法 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
JP3911947B2 (ja) | 電界効果トランジスタの製造方法 | |
JP4123410B2 (ja) | 半導体素子の製造方法 | |
JP4547857B2 (ja) | トランジスタの製造方法 | |
JP2002237598A (ja) | 薄膜トランジスタの製造方法 | |
JP2001053278A (ja) | 薄膜トランジスタおよびこれを用いた表示装置の製造方法 | |
JPH10200118A (ja) | 薄膜トランジスタの製造方法 | |
JP2001060690A (ja) | 薄膜トランジスタの製造方法 | |
JP4337555B2 (ja) | 半導体装置の製造方法 | |
JP2002237600A (ja) | 薄膜トランジスタの製造方法 | |
JP2005167280A (ja) | 半導体装置、アクティブマトリクス基板、及び電子機器 | |
JP3684909B2 (ja) | 薄膜トランジスタ作成方法 | |
JP2004349581A (ja) | 薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP2002237599A (ja) | 薄膜トランジスタの製造方法 | |
JP2005197576A (ja) | 薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP2004273629A (ja) | 薄膜トランジスタの製造方法、電気光学装置および電子機器 | |
JP2001053277A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |