JP2002237599A

JP2002237599A - 薄膜トランジスタの製造方法

Info

Publication number: JP2002237599A
Application number: JP2001032516A
Authority: JP
Inventors: Seiichiro Azuma; 清一郎東
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-02-08
Filing date: 2001-02-08
Publication date: 2002-08-23

Abstract

(57)【要約】【課題】低いプロセス温度で高品質のＭＯＳ界面とバ
ルク絶縁特性を得る。【解決手段】レーザー結晶化を行った後、ゲート絶縁
膜を連続形成し、しかる後に水素プラズマ処理または酸
素プラズマ処理を行うことによりｐｏｌｙ−Ｓｉ膜中の
捕獲準位を不活性化させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は単結晶半導体基板上
に形成される薄膜トランジスタ、絶縁体上に形成される
薄膜トランジスタおよびこれにより形成したロジック回
路、メモリ回路、液晶表示装置および有機ＥＬ表示装置
の表示画素または表示装置駆動回路の構成素子として利
用される薄膜トランジスタの製造方法に関するものであ
る。

【０００２】

【従来の技術】多結晶シリコン等の半導体膜は薄膜トラ
ンジスタ（以下本願明細書中ではＴＦＴと称する）や太
陽電池に広く利用されている。とりわけ多結晶シリコン
（ｐｏｌｙ−Ｓｉ）ＴＦＴは高移動度化が可能でありな
がらガラス基板のように透明で絶縁性の基板上に作成で
きるという特徴を生かして、液晶表示装置（ＬＣＤ）や
液晶プロジェクターなどの光変調素子あるいは液晶駆動
用内蔵ドライバーの構成素子として広く用いられ、新し
い市場の創出に成功している。

【０００３】ガラス基板上に高性能なＴＦＴを作成する
方法としては高温プロセスと呼ばれる製造方法がすでに
実用化されている。ＴＦＴの製造方法として工程最高温
度が１０００℃程度の高温を用いるプロセスを一般的に
高温プロセスと呼んでいる。高温プロセスの特徴は、シ
リコンの固相成長により比較的良質のｐｏｌｙ−Ｓｉを
作成する事ができることと、熱酸化により良質のゲート
絶縁膜（一般的に二酸化珪素）および清浄なｐｏｌｙ−
Ｓｉとゲート絶縁膜の界面を形成できることである。高
温プロセスではこれらの特徴により、高移動度でしかも
信頼性の高い高性能ＴＦＴを安定的に製造することがで
きる。しかし、高温プロセスを用いるためにはＴＦＴを
作成する基板が１０００℃以上の高温の熱工程に耐え得
る必要がある。この条件を満たす透明な基板は現在のと
ころ石英ガラスしかない。このため昨今のｐｏｌｙ−Ｓ
ｉＴＦＴは総て高価で小さい石英ガラス基板上に作成さ
れており、コストの問題上大型化には向かないとされて
いる。また、固相成長法では十数時間という長時間の熱
処理が必要であり、生産性が極めて低いとの課題があ
る。また、この方法では基板全体が長時間加熱されてい
る事に起因して基板の熱変形が大きな問題と化し実質的
に安価な大型ガラス基板を使用し得ないとの課題が生じ
ており、これもまた低コスト化の妨げとなっている。

【０００４】一方、高温プロセスが持つ上記欠点を解消
し、尚且つ高移動度のｐｏｌｙ−ＳｉＴＦＴを実現しよ
うとしているのが低温プロセスと呼ばれる技術である。
比較的安価な耐熱性ガラス基板を使うために、工程最高
温度としておおむね６００℃以下のｐｏｌｙ−ＳｉＴＦ
Ｔ製造プロセスを一般に低温プロセスと呼ぶ。低温プロ
セスでは発振時間が極短時間のパルスレーザーを用いて
シリコン膜の結晶化をおこなうレーザー結晶化技術が広
く使われている。レーザー結晶化とは、基板上のシリコ
ン薄膜に高出力のパルスレーザー光を照射することによ
って瞬時に溶融させ、これが凝固する過程で結晶化する
性質を利用する技術である。最近ではガラス基板上のア
モルファスシリコン膜にエキシマレーザービームを繰り
返し照射しながらスキャンすることによって大面積のｐ
ｏｌｙ−Ｓｉ膜を作成する技術が広く使われるようにな
った。また、ゲート絶縁膜としてはプラズマＣＶＤをも
ちいた成膜方法により二酸化珪素（ＳｉＯ_２）膜が大面
積基板上に成膜可能となった。これらの技術によって、
現在では一辺が数十センチほどもある大型のガラス基板
上にｐｏｌｙ−ＳｉＴＦＴが作成可能となっている。

【０００５】しかし、この低温プロセスで問題となるの
は能動層となる半導体層（ｐｏｌｙ−Ｓｉ膜）内部およ
び半導体層表面とゲート絶縁膜の界面（以下ＭＯＳ界
面）に高い密度の捕獲準位が発生し、これがＴＦＴの移
動度の低下、閾値電圧の増大を招くことである。なお且
つ、これら移動度、閾値の値が素子間、基板間およびロ
ット間でバラつくという深刻な問題がある。ＴＦＴの場
合、ゲート電極に電圧を印加するとＭＯＳキャパシタ容
量によって決まるキャリアが半導体層側に誘起される。
しかし半導体層側、すなわちｐｏｌｙ−Ｓｉ層およびＭ
ＯＳ界面に捕獲準位があると、誘起されたキャリアがこ
れら捕獲準位に捕獲され伝導に寄与できない。結果とし
て、より高いゲート電圧を印加し、捕獲準位密度よりも
多くのキャリアを誘起してやらないとドレイン電流が得
られないことになる。これがＴＦＴの閾値電圧を高くし
ている原因である。現状では上記捕獲準位を積極的に制
御する有効な手段がないため、ＴＦＴの移動度が低い、
閾値電圧が高い、ＴＦＴ特性のバラツキが大きいという
結果を招き、これが現在の製造プロセスでの最大の問題
となっている。現状として低温ｐｏｌｙ−ＳｉＴＦＴの
閾値電圧はおおむね３〜４Ｖ程度である。閾値電圧を例
えば１Ｖ程度に下げることができればＴＦＴで作製した
回路の駆動電圧を現在の３分の１以下に下げることがで
きる。回路の消費電力は駆動電圧の２乗に比例するの
で、駆動電圧を３分の１以下に下げることができれば消
費電力を１０分の１ちかくに飛躍的に下げることが可能
となるのである。こうすることによって、例えば携帯情
報機器向けのディスプレイに適した超低消費電力の液晶
ディスプレイが実現できるのである。

【０００６】以下に、捕獲準位に関してより詳細に述べ
る。単結晶シリコンを能動層として用いた場合、結晶中
の捕獲準位密度は１０^１５（ｃｍ^−３）以下という極め
て低い値となるが、レーザー結晶化により形成したｐｏ
ｌｙ−Ｓｉ膜の場合、膜中には１０^１７〜１０^１８（ｃ
ｍ^−３）の高い密度で捕獲準位が存在する。ｐｏｌｙ−
Ｓｉ膜の場合、半導体層内に結晶粒界や結晶欠陥をはじ
めとする構造的乱れが多く存在し、これらが半導体のバ
ンドギャップ中に準位を形成するため、これが捕獲準位
として働くのである。この問題を解決する方法として
は、ｐｏｌｙ−Ｓｉ膜を水素プラズマ処理する技術が広
く知られている。水素プラズマにより発生された活性な
水素原子、イオンやラジカルは原子半径が小さいという
特徴のためｐｏｌｙ−Ｓｉ膜中に短時間で拡散し、捕獲
準位の原因であるダングリングボンドと容易に結合す
る。これによりダングリングボンドは極短時間の処理で
も電気的に不活性化し、実効的に捕獲準位密度を低減す
ることが可能である。しかし、水素プラズマ処理は捕獲
準位を不活性化すると同時に、シリコンの結合を切断し
ダングリングボンド（すなわち捕獲準位）を発生すると
いう性質を持っていることがわかった。実験では、基板
温度２５０℃において２００秒以上の水素プラズマ処理
を行うと、捕獲準位の低減よりも捕獲準位の発生が優位
になり、結果的にｐｏｌｙ−Ｓｉ膜中の捕獲準位の総量
が増加するという結果が得られた。このように、水素プ
ラズマ処理をｐｏｌｙ−Ｓｉ膜に直接行う場合、あまり
長時間行うと逆に捕獲準位密度が増加してしまう結果と
なるのである。このことは、水素プラズマ処理ではｐｏ
ｌｙ−Ｓｉ膜中の捕獲準位を完全に低減することができ
ないということを意味し、これが水素プラズマによりｐ
ｏｌｙ−Ｓｉ膜中の捕獲準位を終端するプロセスの問題
点である。

【０００７】一方、酸素プラズマ処理によっても、ｐｏ
ｌｙ−Ｓｉ膜中の捕獲準位を電気的に不活性化させるこ
とが可能である。図７にリンを７．４×１０^１７（ｃｍ
^−３）ドープしたアモルファスシリコン膜をレーザー結
晶化した後水素プラズマ処理または酸素プラズマ処理を
施したｐｏｌｙ−Ｓｉ膜の電気伝導率を示す。ｐｏｌｙ
−Ｓｉ膜中の捕獲準位がプラズマ処理によって低減さ
れ、電気伝導率がプラズマ処理前に比較して劇的に上昇
していることがわかる。更に酸素プラズマ処理では水素
プラズマ処理のように欠陥を発生する性質がないため、
水素プラズマ処理より捕獲準位を低くすることができ、
結果としてより高い電気伝導率を持つｐｏｌｙ−Ｓｉ膜
が得られている（図７）。加えて、酸素により終端され
た捕獲準位は水素により終端された捕獲準位より熱的に
安定である。これはＳｉ−Ｏ結合エネルギーがＳｉ−Ｈ
結合エネルギーよりたかく、一旦結合が形成されると容
易には切れないということを意味する。この性質はデバ
イスの信頼性としてきわめて重要である。すなわち、ピ
ンチオフ領域でＴＦＴを駆動する場合、ドレイン近傍で
大量のホットキャリアが発生し、これがプラズマ処理に
より終端されていた捕獲準位を再び発生させるという問
題がある。特にシリコンと結合した水素は４００℃程度
の温度で脱離してしまうため、ホットキャリアにより容
易に脱離し、捕獲準位が発生するのでデバイス特性の劣
化を招く。一方、酸素により終端されたＳｉ−Ｏ結合は
容易には切れないためホットキャリア耐性に優れてお
り、結果的にＴＦＴの信頼性を高めるという特徴を持
つ。

【０００８】以上のように酸素プラズマ処理には多くの
長所がある反面、ｐｏｌｙ−Ｓｉ膜に直接同処理を行う
と表面に高い界面準位をもった酸化膜を形成してしまう
という欠点を有する。すなわち、酸素プラズマ処理によ
ってｐｏｌｙ−Ｓｉ膜の表面が酸化されるのであるが、
４００℃以下の低温酸化ではしばしば１０^１２ｃｍ⁻ ^２
ｅＶ^−１程度の高い界面準位が発生するのである。よっ
て、レーザー結晶化後に酸素プラズマ処理を行った場
合、次にこの酸化膜を一旦エッチングし、しかる後にゲ
ート絶縁膜を形成するというプロセスフローが必須とな
ってしまうのである。

【０００９】

【発明が解決しようとする課題】そこで本発明は上述の
諸課題を鑑み、低温プロセスで形成した半導体層および
ＭＯＳ界面の捕獲準位を低減せしめ、ｐｏｌｙ−ＳｉＴ
ＦＴおよび回路の特性向上を実現する薄膜トランジスタ
の製造方法であり、なお且つ製造コストを極めて低くす
ることを可能とする製造方法を与えるものである。

【００１０】

【課題を解決するための手段】上記課題を解決する為に
請求項１記載の発明は、基板上の半導体層に光照射をお
こない半導体層の結晶化をおこなう第一の工程、該半導
体層上にゲート絶縁膜を形成する第二の工程、該半導体
層およびゲート絶縁膜層にプラズマ処理を施す第三の工
程を有することを特徴とする。ここで結晶化とは、光照
射をおこなう前の半導体層が非晶質、結晶質のいずれの
状態にあるかにかかわらず、光照射により誘起される構
造変化により結晶を形成することを指す。

【００１１】上記課題を解決する為に請求項２記載の発
明は請求項１記載の薄膜トランジスタの製造方法におい
て、前記第一および第二の工程は真空中連続でおこなう
ことを特徴とする。

【００１２】上記課題を解決する為に請求項３記載の発
明は請求項１又は２記載の薄膜トランジスタの製造方法
において、前記第二の工程の基板温度は前記第一の工程
の基板温度と同一、もしくは低い温度であることを特徴
とする。

【００１３】上記課題を解決する為に請求項４記載の発
明は請求項１乃至３のいずれかに記載の薄膜トランジス
タの製造方法において、前記第二の工程の基板温度は１
００℃以下であることを特徴とする。

【００１４】上記課題を解決する為に請求項５記載の発
明は、請求項１乃至４のいずれかに記載の薄膜トランジ
スタの製造方法において、前記第二の工程にて形成する
ゲート絶縁膜の膜厚は５０ｎｍ以下であることを特徴と
する。

【００１５】上記課題を解決する為に請求項６記載の発
明は、請求項１乃至５のいずれかに記載の薄膜トランジ
スタの製造方法において、前記第三の工程は水素プラズ
マをもちいておこなうことを特徴とする。

【００１６】上記課題を解決する為に請求項７記載の薄
膜トランジスタの製造方法は、請求項１乃至５のいずれ
かに記載の薄膜トランジスタの製造方法において、前記
第三の工程は酸素プラズマを用いておこなうことを特徴
とする。

【００１７】上記課題を解決する為に請求項８記載の薄
膜トランジスタの製造方法は請求項１乃至７記載のいず
れかに薄膜トランジスタの製造方法において、前記第三
の工程は基板温度２００℃以上でおこなうことを特徴と
する。

【００１８】上記課題を解決する為に請求項９記載の発
明は請求項１乃至５のいずれかに記載の薄膜トランジス
タの製造方法において、前記第三の工程は奇ガスで希釈
した酸素ガスを用いておこなうことを特徴とする。

【００１９】上記課題を解決する為に請求項１０記載の
薄膜トランジスタの製造方法は請求項１乃至９記載のい
ずれかに薄膜トランジスタの製造方法において、前記第
三の工程はマイクロ波励起酸素プラズマを用いておこな
うことを特徴とする。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づいて詳述する。図１に工程を追うごとのｐ
ｏｌｙ−ＳｉＴＦＴの構造を図示する。

【００２１】（１．半導体薄膜の形成）本願発明の実施
のためには通常、基板（１０１）の上に下地保護膜（１
０２）を形成しその上に半導体薄膜（１０３）を形成す
るので、この一連の形成方法について説明する。

【００２２】本発明を適応し得る基板（１０１）として
は金属等の導電性物質、シリコン・カーバイト（Ｓｉ
Ｃ）やアルミナ（Ａｌ_２Ｏ_３）や窒化アルミニウム（Ａ
ｌＮ）等のセラミック材料、溶融石英やガラス等の透明
または非透明絶縁性物質、シリコンウェーハー等の半導
体物質、並びにそれを加工したＬＳＩ基板等が可能であ
る。半導体膜は基板上に直接又は下地保護膜や下部電極
等を介して堆積する。またシリコンウェーハーなどの単
結晶基板はこれをそのまま能動層となる半導体層（１０
３）として使用する。

【００２３】下地保護膜（１０２）としては酸化硅素膜
（ＳｉＯ_Ｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ_３Ｎ_ｘ：
０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなど
の薄膜半導体装置を通常のガラス基板上に作成する場合
の様な半導体膜への不純物制御が重要である時、ガラス
基板中に含まれているナトリウム（Ｎａ）等の可動イオ
ンが半導体膜中に混入しない様に下地保護膜を形成した
後に半導体膜を堆積する事が好ましい。同じ事情は各種
セラミック材料を基板として用いる場合にも通ずる。下
地保護膜はセラミック中に添加されている焼結助材原料
などの不純物が半導体部に拡散及び混入するのを防止す
るのである。金属材料などの導電性材料を基板として用
い、且つ半導体膜が金属基板と電気的に絶縁されていな
ければならない場合には、絶縁性を確保する為に当然下
地保護膜は必要不可欠である。更に半導体基板やＬＳＩ
素子上に半導体膜を形成する時にはトランジスタ間や配
線間の層間絶縁膜が同時に下地保護膜でもある。

【００２４】下地保護膜はまず基板を純水やアルコール
などの有機溶剤で洗浄した後、基板上に常圧化学気相堆
積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶ
Ｄ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等の
ＣＶＤ法或いはスパッター法等で形成する。下地保護膜
として酸化硅素膜を用いる場合、常圧化学気相堆積法で
は基板温度を２５０℃程度から４５０℃程度としてモノ
シラン（ＳｉＨ_４）や酸素を原料として堆積し得る。プ
ラズマ化学気相堆積法やスパッター法では基板温度は室
温から４００℃程度である。下地保護膜の膜厚は基板か
らの不純物元素の拡散と混入を防ぐのに十分な厚さが必
要で、その値は最小で１００ｎｍ程度以上である。ロッ
ト間や基板間のばらつきを考慮すると２００ｎｍ程度以
上が好ましく、３００ｎｍ程度あれば保護膜としての機
能を十分に果たし得る。下地保護膜がＩＣ素子間やこれ
らを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４
００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余
りにも厚くなると絶縁膜のストレスに起因するクラック
が生ずる。その為最大膜厚は２μｍ程度が好ましい。生
産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度
が上限である。

【００２５】次に半導体薄膜（１０３）について説明す
る。本発明が適用される半導体膜としてはシリコン（Ｓ
ｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の
他に、シリコン・ゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ：０
＜ｘ＜１）やシリコン・カーバイド（Ｓｉ_ｘＣ_１−ｘ：
０＜ｘ＜１）やゲルマニウム・カーバイド（Ｇｅ_ｘＣ
_１−ｘ：０＜ｘ＜１）等の四族元素複合体の半導体膜、
ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン
（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物
半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の
二族元素と六族元素との複合体化合物半導体膜等があ
る。或いはシリコン・ゲルマニウム・ガリウム・ヒ素
（Ｓｉ_ｘＧｅ_ｙＧａ_ｚＡｓ_ｚ：ｘ＋ｙ＋ｚ＝１）と云っ
た更なる複合化合物半導体膜やこれらの半導体膜にリン
（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナ
ー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム
（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜
に対しても本発明は適応可能である。これら半導体膜は
ＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ
法、或いはスパッター法等や蒸着法等のＰＶＤ法で形成
する。半導体膜としてシリコン膜を用いる場合、ＬＰＣ
ＶＤ法では基板温度を４００℃程度から７００℃程度と
してジシラン（Ｓｉ _２Ｈ_６）などを原料として堆積し得
る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ_４）などを原
料として基板温度が１００℃程度から５００℃程度で堆
積可能である。スパッター法を用いる時には基板温度は
室温から４００℃程度である。この様に堆積された半導
体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非
晶質や混晶質、微結晶質、或いは多結晶質等様々な状態
があるが、本願発明にあっては初期状態はいずれの状態
であっても構わない。尚本願明細書中では非晶質の結晶
化のみならず、多結晶質や微結晶質の再結晶化をも含め
て総て結晶化と呼ぶ。半導体膜の膜厚はそれをＴＦＴに
用いる時には２０ｎｍ程度から１００ｎｍ程度が適して
いる。

【００２６】（２．半導体薄膜のレーザー結晶化）基板
上に下地絶縁膜と半導体膜を形成した後、この半導体膜
をレーザー照射によって結晶化する。通常、ＬＰＣＶＤ
法、ＰＥＣＶＤ法等のＣＶＤ法で堆積させたシリコン膜
表面は自然酸化膜で覆われていることが多い。従って、
レーザー光を照射する前にこの自然酸化膜を除去する必
要がある。このためには弗酸溶液に浸してウエットエッ
チングする方法や、フッ素を含んだプラズマ中でのドラ
イエッチング等がある。

【００２７】次に半導体膜のついた基板をレーザー照射
チャンバーにセットする。レーザー照射チャンバーは一
部分が石英の窓によってできており、チャンバーを真空
に排気した後この石英窓からレーザー光を照射する。

【００２８】ここでレーザー光について説明する。レー
ザー光は半導体薄膜（１０３）表面で強く吸収され、そ
の直下の絶縁膜（１０２）や基板（１０１）にはほとん
ど吸収されないことが望まれる。従ってこのレーザー光
としては紫外域またはその近傍の波長を持つエキシマレ
ーザー、アルゴンイオンレーザー、ＹＡＧレーザー高調
波等が好ましい。また、半導体薄膜を高温に加熱すると
同時に基板へのダメージを防ぐためには大出力でしかも
極短時間のパルス発振であることが必要となる。従っ
て、上記レーザー光の中でも特にキセノン・クロライド
（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やクリプトン
フロライド（ＫｒＦ）レーザー（波長２４８ｎｍ）等の
エキシマレーザーが最も適している。次にこれらのレ
ーザー光の照射方法について図２にそって述べる。レー
ザーパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ
程度の極短時間である。レーザー照射は基板（２００）
を室温（２５℃）程度から４００℃程度の間とし、背景
真空度が１０^−４Ｔｏｒｒ程度から１０^−９Ｔｏｒｒ程
度の真空中にて行う。レーザー照射の一回の照射面積は
対角５ｍｍ□程度から６０ｍｍ□程度の正方形または長
方形状である。レーザー照射の一回の照射で例えば８ｍ
ｍ□の正方形面積が結晶化できるビームを用いた場合に
ついて説明する。１カ所に１発のレーザー照射（２０
１）をおこなった後、基板とレーザーとの位置を相対的
に水平方向にわずかにずらす（２０３）。この後再び１
発のレーザー照射（２０２）をおこなう。このショット
アンドスキャンを連続的に繰り返していく事によって大
面積の基板にも対応できる。更に具体的には、各照射毎
に照射領域を１％程度から９９％程度ずらして行く（例
えば５０％：先の例では４ｍｍ）。最初に水平方向（Ｘ
方向）に走査した後、次に垂直方向（Ｙ方向）に適当量
（２０４）ずらせて、再び水平方向に所定量（２０３）
ずつずらせて走査し、以後この走査を繰り返して基板全
面に第一回目のレーザー照射を行う。この第一回目のレ
ーザー照射エネルギー密度は５０ｍＪ／ｃｍ^２程度から
６００ｍＪ／ｃｍ^２程度の間が好ましい。第一回目のレ
ーザー照射が終了した後、必要に応じて第二回目のレー
ザー照射を全面に施す。第二回目のレーザー照射を行う
場合、そのエネルギー密度は一回目より高い値が好まし
く、１００ｍＪ／ｃｍ^２程度から１０００ｍＪ／ｃｍ^２
程度の間としても良い。走査方法は第一回目のレーザー
照射と同じで正方形状の照射領域をＹ方向とＸ方向に適
当量ずらせて走査する。更に必要に応じてエネルギー密
度をより高くした第三回目或いは第四回目のレーザー照
射を行う事も可能で有る。こうした多段階レーザー照射
法を用いるとレーザー照射領域端部に起因するばらつき
を完全に消失させる事が可能になる。多段階レーザー照
射の各回目の照射に限らず通常の一段階照射でも、レー
ザー照射は総て半導体膜に損傷が入らぬエネルギー密度
で行う。これ以外にも図３に示すように、照射領域形状
を幅１００μｍ程度以上で長さが数１０ｃｍ以上のライ
ン状（３０１）とし、このライン状レーザー光を走査し
て結晶化を進めても良い。この場合各照射毎のビームの
幅方向の重なりはビーム幅の５％程度から９５％程度と
する。ビーム幅が１００μｍでビーム毎の重なり量が９
０％で有れば、一回の照射毎にビームは１０μｍ進むの
で同一点は１０回のレーザー照射を受ける事となる。通
常半導体膜を基板全体で均一に結晶化させるには少なく
とも５回程度以上のレーザー照射が望まれるので、照射
毎のビームの重なり量は８０％程度以上が求められる。
高い結晶性の多結晶膜を確実に得るには同一点が１０回
程度から３０回程度の照射が行われる様に重なり量を９
０％程度から９７％程度へと調整するのが好ましい。ラ
インビームを用いることによって１方向のスキャニング
で広い面積の結晶化ができるので、前述の正方形ビーム
に比べてスループットを高められるというメリットがえ
られる。

【００２９】ここでレーザー結晶化工程での基板加熱に
ついて説明する。先に述べたようにレーザー照射により
半導体薄膜は溶融・結晶化するので、シリコン膜の温度
は１４００℃以上に上昇し、その後基板への熱拡散によ
り１０^１０（Ｋ／ｓ）程度のレートで急冷される。すな
わち、レーザーを照射してからせいぜい１００ｎｓで溶
融および結晶成長が完了するのである。これから容易に
推察できるように、結晶粒界の形成時間が極端に短時間
であるためシリコン原子同士が良好な結合を形成でき
ず、結晶粒界ではダングリングボンドが大量に発生する
という結果になる。これらダングリングボンドが捕獲準
位を形成する。結果として、レーザー結晶化のような高
速の結晶成長では結晶粒界に１０^１８（ｃｍ^−３）以上
の捕獲準位が発生する。この高い捕獲準位密度は４００
℃程度の基板加熱をおこなってもほとんど低減されな
い。これは、結晶粒界形成時間は基板加熱程度では変わ
らないからである。このように、レーザー結晶化過程の
制御に関して基板加熱はほとんど必要ないのである。言
い換えると、レーザー結晶か過程での基板温度には特に
制限がないといえる。

【００３０】ＴＦＴの特性を向上させる、あるいはバラ
ツキを低減させるためには、むしろレーザー結晶化過程
に引き続く工程を真空中連続でおこなうことが重要であ
る。これは真空中でプロセスをおこなうことが捕獲準位
の制御に圧倒的に有利だからである。特にバラツキ制御
に重要なレーザー結晶化およびゲート絶縁膜形成は少な
くとも真空中連続プロセスでおこなうことが望まれる。
連続プロセスをおこなう場合、それらのプロセス間で基
板温度が一定若しくは後の工程ほど基板温度が低くなる
ことが極めて重要である。なぜならば、真空中で基板の
温度を上げたり下げたりすることは工程のスループット
を極端に低下させることになるからである。この観点に
立って考えると、真空中連続プロセスを前提とした場合
レーザー結晶化をおこなう場合の基板温度は他の温度に
左右されやすいプロセスに合わせることが有効である。
後述するが、特にゲート絶縁膜形成プロセスにより形成
されるＭＯＳ界面の界面準位密度が基板温度により強く
影響されるためレーザー結晶化はゲート絶縁膜形成プロ
セスの温度を基準としてこれと同等あるいは高い温度に
合わせるのがよい。具体的には１５０℃程度が望まし
い。

【００３１】（３．ゲート絶縁膜形成）ｐｏｌｙ−Ｓｉ
膜形成と同時に重要なプロセスは高品質なＭＯＳ界面を
形成する工程である。ｐｏｌｙ−Ｓｉ表面に存在するシ
リコン原子にうまく酸素原子を結合させて界面順位密度
を低減させる必要がある。シリコン膜表面にはおよそ１
０^１５（ｃｍ^−２）の結合手が存在するので、これらの
ほとんどがＳｉＯ２と清浄な化学結合を形成することが
重要となる。ＴＦＴのトランジスタ特性を良好なものに
するには、界面順位密度を１０^１０（ｃｍ^−２）程度に
抑える必要がある。すなわち、１０万個のシリコン結合
手に対して１個程度の欠陥しか許容されず、あとの結合
手は酸素原子と秩序正しく結合をしていなければならな
いという大変厳しいものである。従来のプラズマＣＶＤ
プロセスにおいて、この界面順位密度はせいぜい１０
^１２（ｃｍ^−２ｅＶ^−１）程度にしか制御することがで
きなかった。本発明が開示する技術は、半導体層上にゲ
ート絶縁膜を形成する工程は基板温度を２００℃以下で
おこなうことが特徴である。同時に、ＭＯＳ界面形成で
は絶対的に基板温度が重要であるため、これより前の真
空中連続プロセス、すなわちレーザー結晶化基板温度を
ゲート絶縁膜形成プロセスの基板温度と同一若しくは高
く設定することが特徴である。

【００３２】プラズマＣＶＤはプラズマ中の活性酸素ラ
ジカルによってＳｉＨ_４ガスが分解され、気相でＳｉＯ
_２が形成されこれが基板上に堆積するものである。この
ような反応性にとんだ雰囲気下で堆積されたＳｉＯ_２は
半導体表面でシリコンと化学結合を形成し良好な界面を
作りうる。しかしながら、成膜雰囲気中に存在する酸素
の活性種によりＳｉＯ_２の堆積と同時に半導体表面の酸
化が進行するのである。ここで酸化というのは原子層１
層レベル以下での現象である。シリコンは酸化されると
体積が１．５倍に増加するため、酸化されたＳｉ−Ｓｉ
Ｏ_２結合には局所的な応力発生がともなう。

【００３３】これが界面順位の主たる原因である。よっ
て、ＳｉＯ_２の堆積により良好なＳｉ−ＳｉＯ_２結合が
形成される割合に対して、酸化によって形成されたＳｉ
−ＳｉＯ_２結合の割合が増加すると結果的に高い界面順
位を有するＭＯＳ界面が形成されるのである。定量的に
説明すると、界面に存在するシリコン結合手およそ１０
^１５（ｃｍ^−２）のうちほとんどがＳｉＯ_２の堆積によ
り良好な結合を形成する。しかしこのうちの１０
^１０（ｃｍ^−２）以上のＳｉ−Ｏ結合がシリコンの酸化
によって形成されると、これがそっくり界面準位となる
のである。すなわち、ここで議論しているのは１０^５分
の１の確率、すなわち１０万個に１個のＳｉ−Ｏ結合で
も酸化が起こると無視できない程度の界面準位を発生す
るということである。このような界面形成機構は当然の
事ながら成膜初期段階で起こる。すなわち、半導体上に
ＳｉＯ_２が堆積開始すると同時に、前記酸化過程が起こ
っているのである。本発明はこの界面形成機構を開示す
ると同時に、先に述べた酸化によって形成される界面順
位密度の活性化エネルギーが極めて大きいことを開示す
るものである。言い換えると、基板温度によって界面準
位密度を制御できるということである。図４は絶縁膜形
成時の基板温度と界面順位密度：Ｄｉｔ（ｃｍ^−２ｅＶ
^−１）の水雰囲気中での熱アニール時間依存性の実験結
果を示すものである。この結果からわかるように、水雰
囲気中熱アニールで相当量の界面順位が低減できるのだ
が、この処理は一旦酸化された結合を修復することはで
きない。ところが、成膜時の基板温度を低くすることに
よってシリコン表面においておこる酸化の確率を劇的に
低減することができるのである。これは界面で起こる酸
化が基板温度に強く依存する、すなわち基板温度が高い
ほど酸化が起こりやすいということを示している。同グ
ラフからわかるように、基板温度を１００℃以下にする
ことによって界面順位密度を１×１０^１１（ｃｍ^−２ｅ
Ｖ^−１）程度に低減できる。また基板温度を１００℃程
度にしておけば、プラズマＣＶＤの反応副生成物である
ＯＨ結合が絶縁膜中で発生するのを低減することができ
るためフラットバンド電圧のシフトや絶縁膜の信頼性を
確保することができるので実用上良好な条件を与える。
基板温度を１００℃に統一した条件下でレーザー結晶
化、ゲート絶縁膜形成を真空中連続プロセスでおこなう
のがきわめて有効である。また、基板加熱をしない条件
下で成膜をおこなってもよい。これは装置構造が簡単に
なるため製造コストの面で非常に有利であり、基板温度
の調整が不要なため真空中連続プロセスであっても極め
て高いスループットを確保できる。なお且つ基板加熱を
しないことにより８×１０^１０（ｃｍ^−２ｅＶ^−１）の
良好な界面順位密度を与える、すぐれたＭＯＳ界面を形
成できるのである。プラズマＣＶＤによる成膜ではプラ
ズマから基板への熱輸送が起こり基板温度は自然に上昇
するため、基板を積極的に低い温度に制御することも有
効である。すなわち基板温度を室温程度または室温以下
に冷却することによって、さらに良好な界面準位密度を
えることができる。図４に見られるように、室温で３×
１０^１０（ｃｍ^−２ｅＶ^−１）の界面準位密度が、さら
に基板を−５０℃に冷却することで１×１０^１０（ｃｍ
^−２ｅＶ^−１）の界面準位密度をえることができるので
ある。これらの界面準位の値は熱酸化膜で絶縁膜を形成
した際にえられる界面準位密度と同程度の値である。す
なわち、絶縁膜形成時の基板温度を下げることによっ
て、低温でも極めて優れたＭＯＳ界面を形成することが
できるのである。このような超高品質ＭＯＳ界面を用い
ることによって、薄膜トランジスタの閾値電圧を１Ｖ程
度に下げることが可能である。これにより、超低消費電
力の回路を実現することができる。

【００３４】以上のような界面制御技術は特にプラズマ
により絶縁膜を形成する場合に重要である。それは減圧
下で大量の酸素活性種が発生されるためである。すなわ
ちこれら酸素活性種による半導体表面における極わずか
な確率で起こる酸化過程を制御することがプラズマを用
いたＭＯＳ界面形成では本質的となるのである。さら
に、マイクロ波放電を用いたプラズマＣＶＤでは本発明
が開示する技術の効果は顕著である。これは一般的にマ
イクロ波放電プラズマはプラズマ密度が高いという利点
がある反面、１０^−３（Ｔｏｒｒ）程度の比較的低圧力
下で生成されるためプラズマ中の電子の平均自由行程が
長く、より高次の分解が促進されるからである。すなわ
ち、酸素分子ラジカルよりも、原子状酸素、酸素ラジカ
ルが反応の主体であり、これらは界面の酸化に関して極
めて活性である。従ってマイクロ波放電プラズマを用い
た絶縁膜形成においては、基板温度を下げて成膜するこ
とによって劇的に界面順位密度を低減できるのである。

【００３５】具体的な工程としては、レーザー結晶化に
よってｐｏｌｙ−Ｓｉ膜を形成した後、基板は真空を破
ること無く絶縁膜形成チャンバーへと搬送される。真空
チャンバー中で基板を１００℃以下に調温し、背景真空
度が１０^−６（ｔｏｒｒ）台になるまで真空排気する。
この状態で真空チャンバー内に酸素ガスとシランガス
（ＳｉＨ_４）を流す。放電を安定させるためにＨｅガス
で希釈する方法も有効である。一般的には酸素ガス流量
はシランガス流量の５倍以上とする。この状態でプラズ
マ放電をおこない、ＳｉＯ_２膜（１０５）形成をおこな
う。放電の形態としては平行平板型ＲＦ放電、ＩＣＰ放
電、ＥＣＲ放電などがあり、電源としてはＲＦ電源やＶ
ＨＦ、ＵＨＦ電源、マイクロ波源を用いることができ
る。以上がゲート絶縁膜形成工程である。

【００３６】繰り返し述べるように、ＴＦＴの特性向
上、バラツキ低減には真空中連続プロセスが重要である
が、工程のスループットを高めるためには連続プロセス
における基板温度を統一することが求められる。これま
での説明で述べたように、ゲート絶縁膜形成工程で界面
準位密度を制御するためには基板温度を１００℃以下に
することが絶対的に求められる。よって、レーザー結晶
化、ゲート絶縁膜形成の一連の真空中連続プロセスは１
００℃以下の統一温度もしくは温度が低下するような条
件でおこなうのである。このときの温度はゲート絶縁膜
形成工程の温度によって１００℃、加熱なし、あるいは
室温以下のいずれかの温度とする。

【００３７】（４．半導体薄膜のプラズマ処理）先に述
べたように、レーザー結晶化直後のｐｏｌｙ−Ｓｉ膜中
には１０^１８（ｃｍ^−３）程度の高い密度で捕獲準位が
存在する。従来技術が持つ問題を解決しつつｐｏｌｙ−
Ｓｉ膜中の捕獲準位を十分に低減するために本発明の製
造方法は、ゲート絶縁膜形成後にプラズマ処理をおこな
うことを特徴とする。レーザー結晶化によりｐｏｌｙ−
Ｓｉ膜を形成した後、真空中連続プロセスでゲート絶縁
膜を形成し、しかる後に基板を真空装置から取り出し、
これにプラズマ処理を行う。もちろん、基板を大気中に
取り出さずとも、真空中連続でプラズマ処理まで行って
も構わない。

【００３８】従来技術の水素プラズマ処理はｐｏｌｙ−
Ｓｉ膜に直接行うものであったため、水素プラズマ中の
高エネルギー粒子による捕獲準位の発生が生じていたこ
とがわかった。すなわち、ｐｏｌｙ−Ｓｉ膜の表面近傍
で多くの捕獲準位が発生する。このことから、ゲート絶
縁膜を形成した後に水素プラズマ処理を行うことによっ
てｐｏｌｙ−Ｓｉ膜中の捕獲準位を有効に終端できるこ
とがわかった。すなわち、捕獲準位終端に有効な活性種
は絶縁膜を通して拡散し得るので、ｐｏｌｙ−Ｓｉ膜中
の捕獲準位を終端することができる。一方、高エネルギ
ー種はｐｏｌｙ−Ｓｉ膜上の絶縁膜により遮られるので
ｐｏｌｙ−Ｓｉ膜には到達し得ない。結果的にｐｏｌｙ
−Ｓｉ膜に直接水素プラズマ処理を行う際に問題となっ
た捕獲準位の発生を完全に抑制することができるのであ
る。ここでわかるように捕獲準位低減に有効な活性種が
短時間でｐｏｌｙ−Ｓｉ膜に到達できるためには、先の
工程で形成する絶縁膜の膜厚はできるだけ薄いほうが有
利である。このことを考慮すると先のゲート絶縁膜厚は
おおむね５０ｎｍ以下がふさわしい。また、水素活性種
が捕獲準位と反応して捕獲準位を終端する反応確立を高
めるために、水素プラズマ処理を行う際の基板温度は２
００℃以上が望ましい。

【００３９】本発明の製造方法を用いれば、ｐｏｌｙ−
Ｓｉ膜中の捕獲準位終端に酸素プラズマ処理を有効に適
用し得る。レーザー結晶化によりｐｏｌｙ−Ｓｉ膜を形
成した後、ゲート絶縁膜を真空中連続で形成し良好なＭ
ＯＳ界面がすでに形成されているので、この状態で酸素
プラズマ処理を行っても従来技術のような界面準位の発
生という問題を完全に避けることが可能である。すなわ
ち、すでに良好なＳｉ−Ｏ結合がＭＯＳ界面で形成され
ているため、ＭＯＳ界面での酸化レートはきわめて小さ
い。一方、ｐｏｌｙ−Ｓｉ膜中には大量のダングリング
ボンドが存在しており、これらはきわめて反応しやすい
ため、絶縁膜を通って拡散してきた酸素活性種と容易に
反応を起こす。結果的に界面準位の発生はほとんど起こ
らず、ｐｏｌｙ−Ｓｉ膜中の捕獲準位の終端が効率的に
行えるのである。酸素原子は水素原子より原子半径がお
おきくＳｉＯ_２膜中やｐｏｌｙ−Ｓｉ膜中での拡散係数
が小さい。従って、酸素プラズマを高密度で発生する必
要があり、このためマイクロ波励起の高密度プラズマを
用いるのが有効である。水素プラズマ処理の場合と同様
の理由により、酸素プラズマ処理の場合も基板温度は２
００℃以上とすることが望まれる。また、とくに酸素活
性種の発生効率を高めるために、酸素ガスを希ガスで希
釈した混合ガスを用いてプラズマ放電を行う方法が有効
である。また酸素プラズマ処理はｐｏｌｙ−Ｓｉ膜の捕
獲準位終端だけでなく、低温で形成した絶縁膜中の酸素
欠損を改善するのにも効果がある。

【００４０】以上のように、ゲート絶縁膜形成後にプラ
ズマ処理を行うことが極めて有効であるが、具体的工程
としてはプラズマ処理チャンバーに水素または酸素ガス
をマスフローコントローラを経て導入し、基板全面にて
プラズマ放電をおこなう。発生は、他にも誘導結合型Ｒ
Ｆ放電やＥＣＲ放電、直流放電あるいは熱フィラメント
による熱電子をもちいた電離によって発生させることが
出来るが、特に周波数の高いマイクロ波励起プラズマは
プラズマの密度が高く、大量の活性種を発生することが
できるので、本発明のプラズマ処理に効果的である。こ
の際の基板温度は２００〜４００℃程度がふさわしい。
更に後の工程で同様のプラズマ処理を行うことによって
も同様の効果を期待できるが、処理に要する時間を最短
にするためには薄いゲート絶縁膜を形成した直後に行う
のが最良である。

【００４１】（５．素子分離工程）レーザー結晶化、プ
ラズマ処理、ＭＯＳ界面形成の真空中連続プロセスおよ
び熱処理により極めて高品質のＭＯＳ構造が形成され
た。次にＴＦＴ素子同士を電気的に絶縁するために素子
分離工程をおこなう。ここでは図１に示すように絶縁膜
とｐｏｌｙ−Ｓｉ膜を連続でエッチングする。絶縁膜
（１０５）上にフォトリソグラフィーによりパターンを
形成した後、ウエットまたはドライエッチングによりＳ
ｉＯ_２をエッチングする。引き続きｐｏｌｙ−Ｓｉ膜を
ドライエッチングによりエッチングする。ここではＳｉ
Ｏ_２とｐｏｌｙ−Ｓｉ膜の２層をエッチングするので、
エッチング後のエッジの形状が庇状にならないよう注意
する必要がある。

【００４２】（６．第２段階ゲート絶縁膜形成）アイラ
ンド状のＳｉＯ_２、ｐｏｌｙ−Ｓｉ膜を形成した後、基
板全面に更にゲート絶縁膜（１０６）を形成する。ゲー
ト絶縁膜の成膜方法としては、ＥＣＲプラズマＣＶＤ
法、平行平板ＲＦ放電プラズマＣＶＤ法などがある。ま
たは再度酸素ラジカル中でＳｉＯ蒸着することによって
絶縁膜を形成してもよい。しかし、この第２段階の絶縁
膜は段差被覆性がよくないと、段差部分での電気的ショ
ートを引き起こしたり、耐圧低下の原因となる。このた
め段差被覆性に優れたＴＥＯＳと酸素を原料ガスとした
プラズマＣＶＤが有効である。また、第１段階の絶縁膜
は低温で形成するため絶縁耐圧が低くなる傾向が強い。
しかしながら第２段階として１００℃以上の基板温度で
絶縁膜を形成することにより絶縁膜全体としての絶縁耐
圧を向上させることができる。図６は第１段階の絶縁膜
の成膜（基板温度１００℃）のみで絶縁膜の耐圧を調べ
た場合（single layer）と、第２段階の絶縁膜成膜
（基板温度３００℃、ＴＥＯＳ＋Ｏ_２）をおこなった後
で２層構造絶縁膜（double layer）の耐圧を調べた結
果である。これから明らかなように本発明が開示する２
段階での絶縁膜形成法により、絶縁膜の耐圧を実用上十
分な７（ＭＶ／ｃｍ）程度にまで改善することが可能と
なる。このようにＭＯＳ界面形成とバルク絶縁膜形成に
異なる絶縁膜形成法を用いることによって、従来の低温
プロセスでは実現し得なかった、優れたＭＯＳ界面特性
およびバルク絶縁膜特性の両立を実現することができる
のである。

【００４３】（７．以降の工程）引き続いてゲート電極
（１０７）となる薄膜をＰＶＤ法或いはＣＶＤ法などで
堆積する。この材質は電気抵抗が低く、３５０℃程度の
熱工程に対して安定である事が望まれ、例えばタンタ
ル、タングステン、クロム等の高融点金属がふさわし
い。また、イオン・ドーピングによってソース、ドレイ
ンを形成する場合、水素のチャネリングを防止するため
にこのゲート電極の膜厚がおよそ７００ｎｍ程度必要に
なる。前記高融点金属の中で７００ｎｍもの膜厚で成膜
しても膜ストレスによるクラックが生じない材料となる
と、タンタルが最もふさわしい。ゲート電極となる薄膜
を堆積後パターニングを行い、引き続いて半導体膜に不
純物イオン注入を行ってソース・ドレイン領域（１０
８、１０９）を形成する。この時ゲート電極がイオン注
入のマスクとなっているので、チャンネルはゲート電極
下のみに形成される自己整合構造となる。不純物イオン
注入は質量非分離型イオン注入装置を用いて注入不純物
元素の水素化物と水素を注入するイオン・ドーピング法
と、質量分離型イオン注入装置を用いて所望の不純物元
素のみを注入するイオン打ち込み法の二種類が適応され
得る。イオン・ドーピング法の原料ガスとしては水素中
に希釈された濃度０．１％程度から１０％程度のホスフ
ィン（ＰＨ_３）やジボラン（Ｂ_２Ｈ_６）等の注入不純物
元素の水素化物を用いる。イオン打ち込み法では所望の
不純物元素のみを注入した後に引き続いて水素イオン
（プロトンや水素分子イオン）を注入する。

【００４４】前述の如くＭＯＳ界面やゲート絶縁膜を安
定に保つ為には、イオン・ドーピング法にしろイオン打
ち込み法にしろイオン注入時の基板温度は３５０℃以下
である事が好ましい。一方注入不純物の活性化を３５０
℃以下の低温にて常に安定的に行うには（本願ではこれ
を低温活性化と称する）、イオン注入時の基板温度は２
００℃以上である事が望ましい。トランジスタのしきい
値電圧を調整する為にチャンネル・ドープ行うとか、或
いはＬＤＤ構造を作成すると云った様に低濃度に注入さ
れた不純物イオンを低温で確実に活性化するには、イオ
ン注入時の基板温度は２５０℃以上で有る事が必要とな
る。この様に基板温度が高い状態でイオン注入を行う
と、半導体膜のイオン注入に伴う結晶壊破の際に再結晶
化も同時に生じ、結果としてイオン注入部の非晶質化を
防ぐ事が出来るのである。即ちイオン注入された領域は
注入後も依然として結晶質として残り、その後の活性化
温度が３５０℃程度以下と低温で有っても注入イオンの
活性化が可能に成る訳で有る。ＣＭＯＳＴＦＴを作成
する時はポリイミド樹脂等の適当なマスク材を用いてＮ
ＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述
の方法にてそれぞれのイオン注入を行う。

【００４５】また、不純物の効率的な活性化法としてエ
キシマレーザーなどを照射するレーザー活性化がある。
これは絶縁膜を通してレーザー照射することによりソー
ス、ドレイン部のドープｐｏｌｙ−Ｓｉを溶融・固化さ
せ、不純物を活性化させる方法である。

【００４６】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極（１１０、
１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄
膜トランジスタが完成する。

【００４７】

【実施例】本発明の実施例を図１にそって説明する。本
発明で用いられる基板及び下地保護膜に関しては前述の
説明に準ずるが、ここでは基板の一例として３００ｍｍ
×３００ｍｍの正方形状汎用無アルカリガラス（１０
１）を用いる。まず基板１０１上に絶縁性物質である下
地保護膜（１０２）を形成する。ここでは基板温度を１
５０℃としてＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度
の膜厚を有する酸化硅素膜を堆積する。次に後に薄膜ト
ランジスタの能動層となる真性シリコン膜等の半導体膜
（１０３）を堆積する。

【００４８】半導体膜の厚みは５０ｎｍ程度で有る。本
例では高真空型ＬＰＣＶＤ装置を用いて、原料ガスで有
るジシラン（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ流し、４２
５℃の堆積温度で非晶質シリコン膜１０３を堆積する。
まず高真空型ＬＰＣＶＤ装置の反応室を２５０℃とした
状態で反応室の内部に複数枚（例えば１７枚）の基板を
表側を下向きとして配置する。こうした後にターボ分子
ポンプの運転を開始する。ターボ分子ポンプが定常回転
に達した後、反応室内の温度を約１時間掛けて２５０℃
から４２５℃の堆積温度に迄上昇させる。昇温開始後の
最初の１０分間は反応室にガスを全く導入せず真空中で
昇温を行い、しかる後純度が９９．９９９９％以上の窒
素ガスを３００ＳＣＣＭ流し続ける。この時の反応室内
における平衡圧力は、３．０×１０^−３Ｔｏｒｒで有
る。堆積温度に到達した後、原料ガスであるジシラン
（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ流すと共に、純度が９
９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１００
０ＳＣＣＭ流す。堆積開始直後の反応室内圧力は凡そ
０．８５Ｔｏｒｒで有る。堆積の進行と共に反応室内の
圧力は徐々に上昇し、堆積終了直前の圧力は凡そ１．２
５Ｔｏｒｒと成る。斯様に堆積したシリコン膜（１０
３）は基板の周辺部約７ｍｍを除いた２８６ｍｍ角の領
域内に於いて、その膜厚変動は±５％以内で有る。

【００４９】次にレーザー結晶化を行うのであるが、こ
れに先立って非晶質シリコン膜を弗酸溶液に浸し、半導
体膜（１０３）上の自然酸化膜をエッチングする。一般
的にシリコン膜が露出した表面は非常に不安定で、シリ
コン薄膜を保持している雰囲気物質と容易に反応を起こ
す。従って、レーザー照射をおこなう前処理では単に自
然酸化膜を除去するだけでなく、露出したシリコン膜表
面を安定化させる必要がある。このためには、弗酸溶液
による処理が望ましい。弗酸は純水との混合比が１：３
０になるようにする。この弗酸溶液中に約２０から３０
秒浸した後、すぐに純水洗浄を１０から２０分おこな
う。この後スピンナーで純水を取り除く。これによっ
て、シリコン膜表面は水素原子でターミネートされた安
定化表面になる。

【００５０】次にレーザー光の照射をおこなう。本例で
はキセノン・クロライド（ＸｅＣｌ）のエキシマレーザ
ー（波長：３０８ｎｍ）を照射する。レーザーパルスの
強度半値幅（時間に対する半値幅）は２５ｎｓである。
基板をレーザー結晶化チャンバーにセットした後、真空
排気をおこなう。真空排気後基板温度を２５０度℃まで
上昇させる。一回のレーザー照射面積は１０ｍｍ角の正
方形状で、照射面でのエネルギー密度は１６０ｍＪ／ｃ
ｍ^２である。このレーザー光を９０％ずつ重ねつつ（つ
まり照射するごとに１ｍｍづつ）相対的にずらしながら
照射を繰り返す（図２参照）。こうして一辺３００ｍｍ
の基板全体のアモルファスシリコンを結晶化する。同様
な照射方法を用いて２回目のレーザー照射を行う。２回
目のエネルギー密度は１８０ｍＪ／ｃｍ^２で有る。これ
を繰り返し、３回目、４回目と約２０ｍＪ／ｃｍ^２づつ
照射エネルギー密度を上昇させながら最終的にはエネル
ギー密度４４０ｍＪ／ｃｍ^２の照射をおこないレーザー
照射を終了する。ここで４５０ｍＪ／ｃｍ^２の照射レー
ザーエネルギー密度を超えた高いエネルギーを照射する
と、ｐ−Ｓｉのグレインが微結晶化を起こすため、これ
以上のエネルギー照射を避けた。レーザー結晶化におい
て積極的基板加熱はおこなわず、室温程度の基板温度で
処理をおこなった。

【００５１】次に真空を保ったままで基板（１００）を
絶縁膜形成チャンバーへと搬送する。基板搬送終了後、
チャンバー内を１０^−６（ｔｏｒｒ）台の真空度に排気
する。基板はここでも積極的に加熱されず、ほぼ室温程
度の基板温度となっている。この間、チャンバー内にシ
ランガスと酸素ガスを流量比１：６で導入し、チャンバ
ー圧力を２×１０^−３（Ｔｏｒｒ）に調節する。チャン
バー内のガス圧力が安定したらＥＣＲ放電を開始し、絶
縁膜の成膜を開始する。投入したマイクロ波パワーは１
ｋＷで、マイクロ波は磁力線に平行に導入窓から導入し
た。導入窓から１４ｃｍの位置にＥＣＲポイントがあ
る。成膜は１００（ｎｍ／min.）の成膜速度でおこなっ
た。これにより、第１層目のゲート絶縁膜（１０５）を
３０ｎｍ形成した。

【００５２】次にこの基板を真空チャンバーから取り出
し、プラズマ処理チャンバーにセットしこのチャンバー
内に酸素ガスを導入する。本例では９９．９９９％酸素
ガスをマスフローコントローラから導入し、チャンバー
内圧力は３×１０^−３（ｔｏｒｒ）になるように調整し
た。チャンバー内のガス圧力が安定したらＥＣＲ放電を
開始し、レーザー結晶化ｐｏｌｙ−Ｓｉ膜中の捕獲準位
終端および絶縁膜の改質をおこなった。基板温度は２５
０℃とし、投入したＲＦパワーは３Ｗ／ｃｍ^２とした。
ＥＣＲ放電により高効率で発生させた活性種により、３
００秒の処理でｐｏｌｙ−Ｓｉ膜の捕獲準位を十分低い
密度にまで不活性化した。

【００５３】次にｐｏｌｙ−Ｓｉ膜と第１層絶縁膜の連
続エッチングをおこなった。引き続き、第２層絶縁膜
（１０６）を本例では平行平板型ｒｆ放電ＰＥＣＶＤ法
で基板温度を３５０℃として７０ｎｍ堆積した。原料ガ
スとしてはＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ_２−Ｃ
Ｈ_３）_４）と酸素（Ｏ_２）の混合ガスをもちいた。引き
続いてゲート電極（１０７）となる薄膜をＰＶＤ法或い
はＣＶＤ法などで堆積する。通常はゲート電極とゲート
配線は同一材料にて同一工程で作られる為、この材質は
電気抵抗が低く、３５０℃程度の熱工程に対して安定で
ある事が望まれる。本例では膜厚が６００ｎｍのタンタ
ル薄膜をスパッター法により形成する。タンタル薄膜を
形成する際の基板温度は１８０℃であり、スパッタガス
として窒素ガスを６．７％含むアルゴンガスを用いる。
斯様に形成したタンタル薄膜は結晶構造がα構造と成っ
ており、その比抵抗は凡そ４０μΩｃｍである。ゲート
電極となる薄膜を堆積後パターニングを行い、引き続い
て半導体膜に不純物イオン注入を行ってソース・ドレイ
ン領域（１０８、１０９）及びチャンネル領域を形成す
る。この時ゲート電極がイオン注入のマスクとなってい
るため、チャンネルはゲート電極下のみに形成される自
己整合構造となる。イオン・ドーピング法の原料ガスと
しては水素中に希釈された濃度０．１％程度から１０％
程度のホスフィン（ＰＨ _３）やジボラン（Ｂ_２Ｈ_６）等
の注入不純物元素の水素化物を用いる。本例ではＮＭＯ
Ｓ形成を目指し、イオン・ドーピング装置を用いて、水
素中に希釈された濃度５％のホスフィン（ＰＨ_３）を加
速電圧１００ｋｅＶで注入する。ＰＨ_３ ^＋やＨ_２ ^＋イオ
ンを含むの全イオン注入量量は１×１０^１６ｃｍ^−２で
ある。

【００５４】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極（１１０、
１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄
膜トランジスタが完成する。

【００５５】従来の技術では、高品質なｐｏｌｙ−Ｓｉ
膜およびＭＯＳ界面を低温で、且つ高いスループットで
形成する有効なプロセスが明確でなかった。しかし、以
上述べて来た様に本発明の薄膜トランジスタの製造方法
を用いることによって極めて高品質なｐｏｌｙ−Ｓｉお
よびＭＯＳ界面形成が可能となる。結果として高移動
度、低しきい値電圧でなお且つバラツキの極めて少ない
薄膜トランジスタの製造が可能となり、超低消費電力回
路の実現が可能となる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの製造方法を示した
工程断面図。

【図２】レーザー結晶化時のレーザービーム照射方法を
模式的に示す図。

【図３】レーザー結晶化時のレーザービーム照射方法を
模式的に示す図。

【図４】ＭＯＳ界面の界面順位密度の基板温度依存性を
示す線図。

【図５】ＭＯＳ界面形成工程によって作製したＭＯＳ構
造の高周波Ｃ−Ｖ特性を示す線図。

【図６】２段階絶縁膜形成工程によって作製したＭＯＳ
構造と単層で形成したＭＯＳ構造の絶縁耐圧特性を示す
線図。

【図７】水素プラズマ処理または酸素プラズマ処理によ
りｐｏｌｙ−Ｓｉ膜中の捕獲準位が終端され、電気伝導
率が増加することを示した実験結果を示す線図。

【符号の説明】

１０１．．．基板１０２．．．下地絶縁膜１０３．．．半導体膜１０４．．．レーザー光１０５．．．第１層ゲート絶縁膜１０６．．．第２層ゲート絶縁膜１０７．．．ゲート電極１０８．．．ソース１０９．．．ドレイン１１０．．．ソース電極１１１．．．ドレイン電極２０１．．．レーザー照射領域２０３．．．ｘ方向移動２０４．．．ｙ方向移動３０１．．．ライン状レーザービーム

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F052 AA02 BA02 BA07 BB01 BB02 BB07 DA01 DA03 DA04 DA05 DA06 DB01 DB02 DB03 DB05 DB07 JA01 5F058 BA20 BB04 BB07 BC02 BF07 BF08 BF23 BF25 BF29 BH16 BJ10 5F110 AA09 AA17 AA19 BB02 BB03 BB05 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD25 EE04 EE44 EE45 FF02 FF09 FF23 FF25 FF30 FF31 FF36 GG01 GG02 GG03 GG04 GG13 GG25 GG32 GG42 GG43 GG44 GG45 GG47 HJ01 HJ02 HJ12 HJ13 HJ23 HM15 PP03 PP04 PP05 PP06 PP29 PP31 QQ09 QQ11 QQ25

Claims

【特許請求の範囲】

【請求項１】基板上の半導体層に光照射をおこない半導
体層の結晶化をおこなう第一の工程、該半導体層上にゲ
ート絶縁膜を形成する第二の工程、該半導体層およびゲ
ート絶縁膜層にプラズマ処理を施す第三の工程を有する
ことを特徴とする薄膜トランジスタの製造方法。
【請求項２】前記第一および第二の工程は真空中連続で
おこなうことを特徴とする請求項１記載の薄膜トランジ
スタの製造方法。
【請求項３】前記第二の工程の基板温度は前記第一の工
程の基板温度と同一、もしくは低い温度であることを特
徴とする請求項１又は２記載の薄膜トランジスタの製造
方法。
【請求項４】前記第二の工程の基板温度は１００℃以下
であることを特徴とする請求項１乃至３のいずれかに記
載の薄膜トランジスタの製造方法。
【請求項５】前記第二の工程にて形成するゲート絶縁膜
の膜厚は５０ｎｍ以下であることを特徴とする請求項１
乃至４のいずれかに記載の薄膜トランジスタの製造方
法。
【請求項６】前記第三の工程は水素プラズマをもちいて
おこなうことを特徴とする請求項１乃至５のいずれかに
記載の薄膜トランジスタの製造方法。
【請求項７】前記第三の工程は酸素プラズマを用いてお
こなうことを特徴とする請求項１乃至５のいずれかに記
載の薄膜トランジスタの製造方法。
【請求項８】前記第三の工程は基板温度２００℃以上で
おこなうことを特徴とする請求項１乃至７のいずれかに
記載の薄膜トランジスタの製造方法。
【請求項９】前記第三の工程は奇ガスで希釈した酸素ガ
スを用いておこなうことを特徴とする請求項１乃至５の
いずれかに記載の薄膜トランジスタの製造方法。
【請求項１０】前記第三の工程はマイクロ波励起酸素プ
ラズマを用いておこなうことを特徴とする請求項１乃至
９のいずれかに記載の薄膜トランジスタの製造方法。