JP2001189275A - 半導体膜形成方法及び薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明の目的は、基板上に高品質な半導体膜
を形成するための半導体膜形成方法を提供することにあ
る。 【解決手段】 本発明は、バイアス触媒ＣＶＤ，高密度
バイアス触媒ＣＶＤ，バイアス減圧ＣＶＤ，バイアス常
圧ＣＶＤを利用して、基板に半導体膜を形成する半導体
膜形成方法である。真空容器１に原料ガスを供給し、真
空容器１中に配置された基板１０と電極３ａとの間にグ
ロー放電開始電圧以下の電界を印加して、基板１０上
に、半導体膜と、絶縁膜と、を形成することを含む工程
と、この半導体膜および絶縁膜にレーザーを照射してア
ニールする工程と、このアニールする工程の後工程であ
って、水蒸気でアニールを行う工程と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体膜形成方法及
び薄膜半導体装置の製造方法に係り、特に高品質の薄膜
半導体装置を製造することが可能であるとともに、大型
の表示装置や固体撮像装置に適用可能な薄膜半導体装置
を製造することが可能な半導体膜形成方法および薄膜半
導体装置の製造方法に関する。

【０００２】

【従来の技術】従来の液晶表示装置等に使用されてきた
絶縁ゲート型ポリシリコンＴＦＴは、低耐熱性基板上
に、プラズマＣＶＤ法等でアモルファスシリコン膜を形
成し、エキシマレーザーアニール処理でポリシリコン膜
を形成したものが一般的である。そして、ポリシリコン
膜形成後に、プラズマＣＶＤ法等でゲート絶縁膜（酸化
シリコン膜等）を形成しているが、この中の欠陥（プラ
ズマダメージ）や不純物に起因する正電荷が、ゲート絶
縁膜と半導体との界面近傍に存在すると、フラットバン
ド電圧のシフト（移動）を来たす。これがｎ−ｃｈ Ｍ
ＩＳトランジスタのディプリーション化、ｐ−ｃｈ Ｍ
ＩＳトランジスタのオン電圧の増大化を引き起こして、
しきい値電圧の増大化現象につながり、これらのトラン
ジスタを用いた回路は、集積回路化に問題があるという
不都合がある。

【０００３】上記正電荷は、ゲート絶縁膜中，例えば酸
化シリコン膜中のシリコンのダングリングボンド（未結
合手）によって生じるものと考えられている。この正電
荷が生じるのを防ぐ為に、ゲート絶縁膜の成膜後に、大
気等の酸素雰囲気中、又は水素ガスを含む還元性ガス中
で熱処理を行い、欠陥の補償を行うポストアニール法が
開発されている。しかし、このポストアニール法は、一
般に４００℃以上の高温加熱が必要であるという問題点
がある。また、ポストアニール法によると、絶縁膜質に
よっては、かえってフラットバンド電圧のシフトを増大
させる場合があるという不都合がある。

【０００４】そこで、プラズマＣＶＤ法等でアモルファ
スシリコン膜を形成した後、エキシマレーザーアニール
処理を行ってポリシリコン膜を形成し、その後水蒸気中
でポリシリコン膜のアニール処理を行う方法が開発され
ている。この方法を用いた場合の効果として、絶縁膜及
び半導体の改質が図られると共に、ＴＦＴを形成した場
合の移動度が向上し、オーミックコンタクトが改善さ
れ、ホットエレクトロン劣化が抑制され、集積回路の高
速動作化が実現される等の効果が報告されている。

【０００５】この方法では、アルミ電極形成後に水蒸気
アニール処理を行っている。この理由の一つは、アルミ
電極形成前に水蒸気アニール処理を行うと、オーミック
コンタクトが取れにくいためである。しかし、アルミ電
極形成後に水蒸気アニール処理を行うと、アルミ電極表
面に酸化アルミニウム及び水酸化アルミニウム膜が形成
されて、外部への電極取りだしが困難となる。つまり、
金線ボンディングや無電解Ｎｉ／Ａｕメッキと半田バン
プとのオーミックコンタクトが不十分になりやすく、形
成されたＴＦＴの品質及び信頼性に問題が生じる。

【０００６】一方、ポリシリコン膜の移動度の改善とい
う観点からは、プラズマＣＶＤ，減圧ＣＶＤ法等により
形成したアモルファス／ポリシリコン膜を、単に高温あ
るいはエキシマレーザーアニール（ＥＬＡ）処理するこ
と（以下「ＥＬＡによるポリシリコンＴＦＴ製法」とす
る）により、ポリシリコン膜の移動度の改善が図られて
きた。その結果、この方法で作成したポリシリコンＴＦ
Ｔの電子移動度は、８０〜１２０ｃｍ^２／Ｖｓｅｃ前後
となり、高精細化にも対応できるので、最近は駆動回路
一体型ポリシリコンＴＦＴＬＣＤが注目されている。

【０００７】しかし、このＥＬＡによるポリシリコンＴ
ＦＴ製法では、８０〜１２０ｃｍ^２／Ｖｓｅｃ程度の電
子移動度を得るのが限界であった。また、エキシマレー
ザー出力が不安定であることや、生産性の低さ、装置が
大型化することにより装置が高価になること、歩留が低
く、品質の向上が望まれること等の問題がある。特に、
１ｍ四方の大型ガラス基板になると、これらの問題が拡
大し、ますます半導体の性能，品質の低下およびコスト
の上昇が顕著となる。

【０００８】一方、上記各方法では、プラズマＣＶＤ法
を用いていることから、プラズマ電界の不均一性、ゆら
ぎ、プラズマ誘起電荷等による基板上の電界不均一性が
生じ、これらの影響が基板に及び、トランジスタへのダ
メージ、ショート等（ゲート酸化膜などのチャージアッ
プ又は放電破壊、配線間の放電など）が発生することが
あるという問題点がある。この現象は、特に、プラズマ
のオン／オフ時に発生し易い傾向にある。また、プラズ
マからの発光による紫外線損傷の可能性がある点、大面
積でのプラズマ放電が難しく、定在波の発生もあり、均
一性が得にくい点、装置が複雑でかつ高価であり、メン
テナンスが繁雑である点なども問題となっている。

【０００９】そこで、近年、熱ＣＶＤの一種の触媒ＣＶ
Ｄ法という優れた方法が開発され、実用化の検討が推進
されている。この触媒ＣＶＤ法は、ガラス基板の様な絶
縁性基板上に、ポリシリコン膜、窒化シリコン膜を低温
で作製し得る方法である。触媒ＣＶＤ法では、アニール
なしで、２０〜５０ｃｍ^２／Ｖｓｅｃ程度のホール素子
の電子移動度を得ている。

【００１０】しかし、上記触媒ＣＶＤ法によると、次の
ような問題点がある。すなわち、上記触媒ＣＶＤで得て
いる２０〜５０ｃｍ^２／Ｖｓｅｃ程度のホール素子の電
子移動度では、良質なＴＦＴデバイスを得ることができ
ない。良質なＴＦＴデバイスを作製するには、移動度の
向上が必要である。また、ガラス基板上にポリシリコン
膜の形成をすると、この成膜条件次第では初期のアモル
ファスシリコンの遷移層（５〜１０ｎｍ）が形成されや
すいので、ボトムゲート型ＴＦＴとした場合は所望の移
動度を得にくいという問題がある。なお、一般に駆動回
路一体型ポリシリコンＴＦＴＬＣＤとしては、ボトムゲ
ート型ＴＦＴが歩留及び生産性の面で製造しやすいた
め、この所望の電子／正孔移動度を得にくいという問題
が、さらにネックとなる。また、この触媒ＣＶＤ法は、
形成された膜の特性、品質及び信頼性等に課題が多いの
が現状である。

【００１１】

【発明が解決しようとする課題】本発明の目的は、上記
各方法における課題を解決するためになされたもので、
基板上に高品質な半導体膜を形成するための半導体膜形
成方法を提供することにある。本発明の他の目的は、高
品質で且つ大型の表示装置，固体撮像装置等にも適用可
能な薄膜半導体装置の製造方法を提供することにある。
本発明のさらに他の目的は、高品質な半導体膜の形成及
び薄膜半導体装置の製造を可能とするとともに、充分な
電子／正孔移動度を得ることが可能な半導体膜形成方法
及び薄膜半導体装置の製造方法を提供することにある。
本発明のさらに他の目的は、熱触媒体の劣化を防ぐこと
が可能な半導体膜形成方法及び薄膜半導体装置の製造方
法を提供することにある。

【００１２】

【課題を解決するための手段】上記課題は、請求項１に
係る発明によれば、バイアス触媒ＣＶＤまたは高密度バ
イアス触媒ＣＶＤを利用して、基板に半導体膜を形成す
る半導体膜形成方法であって、真空容器に少なくとも原
料ガスを供給し、前記真空容器中に配置された前記基板
と電極との間にグロー放電開始電圧以下の電界を印加し
て、前記基板上に半導体膜を形成することを含む半導体
膜形成工程と、前記形成された半導体膜にレーザーを照
射し、前記形成された半導体膜をレーザーでアニールす
るレーザーアニール工程と、を備えることにより解決さ
れる。

【００１３】上記のように、基板と電極との間にグロー
放電開始電圧以下の電界を印加しているので、反応種に
対し、触媒体の触媒作用とその熱エネルギーに加えて上
記電圧による加速電界を与えることとなり、指向性の運
動エネルギーが大きくなって反応種を基板上に効率良く
導くことができると共に、基板上での泳動及び生成過程
の膜中での拡散が十分となる。従って、従来の触媒ＣＶ
Ｄ法に比べて、触媒体で生成された反応種の運動エネル
ギーおよび指向性を電界で独立してコントロールできる
ため、生成膜の基板との密着性向上、生成膜密度の向
上、生成膜均一性又は平滑性の向上、ビアホールなどへ
の埋め込み性とステップカバレージの向上、生成膜のス
トレスコントロール等が可能となり、成膜速度向上、原
料ガスの利用効率向上等による生産性向上、高品質膜が
実現する。また、基板温度を低温化できることから、低
歪点ガラスおよび耐熱性樹脂基板の採用が可能となり、
コストダウンを図ることができる。

【００１４】また、半導体膜をレーザーでアニール処理
するように構成しているので、半導体膜のみが瞬時に熱
せられ、基板への熱の影響が及びにくくなり、基板の変
形を起こすことなく、アモルファスシリコンまたは微結
晶シリコン半導体膜を結晶化でき、又含有しているキャ
リア不純物の活性化もでき、例えば移動度の大きい半導
体膜に変えることができる。しかも、この結晶化、活性
化は基板全体を高温にすることなく、低温で行うことが
できる。

【００１５】このとき、前記半導体膜形成工程の前か
ら、前記真空容器に水素を含むキャリアガスを常時供給
し、該供給されたキャリアガスで発生した活性化水素イ
オンＨ ^＊で前記基板上をクリーニングするクリーニング
工程を備え、前記クリーニング工程と、前記半導体膜形
成工程とを行うと好適である。

【００１６】このように、半導体膜層を基板上へ形成す
るときに、水素を含むキャリアガスを常時供給している
ので、キャリアガスで発生した活性化水素イオンＨ
^＊が、基板表面をクリーニングし、基板上に高品質の半
導体膜を形成することができる。活性化水素イオンＨ^＊
によるクリーニングは、電界印加によってさらに効果的
になる。また、キャリアガスとしての水素ガスを供給
し、また熱触媒体を加熱して触媒作用が可能な状態にし
ておき、複数の膜を連続成膜して、特定の膜、例えばシ
リコン膜とゲート絶縁膜を連続成膜した場合などは、少
なくともゲートチャンネル部を低ストレス，低コンタミ
とすることができる。さらに、水素を含むキャリアガス
が基板の成膜中に常時導入されているので、熱触媒体を
他のガスの影響から保護することになり熱触媒体の劣化
を防ぐことが可能となる。

【００１７】また、半導体膜中の酸素，炭素，窒素のそ
れぞれの含有量は、少ないほどキャリア（電子／正孔）
の流れが良好になり、好ましい。例えば、ポリシリコン
膜等の半導体膜中の酸素，炭素，窒素のそれぞれの含有
量は、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましく
は５×１０^１８ａｔｏｍｓ／ｃｍ^３以下であり、かつ水
素含有量は、０．０１原子％／ｃｍ^３以上であると好適
であるが、本発明では、電界印加により、効率よく成膜
中に活性化水素イオンＨ^＊にさらされて、半導体膜の酸
化やコンタミが低減されるため、上記数値を達成するこ
とが可能となる。

【００１８】また、前記半導体膜形成工程の前から、前
記真空容器に水素を含むキャリアガスを供給し、該供給
されたキャリアガスで発生した活性化水素イオンＨ^＊で
前記基板上をクリーニングするクリーニング工程と、前
記キャリアガスの供給を、前記半導体膜形成工程の前，
途中，後の少なくとも一つで増減する工程と、前記半導
体膜形成工程と、を行うと好適である。

【００１９】これにより、各種の成膜を行うとき、成膜
開始後所定時間経過した後に、キャリアガスの導入を低
減させることができるので、真空容器において原料ガス
の割合が高くなり、基板への半導体膜形成が高速で行わ
れ作業性を向上させることが可能となる。また、基板へ
半導体膜を形成するときに、水素を含むキャリアガスを
供給しているので、熱触媒体で発生した活性化水素イオ
ンＨ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。さらに、キャリアガ
スとしての水素ガスを供給し、また熱触媒体を加熱して
触媒作用が可能な状態にしておき、複数の膜を連続成膜
して、特定の膜、例えばシリコン膜とゲート絶縁膜を連
続成膜した場合などは、少なくともゲートチャンネル部
を低ストレス，低コンタミとすることができる。

【００２０】また、各種の成膜を行うとき、半導体膜形
成工程の前，後でキャリアガスの導入を増加させること
ができるので、成膜前後に、熱触媒体により、活性化水
素イオンＨ^＊を大量に発生させ、クリーニングによるコ
ンタミ低減、膜ストレス低減等を促進させることができ
る。このとき、電解を印加しているため、これらの効果
を効率よく得ることが可能となる。また、ポリシリコン
膜等の半導体膜の絶縁膜との界面における酸素，炭素，
窒素それぞれの含有量は、少ないほどキャリア（電子／
正孔）の流れが良好になり、好ましい。例えば、少なく
ともキャリアチャンネル領域のポリシリコン膜等の半導
体膜中の酸素，炭素，窒素それぞれの含有量は、１×１
０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０
^１８ａｔｏｍｓ／ｃｍ^３以下で、水素の含有量は、０．
０１原子％／ｃｍ^３以上であると好適であるが、本発明
では、半導体膜形成工程の前から、水素ガスを導入する
と共に、電界印加により活性化水素イオンＨ^＊を効率よ
く作用させているため、この数値を達成することが可能
となる。

【００２１】さらに、前記真空容器内の成膜室で前記半
導体膜形成工程を行い、前記真空容器内のレーザーアニ
ール室で前記レーザーアニール工程を行い、前記半導体
膜形成工程と前記レーザーアニール工程とを前記真空容
器内で連続して行ってもよい。このように構成すること
により、真空装置内から取り出すことなく半導体膜形成
工程およびレーザーアニール工程を連続して行うことが
でき、より簡易な工程で薄膜半導体装置等を製造するこ
とが可能となる。

【００２２】また、前記成膜室で、前記レーザーでアニ
ールされた半導体膜上に絶縁膜を成膜し、前記半導体膜
形成工程と前記レーザーアニール工程と前記絶縁膜の成
膜とを前記真空容器内で連続して行うように構成しても
好適である。このように構成することにより、真空装置
内から取り出すことなく半導体膜形成工程およびレーザ
ーアニール工程および絶縁膜の成膜を連続して行うこと
ができ、より簡易な工程で薄膜半導体装置等を製造する
ことが可能となる。

【００２３】また、上記課題は、請求項６に係る発明に
よれば、バイアス触媒ＣＶＤまたは高密度バイアス触媒
ＣＶＤを利用して、基板に半導体膜を形成する半導体膜
形成方法であって、前記真空容器に少なくとも原料ガス
を供給し、前記真空容器中に配置された前記基板と電極
との間にグロー放電開始電圧以下の電界を印加して、前
記基板上に、半導体膜と、絶縁膜と、を形成することを
含む半導体膜および絶縁膜形成工程と、前記形成された
半導体膜および絶縁膜にレーザーを照射し、前記形成さ
れた半導体膜および絶縁膜をレーザーでアニールするレ
ーザーアニール工程と、を備えたことにより解決され
る。

【００２４】上記のように、基板と電極との間にグロー
放電開始電圧以下の電界を印加しているので、反応種に
対し、触媒体の触媒作用とその熱エネルギーに加えて上
記電圧による加速電界を与えるため、指向性の運動エネ
ルギーが大きくなって反応種を基板上に効率良く導くこ
とができると共に、基板上での泳動及び生成過程の膜中
での拡散が十分となる。従って、従来の触媒ＣＶＤ法に
比べて、触媒体で生成された反応種の運動エネルギーお
よび指向性を電界で独立してコントロールできるため、
生成膜の基板との密着性向上、生成膜密度の向上、生成
膜均一性又は平滑性の向上、ビアホールなどへの埋め込
み性とステップカバレージの向上、生成膜のストレスコ
ントロール等が可能となり、成膜速度向上、原料ガスの
利用効率向上等による生産性向上、高品質膜が実現す
る。また、基板温度を低温化できることから、低歪点ガ
ラスおよび耐熱性樹脂基板の採用が可能となり、コスト
ダウンを図ることができる。

【００２５】また、半導体膜をレーザーでアニール処理
するように構成しているので、半導体膜のみが瞬時に熱
せられ、基板への熱の影響が及びにくくなり、基板の変
形を起こすことなく、アモルファスシリコンまたは微結
晶シリコン半導体膜を結晶化でき、又含有しているキャ
リア不純物の活性化もでき、例えば移動度の大きい半導
体膜に変えることができる。しかも、この結晶化、活性
化は基板全体を高温にすることなく、低温で行うことが
できる。

【００２６】このとき、前記真空容器とは異なるレーザ
ーアニール装置内で前記レーザーアニール工程を行うと
好適である。また、前記真空容器内の成膜室で半導体膜
および絶縁膜形成工程を行い、前記真空容器内のレーザ
ーアニール室で前記レーザーアニール工程を行い、前記
半導体膜および絶縁膜形成工程と前記レーザーアニール
工程とを前記真空容器内で連続して行うように構成して
もよい。

【００２７】また、前記真空容器内の半導体膜成膜室で
半導体膜を形成し、前記真空容器内の絶縁膜成膜室で絶
縁膜を形成し、前記真空容器内のレーザーアニール室で
前記レーザーアニール工程を行い、前記半導体膜の形成
と前記絶縁膜の形成と前記レーザーアニール工程とを前
記真空容器内で連続して行うように構成すると好適であ
る。

【００２８】前記半導体膜形成工程または前記半導体膜
および絶縁膜形成工程では、前記半導体膜として、該半
導体膜内の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上である半導体膜を形成し、前記レーザーアニール
工程では、前記半導体膜をレーザーアニールして、該半
導体膜の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^{１ ９}ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。

【００２９】前記バイアス触媒ＣＶＤまたは高密度バイ
アス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイアス
常圧ＣＶＤとした場合における前記半導体膜形成工程ま
たは前記半導体膜および絶縁膜形成工程での前記半導体
膜として、該半導体膜内の少なくともキャリアチャンネ
ル領域における酸素，炭素，窒素のそれぞれの濃度が１
×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
１原子％／ｃｍ^３以上である半導体膜を形成し、前記レ
ーザーアニール工程で、前記半導体膜をレーザーアニー
ルして、該半導体膜内の少なくともキャリアチャンネル
領域における酸素，炭素，窒素のそれぞれの濃度が１×
１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１
原子％／ｃｍ^３以上の半導体膜とすると好適である。

【００３０】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００３１】また、上記課題は、請求項１２に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用して、基板に半導体膜を形成する半導体
膜形成方法であって、前記真空容器に少なくとも原料ガ
スを供給し、前記真空容器中に配置された前記基板と電
極との間にグロー放電開始電圧以下の電界を印加して、
前記基板上に、半導体膜と、絶縁膜と、を形成すること
を含む半導体膜および絶縁膜形成工程と、前記形成され
た半導体膜および絶縁膜を水蒸気でアニールする水蒸気
アニール工程と、を備えたことにより解決される。

【００３２】上記のように、基板と電極との間にグロー
放電開始電圧以下の電界を印加しているので、反応種に
対し、触媒体の触媒作用とその熱エネルギーに加えて上
記電圧による加速電界を与えることとなり、指向性の運
動エネルギーが大きくなって反応種を基板上に効率良く
導くことができると共に、基板上での泳動及び生成過程
の膜中での拡散が十分となる。従って、従来の触媒ＣＶ
Ｄ法に比べて、触媒体で生成された反応種の運動エネル
ギーおよび指向性を電界で独立してコントロールできる
ため、生成膜の基板との密着性向上、生成膜密度の向
上、生成膜均一性又は平滑性の向上、ビアホールなどへ
の埋め込み性とステップカバレージの向上、生成膜のス
トレスコントロール等が可能となり、成膜速度向上、原
料ガスの利用効率向上等による生産性向上、高品質膜が
実現する。また、基板温度を低温化できることから、低
歪点ガラスおよび耐熱性樹脂基板の採用が可能となり、
コストダウンを図ることができる。

【００３３】また、水蒸気アニール工程を行うため、４
００℃以下の低温の加熱処理で効果的に半導体および絶
縁膜の改質をはかることができる。また、絶縁膜の改
質，すなわち絶縁膜中の水およびＯＨ基を低減すること
によって、ゲート絶縁膜または半導体膜の、ホットエレ
クトロン劣化を抑制する効果を得ることができる。

【００３４】そして、絶縁膜中の水及びＯＨ基の低減に
より、例えばゲート絶縁膜において、ホットエレクトロ
ン劣化を抑制する。さらに、ゲート絶縁膜中の欠陥や不
純物に起因する正電荷を中性化し、負に寄ったフラット
バンド電圧を０Ｖ側に近づけることができるので、ｎ−
ｃｈ ＭＩＳトランジスタにおけるディプリーション型
への移行を回避してエンハンスメント型とし、ｐ−ｃｈ
ＭＩＳトランジスタではしきい値電圧Ｖ_ｔｈの増大化
を回避して確実な動作を行わしめるので、ＣＭＯＳ等の
集積回路化を容易に行える。そして、同一半導体基板に
おける素子特性のばらつきを小さくできるので、回路の
集積化が容易である。さらに、半導体と絶縁膜の界面特
性の向上、すなわちしきい値電圧Ｖ_ｔｈを下げてオン電
流を増大させ、オフ電流を低下させる効果をもたらし、
集積回路の高速動作化が実現できる。また、キャリア移
動度の増大が期待できる。

【００３５】このとき、前記真空容器とは異なる水蒸気
アニール装置内で前記水蒸気アニール工程を行うと好適
である。このように構成することにより、真空容器内が
水蒸気により劣化することを防止することができる。ま
た、酸素の存在により酸化劣化し易い熱触媒体を用いた
場合には、水蒸気により熱触媒体が酸化劣化することを
防止することができる。

【００３６】また、前記真空容器内の成膜室で半導体膜
および絶縁膜形成工程を行い、前記真空容器内の水蒸気
アニール室で前記水蒸気アニール工程を行い、前記半導
体膜および絶縁膜形成工程と前記水蒸気アニール工程と
を前記真空容器内で連続して行うように構成してもよ
い。このように構成することにより、真空装置内から取
り出すことなく半導体膜および絶縁膜形成工程および水
蒸気アニール工程を連続して行うことができ、より簡易
な工程で、生産性よく薄膜半導体装置等を製造すること
が可能となる。

【００３７】さらに、前記真空容器内の半導体膜成膜室
で半導体膜を形成し、前記真空容器内の絶縁膜成膜室で
絶縁膜を形成し、前記真空容器内の水蒸気アニール室で
前記水蒸気アニール工程を行い、前記半導体膜の形成と
前記絶縁膜の形成と前記水蒸気アニール工程とを前記真
空容器内で連続して行うように構成すると好適である。

【００３８】前記半導体膜および絶縁膜形成工程では、
前記半導体膜として、該半導体膜内の少なくともキャリ
アチャンネル領域における酸素，炭素，窒素のそれぞれ
の濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃
度が０．０１原子％／ｃｍ^３以上である半導体膜を形成
し、前記水蒸気アニール工程では、前記半導体膜を水蒸
気アニールして、該半導体膜内の少なくともキャリアチ
ャンネル領域における酸素，炭素，窒素のそれぞれの濃
度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
０．０１原子％／ｃｍ^３以上の半導体膜とすると好適で
ある。

【００３９】前記バイアス触媒ＣＶＤまたは高密度バイ
アス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイアス
常圧ＣＶＤとした場合における前記半導体膜形成工程ま
たは前記半導体膜および絶縁膜形成工程での前記半導体
膜として、該半導体膜内の少なくともキャリアチャンネ
ル領域における酸素，炭素，窒素のそれぞれの濃度が１
×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
１原子％／ｃｍ^３以上である半導体膜を形成し、前記水
蒸気アニール工程で、前記半導体膜を水蒸気アニールし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上の半導体膜とすると好適である。

【００４０】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００４１】また、前記半導体膜が単結晶シリコンであ
る場合、少なくともシリコン膜形成領域に段差を形成
し、前記段差を含むシリコン膜形成領域に単結晶シリコ
ン膜をグラフォエピタキシャル成長させると好適であ
る。即ち、基板に段差を設け、段差を含む基板上に単結
晶シリコン膜をグラフォエピタキシャル成長させている
ので、高い電子／正孔移動度を有し、動作性に優れる単
結晶半導体膜を得ることができる。

【００４２】前記半導体膜が単結晶シリコンである場
合、少なくともシリコン膜形成領域に単結晶半導体と格
子整合の良い物質層を形成し、該物質層を含むシリコン
膜形成領域に単結晶シリコン膜をヘテロエピタキシャル
成長させるように構成すると好適である。これにより、
高い電子／正孔移動度を有し、動作性に優れる単結晶シ
リコン膜を得ることができる。

【００４３】このとき、前記単結晶シリコンと格子整合
の良い物質層は、サファイアまたはスピネル構造体また
はフッ化カルシウムを含む群より選ばれた、少なくとも
一種以上の物質よりなるように構成するとよい。

【００４４】また、上記課題は、請求項２１に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用して、基板に半導体膜を形成する半導体
膜形成方法であって、前記真空容器に少なくとも原料ガ
スを供給し、前記真空容器中に配置された前記基板と電
極との間にグロー放電開始電圧以下の電界を印加して、
前記基板上に、半導体膜と、絶縁膜と、を形成すること
を含む半導体膜および絶縁膜形成工程と、前記形成され
た半導体膜および絶縁膜にレーザーを照射し、前記形成
された半導体膜および絶縁膜をレーザーでアニールする
レーザーアニール工程と、該レーザーアニール工程の後
工程であって、水蒸気でアニールを行う水蒸気アニール
工程と、を備えることにより解決される。

【００４５】上記のように、基板と電極との間にグロー
放電開始電圧以下の電界を印加しているので、反応種に
対し、触媒体の触媒作用とその熱エネルギーに加えて上
記電圧による加速電界を与えることとなり、指向性の運
動エネルギーが大きくなって反応種を基板上に効率良く
導くことができると共に、基板上での泳動及び生成過程
の膜中での拡散が十分となる。従って、従来の触媒ＣＶ
Ｄ法に比べて、触媒体で生成された反応種の運動エネル
ギーおよび指向性を電界で独立してコントロールできる
ため、生成膜の基板との密着性向上、生成膜密度の向
上、生成膜均一性又は平滑性の向上、ビアホールなどへ
の埋め込み性とステップカバレージの向上、生成膜のス
トレスコントロール等が可能となり、成膜速度向上、原
料ガスの利用効率向上等による生産性向上、高品質膜が
実現する。また、基板温度を低温化できることから、低
歪点ガラスおよび耐熱性樹脂基板の採用が可能となり、
コストダウンを図ることができる。また、バイアス触媒
ＣＶＤを用いることにより、真空容器中に導入された原
料ガスを効率よく薄膜として形成することができる。

【００４６】また、半導体膜形成後に前記レーザーアニ
ール工程及び前記水蒸気アニール工程を行なうと、例え
ば半導体膜として、アモルファスシリコン膜または微結
晶シリコン膜の場合などは、レーザーアニール工程で大
きな粒径のポリシリコン膜を形成し、大きい移動度のポ
リシリコン膜の形成が可能となる。このように、半導体
膜形成工程の後で前記レーザーアニール工程及び前記水
蒸気アニール工程を行なうため、低温の加熱処理で効果
的に半導体膜の改質をはかることができる。

【００４７】このとき、前記半導体膜および絶縁膜形成
工程の前から、前記真空容器に水素を含むキャリアガス
を常時供給し、該供給されたキャリアガスで発生した活
性化水素イオンＨ^＊で前記基板上をクリーニングするク
リーニング工程を備え、前記クリーニング工程と、前記
半導体膜および絶縁膜形成工程とを行うと好適である。

【００４８】このように、半導体膜層を基板上へ形成す
るときに、水素を含むキャリアガスを常時供給している
ので、水素系キャリアガスから熱触媒体の熱分解および
触媒反応により発生した活性化水素イオンＨ^＊が、グロ
ー放電開始電圧以下の電界印加により効率よく基板に集
められ、基板表面を効率よくクリーニングし、基板上に
高品質の半導体膜を形成することができる。また、キャ
リアガスとしての水素ガスを供給し、また熱触媒体を加
熱して触媒作用が可能な状態にしておき、複数の膜を連
続成膜して、特定の膜、例えばシリコン膜とゲート絶縁
膜を連続成膜した場合などは、ゲートチャンネル部を低
ストレス，低コンタミとすることができる。さらに、水
素を含むキャリアガスが基板の成膜中に常時導入されて
いるので、熱触媒体を他のガスの影響から保護すること
になり熱触媒体の劣化を防ぐことが可能となる。また、
酸素の存在により酸化劣化し易い熱触媒体、例えば、表
面に高融点金属（タングステン、トリア含有タングステ
ン、タンタル、モリブデン、シリコン等）が裸出した熱
触媒体を用いた場合には、残留酸素により熱触媒体が酸
化劣化することを低減することができる。

【００４９】また、前記半導体膜および絶縁膜形成工程
の前から、前記真空容器に水素を含むキャリアガスを供
給し、該供給されたキャリアガスで発生した活性化水素
イオンＨ^＊で前記基板上をクリーニングするクリーニン
グ工程と、前記キャリアガスの供給を、前記半導体膜お
よび絶縁膜形成工程の前，途中，後の少なくとも一つで
増減する工程と、前記半導体膜および絶縁膜形成工程
と、を行うように構成してもよい。

【００５０】これにより、各種の成膜を行うとき、成膜
開始後所定時間経過した後に、キャリアガスの導入を低
減、または触媒体５の種類によっては停止させることが
できるので、真空容器において原料ガスの割合が高くな
り、基板への半導体膜形成が高速で行われ作業性を向上
させることが可能となる。また、基板へ半導体膜を形成
するときに、水素を含むキャリアガスを供給しているの
で、熱触媒体で発生した活性化水素イオンＨ^＊が基板表
面をクリーニングし、基板上に高品質の半導体膜を形成
することができる。さらに、キャリアガスとしての水素
ガスを供給し、また熱触媒体を加熱して触媒作用が可能
な状態にしておき、複数の膜を連続成膜して、特定の
膜、例えばシリコン膜とゲート絶縁膜を連続成膜した場
合などは、ゲートチャンネル部を低ストレス，低コンタ
ミとすることができる。

【００５１】また、各種の成膜を行うとき、半導体膜形
成工程の前，後でキャリアガスの導入を増加させること
ができるので、キャリアガスで発生した活性化水素イオ
ンＨ ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。また、キャリアガス
としての水素ガスを供給し、また熱触媒体を加熱して触
媒作用が可能な状態にしておき、複数の膜を連続成膜し
て、特定の膜、例えばシリコン膜とゲート絶縁膜を連続
成膜した場合などは、ゲートチャンネル部を低ストレ
ス，低コンタミとすることができる。さらに、水素を含
むキャリアガスが基板の成膜中に常時導入されているの
で、熱触媒体を他のガスの影響から保護することになり
熱触媒体の劣化を防ぐことが可能となる。

【００５２】また、バイアス触媒ＣＶＤで、ポリシリコ
ン膜を成膜する場合には、このポリシリコン膜中の酸
素，炭素，窒素それぞれの含有量は、少ないほどキャリ
ア（電子／正孔）の流れが良好になり、好ましい。例え
ば、少なくともキャリアチャンネル領域のポリシリコン
膜等の半導体膜中の酸素，炭素，窒素それぞれの含有量
は、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは
５×１０^１８ａｔｏｍｓ／ｃｍ^３以下であると好適であ
り、さらに水素含有量は０．０１原子％／ｃｍ^３以上で
あると好適であるが、本発明では、水素ガス導入によ
り、常に成膜中に、電界印加により効率よく活性化水素
イオンＨ^＊にさらされて、半導体膜の酸化やコンタミが
低減されるため、上記数値を達成することが可能とな
る。さらに、レーザーアニール処理を行った後にも、こ
の数値が維持されると好適であるが、本発明では、水素
ガスを導入すると共に電界印加しているため、レーザー
アニール処理後にもこの数値を達成することが可能とな
る。

【００５３】また、本発明では、水素ガス導入および電
界印加により、成膜中常に効率よく活性化水素イオンＨ
^＊にさらされているため、エピタキシャル成長等により
単結晶シリコン膜を成膜する場合にも、上記数値を達成
することが可能となる。さらに、本発明では、水素ガス
導入および電界印加により、成膜中常に効率よく活性化
水素イオンＨ^＊にさらされているため、アモルファスシ
リコン膜または微結晶シリコン膜を成膜し、これらの膜
をレーザーアニール処理して大粒径ポリシリコン膜を得
る場合にも、レーザーアニール処理後にもこの数値を達
成することが可能となる。上記数値は、特に、ＭＩＳＴ
ＦＴの場合、チャンネル領域となるポリシリコン膜のゲ
ート絶縁膜との界面において達成されることが望まれる
が、本発明によれば、特にポリシリコン膜のゲート絶縁
膜との界面の酸素含有量を上記数値とすることが可能と
なる。

【００５４】さらに、前記真空容器とは異なるレーザー
アニール装置内で前記レーザーアニール工程を行い、前
記真空容器とは異なる水蒸気アニール装置内で前記水蒸
気アニール工程を行うように構成しても好適である。

【００５５】前記真空容器内の成膜室で半導体膜および
絶縁膜形成工程を行い、前記真空容器内のレーザーアニ
ール室で前記レーザーアニール工程を行い、前記真空容
器内の水蒸気アニール室で前記水蒸気アニール工程を行
い、前記半導体膜および絶縁膜形成工程と前記レーザー
アニール工程と前記水蒸気アニール工程とを前記真空容
器内で連続して行うように構成してもよい。

【００５６】また、前記真空容器内の半導体膜成膜室で
半導体膜を形成し、前記真空容器内の絶縁膜成膜室で絶
縁膜を形成し、前記真空容器内のレーザーアニール室で
前記レーザーアニール工程を行い、前記真空容器内の水
蒸気アニール室で前記水蒸気アニール工程を行い、前記
半導体膜の形成と前記絶縁膜の形成と前記レーザーアニ
ール工程と前記水蒸気アニール工程とを前記真空容器内
で連続して行うように構成すると好適である。

【００５７】これらのように構成することにより、真空
装置内から取り出すことなく半導体膜の形成および絶縁
膜の形成およびレーザーアニール工程および水蒸気アニ
ール工程を連続して行うことができ、より簡易な工程で
薄膜半導体装置等を製造することが可能となる。

【００５８】前記前記半導体膜および絶縁膜形成工程で
は、前記半導体膜として、該半導体膜内の少なくともキ
ャリアチャンネル領域における酸素，炭素，窒素のそれ
ぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水
素濃度が０．０１原子％／ｃｍ^３以上である半導体膜を
形成し、前記水蒸気アニール工程では、前記半導体膜を
水蒸気アニールして、該半導体膜内の少なくともキャリ
アチャンネル領域における酸素，炭素，窒素のそれぞれ
の濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃
度が０．０１原子％／ｃｍ^３以上の半導体膜とし、前記
レーザーアニール工程では、前記半導体膜をレーザーア
ニールして、該半導体膜内の少なくともキャリアチャン
ネル領域における酸素，炭素，窒素のそれぞれの濃度が
１×１０ ^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
０１原子％／ｃｍ^３以上の半導体膜とすると好適であ
る。

【００５９】前記バイアス触媒ＣＶＤまたは高密度バイ
アス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイアス
常圧ＣＶＤとした場合における前記半導体膜形成工程ま
たは前記半導体膜および絶縁膜形成工程での前記半導体
膜として、該半導体膜内の少なくともキャリアチャンネ
ル領域における酸素，炭素，窒素のそれぞれの濃度が１
×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
１原子％／ｃｍ^３以上である半導体膜を形成し、前記水
蒸気アニール工程で、前記半導体膜を水蒸気アニールし
て、該半導体膜の少なくともキャリアチャンネル領域に
おける酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上の半導体膜とし、前記レーザーアニール
工程で、前記半導体膜をレーザーアニールして、該半導
体膜内の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。

【００６０】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００６１】上記のとき、前記バイアス触媒ＣＶＤまた
は高密度バイアス触媒ＣＶＤをバイアス減圧ＣＶＤまた
はバイアス常圧ＣＶＤとすると好適である。

【００６２】また、上記課題は、請求項３０に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してトップゲート型ＴＦＴを製造する製
造方法であって、真空容器に少なくとも原料ガスを供給
し、前記真空容器中に配置された前記基板と電極との間
にグロー放電開始電圧以下の電界を印加して、前記真空
容器中で、基板上に、保護膜と、半導体膜と、ゲート絶
縁膜と、を連続成膜して多結晶半導体膜とし、その後、
前記半導体膜をレーザーアニール処理し、次いで、ソー
ス／トップゲート／ドレイン電極を形成してなることに
より解決される。このように構成することにより、薄膜
半導体装置の性能を向上し、かつ製造を容易にすること
ができる。

【００６３】さらに、上記課題は、請求項３１に係る発
明によれば、バイアス触媒ＣＶＤまたは高密度バイアス
触媒ＣＶＤを利用してボトムゲート型ＴＦＴを製造する
製造方法であって、基板上にボトムゲート電極を形成
し、真空容器に少なくとも原料ガスを供給し、前記真空
容器中に配置された前記基板と電極との間にグロー放電
開始電圧以下の電界を印加して、前記真空容器中で、ボ
トムゲート電極上に保護膜と、ボトムゲート絶縁膜と、
半導体膜と、保護膜とを連続成膜し、その後で、前記半
導体膜をレーザーアニール処理して多結晶半導体膜と
し、次いで、ソース／ドレイン電極を形成してなること
により解決される。

【００６４】また、上記課題は、請求項３２に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してデュアルゲート型ＴＦＴを製造する
製造方法であって、基板上にボトムゲート電極を形成
し、真空容器に少なくとも原料ガスを供給し、前記真空
容器中に配置された前記基板と電極との間にグロー放電
開始電圧以下の電界を印加して、前記真空容器中で、ボ
トムゲート電極上に保護膜と、ボトムゲート絶縁膜と、
半導体膜と、トップゲート絶縁膜とを連続成膜し、その
後、前記半導体膜をレーザーアニール処理して多結晶半
導体膜とし、次いで、ソース／トップゲート／ドレイン
電極を形成してなることにより解決される。

【００６５】上記のとき、前記真空容器とは異なるレー
ザーアニール装置内で前記レーザーアニール処理を行う
と好適である。また、前記真空容器内の成膜室で前記半
導体膜および前記絶縁膜を成膜し、前記真空容器内のレ
ーザーアニール室で前記レーザーアニール処理を行い、
前記半導体膜および絶縁膜の成膜と前記レーザーアニー
ル処理とを前記真空容器内で連続して行うように構成し
てもよい。

【００６６】さらに、前記真空容器内の半導体膜成膜室
で前記半導体膜を成膜し、前記真空容器内の絶縁膜成膜
室で前記絶縁膜を形成し、前記真空容器内のレーザーア
ニール室で前記レーザーアニール処理を行い、前記半導
体膜の形成と前記絶縁膜の形成と前記レーザーアニール
処理とを前記真空容器内で連続して行うように構成する
と好適である。

【００６７】また、上記課題は、請求項３６に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してトップゲート型ＴＦＴを製造する製
造方法であって、真空容器に少なくとも原料ガスを供給
し、前記真空容器中に配置された前記基板と電極との間
にグロー放電開始電圧以下の電界を印加して、前記真空
容器中で、前記基板上に、保護膜と、半導体膜と、ゲー
ト絶縁膜と、を連続成膜し、その後、ソース／トップゲ
ート／ドレイン電極を形成し、次いで、低圧高温又は高
圧高温で、水蒸気アニール処理を行い、その後、前記ソ
ース／トップゲート／ドレイン電極のプラズマクリーニ
ング又はスパッタクリーニングを行うことにより解決さ
れる。

【００６８】また、上記課題は、請求項３７に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してボトムゲート型ＴＦＴを製造する製
造方法であって、基板上にボトムゲート電極を形成し、
真空容器に少なくとも原料ガスを供給し、前記真空容器
中に配置された前記基板と電極との間にグロー放電開始
電圧以下の電界を印加して、前記真空容器中で、ボトム
ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
体膜と、保護膜とを連続成膜し、その後、ソース／ドレ
イン電極を形成し、次いで、低圧高温又は高圧高温で、
水蒸気アニール処理を行い、その後、前記ボトムゲート
電極および前記ソース／ドレイン電極のプラズマクリー
ニング又はスパッタクリーニングを行うことにより解決
される。

【００６９】また、上記課題は、請求項３８に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してデュアルゲート型ＴＦＴを製造する
製造方法であって、基板上にボトムゲート電極を形成
し、真空容器に少なくとも原料ガスを供給し、前記真空
容器中に配置された前記基板と電極との間にグロー放電
開始電圧以下の電界を印加して、前記真空容器中で、ボ
トムゲート電極上に保護膜と、ボトムゲート絶縁膜と、
半導体膜と、トップゲート絶縁膜とを連続成膜し、その
後、ソース／トップゲート／ドレイン電極を形成し、次
いで、低圧高温又は高圧高温で、水蒸気アニール処理を
行い、その後、前記ボトムゲート電極および前記ソース
／トップゲート／ドレイン電極のプラズマクリーニング
又はスパッタクリーニングを行うことにより解決され
る。

【００７０】また、上記課題は、請求項３９に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してトップゲート型ＴＦＴを製造する製
造方法であって、真空容器に少なくとも原料ガスを供給
し、前記真空容器中に配置された前記基板と電極との間
にグロー放電開始電圧以下の電界を印加して、前記真空
容器中で、基板上に、保護膜と、半導体膜と、ゲート絶
縁膜と、を連続成膜し、その後、前記半導体膜をレーザ
ーアニール処理して多結晶半導体膜とし、次いでソース
／トップゲート／ドレイン電極を形成し、次いで低圧高
温又は高圧高温で、水蒸気アニール処理を行い、その
後、前記ソース／トップゲート／ドレイン電極のプラズ
マクリーニング又はスパッタクリーニングを行うことに
より解決される。

【００７１】また、上記課題は、請求項４０に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してボトムゲート型ＴＦＴを製造する製
造方法であって、基板上にボトムゲート電極を形成し、
真空容器に少なくとも原料ガスを供給し、前記真空容器
中に配置された前記基板と電極との間にグロー放電開始
電圧以下の電界を印加して、前記真空容器中で、ボトム
ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
体膜と、保護膜とを連続成膜し、その後で、前記半導体
膜をレーザーアニール処理して多結晶半導体膜とし、次
いでソース／ドレイン電極を形成し、次いで低圧高温又
は高圧高温で、水蒸気アニール処理を行い、その後、前
記ボトムゲート電極および前記ソース／ドレイン電極の
プラズマクリーニング又はスパッタクリーニングを行う
ことにより解決される。

【００７２】また、上記課題は、請求項４１に係る発明
によれば、バイアス触媒ＣＶＤまたは高密度バイアス触
媒ＣＶＤを利用してデュアルゲート型ＴＦＴを製造する
製造方法であって、基板上にボトムゲート電極を形成
し、真空容器に少なくとも原料ガスを供給し、前記真空
容器中に配置された前記基板と電極との間にグロー放電
開始電圧以下の電界を印加して、前記真空容器中で、ボ
トムゲート電極上に保護膜と、ボトムゲート絶縁膜と、
半導体膜と、トップゲート絶縁膜とを連続成膜し、その
後、前記半導体膜をレーザーアニール処理して多結晶半
導体膜とし、次いで、ソース／トップゲート／ドレイン
電極を形成し、次いで、低圧高温又は高圧高温で、水蒸
気アニール処理を行い、その後、前記ボトムゲート電極
と、前記ソース／トップゲート／ドレイン電極のプラズ
マクリーニング又はスパッタクリーニングを行うことに
より解決される。

【００７３】上記のとき、前記バイアス触媒ＣＶＤまた
は高密度バイアス触媒ＣＶＤを、バイアス減圧ＣＶＤま
たはバイアス常圧ＣＶＤとすると好適である。

【００７４】また、前記真空容器に水素を含むキャリア
ガスを常時供給し、該供給されたキャリアガスで発生し
た活性化水素イオンＨ^＊で前記基板上をクリーニングす
るクリーニング工程を備え、前記膜の成膜と前記クリー
ニング工程とを繰り返し、或いは前記クリーニング工程
の後で前記膜の成膜を繰り返すように構成すると好適で
ある。

【００７５】また、前記真空容器に水素を含むキャリア
ガスを供給し、該供給されたキャリアガスで発生した活
性化水素イオンＨ^＊で前記基板上をクリーニングするク
リーニング工程と、前記キャリアガスの供給を、前記膜
を形成する前，途中，後の少なくとも一つで増減する工
程と、前記膜の形成と、を行うように構成すると好適で
ある。

【００７６】

【発明の実施の形態】次に、本発明に係る半導体膜形成
方法及び薄膜半導体装置の製造方法について、好適な実
施の形態を図に基づいて説明する。なお、図１０乃至図
１６、図２１において、アルゴンをＡｒ、シリコンをＳ
ｉ、水素ガスをＨ_２、酸素ガスをＯ_２、窒素ガスを
Ｎ_２、アンモニアガスをＮＨ_３、シランガスをＳｉ
Ｈ_４、ヘリウムガスをＨｅ、ネオンガスをＮｅ、窒化シ
リコンをＳｉＮ、酸化シリコンをＳｉＯ_２と表す。本発
明は、バイアス触媒ＣＶＤまたは高密度バイアス触媒Ｃ
ＶＤを利用して、基板１０に半導体膜を形成する半導体
膜形成方法である。

【００７７】バイアス触媒ＣＶＤとは、電界を印加して
触媒ＣＶＤを行う方法である。バイアス触媒ＣＶＤで
は、触媒ＣＶＤ法に基づいて、水素系キャリアガスとシ
ランガス等の原料ガスとからなる反応ガスを加熱された
タングステン等の触媒体に接触させ、これによって生成
したラジカルな堆積種又はその前駆体及び活性化水素イ
オンＨ^＊にグロー放電開始電圧以下の電界を作用させて
指向性の運動エネルギーを与え、基板上に多結晶シリコ
ン等の所定の膜を気相成長させる。前記ラジカルな堆積
種又はその前駆体及び活性化水素イオンＨ^＊は、基板と
対向電極との間にグロー放電開始電圧以下の直流電圧，
または直流電圧に交流電圧を重畳させた電圧等を印加す
ることにより、基板の側へ指向される。

【００７８】触媒ＣＶＤ（Ｃａｔａｌｙｔｉｃ ＣＶ
Ｄ，ＣＡＴ−ＣＶＤ）とは、例えば、特開昭６３−４０
３１４号公報などに開示されている方法である。触媒Ｃ
ＶＤ法は、熱触媒体による触媒反応または熱分解反応に
よって、高エネルギーをもつシリコン原子又は原子の集
団を形成し、絶縁基板上に堆積させるので、通常の熱Ｃ
ＶＤ法における堆積可能温度より著しく低い低温の領域
でシリコン膜を堆積させることができる。

【００７９】また、高密度触媒ＣＶＤは、高密度プラズ
マＣＶＤと触媒ＣＶＤを適宜組み合わせたものである。
この高密度プラズマＣＶＤは、プラズマＣＶＤのうち、
１０^−３Ｐａレベルの低圧下で、マイクロ波により高密
度としたプラズマ中で原料ガスの活性化を行わせて行う
ものである。高密度プラズマＣＶＤ装置としては、基本
的に本明細書に記載の装置を用いることができるが、マ
イクロ波（２．４５ＧＨｚ程度）を用いるＥＣＲ（Ｅｌ
ｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｃ
ｅ）、ＲＦ（１３．５６ＭＨｚ）を用いるＩＣＰ（Ｉｎ
ｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍ
ａ）、ヘリコン波プラズマ等を使用し、高密度のプラズ
マをチャンバ内で発生させる。このため、高真空が要求
されるので真空ポンプにターボ分子ポンプを使用し、基
板側から高いバイアス電圧を印加し、この冷却のために
静電チャックと冷却手段（例えばＨｅ）を用いる。

【００８０】本発明で用いる高密度バイアス触媒ＣＶＤ
は、マイクロ波によりプラズマを高密度とするものであ
る。高密度バイアス触媒ＣＶＤを行う装置について簡単
に説明する。高密度バイアス触媒ＣＶＤ装置は、真空容
器内に電極と基板が平行に配置され、この真空容器の側
壁，すなわち電極および基板に対し垂直である壁に、導
波管が設置される。この導波管は、上記側壁に対し垂直
に伸びており、この導波管には、マグネトロンが設けら
れる。高密度バイアス触媒ＣＶＤでは、この導波管でマ
イクロ波プラズマが発生するように構成されている。こ
のように構成しているため、サセプタと電極との間に電
界を印加してプラズマを発生させるために基板にプラズ
マの影響が及ぶＲＦプラズマＣＶＤ等とは異なり、高密
度バイアス触媒ＣＶＤでは、導波管で発生したプラズマ
が真空容器の壁に当たって弱まり、基板は、マイクロ波
プラズマによるダメージを受けにくくなる。また、導波
管を、真空容器の側壁の電極と基板の間の位置に設けた
場合には、電極と基板との間の熱触媒体によって、プラ
ズマが基板に到達することが低減され、基板は、マイク
ロ波プラズマによるダメージを受けにくくなる。真空容
器の側壁の電極の外側で、基板から遠い位置に設けた場
合には、熱触媒体と、電極とによって、プラズマが基板
に到達することが低減され、基板は、マイクロ波プラズ
マによるダメージを受けにくくなる。

【００８１】本発明では、真空容器１に少なくとも原料
ガスを供給し、真空容器中１に配置された基板１０と電
極３ａとの間にグロー放電開始電圧以下の電界を印加し
て、前記基板上に半導体膜を形成することを含む半導体
膜形成工程と、この形成された半導体膜にレーザーを照
射し、形成された半導体膜をレーザーでアニールするレ
ーザーアニール工程と、を備える。半導体膜は、例えば
アモルファス半導体膜，微結晶半導体膜，多結晶半導体
膜である。このように、基板１０と電極３ａとの間にグ
ロー放電開始電圧以下の電界を印加しているので、反応
種に対し、触媒体５の触媒作用とその熱エネルギーに加
えて上記電圧による加速電界を与えることとなり、指向
性の運動エネルギーが大きくなって基板上に効率良く導
けると共に、基板上での泳動及び生成過程の膜中での拡
散が十分となる。従って、従来の触媒体ＣＶＤ法に比べ
て、触媒体５で生成された反応種の運動エネルギーおよ
び指向性を電界で独立してコントロールできるため、生
成膜の基板１０との密着性が向上し、生成膜密度が向上
し、生成膜の均一性，平滑性が向上する。また、ビアホ
ールなどへの埋め込み性およびステップカバレージが向
上し、生成膜のストレスコントロール等が可能となり、
高品質膜が実現する。また、基板温度を低温化できるこ
とから、低歪点ガラスおよび耐熱性樹脂基板の採用が可
能となり、コストダウンを図ることができる。

【００８２】基板１０と電極３ａとの間には、グロー放
電開始電圧以下の直流電圧，または直流電圧に交流電圧
を重畳させた電圧を印加する。この交流電圧は、１ＭＨ
ｚより大きく１０００ＭＨｚ以下である周波数の高周波
電圧及び１ＭＨｚ以下の低周波電圧のうち少なくとも一
方である。また、絶対値がグロー放電開始電圧以下であ
る高周波交流電圧のみ、又は絶対値がグロー放電開始電
圧以下である低周波交流電圧のみ、又は該低周波交流電
圧に前記高周波交流電圧を重畳させた電圧または直流電
圧に低周波交流電圧と高周波交流電圧を重畳させた電圧
を印加するように構成してもよい。なお、電圧は、成膜
中に全体の電圧または構成要素それぞれの電圧を可変し
てもよい。但し、それぞれの電圧の絶対値が、いずれも
グロー放電開始電圧以下の範囲内になるようにする。

【００８３】また、成膜時又は成膜中に前記触媒体の触
媒作用で反応ガスからイオン等の反応種が発生し、これ
により基板がチャージアップして膜又はデバイスの性能
を劣化させることがある。これを防止するために、前記
反応種に帯電防止用の荷電粒子（電子ビーム又はプロト
ンなど、特に電子ビーム）を照射してイオンを中和する
ことが望ましい。即ち、前記サセプタの近傍に荷電粒子
照射手段が設置されているのがよい。

【００８４】なお、本発明において、成膜直後のシリコ
ン系膜を下記のように定義する。アモルファスシリコン
膜は、水素含有のアモルファス構造のシリコン（ａ−Ｓ
ｉ：Ｈ）の膜とする。微結晶シリコン膜とは、アモルフ
ァスシリコンを含有する微結晶シリコン｛ｎｃ−Ｓｉ
（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎの
略）｝が集合する膜とする。ポリシリコン膜とは、アモ
ルファスシリコンと微結晶シリコン（ｎｃ−Ｓｉ）を含
有する比較的小さい粒径のポリシリコン｛μｃ−Ｓｉ
（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ
の略）｝が集合する膜とする。単結晶シリコン膜とは、
亜粒界や転位を含有する単結晶も含む単結晶シリコン膜
とする。レーザー光の吸収が大きく溶融しやすいアモル
ファス構造シリコンと結晶成長のシード（種）のｎｃ−
Ｓｉおよびμｃ−Ｓｉがうまく組み合わさって、エキシ
マレーザーアニール等のレーザーアニール処理により再
結晶化が促進され、大きな粒径のポリシリコン膜が形成
される点に、本発明の特徴がある。

【００８５】レーザーアニール工程は、半導体膜形成工
程の後でなく、半導体膜と絶縁膜とを形成した後に行っ
てもよい。絶縁膜は、例えば酸化シリコン膜、窒化シリ
コン膜、酸窒化シリコン膜のいずれか１種以上、又はそ
の複合膜である。

【００８６】このように、薄膜をレーザーでアニール処
理するように構成しているので、膜のみが瞬時に熱せら
れ、基板１０への熱の影響が及びにくくなり、基板１０
の変形を起こすことなく、アモルファスシリコンまたは
微結晶シリコン薄膜を結晶化でき、又キャリア不純物の
活性化もでき、例えば移動度の大きい薄膜に変えること
ができる。しかも、この結晶化、活性化は基板１０全体
を高温にすることなく、低温で行うことができる。ま
た、薄膜半導体装置の性能を向上し、かつ製造を容易に
するものである。

【００８７】このとき、レーザーアニール効果を高める
ために、基板１０を２００℃以上〜５００℃未満に加熱
して、形成された膜を、ビーム形状が、ラインビームま
たはエリアビームであるエキシマレーザーまたはアルゴ
ンレーザー等のレーザーでアニールしてもよい。

【００８８】また、アモルファスシリコンは、レーザー
光の光エネルギー吸収が高いため、ポリシリコン膜は、
シリコンイオン等を注入して結晶成長のシード（種）を
注入すると同時に、アモルファスシリコン化することに
より、大粒径ポリシリコン膜とすることがより容易とな
る。このシリコンイオン等の注入は、たとえば、必要に
応じて、２０〜３０ｋｅＶで１〜２Ｅ１５ａｔｏｍｓ／
ｃｍ^２のシリコンイオン（ＳｉＦ_４）を注入した後に、
レーザーアニール処理を行うことにより行うことができ
る。このように構成すると、ポリシリコンはレーザーア
ニールで溶解しにくいので、レーザーアニールで溶解し
易いアモルファスシリコンとした後にレーザーアニール
処理すると、大きな粒径のポリシリコンが形成され、移
動度向上が可能となる。

【００８９】熱触媒体５は、熱触媒体５の融点未満の温
度であって、８００℃以上２０００℃以下の温度に加熱
するとよい。このとき、基板１０の温度を２００℃以上
５００℃以下の温度にするとよい。

【００９０】このように、熱触媒体５を加熱することに
より、真空容器１内に導入された水素ガスから活性化水
素イオンＨ^＊が発生するため、基板表面をクリーニング
することができる。例えば、酸化シリコン膜とポリシリ
コン膜が形成される際には、これらの薄膜の界面にアモ
ルファスシリコンの遷移層が形成されず、高品質な薄膜
層を形成することが可能となる。また、加熱した熱触媒
体５を用いることにより、原料ガスの大部分を薄膜とし
て形成することができ、効率よく原料ガスを利用して薄
膜を形成することができ、コストダウンが可能となる。
熱触媒体５は、タングステン、トリア含有タングステ
ン、白金、モリブデン、パラジュウム、金属蒸着セラミ
ックス、シリコン、アルミナ、炭化ケイ素よりなる群か
ら選ばれた少なくとも一種の材料よりなる。

【００９１】また、前記基板１０は、シリコン、ゲルマ
ニウム、シリコンゲルマニウム、シリコンカーバイト、
ガリウムひ素、ガリウムアルミニウムひ素、ガリウム
燐、インジュウム燐、セレン化亜鉛、硫化カドミウム、
石英ガラス、ほうけい酸ガラス、アルミノけい酸ガラ
ス、耐熱性樹脂を含む半導体または絶縁性の材料から選
ばれたものとするとよい。

【００９２】本発明では、半導体膜形成工程の前から、
真空容器１に水素を含むキャリアガスを常時供給し、こ
の供給されたキャリアガスで発生した活性化水素イオン
Ｈ^＊で基板１０上をクリーニングするクリーニング工程
を行う。そして、このクリーニング工程と、この半導体
膜形成工程とを行う。

【００９３】このように、基板１０へ薄膜を形成すると
きに、水素を含むキャリアガスを供給するので、供給さ
れたキャリアガスの一部は活性化水素イオンＨ^＊となっ
て、この活性化水素イオンＨ^＊が基板表面をクリーニン
グし、基板１０上に高品質の薄膜を形成することができ
る。そして、キャリアガスとしての水素ガスを供給し、
熱触媒体５を加熱して触媒作用が可能な状態にし、少な
くともシリコン膜とゲート絶縁膜を連続成膜すること
で、ゲートチャンネル部を低ストレス，低コンタミ，低
界面準位とし、特性を向上することが可能となる。ま
た、本発明に係る半導体膜形成方法を用いて薄膜半導体
装置を製造する場合には、薄膜半導体装置の性能を向上
し、かつ製造を容易にするものである。

【００９４】ここで、「連続成膜」することについて述
べたが、本明細書中において、「連続成膜」には、次の
３通りがある。まず、成膜装置１内で、ゲート絶縁膜と
半導体膜とを、連続して成膜する場合であり、ここで述
べた意味である。次に、絶縁膜を、ＳｉＮ−ＳｉＯＮ−
ＳｉＯ_２等の傾斜複合膜として成膜する場合である。さ
らに、異なる絶縁膜を連続して成膜する場合である。

【００９５】また、半導体膜形成工程の前から、真空容
器１に水素を含むキャリアガスを供給し、この供給され
たキャリアガスで発生した活性化水素イオンＨ^＊で基板
１０上をクリーニングするクリーニング工程と、キャリ
アガスの供給を、前記半導体膜形成工程の前，途中，後
の少なくとも一つで増減する工程と、前記半導体膜形成
工程と、を行うこともできる。クリーニングされた基板
１０には、真空容器１中に少なくとも原料ガスを導入す
ることにより薄膜が形成されるが、このとき、例えば、
図３の一点鎖線で示すように、前記キャリアガスの供給
を途中で低減することにより、真空容器１中での原料ガ
スの割合が高くなり、高速で薄膜形成を行うことが可能
となる。また、熱触媒体５として酸化劣化しない熱触媒
体５を使用した場合には、図１３乃至図１５の実線で示
すように、半導体膜形成工程の途中で真空容器１内への
キャリアガスの供給を停止することもできる。すなわ
ち、熱触媒体５が、酸素の存在下でも酸化劣化しない熱
触媒体である場合には、水素ガスの供給を止めても、残
留酸素により熱触媒体５が酸化劣化，断線等しない。酸
化劣化しない熱触媒体とは、例えば、高融点金属（タン
グステン、トリア含有タングステン、タンタル、モリブ
デン、シリコン等）をセラミックスコーティングまたは
炭化ケイ素コーティングしたもの又は表面を酸化又は窒
化させたシリコン等である。

【００９６】さらに、各種の成膜を行うとき、例えば、
図３の点線で示すように、半導体膜形成工程の前，後で
キャリアガスの導入を増加させることにより、成膜前後
に、熱触媒体５により、活性化水素イオンＨ^＊を大量に
発生させ、クリーニング、膜ストレス低減等を促進させ
ることができる。

【００９７】本発明では、真空容器１内で半導体膜およ
び絶縁膜を形成し、真空容器１外のレーザーアニール装
置内でレーザーアニール工程を行う。このとき、半導体
膜および絶縁膜は、シングルチャンバ或いはマルチチャ
ンバからなる真空容器１のいずれによっても形成するこ
とができる。ただし、真空容器１内に、成膜室４６と、
レーザーアニール室４４とを設けるように構成しても良
い。真空容器１内の成膜室４６で半導体膜形成工程を行
い、レーザーアニール室４４でレーザーアニール工程を
行い、半導体膜形成工程とレーザーアニール工程とを前
記真空容器内で連続して行う。このとき、成膜室４６と
は別に真空装置１内に絶縁膜成膜室４７を設け、この絶
縁膜成膜室４７内で絶縁膜を成膜してもよい。

【００９８】また、半導体膜と絶縁膜を同じ成膜室４３
内で形成することもできる。半導体膜を成膜する成膜室
４３で、レーザーでアニールされた半導体膜上に絶縁膜
を成膜し、半導体膜形成工程とレーザーアニール工程と
絶縁膜の成膜とを真空容器１内で連続して行う。

【００９９】本発明では、真空容器１に少なくとも原料
ガスを供給して基板１０上に、半導体膜と、絶縁膜と、
を形成することを含む半導体膜および絶縁膜形成工程
と、形成された半導体膜および絶縁膜を水蒸気でアニー
ルする水蒸気アニール工程と、を備えるようにすること
もできる。

【０１００】水蒸気アニール工程では、分圧が１×１０
^２Ｐａ以上飽和蒸気圧以下である水蒸気を含む雰囲気中
で、１０秒以上２０時間以下の時間、常温以上４００℃
以下の温度に加熱することにより形成された膜を水蒸気
でアニールする。このとき、酸素、窒素、水素、又は一
酸化窒素又は二酸化炭素のいずれか１種類以上の気体を
含み、前記いずれか１種類以上の気体の分圧が、１×１
０^２Ｐａ以上１×１０ ^６Ｐａ以下である雰囲気で水蒸気
アニールを行う。このように、水蒸気を含む低圧〜高圧
の雰囲気内におけるアニールを行うため、低温の加熱処
理で効果的に半導体膜と絶縁膜との界面特性および絶縁
膜の改質をはかることができる。

【０１０１】本発明では、真空容器１内で半導体膜を形
成し、真空容器１外の水蒸気アニール装置内で水蒸気ア
ニール工程を行う。ただし、真空容器１内に、成膜室４
３と、水蒸気アニール室４５とを設けるように構成して
も良い。真空容器１内の成膜室４３で半導体膜および絶
縁膜形成工程を行い、水蒸気アニール室４５で水蒸気ア
ニール工程を行い、半導体膜および絶縁膜形成工程と水
蒸気アニール工程とを真空容器１内で連続して行う。

【０１０２】また、成膜室４６とは別に真空装置１内に
絶縁膜成膜室４７を設け、この絶縁膜成膜室４７内で絶
縁膜を成膜してもよい。このとき、真空容器１内の半導
体膜成膜室４６で半導体膜を形成し、真空容器１内の絶
縁膜成膜室４７で絶縁膜を形成し、真空容器１内の水蒸
気アニール室４５で水蒸気アニール工程を行い、半導体
膜の形成と絶縁膜の形成と水蒸気アニール工程とを真空
容器内で連続して行う。

【０１０３】本発明では、上記半導体膜として単結晶シ
リコンを形成することもできる。半導体膜が単結晶シリ
コンである場合、少なくともシリコン膜形成領域に段差
を形成し、この段差を含むシリコン膜形成領域に単結晶
シリコン膜をグラフォエピタキシャル成長させる。即
ち、基板に段差を設け、段差を含む基板上に単結晶シリ
コン膜をグラフォエピタキシャル成長させているので、
高い電子／正孔移動度を有し、動作性に優れる単結晶シ
リコン膜を得ることができる。本発明において単結晶に
は、亜粒界や転位を含有する単結晶も含む。また、単結
晶シリコンのみでなく、単結晶ガリウム・砒素，単結晶
シリコン・ゲルマニウム等の化合物半導体もエピタキシ
ャル成長させることができることは当然である。

【０１０４】また、半導体膜が単結晶シリコンである場
合、少なくともシリコン膜形成領域に単結晶シリコンと
格子整合の良い物質層を形成し、物質層を含むシリコン
膜形成領域に単結晶シリコン膜をヘテロエピタキシャル
成長させることもできる。即ち基板に単結晶シリコンと
格子整合の良い物質層を形成し、この物質層を含む基板
上に単結晶シリコン膜をヘテロエピタキシャル成長させ
ているので、高い電子／正孔移動度を有し、動作性に優
れる単結晶シリコン膜を得ることができる。この単結晶
シリコンと格子整合の良い物質層は、サファイアまたは
スピネル構造体またはフッ化カルシウムを含む群より選
ばれた少なくとも一種以上の物質とする。

【０１０５】また、本発明では、半導体膜および絶縁膜
形成工程と、レーザーアニール工程と、レーザーアニー
ル工程の後工程としての水蒸気アニール工程と、プラズ
マまたはスパッタリングによりクリーニングするクリー
ニング工程と、を備えるようにすることもできる。

【０１０６】本発明では、真空容器１内で半導体膜およ
び絶縁膜を形成し、真空容器１外のレーザーアニール装
置内でレーザーアニール工程を、真空容器１外の水蒸気
アニール装置内で水蒸気アニール工程を行う。ただし、
真空容器１内に、成膜室４３と、レーザーアニール室４
４と、水蒸気アニール室４５と、を設けるように構成し
ても良い。真空容器１内の成膜室４３で半導体膜および
絶縁膜形成工程を行い、真空容器１内のレーザーアニー
ル室４４でレーザーアニール工程を行い、真空容器１内
の水蒸気アニール室４５で水蒸気アニール工程を行い、
半導体膜形成工程とレーザーアニール工程と水蒸気アニ
ール工程とを真空容器１内で連続して行う。

【０１０７】また、成膜室４６とは別に真空装置１内に
絶縁膜成膜室４７を設け、この絶縁膜成膜室４７内で絶
縁膜を成膜することもできる。真空容器１内の半導体膜
成膜室４６で半導体膜を形成し、真空容器１内のレーザ
ーアニール室４４でレーザーアニール工程を行い、真空
容器１内の絶縁膜成膜室４７で絶縁膜を形成し、真空容
器１内の水蒸気アニール室４５で水蒸気アニール工程を
行い、半導体膜の形成とレーザーアニール工程と絶縁膜
の形成と水蒸気アニール工程とを真空容器１内で連続し
て行う。

【０１０８】本発明に係る半導体膜形成方法は、バイア
ス触媒ＣＶＤまたは高密度バイアス触媒ＣＶＤだけでな
く、バイアス減圧ＣＶＤまたはバイアス常圧ＣＶＤで行
うこともできる。バイアス減圧ＣＶＤ、バイアス常圧Ｃ
ＶＤとは、電界を印加して減圧ＣＶＤ、常圧ＣＶＤを行
う方法である。常圧ＣＶＤとは、ＮＰＣＶＤ（Ｎｏｒｍ
ａｌ Ｐｒｅｓｓｕｒｅ ＣＶＤ）とも呼ばれ、真空装
置を用いずに常圧で行うＣＶＤである。高周波または赤
外線により基板を直接加熱する点に特徴があり、Ｃｏｌ
ｄ Ｗａｌｌ形の容器を用いる。また、減圧ＣＶＤと
は、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）
とも呼ばれ、１０〜１０^３Ｐａ程度に減圧して行うＣＶ
Ｄ法である。基板を抵抗加熱により加熱する点に特徴が
あり、Ｈｏｔ Ｗａｌｌ形の容器を用いる。常圧ＣＶ
Ｄ、減圧ＣＶＤは、基板を数百℃以上の高温に加熱して
薄膜を形成する点で、プラズマＣＶＤ、触媒ＣＶＤ等と
異なる。

【０１０９】本発明では、半導体膜形成工程または半導
体膜および絶縁膜形成工程で形成された直後の半導体膜
が、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜となるようにする。ま
た、レーザーアニール工程，水蒸気アニール工程でアニ
ールされた後の半導体膜も、少なくともキャリアチャン
ネル領域における酸素，炭素，窒素のそれぞれの濃度が
１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
０１原子％／ｃｍ ^３以上となるようにする。

【０１１０】また、本発明に係る薄膜半導体装置の製造
方法は、バイアス触媒ＣＶＤまたは高密度バイアス触媒
ＣＶＤを利用してトップゲート型ＴＦＴを製造する方法
である。真空容器１に少なくとも原料ガスを供給して、
真空容器１中で、基板１０上に、保護膜と、半導体膜
と、ゲート絶縁膜と、を連続成膜する。その後、この半
導体膜をレーザーアニール処理し、次いで、ソース／ト
ップゲート／ドレイン電極を形成する。

【０１１１】また、本発明に係る薄膜半導体装置の製造
方法は、バイアス触媒ＣＶＤまたは高密度バイアス触媒
ＣＶＤを利用してボトムゲート型ＴＦＴを製造する方法
である。基板１０上にボトムゲート電極を形成し、真空
容器１に少なくとも原料ガスを供給して、真空容器１中
で、ボトムゲート電極上に保護膜と、ボトムゲート絶縁
膜と、半導体膜と、保護膜とを連続成膜し、その後で、
前記半導体膜をレーザーアニール処理して多結晶半導体
膜とし、次いで、ソース／ドレイン電極を形成する。

【０１１２】また、本発明に係る薄膜半導体装置の製造
方法は、バイアス触媒ＣＶＤまたは高密度バイアス触媒
ＣＶＤを利用してデュアルゲート型ＴＦＴを製造する方
法である。基板１０上にボトムゲート電極を形成し、真
空容器１に少なくとも原料ガスを供給して、真空容器１
中で、ボトムゲート電極上に保護膜と、ボトムゲート絶
縁膜と、半導体膜と、トップゲート絶縁膜とを連続成膜
し、その後、前記半導体膜をレーザーアニール処理して
多結晶半導体膜とし、次いで、ソース／トップゲート／
ドレイン電極を形成する。

【０１１３】このとき、水素ガスとモノシランガスとア
ンモニアガスとからなる原料ガスを前記真空容器内に供
給して窒化シリコン膜を形成することができる。また、
水素ガスとモノシランガスとヘリウム希釈の酸素ガスと
からなる原料ガスを前記真空容器内に供給して酸化シリ
コン膜を形成することができる。さらに、水素ガスと、
シランガスと、からなる原料ガスを前記真空容器内に供
給して、アモルファスシリコン膜または微結晶シリコン
膜またはポリシリコン膜を形成することができる。この
とき、前記モノシランガスに、リンまたは砒素またはア
ンチモンを混入してＮ型不純物キャリア濃度のアモルフ
ァスシリコン膜または微結晶シリコン膜またはポリシリ
コン膜を形成するとよい。また、前記モノシランガスま
たは前記シランガスに、ボロンを混入してＰ型不純物キ
ャリア濃度のアモルファスシリコン膜または微結晶シリ
コン膜またはポリシリコン膜を形成するとよい。

【０１１４】上記薄膜半導体装置の製造方法では、半導
体膜及び絶縁膜を形成した後にレーザーアニール処理し
ているが、その後で電極形成し、その後に水蒸気アニー
ル処理および電極のプラズマクリーニング及びスパッタ
クリーニングを行うようにすることもできる。また、レ
ーザーアニール処理を行わずに、電極形成後に水蒸気ア
ニール処理および電極のプラズマクリーニング及びスパ
ッタクリーニングを行うようにすることもできる。

【０１１５】本発明に係る薄膜形成方法及び薄膜半導体
装置の製造方法によれば、シリコン半導体装置、シリコ
ン半導体集積回路装置、シリコン−ゲルマニウム半導体
装置、シリコン−ゲルマニウム半導体集積回路装置、化
合物半導体装置、化合物半導体集積回路装置、炭化ケイ
素半導体装置、炭化ケイ素半導体集積回路装置、液晶表
示装置、有機／無機エレクトロルミネセンス表示装置、
フィールドエミッションディスプレイ装置、プラズマデ
ィスプレイパネル（ＰＤＰ）装置、発光ポリマー表示装
置、発光ダイオード表示装置、ＣＣＤエリア／リニアセ
ンサ装置、ＭＯＳセンサ装置、高誘電率膜および強誘電
体メモリー装置、太陽電池等を製造することができる。

【０１１６】トップゲート型のみならず、ボトムゲート
及びデュアルゲート型ＴＦＴでも高い電子／正孔移動度
のポリシリコン膜または単結晶シリコン膜が得られる為
に、この高性能のポリシリコン膜半導体または単結晶シ
リコン膜半導体を使用した高速・高電流密度の半導体装
置、電気光学装置、更に高効率の太陽電池装置等の製造
が可能となる。本発明における他の詳細な事項、作用・
効果等は、次述する実施例においてより明確になるであ
ろう。

【０１１７】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。なお、以下に説明する部材，配置等は本発明を
限定するものでなく、本発明の趣旨の範囲内で種々改変
することができるものである。図１は、本発明で用いる
薄膜形成装置Ｓの一実施例を示す概略図である。

【０１１８】＜ＤＣバイアス触媒ＣＶＤ法とその装置＞
本例では、触媒ＣＶＤ法に基づいて、水素系キャリアガ
スとシランガス等の原料ガスとからなる反応ガスを加熱
されたタングステン等の触媒体に接触させ、これによっ
て生成したラジカルな堆積種又はその前駆体及びラジカ
ル水素イオンにグロー放電開始電圧以下の電界を作用さ
せて運動エネルギーを与え、基板上に多結晶シリコン等
の所定の膜を気相成長させるに際し、基板と対向電極と
の間にグロー放電開始電圧以下の直流電圧（パッシェン
の法則で決まる直流電圧、例えば、１ｋＶ以下の電圧）
を印加し、前記ラジカルな堆積種又はその前駆体及びラ
ジカル水素イオンを基板の側へ指向させる。以下、本例
のＣＶＤ法をＤＣバイアス触媒ＣＶＤ法と称する。本例
のＤＣバイアス触媒ＣＶＤ法は、図１〜図３に示す如き
成膜装置を用いて実施される。

【０１１９】この成膜装置（ＤＣバイアス触媒ＣＶＤ装
置）によれば、水素系キャリアガスと水素化ケイ素（例
えばモノシラン）等の原料ガス４０（及び必要に応じて
Ｂ_２Ｈ_６やＰＨ_３などのドーピングガスも含む。）で構
成される反応ガスは、供給導管６１からガスシャワーヘ
ッド３ａの供給口４３を通して成膜装置１へ導入され
る。成膜装置１の内部には、ガラス等の基板１０を支持
するためのサセプタ２と、耐熱性の良い（望ましくは熱
触媒体５と同じか或いはそれ以上の融点を有する材質
の）ガスシャワーヘッド３ａと、コイル状のタングステ
ン等の熱触媒体５と、更には開閉可能なシャッター６７
とがそれぞれ配されている。なお、サセプタ２と成膜装
置１との間には磁気シール７２が施されている。また、
成膜装置１は前工程を行なう前室７３に後続され、ター
ボ分子ポンプ７４等でバルブ７５を介して排気される。

【０１２０】そして、基板１０はサセプタ２内のヒータ
２ｂ等の加熱手段で加熱され、また熱触媒体５は例えば
抵抗線として融点以下（特に８００〜２０００℃、タン
グステンの場合は約１６００〜１７００℃）に加熱され
て活性化される。熱触媒体５の両端子は直流又は交流の
触媒体電源６８に接続され、この電源からの通電により
所定温度に加熱される。また、ガスシャワーヘッド３ａ
は加速電極として、導管６１を介して可変の直流電源
（１ｋＶ以下、例えば５００Ｖ）６９の正極側に接続さ
れ、負極側のサセプタ２（従って、基板１０）との間に
１ｋＶ以下の直流バイアス電圧が印加されるようになっ
ている。

【０１２１】このＤＣバイアス触媒ＣＶＤ法を実施する
には、成膜装置１内の真空度を１０ ^−４〜１０^−６Ｐａ
とし、例えば水素系キャリアガス１００〜２００ＳＣＣ
Ｍ（Ｓｔａｎｄａｒｄ ｃｃ ｐｅｒ ｍｉｎｕｔｅ：
以下、同様）を供給して、触媒体５を所定温度に加熱し
て活性化した後に、水素化ケイ素（例えばモノシラン）
ガス１〜２０ＳＣＣＭ（及び必要に応じてＢ_２Ｈ_６や、
ＰＨ_３等のドーピングガスも適量含む。）からなる反応
ガス４０を供給導管６１からガスシャワーヘッド３ａの
供給口４３を通して導入して、ガス圧を１０〜１０^−１
Ｐａ、例えば１Ｐａとする。ここで、水素系キャリアガ
スは、水素、水素+アルゴン、水素＋ヘリウム、水素＋
ネオン、水素＋キセノン、水素＋クリプトン等の、水素
に不活性ガスを適量混合させたガスであれば、いずれで
もよい（以下、同様）。尚、原料ガスの種類によって
は、必ずしも水素系キャリアガスは必要ではない。即
ち、水素系キャリアガスなしでシランのみの触媒反応で
ポリＳｉを成膜する方法（Ｈｏｔ Ｗｉｒｅ法と称され
ている。）が知られており、この方法にも本発明が適用
可能なためである。

【０１２２】反応ガス４０の少なくとも一部は熱触媒体
５と接触して触媒的に分解し、触媒分解反応または熱分
解反応によって、高エネルギーをもつシリコン等のイオ
ン、ラジカル等の反応種の集団（即ち、堆積種又はその
前駆体及びラジカル水素イオン）を形成する。こうして
生成したイオン、ラジカル等の反応種７０にグロー放電
開始電圧（約１ｋＶ）以下、例えば５００Ｖの直流電源
６９による直流電界を作用させて運動エネルギーを与
え、基板１０の側へ指向させて、室温〜５５０℃（例え
ば２００〜３００℃）に保持された基板１０上に多結晶
シリコン等の所定の膜を気相成長させる。

【０１２３】こうして、プラズマを発生することなく、
反応種に対し、熱触媒体５の触媒作用とその熱エネルギ
ーに直流電界による加速エネルギーを加えた指向性の運
動エネルギーを与えるので、反応ガスを効率良く反応種
に変えて、直流電界により基板１０上に均一に熱ＣＶＤ
法で堆積することができる。この堆積種５６は基板１０
上で泳動し、薄膜中で拡散するので、緻密でステップカ
バレージの良い平坦かつ均一な薄膜を形成できる。

【０１２４】従って、本実施の形態によるＤＣバイアス
触媒ＣＶＤは、従来の触媒ＣＶＤのコントロールファク
タである基板温度、触媒体温度、ガス圧（反応ガス流
量）、原料ガス種類等に比べ、独立した任意の直流電界
で薄膜生成をコントロールすることを追加するのが特長
である。このため、生成膜の基板との密着性をはじめ、
生成膜密度、生成膜均一性又は平滑性、ビアホールなど
への埋め込み性とステップカバレージを向上させ、基板
温度を一層低温化し、生成膜のストレスコントロール等
が可能となり、高品質膜（例えばバルクに近い物性のシ
リコン膜や金属膜）が得られる。しかも、熱触媒体５で
生成された反応種を直流電界で独立してコントロール
し、効率良く基板上に堆積できるので、反応ガスの利用
効率が高く、生成速度を早め、生産性向上と反応ガス削
減によるコストダウンを図れる。

【０１２５】また、基板温度を低温化しても堆積種の運
動エネルギーが大きいために、目的とする良質の膜が得
られることから、基板温度を上記のように更に低温化で
き、大型で安価な絶縁基板（ほうけい酸ガラス、アルミ
ノけい酸ガラス等のガラス基板、ポリイミド等の耐熱性
樹脂基板等）を使用でき、この点でもコストダウンが可
能となる。しかも、上記した反応種の加速のための電極
として、反応ガス供給用のガスシャワーヘッド３ａを兼
用できるので、構造が簡略となる。

【０１２６】また、勿論のことであるが、プラズマの発
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法に比
べ、はるかにシンプルで安価な装置が実現する。

【０１２７】この場合、減圧下（例えば１０^−１〜１Ｐ
ａ）又は常圧下で操作を行なえるが、減圧タイプよりも
常圧タイプの方がよりシンプルで安価な装置が実現す
る。そして、常圧タイプでも上記の電界を加えるので、
密度、均一性、密着性のよい高品質膜が得られる。この
場合も、減圧タイプよりも常圧タイプの方がスループッ
トが大であり、生産性が高く、コストダウンが可能であ
る。

【０１２８】減圧タイプの場合は、直流電圧はガス圧
（反応ガス流量）や原料ガス種類等によって左右される
が、いずれにしても、グロー放電開始電圧以下の任意の
電圧に調整する必要がある。常圧タイプの場合は、放電
はしないが、原料ガス及び反応種の流れが膜厚及び膜質
に悪影響を及ぼさないように、基板上に排ガス流が接し
ないように排気を調整することが望ましい。なお、本例
では、図１に示すように、基板１をシャワーヘッド４２
の上方に配したが、図４に示すように、基板１０をシャ
ワーヘッド３ａの下方に配してもよい。

【０１２９】また、本発明の特徴は、触媒ＣＶＤ法によ
り薄膜を形成する際に、電界を印加する点にある。本発
明では、触媒ＣＶＤ法により薄膜を形成する際に、グロ
ー放電開始電圧以下の直流電圧（即ち、パッシェンの法
則により決まるプラズマ発生電圧以下、例えば１ｋＶ以
下、数１０Ｖ以上）を印加し、前記反応種を前記基板１
０の側へ指向させて、効率よく堆積させる。

【０１３０】前記電界として、グロー放電開始電圧以下
であって直流電圧（ＤＣ）に交流電圧を重畳させた電圧
（即ち、パッシェンの法則により決まるプラズマ発生電
圧以下、例えば１ｋＶ以下、数１０Ｖ以上）を印加して
もよい。このようにすると、直流電圧に重畳させた交流
電圧により微妙な電界変化での指向性の運動エネルギー
を反応種に与えることができるため、上記した作用効果
に加えて、複雑な形状を有する基板１０表面（凹凸段差
や高アスペクト比のビアホール等）にステップカバレー
ジが良く、均一で密着性及び密度の高い膜を形成でき
る。これと同様の作用効果は、前記電界を形成する電圧
（但し、その絶対値はグロー放電開始電圧以下であ
る。）として、高周波交流電圧のみ、又は低周波交流電
圧のみ、又は低周波交流電圧に高周波交流電圧を重畳さ
せた電圧を印加するときにも得られる。

【０１３１】上記の場合、前記交流電圧を高周波電圧
（ＲＦ）及び／又は低周波電圧（ＡＣ）としてよいが、
高周波電圧の周波数を１ＭＨｚより大きく１０００ＭＨ
ｚ以下である周波数、低周波電圧の周波数を１ＭＨｚ以
下とするのがよい。

【０１３２】前記交流電圧を高周波電圧（ＲＦ）とする
ＲＦ／ＤＣバイアス触媒ＣＶＤ法について、説明する。 ＜ＲＦ／ＤＣバイアス触媒ＣＶＤ法とその装置＞本例で
は、触媒ＣＶＤ法に基づいて、水素系キャリアガスとシ
ランガス等の原料ガスから成る反応ガスを加熱されたタ
ングステン等の触媒体に接触させ、これによって生成し
たラジカルな堆積種又はその前駆体及びラジカル水素イ
オンにグロー放電開始電圧以下の電界を作用させて運動
エネルギーを与え、絶縁基板上に多結晶シリコン等の所
定の膜を気相成長させるに際し、基板と対向電極との間
にグロー放電開始電圧以下であって直流電圧に高周波電
圧を重畳させた電圧（パッシェンの法則で決まる電圧
で、例えば１ｋＶ以下の電圧）を印加し、前記ラジカル
な堆積種又はその前駆体及びラジカル水素イオンを基板
の側へ指向させると共に、微妙な電界変化での運動エネ
ルギーを与えるようにしてもよい。以下、このＣＶＤ法
を、ＲＦ／ＤＣバイアス触媒ＣＶＤ法と称する。

【０１３３】このＲＦ／ＤＣバイアス触媒ＣＶＤ法は、
図５に示す如き成膜装置を用いて実施される。ガスシャ
ワーヘッド３ａは加速電極として、導管６１からロウパ
ス（高周波）フィルタ１１３を介して可変の直流電源
（１ｋＶ以下、例えば５００Ｖ）６９の正極側に接続さ
れ、また整合回路１１４を介して高周波電源１１５（１
００〜２００Ｖ_ｐ−ｐ及び１〜１００ＭＨｚ、例えば１
５０Ｖ_ｐ−ｐ、１３．５６ＭＨｚ）に接続され、サセプ
タ２（従って、基板１０）との間に１ｋＶ以下の高周波
電圧重畳の直流バイアス電圧が印加されるようになって
いる。その他のＲＦ／ＤＣバイアス触媒ＣＶＤ法とその
装置の構成は、既に説明したＤＣバイアス触媒ＣＶＤ法
とその装置の構成と同様である。

【０１３４】前記交流電圧を高周波電圧（ＲＦ）とする
ＡＣ／ＤＣバイアス触媒ＣＶＤ法について、説明する。 ＜ＡＣ／ＤＣバイアス触媒ＣＶＤ法とその装置＞本例で
は、触媒ＣＶＤ法に基づいて、水素系キャリアガスとシ
ランガス等の原料ガスから成る反応ガスを加熱されたタ
ングステン等の触媒体に接触させ、これによって生成し
たラジカルな堆積種又はその前駆体及びラジカル水素イ
オンにグロー放電開始電圧以下の電界を作用させて運動
エネルギーを与え、絶縁基板上に多結晶シリコン等の所
定の膜を気相成長させるに際し、基板と対向電極との間
にグロー放電開始電圧以下であって直流電圧に低周波電
圧を重畳させた電圧（パッシェンの法則で決まる電圧
で、例えば１ｋＶ以下の電圧）を印加し、前記ラジカル
な堆積種又はその前駆体及びラジカル水素イオンを基板
の側へ指向させると共に、電界変化での運動エネルギー
を与えるようにしてもよい。以下、このＣＶＤ法をＡＣ
／ＤＣバイアス触媒ＣＶＤ法と称する。

【０１３５】このＡＣ／ＤＣバイアス触媒ＣＶＤ法は、
図６に示す如き成膜装置を用いて実施される。シャワー
ヘッド３ａは加速電極として、導管６１を介して（上述
のロウパスフィルタ１１３は省略可）可変の直流電源
（１ｋＶ以下、例えば５００Ｖ）６９の正極側に接続さ
れ、また整合回路１１４を介して低周波電源１２５（１
００〜２００Ｖ_Ｐ−Ｐ及び１ＭＨｚ以下、例えば１５０
Ｖ_Ｐ−Ｐ、２６ｋＨｚ）に接続され、サセプタ２（従っ
て、基板１０）との間に１ｋＶ以下の低周波電圧重畳の
直流バイアス電圧が印加されるようになっている。

【０１３６】また、電界印加は、図７に示すように、加
速電極３ａに電源の正極側を、サセプタ２（基板１０）
に負極側（又はアース電位）を印加する方法（Ａ）、又
は加速電極３ａをアース電位とし、サセプタ２（基板１
０）に負極側を印加する方法（Ｂ）のいずれでもよい。
これは、装置構造、電源の種類、バイアス効果等に応じ
て決めればよい。

【０１３７】また、前記基板１０又は前記サセプタ２と
前記反応ガス供給手段との間に前記熱触媒体と前記電界
印加用の電極とを設置してもよい。この電極は高耐熱性
材料、例えば熱触媒体と同じか、またはそれ以上の融点
をもつ材料で形成されるのが望ましい。

【０１３８】前記熱触媒体又は前記電界印加用の電極３
ａはコイル状、ワイヤー状、メッシュ状又は多孔板状に
形成してよく、またガス流に沿って複数個又は復数枚配
設してよい。例えば、電極３ａの形状を、図８（Ａ）の
多孔板状、図８（Ｂ）のメッシュ状とすることができ
る。これによってガス流を効果的に形成しつつ、触媒体
とガスとの接触面積を増大させ、触媒反応を十分に生ぜ
しめることができる。ガス流に沿って複数個又は復数枚
配設する場合は、互いに同じ材質又は互いに異なる材質
の触媒体又は電極３ａとしてもよい。又、複数個又は複
数枚配設した触媒体のそれぞれに互いに異なる電界、例
えばＤＣとＡＣ／ＤＣ、ＤＣとＲＦ／ＤＣ、ＡＣ／ＤＣ
とＲＦ／ＤＣを印加して、独立してコントロールしても
よい。

【０１３９】また、成膜時又は成膜中に前記触媒体の触
媒作用で反応ガスからイオン等の反応種が発生し、これ
により基板がチャージアップして膜又はデバイスの性能
を劣化させることがある。これを防止するために、前記
反応種に帯電防止用の荷電粒子（電子ビーム又はプロト
ンなど、特に電子ビーム）を照射してイオンを中和する
ことが望ましい。即ち、サセプタ２の近傍に、荷電粒子
照射手段が設置されているのがよい。

【０１４０】例えば、ＲＦ／ＤＣバイアス触媒ＣＶＤ法
及びその装置において、図９に示すように、基板１０又
はサセプタ２の近傍に荷電粒子又はイオン（例えばエレ
クトロン）シャワー１００を配設するとよい。

【０１４１】本発明の特徴の一つは、バイアス触媒ＣＶ
Ｄ用の熱触媒体５を利用して成膜を行う他、チャンバ内
に水素系キャリアガスを導入して、界面欠陥低減のため
の表面処理を行う点にも存する。この点を、以下に詳説
する。上述したバイアス触媒ＣＶＤ法において、導入す
るガスの種類を変えてやると、基板の表面を改質したり
クリーニングしたりする表面処理を行うことができる。
このように、基板表面を処理した後に成膜を行うと、界
面欠陥の極めて少ない良質な成膜を行うことが可能とな
る。

【０１４２】本例では、基板１０の表面に改質及びクリ
ーニングを施すために、ガスシャワーヘッド３ａからキ
ャリアガスとしての水素系ガスを導入する。水素系ガス
としては、水素ガス或いは水素ガスに不活性ガスである
アルゴン，ヘリウム，ネオンを含めたもの等があるが、
本実施態様では水素ガスのみを用いた例で説明する。水
素ガスは熱触媒体５との接触分解反応により活性化さ
れ、この活性化水素イオンＨ^＊によって基板表面の自然
酸化膜や水分，汚れを除去するクリーニングが行える。
また、活性化水素イオンＨ^＊により、熱触媒体５の酸化
を防ぎ、熱触媒体５の劣化を防止することができる。こ
のとき、電界を印加することによって、活性化水素イオ
ンＨ^＊によるクリーニング作用が効率的なものになる。

【０１４３】本発明の特徴の一つは、バイアス触媒ＣＶ
Ｄにより半導体膜，絶縁膜を形成する場合において、上
記キャリアガス及び原料ガスの導入時間及びタイミング
により、所望の品質及び速度で成膜を行うことができる
点にある。以下、図１０乃至図１５を参照して、図１の
装置におけるキャリアガス及び原料ガスの導入方法につ
いて説明する。なお、図１０乃至図１５では、一例とし
て、基板上に保護膜用の窒化シリコン膜及び酸化シリコ
ン膜、ポリシリコン膜、ゲート絶縁膜用の酸化シリコン
膜を形成する場合について説明する。

【０１４４】図１０乃至図１２に示すガス導入形態は、
前提として、キャリアガスとしての水素ガスを、成膜装
置１内に一定量連続して導入するものである。先ず、図
１０に示すガス導入形態について説明する。図１０で
は、各種の成膜を行う前に、その都度、基板１０の表面
をクリーニングする場合が示されており、この場合のキ
ャリアガスとしての水素ガス及び原料ガスの導入形態が
示されている。

【０１４５】まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで排気するとともに、サセプタ２に内蔵されたヒー
タ２ａを動作させて基板１０を所定温度まで加熱する。

【０１４６】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスの一部は、熱触媒体５による接触分解
反応および触媒反応により活性化水素イオンＨ^＊とな
り、電界印加により効率よく基板表面に到達して、基板
１０の表面クリーニングを行う。

【０１４７】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。グロー放電開
始電圧以下の直流電圧（即ち、パッシェンの法則により
決まるプラズマ発生電圧以下、例えば１ｋＶ以下、数１
０Ｖ以上）をサセプタ２とガスシャワーヘッド３ａとの
間に印加する。これによって、熱触媒体５の熱分解反応
および触媒反応により第１の原料ガスから形成された高
エネルギーの反応種の集団が、前記基板１０の側へ指向
される。前記反応種の集団が、基板１０に到達し、第１
の薄膜として窒化シリコン膜の形成が基板表面に作成さ
れる。

【０１４８】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスの排出後、所定時間経過した後
に、第２の原料ガスが導入される。このとき、水素ガス
は引き続き成膜装置１内に導入されている。したがっ
て、活性化水素イオンＨ^＊により、第１の膜が形成され
た基板表面の水や酸素等の分子付着が除去され、界面準
位を低減させることができる。

【０１４９】上記のように、活性化水素イオンＨ^＊によ
り第１の膜が形成された基板表面がクリーニングされた
後で、第２の原料ガス（モノシラン１５ＳＣＣＭ及びヘ
リウム希釈酸素１〜２ＳＣＣＭ）を導入する。グロー放
電開始電圧以下の直流電圧（例えば１ｋＶ以下、数１０
Ｖ以上）をサセプタ２とガスシャワーヘッド３ａとの間
に印加する。これによって、熱触媒体５の熱分解反応お
よび触媒反応により第２の原料ガスから形成された高エ
ネルギーの反応種の集団が、前記基板１０の側へ指向さ
れる。前記反応種の集団が、基板１０に到達し、酸化シ
リコン膜が基板１０表面に作成される。

【０１５０】その後、第２の原料ガスの導入を停止し
て、処理容器１内から第２の原料ガスを排気する。第２
の原料ガスの排気後、常時導入されている水素ガスによ
る活性化水素イオンＨ^＊により酸化シリコン膜が形成さ
れた基板表面がクリーニングされた後で、第３の原料ガ
ス（モノシラン１５ＳＣＣＭ）を導入する。グロー放電
開始電圧以下の直流電圧（例えば１ｋＶ以下、数１０Ｖ
以上）をサセプタ２とガスシャワーヘッド３ａとの間に
印加する。これによって、熱触媒体５の熱分解反応およ
び触媒反応により第３の原料ガスから形成された高エネ
ルギーの反応種の集団が、前記基板１０の側へ指向され
る。前記反応種の集団が、基板１０に到達し、ポリシリ
コン膜が基板１０表面に作成される。

【０１５１】前記工程と同様に、その後第３の原料ガス
の導入を停止して、成膜装置１内から第３の原料ガスを
排出する。第３の原料ガスの排気後、引き続き導入され
ている水素ガスによる活性化水素イオンＨ^＊により半導
体膜が形成された基板表面がクリーニングされた後で、
第４の原料ガス（モノシラン１５ＳＣＣＭ及びヘリウム
希釈酸素１〜２ＳＣＣＭ）を導入する。グロー放電開始
電圧以下の直流電圧（例えば１ｋＶ以下、数１０Ｖ以
上）をサセプタ２とガスシャワーヘッド３ａとの間に印
加する。これによって、熱触媒体５の熱分解反応および
触媒反応により第４の原料ガスから形成された高エネル
ギーの反応種の集団が、前記基板１０の側へ指向され
る。前記反応種の集団が、基板１０に到達し、酸化シリ
コン膜が基板表面に作成される。

【０１５２】このように、図１０に示すガスの導入方法
によれば、各種の成膜後、所定時間において活性化水素
イオンＨ^＊により基板１０の表面をクリーニングするの
で、基板上に高品質の半導体膜を形成することが可能と
なる。また、常に成膜装置１内に水素ガスを導入してい
るので、熱触媒体５の酸化劣化を防止することができ
る。

【０１５３】次に、図１１に示すように、最初に基板表
面を所定時間クリーニングし、その後は各種の原料ガス
を連続して導入し、成膜を行う場合について説明する。
まず、不図示のゲートバルブを通して成膜装置１内に基
板１０を搬入し、サセプタ２に載置する。次いで、排気
系１ａを動作させて成膜装置１内を所定圧力まで排気す
るとともに、サセプタ２に内蔵されたヒータ２ａを動作
させて基板１０を所定温度まで加熱する。

【０１５４】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスのうち一部は、熱触媒体５による接触
分解反応により活性化水素イオンＨ^＊となり、基板表面
に到達して、基板１０の表面クリーニングを行う。

【０１５５】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。グロー放電開
始電圧以下の直流電圧（例えば１ｋＶ以下、数１０Ｖ以
上）をサセプタ２とガスシャワーヘッド３ａとの間に印
加する。これによって、熱触媒体５の熱分解反応および
触媒反応により第１の原料ガスから形成された高エネル
ギーの反応種の集団が、前記基板１０の側へ指向され
る。前記反応種の集団が、基板１０に到達し、第１の窒
化シリコン膜が基板１０の表面に作成される。

【０１５６】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスの排出後、間を置かずに、第２の
原料ガス（モノシラン１５ＳＣＣＭ及びヘリウム希釈酸
素１〜２ＳＣＣＭ）が導入される。酸化シリコン膜の形
成と、第２の原料ガスの排気後は、同様に、間を置かず
に第３の原料ガスが導入され、次いで第４の原料ガスが
導入される。このように連続で成膜するため、より速く
各成膜工程に移行し、成膜を行うことができる。なお、
このときも水素ガスは引き続き成膜装置１内に導入され
ている。このため熱触媒体の酸化による劣化を防止する
ことができる。

【０１５７】なお、上記ガス導入方法において、少なく
ともポリシリコン膜の成膜前に、活性化水素イオンＨ^＊
による表面のクリーニングを行うことにより、確実に高
品質なポリシリコン膜を得ることが可能となり、好適で
ある。

【０１５８】さらに、図１２に示すように、傾斜接合膜
を形成する場合の水素ガス及び原料ガスの導入形態につ
いて説明する。まず、不図示のゲートバルブを通して成
膜装置１内に基板１０を搬入し、サセプタ２に載置す
る。次いで、排気系１ａを動作させて成膜装置１内を所
定圧力まで排気するとともに、サセプタ２に内蔵された
ヒータ２ａを動作させて基板１０を所定温度まで加熱す
る。

【０１５９】そして、ガス導入系３を動作させて、ま
ず、水素ガスを成膜装置１内に導入する。導入された水
素ガスは、熱触媒体５による接触分解反応により活性化
水素イオンＨ^＊となり、基板表面に到達して、基板１０
の表面クリーニングを行う。

【０１６０】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。グロー放電開
始電圧以下の直流電圧（例えば１ｋＶ以下、数１０Ｖ以
上）をサセプタ２とガスシャワーヘッド３ａとの間に印
加する。これによって、熱触媒体５の熱分解反応および
触媒反応により第１の原料ガスから形成された高エネル
ギーの反応種の集団が、前記基板１０の側へ指向され
る。前記反応種の集団が、基板１０に到達し、第１の窒
化シリコン膜が基板表面に作成される。

【０１６１】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスが完全に排出される前に、第２の
原料ガス（モノシラン１５ＳＣＣＭ及びヘリウム希釈酸
素１〜２ＳＣＣＭ）が導入される。このように、第１の
原料ガスの導入量を徐々に減少させるとともに、第２の
原料ガスの導入量を徐々に増加させることにより、成膜
装置１内には、所定時間、第１の原料ガスと第２の原料
ガスが占有率を変えながら混在することになる。このよ
うにして、第１の薄膜と、第２の薄膜との境界が明確に
分割されていない、いわゆる傾斜接合の膜，例えば、窒
化シリコン−酸窒化シリコン−酸化シリコンの膜にする
ことができる。但し、ＭＯＳＴＦＴ特性が悪くなるの
で、ゲート絶縁膜の酸化シリコン膜とシリコン膜（ポリ
シリコン，単結晶シリコン，アモルファスシリコン，微
結晶シリコン等）は傾斜接合としない。なお、このとき
も水素ガスは、引き続き成膜装置１内に導入されてい
る。このため熱触媒体の酸化による劣化を防止すること
ができる。

【０１６２】上記のように、活性化水素イオンＨ^＊を常
時発生させ、基板１０の表面が常にクリーニングされる
ように構成されているので、酸化シリコン膜とポリシリ
コン膜の界面にアモルファスシリコンの遷移層が形成さ
れず、高品質な半導体膜層を形成することが可能とな
る。

【０１６３】また、必要に応じて、成膜する前に活性化
水素イオンＨ^＊で基板１０の表面を常時クリーニングし
て、表面改質処理するので、基板１０の表面の水や酸素
等の分子付着が除去されて界面準位が低減し、それぞれ
の膜間のストレスが低く、高品質の薄膜（窒化シリコン
膜、酸化シリコン膜、ポリシリコン膜等）とすることが
可能となる。特に、ゲート絶縁膜とポリシリコン膜を連
続的に成膜する際に、活性化水素イオンＨ^＊にさらす処
理を行なうと、水素アニール効果により、界面準位密度
の低い半導体−絶縁体接合構造の高品質半導体装置を製
造することが可能となる。

【０１６４】次に、図１３乃至図１５に示すガス導入形
態について説明する。図１３乃至図１５に示すガス導入
形態は、キャリアガスとしての水素ガスを、途中で停止
し、または低減させることにより、高速に被膜を形成す
るものである。先ず、図１３に示すガス導入形態につい
て説明する。図１３では、各種の成膜を行う前に、その
都度、基板１０の表面をクリーニングする場合を示し、
この場合のキャリアガスとしての水素ガス及び原料ガス
の導入形態を示している。

【０１６５】まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで下げるとともに、サセプタ２に内蔵されたヒータ
２ａを動作させて、基板１０を所定温度まで加熱する。

【０１６６】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、一部が熱触媒体５による接触分解
反応により活性化水素イオンＨ^＊となり、基板表面に到
達して、基板１０の表面クリーニングを行う。

【０１６７】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。グロー放電開
始電圧以下の直流電圧（例えば１ｋＶ以下、数１０Ｖ以
上）をサセプタ２とガスシャワーヘッド３ａとの間に印
加する。これによって、熱触媒体５の熱分解反応および
触媒反応により第１の原料ガスから形成された高エネル
ギーの反応種の集団が、前記基板１０の側へ指向され
る。前記反応種の集団が、基板１０に到達し、第１の薄
膜として窒化シリコン膜の形成が基板表面において開始
される。

【０１６８】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により、成膜装置１内では第１の原料ガスの割合が高く
なるため、基板１０上で窒化シリコン膜の形成速度が高
速となる。第１の薄膜の形成が終わったら、第１の原料
ガスの導入を停止して、成膜装置１内から第１の原料ガ
スを排出する。

【０１６９】成膜装置１から第１の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、第１の薄膜
が形成された基板１０の表面の水や酸素等の分子付着を
除去し、界面準位を低減させる。水素ガスのみを所定時
間導入した後に、第２の原料ガス（モノシラン１５ＳＣ
ＣＭ及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入す
る。グロー放電開始電圧以下の直流電圧（例えば１ｋＶ
以下、数１０Ｖ以上）をサセプタ２とガスシャワーヘッ
ド３ａとの間に印加する。これによって、熱触媒体５の
熱分解反応および触媒反応により第２の原料ガスから形
成された高エネルギーの反応種の集団が、前記基板１０
の側へ指向される。前記反応種の集団が、基板１０に到
達し、酸化シリコン膜の形成が基板表面において開始さ
れる。

【０１７０】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第２の原料ガスの割合が高くな
るため、基板１０上で酸化シリコン膜の形成速度が高速
となる。酸化シリコン膜の形成が終わったら、第２の原
料ガスの導入を停止して、成膜装置１内から第２の原料
ガスを排出する。

【０１７１】成膜装置１から第２の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、絶縁膜が形
成された基板１０の表面の水や酸素等の分子付着を除去
し、界面準位を低減させる。水素ガスのみを所定時間導
入した後に、第３の原料ガス（モノシラン１５ＳＣＣ
Ｍ）を導入する。グロー放電開始電圧以下の直流電圧
（例えば１ｋＶ以下、数１０Ｖ以上）をサセプタ２とガ
スシャワーヘッド３ａとの間に印加する。これによっ
て、熱触媒体５の熱分解反応および触媒反応により第３
の原料ガスから形成された高エネルギーの反応種の集団
が、前記基板１０の側へ指向される。前記反応種の集団
が、基板１０に到達し、半導体膜としてのポリシリコン
膜の形成が基板表面において開始される。

【０１７２】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第３の原料ガスの割合が高くな
るため、基板１０上で半導体膜の形成速度が高速とな
る。半導体膜の形成が終わったら、第３の原料ガスの導
入を停止して、成膜装置１内から第３の原料ガスを排出
する。

【０１７３】成膜装置１から第３の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、第３の薄膜
が形成された基板表面の水や酸素等の分子付着を除去
し、界面準位を低減させる。水素ガスのみを所定時間導
入した後に、第４の原料ガス（モノシラン１５ＳＣＣＭ
及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入する。グ
ロー放電開始電圧以下の直流電圧（例えば１ｋＶ以下、
数１０Ｖ以上）をサセプタ２とガスシャワーヘッド３ａ
との間に印加する。これによって、熱触媒体５の熱分解
反応および触媒反応により第４の原料ガスから形成され
た高エネルギーの反応種の集団が、前記基板１０の側へ
指向される。前記反応種の集団が、基板１０に到達し、
酸化シリコン膜の形成が基板１０の表面において開始さ
れる。

【０１７４】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第４の原料ガスの割合が高くな
るため、基板１０上で酸化シリコン膜の形成速度が高速
となる。第４の薄膜の形成が終わったら、第４の原料ガ
スの導入を停止して、成膜装置１内から第４の原料ガス
を排出する。

【０１７５】このように、図１３に示すガスの導入方法
によれば、各種の成膜後、所定時間において活性化水素
イオンＨ^＊により基板１０の表面をクリーニングするの
で、基板１０上に高品質の半導体膜および絶縁膜を形成
することが可能となる。また、各薄膜形成工程それぞれ
において、水素ガスの導入を低減または停止し原料ガス
濃度を高くしているので、基板１０への薄膜形成を高速
で行うことができ、作業性を向上させることが可能とな
る。

【０１７６】次に、図１４に示すように、最初に基板１
０の表面を所定時間クリーニングし、その後は各種の原
料ガスを連続して導入し、成膜を行う場合について説明
する。まず、不図示のゲートバルブを通して成膜装置１
内に基板１０を搬入し、サセプタ２に載置する。次い
で、排気系１ａを動作させて成膜装置１内を所定圧力ま
で下げるとともに、サセプタ２に内蔵されたヒータ２ａ
を動作させて基板１０を所定温度まで加熱する。

【０１７７】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、熱触媒体５による接触分解反応に
より活性化水素イオンＨ^＊となり、基板１０の表面に到
達して、基板１０の表面クリーニングを行う。

【０１７８】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。グロー放電開
始電圧以下の直流電圧（例えば１ｋＶ以下、数１０Ｖ以
上）をサセプタ２とガスシャワーヘッド３ａとの間に印
加する。これによって、熱触媒体５の熱分解反応および
触媒反応により第１の原料ガスから形成された高エネル
ギーの反応種の集団が、前記基板１０の側へ指向され
る。前記反応種の集団が、基板１０に到達し、窒化シリ
コン膜の形成が基板表面において開始される。

【０１７９】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第１の原料ガスの割合が高くな
るため、基板１０上で窒化シリコン膜の形成速度が高速
となる。窒化シリコン膜の形成が終わったら、第１の原
料ガスの導入を停止して、成膜装置１内から第１の原料
ガスを排出する。

【０１８０】本例では、第１の原料ガスの排出後、間を
置かずに、水素ガス及び第２の原料ガス（モノシラン１
５ＳＣＣＭ及びヘリウム希釈酸素１〜２ＳＣＣＭ）が導
入される。同様に第２の原料ガスの排気後は、間を置か
ずに第３の原料ガス（モノシランガス１５ＳＣＣＭ）が
導入され、次いで第４の原料ガス（モノシラン１５ＳＣ
ＣＭ及びヘリウム希釈酸素１〜２ＳＣＣＭ）が導入され
る。このように連続で成膜するため、より速く各成膜工
程に移行し、成膜を行うことができる。

【０１８１】なお、上記ガス導入方法において、少なく
ともポリシリコン膜の成膜前に、活性化水素イオンＨ^＊
による表面クリーニングを行うことにより、確実に高品
質なポリシリコン膜を得ることが可能となり、好適であ
る。

【０１８２】さらに、図１５に示すように、傾斜接合膜
を形成する場合の水素ガス及び原料ガスの導入形態につ
いて説明する。まず、不図示のゲートバルブを通して成
膜装置１内に基板１０を搬入し、サセプタ２に載置す
る。次いで、排気系１ａを動作させて成膜装置１内を所
定圧力まで下げるとともに、サセプタ２に内蔵されたヒ
ータ２ａを動作させて基板１０を所定温度まで加熱す
る。

【０１８３】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、熱触媒体５による接触分解反応に
より活性化水素イオンＨ^＊となり、基板１０の表面に到
達して、基板１０の表面クリーニングを行う。

【０１８４】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。グロー放電開
始電圧以下の直流電圧（例えば１ｋＶ以下、数１０Ｖ以
上）をサセプタ２とガスシャワーヘッド３ａとの間に印
加する。これによって、熱触媒体５の熱分解反応および
触媒反応により第１の原料ガスから形成された高エネル
ギーの反応種の集団が、前記基板１０の側へ指向され
る。前記反応種の集団が、基板１０に到達し、第１の薄
膜として窒化シリコン膜の形成が基板１０の表面におい
て開始される。

【０１８５】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第１の原料ガスの割合が高くな
るため、基板１０上で薄膜の形成速度が高速となる。窒
化シリコン膜の形成が終わったら、第１の原料ガスの導
入を停止して、成膜装置１内から第１の原料ガスを排出
する。

【０１８６】本例では、第１の原料ガスが完全に排出さ
れる前に、第２の原料ガス（モノシラン１５ＳＣＣＭ及
びヘリウム希釈酸素１〜２ＳＣＣＭ）が導入され、電界
が印加される。このように、第１の原料ガスの導入量を
徐々に減少させるとともに、第２の原料ガスの導入量を
徐々に増加させることにより、成膜装置１内には、所定
時間、第１の原料ガスと第２の原料ガスが占有率を変え
ながら混在することになる。このようにして、窒化シリ
コン膜と、酸化シリコン膜との境界が明確に分割されて
いない、いわゆる傾斜接合の絶縁膜，例えば、窒化シリ
コン−酸窒化シリコン−酸化シリコンの膜にすることが
できる。次に、第３の原料ガス（モノシランガス１５Ｓ
ＣＣＭ）、第２の原料ガスと同じ第４の原料ガス（モノ
シラン１５ＳＣＣＭ及びヘリウム希釈酸素１〜２ＳＣＣ
Ｍ）を導入し、電界を印加して連続膜を成膜する。絶縁
膜を傾斜接合により積層することにより、膜間のストレ
スを低減させることができ、さらに、半導体膜を連続成
膜することにより、より高品質な半導体−絶縁体接合構
造の半導体装置を製造することが可能となる。

【０１８７】なお、上記ガス導入方法において、少なく
ともポリシリコン膜の成膜前に、活性化水素イオンＨ^＊
による表面のクリーニングを行うことにより、確実に高
品質なポリシリコン膜を得ることが可能となり、好適で
ある。

【０１８８】上記のように、基板１０に絶縁膜または半
導体膜を形成するときに、少なくとも成膜前に活性化水
素イオンＨ^＊でクリーニングさせ、原料ガスを供給して
成膜を開始し、所定膜厚後に水素キャリアガスを低減、
またはカットして、絶縁膜または半導体膜を高速で成膜
するので、生産性が高く、コストダウンを実現すること
が可能となる。

【０１８９】また、成膜する前に活性化水素イオンＨ^＊
で基板１０の表面を常時クリーニングして、表面改質処
理するので、基板表面の水や酸素等の分子付着が除去さ
れて界面準位が低減し、それぞれの膜間のストレスが低
く、高品質の成膜（窒化シリコン膜、酸化シリコン膜、
酸窒化シリコン膜、ポリシリコン膜等）とすることが可
能となる。特に、ゲート絶縁膜とポリシリコン膜を連続
的に成膜する際に、活性化水素イオンＨ^＊にさらす処理
を行なうと、水素アニール効果により、界面準位密度の
低い半導体−絶縁体接合構造の高品質半導体装置を製造
することが可能となる。なお、水素キャリアガスをカッ
トした場合でもモノシランの触媒分解反応により高いエ
ネルギーのシリコン原子と同時に活性化水素イオンＨ^＊
が発生しているので、熱触媒体５が酸化劣化することは
少ない。

【０１９０】図１６に、上記ガス導入を可能にするため
の、ガス供給系３の構成を詳細に示す。ガス供給系３で
は、キャリアガスとしての水素ガス、及び各種の原料ガ
スの供給源から、手動バルブ３ｃ及び自動バルブ３ｄを
開閉させることにより、状況に応じて、所定のガスを成
膜装置１内に導くように構成されている。

【０１９１】図１６に示すガス供給系３では、複数種の
キャリアガス供給源を有しており、キャリアガスとし
て、各種の水素系ガスから所望のガスを選択できるよう
に構成されている。すなわち、選択されたキャリアガス
の手動バルブ３ｃ或いは自動バルブ３ｄを開放し、マス
フローコントローラー（ＭＦＣ）Ｍを介して成膜装置１
内へ導くものである。なお、本例では三方弁３ｅが配設
されており、選択されたガスを成膜装置１内へ導入する
か、真空排気されるか、が最終的に決定されるように構
成されている。不活性ガス，例えばヘリウム希釈酸素の
ガスは、別系の排気手段から排気されるものとする。

【０１９２】なお、上記成膜の速度を高める技術とし
て、成膜途中で原料ガスの濃度を高める等の技術を利用
した例を示したが、全体のガス圧を高める技術によっ
て、高速成膜することも可能である。

【０１９３】つまり、上記実施例では、１〜２０Ｐａの
範囲で、特に概略１０Ｐａのガス圧が選定されている。
そこで、成膜初期は緻密な成膜（特にポリシリコン成膜
時にはアモルファスシリコンの遷移層形成防止）のため
に低いガス圧（例えば１Ｐａ前後）としておき、途中か
ら高いガス圧（１０〜２０Ｐａ）に変更することによっ
て高速成膜することが可能となる。

【０１９４】このとき、各原料ガスの混合比率は一定に
してもよいし、又は任意に変更することができる。例え
ば、ポリシリコンの場合を例にすると、初期にはガス圧
を１Ｐａ前後とし、モノシラン（１〜２ＳＣＣＭ）、水
素ガス（１５〜２０ＳＣＣＭ）としておき、途中からガ
ス圧１０Ｐａ以上とし、モノシラン（１５〜２０ＳＣＣ
Ｍ）、水素ガス（５０〜１００ＳＣＣＭ）とする、とい
うような構成にすることで、高速成膜することが可能と
なる。

【０１９５】そして、本発明の最大の特徴の一つは、連
続成膜または高速成膜した半導体膜、例えばゲート絶縁
膜および半導体膜をレーザーアニール処理する点にあ
る。本例のレーザーアニール処理では、結晶化しようと
するアモルファスシリコン薄膜または微結晶シリコン薄
膜、ポリシリコン薄膜に短波長パルスレーザーを照射し
たとき、そのレーザー光がアモルファスシリコン薄膜ま
たは微結晶シリコン薄膜、ポリシリコン薄膜の極表面の
みで吸収され、その後熱伝導によって半導体膜の内部が
溶けて再結晶化し、或はアニールされて結晶粒が大きく
なることを利用するものである。

【０１９６】例えばアモルファスシリコン薄膜としてａ
−Ｓｉ：Ｈ膜を用いこれに波長３０８ｎｍのＸｅＣｌエ
キシマレーザー光を照射した場合、この波長に対する吸
収係数は１０^６ｃｍ^−１に達するので、極表面（１００
Å程度）で吸収され熱に変換される。この熱は直ちに熱
伝導によって半導体膜内部に伝わる。この様に膜の表面
又は内部が瞬間的に高温になるためにａ−Ｓｉ：Ｈ膜は
結晶化され、大粒径ポリシリコン膜が形成され、その特
性は著しく変化する。例えば膜の移動度が著しく増大
し、また光伝導度が低減する。またイオン注入された膜
はその不純物が活性化される。

【０１９７】本例で用いる短波長パルスレーザー光とし
ては、そのレーザー波長が１００〜４００ｎｍ、実用範
囲は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以
下のもの、具体的には１０〜５０ｎｓｅｃ就中２０ｎｓ
ｅｃのものを用いる。また、パルスのピーク強度は、１
０^６Ｗ／ｃｍ^２以上〜１０^８Ｗ／ｃｍ^２以下とし、フル
ーエンス（１回のパルスのエネルギー）は１Ｊ／ｃｍ^２
以下、好ましくは５０〜５００ｍＪ／ｃｍ^２以下、具体
的には、２００〜３００ｍＪ／ｃｍ^２とする。なお、本
例ではエキシマレーザーアニール処理（ＥＬＡ）する
が、これに限定されるものではなく、アルゴンレーザー
アニール処理（ＡＬＡ）してもよい。

【０１９８】また、本例では、レーザービーム形状とし
て、ラインビーム（例えば、２７５×０．３〜０．４ｍ
ｍ^２）のものを用いる。なお、エリアビーム（例えば、
１００×１００ｍｍ^２）のレーザービーム形状のものを
使用してもよい。このように、バイアス触媒ＣＶＤ法等
により、連続成膜または高速成膜したゲート絶縁膜およ
び半導体膜をレーザーアニール処理することにより、基
板１０全体を高温にすることなく低温（室温）にてアモ
ルファスシリコン薄膜または微結晶シリコンまたはポリ
シリコン膜の大粒径ポリシリコン結晶化、キャリア不純
物の活性化等が行え性能の向上が図れる。また半導体装
置の製造が容易となる。

【０１９９】なお、レーザーアニール処理は、基板１０
上にゲート絶縁膜および半導体膜をバイアス触媒ＣＶＤ
等の成膜装置内で成膜した後、レーザーアニール装置に
基板１０を導入して行う。レーザーアニール処理は、真
空、または窒素ガスまたはいわゆるフォーミングガス，
すなわち窒素ガスと水素ガスの混合ガスを導入したレー
ザーアニール装置中で行う。

【０２００】バイアス触媒ＣＶＤにより成膜すると、ア
モルファスシリコン膜には、通常１〜３％の水素が含ま
れる。この程度の量の水素を含む膜は、脱水素化処理を
せずに、そのままレーザーアニール処理を行う。このよ
うに、バイアス触媒ＣＶＤにより成膜されたアモルファ
スシリコン膜には、水素を１〜３％程度しか含有されな
いため、このアモルファスシリコン膜とゲート絶縁膜用
の酸化シリコン膜が積層している膜に直接レーザーアニ
ール処理しても、水素の突沸が発生しない。したがっ
て、レーザーアニールによるポリシリコン結晶化をスム
ーズに行うことができ、しかも、ポリシリコン膜とゲー
ト絶縁膜の界面準位の改善を容易に行うことができるの
で、移動度向上などの特性向上を容易に図ることができ
る。なお、バイアス触媒ＣＶＤは、膜の結晶構造を、ア
モルファスシリコン〜アモルファス／微結晶シリコン〜
微結晶シリコン〜アモルファス／微結晶シリコン混在の
ポリシリコン等のいずれかにもコントロールすることが
可能であるという特長がある。従って、バイアス触媒Ｃ
ＶＤにより成膜した場合、結晶成長のシード（種）を形
成しやすいので、エキシマレーザー処理によって、堆積
されたシリコンが大粒径化しやすいという特徴がある。

【０２０１】さらに、本発明の最大の特徴の一つは、基
板１０上に絶縁膜，半導体膜および電極を形成した後
に、絶縁膜と半導体膜との界面または絶縁膜を水蒸気ア
ニール処理する点にもある。この水蒸気アニール処理
は、上記レーザーアニール処理を行った場合，行ってい
ない場合のどちらの場合でも、行うことができる。逆
に、上記レーザーアニールを行い、この水蒸気アニール
処理を行わないように構成しても良い。本発明では、バ
イアス触媒ＣＶＤ装置等で基板１０上に絶縁膜，半導体
膜を形成した後、ソース／トップゲート／ドレイン電極
を形成し、水蒸気アニールチャンバ３１内に配置する。
この水蒸気アニールチャンバ３１内を、常温〜４００
℃、分圧１×１０^２Ｐａ以上１×１０^６Ｐａ以下の飽和
蒸気圧以下の水蒸気を含む雰囲気とし、１０秒以上２０
時間以下の加熱を行う。

【０２０２】以下、この水蒸気アニール処理を行う装置
および処理方法について、説明する。図１７は、上述の
水蒸気アニール処理を行う装置の一例の構成図を示すも
ので、この場合、水蒸気アニールチャンバ３１内に、基
板１０が配置されるサセプタ３２が配置される。このサ
セプタ３２には、ヒーター３２ｂが設けられ、サセプタ
３２に保持した基板１０を所定の温度に加熱することが
できるようになされている。

【０２０３】この水蒸気アニールチャンバ３１には、排
気系３１ａが設けられ、これが排気手段（図示せず）に
バルブＶ１を介して連結される。また、この水蒸気アニ
ールチャンバ３１にはその内部の圧力を観察する圧力計
３４が設けられる。

【０２０４】一方、水蒸気アニールチャンバ３１の外に
は、水の収容部３５を有する恒温槽３６が設けられ、収
容部３５が、バルブＶ２およびＶ３が設けられた連結管
３７によって連結される。また、キャリアガスが供給さ
れるキャリアガス供給管３７が、バルブＶ４を介して上
述の連結管３７のバルブＶ２およびＶ３との間に連結さ
れると共にバルブＶ５を介して恒温槽３６内の水の収容
部に連結された構成とされる。なお、本例では、連結管
３７からバルブＶ３を介して水蒸気アニールチャンバ３
１内に水蒸気を導入するように構成しているが、当然な
がら、マスフローコントローラーを設置し、このコント
ローラーを介してガス供給系３３から水蒸気アニールチ
ャンバ３１内へ導入するように構成することができる。

【０２０５】このようにして、予め高真空度に排気した
水蒸気アニールチャンバ３１に、例えばバルブＶ４およ
びＶ５を閉じた状態で、バルブＶ２およびＶ３を開け、
恒温槽３６によって設定された加熱温度下での飽和蒸気
圧によって設定される蒸気量を、バルブＶ３およびＶ５
の開閉調節によって圧力計３４でモニターしながら、水
蒸気アニールチャンバ３１に真空吸引によって所定量送
り込む。そして、この場合水蒸気アニールチャンバ３１
には、図示しないが、この水蒸気アニールチャンバ３１
全体を加熱する加熱手段を設けておくことによって、こ
の水蒸気アニールチャンバ３１内に送り込まれた水蒸気
が結露することがないように、導入した水蒸気量に対す
る露点以上に水蒸気アニールチャンバ３１全体を加熱し
ておくことが望まれる。

【０２０６】上記水蒸気アニール処理装置を用いて水蒸
気アニール処理を行う方法について説明する。基板１０
上に半導体膜，ゲート絶縁膜，電極を形成する。その
後、基板１０を、図１７で示す水蒸気アニールチャンバ
３１内のサセプタ３２上に配置する。水蒸気アニールチ
ャンバ３１内を高真空度に排気した後、バルブＶ２およ
びＶ３，Ｖ５を開け、６．５×１０^３Ｐａの水蒸気を導
入して基板温度２００〜３００℃で、３０〜６０分の加
熱処理すなわち水蒸気アニールを行い、ゲート絶縁膜の
改質，および半導体膜とゲート絶縁膜との界面の改質を
行う。

【０２０７】このように、水蒸気アニール処理を行うこ
とにより、低温条件下で効果的に、半導体膜とゲート絶
縁膜との界面の特性が向上し、絶縁膜中の欠陥が改善さ
れ、移動度が向上し、高速動作化が実現される。なお、
この水蒸気アニールの効果は、半導体膜自体に作用する
ものではない。

【０２０８】また、水蒸気アニールを行うための水蒸気
導入法は、上述した真空吸引に限られるものではなく、
各種ガスを予め充填した水蒸気アニールチャンバ３１
に、水蒸気を導入することもできる。このように、水蒸
気以外のガスを混入させる場合、水蒸気アニールチャン
バ３１内の熱伝導が向上し、温度分布のばらつきが小さ
くなるので、折角導入した水蒸気が局所的に温度が低い
部分に結露してアニール効果を低下させる不都合を回避
できる効果がある。

【０２０９】また、水蒸気の供給方法は、図１７で示さ
れるように、収容部３５の水中に各種キャリアガスをく
ぐらせて水分を含んだキャリアガスを水蒸気アニールチ
ャンバ３１内に供給するバブリング方法を採ることもで
きる。水蒸気アニールは、水蒸気アニールチャンバ３１
を封じた状態で行うこともできるし、キャリアガスの気
流中で行うこともできる。

【０２１０】さらに、この水蒸気中加熱処理のための水
蒸気アニールチャンバ３１内への水蒸気の導入は、噴霧
器による導入方法とか、超音波振動を与え、これによっ
て発生させるパルスジェット水による噴霧態様を採るこ
とができる。この方法によるときは、水滴粒子が極めて
小さく容易に水蒸気アニールチャンバ３１中でガス化で
きるという利点がある。

【０２１１】また、水蒸気と混合させるガスとして、酸
素、窒素、水素、一酸化窒素、一酸化二窒素等各種のガ
スを用いてもよい。特に、酸素を用いるときは、これ単
独のガス中の加熱処理でも誘電分散の大きい絶縁膜の改
質効果があるのでこれを混合のガスとして用いることに
より、より効果的に改質効果をあげることができる。

【０２１２】この場合、その分圧を１．３×１０^２Ｐａ
以上１．０×１０^５Ｐａ以下とするものである。１．３
×１０^２Ｐａ以上とするのは、酸素による絶縁膜の誘電
分散改善には、１．３×１０^２Ｐａ以上が必要であり、
また、これら窒素等を水蒸気と混合させるのは熱処理容
器内の低い温度分布をもっている部分に結露が生じるこ
とを防ぐ効果も生じるものであるが、１．０×１０^５Ｐ
ａ以下（水蒸気圧と同圧程度以下）ではその効果が小さ
くなることによる。１．０×１０^５Ｐａ以下とするの
は、これを超えると熱処理容器の耐圧を確保する上で装
置の複雑化を来し、大掛かりな装置を必要とし実用的で
はないことによる。また、水蒸気の分圧が１．３×１０
^２Ｐａ以下の領域では圧力を高くすることによりアニー
ルの短時間化を可能とするが、これを越えると、次第に
圧力を高めることの効果は小さくなる。

【０２１３】本発明の水蒸気アニール処理によって改質
される半導体は、シリコンに限られるものではなくゲル
マニウム，ＳｉＧｅ固溶体、あるいはＳｉＧｅ系超格子
等の積層薄膜である場合、更に単結晶，非晶質（アモル
ファス），多結晶等を得る場合に適用して同様の効果を
得ることができる。また絶縁膜は上述のゲート絶縁膜に
限られるものではなく、層間絶縁膜、表面保護絶縁膜、
平坦化絶縁膜等を有する半導体層装置を得る場合に適用
することができる。そして、この絶縁膜は、酸化シリコ
ン膜に限られるものではなく、例えばその成膜時の基板
温度が６００℃以下で形成される酸窒化シリコン膜，窒
化シリコン膜、あるいはこれらや上述の酸化シリコン膜
等の２種以上の積層構造による半導体装置を得る場合に
本発明を適用して同様の効果が得られる。更に、層間絶
縁膜等においてＳＯＧ（Ｓｉｌｉｃｏｎ ｏｎ ｇｌａ
ｓｓ）等による絶縁膜を有する半導体装置を得る場合に
おいても適用することができる。すなわち、これら各絶
縁膜においても、膜中の欠陥、水分によっても素子の特
性の安定化が損なわれることがあるが、これら構造によ
る半導体装置を得る場合において、本発明製法を適用し
て特性の安定化がはかられた半導体装置を得ることがで
きる。

【０２１４】ソース，トップゲート，ドレインの各電極
を形成した後に上記水蒸気アニールを行い、基板１０を
プラズマ装置内に搬入する。プラズマ装置内を１０Ｐａ
〜数百Ｐａの圧力とし、基板１０と対向電極との間に高
周波電圧（又は直流電圧）を印加してプラズマ放電を生
じさせ、これによって基板１０表面，特に電極表面をク
リーニングすることができる。この場合のプラズマ発生
電圧は１ｋＶ以上、特に数ｋＶ〜数１０ｋＶ、例えば１
０ｋＶとする。また、導入するガスとしては、アルゴン
ガス，アルゴンと水素の混合ガス，アルゴンと窒素の混
合ガス，アルゴンと水素と窒素との混合ガスを用いる。
このとき、アルゴンに混合する水素，窒素，または水素
および窒素の量は、アルゴンの５〜１０モル比％程度と
する。以下、プラズマによりソース，トップゲート，ド
レインの各電極表面の酸化膜及び水酸化膜を除去するク
リーニングを、「プラズマクリーニング」と称する。

【０２１５】なお、本例では、基板１０をプラズマクリ
ーニングするように構成しているが、スパッタリングに
よりクリーニングするように構成しても良い。本発明に
おいて、スパッタクリーニングとは、電極形成後の基板
１０について上記水蒸気アニールを行った後、スパッタ
リング装置内を所定のガス圧力とし、ガスを導入し、基
板１０表面，特に電極表面をスパッタリングでクリーニ
ングすることをいう。本例では、上記所定の圧力を、
０．５〜１．０Ｐａとする。導入するガスとしては、ア
ルゴンガス，アルゴンと水素の混合ガス，アルゴンと窒
素の混合ガス，アルゴンと水素と窒素との混合ガスを用
いる。このとき、アルゴンに混合する水素，窒素，また
は水素および窒素の量は、アルゴンの５〜１０モル比％
程度とする。

【０２１６】これらのプラズマクリーニングまたはスパ
ッタクリーニングにより、電極形成後の水蒸気を含む雰
囲気内のアニール処理によって薄膜上に形成された酸化
膜又は水酸化膜を除去することができるので、形成され
た電極の外部取り出し（金線ボンディング、無電解Ｎｉ
／Ａｕメッキ＋半田バンプ等）の電気／機械的コンタク
トが改善され、特性、品質及び信頼性等が向上する。

【０２１７】なお、本例では、基板１０上への半導体膜
成膜と、レーザーアニールと、水蒸気アニールと、電極
のプラズマクリーニングまたはスパッタクリーニングと
を、それぞれ異なる容器内で行うように構成している。
ただし、電極形成前に水蒸気アニールを行う場合には、
真空容器を図１８乃至図２０に示すような複数のチャン
バを有する容器として構成し、この容器内の異なる室
で、半導体膜成膜と、レーザーアニールと、水蒸気アニ
ールとを行うようにしてもよい。このように、電極形成
前に水蒸気アニールを行う場合には、電極は水蒸気によ
って腐食されないため、電極のプラズマクリーニングま
たはスパッタクリーニングを行う必要はない。

【０２１８】図１８に示す真空容器１は、基板１０を真
空容器１内に導入する出入り口としてのロード・ロック
室４１と、セパレーション室４２と、成膜室４３と、レ
ーザーアニール室４４と、水蒸気アニール室４５と、を
備える。セパレーション室４２は、真空容器１の中央に
位置し、ロード・ロック室４１，レーザーアニール室４
４，水蒸気アニール室４５のそれぞれと隣接して設けら
れ、基板１０が各室に導入される際には、一旦このセパ
レーション室４２を経由するように構成される。

【０２１９】図１８に示す真空容器を用いて半導体膜を
成膜し、レーザーアニールを行った後絶縁膜を成膜する
場合の手順について説明する。まずセパレーション室４
２，成膜室４３，レーザーアニール室４４，水蒸気アニ
ール室４５内を所定圧力になるまで排気し、各室の間の
扉を閉めておく。

【０２２０】ロード・ロック室４１の図面下側の扉を開
き、基板１０をロード・ロック室４１内に導入する。そ
の後、この扉を閉め、ロード・ロック室４１を所定圧力
になるまで排気する。ロード・ロック室４１内が所定圧
力となったら、ロード・ロック室４１とセパレーション
室４２との間の扉を開け、基板１０をセパレーション室
４２に移送する。

【０２２１】その後、ロード・ロック室４１とセパレー
ション室４２との間の扉を閉め、セパレーション室４２
と成膜室４３との間の扉を開け、基板１０を成膜室に移
送してセパレーション室４２と成膜室４３との間の扉を
閉める。成膜室４３で、本発明のバイアス触媒ＣＶＤ等
により、基板１０上に半導体膜および絶縁膜，本例では
ポリシリコン膜，窒化シリコン膜，酸化シリコン膜を成
膜する。その後、セパレーション室４２と成膜室４３と
の間の扉と、セパレーション室４２とレーザーアニール
室４４との間の扉を開け、基板１０をレーザーアニール
室４４に移送する。

【０２２２】セパレーション室４２とレーザーアニール
室４４との間の扉を閉め、形成された膜をレーザーアニ
ール処理する。レーザーアニール処理が終了したら、再
びセパレーション室４２と成膜室４３との間の扉と、セ
パレーション室４２とレーザーアニール室４４との間の
扉を開け、基板１０を成膜室４３に移送する。

【０２２３】セパレーション室４２と成膜室４３との間
の扉を閉める。成膜室４３で、バイアス触媒ＣＶＤ等に
より、基板１０上に絶縁膜，本例では酸化シリコン膜を
成膜する。成膜が終了したら、セパレーション室４２と
成膜室４３との間の扉と、セパレーション室４２と水蒸
気アニール室４５との間の扉を開け、基板１０を水蒸気
アニール室４５に移送する。

【０２２４】セパレーション室４２と水蒸気アニール室
４５との間の扉を閉め、形成された膜を水蒸気アニール
処理する。水蒸気アニール処理が終わったら、セパレー
ション室４２と水蒸気アニール室４５との間の扉と，セ
パレーション室４２とロード・ロック室４１との間の扉
とを開け、基板１０をロード・ロック室４１に移送す
る。セパレーション室４２とロード・ロック室４１との
間の扉を閉め、ロード・ロック室４１内を大気圧に戻
す。

【０２２５】ロード・ロック室４１内が大気圧に戻った
ら、ロード・ロック室４１の図面下側の扉を開け、基板
１０を真空容器外に取り出す。図１８に示すマルチチャ
ンバからなる真空容器内で成膜，レーザーアニール処
理，水蒸気アニール処理をする場合は、成膜とレーザー
アニール処理，水蒸気アニール処理とを連続して行うこ
とができる点が特徴である。

【０２２６】図１８に示す真空容器は、バイアス触媒Ｃ
ＶＤ，高密度バイアス触媒ＣＶＤ，バイアス減圧ＣＶ
Ｄ，バイアス常圧ＣＶＤのいずれの方法により半導体膜
を成膜する場合でも用いることができる。これらの各Ｃ
ＶＤにより、半導体膜および絶縁膜（窒化シリコン膜，
酸化シリコン膜，酸窒化シリコン膜，シリコン系膜）を
成膜する場合には、形成する薄膜の種類により、異なる
原料ガスを成膜室４３内に供給する。

【０２２７】なお、水蒸気アニール工程を行わない場合
には、図１９に示す真空容器を用いて、上記図１８に示
す真空容器を用いた場合の半導体膜成膜，レーザーアニ
ール処理，絶縁膜成膜と同様に、各ＣＶＤによる工程を
行うことができる。図１９に示す真空容器は、ロード・
ロック室４１と、セパレーション室４２と、成膜室４３
と、レーザーアニール室４４とを備え、水蒸気アニール
室４５を備えない点を除き、図１８に示す真空容器と同
様である。なお、図１９に示す真空容器は、レーザーア
ニール室４４の代わりに水蒸気アニール室４５を設ける
ようにしてもよい。このように構成した真空容器は、レ
ーザーアニール処理を行わない場合に用いることができ
る。

【０２２８】また、図２０に示す真空容器は、ロード・
ロック室４１と、セパレーション室４２と、半導体膜成
膜室４６と、絶縁膜成膜室４７と、レーザーアニール室
４４とを備える。図２０に示す真空容器を用いた場合に
は、半導体膜成膜を半導体膜成膜室４６で行い、絶縁膜
成膜を絶縁膜成膜室４７で行う。これらの点を除いて
は、上記図１８に示す真空容器を用いた場合の半導体膜
成膜，レーザーアニール処理，絶縁膜成膜と同様の各Ｃ
ＶＤによる工程により、半導体膜の成膜を行うことがで
きる。なお、図２０に示す真空容器は、レーザーアニー
ル室４４の代わりに水蒸気アニール室４５を設けるよう
にしてもよい。また、レーザーアニール室４４と水蒸気
アニール室４５との両方を設けるようにしてもよい。

【０２２９】このようにして、基板１０上に各種の薄膜
が形成される。なお、薄膜の形成は、図１に示す薄膜形
成装置Ｓに限らず、次述する各構成の装置により行われ
るものである。図２１において、薄膜形成装置Ｓの他の
実施例について説明する。本例において、前記実施例と
同様部材には同一符号を付して、その説明を省略する。

【０２３０】図２１は、マルチチャンバを備えたＣＶＤ
薄膜形成装置Ｓの概略図である。本例のマルチチャンバ
からなる薄膜形成装置Ｓは、例えば、３つのチャンバ
（Ａ，Ｂ，Ｃ）とカセットステーションＣＳと、ロボッ
トＲとからなり、各薄膜の形成を、それぞれ別のチャン
バＡ，Ｂ，Ｃ内で行うように構成されている。そして、
各チャンバ（Ａ，Ｂ，Ｃ）内で、サセプタ２と、ガス供
給側との間に、熱触媒体５が配設され、サセプタ２とガ
ス供給側との間に、電界を印加可能に構成されている。

【０２３１】図２１に示されるマルチチャンバでは、バ
イアス触媒ＣＶＤにより、薄膜は次のようにして形成さ
れる。ここでは一例として、保護膜用の窒化シリコン膜
及び酸化シリコン膜、ポリシリコン膜、ゲート絶縁膜用
の酸化シリコン膜及び窒化シリコン膜を形成する例につ
いて説明する。先ず、各チャンバ（Ａ，Ｂ，Ｃ）内にお
いて、キャリアガスとしての水素を供給し熱触媒体を所
定の温度（例えば１７００〜１８００℃）に加熱してス
タンバイしておき、例えば、チャンバＡでは、原料ガス
としてモノシランにアンモニアを混合したものを導入
し、グロー放電開始電圧以下の直流電圧（例えば１ｋＶ
以下、数１０Ｖ以上）を印加して、基板１０上に所定膜
厚の窒化シリコン膜を形成する。次に基板１０をＢチャ
ンバに移し、原料ガスとしてモノシランにヘリウム希釈
酸素を混合したものを導入し、グロー放電開始電圧以下
の直流電圧（例えば１ｋＶ以下、数１０Ｖ以上）を印加
して、基板１０上に所定膜厚の酸化シリコン膜を形成す
る。次に基板１０をＣチャンバに移し、原料ガスとして
モノシランを導入し、グロー放電開始電圧以下の直流電
圧（例えば１ｋＶ以下、数１０Ｖ以上）を印加して、基
板１０上に所定膜厚のポリシリコン膜を形成する。さら
にまた基板１０をＢチャンバに移して、基板１０上に所
定膜厚の酸化シリコン膜を形成し、必要に応じて基板１
０をＡチャンバに移し所定膜厚の窒化シリコン膜を形成
する。

【０２３２】なお、図１０乃至図１２に示すガス導入形
態を採用し、キャリアガスとしての水素ガスを成膜装置
１内に一定量連続して導入する場合で、マルチチャンバ
を使用するときは、基板１０を常に活性化水素イオンＨ
^＊にさらしておくために、一方のチャンバから他方のチ
ャンバへ移動させる間に、基板１０を仮に配設しておく
ための部屋を、別途設けた構成としても良い。

【０２３３】本例では、図１乃至図３または図２１に示
すバイアス触媒ＣＶＤ装置以外にも、下記に説明するよ
うなバイアス触媒ＣＶＤ装置を用いることができる。な
お、各ＣＶＤ装置は、ホットウォールＬＰＣＶＤ方式を
除けば、基本的に、基板はサセプタ或いはホットプレー
ト上に平置きにされ、反応ガスはそれらの表面に均等に
接触するように構成されている。

【０２３４】バイアス触媒ＣＶＤ装置として、例えば、
装置内にサセプタ２を略水平に配置し、基板をサセプタ
の表面に搭載し、ガスを横方向から供給する横型のバイ
アス触媒ＣＶＤ装置を用いることができる。ガス流に対
する各基板の接触機会を増やすために、ガスを供給する
側が低くなるようにサセプタに傾斜をつけることもでき
る。熱触媒体５は、基板の上面を覆うようにサセプタ上
に配設され、サセプタとガス供給側との間に電界印加可
能に構成される。

【０２３５】また、水平に配置した円板状のサセプタ
を、このサセプタの中心を軸として回転させ、ガスをサ
セプタの上方向からサセプタに垂直に供給する縦型（パ
ンケーキ型）のＣＶＤ装置を用いることもできる。熱触
媒体は、基板の上面に配設され、サセプタとガス供給側
との間に電界印加可能に構成される。

【０２３６】また、サセプタとしてのシリンダの外側ま
たは内側に基板（本例ではウエハ）をローディングした
シリンダ型（バレル型、ドラム型）のＣＶＤ装置を用い
ることもできる。シリンダは、基板を搭載する面が鉛直
であり、鉛直方向を軸として回転可能に構成されてい
る。基板は、鉛直になるように、このシリンダに搭載さ
れ、反応ガスは、シリンダの上方から供給される。バイ
アス触媒ＣＶＤを行う場合には、シリンダの上方位置、
すなわち反応ガスが導入される側の所定位置に、熱触媒
体が配設され、シリンダとガス供給側との間に電界印加
可能に構成される。

【０２３７】また、断面放射状のサセプタを用いた放射
型方式のバイアス触媒ＣＶＤ装置を用いることもでき
る。このサセプタは、鉛直の板状体が、断面放射形状に
なるよう接合されたような形状からなり、放射形状の中
心を軸として回転可能に構成されている。基板は、この
鉛直の板状体に、鉛直になるように搭載され、反応ガス
は、サセプタの上方から供給される。サセプタの上方位
置、すなわち反応ガスが導入される側の所定位置に、熱
触媒体が配設され、サセプタとガス供給側との間に電界
印加可能に構成される。

【０２３８】また、炉の中に所定空間を於いてＣＶＤ装
置が配設されるホットウォール型バイアス触媒ＣＶＤ装
置を用いることもできる。基板の保持は、治具によって
吊持したり、基板を並べて保持する多段カセット等のサ
セプタを用いたりするなど、各種の公知の手段によって
行う。反応ガスが導入される側の所定位置に、熱触媒体
が配設され、サセプタとガス供給側との間に電界印加可
能に構成される。

【０２３９】上述したバイアス触媒ＣＶＤの薄膜形成装
置によれば、多結晶シリコン、単結晶シリコン、アモル
ファスシリコン、微結晶シリコン等のシリコン薄膜、シ
リコンゲルマニウム、炭化ケイ素、化合物半導体（ガリ
ウムヒ素、ガリウムリン、ガリウムナイトライド等）の
半導体薄膜、酸化シリコン、不純物（リンシリケートガ
ラス（ＰＳＧ）、ボロンシリケートガラス（ＢＳＧ）、
ボロンリンシリケートガラス（ＢＰＳＧ）等）含有の酸
化シリコン、窒化シリコン、酸窒化シリコン、酸化モリ
ブデン、酸化チタン、酸化タンタル、酸化アルミニウ
ム、酸化インジウム等の絶縁体薄膜、高融点金属（タン
グステン、チタン、タンタル、モリブデン等）、導電性
窒化膜（窒化タングステン、窒化チタン、窒化タンタ
ル、窒化モリブデン等）、金属薄膜（金属シリサイド、
銅、アルミニウム等）、合金薄膜（アルミニウム−シリ
コン又はアルミニウム−シリコン−銅等）を成膜するこ
とができる。

【０２４０】そして、上記各種ＣＶＤの薄膜形成装置で
成膜される薄膜と原料ガス（反応ガス）との関係は次の
とおりである。なお、キャリアガスとしては、ヘリウム
ガス、水素ガス、アルゴンガス、水素ガスとヘリウムガ
スとの混合ガス、水素ガスとアルゴンガスとの混合ガス
等が好適に用いられる。

【０２４１】１．Ｓｉの成膜には、ＳｉＨ_４、ＳｉＨＣ
ｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＨ_６を用い
る。

【０２４２】２．ＳｉＯ_２の成膜には、ＳｉＨ_４、Ｓｉ
ＨＣｌ_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ _４、ＳｉＢｒ_４、
ＳｉＩ_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（Ｏ
Ｃ_２Ｈ _５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ
_５Ｈ_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ_２
Ｈ_５）_３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及び
Ｏ_２、ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ_２＋Ｈ_２、Ｈ_２Ｏを
用いる。

【０２４３】３．ＢＰＳＧ、ＢＳＧ，ＰＳＧ、ＡｓＳＧ
の成膜には、上記２の原料ガス（ＳｉＨ_４、ＳｉＨＣｌ
_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＢｒ_４、ＳｉＩ
_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（ＯＣ_２Ｈ
_５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_５Ｈ
_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ
_２Ｈ_５） _３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及びＯ
_２、ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ _２＋Ｈ_２、Ｈ_２Ｏ）
に、ＰＨ_３、Ｂ_２Ｈ_６、ＡｓＨ_３、ＰＯ（ＯＣ
Ｈ_３）_３、Ｂ（ＯＣＨ_３）_３、Ｂ（ＯＣ_３Ｈ_７）_３等の
ガスを混合する。

【０２４４】４．ＳｉＮ_Ｘの成膜には、ＳｉＨ_４、Ｓｉ
Ｈ_６、ＳｉＨＣｌ_３、ＳｉＨＣｌ_２、ＳｉＨ_３Ｃｌ、Ｓ
ｉＣｌ_４、ＳｉＢｒ_４等にＮＨ_３、Ｎ_２Ｈ_４、Ｎ_２を混
合した原料ガスを用いる。なおキャリアガスとしてはＡ
ｒ、Ｈｅ等が好適である。

【０２４５】５．ＳｉＯ_ＸＮ_Ｙの成膜には、上記２、４
と同じ原料ガスを用いる。すなわち、ＳｉＨ_４、ＳｉＨ
Ｃｌ_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＢｒ_４、Ｓ
ｉＩ_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（ＯＣ
_２Ｈ_５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_５
Ｈ_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ_２Ｈ
_５）_３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及びＯ_２、
ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ_２＋Ｈ_２、Ｈ_２Ｏの各原料
ガス、ＳｉＨ_４、ＳｉＨ_６、ＳｉＨＣｌ_３、ＳｉＨＣｌ
_２、ＳｉＨ_３Ｃｌ、ＳｉＣｌ_４、ＳｉＢｒ_４等にＮ
Ｈ_３、Ｎ_２Ｈ_４、Ｎ_２を混合した原料ガスを用いること
ができる。

【０２４６】６．Ａｌの成膜には、ＡｌＣｌ_３、Ａｌ
（ＣＨ_３）_３（ＴＭＡ）、Ａｌ（Ｃ_２Ｈ _５）_３（ＴＥ
Ａ）、Ａｌ（ＯＣ_３Ｈ_７）_３を用いることができる。な
お、還元ガスとしてＨ_２が好適である。

【０２４７】７．Ａｌ_２Ｏ_３−Ｘの成膜には、上記６の
原料ガス（ＡｌＣｌ_３、Ａｌ（ＣＨ_３）_３（ＴＭＡ）、
Ａｌ（Ｃ_２Ｈ_５）_３（ＴＥＡ）、Ａｌ（ＯＣ
_３Ｈ_７）_３）に、ＣＯ_２＋Ｈ_２、Ｏ_２、Ｈ_２Ｏを加えた
原料ガスを用いることができる。

【０２４８】８．Ｉｎ_２Ｏ_３の成膜には、Ｉｎ（Ｃ
Ｈ_３）_３（ＴＭＩ）、Ｉｎ（Ｃ_２Ｈ_５）_３（ＴＥＩ）及
びＯ_２、Ｈ_２Ｏ、ＣＯ_２を加えた原料ガスを用いること
ができる。

【０２４９】９．高融点金属の成膜には、例えばフッ化
物、塩化物、有機化合物で分類すると、フッ化物の成膜
にはＭｏＦ_６、ＷＨ_６の原料ガス、塩化物の成膜にはＭ
ｏＣｌ _５、ＷＣｌ_６、ＴａＣｌ_５、ＴｉＣｌ_４、ＺｒＣ
ｌ_４の原料ガス、有機化合物の成膜にはＴａ（ＯＣ_２Ｈ
_５）_５、（ＰｔＣｌ_２）_２（ＣＯ）_３、Ｗ（ＣＯ）_６、
Ｍｏ（ＣＯ）_６の原料ガスを用いることができる。

【０２５０】１０．シリサイドの成膜には、上記９の原
料ガス｛フッ化物の成膜にはＭｏＦ_６、ＷＨ_６の原料ガ
ス、塩化物の成膜にはＭｏＣｌ_５、ＷＣｌ_６、ＴａＣｌ
_５、ＴｉＣｌ_４、ＺｒＣｌ_４の原料ガス、有機化合物の
成膜にはＴａ（ＯＣ_２Ｈ_５）_５、（ＰｔＣｌ_２）_２（Ｃ
Ｏ）_３、Ｗ（ＣＯ）_６、Ｍｏ（ＣＯ）_６の原料ガス｝に
ＳｉＨ_４、ＳｉＨ_６等のシラン系ガスを混入したものを
原料ガスとして用いる。

【０２５１】１１．ＴｉＮの成膜には、ＴｉＣｌ_４＋Ｎ
_２（＋ＮＨ_３）の原料ガス、ＴｉＯＮの成膜には、Ｔｉ
Ｃｌ_４＋Ｎ_２（＋ＮＨ_３）にＯ_２、Ｎ_２Ｏを加えた原料
ガスを用いることができる。

【０２５２】１２．Ｃｕの成膜には、ヘキサフルオロア
セチルアセトネイト銅Ｃｕ（ＨＦＡ） _２及びＣ（ＨＦ
Ａ）_２＋Ｈ_２Ｏ、キレート化合物の材料（Ｃｕ（ＤＰ
Ｍ）_２、Ｃｕ（ＡｃＡｃ）_２、Ｃｕ（ＦＯＤ）_２、Ｃｕ
（ＰＰＭ）_２、Ｃｕ（ＨＦＡ）ＴＭＶＳ）等の原料ガス
を用いることができる。

【０２５３】１３．Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕの成
膜には、上記６の原料ガス（ＡｌＣｌ _３、Ａｌ（Ｃ
Ｈ_３）_３（ＴＭＡ）、Ａｌ（Ｃ_２Ｈ_５）_３（ＴＥＡ）、
Ａｌ（ＯＣ _３Ｈ_７）_３）に１の原料ガス（ＳｉＨ_４、Ｓ
ｉＨＣｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＨ_６）
及び１２の原料ガス（ヘキサフルオロアセチルアセトネ
ート銅Ｃｕ（ＨＦＡ）_２及びＣ（ＨＦＡ）_２＋Ｈ_２Ｏ、
キレート化合物の材料（Ｃｕ（ＤＰＭ）_２、Ｃｕ（Ａｃ
Ａｃ）_２、Ｃｕ（ＦＯＤ）_２、Ｃｕ（ＰＰＭ）_２、Ｃｕ
（ＨＦＡ）ＴＭＶＳ）等）を加えたものを原料ガスとし
て用いることができる。以上のような原料ガスによっ
て、前記した各薄膜を成膜することが可能となる。

【０２５４】そして、上記の薄膜形成装置において、上
記した各原料ガスを適宜用いることによって、シリコン
半導体装置、シリコン半導体集積回路装置、シリコン−
ゲルマニウム半導体装置、シリコン−ゲルマニウム半導
体集積回路装置、化合物半導体装置、化合物半導体集積
回路装置、炭化ケイ素半導体装置、炭化ケイ素半導体集
積回路装置、液晶表示装置、有機／無機エレクトロルミ
ネセンス表示装置、プラズマディスプレイパネル（ＰＤ
Ｐ）装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）装置、発光ポリマー表示装置、発光ダイオード表示
装置、ＣＣＤセンサ装置、ＭＯＳセンサ装置、高誘電率
および強誘電体メモリー装置、太陽電池等を製造するこ
とが可能である。

【０２５５】次に、本発明により薄膜を形成し、さら
に、形成された薄膜層を使用して半導体膜層薄膜半導体
を形成する方法について、具体的な実施例に基づいて説
明する。それぞれの具体的実施例では、前述のようにキ
ャリアガス及び原料ガスの導入時間及びタイミングを変
化させることにより、所望の品質及び速度で成膜を行う
ものとする。

【０２５６】（具体的実施例１）具体的な実施例１とし
て、シングルチャンバからなる真空容器を用いたトップ
ゲート型ポリシリコンＣＭＯＳＴＦＴ製法の実施例を示
す。本例は、バイアス触媒ＣＶＤ法により形成されたポ
リシリコン膜を、エキシマレーザーアニール処理および
／または水蒸気アニール処理するものである。

【０２５７】本例では、バイアス触媒ＣＶＤにより薄膜
を形成するように構成しているが、これに限定されるも
のでなく、高密度バイアス触媒ＣＶＤ、バイアス減圧Ｃ
ＶＤ，バイアス常圧ＣＶＤも本例に適用可能である。

【０２５８】基板１０の材質は、ＴＦＴ形成過程での基
板温度により選択される。バイアス触媒ＣＶＤ法を採用
した場合、ポリシリコン膜や絶縁膜形成過程における基
板温度は、２００〜４００℃程度の比較的低温に維持さ
れる。このため、ＴＦＴ形成装置において基板温度がほ
うけい酸ガラスやアルミノけい酸ガラス等のガラス基板
を用いることができる場合は、ほうけい酸ガラス基板や
アルミノけい酸ガラス基板を使用できる。このときに、
コスト面から基板を大きめにすることが可能であり、例
えば、５００×６００ｍｍの大きさで、０．５〜１．１
ｍｍ厚さとされる。尚、低温の場合は、耐熱性有機樹脂
基板を用いてもよい。また、セラミックス等の絶縁性基
板を用いることもできる。

【０２５９】なお、ＴＦＴ形成過程において、基板温度
が６００〜１０００℃程度の比較的高温となる場合は、
石英ガラス、結晶化ガラス等の耐熱性ガラス基板を用い
る。耐熱性ガラス基板は、例えば、直径１５〜３０ｃｍ
の大きさで、７００〜８００μｍ厚さとされる。また、
一般的なシリコンウェハと同様のオリエンテーション・
フラット（オリフラ）が形成される。

【０２６０】次に、第１工程〜第１３工程からなるトッ
プゲート型ポリシリコンＣＭＯＳＴＦＴの作製工程につ
いて説明する。まず、第１工程で、シングルチャンバか
らなるバイアス触媒ＣＶＤ装置である成膜装置１内に基
板１０を設置し、排気系１ａを動作させて成膜装置１内
を所定圧力になるまで排気するとともに、サセプタ２に
内蔵されたヒータ２ａを動作させて基板１０を所定温度
（２００℃程度）まで加熱する。次いで、成膜装置１内
にキャリアガスとしての水素ガス５０〜１００ＳＣＣＭ
を供給する。なお、この水素ガスの代わりに、アルゴン
と水素，またはヘリウムと水素，またはネオンと水素と
の混合ガスであって水素を８０〜９０モル比％含むもの
を供給するように構成しても良い。水素ガスは、熱触媒
体５との接触により活性化されて、一部が活性化水素イ
オンＨ^＊となり、基板１０の表面のクリーニングがなさ
れる。なお水素系キャリアガスと原料ガスの供給による
ガス圧力は０．１〜１．０Ｐａ程度，本例では０．５Ｐ
ａとする。従って、水素系キャリアガスと原料ガスの混
合比率を一定又は変更して、ガス圧力を低めにして緻密
な成膜、逆に高めにしてより高速な成膜としてもよい。
但し、このガス圧力範囲は成膜された膜質と装置性能に
より制約されることは言うまでもない。

【０２６１】次に、第２工程で保護膜用の窒化シリコン
膜１１を形成する。水素ガス５０〜１００ＳＣＣＭが供
給されている成膜装置１内に、モノシラン１〜２０ＳＣ
ＣＭにアンモニア５〜５０ＳＣＣＭを混合した原料ガス
を導入する。グロー放電開始電圧以下の直流電圧（例え
ば１ｋＶ以下、数１０Ｖ以上）をサセプタ２とガスシャ
ワーヘッド３ａとの間に印加する。成膜装置１内では、
導入されたガスが熱触媒体５を介して、基板１０の一主
面に、保護膜用の窒化シリコン膜１１を形成する。本例
では、窒化シリコン膜１１が５０〜２００（ｎｍ）厚形
成される。このとき、成膜装置１内での原料ガスの割合
を高めるために、マスフローコントローラーＭを制御し
て、水素ガスの供給を成膜の途中で低減させ、窒化シリ
コン膜１１を高速で成膜しても良い。その後、成膜装置
１内へのアンモニアおよびシランの供給を停止する。

【０２６２】上記保護膜用の窒化シリコン膜１１は、基
板１０としてほうけい酸ガラス，アルミノけい酸ガラス
等を用いた場合、基板１０からのＮａイオンをストップ
するために形成されるものであり、基板１０として合成
石英ガラスを使用した場合は不要である。

【０２６３】次に、第３工程では、保護膜用の酸化シリ
コン膜１２を形成する。第２工程で、水素ガスを低減さ
せた場合は、成膜装置１内に、キャリアガスとしての水
素ガス５０〜１００ＳＣＣＭを導入する。また、成膜装
置１内に連続して供給されているモノシランガス１〜２
０ＳＣＣＭに、ヘリウム希釈酸素ガス１〜２ＳＣＣＭ
を、適当比率混合して導入する。グロー放電開始電圧以
下の直流電圧（例えば１ｋＶ以下、数１０Ｖ以上）をサ
セプタ２とガスシャワーヘッド３ａとの間に印加する。
成膜装置１内では、導入されたガスが熱触媒体５を介し
て、基板１０上に保護膜用の酸化シリコン膜１２を成膜
する。本例では、酸化シリコン膜１２は、５０〜１００
（ｎｍ）厚形成される。このとき、成膜装置１内での原
料ガスの割合を高めるために、マスフローコントローラ
ーＭを制御して、水素ガスの供給を成膜の途中で低減さ
せ、酸化シリコン膜１２を高速で成膜しても良い。成膜
装置１内へのシランとヘリウム希釈酸素の供給を停止す
る。

【０２６４】さらに、第４工程では、ポリシリコン膜１
３を形成する。なお、ポリシリコン膜１３の形成前に、
成膜装置１内にキャリアガスとしての水素ガスが供給さ
れており、成膜前に必ず活性化水素イオンＨ^＊による表
面クリーニングが行われるように構成されていれば、高
品質なポリシリコン膜を確実に得ることが可能となり、
好適である。

【０２６５】ポリシリコン膜１３を形成するときには、
第３工程で、水素ガスを低減させた場合は、成膜装置１
内に、キャリアガスとしての水素ガス５０〜１００ＳＣ
ＣＭを導入する。また、このとき成膜装置１内には、モ
ノシランガス１〜２０ＳＣＣＭが供給されている。グロ
ー放電開始電圧以下の直流電圧（例えば１ｋＶ以下、数
１０Ｖ以上）をサセプタ２とガスシャワーヘッド３ａと
の間に印加する。導入されたガスは、熱触媒体５を介し
て、基板１０上にポリシリコン膜１３を形成する。本例
のポリシリコン膜１３は、４０〜６０（ｎｍ）厚に形成
される。

【０２６６】このとき、必要に応じて、原料ガスのシラ
ン系ガス（モノシラン（ＳｉＨ_４）又はジシラン（Ｓｉ
_２Ｈ_６）又はトリシラン（Ｓｉ_３Ｈ_８）等）に、Ｎ型の
リン又はひ素又はアンチモン等を適量混入したり、又は
Ｐ型のボロンを適量混入することで、任意のＮ型又はＰ
型不純物キャリア濃度のポリシリコン膜を形成すること
ができる。Ｎ型化の場合は、例えば、フォスフィン（Ｐ
Ｈ_３）、アルシン（ＡｓＨ_３）、スチビン（ＳｂＨ_３）
が採用され、Ｐ型化の場合は、例えば、ジボラン（Ｂ_２
Ｈ _６）が採用される。このとき、成膜装置１内での原料
ガスの割合を高めるために、マスフローコントローラー
Ｍを制御して、水素ガスの供給を成膜の途中で低減また
は停止させ、ポリシリコン膜１３を高速で成膜しても良
い。

【０２６７】また、ポリシリコン膜１３を形成した後、
シリコンイオンをドーピングまたはシリコンイオン注入
してポリシリコンをアモルファス化してもよい。このよ
うにすることにより、結晶成長のシード（種）が得ら
れ、グレインサイズの大きいポリシリコン膜を得ること
ができる。このように、一旦結晶化したポリシリコン膜
をアモルファス化することにより、レーザー光の熱エネ
ルギー吸収が大きくなって、レーザーアニール処理時に
アモルファスシリコン膜が融け易くなり、レーザーアニ
ール処理による結晶化が容易になる。

【０２６８】ポリシリコン膜１３が形成されたら、原料
ガスをカットし、熱触媒体５および基板を問題ない温度
まで冷却して、キャリアガスの導入を停止する。この
後、充分に排気した後に、窒素ガスを導入して大気圧に
戻し、基板１０をバイアス触媒ＣＶＤ成膜装置から取り
出し、形成したポリシリコン膜１３をエキシマレーザー
アニール処理する。エキシマレーザーアニール処理は、
バイアス触媒ＣＶＤ成膜装置とは異なる不図示のレーザ
ーアニール装置中で行う。このレーザーアニール装置内
を真空とし、または窒素ガスまたはいわゆるフォーミン
グガス，すなわち窒素ガスと水素ガスとを混合したガス
を導入し、基板１０の膜形成面側から短波長パルスレー
ザー光を照射することによって行う。

【０２６９】本例で用いる短波長パルスレーザ光として
は、そのレーザー波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１０〜５０ｎｓｅｃ
就中２０ｎｓｅｃのものを用いる。また、パルスのピー
ク強度は、１０^６Ｗ／ｃｍ^２以上〜１０^８Ｗ／ｃｍ^２以
下とし、フルーエンス（１回のパルスのエネルギー）は
２００〜３００ｍＪ／ｃｍ ^２とする。

【０２７０】このような短波長パルスレーザ光としてＸ
ｅＣｌ（３０８ｎｍ波長）を用いる。９５％以上のオー
バーラップスキャニングで照射し、ポリシリコン膜を加
熱溶融するのが好ましい。また、レーザービーム形状が
ラインビーム（例えば、２７５×０．３〜０．４ｍ
ｍ^２）であるものを用いる。なお、エキシマレーザーア
ニール処理時には、３００〜４００℃に基板１０を加熱
してもよい。

【０２７１】なお、本例では、エキシマレーザー処理し
た後に、トップゲート絶縁膜用の酸化シリコン膜及び窒
化シリコン膜または酸窒化シリコン膜を連続成膜する
が、この順序を逆、すなわち、トップゲート絶縁膜用の
酸化シリコン膜及び窒化シリコン膜または酸窒化シリコ
ン膜を形成した後に、エキシマレーザー処理することも
可能である。この場合にも、エキシマレーザーアニール
処理は、表面側から短波長パルスレーザ光を照射するこ
とによって行う。

【０２７２】このように、トップゲート絶縁膜用の酸化
シリコン膜及び窒化シリコン膜を介してエキシマレーザ
ー処理でシリコン膜を溶融させる。酸化シリコン膜及び
窒化シリコン膜が厚い場合には、高エネルギー照射が必
要となってしまうため、これらの膜を、より薄い膜とし
て形成することが望まれる。バイアス触媒ＣＶＤ法によ
って形成された酸化シリコン膜及び窒化シリコン膜は、
絶縁耐圧が大きく、薄い膜として形成しても充分な絶縁
性能を得ることができるという特徴がある。従って、本
例のように、酸化シリコン膜及び窒化シリコン膜を介し
てエキシマレーザー処理でシリコン膜を溶融させる場合
には、酸化シリコン膜及び窒化シリコン膜の形成には、
薄い膜の形成が可能なバイアス触媒ＣＶＤ法が適してい
るということができる。

【０２７３】その後、レーザーアニール装置から基板１
０を取り出し、再び基板１０をバイアス触媒ＣＶＤ装置
内に設置する。第５工程として、ゲート絶縁膜用の酸化
シリコン膜１４を成膜する。成膜装置１内に、キャリア
ガスとしての水素ガス５０〜１００ＳＣＣＭを導入す
る。また、成膜装置１内に、モノシランガス１〜２０Ｓ
ＣＣＭと、ヘリウム希釈酸素０．１〜２ＳＣＣＭとを、
適当比率混合して導入する。グロー放電開始電圧以下の
直流電圧（例えば１ｋＶ以下、数１０Ｖ以上）をサセプ
タ２とガスシャワーヘッド３ａとの間に印加する。成膜
装置１内では、導入されたガスが熱触媒体５の熱分解お
よび触媒作用により、基板１０上にゲート絶縁膜用の酸
化シリコン膜１４を、所定膜厚に形成する。また、必要
に応じてヘリウム希釈酸素をカットしてアンモニアを適
当比率混合して、所定膜厚の窒化シリコン膜１５を連続
形成しても良い。このとき、成膜装置１内での原料ガス
の割合を高めるために、マスフローコントローラーＭを
制御して、水素ガスの供給を成膜の途中で低減させ、酸
化シリコン膜１４及び窒化シリコン膜１５を高速で成膜
しても良い。

【０２７４】なお、成膜後は、原料ガスをカットし、熱
触媒体を問題ない温度まで冷却して、キャリアガスの導
入を停止する。成膜後に、原料ガスをカットして水素系
キャリアガスのみを導入することにより、形成されたポ
リシリコン膜と酸化シリコン膜の界面および酸化シリコ
ン膜を、活性化水素イオンＨ^＊でアニール処理して、界
面準位を低減し、絶縁膜を改質することができる。絶縁
性薄膜形成時には、それぞれの原料ガスを傾斜減少又は
傾斜増加させて、傾斜接合の膜を成膜してもよい。

【０２７５】なお本例では、シングルチャンバのバイア
ス触媒ＣＶＤ装置を用いて薄膜を形成するように構成し
ているが、マルチチャンバのバイアス触媒ＣＶＤ装置を
用いて薄膜を形成しても良い。その場合には、次のＡ〜
Ｃチャンバを備えたマルチチャンバ真空容器を用い、上
記第１〜第５工程を次の手順で行う。第１工程では、各
チャンバ内に水素系キャリアガスを供給して熱触媒体５
を所定温度に加熱しておく。その後、基板１０をＡチャ
ンバに移し、モノシランガスとアンモニアガスを適量比
率混合して導入し、電界を印加して窒化シリコン膜５０
〜２００（ｎｍ）厚を形成する。

【０２７６】窒化シリコン膜が形成されると、基板１０
をＢチャンバに移し、モノシランガスにヘリウム希釈の
酸素ガスを適量比率混合して導入し、電界を印加して酸
化シリコン膜５０〜１００（ｎｍ）厚を形成する。その
後基板１０をＣチャンバに移し、モノシランガスおよび
ＳｎＨ_４を適量比率混合して導入し、電界を印加してポ
リシリコン膜４０〜６０（ｎｍ）厚を形成する。

【０２７７】ポリシリコン膜１３が形成されたら、原料
ガスをカットし、熱触媒体５を問題ない温度まで冷却し
て、キャリアガスの導入を停止する。この後、基板１０
を成膜装置１から取り出し、形成したポリシリコン膜を
エキシマレーザーアニール処理する。

【０２７８】その後、基板１０を再びＢチャンバに設置
し、モノシランガスにヘリウム希釈の酸素ガスを適量比
率混合して導入し、電界を印加して酸化シリコン膜５０
〜１００（ｎｍ）厚を形成する。必要に応じて基板１０
をＡチャンバに移し、モノシランガスにアンモニアガス
を適量比率混合して導入し、電解を印加して窒化シリコ
ン膜５０〜１００（ｎｍ）厚を形成する。成膜後は原料
ガスをカットし、熱触媒体５を問題ない温度まで冷却し
て水素系キャリアガスをカットする。

【０２７９】なお、本例のトップゲート型ポリシリコン
ＣＭＯＳＴＦＴ製法では、上記の通り、水素ガスの供給
を成膜の途中で低減または停止させ、各薄膜を高速で成
膜することができるが、成膜途中に、水素系キャリアガ
スをストップしても、シラン系ガスの熱分解および触媒
反応により、多量の活性化水素イオンＨ^＊が発生するの
で、熱触媒体５が劣化することはなく、高速成膜を行っ
た場合であっても、熱触媒体５は、充分な触媒機能が保
たれるものである。こうして、絶縁基板１０上に４０〜
６０（ｎｍ）厚の大粒径ポリシリコン層を成膜する。

【０２８０】次いで、上記ポリシリコン層を少なくとも
チャンネル，ソース，ドレイン領域とするＭＯＳＴＦＴ
の作製を行う。第６工程として、図２３に示すように、
ＮチャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物
濃度を制御するために、ＰチャンネルＭＯＳＴＦＴを、
フォトレジストｒ１でマスクし、Ｐ型不純物イオン（例
えば、二フッ化ホウ素イオンＢＦ_２ ^＋）を、例えば、２
０〜３０ｋｅＶで２〜３×１０^１２ａｔｏｍｓ／ｃｍ^２
のドーズ量でイオン注入し、ポリシリコン層の導電型を
Ｐ型化したシリコン層ｌ１とする。

【０２８１】次いで、第７工程として、図２４に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ２でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、４０
〜５０ｋｅＶで２〜３×１０^１２ａｔｏｍｓ／ｃｍ^２の
ドーズ量でイオン注入し、ポリシリコン層のＮ型化した
シリコン層ｌ２とする。

【０２８２】次いで、第８工程では、図２５に示すよう
に、ゲート電極材料としての耐熱性の高いモリブデン／
タンタル合金膜１６を、スパッタ法で、例えば、４００
（ｎｍ）厚に堆積させる。

【０２８３】次いで、第９工程では、図２６に示すよう
に、フォトレジストｒ３を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜１６をゲ
ート電極１７の形状にパターニングし、更に、フォトレ
ジストｒ３を除去する。

【０２８４】次いで、第１０工程では、図２７に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極１７を
フォトレジストｒ４でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、６０〜７０ｋｅＶで１
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
し、フォトレジスト剥離後、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。なお、このＲＴＡ処理は、ＰチャンネルＭ
ＯＳＴＦＴの活性化と一緒にしても良い。

【０２８５】次いで、第１１工程では、図２８に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極１７を
フォトレジストｒ５でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで１×
１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入
し、フォトレジスト剥離後、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴ
のＰ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２を、それ
ぞれ形成する。

【０２８６】次いで、第１２工程では、図２９に示すよ
うに、全面にバイアス触媒ＣＶＤ法等によって、酸化シ
リコン膜１９を、例えば５０〜１００（ｎｍ）厚、リン
シリケートガラス（ＰＳＧ）膜２０を、例えば２００〜
３００（ｎｍ）厚、窒化シリコン膜２１を１００〜２０
０（ｎｍ）厚に成膜する。

【０２８７】次いで、第１３工程では、図３０に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面にアルミニウムなどの電極材料を、ス
パッタ法等により、１５０℃で１μｍの厚みに堆積す
る。その後、これをパターニングして、ＰチャンネルＭ
ＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴの、それぞれ
のソース又はドレイン電極Ｓ又はＤとゲートコンタクト
又は配線Ｇを形成する。その後、フォーミングガス（Ｎ
_２＋Ｈ_２）中４００℃で１時間シンター処理し、オーミ
ックコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを
完成する。

【０２８８】なお、上記第１３工程で、ソース電極Ｓ又
はドレイン電極Ｄとゲート取り出し電極又は配線Ｇを形
成した後、次の第１４工程の水蒸気アニール工程及び第
１５工程のプラズマクリーニング工程（またはスパッタ
クリーニング工程）を行ってもよい。

【０２８９】本例では、第５工程の後のレーザーアニー
ル工程と、この水蒸気アニール工程およびプラズマクリ
ーニング工程（またはスパッタクリーニング工程）との
双方を備えるように構成しているが、レーザーアニール
工程を備えるが水蒸気アニール工程及びプラズマクリー
ニング工程（またはスパッタクリーニング工程）を備え
ないように構成しても良い。また、レーザーアニール工
程を備えずに、水蒸気アニール工程及びプラズマクリー
ニング工程（またはスパッタクリーニング工程）を備え
るように構成しても良い。また、レーザーアニール工程
と水蒸気アニール工程とを電極形成前に行う場合には、
電極が水蒸気によって腐食されないため、電極のプラズ
マクリーニングまたはスパッタクリーニング工程とを行
う必要はない。なお、レーザーアニール工程を、第４工
程（ポリシリコン膜形成工程）と第５工程（ゲート絶縁
膜（酸化シリコン膜）形成工程）との間に行わない場合
には、ポリシリコン膜１３とゲート絶縁膜の酸化シリコ
ン膜１４は、連続成膜する方が良い。

【０２９０】第１４工程は、上述の通り水蒸気アニール
工程であり、薄膜層および電極の形成された基板１０
を、上述した真空吸引による方法により、水蒸気アニー
ル処理する。水蒸気アニールチャンバ３１内のサセプタ
３２上に基板１０を載置する。この水蒸気アニールチャ
ンバ３１内で、２×１０^５Ｐａ〜３×１０^５Ｐａの高圧
水蒸気中，１８０℃〜２００℃、３０分〜６０分間基板
１０を加熱し、絶縁膜と半導体膜との界面または絶縁膜
の改質を行う。

【０２９１】次いで、第１５工程で、上記実施例１で説
明した手順により、上記形成された膜の少なくとも電極
パッド部表面を、スパッタクリーニング又はプラズマク
リーニングする。その後、水蒸気アニール工程を行わな
い場合と同様に、フォーミングガス（Ｎ_２＋Ｈ_２）中４
００℃で１時間シンター処理し、オーミックコンタクト
と表面準位を改善し、各ＭＯＳＴＦＴを完成する。

【０２９２】（具体的実施例２）さらに、具体的な実施
例２として、ボトムゲート型ポリシリコンＣＭＯＳＴＦ
Ｔ製法の実施例について説明する。本例は、ポリシリコ
ン膜をエキシマレーザーアニール処理および／または水
蒸気アニール処理するものである。本例では、バイアス
触媒ＣＶＤにより薄膜を形成するように構成している
が、これに限定されるものでなく、高密度バイアス触媒
ＣＶＤ，バイアス減圧ＣＶＤ，バイアス常圧ＣＶＤも本
例に適用可能である。基板１０の材質，大きさは、上記
具体的実施例１と同様の基準により選択される。

【０２９３】上記ボトムゲート型ポリシリコンＣＭＯＳ
ＴＦＴの作製工程について説明する。まず、基板１０の
少なくともＴＦＴ領域に、モリブデン／タンタル合金の
スパッタ膜３００〜４００（ｎｍ）厚を形成する。そし
て汎用フォトリソグラフィ及びエッチング技術により、
２０〜４５度のテーパーエッチングを施し、ボトムゲー
ト電極を形成する。

【０２９４】次に、上記具体的実施例１の第１工程乃至
第４工程と同様の手順により、基板１０上に、保護膜
用，ボトムゲート絶縁膜用の窒化シリコン膜，酸化シリ
コン膜と，ポリシリコン膜と，保護膜用、レーザー反射
低減用の酸化シリコン膜とを成膜する。このときに、少
なくともゲート絶縁膜の酸化シリコン膜とポリシリコン
膜とは連続成膜した方がよい。成膜後は、原料ガスをカ
ットし、熱触媒体５を問題ない温度まで冷却して、キャ
リアガスの導入を停止する。その後、基板１０を成膜装
置１から取り出してレーザーアニール装置に導入し、ポ
リシリコン膜を、上記具体的実施例１と同様の手順によ
り、レーザーアニール処理する。但し、本例では、エキ
シマレーザーアニール処理を、形成された薄膜の表面側
から短波長パルスレーザ光を照射することによって行
う。

【０２９５】こうして、絶縁基板１０上に４０〜６０
（ｎｍ）厚の大粒径ポリシリコン層を成膜する。次い
で、ポリシリコン層を少なくともチャンネル領域とする
ＭＯＳＴＦＴの作製を行う。本例では、ボトムゲート電
極を最初に形成しているので、ポリシリコンおよび保護
膜の酸化シリコン膜形成後には、電極として、ソース，
ドレイン電極が形成される。

【０２９６】次に、上記具体的実施例の第６工程と同様
の手順により、ＰチャンネルＭＯＳＴＦＴをフォトレジ
ストでマスクし、Ｐ型不純物イオン（例えば、二フッ化
ホウ素イオンＢＦ_２ ^＋）をイオン注入し、ポリシリコン
層の導電型をＰ型化したシリコン層とする。次いで、上
記具体的実施例の第７工程と同様の手順により、Ｎチャ
ンネルＭＯＳＴＦＴをフォトレジストでマスクし、Ｎ型
不純物イオン（例えば、リンイオンＰ^＋）を打ち込み、
ポリシリコン層の導電型をＮ型化したシリコン層とす
る。

【０２９７】その後、上記具体的実施例１の第１０工程
および第１１工程と同様の手順により、イオン注入、Ｒ
ＴＡによる活性化を行い、ＮチャンネルＭＯＳＴＦＴの
Ｎ^＋型ソース領域及びドレイン領域、ＰチャンネルＭＯ
ＳＴＦＴのＰ^＋型ソース領域及びドレイン領域を、それ
ぞれ形成する。次いで、全面に、バイアス触媒ＣＶＤ等
によって、保護用の酸化シリコン膜、リンシリケートガ
ラス（ＰＳＧ）膜、窒化シリコン膜を成膜する。

【０２９８】次いで、絶縁膜の所定位置にコンタクト窓
開けを行い、各ホールを含む全面にアルミニウムなどの
電極材料を、スパッタ法等により、１５０℃で１μｍの
厚みに堆積する。その後、これをパターニングして、Ｐ
チャンネルＭＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴ
の、それぞれのソース又はドレイン電極を形成する。そ
の後、フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１
時間シンター処理し、オーミックコンタクトと表面準位
を改善し、各ＭＯＳＴＦＴを完成する。

【０２９９】その後、前記具体的実施例1と同様な方法
で、水蒸気アニール処理およびプラズマクリーニング
（またはスパッタクリーニング）を行う。本例では、レ
ーザーアニール工程と、水蒸気アニール工程およびプラ
ズマクリーニング工程（またはスパッタクリーニング工
程）との双方を備えるように構成しているが、これら双
方のいずれかを備えるように構成しても良い。

【０３００】また、本例では、水蒸気アニール工程をソ
ース電極およびドレイン電極形成後に行っているため、
水蒸気アニール工程を行った後にプラズマクリーニング
（またはスパッタクリーニング）を行うように構成して
いる。しかし、水蒸気アニール工程は、保護膜用、レー
ザー反射低減用の酸化シリコン膜を成膜した後すぐに行
ってもよい。特に、図１８（ｂ）に示すように、成膜室
４３等の他に水蒸気アニール室４５を備えるマルチチャ
ンバからなる真空容器を用いて成膜および水蒸気アニー
ルをする場合には、成膜と水蒸気アニール工程とを同じ
装置内で連続して行うことができる。このように、水蒸
気アニール工程をソース電極およびドレイン電極形成前
に行う場合には、これらの電極が水蒸気によって腐食さ
れないため、これらの電極のプラズマクリーニングまた
はスパッタクリーニング工程とを行う必要はない。

【０３０１】（具体的実施例３）具体的な実施例３とし
て、デュアルゲート型ポリシリコンＣＭＯＳＴＦＴ製法
の実施例について説明する。本例は、ポリシリコン膜を
エキシマレーザーアニール処理および／または水蒸気ア
ニール処理するものである。なお、本例では、バイアス
触媒ＣＶＤにより薄膜を形成するように構成している
が、これに限定されるものでなく、高密度バイアス触媒
ＣＶＤ，バイアス減圧ＣＶＤ，バイアス常圧ＣＶＤも本
例に適用可能である。基板１０の材質，大きさは、上記
具体的実施例１と同様の基準により選択される。

【０３０２】次に、デュアルゲート型ポリシリコンＣＭ
ＯＳＴＦＴの作製工程について説明する。まず、基板１
０の少なくともＴＦＴ領域に、モリブデン／タンタル合
金のスパッタ膜３００〜４００（ｎｍ）厚を形成する。
そして汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３０３】次いで、上記具体的実施例１の第１工程乃
至第４工程と同様の手順により、基板１０上に、保護膜
用，ボトムゲート絶縁膜用の窒化シリコン膜，酸化シリ
コン膜，ポリシリコン膜，トップゲート絶縁膜用の酸化
シリコン膜，必要に応じて窒化シリコン膜を成膜する。
少なくとも、ポリシリコン膜とトップゲート絶縁膜用の
酸化シリコン膜とは、連続成膜するものとする。その
後、基板１０を成膜装置１から取り出してレーザーアニ
ール装置に導入し、ポリシリコン膜を、上記具体的実施
例１と同様の手順により、レーザーアニール処理する。
このようにして、例えば、４０〜６０（ｎｍ）厚の大粒
径のポリシリコン膜が成膜される。次いで、ポリシリコ
ン層を少なくともチャンネル領域とするＭＯＳＴＦＴの
作製を行う。

【０３０４】上記具体的実施例の第６工程と同様の手順
により、ＰチャンネルＭＯＳＴＦＴをフォトレジストで
マスクし、Ｐ型不純物イオン（例えば、二フッ化ホウ素
イオンＢＦ_２ ^＋）を打ち込み、ポリシリコン層の導電型
をＰ型化したシリコン層とする。次いで、上記具体的実
施例の第７工程と同様の手順により、ＮチャンネルＭＯ
ＳＴＦＴをフォトレジストでマスクし、Ｎ型不純物イオ
ン（例えば、リンイオンＰ^＋）を打ち込み、ポリシリコ
ン層の導電型をＮ型化したシリコン層とする。

【０３０５】次いで、上記具体的実施例１の第８工程お
よび第９工程と同様の手順により、スパッタ法で堆積さ
せたモリブデン／タンタル合金膜を、ゲート電極の形状
にパターニングし、トップゲート電極を形成する。

【０３０６】その後、上記具体的実施例１の第１０工程
および第１１工程と同様の手順により、イオン注入、Ｒ
ＴＡによる活性化を行い、ＮチャンネルＭＯＳＴＦＴの
Ｎ^＋型ソース領域及びドレイン領域、ＰチャンネルＭＯ
ＳＴＦＴのＰ^＋型ソース領域及びドレイン領域を、それ
ぞれ形成する。次いで、全面に、バイアス触媒ＣＶＤ等
によって、保護用の酸化シリコン膜，窒化シリコン膜を
成膜する。

【０３０７】次いで、絶縁膜の所定位置にコンタクト窓
開けを行い、各ホールを含む全面にアルミニウムなどの
電極材料を、スパッタ法等により、１５０℃で１μｍの
厚みに堆積する。その後、これをパターニングして、Ｐ
チャンネルＭＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴ
の、それぞれのソース又はドレイン電極およびゲートコ
ンタクトまたは配線を形成する。その後、フォーミング
ガス（Ｎ_２＋Ｈ_２）中４００℃で１時間シンター処理
し、オーミックコンタクトと表面準位を改善し、各ＭＯ
ＳＴＦＴを完成する。

【０３０８】その後、前記具体的実施例1と同様な方法
で、水蒸気アニール処理およびプラズマクリーニング
（またはスパッタクリーニング）を行う。本例では、レ
ーザーアニール工程と、水蒸気アニール工程およびプラ
ズマクリーニング工程（またはスパッタクリーニング工
程）との双方を備えるように構成しているが、これら双
方のいずれかを備えるように構成しても良い。

【０３０９】また、本例では、水蒸気アニール工程をソ
ース電極およびドレイン電極、トップゲート電極形成後
に行っているため、水蒸気アニール工程を行った後にプ
ラズマクリーニング（またはスパッタクリーニング）を
行うように構成している。しかし、水蒸気アニール工程
は、トップゲート絶縁膜の酸化シリコン膜等を成膜した
後すぐに行ってもよい。特に、図１８に示すように、成
膜室４３等の他に水蒸気アニール室４５を備えるマルチ
チャンバからなる真空容器を用いて成膜および水蒸気ア
ニールをする場合には、成膜と水蒸気アニール工程とを
同じ装置内で連続して行うことができる。このように、
水蒸気アニール工程を電極形成前に行う場合には、これ
らの電極が水蒸気によって腐食されないため、これらの
電極のプラズマクリーニングまたはスパッタクリーニン
グ工程を行う必要はない。

【０３１０】なお、本例では、上記シリコン薄膜のほ
か、ゲルマニウム、シリコンゲルマニウム等の多結晶半
導体または微結晶半導体或いはアモルファス半導体薄膜
等を形成することができる。

【０３１１】（具体的実施例４）具体的な実施例４とし
て、トップゲート型単結晶シリコンＣＭＯＳＴＦＴ製法
の実施例を示す。まず、基板１０の少なくともＴＦＴ形
成領域に適当な形状，寸法の段差を形成し、バイアス触
媒ＣＶＤ法により半導体膜とゲート絶縁膜を連続成膜さ
せて、段差をシードにグラフォエピタキシャル成長させ
る。このように、少なくとも、ポリシリコン膜とゲート
絶縁膜用の酸化シリコン膜とを成膜するときには、キャ
リアガスとしての水素ガスを供給し、また、熱触媒体５
を加熱して熱分解および触媒作用が可能な状態にしてお
き、連続成膜するものとする。基板１０の材質および大
きさは、上記具体的実施例１と同様の基準により選択さ
れる。

【０３１２】次に、第１工程〜第１２工程からなるトッ
プゲート型単結晶シリコンＣＭＯＳＴＦＴの作製工程に
ついて説明する。まず、第１工程で、図３１に示すよう
に、基板１０の一主面に、フォトレジストｒ１を所定パ
ターンに形成し、これをマスクとして、例えば、四フッ
化炭素（ＣＦ_４）プラズマのＦ^＋イオンを照射し、リア
クティブイオンエッチング（ＲＩＥ）によって、基板１
０に段差１０ａを複数個形成する。

【０３１３】この場合、段差１０ａは、後述する単結晶
シリコンのグラフォエピタキシャル成長時のシードとな
るものであって、例えば、深さＤ０．０５〜０．２μ
ｍ、長さＬ５．０〜１０．０μｍ、幅Ｗ２．０〜１０．
０μｍに形成される。

【０３１４】次いで、第２工程で、フォトレジストｒ１
の除去後に、上記具体的実施例１と同様の手順により、
保護膜用の窒化シリコン膜５０〜１００（ｎｍ）厚と保
護膜用の酸化シリコン膜５０〜１００（ｎｍ）厚を成膜
する。なお、基板１０上に保護膜用の窒化シリコン膜、
酸化シリコン膜を積層し、この膜に、段差１０ａを複数
個形成するようにしてもよい。但し、基板からのＮａ ^＋
イオン等のコンタミネーションが防止できるように、段
差の底には窒化シリコン膜が存在することが望ましい。

【０３１５】次いで、第３工程で、図３２に示すよう
に、バイアス触媒ＣＶＤにより、基板１０上に単結晶シ
リコン膜を形成する。このとき、成膜装置１内に、キャ
リアガスとしての水素ガス５０〜１００ＳＣＣＭを導入
する。また、原料ガスとしてのモノシラン１〜２０ＳＣ
ＣＭおよびＳｎＨ_４１〜２０ＳＣＣＭとを導入し、バイ
アス触媒ＣＶＤ法によって、基板１０上に単結晶シリコ
ン膜を形成する。このときに、段差１０ａをシードにグ
ラフォエピタキシャル成長させて、単結晶シリコン膜２
２を数μｍ〜０．００５μｍ（例えば５０〜１００（ｎ
ｍ））厚に、エピタキシャル成長させる。

【０３１６】なお、必要に応じて、原料ガスのシラン系
ガス（モノシラン又はジシラン又はトリシラン等）に、
Ｎ型のリン又はひ素又はアンチモン等を適量混入した
り、又はＰ型のボロンを適量混入することで、任意のＮ
又はＰ型不純物キャリア濃度の単結晶シリコン膜を形成
することができる。Ｎ型化の場合は、例えば、フォスフ
ィン、アルシン、スチビンが採用され、Ｐ型化の場合
は、例えば、ジボランが採用される。

【０３１７】基板１０上に堆積した単結晶シリコン膜２
２は、エピタキシャル成長したものであるが、これは、
グラフォエピタキシーと称される公知の現象によるもの
である。この単結晶シリコン膜の膜質および成膜速度
は、熱触媒体温度，基板温度，さらに熱触媒体の触媒作
用による活性化水素イオンＨ^＊の段差表面のクリーニン
グ等により決定される。そして、上記段差１０ａの形状
を種々に変えることによって、成長層の結晶方位を制御
することができる。このとき、成膜装置１内での原料ガ
スの割合を高めるために、マスフローコントローラーＭ
を制御して、水素ガスの供給を成膜の途中で低減させ、
単結晶シリコン膜を高速で成膜するように構成してもよ
い。

【０３１８】単結晶シリコン膜２２が形成されたら、図
３３に示すように、第５工程として、上記具体的実施例
１の第５工程と同様の手順によりゲート絶縁膜用の酸化
シリコン膜２３，または必要に応じて酸化シリコン膜２
３及び窒化シリコン膜を成膜する。

【０３１９】こうして、バイアス触媒ＣＶＤ法とグラフ
ォエピタキシーによって、基板１０上に単結晶シリコン
膜２２を堆積させる。次いで、単結晶シリコン膜を少な
くともチャンネル領域とするＭＯＳＴＦＴの作製を行
う。

【０３２０】第６工程として、図３４に示すように、Ｎ
チャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物濃
度を制御するために、ＰチャンネルＭＯＳＴＦＴをフォ
トレジストｒ２でマスクし、Ｐ型不純物イオン（例え
ば、二フッ化ホウ素イオンＢＦ _２ ^＋）を、例えば、２０
〜３０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜の導電型をＰ型
化したシリコン層ｌ１とする。

【０３２１】次いで、第７工程として、図３５に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ３でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、４０
〜５０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜のＮ型化したシ
リコン層ｌ２とする。

【０３２２】次いで、第８工程では、図３６に示すよう
に、ゲート電極材料としてのモリブデン／タンタル合金
膜２４を、例えば、スパッタ法によって４００（ｎｍ）
厚に堆積させる。

【０３２３】次いで、第９工程では、図３７に示すよう
に、フォトレジストｒ４を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜２４をゲ
ート電極２５の形状にパターニングし、フォトレジスト
ｒ４を除去する。

【０３２４】次いで、第１０工程では、図３８に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ５でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、６０〜７０ｋｅＶで１
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
しフォトレジスト除去後に、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。

【０３２５】次いで、第１１工程では、図３９に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ６でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、３０ｋｅＶで１×１０
^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入しフォ
トレジスト除去後に、Ｎ_２中約１０００℃で２０秒〜３
０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴのＰ^＋
型ソース領域Ｓ２及びドレイン領域Ｄ２をそれぞれ形成
する。なお、このＲＴＡ処理はＮチャンネルＭＯＳＴＦ
Ｔの活性化を一緒にしてもよい。

【０３２６】次いで、第１２工程では、図４０に示すよ
うに、全面にバイアス触媒ＣＶＤ等によって、酸化シリ
コン膜２７を、例えば５０〜１００（ｎｍ）厚、リンシ
リケートガラス（ＰＳＧ）膜２８を、例えば２００〜３
００（ｎｍ）厚、窒化シリコン膜２９を、例えば、１５
０〜２００（ｎｍ）厚に成膜する。

【０３２７】次いで、第１３工程では、図４１に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面に、アルミニウムなどの電極材料をス
パッタ法等によって１５０℃で１μｍの厚みに堆積し、
これをパターニングして、ＰチャンネルＭＯＳＴＦＴ及
びＮチャンネルＭＯＳＴＦＴの、それぞれのソース又は
ドレイン電極Ｓ又はＤとゲート取出し電極又は配線Ｇを
形成する。

【０３２８】次いで、上記具体的実施例１の第１４工程
及び第１５工程と同様の手順により、水蒸気アニール工
程及びプラズマクリーニング工程（またはスパッタクリ
ーニング工程）を行う。その後、フォーミングガス（Ｎ
_２＋Ｈ_２）中４００℃で１時間シンター処理してオーミ
ックコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを
完成する。

【０３２９】本例では、基板の少なくとも半導体装置形
成領域に段差を形成し、この段差をシードに単結晶シリ
コン膜をグラフォエピタキシャル成長させているので、
高い電子／正孔移動度を有し、動作性に優れる単結晶シ
リコン膜を得ることができる。さらに、水蒸気アニール
処理により、絶縁膜が改質され、ゲート絶縁膜と単結晶
シリコン膜との界面準位が改善されるので、更に動作特
性に優れる半導体装置を得ることができる。なお、当然
であるが、単結晶シリコン膜を成膜する場合には、レー
ザーアニール処理は行わない。レーザーアニール処理を
行うと、単結晶シリコンがポリシリコン膜化し、特性悪
化するからである。

【０３３０】（具体的実施例５）具体的な実施例５とし
て、ボトムゲート型単結晶シリコンＣＭＯＳＴＦＴ製法
の実施例を示す。基板１０の材質，大きさは、上記具体
的実施例１と同様の基準により選択される。

【０３３１】上記ボトムゲート型単結晶シリコンＣＭＯ
ＳＴＦＴの作製工程について説明する。まず、基板１０
の少なくともＴＦＴ領域に、モリブデン／タンタル合金
のスパッタ膜３００〜４００（ｎｍ）厚を形成する。そ
して、汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３３２】次いで、上記具体的実施例１の第１工程乃
至第３工程と同様の手順により、保護膜用，ボトムゲー
ト絶縁膜用の窒化シリコン膜５０〜１００（ｎｍ）厚お
よび酸化シリコン膜５０〜１００（ｎｍ）厚を形成す
る。なお、このとき、窒化シリコン膜および酸化シリコ
ン膜の代わりに、酸窒化シリコン膜を形成してもよい。

【０３３３】次いで、基板１０の一主面に、フォトレジ
ストを所定パターンに形成し、これをマスクとして、例
えば、ＣＦ_４プラズマのＦ^＋イオンを照射し、リアクテ
ィブイオンエッチング（ＲＩＥ）によって、基板１０の
ＴＦＴ形成領域内に、段差を複数個形成する。この場
合、段差は、後述する単結晶シリコンのグラフォエピタ
キシャル成長時のシードとなるものであって、深さＤ
０．０５〜０．２μｍ、長さＬ２〜１０μｍ、幅Ｗ２〜
１０μｍであってよい。

【０３３４】フォトレジストの除去後に、上記具体的実
施例４と同様の手順により、基板１０上の段差をシード
として単結晶シリコン膜数μｍ〜０．００５μｍ（例え
ば５０〜１００（ｎｍ））厚を成膜する。

【０３３５】単結晶シリコン膜が形成されたら、上記具
体的実施例１の第５工程と同様の手順により保護膜用の
酸化シリコン膜を成膜する。こうして、バイアス触媒Ｃ
ＶＤ法とグラフォエピタキシーによって、基板１０上の
段差をシードとして単結晶シリコン膜を堆積させる。次
いで、前記具体的実施例２と同様の方法で、単結晶シリ
コン膜を少なくともチャンネル領域とするＭＯＳＴＦＴ
の作製を行う。

【０３３６】上記具体的実施例１の第１４工程及び第１
５工程と同様の手順により、水蒸気アニール工程及びプ
ラズマクリーニング工程（またはスパッタクリーニング
工程）を行う。その後、フォーミングガス（Ｎ_２＋
Ｈ_２）中４００℃で１時間シンター処理してオーミック
コンタクトと表面準位を改善し、各ＭＯＳＴＦＴを完成
する。

【０３３７】（具体的実施例６）具体的な実施例６とし
て、デュアルゲート型単結晶シリコンＣＭＯＳＴＦＴ製
法の実施例について説明する。基板１０の材質，大きさ
は、上記具体的実施例１と同様の基準により選択され
る。

【０３３８】上記デュアルゲート型単結晶シリコンＣＭ
ＯＳＴＦＴの作製工程について説明する。基板１０の少
なくともＴＦＴ領域に、モリブデン／タンタル合金のス
パッタ膜を３００〜４００（ｎｍ）厚形成する。そし
て、汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３３９】次いで、上記具体的実施例１の第１工程乃
至第３工程と同様の手順により、保護膜用，ボトムゲー
ト絶縁膜用の窒化シリコン膜５０〜１００（ｎｍ）厚お
よび酸化シリコン膜５０〜１００（ｎｍ）厚を形成す
る。なお、このとき、窒化シリコン膜および酸化シリコ
ン膜の代わりに、酸窒化シリコン膜を形成してもよい。

【０３４０】次いで、基板１０の一主面に、フォトレジ
ストを所定パターンに形成し、これをマスクとして、例
えば、ＣＦ_４プラズマのＦ^＋イオンを照射し、リアクテ
ィブイオンエッチング（ＲＩＥ）によって、基板１０の
ＴＦＴ形成領域内に、段差を複数個形成する。この場
合、段差は、後述する単結晶シリコンのグラフォエピタ
キシャル成長時のシードとなるものであって、深さＤ
０．０５〜０．２μｍ、長さＬ２〜１０μｍ、幅Ｗ２〜
１０μｍであってよい。

【０３４１】次いで、上記具体的実施例４と同様の手順
により、基板１０上の段差をシードとして単結晶シリコ
ン膜を数μｍ〜０．００５μｍ（例えば５０〜１００
（ｎｍ））厚に、グラフォエピタキシャル成長させる。
こうして、バイアス触媒ＣＶＤ法とグラフォエピタキシ
ーによって、基板１０上の段差をシードとして単結晶シ
リコン膜を堆積させる。

【０３４２】次いで、上記具体的実施例３と同様な方法
で、単結晶シリコン膜を少なくともチャンネル領域とす
るＭＯＳＴＦＴの作製を行う。単結晶シリコン膜が形成
されたら、上記具体的実施例１の第５工程と同様の手順
により、トップゲート絶縁膜用の酸化シリコン膜、また
は必要に応じて酸化シリコン膜と窒化シリコン膜を成膜
する。なお、このとき、窒化シリコン膜および酸化シリ
コン膜の代わりに、酸窒化シリコン膜を形成してもよ
い。

【０３４３】次に、上記トップゲート絶縁膜用の酸化シ
リコン膜或いは窒化シリコン膜のソース、ドレイン領域
を窓あけして、モリブデン／タンタル合金のスパッタ膜
を全面に形成し、汎用フォトリソグラフィ及びエッチン
グ技術によりソース、ドレインおよびトップゲート電極
を形成する。

【０３４４】なお、本例では、トップゲート、ソース電
極およびドレイン電極形成後に、前記具体的実施例1と
同様な方法で、水蒸気アニール工程及びプラズマクリー
ニング工程（またはスパッタクリーニング工程）を行
う。その後、フォーミングガス（Ｎ_２＋Ｈ_２）中４００
℃で１時間シンター処理してオーミックコンタクトと表
面準位を改善し、各ＭＯＳＴＦＴを完成する。

【０３４５】（具体的実施例７）具体的な実施例７とし
て、単結晶シリコン膜をヘテロエピタキシャル成長によ
り形成して得た、トップゲート型単結晶シリコンＣＭＯ
ＳＴＦＴ製法の実施例を示す。まず、基板１０の少なく
ともＴＦＴ形成領域に、バイアス触媒ＣＶＤ法等により
キャリアガスとしての水素ガスを供給し、また熱触媒体
を加熱して熱分解および触媒作用が可能な状態にしてお
き、単結晶半導体（単結晶シリコン）と格子整合の良い
物質層（結晶性サファイア膜等）を形成し、前記格子整
合の良い物質をシードにヘテロエピタキシャル成長させ
る。基板１０の材質および大きさは、上記具体的実施例
１と同様の基準により選択される。

【０３４６】上記、第１工程〜第１３工程からなるトッ
プゲート型単結晶シリコンＣＭＯＳＴＦＴの作製工程に
ついて、さらに詳細に説明する。まず、第１工程，第２
工程で、上記具体的実施例の第１工程，第２工程と同様
の手順により、保護膜用の窒化シリコン膜５０〜２００
（ｎｍ）厚を形成する。

【０３４７】次いで、第３工程で、単結晶半導体（単結
晶シリコン）と格子整合の良い物質層（結晶性サファイ
ア膜等）を形成する。すなわち、図４２に示すように、
基板１０の一主面に、バイアス触媒ＣＶＤ法等により、
結晶性サファイア薄膜５０を５〜２００（ｎｍ）厚形成
する。結晶性サファイア薄膜５０は、トリメチルアルミ
ニウムガスを酸化性ガス（酸素・水分）で酸化し、結晶
化させて作製する。

【０３４８】次いで、第４工程で、単結晶シリコン膜２
２を形成する。第２工程で、水素ガスを低減または停止
させた場合は、成膜装置１内に、キャリアガスとしての
水素ガス５０〜１００ＳＣＣＭを導入する。また、原料
ガスとしてのモノシラン１〜２０ＳＣＣＭを導入し、バ
イアス触媒ＣＶＤ法によって、基板１０上に単結晶シリ
コン膜を成膜する。このときに、図４３に示すように、
結晶性サファイア薄膜５０上に、全面に単結晶シリコン
膜２２を、０．００５μｍ〜数μｍ（例えば、５０〜１
００（ｎｍ））厚に、エピタキシャル成長させる。

【０３４９】このようにして、シリコンは、結晶性サフ
ァイア薄膜５０をシード（種）としてヘテロエピタキシ
ャル成長し、例えば、５０〜１００（ｎｍ）厚程度の単
結晶シリコン膜２２として析出する。この場合、サファ
イアは、単結晶シリコンと格子定数が殆ど同じであるの
で、シリコンは、結晶性サファイア薄膜５０上にヘテロ
エピタキシャル成長する。

【０３５０】なお、必要に応じて、原料ガスのシラン系
ガス（モノシラン又はジシラン又はトリシラン等）に、
Ｎ型のリン又はひ素又はアンチモン等を適量混入した
り、又はＰ型のボロンを適量混入することで、任意のＮ
又はＰ型不純物キャリア濃度の単結晶シリコン膜を形成
することができる。Ｎ型化の場合は、例えば、フォスフ
ィン、アルシン、スチビンが採用され、Ｐ型化の場合
は、例えば、ジボランが採用される。

【０３５１】このとき、成膜装置１内での原料ガスの割
合を高めるために、マスフローコントローラーＭを制御
して、水素ガスの供給を成膜の途中で低減させ、単結晶
シリコン膜を高速で成膜するように構成してもよい。

【０３５２】その後、図４４に示すように、第５工程と
して、上記具体的実施例１の第５工程と同様の手順によ
り、ゲート絶縁膜用の酸化シリコン膜２３を成膜する。
このとき、単結晶シリコン膜とゲート絶縁膜用酸化シリ
コン膜は連続成膜とする。また、これらの膜を形成した
後、必要に応じて窒化シリコン膜を形成してもよい。ま
た、酸化シリコン膜と窒化シリコン膜を形成する代わり
に、酸窒化シリコン膜を形成してもよい。薄膜形成後
は、原料ガスをカットし、熱触媒体を問題ない温度まで
冷却して、キャリアガスの導入を停止する。

【０３５３】こうして、バイアス触媒ＣＶＤ法とヘテロ
エピタキシーによって、基板１０上に単結晶シリコン膜
２２を堆積させる。次いで、単結晶シリコン膜をチャン
ネル領域とするＭＯＳＴＦＴの作製を行う。

【０３５４】第６工程として、図４５に示すように、Ｎ
チャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物濃
度を制御するために、ＰチャンネルＭＯＳＴＦＴをフォ
トレジストｒ１でマスクし、Ｐ型不純物イオン（例え
ば、二フッ化ホウ素イオンＢＦ _２ ^＋）を、例えば、２０
〜３０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜の導電型をＰ型
化したシリコン層ｌ１とする。

【０３５５】次いで、第７工程として、図４６に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ２でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、４０
〜５０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜のＮ型化したシ
リコン層ｌ２とする。

【０３５６】次いで、第８工程では、図４７に示すよう
に、ゲート電極材料としてのモリブデン／タンタル合金
膜２４を、例えば、スパッタ法によって厚さ４００（ｎ
ｍ）厚に堆積させる。

【０３５７】次いで、第９工程では、図４８に示すよう
に、フォトレジストｒ３を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜２４をゲ
ート電極２５の形状にパターニングし、フォトレジスト
ｒ３の除去する。

【０３５８】次いで、第１０工程では、図４９に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ４でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、６０〜７０ｋｅＶで１
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
しフォトレジスト除去後に、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。

【０３５９】次いで、第１１工程では、図５０に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ５でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで１×
１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入し
フォトレジスト除去後に、Ｎ_２中約１０００℃で２０秒
〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴの
Ｐ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２をそれぞれ
形成する。なお、このＲＴＡ処理はＮチャンネルＭＯＳ
ＴＦＴの活性化を一緒にしてもよい。

【０３６０】次いで、第１２工程では、図５１に示すよ
うに、全面にバイアス触媒ＣＶＤ等によって、酸化シリ
コン膜２７を、例えば５０〜１００（ｎｍ）厚、リンシ
リケートガラス（ＰＳＧ）膜２８を、例えば２００〜３
００（ｎｍ）厚、窒化シリコン膜２９を、例えば、１５
０〜２００（ｎｍ）厚に成膜する。

【０３６１】次いで、第１３工程では、図５１に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面に、アルミニウムなどの電極材料をス
パッタ法等によって１５０℃で１μｍの厚みに堆積し、
これをパターニングして、図５２に示すように、Ｐチャ
ンネルＭＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴの、
それぞれのソース又はドレイン電極Ｓ又はＤとゲート取
出し電極又は配線Ｇを形成する。

【０３６２】次いで、第１４工程では、上記具体的実施
例１の第１４工程及び第１５工程と同様の手順により、
水蒸気アニール工程及びプラズマクリーニング工程（ま
たはスパッタクリーニング工程）を行う。その後、フォ
ーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１時間シンタ
ー処理してオーミックコンタクトと表面準位を改善し、
各ＭＯＳＴＦＴを完成する。

【０３６３】本例では、基板の少なくとも半導体装置形
成領域には単結晶半導体、例えば単結晶シリコンと格子
整合の良い物質層を形成し、この格子整合の良い物質を
シードに単結晶シリコン膜をヘテロエピタキシャル成長
させているので、高い電子／正孔移動度を有し、動作性
に優れる単結晶シリコン膜を得ることができる。

【０３６４】（具体的実施例８）具体的な実施例８とし
て、単結晶半導体膜をヘテロエピタキシャル成長により
形成して得た、ボトムゲート型単結晶シリコンＣＭＯＳ
ＴＦＴ製法の実施例を示す。基板１０の材質および大き
さは、上記具体的実施例１と同様の基準により選択され
る。まず、基板１０の少なくともＴＦＴ形成領域に、モ
リブデン／タンタル合金のスパッタ膜３００〜４００
（ｎｍ）厚を形成し、ボトムゲート電極を形成する。ボ
トムゲート電極には、汎用フォトリソグラフィ及びエッ
チング技術により、２０〜４５度のテーパーエッチング
を施す。次に、上記具体的実施例１の第１工程〜第３工
程と同様の手順により、保護膜用，ボトムゲート絶縁膜
用の窒化シリコン膜５０〜１００（ｎｍ）厚，酸化シリ
コン膜５０〜１００（ｎｍ）厚を形成する。この窒化シ
リコン膜，酸化シリコン膜の代わりに、酸窒化シリコン
膜５０〜２００（ｎｍ）厚としてもよい。

【０３６５】次いで、上記具体的実施例７と同様の手順
により、結晶性サファイア薄膜５〜２００（ｎｍ）厚を
形成する。次いで、上記具体的実施例７と同様の手順に
より、単結晶シリコン膜０．００５μｍ〜数μｍ（例え
ば、５０〜１００（ｎｍ））厚をヘテロエピタキシャル
成長させる。

【０３６６】このようにして、シリコンは、結晶性サフ
ァイア薄膜をシード（種）としてヘテロエピタキシャル
成長し、厚さ、例えば、５０〜１００（ｎｍ）厚程度の
単結晶シリコン膜として析出する。なお、この結晶性サ
ファイア膜は、シリコンのヘテロエピタキシャル成長の
シードであり、かつボトムゲート絶縁膜としての役割も
果たす。

【０３６７】その後、上記具体的実施例１の第５工程と
同様の手順により、保護膜用の酸化シリコン膜を成膜す
る。成膜後は、原料ガスをカットし、熱触媒体を問題な
い温度まで冷却して、キャリアガスの導入を停止する。

【０３６８】こうして、バイアス触媒ＣＶＤ法とヘテロ
エピタキシーによって、基板１０上に単結晶シリコン膜
を堆積させる。次いで、前記具体的実施例７と同様の方
法で、単結晶シリコン膜を少なくともチャンネル領域と
するＭＯＳＴＦＴの作製を行う。なお、本例では、ソー
ス電極およびドレイン電極形成後に、前記具体的実施例
1と同様の方法で、水蒸気アニール処理を行う。

【０３６９】（具体的実施例９）具体的な実施例９とし
て、単結晶シリコン膜をヘテロエピタキシャル成長によ
り形成して得た、デュアルゲート型単結晶シリコンＣＭ
ＯＳＴＦＴ製法の実施例について説明する。基板１０の
材質および大きさは、上記具体的実施例１と同様の基準
により選択される。デュアルゲート型単結晶シリコンＣ
ＭＯＳＴＦＴは、以下の工程で作製される。まず、基板
１０の少なくともＴＦＴ領域に、モリブデン／タンタル
合金のスパッタ膜を３００〜４００（ｎｍ）厚形成す
る。そして、汎用フォトリソグラフィ及びエッチング技
術により、２０〜４５度のテーパーエッチングを施し、
ボトムゲート電極を形成する。

【０３７０】次いで、上記具体的実施例１の第１工程〜
第３工程と同様の手順により、保護膜用，ボトムゲート
絶縁膜用の窒化シリコン膜５０〜１００（ｎｍ）厚，酸
化シリコン膜５０〜１００（ｎｍ）厚を形成する。な
お、これらの窒化シリコン膜，酸化シリコン膜を形成す
る代わりに、酸窒化シリコン膜５０〜２００（ｎｍ）厚
を形成してもよい。

【０３７１】次いで、上記具体的実施例７と同様の手順
により、結晶性サファイア薄膜５〜２００（ｎｍ）厚を
形成する。次いで、上記具体的実施例７と同様の手順に
より、単結晶シリコン膜０．００５μｍ〜数μｍ（例え
ば、５０〜１００（ｎｍ））厚をヘテロエピタキシャル
成長させる。

【０３７２】このようにして、シリコンは、結晶性サフ
ァイア薄膜をシード（種）としてヘテロエピタキシャル
成長し、厚さ、例えば、５０〜１００（ｎｍ）厚程度の
単結晶シリコン膜として析出する。こうして、バイアス
触媒ＣＶＤ法とヘテロエピタキシーによって、基板１０
上に単結晶シリコン膜を堆積させる。その後、単結晶シ
リコン膜を少なくともチャンネル領域とするＭＯＳＴＦ
Ｔの作製を行う。

【０３７３】その後、上記具体的実施例１の第５工程と
同様の手順により、トップゲート絶縁膜用の酸化シリコ
ン膜５０〜１００（ｎｍ）厚を成膜する。また、必要に
応じて窒化シリコン膜５０〜１００（ｎｍ）厚を成膜す
る。なお、これらの酸化シリコン膜，窒化シリコン膜の
代わりに、酸窒化シリコン膜５０〜２００（ｎｍ）厚を
形成してもよい。また、成膜後は、原料ガスをカット
し、熱触媒体５を問題ない温度まで冷却して、キャリア
ガスの導入を停止する。なお、この結晶性サファイア薄
膜は、シリコンのヘテロエピタキシャル成長のシードで
あり、かつボトムゲート絶縁膜としての役割も果たす。

【０３７４】次に、上記トップゲート絶縁膜用の酸化シ
リコン膜のソース、ドレイン領域を窓明けして、モリブ
デン／タンタル合金のスパッタ膜を全面に形成して、汎
用フォトリソグラフィ及びエッチング技術によりソー
ス、ドレインおよびトップゲート電極を形成する。

【０３７５】なお、本例では、トップゲート電極，ソー
ス電極およびドレイン電極形成後に、前記具体的実施例
1と同様な方法で、水蒸気アニール処理，電極のプラズ
マクリーニングまたはスパッタクリーニングを行う。

【０３７６】

【発明の効果】本発明は、バイアス触媒ＣＶＤまたは高
密度バイアス触媒ＣＶＤを利用して、基板と電極との間
にグロー放電開始電圧以下の電界を印加して、前記基板
上に半導体膜を形成することを含む半導体膜形成工程を
行うことにより、下記に示す効果を奏する。すなわち、
バイアス触媒ＣＶＤまたは高密度バイアス触媒ＣＶＤを
利用して、基板と電極との間にグロー放電開始電圧以下
の電界を印加して、前記基板上に半導体膜を形成するこ
とにより、反応ガスを加熱された触媒体に接触させ、こ
れによって生成した反応種（高いエネルギーを持つラジ
カルな堆積種又はその前駆体及びラジカルイオン）にグ
ロー放電開始電圧以下のＤＣ、又はＡＣ／ＤＣ、又はＲ
Ｆ／ＤＣ等の電界を作用させて指向性の運動エネルギー
を与え、基板上に所定の膜を気相成長させているので、
次に示すような顕著な作用効果が得られる。

【０３７７】（１）熱触媒体によって生成した反応種
（高いエネルギーを持つラジカルな堆積種又はその前駆
体及びラジカルイオン）が、電界の作用により指向性の
運動エネルギーを受け、基板上に効率良く導かれると共
に、基板上での泳動及び生成過程の膜中での拡散が十分
となる。従って、従来の触媒体ＣＶＤ法に比べて、上記
反応種の運動エネルギーを電界により独立してコントロ
ールできるため、生成膜の基板との密着性向上、生成膜
密度の向上、生成膜均一性又は平滑正の向上、ビアホー
ルなどへの埋め込み性とステップカバレージの向上を図
ることができる。さらに、基板温度の低温化、生成膜の
ストレスコントロール等が可能となり、高品質膜が実現
する。 （２）触媒体で生成された反応種（イオン、ラジカル
等）を電界で独立してコントロールし、効率良く基体上
に堆積できるので、反応ガスの利用効率が高く、生成速
度を早め、生産性向上と反応ガス削減によるコストダウ
ンを図ることができる。 （３）プラズマＣＶＤ法に比べ、はるかにシンプルで安
価な装置が実現する。 （４）常圧タイプでも上記の電界を加えるので、密度、
均一性、密着性のよい高品質膜が得られる。 （５）反応種の運動エネルギーが大きく、低温の基板に
よっても目的とする良質の膜が得られることから、基板
温度を低温化できるため、大型で安価な絶縁基板（ほう
けい酸ガラス、アルミノけい酸ガラス等のガラス基板、
ポリイミド等の耐熱性樹脂基板等）を使用でき、この点
でもコストダウンが可能となる。

【０３７８】また、本発明をバイアス触媒ＣＶＤにより
行う場合には、プラズマの発生がないので、プラズマに
よるダメージがなく、低ストレスの生成膜が得られる。
本発明を高密度バイアス触媒ＣＶＤにより行う場合に
は、プラズマの影響が基板におよびにくく、プラズマに
よるダメージが低減され、低ストレスの生成膜が得られ
る。

【０３７９】また、本発明では、半導体膜をレーザーで
アニール処理するように構成しているので、半導体膜の
極表面のみが瞬時に熱せられ、基板への熱の影響が及び
にくくなり、基板の変形を起こすことなく、アモルファ
スシリコンまたは微結晶シリコン薄膜を結晶化でき、又
不純物の活性化もでき、例えば移動度の大きい薄膜に変
えることができる。しかも、この結晶化、活性化は基板
全体を高温にすることなく、低温で行うことができる。
また、薄膜半導体装置の性能を向上し、かつ製造を容易
にするものである。

【０３８０】また、本発明によれば、水蒸気を含む低圧
高温または高圧高温雰囲気内におけるアニールを行うた
め、４００℃以下の低温の加熱処理であっても効果的
に、半導体と絶縁膜との界面準位の改善と、絶縁膜の改
質をはかることができる。

【０３８１】また、絶縁膜の改質，すなわち絶縁膜中の
水およびＯＨ基を低減することによって、ゲート絶縁膜
または半導体膜の、ホットエレクトロン劣化を抑制する
効果を得ることができる。

【０３８２】更に、ゲート絶縁膜中の欠陥や不純物に起
因する静電荷を中性化し、負に寄ったフラットバンド電
圧を０Ｖ側に近づけることができることから、ｎチャネ
ルＭＩＳトランジスタにおけるディプリーション型への
移行を回避してエンハンスメント型とし、ｐチャネルＭ
ＩＳトランジスタにおいてはしきい値電圧Ｖ_thの増大化
を回避して確実な動作を行わしめることができるので、
両導電型チャネルのＭＩＳトランジスタによるＣＭＯＳ
等の集積回路化を容易に行うことができる。

【０３８３】また、同一半導体基板における素子特性の
ばらつきを小さくすることができ、回路の集積化が容易
となる。また、半導体膜と絶縁膜の界面特性の向上、す
なわちスレッショホールド値を下げ、オン電流を増大さ
せ、オフ電流を低下させ、しきい値電圧Ｖ_thを低下させ
る効果を奏することができるものであり、集積回路の高
速動作化が実現できるものである。

【０３８４】また、電極形成後の水蒸気アニール処理後
に、少なくとも電極表面をスパッタクリーニング又はプ
ラズマクリーニングしてその酸化膜及び水酸化膜を除去
するので、外部取り出し（金線ボンディング、無電解Ｎ
ｉ／Ａｕメッキ＋半田バンプ）の電気／機械的コンタク
トが改善され、特性、品質及び信頼性が向上する。

【０３８５】また、本発明によれば、コントロールファ
クターとしての電界の種類及び強さ、触媒体の種類及び
温度、基板加熱温度、気相成膜条件、原料ガスの種類、
添加するＮ又はＰ型不純物濃度等を変更することによ
り、広範囲のＮ又はＰ型不純物濃度の半導体膜が効率よ
く容易に得られるので、高移動度でＶ_th調整が容易で、
低抵抗での高速動作が可能である。また、基板温度の更
なる低温化が実現し、安価で大型化が容易な低歪点ガラ
スや耐熱性樹脂基板等を採用でき、コストダウンが出来
る。

【０３８６】また、本発明では、バイアス触媒ＣＶＤま
たは高密度バイアス触媒ＣＶＤを用いて基板に薄膜を形
成するときに、活性化水素イオンＨ^＊を常時発生させる
と共に電解を印加して、基板表面が常に効率よくクリー
ニングされるように構成されているので、ゲート絶縁膜
の酸化シリコン膜とポリシリコン膜の界面にアモルファ
スシリコンの遷移層が形成されず、高品質な薄膜層を形
成することが可能となる。また、成膜後、レーザーアニ
ール処理後、水蒸気アニール処理後における少なくとも
キャリアチャンネル領域，例えばゲート絶縁膜との界面
付近のポリシリコン膜中の酸素，炭素，窒素のそれぞれ
の濃度を、例えば１×１０^１９ａｔｏｍｓ／ｃｍ^３以
下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下に
低減でき、水素の濃度を０．０１原子％／ｃｍ^３以上と
できるので、高移動度，高品質のポリシリコン膜を形成
することが可能となる。

【０３８７】また、成膜する前に活性化水素イオンＨ^＊
で基板表面を常時クリーニングして、表面改質処理する
ので、基板表面の水や酸素等の分子付着が除去されて界
面準位が低減し、それぞれの膜間のストレスが低く、高
品質の成膜（窒化シリコン膜、酸化シリコン膜、ポリシ
リコン膜等）とすることが可能となる。特にゲート絶縁
膜とシリコン膜を連続的に成膜する際に、活性化水素イ
オンＨ^＊にさらす処理を有すると、水素アニール効果に
より、界面準位密度の低い半導体−絶縁体接合構造の高
品質半導体装置を製造することが可能となる。

【０３８８】このために、トップゲート型のみならず、
ボトムゲート型、デュアルゲート型ＴＦＴでも、高い電
子／正孔移動度のポリシリコン膜又は単結晶シリコン膜
が得られる。したがって、この高性能のポリシリコン膜
又は単結晶シリコン膜を使用した半導体装置、電気光学
装置等の製造が可能となる。

【０３８９】バイアス触媒ＣＶＤ法等により連続成膜す
るときに、同一チャンバ内でそれぞれの成膜用原料ガス
を徐々に減少させたり、増加させたりすることにより傾
斜接合の膜にすることが可能であるので、それぞれの膜
間のストレスが低減し、高品質の絶縁体−半導体接合の
半導体装置等の製造が可能となる。

【０３９０】また、半導体膜と絶縁膜を真空容器中の異
なるチャンバ内で成膜する場合は、コンタミ防止とそれ
ぞれの膜間のストレス低減を図ることができ、高品質の
半導体装置等の製造が可能となる。

【０３９１】さらに、本発明では、真空容器内の異なる
室内で、半導体膜および絶縁膜形成とレーザーアニール
処理と水蒸気アニール処理とを行うことにより、連続的
に半導体膜および絶縁膜形成とレーザーアニール処理と
水蒸気アニール処理とを行うことが可能となる。さら
に、これにより、コンタミネーション防止と作業性向上
を図ることができ、高性能、高品質で安価な半導体装置
等の製造が可能となる。

【図面の簡単な説明】

【図１】本発明の薄膜形成方法に使用する装置の一例を
示す説明図である。

【図２】図１の装置を用いてバイアス触媒ＣＶＤを行う
場合の説明図である。

【図３】図１の装置を用いてバイアス触媒ＣＶＤを行う
場合の説明図である。

【図４】本発明で使用するＤＣバイアス触媒ＣＶＤ装置
の要部の概略説明図である。

【図５】本発明で使用するＲＦ／ＤＣバイアス触媒ＣＶ
Ｄ装置の要部の概略説明図である。

【図６】本発明で使用するＡＣ／ＤＣバイアス触媒ＣＶ
Ｄ装置の要部の概略説明図である。

【図７】本発明のバイアス触媒ＣＶＤの電圧の印加方法
を種々示す概略図である。

【図８】本発明のバイアス触媒ＣＶＤで用いる加速電極
の概略図である。

【図９】本発明のバイアス触媒ＣＶＤで反応種に荷電粒
子を照射する場合に用いる装置の概略図である。

【図１０】チャンバへのガス導入形態を示すグラフ図で
ある。

【図１１】チャンバへのガス導入形態を示すグラフ図で
ある。

【図１２】チャンバへのガス導入形態を示すグラフ図で
ある。

【図１３】チャンバへのガス導入形態を示すグラフ図で
ある。

【図１４】チャンバへのガス導入形態を示すグラフ図で
ある。

【図１５】チャンバへのガス導入形態を示すグラフ図で
ある。

【図１６】ガスの供給方法の一例を示す説明図である。

【図１７】チャンバ内への水蒸気の供給方法の一例を示
す説明図である。

【図１８】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１９】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図２０】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図２１】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図２２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５１】本発明の薄膜形成方法に使用するスパッタリ
ング装置の一例を示す説明図である。

【図５２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【符号の説明】

１ 成膜装置 Ａ，Ｂ，Ｃ チャンバ １ａ 排気系 ２ サセプタ ２ａ 上面 ２ｂ ヒータ ２ｃ ヒータ電源 ３ ガス導入系 ３ａ ガスシャワーヘッド ３ｂ シャワーヘッドホルダー ３ｃ 手動バルブ ３ｄ 自動バルブ ３ｅ 三方弁 ５ 熱触媒体 ５ａ 加熱手段 ５ｂ 熱触媒体ホルダー ６ レール ８ａ 反応ガス供給ボックス ８ｂ ベルト １０ 基板 １０ａ 段差 １１，１５，２１，２９ 窒化シリコン膜 １２，１４，１９，２３，２７ 酸化シリコン膜 １３，１３ｎ，１３ｐ ポリシリコン膜 １６，２４ モリブデン／タンタル合金膜 １７，２５ ゲート電極 ２０，２８ リンシリケートガラス（ＰＳＧ）膜 ２２ 単結晶シリコン膜 ３０ 直流電源 ３１ 水蒸気アニールチャンバ ３２ サセプタ ３３ ガス供給系 ３４ 圧力計 ３５ 水の収容部 ３６ 恒温槽 ３７ 連結管 ３８ キャリアガス供給口 ４１ ロード・ロック室 ４２ セパレーション室 ４３ 成膜室 ４４ レーザーアニール室 ４５ 水蒸気アニール室 ４６ 半導体膜成膜室 ４７ 絶縁膜成膜室 ５０ サファイア薄膜 ６０ 反応ガス ６１ 供給導管 ６７ シャッター ６８ 触媒体電源 ６９ ＤＣ電源 ７０ 反応種 ７１ ヒーター線 ７２ 磁気シール ７３ 前室 ７４ ターボ分子ポンプ室 ７５ バルブ ７６ 堆積種，生成膜 １０１ メッシュ電極 １１３ ロウパスフィルタ １１４ 整合回路 １１６ スイッチ １２５ 低周波電源

フロントページの続き Ｆターム(参考） 5F045 AA06 AA09 AB02 AB03 AB04 AB32 AB33 AC01 AC11 AC12 AE13 AE15 AE17 AE29 AF02 AF03 AF04 AF06 AF07 AF09 BB08 BB12 CA15 DA59 EB13 EE04 EE12 EE14 EF05 EH20 HA16 HA18 HA25 5F052 AA02 BA02 BA07 BB07 CA02 DA01 DB01 EA04 FA05 HA06 JA04 5F110 AA01 AA16 AA17 AA26 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD04 DD05 DD12 DD13 DD14 DD17 DD21 DD25 EE06 EE23 EE30 EE44 FF02 FF03 FF09 FF29 FF36 GG01 GG02 GG04 GG12 GG13 GG25 GG32 GG33 GG34 GG44 GG47 GG52 GG55 GG57 HJ01 HJ04 HJ13 HJ23 HL03 HL23 HL27 NN03 NN04 NN23 NN24 NN25 NN35 PP03 PP04 PP05 PP06 PP10 PP13 PP33 PP36 QQ09 QQ11

Claims (44)

【特許請求の範囲】
1. 【請求項１】 バイアス触媒ＣＶＤまたは高密度バイア
   ス触媒ＣＶＤを利用して、基板に半導体膜を形成する半
   導体膜形成方法であって、 真空容器に少なくとも原料ガスを供給し、前記真空容器
   中に配置された前記基板と電極との間にグロー放電開始
   電圧以下の電界を印加して、前記基板上に半導体膜を形
   成することを含む半導体膜形成工程と、 前記形成された半導体膜にレーザーを照射し、前記形成
   された半導体膜をレーザーでアニールするレーザーアニ
   ール工程と、 を備えたことを特徴とする半導体膜形成方法。
2. 【請求項２】 前記半導体膜形成工程の前から、前記真
   空容器に水素を含むキャリアガスを常時供給し、該供給
   されたキャリアガスで発生した活性化水素イオンＨ^＊で
   前記基板上をクリーニングするクリーニング工程を備
   え、 前記クリーニング工程と、前記半導体膜形成工程とを行
   うことを特徴とする請求項１記載の半導体膜形成方法。
3. 【請求項３】 前記半導体膜形成工程の前から、前記真
   空容器に水素を含むキャリアガスを供給し、該供給され
   たキャリアガスで発生した活性化水素イオンＨ^＊で前記
   基板上をクリーニングするクリーニング工程と、 前記キャリアガスの供給を、前記半導体膜形成工程の
   前，途中，後の少なくとも一つで増減する工程と、 前記半導体膜形成工程と、を行うことを特徴とする請求
   項１記載の半導体膜形成方法。
4. 【請求項４】 前記真空容器内の成膜室で前記半導体膜
   形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、前記半導体膜形成工程と前記レーザ
   ーアニール工程とを前記真空容器内で連続して行うこと
   を特徴とする請求項１記載の半導体膜形成方法。
5. 【請求項５】 前記成膜室で、前記レーザーでアニール
   された半導体膜上に絶縁膜を成膜し、 前記半導体膜形成工程と前記レーザーアニール工程と前
   記絶縁膜の成膜とを前記真空容器内で連続して行うこと
   を特徴とする請求項１記載の半導体膜形成方法。
6. 【請求項６】 バイアス触媒ＣＶＤまたは高密度バイア
   ス触媒ＣＶＤを利用して、基板に半導体膜を形成する半
   導体膜形成方法であって、 真空容器に少なくとも原料ガスを供給し、前記真空容器
   中に配置された前記基板と電極との間にグロー放電開始
   電圧以下の電界を印加して、前記基板上に、半導体膜
   と、絶縁膜と、を形成することを含む半導体膜および絶
   縁膜形成工程と、 前記形成された半導体膜および絶縁膜にレーザーを照射
   し、前記形成された半導体膜および絶縁膜をレーザーで
   アニールするレーザーアニール工程と、を備えたことを
   特徴とする半導体膜形成方法。
7. 【請求項７】 前記真空容器とは異なるレーザーアニー
   ル装置内で前記レーザーアニール工程を行うことを特徴
   とする請求項１または６記載の半導体膜形成方法。
8. 【請求項８】 前記真空容器内の成膜室で半導体膜およ
   び絶縁膜形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、 前記半導体膜および絶縁膜形成工程と前記レーザーアニ
   ール工程とを前記真空容器内で連続して行うことを特徴
   とする請求項６記載の半導体膜形成方法。
9. 【請求項９】 前記真空容器内の半導体膜成膜室で半導
   体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
   アニール工程とを前記真空容器内で連続して行うことを
   特徴とする請求項６記載の半導体膜形成方法。
10. 【請求項１０】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、 前記レーザーアニール工程では、前記半導体膜をレーザ
    ーアニールして、該半導体膜の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
11. 【請求項１１】 前記バイアス触媒ＣＶＤまたは高密度
    バイアス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイ
    アス常圧ＣＶＤとした場合における前記半導体膜形成工
    程または前記半導体膜および絶縁膜形成工程での前記半
    導体膜として、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上である半導体膜を形成し、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
12. 【請求項１２】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用して、基板に半導体膜を形成する
    半導体膜形成方法であって、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記基板上に、半導体膜
    と、絶縁膜と、を形成することを含む半導体膜および絶
    縁膜形成工程と、前記形成された半導体膜および絶縁膜
    を水蒸気でアニールする水蒸気アニール工程と、を備え
    たことを特徴とする半導体膜形成方法。
13. 【請求項１３】 前記真空容器とは異なる水蒸気アニー
    ル装置内で前記水蒸気アニール工程を行うことを特徴と
    する請求項１２記載の半導体膜形成方法。
14. 【請求項１４】 前記真空容器内の成膜室で半導体膜お
    よび絶縁膜形成工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜および絶縁膜形成工程と前記水蒸気アニー
    ル工程とを前記真空容器内で連続して行うことを特徴と
    する請求項１２記載の半導体膜形成方法。
15. 【請求項１５】 前記真空容器内の半導体膜成膜室で半
    導体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記水蒸気ア
    ニール工程とを前記真空容器内で連続して行うことを特
    徴とする請求項１２記載の半導体膜形成方法。
16. 【請求項１６】 前記半導体膜および絶縁膜形成工程で
    は、前記半導体膜として、該半導体膜内の少なくともキ
    ャリアチャンネル領域における酸素，炭素，窒素のそれ
    ぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水
    素濃度が０．０１原子％／ｃｍ^３以上である半導体膜を
    形成し、 前記水蒸気アニール工程では、前記半導体膜を水蒸気ア
    ニールして、該半導体膜内の少なくともキャリアチャン
    ネル領域における酸素，炭素，窒素のそれぞれの濃度が
    １×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
    ０１原子％／ｃｍ^３以上の半導体膜とすることを特徴と
    する請求項１２記載の半導体膜形成方法。
17. 【請求項１７】 前記バイアス触媒ＣＶＤまたは高密度
    バイアス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイ
    アス常圧ＣＶＤとした場合における前記半導体膜および
    絶縁膜形成工程での前記半導体膜として、該半導体膜内
    の少なくともキャリアチャンネル領域における酸素，炭
    素，窒素のそれぞれの濃度が１×１０ ^１９ａｔｏｍｓ／
    ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３以上で
    ある半導体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜内の少なくともキャリアチャンネ
    ル領域における酸素，炭素，窒素のそれぞれの濃度が１
    ×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
    １原子％／ｃｍ ^３以上の半導体膜とすることを特徴とす
    る請求項１２記載の半導体膜形成方法。
18. 【請求項１８】 前記半導体膜が単結晶シリコンである
    場合、少なくともシリコン膜形成領域に段差を形成し、
    前記段差を含むシリコン膜形成領域に単結晶シリコン膜
    をグラフォエピタキシャル成長させることを特徴とする
    請求項１２記載の半導体膜形成方法。
19. 【請求項１９】 前記半導体膜が単結晶シリコンである
    場合、少なくともシリコン膜形成領域に単結晶シリコン
    と格子整合の良い物質層を形成し、該物質層を含むシリ
    コン膜形成領域に単結晶シリコン膜をヘテロエピタキシ
    ャル成長させることを特徴とする請求項１２記載の半導
    体膜形成方法。
20. 【請求項２０】 前記単結晶シリコンと格子整合の良い
    物質層は、サファイアまたはスピネル構造体またはフッ
    化カルシウムを含む群より選ばれた、少なくとも一種以
    上の物質よりなることを特徴とする請求項１９記載の半
    導体膜形成方法。
21. 【請求項２１】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用して、基板に半導体膜を形成する
    半導体膜形成方法であって、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記基板上に、半導体膜
    と、絶縁膜と、を形成することを含む半導体膜および絶
    縁膜形成工程と、 前記形成された半導体膜および絶縁膜にレーザーを照射
    し、前記形成された半導体膜および絶縁膜をレーザーで
    アニールするレーザーアニール工程と、 該レーザーアニール工程の後工程であって、水蒸気でア
    ニールを行う水蒸気アニール工程と、を備えたことを特
    徴とする半導体膜形成方法。
22. 【請求項２２】 前記半導体膜および絶縁膜形成工程の
    前から、前記真空容器に水素を含むキャリアガスを常時
    供給し、該供給されたキャリアガスで発生した活性化水
    素イオンＨ^＊で前記基板上をクリーニングするクリーニ
    ング工程を備え、 前記クリーニング工程と、前記半導体膜および絶縁膜形
    成工程とを行うことを特徴とする請求項６，１２，２１
    いずれか記載の半導体膜形成方法。
23. 【請求項２３】 前記半導体膜および絶縁膜形成工程の
    前から、前記真空容器に水素を含むキャリアガスを供給
    し、該供給されたキャリアガスで発生した活性化水素イ
    オンＨ^＊で前記基板上をクリーニングするクリーニング
    工程と、 前記キャリアガスの供給を、前記半導体膜および絶縁膜
    形成工程の前，途中，後の少なくとも一つで増減する工
    程と、 前記半導体膜および絶縁膜形成工程と、を行うことを特
    徴とする請求項６，１２，２１いずれか記載の半導体膜
    形成方法。
24. 【請求項２４】 前記真空容器とは異なるレーザーアニ
    ール装置内で前記レーザーアニール工程を行い、 前記真空容器とは異なる水蒸気アニール装置内で前記水
    蒸気アニール工程を行うことを特徴とする請求項２１記
    載の半導体膜形成方法。
25. 【請求項２５】 前記真空容器内の成膜室で半導体膜お
    よび絶縁膜形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜および絶縁膜形成工程と前記レーザーアニ
    ール工程と前記水蒸気アニール工程とを前記真空容器内
    で連続して行うことを特徴とする請求項２１記載の半導
    体膜形成方法。
26. 【請求項２６】 前記真空容器内の半導体膜成膜室で半
    導体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
    アニール工程と前記水蒸気アニール工程とを前記真空容
    器内で連続して行うことを特徴とする請求項２１記載の
    半導体膜形成方法。
27. 【請求項２７】 前記半導体膜および絶縁膜形成工程で
    は、前記半導体膜として、該半導体膜内の少なくともキ
    ャリアチャンネル領域における酸素，炭素，窒素のそれ
    ぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水
    素濃度が０．０１原子％／ｃｍ^３以上である半導体膜を
    形成し、 前記水蒸気アニール工程では、前記半導体膜を水蒸気ア
    ニールして、該半導体膜内の少なくともキャリアチャン
    ネル領域における酸素，炭素，窒素のそれぞれの濃度が
    １×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
    ０１原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程では、前記半導体膜をレーザ
    ーアニールして、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２１記載の半導体膜形成方法。
28. 【請求項２８】 前記バイアス触媒ＣＶＤまたは高密度
    バイアス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイ
    アス常圧ＣＶＤとした場合における前記半導体膜および
    絶縁膜形成工程での前記半導体膜として、該半導体膜内
    の少なくともキャリアチャンネル領域における酸素，炭
    素，窒素のそれぞれの濃度が１×１０ ^１９ａｔｏｍｓ／
    ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３以上で
    ある半導体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜の少なくともキャリアチャンネル
    領域における酸素，炭素，窒素のそれぞれの濃度が１×
    １０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１
    原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２１記載の半導体膜形成方法。
29. 【請求項２９】 前記バイアス触媒ＣＶＤまたは高密度
    バイアス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイ
    アス常圧ＣＶＤとしたことを特徴とする請求項１，６，
    １２，２１いずれか記載の半導体膜形成方法。
30. 【請求項３０】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してトップゲート型ＴＦＴを製造
    する製造方法であって、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、基板上
    に、保護膜と、半導体膜と、ゲート絶縁膜と、を連続成
    膜して多結晶半導体膜とし、 その後、前記半導体膜をレーザーアニール処理し、 次いで、ソース／トップゲート／ドレイン電極を形成し
    てなることを特徴とする薄膜半導体装置の製造方法。
31. 【請求項３１】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してボトムゲート型ＴＦＴを製造
    する製造方法であって、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、ボトム
    ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
    体膜と、保護膜とを連続成膜し、 その後で、前記半導体膜をレーザーアニール処理して多
    結晶半導体膜とし、 次いで、ソース／ドレイン電極を形成してなることを特
    徴とする薄膜半導体装置の製造方法。
32. 【請求項３２】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してデュアルゲート型ＴＦＴを製
    造する製造方法であって、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、ボトム
    ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
    体膜と、トップゲート絶縁膜とを連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いで、ソース／トップゲート／ドレイン電極を形成し
    てなることを特徴とする薄膜半導体装置の製造方法。
33. 【請求項３３】 前記真空容器とは異なるレーザーアニ
    ール装置内で前記レーザーアニール処理を行うことを特
    徴とする請求項３０，３１，３２いずれか記載の薄膜半
    導体装置の製造方法。
34. 【請求項３４】 前記真空容器内の成膜室で前記半導体
    膜および前記絶縁膜を成膜し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール処理を行い、 前記半導体膜および絶縁膜の成膜と前記レーザーアニー
    ル処理とを前記真空容器内で連続して行うことを特徴と
    する請求項３０，３１，３２いずれか記載の薄膜半導体
    装置の製造方法。
35. 【請求項３５】 前記真空容器内の半導体膜成膜室で前
    記半導体膜を成膜し、 前記真空容器内の絶縁膜成膜室で前記絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール処理を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
    アニール処理とを前記真空容器内で連続して行うことを
    特徴とする請求項３０，３１，３２いずれか記載の薄膜
    半導体装置の製造方法。
36. 【請求項３６】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してトップゲート型ＴＦＴを製造
    する製造方法であって、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、前記基
    板上に、保護膜と、半導体膜と、ゲート絶縁膜と、を連
    続成膜し、 その後、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／トップゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
37. 【請求項３７】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してボトムゲート型ＴＦＴを製造
    する製造方法であって、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、ボトム
    ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
    体膜と、保護膜とを連続成膜し、 その後、ソース／ドレイン電極を形成し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ボトムゲート電極および前記ソース／ドレ
    イン電極のプラズマクリーニング又はスパッタクリーニ
    ングを行うことを特徴とする薄膜半導体装置の製造方
    法。
38. 【請求項３８】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してデュアルゲート型ＴＦＴを製
    造する製造方法であって、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、ボトム
    ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
    体膜と、トップゲート絶縁膜とを連続成膜し、 その後、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ボトムゲート電極および前記ソース／トッ
    プゲート／ドレイン電極のプラズマクリーニング又はス
    パッタクリーニングを行うことを特徴とする薄膜半導体
    装置の製造方法。
39. 【請求項３９】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してトップゲート型ＴＦＴを製造
    する製造方法であって、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、基板上
    に、保護膜と、半導体膜と、ゲート絶縁膜と、を連続成
    膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いでソース／トップゲート／ドレイン電極を形成し、 次いで低圧高温又は高圧高温で、水蒸気アニール処理を
    行い、 その後、前記ソース／トップゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
40. 【請求項４０】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してボトムゲート型ＴＦＴを製造
    する製造方法であって、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、ボトム
    ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
    体膜と、保護膜とを連続成膜し、 その後で、前記半導体膜をレーザーアニール処理して多
    結晶半導体膜とし、 次いでソース／ドレイン電極を形成し、 次いで低圧高温又は高圧高温で、水蒸気アニール処理を
    行い、 その後、前記ボトムゲート電極および前記ソース／ドレ
    イン電極のプラズマクリーニング又はスパッタクリーニ
    ングを行うことを特徴とする薄膜半導体装置の製造方
    法。
41. 【請求項４１】 バイアス触媒ＣＶＤまたは高密度バイ
    アス触媒ＣＶＤを利用してデュアルゲート型ＴＦＴを製
    造する製造方法であって、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給し、前記真空容器
    中に配置された前記基板と電極との間にグロー放電開始
    電圧以下の電界を印加して、前記真空容器中で、ボトム
    ゲート電極上に保護膜と、ボトムゲート絶縁膜と、半導
    体膜と、トップゲート絶縁膜とを連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いで、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ボトムゲート電極および前記ソース／トッ
    プゲート／ドレイン電極のプラズマクリーニング又はス
    パッタクリーニングを行うことを特徴とする薄膜半導体
    装置の製造方法。
42. 【請求項４２】 前記バイアス触媒ＣＶＤまたは高密度
    バイアス触媒ＣＶＤを、バイアス減圧ＣＶＤまたはバイ
    アス常圧ＣＶＤとしたことを特徴とする請求項３０，３
    １，３２，３６，３７，３８，３９，４０，４１いずれ
    か記載の薄膜半導体装置の製造方法。
43. 【請求項４３】 前記真空容器に水素を含むキャリアガ
    スを常時供給し、該供給されたキャリアガスで発生した
    活性化水素イオンＨ^＊で前記基板上をクリーニングする
    クリーニング工程を備え、 前記膜の成膜と前記クリーニング工程とを繰り返し、或
    いは前記クリーニング工程の後で前記膜の成膜を繰り返
    すことを特徴とする請求項３０，３１，３２，３６，３
    ７，３８，３９，４０，４１いずれか記載の薄膜半導体
    装置の製造方法。
44. 【請求項４４】 前記真空容器に水素を含むキャリアガ
    スを供給し、該供給されたキャリアガスで発生した活性
    化水素イオンＨ^＊で前記基板上をクリーニングするクリ
    ーニング工程と、 前記キャリアガスの供給を、前記膜を形成する前，途
    中，後の少なくとも一つで増減する工程と、 前記膜の形成と、を行うことを特徴とする請求項３０，
    ３１，３２，３６，３７，３８，３９，４０，４１いず
    れか記載の薄膜半導体装置の製造方法。