JP2001168029A - 半導体膜形成方法及び薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明の目的は、基板上に高品質な半導体膜
を形成するための半導体膜形成方法を提供することにあ
る。 【解決手段】 本発明は、触媒ＣＶＤ，高密度触媒ＣＶ
Ｄ，高密度プラズマＣＶＤ，プラズマＣＶＤ，減圧ＣＶ
Ｄ，常圧ＣＶＤ，スパッタリング，触媒スパッタリング
を利用して、基板に半導体膜を形成する半導体膜形成方
法である。真空容器１に原料ガスを供給して基板１０上
に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以
上を含有する半導体膜と、絶縁膜と、を形成することを
含む工程と、この半導体膜および絶縁膜にレーザーを照
射してアニールする工程と、このアニールする工程の後
工程であって、水蒸気でアニールを行う工程と、を備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体膜形成方法及
び薄膜半導体装置の製造方法に係り、特に高品質の薄膜
半導体装置を製造することが可能であるとともに、大型
の表示装置や固体撮像装置に適用可能な薄膜半導体装置
を製造することが可能な半導体膜形成方法および薄膜半
導体装置の製造方法に関する。

【０００２】

【従来の技術】従来の液晶表示装置等に使用されてきた
絶縁ゲート型ポリシリコンＴＦＴは、低耐熱性基板上
に、プラズマＣＶＤ法等でアモルファスシリコン膜を形
成し、エキシマレーザーアニール処理でポリシリコン膜
を形成したものが一般的である。そして、ポリシリコン
膜形成後に、プラズマＣＶＤ法等でゲート絶縁膜（酸化
シリコン膜等）を形成しているが、この中の欠陥（プラ
ズマダメージ）や不純物に起因する正電荷が、ゲート絶
縁膜と半導体との界面近傍に存在すると、フラットバン
ド電圧のシフト（移動）を来たす。これがｎ−ｃｈ Ｍ
ＩＳトランジスタのディプリーション化、ｐ−ｃｈ Ｍ
ＩＳトランジスタのオン電圧の増大化を引き起こして、
しきい値電圧の増大化現象につながり、これらのトラン
ジスタを用いた回路は、集積回路化に問題があるという
不都合がある。

【０００３】上記正電荷は、ゲート絶縁膜中，例えば酸
化シリコン膜中のシリコンのダングリングボンド（未結
合手）によって生じるものと考えられている。この正電
荷が生じるのを防ぐ為に、ゲート絶縁膜の成膜後に、大
気等の酸素雰囲気中、又は水素ガスを含む還元性ガス中
で熱処理を行い、欠陥の補償を行うポストアニール法が
開発されている。しかし、このポストアニール法は、一
般に４００℃以上の高温加熱が必要であるという問題点
がある。また、ポストアニール法によると、絶縁膜質に
よっては、かえってフラットバンド電圧のシフトを増大
させる場合があるという不都合がある。

【０００４】そこで、プラズマＣＶＤ法等でアモルファ
スシリコン膜を形成した後、エキシマレーザーアニール
処理を行ってポリシリコン膜を形成し、その後水蒸気中
でポリシリコン膜のアニール処理を行う方法が開発され
ている。この方法を用いた場合の効果として、絶縁膜及
び半導体の改質が図られると共に、ＴＦＴを形成した場
合の移動度が向上し、オーミックコンタクトが改善さ
れ、ホットエレクトロン劣化が抑制され、集積回路の高
速動作化が実現される等の効果が報告されている。

【０００５】この方法では、アルミ電極形成後に水蒸気
アニール処理を行っている。この理由の一は、アルミ電
極形成前に水蒸気アニール処理を行うと、オーミックコ
ンタクトが取れにくいためである。しかし、アルミ電極
形成後に水蒸気アニール処理を行うと、アルミ電極表面
に酸化アルミニウム及び水酸化アルミニウム膜が形成さ
れて、外部への電極取りだしが困難となる。つまり、金
線ボンディングや無電解Ｎｉ／Ａｕメッキと半田バンプ
とのオーミックコンタクトが不十分になりやすく、形成
されたＴＦＴの品質及び信頼性に問題が生じる。

【０００６】一方、ポリシリコン膜の移動度の改善とい
う観点からは、プラズマＣＶＤ，減圧ＣＶＤ法等により
形成したアモルファス／ポリシリコン膜を、単に高温あ
るいはエキシマレーザーアニール（ＥＬＡ）処理するこ
と（以下「ＥＬＡによるポリシリコンＴＦＴ製法」とす
る）により、ポリシリコン膜の移動度の改善が図られて
きた。その結果、この方法で作成したポリシリコンＴＦ
Ｔの電子移動度は、８０〜１２０ｃｍ^２／Ｖｓｅｃ前後
となり、高精細化にも対応できるので、最近は駆動回路
一体型ポリシリコンＴＦＴＬＣＤが注目されている。

【０００７】しかし、このＥＬＡによるポリシリコンＴ
ＦＴ製法では、８０〜１２０ｃｍ^２／Ｖｓｅｃ程度の移
動度を得るのが限界であった。また、エキシマレーザー
出力が不安定であることや、生産性の低さ、装置が大型
化することにより装置が高価になること、歩留が低く、
品質の向上が望まれること等の問題がある。特に、１ｍ
四方の大型ガラス基板になると、これらの問題が拡大
し、ますます半導体の性能，品質の低下およびコストの
上昇が顕著となる。

【０００８】また、ポリシリコンＴＦＴ製法の他の従来
技術である、固相成長法によるポリシリコンＴＦＴ製法
では、ポリシリコン膜とゲート絶縁膜ＳｉＯ_２を形成す
る際に、６００℃以上での十数時間のアニールと約１０
００℃の熱酸化が必要なために、高温に耐え得る基板材
料と特別な構造の半導体製造装置を採用せざるを得な
い。その為、使用できるウエーハサイズは、直径８〜１
２インチが限界であり、耐熱性の高い高価な石英ガラス
を採用した場合のコストダウンが難しい。したがって、
固相成長法によるポリシリコンＴＦＴ製法は、ＥＶＦや
データ／ＡＶプロジェクタ用途に限定されるのが現状で
ある。

【０００９】近年、熱ＣＶＤの一種の触媒ＣＶＤ法とい
う優れた方法が開発され、実用化の検討が推進されてい
る。この触媒ＣＶＤ法は、ガラス基板の様な絶縁性基板
上に、ポリシリコン膜、窒化シリコン膜を低温で作製し
得る方法である。触媒ＣＶＤ法では、アニールなしで、
１０〜２０ｃｍ^２／Ｖｓｅｃ程度の移動度を得ている。

【００１０】しかし、上記触媒ＣＶＤ法によると、次の
ような問題点がある。すなわち、上記触媒ＣＶＤで得て
いる１０〜２０ｃｍ^２／Ｖｓｅｃ程度の移動度では、良
質なＴＦＴデバイスを得ることができない。良質なＴＦ
Ｔデバイスを作製するには、移動度の向上が必要であ
る。また、ガラス基板上にポリシリコン膜の形成をする
と、この成膜条件次第では初期のアモルファスシリコン
の遷移層（５〜１０（ｎｍ）厚）が形成されやすいの
で、ボトムゲート型ＴＦＴとした場合は所望の移動度を
得にくいという問題がある。なお、一般に駆動回路一体
型ポリシリコンＴＦＴＬＣＤとしては、ボトムゲート型
ＴＦＴが歩留及び生産性の面で製造しやすいため、この
所望の電子／正孔移動度を得にくいという問題が、さら
にネックとなる。また、この触媒ＣＶＤ法は、形成され
た膜の特性、品質及び信頼性等に課題が多いのが現状で
ある。

【００１１】

【発明が解決しようとする課題】本発明の目的は、上記
課題を解決するためになされたもので、基板上に高品質
な半導体膜を形成するための半導体膜形成方法を提供す
ることにある。本発明の他の目的は、高品質で且つ大型
の表示装置，固体撮像装置等にも適用可能な薄膜半導体
装置の製造方法を提供することにある。本発明のさらに
他の目的は、高品質な半導体膜の形成及び薄膜半導体装
置の製造を可能とするとともに、充分な電子／正孔移動
度を得ることが可能な半導体膜形成方法及び薄膜半導体
装置の製造方法を提供することにある。本発明のさらに
他の目的は、熱触媒体の劣化を防ぐことが可能な半導体
膜形成方法及び薄膜半導体装置の製造方法を提供するこ
とにある。

【００１２】

【課題を解決するための手段】上記課題は、請求項１に
係る発明によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤ
を利用して、基板に半導体膜を形成する半導体膜形成方
法であって、真空容器に少なくとも原料ガスを供給して
前記基板上に少なくとも錫、ゲルマニウム、鉛のいずれ
か一つ以上を含有する半導体膜を形成することを含む半
導体膜形成工程と、前記形成された半導体膜にレーザー
を照射し、前記形成された半導体膜をレーザーでアニー
ルするレーザーアニール工程と、を備えたことにより解
決される。

【００１３】本発明では、錫、ゲルマニウム、鉛のいず
れか一つ以上を用いていることから、例えば、得られた
シリコン層中に、四族元素である錫やゲルマニウム、鉛
が混入してしまっても、これらは周期律表第四族の元素
であってシリコン層中でキャリアにならず、そのためシ
リコン層は高抵抗なものとなる。よって、イオンドーピ
ング（注入）等によるＴＦＴのＶ_ｔｈ調整や抵抗値調整
が容易になり、高性能な回路構成が可能になる。また、
シリコン層中に残留する錫やゲルマニウム、鉛は結晶欠
落を電気的に不活性にするため、得られたシリコン層は
接合リークが低減され、移動度が高められたものとな
る。また、結晶粒界に存在する結晶不整を低減し、膜の
ストレスを低減するので、電子／正孔移動度が高くな
り、薄膜トランジスタの特性が向上する。

【００１４】これにより、低温プロセスが可能となるの
で、基板には、安価な低歪点ガラス基板を用いることが
可能になる。また、基板には、低歪点ガラスで形成され
ている長尺ロールガラスを用いることも可能になる。

【００１５】また、半導体膜をレーザーでアニール処理
するように構成しているので、半導体膜のみが瞬時に熱
せられ、基板への熱の影響が及びにくくなり、基板の変
形を起こすことなく、アモルファスシリコンまたは微結
晶シリコン半導体膜を結晶化でき、又含有しているキャ
リア不純物の活性化もでき、例えば移動度の大きい半導
体膜に変えることができる。しかも、この結晶化、活性
化は基板全体を高温にすることなく、低温で行うことが
できる。

【００１６】このとき、前記半導体膜形成工程の前か
ら、前記真空容器に水素を含むキャリアガスを常時供給
し、該供給されたキャリアガスで発生した活性化水素イ
オンＨ ^＊で前記基板上をクリーニングするクリーニング
工程を備え、前記クリーニング工程と、前記半導体膜形
成工程とを行うと好適である。

【００１７】このように、半導体膜層を基板上へ形成す
るときに、水素を含むキャリアガスを常時供給している
ので、キャリアガスで発生した活性化水素イオンＨ^＊が
基板表面をクリーニングし、基板上に高品質の半導体膜
を形成することができる。また、キャリアガスとしての
水素ガスを供給し、また熱触媒体を加熱して触媒作用が
可能な状態にしておき、複数の膜を連続成膜して、特定
の膜、例えばシリコン膜とゲート絶縁膜を連続成膜した
場合などは、少なくともゲートチャンネル部を低ストレ
ス，低コンタミとすることができる。さらに、水素を含
むキャリアガスが基板の成膜中に常時導入されているの
で、熱触媒体を他のガスの影響から保護することになり
熱触媒体の劣化を防ぐことが可能となる。

【００１８】また、少なくとも錫、ゲルマニウム、鉛の
いずれか一つ以上を含有する半導体膜中の酸素含有量
は、少ないほどキャリア（電子，正孔）の流れが良好に
なり、好ましい。例えば、少なくとも錫、ゲルマニウ
ム、鉛のいずれか一つ以上を含有するポリシリコン膜等
の半導体膜中の酸素含有量は、１×１０^１９ａｔｏｍｓ
／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃ
ｍ^３以下であると好適であるが、本発明では、水素ガス
導入により、常に成膜中に活性化水素イオンＨ^＊にさら
されて、半導体膜の酸化が低減されるため、上記数値を
達成することが可能となる。

【００１９】また、前記半導体膜形成工程の前から、前
記真空容器に水素を含むキャリアガスを供給し、該供給
されたキャリアガスで発生した活性化水素イオンＨ^＊で
前記基板上をクリーニングするクリーニング工程と、前
記キャリアガスの供給を、前記半導体膜形成工程の前，
途中，後の少なくとも一つで増減する工程と、前記半導
体膜形成工程と、を行うと好適である。

【００２０】これにより、各種の成膜を行うとき、成膜
開始後所定時間経過した後に、キャリアガスの導入を低
減させることができるので、真空容器において原料ガス
の割合が高くなり、基板への半導体膜形成が高速で行わ
れ作業性を向上させることが可能となる。また、基板へ
半導体膜を形成するときに、水素を含むキャリアガスを
供給しているので、熱触媒体で発生した活性化水素イオ
ンＨ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。さらに、キャリアガ
スとしての水素ガスを供給し、また熱触媒体を加熱して
触媒作用が可能な状態にしておき、複数の膜を連続成膜
して、特定の膜、例えばシリコン膜とゲート絶縁膜を連
続成膜した場合などは、少なくともゲートチャンネル部
を低ストレス，低コンタミとすることができる。

【００２１】また、各種の成膜を行うとき、半導体膜形
成工程の前，後でキャリアガスの導入を増加させること
ができるので、成膜前後に、熱触媒体により、活性化水
素イオンＨ*を大量に発生させ、クリーニング、膜スト
レス低減等を促進させることができる。また、ポリシリ
コン膜等の半導体膜の絶縁膜との界面における酸素含有
量は、少ないほどキャリア（電子，正孔）の流れが良好
になり、好ましい。例えば、ポリシリコン膜等の半導体
膜中の酸素含有量は、１×１０^１９ａｔｏｍｓ／ｃｍ^３
以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下
であると好適であるが、本発明では、半導体膜形成工程
の前，途中，後に水素ガスを導入しているため、この数
値を達成することが可能となる。

【００２２】さらに、前記真空容器内の成膜室で前記半
導体膜形成工程を行い、前記真空容器内のレーザーアニ
ール室で前記レーザーアニール工程を行い、前記半導体
膜形成工程と前記レーザーアニール工程とを前記真空容
器内で連続して行ってもよい。このように構成すること
により、真空装置内から取り出すことなく半導体膜形成
工程およびレーザーアニール工程を連続して行うことが
でき、低コンタミで、より簡易な工程で、生産性良く薄
膜半導体装置等を製造することが可能となる。

【００２３】また、前記成膜室で、前記レーザーでアニ
ールされた半導体膜上に絶縁膜を成膜し、前記半導体膜
形成工程と前記レーザーアニール工程と前記絶縁膜の成
膜とを前記真空容器内で連続して行うように構成しても
好適である。このように構成することにより、真空装置
内から取り出すことなく半導体膜形成工程およびレーザ
ーアニール工程および絶縁膜の成膜を連続して行うこと
ができ、低コンタミで、より簡易な工程で、生産性良く
薄膜半導体装置等を製造することが可能となる。

【００２４】また、上記課題は、請求項６に係る発明に
よれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
て、基板に半導体膜を形成する半導体膜形成方法であっ
て、前記真空容器に少なくとも原料ガスを供給して前記
基板上に、少なくとも錫、ゲルマニウム、鉛のいずれか
一つ以上を含有する半導体膜と、絶縁膜と、を形成する
ことを含む半導体膜および絶縁膜形成工程と、前記形成
された半導体膜および絶縁膜にレーザーを照射し、前記
形成された半導体膜および絶縁膜をレーザーでアニール
するレーザーアニール工程と、を備えたことにより解決
される。

【００２５】本発明では、錫、ゲルマニウム、鉛のいず
れか一つ以上を用いていることから、例えば、得られた
シリコン層中に、四族元素である錫やゲルマニウム、鉛
が混入してしまっても、これらは周期律表第四族の元素
であってシリコン層中でキャリアにならず、そのためシ
リコン層は高抵抗なものとなる。よって、イオンドーピ
ング（注入）等によるＴＦＴのＶ_ｔｈ調整や抵抗値調整
が容易になり、高性能な回路構成が可能になる。また、
シリコン層中に残留する錫やゲルマニウム、鉛は結晶欠
落を電気的に不活性にするため、得られたシリコン層は
接合リークが低減され、移動度が高められたものとな
る。また、結晶粒界に存在する結晶不整を低減し、膜の
ストレスを低減するので、電子／正孔移動度が高くな
り、薄膜トランジスタの特性が向上する。

【００２６】これにより、低温プロセスが可能となるの
で、基板には、安価な低歪点ガラス基板を用いることが
可能になる。また、基板には、低歪点ガラスで形成され
ている長尺ロールガラスを用いることも可能になる。

【００２７】また、半導体膜をレーザーでアニール処理
するように構成しているので、半導体膜のみが瞬時に熱
せられ、基板への熱の影響が及びにくくなり、基板の変
形を起こすことなく、アモルファスシリコンまたは微結
晶シリコン半導体膜を結晶化でき、又含有しているキャ
リア不純物の活性化もでき、例えば移動度の大きい半導
体膜に変えることができる。しかも、この結晶化、活性
化は基板全体を高温にすることなく、低温で行うことが
できる。

【００２８】このとき、前記真空容器とは異なるレーザ
ーアニール装置内で前記レーザーアニール工程を行うと
好適である。

【００２９】また、前記真空容器内の成膜室で半導体膜
および絶縁膜形成工程を行い、前記真空容器内のレーザ
ーアニール室で前記レーザーアニール工程を行い、前記
半導体膜および絶縁膜形成工程と前記レーザーアニール
工程とを前記真空容器内で連続して行うように構成して
もよい。

【００３０】また、前記真空容器内の半導体膜成膜室で
半導体膜を形成し、前記真空容器内の絶縁膜成膜室で絶
縁膜を形成し、前記真空容器内のレーザーアニール室で
前記レーザーアニール工程を行い、前記半導体膜の形成
と前記絶縁膜の形成と前記レーザーアニール工程とを前
記真空容器内で連続して行うように構成すると好適であ
る。

【００３１】前記半導体膜形成工程または前記半導体膜
および絶縁膜形成工程では、前記半導体膜として、該半
導体膜内の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上である半導体膜を形成し、前記レーザーアニール
工程では、前記半導体膜をレーザーアニールして、該半
導体膜の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^{１ ９}ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。また、前記触媒Ｃ
ＶＤまたは高密度触媒ＣＶＤを、高密度プラズマＣＶＤ
またはプラズマＣＶＤまたは減圧ＣＶＤまたは常圧ＣＶ
Ｄとした場合における前記半導体膜形成工程または前記
半導体膜および絶縁膜形成工程での前記半導体膜とし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜を形成し、前記レーザー
アニール工程で、前記半導体膜をレーザーアニールし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上の半導体膜とすると好適である。また、
前記触媒ＣＶＤまたは高密度触媒ＣＶＤを、スパッタリ
ングまたは触媒スパッタリングとし、前記真空容器に少
なくとも原料ガスを供給する代わりに、ターゲットを用
いた場合における前記半導体膜形成工程または前記半導
体膜および絶縁膜形成工程での前記半導体膜として、該
半導体膜内の少なくともキャリアチャンネル領域におけ
る酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａ
ｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃ
ｍ^３以上である半導体膜を形成し、前記レーザーアニー
ル工程で、前記半導体膜をレーザーアニールして、該半
導体膜内の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上の半導体膜とすると好適である。

【００３２】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００３３】また、上記課題は、請求項１３に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
て、基板に半導体膜を形成する半導体膜形成方法であっ
て、前記真空容器に少なくとも原料ガスを供給して前記
基板上に、少なくとも錫、ゲルマニウム、鉛のいずれか
一つ以上を含有する半導体膜と、絶縁膜と、を形成する
ことを含む半導体膜および絶縁膜形成工程と、前記形成
された半導体膜および絶縁膜を水蒸気でアニールする水
蒸気アニール工程と、を備えたことにより解決される。

【００３４】このように、水蒸気アニール工程を行うた
め、４００℃以下の低温の加熱処理で効果的に半導体お
よび絶縁膜の改質をはかることができる。また、絶縁膜
の改質，すなわち絶縁膜中の水およびＯＨ基を低減する
ことによって、ゲート絶縁膜または半導体膜の、ホット
エレクトロン劣化を抑制する効果を得ることができる。

【００３５】そして、絶縁膜中の水及びＯＨ基の低減に
より、例えばゲート絶縁膜において、ホットエレクトロ
ン劣化を抑制する。さらに、ゲート絶縁膜中の欠陥や不
純物に起因する正電荷を中性化し、負に寄ったフラット
バンド電圧を０ｖ側に近づけることができるので、ｎ−
ｃｈ ＭＩＳトランジスタにおけるディプリーション型
への移行を回避してエンハンスメント型とし、ｐ−ｃｈ
ＭＩＳトランジスタではしきい値電圧Ｖ_ｔｈの増大化
を回避して確実な動作を行わしめるので、ＣＭＯＳ等の
集積回路化を容易に行える。そして、同一半導体基板に
おける素子特性のばらつきを小さくできるので、回路の
集積化が容易である。さらに、半導体と絶縁膜の界面特
性の向上、すなわちしきい値電圧Ｖ_ｔｈを下げてオン電
流を増大させ、オフ電流を低下させる効果をもたらし、
集積回路の高速動作化が実現できる。また、キャリア移
動度の増大が期待できる。

【００３６】このとき、前記真空容器とは異なる水蒸気
アニール装置内で前記水蒸気アニール工程を行うと好適
である。このように構成することにより、真空容器内が
水蒸気により劣化することを防止することができる。ま
た、酸素の存在により酸化劣化し易い熱触媒体を用いた
場合には、水蒸気により熱触媒体が酸化劣化することを
防止することができる。

【００３７】また、前記真空容器内の成膜室で半導体膜
および絶縁膜形成工程を行い、前記真空容器内の水蒸気
アニール室で前記水蒸気アニール工程を行い、前記半導
体膜および絶縁膜形成工程と前記水蒸気アニール工程と
を前記真空容器内で連続して行うように構成してもよ
い。このように構成することにより、真空装置内から取
り出すことなく半導体膜および絶縁膜形成工程および水
蒸気アニール工程を連続して行うことができ、低コンタ
ミで、より簡易な工程で、生産性良く薄膜半導体装置等
を製造することが可能となる。

【００３８】さらに、前記真空容器内の半導体膜成膜室
で半導体膜を形成し、前記真空容器内の絶縁膜成膜室で
絶縁膜を形成し、前記真空容器内の水蒸気アニール室で
前記水蒸気アニール工程を行い、前記半導体膜の形成と
前記絶縁膜の形成と前記水蒸気アニール工程とを前記真
空容器内で連続して行うように構成すると好適である。

【００３９】前記半導体膜形成工程または前記半導体膜
および絶縁膜形成工程では、前記半導体膜として、該半
導体膜内の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上である半導体膜を形成し、前記水蒸気アニール工
程では、前記半導体膜を水蒸気アニールして、該半導体
膜内の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。また、前記触媒Ｃ
ＶＤまたは高密度触媒ＣＶＤを、高密度プラズマＣＶＤ
またはプラズマＣＶＤまたは減圧ＣＶＤまたは常圧ＣＶ
Ｄとした場合における前記半導体膜形成工程または前記
半導体膜および絶縁膜形成工程での前記半導体膜とし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜を形成し、前記水蒸気ア
ニール工程で、前記半導体膜を水蒸気アニールして、該
半導体膜内の少なくともキャリアチャンネル領域におけ
る酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａ
ｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃ
ｍ^３以上の半導体膜とすると好適である。さらに、前記
触媒ＣＶＤまたは高密度触媒ＣＶＤを、スパッタリング
または触媒スパッタリングとし、前記真空容器に少なく
とも原料ガスを供給する代わりに、ターゲットを用いた
場合における前記半導体膜形成工程または前記半導体膜
および絶縁膜形成工程での前記半導体膜として、該半導
体膜内の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上である半導体膜を形成し、前記水蒸気アニール工程
で、前記半導体膜を水蒸気アニールして、該半導体膜内
の少なくともキャリアチャンネル領域における酸素，炭
素，窒素のそれぞれの濃度が１×１０^１９ａｔｏｍｓ／
ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３以上の
半導体膜とすると好適である。

【００４０】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００４１】また、前記半導体膜が単結晶シリコンであ
る場合、少なくとも単結晶シリコン膜形成領域に段差を
形成し、前記段差を含む単結晶シリコン膜形成領域に単
結晶シリコン膜をグラフォエピタキシャル成長させると
好適である。即ち、基板に段差を設け、段差を含む基板
上に単結晶半導体膜をグラフォエピタキシャル成長させ
ているので、高い電子／正孔移動度を有し、動作性に優
れる単結晶半導体膜を得ることができる。

【００４２】前記半導体膜が単結晶シリコンである場
合、少なくとも単結晶シリコン膜形成領域に単結晶シリ
コンと格子整合の良い物質層を形成し、該物質層を含む
単結晶シリコン膜形成領域に単結晶シリコン膜をヘテロ
エピタキシャル成長させると好適である。これにより、
高い電子／正孔移動度を有し、動作性に優れる単結晶半
導体膜を得ることができる。

【００４３】このとき、前記単結晶シリコンと格子整合
の良い物質層は、サファイアおよびスピネル構造体およ
びフッ化カルシウムを含む群より選ばれた、少なくとも
一種以上の物質よりなるように構成するとよい。

【００４４】また、上記課題は、請求項２３に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
て、基板に半導体膜を形成する半導体膜形成方法であっ
て、前記真空容器に少なくとも原料ガスを供給して前記
基板上に、少なくとも錫、ゲルマニウム、鉛のいずれか
一つ以上を含有する半導体膜と、絶縁膜と、を形成する
ことを含む半導体膜および絶縁膜形成工程と、前記形成
された半導体膜および絶縁膜にレーザーを照射し、前記
形成された半導体膜および絶縁膜をレーザーでアニール
するレーザーアニール工程と、該レーザーアニール工程
の後工程であって、水蒸気でアニールを行う水蒸気アニ
ール工程と、を備えることにより解決される。

【００４５】このように、半導体膜形成後に前記レーザ
ーアニール工程及び前記水蒸気アニール工程を行なう
と、例えば半導体膜として、アモルファスシリコン膜ま
たは微結晶シリコン膜の場合などは、レーザーアニール
工程で大きな粒径のポリシリコン膜を形成し、大きい移
動度のポリシリコン膜の形成が可能となる。このよう
に、半導体膜形成工程の後で前記レーザーアニール工程
及び前記水蒸気アニール工程を行なうため、低温の加熱
処理で効果的に半導体膜の改質をはかることができる。

【００４６】このとき、前記半導体膜および絶縁膜形成
工程の前から、前記真空容器に水素を含むキャリアガス
を常時供給し、該供給されたキャリアガスで発生した活
性化水素イオンＨ^＊で前記基板上をクリーニングするク
リーニング工程を備え、前記クリーニング工程と、前記
半導体膜および絶縁膜形成工程とを行うと好適である。

【００４７】このように、半導体膜層を基板上へ形成す
るときに、水素を含むキャリアガスを常時供給している
ので、キャリアガスで発生した活性化水素イオンＨ^＊が
基板表面をクリーニングし、基板上に高品質の半導体膜
を形成することができる。また、キャリアガスとしての
水素ガスを供給し、また熱触媒体を加熱して触媒作用が
可能な状態にしておき、複数の膜を連続成膜して、特定
の膜、例えばシリコン膜とゲート絶縁膜を連続成膜した
場合などは、少なくともゲートチャンネル部を低ストレ
ス，低コンタミとすることができる。さらに、水素を含
むキャリアガスが基板の成膜中に常時導入されているの
で、熱触媒体を他のガスの影響から保護することになり
熱触媒体の劣化を防ぐことが可能となる。また、酸素の
存在により酸化劣化し易い熱触媒体、例えば、表面に高
融点金属（タングステン、トリア含有タングステン、タ
ンタル、モリブデン、シリコン等）が裸出した熱触媒体
を用いた場合には、残留酸素により熱触媒体が酸化劣化
することを防止することができる。

【００４８】また、前記半導体膜および絶縁膜形成工程
の前から、前記真空容器に水素を含むキャリアガスを供
給し、該供給されたキャリアガスで発生した活性化水素
イオンＨ^＊で前記基板上をクリーニングするクリーニン
グ工程と、前記キャリアガスの供給を、前記半導体膜お
よび絶縁膜形成工程の前，途中，後の少なくとも一つで
増減する工程と、前記半導体膜および絶縁膜形成工程
と、を行うように構成してもよい。

【００４９】これにより、各種の成膜を行うとき、成膜
開始後所定時間経過した後に、キャリアガスの導入を低
減させることができるので、真空容器において原料ガス
の割合が高くなり、基板への半導体膜形成が高速で行わ
れ作業性を向上させることが可能となる。また、基板へ
半導体膜を形成するときに、水素を含むキャリアガスを
供給しているので、熱触媒体で発生した活性化水素イオ
ンＨ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。さらに、キャリアガ
スとしての水素ガスを供給し、また熱触媒体を加熱して
触媒作用が可能な状態にしておき、複数の膜を連続成膜
して、特定の膜、例えばシリコン膜とゲート絶縁膜を連
続成膜した場合などは、少なくともゲートチャンネル部
を低ストレス，低コンタミとすることができる。

【００５０】また、各種の成膜を行うとき、半導体膜形
成工程の前，後でキャリアガスの導入を増加させること
ができるので、キャリアガスで発生した活性化水素イオ
ンＨ ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。また、キャリアガス
としての水素ガスを供給し、また熱触媒体を加熱して触
媒作用が可能な状態にしておき、複数の膜を連続成膜し
て、特定の膜、例えばシリコン膜とゲート絶縁膜を連続
成膜した場合などは、少なくともゲートチャンネル部を
低ストレス，低コンタミとすることができる。さらに、
水素を含むキャリアガスが基板の成膜中に常時導入され
ているので、熱触媒体を他のガスの影響から保護するこ
とになり熱触媒体の劣化を防ぐことが可能となる。

【００５１】また、触媒ＣＶＤ、触媒スパッタリング、
プラズマＣＶＤ、高密度プラズマＣＶＤ、高密度触媒Ｃ
ＶＤ等で、少なくとも錫、ゲルマニウム、鉛のいずれか
一つ以上を含有するポリシリコン膜を成膜する場合に
は、このポリシリコン膜中の酸素含有量は、少ないほど
キャリア（電子／正孔）の流れが良好になり、好まし
い。例えば、このポリシリコン膜等の半導体膜中の酸素
含有量は、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ま
しくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下であると好
適であるが、本発明では、水素ガス導入により、常に成
膜中に活性化水素イオンＨ^＊にさらされて、半導体膜の
酸化が低減されるため、上記数値を達成することが可能
となる。さらに、レーザーアニール処理を行った後に
も、この数値が維持されると好適であるが、本発明で
は、水素ガスを導入しているため、レーザーアニール処
理後にもこの数値を達成することが可能となる。

【００５２】また、本発明では、成膜中に水素ガスを導
入しているため、エピタキシャル成長、スパッタリング
等により少なくとも錫、ゲルマニウム、鉛のいずれか一
つ以上を含有するポリシリコン膜を成膜する場合にも、
上記数値を達成することが可能となる。さらに、本発明
では、成膜中に水素ガスを導入しているため、少なくと
も錫、ゲルマニウム、鉛のいずれか一つ以上を含有する
アモルファスシリコン膜または微結晶シリコン膜を成膜
し、これらの膜をレーザーアニール処理して大粒径ポリ
シリコン膜を得る場合にも、レーザーアニール処理後に
もこの数値を達成することが可能となる。上記数値は、
特に、ＭＩＳＴＦＴの場合、チャンネル領域となるポリ
シリコン膜のゲート絶縁膜との界面において達成される
ことが望まれるが、本発明によれば、特にポリシリコン
膜のゲート絶縁膜との界面の酸素含有量を上記数値とす
ることが可能となる。

【００５３】さらに、前記真空容器とは異なるレーザー
アニール装置内で前記レーザーアニール工程を行い、前
記真空容器とは異なる水蒸気アニール装置内で前記水蒸
気アニール工程を行うように構成しても好適である。

【００５４】前記真空容器内の成膜室で半導体膜および
絶縁膜形成工程を行い、前記真空容器内のレーザーアニ
ール室で前記レーザーアニール工程を行い、前記真空容
器内の水蒸気アニール室で前記水蒸気アニール工程を行
い、前記半導体膜および絶縁膜形成工程と前記レーザー
アニール工程と前記水蒸気アニール工程とを前記真空容
器内で連続して行うように構成してもよい。また、前記
真空容器内の半導体膜成膜室で半導体膜を形成し、前記
真空容器内の絶縁膜成膜室で絶縁膜を形成し、前記真空
容器内のレーザーアニール室で前記レーザーアニール工
程を行い、前記真空容器内の水蒸気アニール室で前記水
蒸気アニール工程を行い、前記半導体膜の形成と前記絶
縁膜の形成と前記レーザーアニール工程と前記水蒸気ア
ニール工程とを前記真空容器内で連続して行うように構
成すると好適である。

【００５５】これらのように構成することにより、真空
装置内から取り出すことなく半導体膜の形成および絶縁
膜の形成およびレーザーアニール工程および水蒸気アニ
ール工程を連続して行うことができ、低コンタミで、よ
り簡易な工程で、生産性良く薄膜半導体装置等を製造す
ることが可能となる。

【００５６】また、前記半導体膜形成工程または前記半
導体膜および絶縁膜形成工程では、前記半導体膜とし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜を形成し、前記水蒸気ア
ニール工程では、前記半導体膜を水蒸気アニールして、
該半導体膜内の少なくともキャリアチャンネル領域にお
ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
ｃｍ^３以上の半導体膜とし、前記レーザーアニール工程
では、前記半導体膜をレーザーアニールして、該半導体
膜内の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。また、前記触媒Ｃ
ＶＤまたは高密度触媒ＣＶＤを、高密度プラズマＣＶＤ
またはプラズマＣＶＤまたは減圧ＣＶＤまたは常圧ＣＶ
Ｄとした場合における前記半導体膜形成工程または前記
半導体膜および絶縁膜形成工程での前記半導体膜とし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜を形成し、前記水蒸気ア
ニール工程で、前記半導体膜を水蒸気アニールして、該
半導体膜の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上の半導体膜とし、前記レーザーアニール工程で、
前記半導体膜をレーザーアニールして、該半導体膜内の
少なくともキャリアチャンネル領域における酸素，炭
素，窒素のそれぞれの濃度が１×１０^１９ａｔｏｍｓ／
ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３以上の
半導体膜とすると好適である。さらに、前記触媒ＣＶＤ
または高密度触媒ＣＶＤを、スパッタリングまたは触媒
スパッタリングとし、前記真空容器に少なくとも原料ガ
スを供給する代わりに、ターゲットを用いた場合におけ
る前記半導体膜形成工程または前記半導体膜および絶縁
膜形成工程での前記半導体膜として、該半導体膜内の少
なくともキャリアチャンネル領域における酸素，炭素，
窒素のそれぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ
^３以下、水素濃度が０．０１原子％／ｃｍ^３以上である
半導体膜を形成し、前記水蒸気アニール工程で、前記半
導体膜を水蒸気アニールして、該半導体膜の少なくとも
キャリアチャンネル領域における酸素，炭素，窒素のそ
れぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、
水素濃度が０．０１原子％／ｃｍ^３以上の半導体膜と
し、前記レーザーアニール工程で、前記半導体膜をレー
ザーアニールして、該半導体膜内の少なくともキャリア
チャンネル領域における酸素，炭素，窒素のそれぞれの
濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度
が０．０１原子％／ｃｍ^３以上の半導体膜とすると好適
である。

【００５７】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００５８】これらのとき、前記触媒ＣＶＤまたは高密
度触媒ＣＶＤを、高密度プラズマＣＶＤまたはプラズマ
ＣＶＤまたは減圧ＣＶＤまたは常圧ＣＶＤとすると好適
である。また、前記触媒ＣＶＤまたは高密度触媒ＣＶＤ
を、スパッタリングまたは触媒スパッタリングとし、前
記真空容器に少なくとも原料ガスを供給する代わりに、
ターゲットを用いるとよい。

【００５９】又、上記課題は、請求項３４に係る発明に
よれば、シリコン合金溶融液式液相成長を利用して、基
板に半導体膜を形成する半導体膜形成方法であって、基
板上或いは生成した薄膜上に、シリコンを含み、錫、ゲ
ルマニウム、鉛のいずれか一つ以上を含有する低融点金
属溶融液を塗布し又は浸漬し、或いはシリコンを含み、
錫、ゲルマニウム、鉛のいずれか一つ以上を含有する低
融点金属膜を形成し、塗布の場合は所定時間保持後に冷
却し、浸漬の場合は引き上げ冷却し、低融点金属膜を形
成した場合には、加熱溶融後所定時間保持後に冷却し、
前記基板上に錫、ゲルマニウム、鉛のいずれか一つ以上
を含有する半導体膜を析出形成することを含む半導体膜
形成工程と、前記形成された膜にレーザーを照射し、前
記形成された膜をレーザーでアニールするレーザーアニ
ール工程と、を備えたことにより解決される。

【００６０】このとき、前記半導体膜形成工程の後で、
絶縁膜を形成する絶縁膜形成工程を行い、該絶縁膜形成
工程の後で、前記レーザーアニール工程を行うように構
成するよい。

【００６１】また、上記課題は、請求項３６に係る発明
によれば、シリコン合金溶融液式液相成長を利用して、
基板に半導体膜を形成する半導体膜形成方法であって、
基板上或いは生成した薄膜上に、シリコンを含み、錫、
ゲルマニウム、鉛のいずれか一つ以上を含有する低融点
金属溶融液を塗布し又は浸漬し、或いはシリコンを含
み、錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
る低融点金属膜を形成し、塗布の場合は所定時間保持後
に冷却し、浸漬の場合は引き上げ冷却し、低融点金属膜
を形成した場合には、加熱溶融後所定時間保持後に冷却
し、前記基板上に少なくとも錫、ゲルマニウム、鉛のい
ずれか一つ以上を含有する半導体膜を析出形成すること
を含む半導体膜形成工程と、絶縁膜を形成することを含
む絶縁膜形成工程と、前記形成された半導体膜および絶
縁膜を水蒸気でアニールする水蒸気アニール工程と、を
備えたことにより解決される。

【００６２】更に、上記課題は、請求項３７に係る発明
によれば、シリコン合金溶融液式液相成長を利用して、
基板に半導体膜を形成する半導体膜形成方法であって、
基板上或いは生成した薄膜上に、シリコンを含み、錫、
ゲルマニウム、鉛のいずれか一つ以上を含有する低融点
金属溶融液を塗布し又は浸漬し、或いはシリコンを含
み、錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
る低融点金属膜を形成し、塗布の場合は所定時間保持後
に冷却し、浸漬の場合は引き上げ冷却し、低融点金属膜
を形成した場合には、加熱溶融後所定時間保持後に冷却
し、前記基板上に少なくとも錫、ゲルマニウム、鉛のい
ずれか一つ以上を含有する半導体膜を析出形成すること
を含む半導体膜形成工程と、絶縁膜を形成することを含
む絶縁膜形成工程と、前記形成された半導体膜および絶
縁膜にレーザーを照射し、前記形成された半導体膜をレ
ーザーでアニールするレーザーアニール工程と、該レー
ザーアニール工程の後工程であって、水蒸気でアニール
を行う水蒸気アニール工程と、を備えたことにより解決
される。

【００６３】前記半導体膜形成工程または前記半導体膜
および絶縁膜形成工程では、前記半導体膜として、該半
導体膜内の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上である半導体膜を形成し、前記水蒸気アニール工
程では、前記半導体膜を水蒸気アニールして、該半導体
膜内の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とし、前記レーザーアニール工程では、
前記半導体膜をレーザーアニールして、該半導体膜の少
なくともキャリアチャンネル領域における酸素，炭素，
窒素のそれぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ
^３以下、水素濃度が０．０１原子％／ｃｍ^３以上の半導
体膜とすると好適である。

【００６４】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００６５】また、上記課題は、請求項３９に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てトップゲート型ＴＦＴを製造する製造方法であって、
真空容器に少なくとも原料ガスを供給して、前記真空容
器中で、基板上に、保護膜と、少なくとも錫，ゲルマニ
ウム，鉛のいずれか一つ以上を含有する半導体膜と、ゲ
ート絶縁膜と、を連続成膜し、その後、前記半導体膜を
レーザーアニール処理し、次いで、ソース／トップゲー
ト／ドレイン電極を形成してなることにより解決され
る。このように構成することにより、薄膜半導体装置の
性能を向上し、かつ製造を容易にすることができる。

【００６６】さらに、上記課題は、請求項４０に係る発
明によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用
してボトムゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、少
なくとも錫，ゲルマニウム，鉛のいずれか一つ以上を含
有する半導体膜と、保護膜とを連続成膜し、その後で、
前記半導体膜をレーザーアニール処理して多結晶半導体
膜とし、次いで、ソース／ドレイン電極を形成してなる
ことにより解決される。

【００６７】また、上記課題は、請求項４１に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てデュアルゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、少
なくとも錫，ゲルマニウム，鉛のいずれか一つ以上を含
有する半導体膜と、トップゲート絶縁膜とを連続成膜
し、その後、前記半導体膜をレーザーアニール処理して
多結晶半導体膜とし、次いで、ソース／トップゲート／
ドレイン電極を形成してなることにより解決される。

【００６８】これらのとき、前記真空容器とは異なるレ
ーザーアニール装置内で前記レーザーアニール処理を行
うと好適である。

【００６９】また、前記真空容器内の成膜室で前記半導
体膜および前記絶縁膜を成膜し、前記真空容器内のレー
ザーアニール室で前記レーザーアニール処理を行い、前
記半導体膜および絶縁膜の成膜と前記レーザーアニール
処理とを前記真空容器内で連続して行うように構成して
もよい。

【００７０】さらに、前記真空容器内の半導体膜成膜室
で前記半導体膜を成膜し、前記真空容器内の絶縁膜成膜
室で前記絶縁膜を形成し、前記真空容器内のレーザーア
ニール室で前記レーザーアニール処理を行い、前記半導
体膜の形成と前記絶縁膜の形成と前記レーザーアニール
処理とを前記真空容器内で連続して行うように構成する
と好適である。

【００７１】また、上記課題は、請求項４５に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てトップゲート型ＴＦＴを製造する製造方法であって、
真空容器に少なくとも原料ガスを供給して、前記真空容
器中で、前記基板上に、保護膜と、少なくとも錫，ゲル
マニウム，鉛のいずれか一つ以上を含有する半導体膜
と、ゲート絶縁膜と、を連続成膜し、その後、ソース／
トップゲート／ドレイン電極を形成し、次いで、低圧高
温又は高圧高温で、水蒸気アニール処理を行い、その
後、前記ソース／トップゲート／ドレイン電極のプラズ
マクリーニング又はスパッタクリーニングを行うことに
より解決される。

【００７２】また、上記課題は、請求項４６に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てボトムゲート型ＴＦＴを製造する製造方法であって、
基板上にボトムゲート電極を形成し、真空容器に少なく
とも原料ガスを供給して、前記真空容器中で、ボトムゲ
ート電極上に保護膜と、ボトムゲート絶縁膜と、少なく
とも錫，ゲルマニウム，鉛のいずれか一つ以上を含有す
る半導体膜と、保護膜とを連続成膜し、その後、ソース
／ドレイン電極を形成し、次いで、低圧高温又は高圧高
温で、水蒸気アニール処理を行い、その後、前記ソース
／ボトムゲート／ドレイン電極のプラズマクリーニング
又はスパッタクリーニングを行うことにより解決され
る。

【００７３】また、上記課題は、請求項４７に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てデュアルゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、少
なくとも錫，ゲルマニウム，鉛のいずれか一つ以上を含
有する半導体膜と、トップゲート絶縁膜とを連続成膜
し、その後、ソース／トップゲート／ドレイン電極を形
成し、次いで、低圧高温又は高圧高温で、水蒸気アニー
ル処理を行い、その後、前記ソース／トップゲート／ボ
トムゲート／ドレイン電極のプラズマクリーニング又は
スパッタクリーニングを行うことにより解決される。

【００７４】また、上記課題は、請求項４８に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てトップゲート型ＴＦＴを製造する製造方法であって、
真空容器に少なくとも原料ガスを供給して、前記真空容
器中で、基板上に、保護膜と、少なくとも錫，ゲルマニ
ウム，鉛のいずれか一つ以上を含有する半導体膜と、ゲ
ート絶縁膜と、を連続成膜し、その後、前記半導体膜を
レーザーアニール処理して多結晶半導体膜とし、次いで
ソース／トップゲート／ドレイン電極を形成し、次いで
低圧高温又は高圧高温で、水蒸気アニール処理を行い、
その後、前記ソース／トップゲート／ドレイン電極のプ
ラズマクリーニング又はスパッタクリーニングを行うこ
とにより解決される。

【００７５】また、上記課題は、請求項４９に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てボトムゲート型ＴＦＴを製造する製造方法であって、
基板上にボトムゲート電極を形成し、真空容器に少なく
とも原料ガスを供給して、前記真空容器中で、ボトムゲ
ート電極上に保護膜と、ボトムゲート絶縁膜と、少なく
とも錫，ゲルマニウム，鉛のいずれか一つ以上を含有す
る半導体膜と、保護膜とを連続成膜し、その後で、前記
半導体膜をレーザーアニール処理して多結晶半導体膜と
し、次いでソース／ドレイン電極を形成し、次いで低圧
高温又は高圧高温で、水蒸気アニール処理を行い、その
後、前記ソース／ボトムゲート／ドレイン電極のプラズ
マクリーニング又はスパッタクリーニングを行うことに
より解決される。

【００７６】また、上記課題は、請求項５０に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てデュアルゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、少
なくとも錫，ゲルマニウム，鉛のいずれか一つ以上を含
有する半導体膜と、トップゲート絶縁膜とを連続成膜
し、その後、前記半導体膜をレーザーアニール処理して
多結晶半導体膜とし、次いで、ソース／トップゲート／
ドレイン電極を形成し、次いで、低圧高温又は高圧高温
で、水蒸気アニール処理を行い、その後、前記ソース／
トップゲート／ボトムゲート／ドレイン電極のプラズマ
クリーニング又はスパッタクリーニングを行うことによ
り解決される。

【００７７】これらのとき、前記触媒ＣＶＤまたは高密
度触媒ＣＶＤを高密度プラズマＣＶＤまたはプラズマＣ
ＶＤまたは減圧ＣＶＤまたは常圧ＣＶＤまたはスパッタ
リングまたは触媒スパッタリングとすると好適である。
また、前記触媒ＣＶＤまたは高密度触媒ＣＶＤを、スパ
ッタリングまたは触媒スパッタリングとし、前記真空容
器に少なくとも原料ガスを供給する代わりに、ターゲッ
トを用いるとよい。

【００７８】また、前記真空容器に水素を含むキャリア
ガスを常時供給し、該供給されたキャリアガスで発生し
た活性化水素イオンＨ^＊で前記基板上をクリーニングす
るクリーニング工程を備え、前記膜の成膜と前記クリー
ニング工程とを繰り返し、或いは前記クリーニング工程
の後で前記膜の成膜を繰り返すように構成すると好適で
ある。

【００７９】また、前記真空容器に水素を含むキャリア
ガスを供給し、該供給されたキャリアガスで発生した活
性化水素イオンＨ^＊で前記基板上をクリーニングするク
リーニング工程と、前記キャリアガスの供給を、前記膜
を形成する前，途中，後の少なくとも一つで増減する工
程と、前記膜の形成と、を行うように構成すると好適で
ある。

【００８０】

【発明の実施の形態】次に、本発明に係る半導体膜形成
方法及び薄膜半導体装置の製造方法について、好適な実
施の形態を図１に基づいて説明する。なお、図１乃至図
１０、図１５において、アルゴンをＡｒ、シリコンをＳ
ｉ、水素ガスをＨ_２、酸素ガスをＯ_２、窒素ガスを
Ｎ_２、アンモニアガスをＮＨ_３、シランガスをＳｉ
Ｈ_４、ヘリウムガスをＨｅ、ネオンガスをＮｅ、窒化シ
リコンをＳｉＮ、酸化シリコンをＳｉＯ_２と表す。

【００８１】本発明は、触媒ＣＶＤまたは高密度触媒Ｃ
ＶＤを利用して、基板１０に半導体膜を形成する半導体
膜形成方法である。真空容器１に少なくとも原料ガスを
供給して基板１０上に少なくとも錫、ゲルマニウム、鉛
のいずれか一つ以上を含有する半導体膜を形成すること
を含む半導体膜形成工程と、この形成された半導体膜に
レーザーを照射し、形成された半導体膜をレーザーでア
ニールするレーザーアニール工程と、を備える。半導体
膜は、例えばアモルファス半導体膜，微結晶半導体膜，
多結晶半導体膜である。

【００８２】なお、本発明において、成膜直後のシリコ
ン系膜を下記のように定義する。アモルファスシリコン
膜は、水素含有のアモルファス構造のシリコン（ａ−Ｓ
ｉ：Ｈ）の膜とする。微結晶シリコン膜とは、アモルフ
ァスシリコンを含有する微結晶シリコン｛ｎｃ−Ｓｉ
（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎの
略）｝が集合する膜とする。ポリシリコン膜とは、アモ
ルファスシリコンと微結晶シリコン（ｎｃ−Ｓｉ）を含
有する比較的小さい粒径のポリシリコン｛μｃ−Ｓｉ
（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ
の略）｝が集合する膜とする。単結晶シリコン膜とは、
亜粒界や転位を含有する単結晶も含む単結晶シリコン膜
とする。レーザー光の吸収が大きく溶融しやすいアモル
ファス構造シリコンと結晶成長のシード（種）のｎｃ−
Ｓｉおよびμｃ−Ｓｉがうまく組み合わさって、エキシ
マレーザーアニール等のレーザーアニール処理により再
結晶化が促進され、大きな粒径のポリシリコン膜が形成
される。

【００８３】レーザーアニール工程は、半導体膜形成工
程の後でなく、半導体膜と絶縁膜とを形成した後に行っ
てもよい。絶縁膜は、例えば酸化シリコン膜、窒化シリ
コン膜、酸窒化シリコン膜のいずれか１種以上、又はそ
の複合膜である。

【００８４】本発明では、少なくとも錫、ゲルマニウ
ム、鉛のいずれか一つ以上を用いていることから、得ら
れた半導体層（アモルファスシリコン層，微結晶シリコ
ン層，ポリシリコン層）中に、四族元素である錫、ゲル
マニウム、鉛が混入してしまっても、これらは周期律表
第四族の元素であってシリコン層中でキャリアになら
ず、そのためシリコン層は高抵抗なものとなる。よっ
て、イオンドーピング（注入）等によるＴＦＴのＶ_ｔｈ
調整や抵抗値調整が容易になる。また、その結晶粒界に
存在する結晶不整が低減され、内部応力が低減されるの
で、高い電子／正孔移動度が可能となり、高性能な回路
構成が可能になる。

【００８５】このように、薄膜をレーザーでアニール処
理するように構成しているので、膜のみが瞬時に熱せら
れ、基板１０への熱の影響が及びにくくなり、基板１０
の変形を起こすことなく、アモルファスシリコンまたは
微結晶シリコンまたはポリシリコン薄膜を結晶化でき、
又キャリア不純物の活性化もでき、例えば移動度の大き
い薄膜に変えることができる。しかも、この結晶化、活
性化は基板１０全体を高温にすることなく、低温で行う
ことができる。また、薄膜半導体装置の性能を向上し、
かつ製造を容易にするものである。

【００８６】このとき、レーザーアニール効果を高める
ために、基板１０を２００℃以上〜５００℃未満に加熱
して、形成された膜を、ビーム形状が、ラインビームま
たはエリアビームであるエキシマレーザーまたはアルゴ
ンレーザー等のレーザーでアニールしてもよい。

【００８７】また、アモルファスシリコンは、レーザー
光の光エネルギー吸収が高いため、ポリシリコン膜は、
シリコンイオン等を注入して結晶成長のシード（種）を
注入すると同時に、アモルファスシリコン化することに
より、大粒径ポリシリコン膜とすることがより容易とな
る。このシリコンイオン等の注入は、たとえば次のよう
に行うことができる。 （１）必要に応じて、２０〜３０ｋｅＶで１〜２Ｅ１５
ａｔｏｍｓ／ｃｍ^２のシリコンイオン（ＳｉＦ_４）を注
入した後に、レーザーアニール処理を行う。 （２）必要に応じて、２０〜３０ｋｅＶの１．０Ｅ１３
〜１．０Ｅ１４ａｔｏｍｓ／ｃｍ^２で錫イオンを注入し
た後に、レーザーアニール処理を行う。 （３）必要に応じて、上記（１）と同様のシリコンイオ
ン注入後に、２０〜３０ｋｅＶの１．０Ｅ１３〜１．０
Ｅ１４ａｔｏｍｓ／ｃｍ^２で錫イオンを注入した後に、
レーザーアニール処理を行う。 （４）必要に応じて、他の四族元素（ゲルマニウム、
鉛）イオンを注入した後に、レーザーアニール処理を行
う。 （５）必要に応じて、上記（１）と同様のシリコンイオ
ン注入後に、他の四族元素（ゲルマニウム、鉛）イオン
を注入した後に、レーザーアニール処理を行う。

【００８８】以上のように構成すると、ポリシリコンは
レーザーアニールで溶解しにくいので、錫イオン或いは
ゲルマニウムイオン，鉛イオンを注入してアモルファス
化した後にレーザアニール処理すると、大きな粒径のポ
リシリコンが形成され、且つその粒界に存在する結晶不
整を減少させて内部応力を減少させるので移動度向上が
可能となる。

【００８９】前記半導体膜に占める錫、ゲルマニウム、
鉛のいずれか一つ以上の含有量は、全体で１×１０^１５
ａｔｏｍｓ／ｃｍ^３以上，好ましくは１×１０^１８ａｔ
ｏｍｓ／ｃｍ^３以上で、１×１０^２０ａｔｏｍｓ／ｃｍ
^３以下であると好適である。

【００９０】触媒ＣＶＤは、融点未満に加熱された熱触
媒体５に、原料ガスの少なくとも一部を触媒反応、又は
熱分解反応で活性化、イオン化させて、これらの堆積種
を加熱された基板１０上に堆積させて形成する方法であ
る。熱触媒体５は、熱触媒体５の融点未満の温度であっ
て、８００℃以上２０００℃以下の温度に加熱するとよ
い。このとき、基板１０の温度を２００℃以上５００℃
以下の温度にするとよい。

【００９１】このように、熱触媒体５を加熱することに
より、真空容器１内に導入された水素ガスから活性化水
素イオンＨ^＊が発生するため、基板表面に付着した酸
素、水分等をクリーニングすることができる。例えば、
酸化シリコン膜とポリシリコン膜が形成される際には、
これらの薄膜の界面にアモルファスシリコンの遷移層が
形成されず、高品質な薄膜層を形成することが可能とな
る。また、加熱した熱触媒体５を用いることにより、原
料ガスの大部分を薄膜として形成することができ、効率
よく原料ガスを利用して薄膜を形成することができ、コ
ストダウンが可能となる。熱触媒体５は、タングステ
ン、トリア含有タングステン、白金、モリブデン、パラ
ジュウム、金属蒸着セラミックス、シリコン、アルミ
ナ、炭化ケイ素よりなる群から選ばれた少なくとも一種
の材料よりなる。

【００９２】また、前記基板１０は、シリコン、ゲルマ
ニウム、シリコンゲルマニウム、シリコンカーバイト、
ガリウムひ素、ガリウムアルミニウムひ素、ガリウム
燐、インジュウム燐、セレン化亜鉛、硫化カドミウム、
石英ガラス、ほうけい酸ガラス、アルミノけい酸ガラ
ス、耐熱性樹脂を含む半導体または絶縁性の材料から選
ばれたものとするとよい。

【００９３】本発明では、半導体膜形成工程の前から、
真空容器１に水素を含むキャリアガスを常時供給し、こ
の供給されたキャリアガスで発生した活性化水素イオン
Ｈ^＊で基板１０上をクリーニングするクリーニング工程
を行う。そして、このクリーニング工程と、この半導体
膜形成工程とを行う。

【００９４】このように、基板１０へ薄膜を形成すると
きに、水素を含むキャリアガスを供給するので、供給さ
れたキャリアガスの一部は活性化水素イオンＨ^＊となっ
て、この活性化水素イオンＨ^＊が基板表面をクリーニン
グし、基板１０上に高品質の薄膜を形成することができ
る。そして、キャリアガスとしての水素ガスを供給し、
熱触媒体５を加熱して触媒作用が可能な状態にし、少な
くともシリコン膜とゲート絶縁膜を連続成膜すること
で、少なくともゲートチャンネル部を低ストレス，低コ
ンタミ，低界面準位とし、特性を向上することが可能と
なる。また、本発明に係る半導体膜形成方法を用いて薄
膜半導体装置を製造する場合には、薄膜半導体装置の性
能を向上し、かつ製造を容易にするものである。

【００９５】ここで、「連続成膜」することについて述
べたが、本明細書中において、「連続成膜」には、次の
３通りがある。まず、成膜装置１内で、ゲート絶縁膜と
半導体膜とを、連続して成膜する場合であり、ここで述
べた意味である。次に、絶縁膜を、ＳｉＮ−ＳｉＯＮ−
ＳｉＯ_２等の傾斜複合膜として成膜する場合である。さ
らに、異なる絶縁膜を連続して成膜する場合である。

【００９６】また、半導体膜形成工程の前から、真空容
器１に水素を含むキャリアガスを供給し、この供給され
たキャリアガスで発生した活性化水素イオンＨ^＊で基板
１０上をクリーニングするクリーニング工程と、キャリ
アガスの供給を、前記半導体膜形成工程の前，途中，後
の少なくとも一つで増減する工程と、前記半導体膜形成
工程と、を行うこともできる。クリーニングされた基板
１０には、真空容器１中に少なくとも原料ガスを導入す
ることにより薄膜が形成されるが、このとき、例えば、
図３の一点鎖線で示すように、前記キャリアガスの供給
を途中で低減することにより、真空容器１中での原料ガ
スの割合が高くなり、高速で薄膜形成を行うことが可能
となる。また、熱触媒体５として、酸化劣化しない熱触
媒体５を使用した場合には、図７乃至図９の実線で示す
ように、半導体膜形成工程の途中で真空容器１内へのキ
ャリアガスの供給を停止することもできる。酸化劣化し
ない熱触媒体５とは、例えば、高融点金属（タングステ
ン、トリア含有タングステン、タンタル、モリブデン、
シリコン等）をセラミックスコーティングまたは炭化ケ
イ素コーティングしたもの又は表面を酸化又は窒化させ
たシリコン等である。熱触媒体５が、酸素の存在下でも
酸化劣化しない熱触媒体５である場合には、水素ガスの
供給を止めても、残留酸素により熱触媒体５が酸化劣
化，断線等しない。さらに、各種の成膜を行うとき、例
えば、図３の点線で示すように、半導体膜形成工程の
前，後でキャリアガスの導入を増加させることにより、
成膜前後に、熱触媒体５により、活性化水素イオンＨ*
を大量に発生させ、クリーニング、膜ストレス低減等を
促進させることができる。

【００９７】本発明では、真空容器１内で半導体膜およ
び絶縁膜を形成し、真空容器１外のレーザーアニール装
置内でレーザーアニール工程を行う。このとき、半導体
膜および絶縁膜は、シングルチャンバ或いはマルチチャ
ンバからなる真空容器１のいずれによっても形成するこ
とができる。ただし、真空容器１内に、成膜室４６と、
レーザーアニール室４４とを設けるように構成しても良
い。真空容器１内の成膜室４６で半導体膜形成工程を行
い、レーザーアニール室４４でレーザーアニール工程を
行い、半導体膜形成工程とレーザーアニール工程とを前
記真空容器内で連続して行う。このとき、成膜室４６と
は別に真空装置１内に絶縁膜成膜室４７を設け、この絶
縁膜成膜室４７内で絶縁膜を成膜してもよい。

【００９８】また、半導体膜と絶縁膜を同じ成膜室４３
内で形成することもできる。半導体膜を成膜する成膜室
４３で、レーザーでアニールされた半導体膜上に絶縁膜
を成膜し、半導体膜形成工程とレーザーアニール工程と
絶縁膜の成膜とを真空容器１内で連続して行う。

【００９９】本発明では、真空容器１に少なくとも原料
ガスを供給して基板１０上に、少なくとも錫、ゲルマニ
ウム、鉛のいずれか一つ以上を含有する半導体膜と、絶
縁膜と、を形成することを含む半導体膜および絶縁膜形
成工程と、形成された半導体膜および絶縁膜を水蒸気で
アニールする水蒸気アニール工程と、を備えるようにす
ることもできる。

【０１００】水蒸気アニール工程では、分圧が１×１０
^２Ｐａ以上飽和蒸気圧以下である水蒸気を含む雰囲気中
で、１０秒以上２０時間以下の時間、常温以上４００℃
以下の温度に加熱することにより形成された膜を水蒸気
でアニールする。このとき、酸素、窒素、水素、又は一
酸化窒素又は二酸化炭素のいずれか１種類以上の気体を
含み、前記いずれか１種類以上の気体の分圧が、１×１
０^２Ｐａ以上１×１０ ^６Ｐａ以下である雰囲気で水蒸気
アニールを行う。このように、水蒸気を含む低圧〜高圧
の雰囲気内におけるアニールを行うため、低温の加熱処
理で効果的に半導体膜と絶縁膜との界面特性および絶縁
膜の改質をはかることができる。

【０１０１】本発明では、真空容器１内で半導体膜を形
成し、真空容器１外の水蒸気アニール装置内で水蒸気ア
ニール工程を行う。ただし、真空容器１内に、成膜室４
３と、水蒸気アニール室４５とを設けるように構成して
も良い。真空容器１内の成膜室４３で半導体膜および絶
縁膜形成工程を行い、水蒸気アニール室４５で水蒸気ア
ニール工程を行い、半導体膜および絶縁膜形成工程と水
蒸気アニール工程とを真空容器１内で連続して行う。

【０１０２】また、成膜室４６とは別に真空装置１内に
絶縁膜成膜室４７を設け、この絶縁膜成膜室４７内で絶
縁膜を成膜してもよい。このとき、真空容器１内の半導
体膜成膜室４６で半導体膜を形成し、真空容器１内の絶
縁膜成膜室４７で絶縁膜を形成し、真空容器１内の水蒸
気アニール室４５で水蒸気アニール工程を行い、半導体
膜の形成と絶縁膜の形成と水蒸気アニール工程とを真空
容器内で連続して行う。

【０１０３】本発明では、上記半導体膜として単結晶シ
リコンを形成することもできる。半導体膜が単結晶シリ
コンである場合、少なくとも単結晶シリコン膜形成領域
に段差を形成し、前記段差を含む単結晶シリコン膜形成
領域に単結晶シリコン膜をグラフォエピタキシャル成長
させる。即ち、基板に段差を設け、段差を含む基板上に
単結晶半導体膜をグラフォエピタキシャル成長させてい
るので、高い電子／正孔移動度を有し、動作性に優れる
単結晶半導体膜を得ることができる。本発明において単
結晶には、亜粒界や転位を含有する単結晶も含む。ま
た、単結晶半導体には、単結晶シリコンのみでなく、単
結晶ガリウム・砒素，単結晶シリコン・ゲルマニウム等
の化合物半導体も含む。

【０１０４】また、半導体膜が単結晶シリコンである場
合、少なくとも単結晶シリコン膜形成領域に単結晶シリ
コンと格子整合の良い物質層を形成し、該物質層を含む
単結晶シリコン膜形成領域に単結晶シリコン膜をヘテロ
エピタキシャル成長させる。即ち基板に単結晶半導体と
格子整合の良い物質層を形成し、この物質層を含む基板
上に単結晶半導体膜をヘテロエピタキシャル成長させて
いるので、高い電子／正孔移動度を有し、動作性に優れ
る単結晶半導体膜を得ることができる。この単結晶シリ
コンと格子整合の良い物質層は、サファイアまたはスピ
ネル構造体またはフッ化カルシウムを含む群より選ばれ
た少なくとも一種以上の物質とする。

【０１０５】また、本発明では、半導体膜および絶縁膜
形成工程と、レーザーアニール工程と、レーザーアニー
ル工程の後工程としての水蒸気アニール工程と、プラズ
マまたはスパッタリングによりクリーニングするクリー
ニング工程と、を備えるようにすることもできる。

【０１０６】本発明では、真空容器１内で半導体膜およ
び絶縁膜を形成し、真空容器１外のレーザーアニール装
置内でレーザーアニール工程を、真空容器１外の水蒸気
アニール装置内で水蒸気アニール工程を行う。ただし、
真空容器１内に、成膜室４３と、レーザーアニール室４
４と、水蒸気アニール室４５と、を設けるように構成し
ても良い。真空容器１内の成膜室４３で半導体膜および
絶縁膜形成工程を行い、真空容器１内のレーザーアニー
ル室４４でレーザーアニール工程を行い、真空容器１内
の水蒸気アニール室４５で水蒸気アニール工程を行い、
半導体膜形成工程とレーザーアニール工程と水蒸気アニ
ール工程とを真空容器１内で連続して行う。

【０１０７】また、成膜室４６とは別に真空装置１内に
絶縁膜成膜室４７を設け、この絶縁膜成膜室４７内で絶
縁膜を成膜することもできる。真空容器１内の半導体膜
成膜室４６で半導体膜を形成し、真空容器１内のレーザ
ーアニール室４４でレーザーアニール工程を行い、真空
容器１内の絶縁膜成膜室４７で絶縁膜を形成し、真空容
器１内の水蒸気アニール室４５で水蒸気アニール工程を
行い、半導体膜の形成とレーザーアニール工程と絶縁膜
の形成と水蒸気アニール工程とを真空容器１内で連続し
て行う。

【０１０８】本発明に係る半導体膜形成方法は、触媒Ｃ
ＶＤまたは高密度触媒ＣＶＤだけでなく、高密度プラズ
マＣＶＤまたはプラズマＣＶＤまたは減圧ＣＶＤまたは
常圧ＣＶＤまたはスパッタリング又は触媒スパッタリン
グで行うこともできる。

【０１０９】本発明は、シリコン合金溶融液式液相成長
を利用して、基板１０に半導体膜を形成する半導体膜形
成方法である。基板１０上或いは生成した薄膜上に、シ
リコンを含み、錫、ゲルマニウム、鉛のいずれか一つ以
上を含有する低融点金属溶融液を塗布し又は浸漬し、或
いはシリコンを含み、錫、ゲルマニウム、鉛のいずれか
一つ以上を含有する低融点金属膜を形成し、塗布の場合
は所定時間保持後に冷却し、浸漬の場合は引き上げ冷却
し、低融点金属膜を形成した場合には、加熱溶融後所定
時間保持後に冷却し、前記基板上に錫、ゲルマニウム、
鉛のいずれか一つ以上を含有する半導体膜を析出形成す
ることを含む半導体膜形成工程と、前記形成された膜に
レーザーを照射し、前記形成された膜をレーザーでアニ
ールするレーザーアニール工程と、を備える。なお、前
記冷却後に、基板１０上の錫等の膜を酸系エッチング液
で除去する。

【０１１０】このとき、半導体膜形成工程の後で、絶縁
膜を形成する絶縁膜形成工程を行い、この絶縁膜形成工
程の後で、レーザーアニール工程を行うこともできる。

【０１１１】また、基板１０上或いは生成した薄膜上
に、シリコンを含み、錫、ゲルマニウム、鉛のいずれか
一つ以上を含有する低融点金属溶融液を塗布し又は浸漬
し、或いはシリコンを含み、錫、ゲルマニウム、鉛のい
ずれか一つ以上を含有する低融点金属膜を形成し、塗布
の場合は所定時間保持後に冷却し、浸漬の場合は引き上
げ冷却し、低融点金属膜を形成した場合には、加熱溶融
後所定時間保持後に冷却し、前記基板上に少なくとも
錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半
導体膜を析出形成することを含む半導体膜形成工程と、
絶縁膜を形成することを含む絶縁膜形成工程と、前記形
成された半導体膜および絶縁膜を水蒸気でアニールする
水蒸気アニール工程と、を備えるようにすることもでき
る。なお、前記冷却後に、基板１０上の錫等の膜を酸系
エッチング液で除去する。

【０１１２】さらに、基板１０上或いは生成した薄膜上
に、シリコンを含み、錫、ゲルマニウム、鉛のいずれか
一つ以上を含有する低融点金属溶融液を塗布し又は浸漬
し、或いはシリコンを含み、錫、ゲルマニウム、鉛のい
ずれか一つ以上を含有する低融点金属膜を形成し、塗布
の場合は所定時間保持後に冷却し、浸漬の場合は引き上
げ冷却し、低融点金属膜を形成した場合には、加熱溶融
後所定時間保持後に冷却し、前記基板上に少なくとも
錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半
導体膜を析出形成することを含む半導体膜形成工程と、
絶縁膜を形成することを含む絶縁膜形成工程と、前記形
成された半導体膜および絶縁膜にレーザーを照射し、前
記形成された半導体膜をレーザーでアニールするレーザ
ーアニール工程と、該レーザーアニール工程の後工程で
あって、水蒸気でアニールを行う水蒸気アニール工程
と、を備えるようにすることもできる。なお、前記冷却
後に、基板１０上の錫等の膜を酸系エッチング液で除去
する。

【０１１３】また、前記シリコン合金溶融液の液相成長
法は、ポリシリコン、又はアモルファスシリコン膜に、
錫又はその合金（錫／鉛系半田を含む）を蒸着或いはス
パッタリング法で被着させて膜を形成し、該被着させた
膜を熱処理でシリコン合金溶融液を形成した後、冷却
し、ポリシリコン膜中に錫又は鉛の一部をドープさせる
ように構成することもできる。

【０１１４】以上のようにして形成したシリコン合金溶
融液の液相成長法のポリシリコン膜は、錫、ゲルマニウ
ム、鉛のいずれか一つ以上が、シリコン合金に占める組
成比、溶融液温度、冷却方法と冷却速度、添加するN又
はP型不純物濃度により、広範囲のN又はP型不純物濃度
の錫、ゲルマニウム、鉛のいずれか一つ以上含有ポリシ
リコン膜が容易に形成されるので、高移動度でVth調整
が容易で低抵抗での高速動作が可能となる。

【０１１５】本発明では、半導体膜形成工程または半導
体膜および絶縁膜形成工程で形成された直後の半導体膜
が、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜となるようにする。ま
た、レーザーアニール工程，水蒸気アニール工程でアニ
ールされた後の半導体膜も、少なくともキャリアチャン
ネル領域における酸素，炭素，窒素のそれぞれの濃度が
１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
０１原子％／ｃｍ ^３以上となるようにする。

【０１１６】また、本発明に係る薄膜半導体装置の製造
方法は、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用して
トップゲート型ＴＦＴを製造する方法である。真空容器
１に少なくとも原料ガスを供給して、真空容器１中で、
基板１０上に、保護膜と、少なくとも錫，ゲルマニウ
ム，鉛のいずれか一つ以上を含有する半導体膜と、ゲー
ト絶縁膜と、を連続成膜する。その後、この半導体膜を
レーザーアニール処理して多結晶半導体膜とし、次い
で、ソース／トップゲート／ドレイン電極を形成する。

【０１１７】また、本発明に係る薄膜半導体装置の製造
方法は、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用して
ボトムゲート型ＴＦＴを製造する方法である。基板１０
上にボトムゲート電極を形成し、真空容器１に少なくと
も原料ガスを供給して、真空容器１中で、ボトムゲート
電極上に保護膜と、ボトムゲート絶縁膜と、少なくとも
錫，ゲルマニウム，鉛のいずれか一つ以上を含有する半
導体膜と、保護膜とを連続成膜し、その後で、前記半導
体膜をレーザーアニール処理して多結晶半導体膜とし、
次いで、ソース／ドレイン電極を形成する。

【０１１８】また、本発明に係る薄膜半導体装置の製造
方法は、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用して
デュアルゲート型ＴＦＴを製造する方法である。基板１
０上にボトムゲート電極を形成し、真空容器１に少なく
とも原料ガスを供給して、真空容器１中で、ボトムゲー
ト電極上に保護膜と、ボトムゲート絶縁膜と、少なくと
も錫，ゲルマニウム，鉛のいずれか一つ以上を含有する
半導体膜と、トップゲート絶縁膜とを連続成膜し、その
後、前記半導体膜をレーザーアニール処理して多結晶半
導体膜とし、次いで、ソース／トップゲート／ドレイン
電極を形成する。

【０１１９】このとき、水素ガスとモノシランガスとア
ンモニアガスとからなる原料ガスを前記真空容器内に供
給して窒化シリコン膜を形成することができる。また、
水素ガスとモノシランガスとヘリウム希釈の酸素ガスと
からなる原料ガスを前記真空容器内に供給して酸化シリ
コン膜を形成することができる。さらに、水素ガスと、
モノシランガスと、錫、ゲルマニウム、鉛のいずれか一
つ以上と、からなる原料ガスを前記真空容器内に供給し
て、錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
るアモルファスシリコン膜または微結晶シリコン膜また
はポリシリコン膜を形成することができる。このとき、
前記モノシランガスに、リンまたは砒素またはアンチモ
ンを混入してＮ型不純物キャリア濃度のアモルファスシ
リコン膜または微結晶シリコン膜またはポリシリコン膜
を形成するとよい。また、前記モノシランガスまたは前
記シランガスに、ボロンを混入してＰ型不純物キャリア
濃度のアモルファスシリコン膜または微結晶シリコン膜
またはポリシリコン膜を形成するとよい。このとき、例
えば、前記錫の原料ガスは、ＳｎＣｌ_４，ＳｎＨ_４，
（ＣＨ_３） _４Ｓｎを含む有機錫化合物とすると好適であ
る。さらに、錫は、１×１０^１５ａｔｏｍｓ／ｃｍ^３以
上、好ましくは、１×１０^１８ａｔｏｍｓ／ｃｍ^３〜１
×１０^２０ａｔｏｍｓ／ｃｍ^３添加或いはドープしたも
のとするとよい。

【０１２０】上記薄膜半導体装置の製造方法では、半導
体膜及び絶縁膜を形成した後にレーザーアニール処理し
ているが、その後で電極形成し、その後に水蒸気アニー
ル処理および電極のプラズマクリーニング及びスパッタ
クリーニングを行うようにすることもできる。また、レ
ーザーアニール処理を行わずに、電極形成後に水蒸気ア
ニール処理および電極のプラズマクリーニング及びスパ
ッタクリーニングを行うようにすることもできる。

【０１２１】本発明に係る薄膜形成方法及び薄膜半導体
装置の製造方法によれば、シリコン半導体装置、シリコ
ン半導体集積回路装置、シリコン−ゲルマニウム半導体
装置、シリコン−ゲルマニウム半導体集積回路装置、化
合物半導体装置、化合物半導体集積回路装置、炭化ケイ
素半導体装置、炭化ケイ素半導体集積回路装置、液晶表
示装置、有機／無機エレクトロルミネセンス表示装置、
フィールドエミッションディスプレイ装置、プラズマデ
ィスプレイパネル（ＰＤＰ）装置、発光ポリマー表示装
置、発光ダイオード表示装置、ＣＣＤエリア／リニアセ
ンサ装置、ＭＯＳセンサ装置、高誘電率膜および強誘電
体メモリー装置、太陽電池等を製造することができる。

【０１２２】トップゲート型のみならず、ボトムゲート
及びデュアルゲート型TFTでも高い電子／正孔移動度の
錫あるいは鉛、ゲルマニウム含有ポリシリコン膜または
単結晶シリコン膜が得られる為に、この高性能のポリシ
リコン膜半導体または単結晶シリコン膜半導体を使用し
た高速・高電流密度の半導体装置、電気光学装置、更に
高効率の太陽電池装置等の製造が可能となる。本発明に
おける他の詳細な事項、作用・効果等は、次述する実施
例においてより明確になるであろう。

【０１２３】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。なお、以下に説明する部材，配置等は本発明を
限定するものでなく、本発明の趣旨の範囲内で種々改変
することができるものである。

【０１２４】図１は、本発明で用いる薄膜形成装置Ｓの
一実施例を示す概略図である。図１に示す薄膜形成装置
Ｓは、シングルチャンバによる触媒ＣＶＤ装置であり、
表面に半導体膜を作成する基板１０が配置される、真空
容器としての成膜装置１と、成膜装置１内の所定位置に
基板１０を配置するためのサセプタ２と、反応性ガスで
ある所定の成膜用ガスを成膜装置１内に導入する成膜用
ガス導入系３と、所定位置に配置された基板１０の表面
に臨む成膜装置１内の位置に設けられた熱触媒体５と、
熱触媒体５を所定温度に加熱する加熱手段５ａとを備え
ている。なお、本発明で用いる薄膜形成装置Ｓは、チャ
ンバ内に１つの基板が配設されるシングルウエハ方式、
バッチ方式、シングルウエハ方式とバッチ方式との組合
せ方式、連続方式のいずれのタイプの薄膜形成装置とし
てもよい。

【０１２５】本例の成膜装置１は、排気系１ａを備えた
気密な中空容器から構成されており、その形状は問わな
い。本例の排気系１ａは、成膜装置１の排気用導管によ
り図示しないターボ分子ポンプ等に連結されている。こ
の排気系１ａによって、成膜装置１内を１０^−６Ｐａ程
度の圧力まで下げるように構成される。

【０１２６】本例のサセプタ２は、成膜装置１の下部位
置に配設されており、上面２ａが平面に形成され、この
上面２ａに基板１０を載置するよう構成されている。サ
セプタ２には、基板１０を所定温度に加熱するためのヒ
ータ２ｂが内蔵されている。

【０１２７】本例のガス導入系３は、真空容器としての
成膜装置１内にキャリアガスおよび原料ガスを導入する
ために用いられるものであり、成膜に必要な所定のガス
を成膜装置１内に導く図示しない配管と、配管に設けた
バルブ及び流量調整器とを備えている。

【０１２８】図１に示すように、サセプタ２に対向した
成膜装置１内の位置には、円盤状のガスシャワーヘッド
３ａが配設されている。ガスシャワーヘッド３ａは、内
部が中空であり、前面に多数のガス吹き出し孔を多数有
している。そして、ガスを導入する配管の先端はガスシ
ャワーヘッド３ａに接続され、ガス吹き出し孔から基板
１０に向けてガスを吹き出させるように構成されてい
る。

【０１２９】基板１０上に成膜を施すための原料ガス
は、ガス導入系３によって導入され、熱触媒体５の近傍
を通過して基板１０に到達するようになっている。この
際、所定温度に加熱された熱触媒体５の触媒作用および
熱分解作用により、原料ガスに分解等の反応が生じて成
膜が行われる。

【０１３０】本例の薄膜形成装置Ｓは、シングルチャン
バによる触媒ＣＶＤ装置であり、成膜装置１内には、熱
触媒体５が配設されている。この熱触媒体５は、成膜用
ガスに分解等の反応を生じさせて成膜を行うために使用
されるものである。本例の熱触媒体５は、例えば、図１
で示すように、直径０．５ｍｍ程度のワイヤーをコイル
状にして構成されている。本例のワイヤーの素材として
は、タングステンやパラジウム、白金、タンタル或いは
モリブデンが用いられる。

【０１３１】また、本例の熱触媒体５は、成膜装置１の
外部で加熱手段５ａと接続されている。本例における加
熱手段５ａは、熱触媒体５を通電して加熱する通電加熱
用電源であり、この通電加熱用電源は、直流（ＤＣ）ま
たは交流（ＡＣ）または直流に交流を重畳させた電源に
より構成されている。上記熱触媒体に、直流に低周波交
流（１ＭＨｚ以下）又は高周波交流（１ＭＨｚより大き
く１００ＭＨｚ以下である周波数）を重畳させた電源
（プラズマ給電開始電圧以下）を供給して、バイアス触
媒ＣＶＤとすることも可能である。このような加熱手段
５ａにより、熱触媒体５は、８００℃〜１７００℃（融
点以下）に加熱されるようになっている。

【０１３２】なお、熱触媒体５は、上記のようにコイル
状に形成したものに限らず、網目状、ワイヤーを矩形ジ
グザクにして、複数の平行列を形成した構成、コイル状
のワイヤーを、円形に一周巻回して形成した構成、コイ
ル状の熱触媒体５を二重、或いはそれ以上に巻回した構
成、コイル状のワイヤーを複数列並行に配設した構成等
としても良い。また、熱触媒体５は、成膜装置１内に複
数個配設されていても良い。

【０１３３】本例の薄膜形成装置Ｓによって半導体膜お
よび絶縁膜形成を行うＣＶＤは、触媒ＣＶＤ法（Ｃａｔ
ａｌｙｔｉｃ ＣＶＤ，ＣＡＴ−ＣＶＤ）と呼ばれ、例
えば、特開昭６３−４０３１４号公報などに開示されて
いる。触媒ＣＶＤ法は、熱触媒体による触媒反応または
熱分解反応によって、高エネルギーをもつシリコン原子
又は原子の集団を形成し、絶縁基板上に堆積させるの
で、通常の熱ＣＶＤ法における堆積可能温度より著しく
低い低温の領域でシリコン膜を堆積させることができ
る。

【０１３４】なお、本例では、触媒ＣＶＤ法により半導
体膜および絶縁膜を形成するように構成しているが、こ
れに限定されるものでなく、高密度触媒ＣＶＤ法，すな
わちＥＣＲプラズマＣＶＤ等の高密度プラズマＣＶＤと
触媒ＣＶＤとを組み合わせた方法により、半導体膜およ
び絶縁膜を形成してもよい。また、熱触媒体を備えない
ＣＶＤ装置を用いて半導体膜を形成するプラズマＣＶ
Ｄ、高密度プラズマＣＶＤ、減圧ＣＶＤ、常圧ＣＶＤ、
シリコン合金溶融液式液相成長法、スパッタリング法、
触媒スパッタリング法等により、半導体膜を形成するよ
うに構成しても良い。

【０１３５】ここで、プラズマＣＶＤとは、導入する原
料ガスを高エネルギーのプラズマ状態で励起、分解し、
ラジカルを発生させ、活性な粒子間の反応で薄膜を形成
するＣＶＤであり、原料ガスを、高周波印加する電極の
表面に開いた多数の小孔から、シャワー状に供給するも
のである。このプラズマＣＶＤとしては、プラズマの発
生方法の違いにより、容量結合方式、誘導結合方式など
が適用可能である。

【０１３６】また、高密度プラズマＣＶＤは、プラズマ
ＣＶＤのうち、１０^−３Ｐａレベルの低圧下で高密度の
プラズマ中で原料ガスの活性化を行わせて行うものであ
る。高密度プラズマＣＶＤ装置としては、基本的に本明
細書に記載の装置を用いることができるが、マイクロ波
（２．４５ＧＨｚ程度）を用いるＥＣＲ（Ｅｌｅｃｔｒ
ｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｃｅ）、ＲＦ
（１３．５６ＭＨｚ）を用いるＩＣＰ（Ｉｎｄｕｃｔｉ
ｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ヘリコン
波プラズマ等を使用し、高密度のプラズマをチャンバ内
で発生させる。このため、高真空が要求されるので真空
ポンプにターボ分子ポンプを使用し、基板側から高いバ
イアス電圧を印加し、この冷却のために静電チャックと
冷却手段（例えばＨｅ）を用いる。なお、高密度触媒Ｃ
ＶＤは、本発明に適用できるものであり、上記した高密
度プラズマＣＶＤと触媒ＣＶＤを適宜組み合わせたもの
である。

【０１３７】また、常圧ＣＶＤとは、ＮＰＣＶＤ（Ｎｏ
ｒｍａｌ Ｐｒｅｓｓｕｒｅ ＣＶＤ）とも呼ばれ、真
空装置を用いずに常圧で行うＣＶＤである。高周波また
は赤外線により基板を直接加熱する点に特徴があり、Ｃ
ｏｌｄ Ｗａｌｌ形の容器を用いる。また、減圧ＣＶＤ
とは、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶ
Ｄ）とも呼ばれ、１０〜１０^３Ｐａ程度に減圧して行う
ＣＶＤ法である。基板を抵抗加熱により加熱する点に特
徴があり、Ｈｏｔ Ｗａｌｌ形の容器を用いる。常圧Ｃ
ＶＤ、減圧ＣＶＤは、基板を数百℃以上の高温に加熱し
て薄膜を形成する点で、プラズマＣＶＤ、触媒ＣＶＤ等
と異なる。

【０１３８】また、スパッタリングとは、ターゲットを
用いて基板上に薄膜を形成する方法であり、真空容器内
に導入した不活性ガスがプラズマ放電によってイオン化
し、そのイオンがターゲットに衝突することにより、タ
ーゲットからスパッタされた薄膜原料が、基板表面に堆
積するものである。上記ターゲットは、薄膜原料からな
り、真空容器内に配置される。

【０１３９】触媒スパッタリングとは、真空容器中にお
いて、基板とターゲットとの間に熱触媒体を配置して、
スパッタリングにより基板に薄膜を形成する方法であ
る。触媒スパッタリングでは、スパッタされた薄膜原料
原子，分子の少なくとも一部を、融点未満に加熱された
熱触媒体の触媒反応、熱分解反応による高いエネルギー
付与により活性化，イオン化させて、これらの堆積種
を、少なくとも熱触媒体の輻射熱で加熱された基板上に
堆積させる方法である。

【０１４０】また、水素ガス，または酸素ガス，または
窒素ガス導入してスパッタリングを行い、加熱された熱
触媒体の熱分解反応または触媒反応によって高いエネル
ギーの活性化水素イオンＨ^＊，または活性化酸素イオン
Ｏ^＊，または活性化窒素イオンＮ^＊を発生させ、これら
の活性化イオンにより、ターゲット，基板，成膜された
膜等のクリーニング，成膜中の酸化作用促進，成膜中の
窒化作用促進を図り、高性能，高品質のスパッタリング
膜を形成するものである。

【０１４１】図２は、本発明の薄膜形成方法に用いるこ
とができる触媒スパッタリング装置の一実施例を示す概
略図である。図２に示す薄膜形成装置Ｓは、マルチチャ
ンバによるＤＣ触媒スパッタリング装置であり、表面に
薄膜を作成する基板１０が配置される、真空容器として
の成膜装置１と、成膜装置１内の所定位置に基板１０を
配置するための、サセプタ２と、基板１０とターゲット
４との間にプラズマを発生させるためのＤＣ電極９と、
ＤＣ電極９の下面に固定された薄膜原料からなるターゲ
ット４と、不活性ガスおよび水素ガス，酸素ガス，窒素
ガスを成膜装置１内に導入するスパッタリング用ガス導
入系３と、を備えている。本例のＤＣ電極９は、図２の
成膜装置１の図面上部に配置され、成膜装置１外の接地
されたＤＣ電源９ａに接続される。

【０１４２】ターゲット４は、薄膜材料からなり、ＤＣ
電極９に固定される。本例では、成膜装置１は、マルチ
チャンバとして構成されている。異なる室内で酸化シリ
コン薄膜，錫含有ポリシリコン薄膜，窒化シリコン薄膜
を形成する場合には、酸化シリコン，錫含有シリコン，
窒化シリコンからなるターゲット４が、形成する薄膜に
対応するそれぞれの室内に配置される。

【０１４３】ガス導入系３は、アルゴンガス，水素ガ
ス，酸素ガス，窒素ガス等のガスを成膜装置１の各室内
に導く配管と、配管に設けた不図示のバリアブル・リー
クバルブと、不図示の減圧弁と、各ガスを貯留する不図
示のガスボンベとを備えている。バリアブル・リークバ
ルブにより流量を調整しながら、各ガスを成膜装置１各
室内に導入するように構成される。このように、ガス導
入系３からアルゴンガス，酸素ガス，窒素ガスを導入す
ることにより、ターゲット４としてシリコンターゲット
を用いた場合であっても、導入するガスによって異なる
薄膜を形成することができる。例えば、アルゴンガスを
ベースに酸素ガスを導入した場合には、酸化シリコン膜
を、アルゴンガスをベースに窒素ガスを導入した場合に
は、窒化シリコン膜を形成することができる。

【０１４４】図２に示すように、基板１０とターゲット
との間に、熱触媒体５を配置する。このように構成する
と、成膜装置１内に導入された水素ガス，酸素ガスは、
熱触媒体５との接触分解反応により活性化され、この活
性化水素イオンＨ^＊または活性化酸素イオンＯ^＊によっ
て基板表面の自然酸化膜や水分，汚れを除去するクリー
ニングを行うことができる。また、活性化水素イオンＨ
^＊により、熱触媒体５の酸化を防ぎ、熱触媒体５の劣化
を防止することができる。また、基板ホルダー２や成膜
装置１内壁の酸化劣化を低減でき、また、そこから発塵
するダストの量を低減でき、高品質の成膜が可能とな
る。なお、汎用のスパッタリング法により薄膜を形成す
る場合には、熱触媒体５を配置しなくてもよい。

【０１４５】次に、チャンバＡ乃至チャンバＣを備えた
マルチチャンバからなる薄膜形成装置を用い、触媒スパ
ッタリングによって窒化シリコン膜，酸化シリコン膜，
錫含有ポリシリコン膜，酸化シリコン膜を連続して成膜
する場合のガス導入形態について、図３に沿って説明す
る。この図３には、各薄膜の成膜を行う前後に、基板１
０の表面を活性化水素イオンＨ^＊または活性化酸素イオ
ンＯ^＊でクリーニングする場合が示されている。本例で
は、窒化シリコン膜を成膜装置１内のチャンバＡで、酸
化シリコン膜を成膜装置１内のチャンバＢで、錫含有シ
リコン膜を成膜装置１内のチャンバＣで成膜する。チャ
ンバＡおよびチャンバＢには、シリコンからなるターゲ
ット４を、チャンバＣには、錫含有シリコンからなるタ
ーゲット４を配置する。すなわち、酸化シリコン膜およ
び窒化シリコン膜を形成するときにはターゲット４とし
て、シリコンからなるターゲットを、錫含有ポリシリコ
ン膜を形成するときにはターゲット４として、錫含有シ
リコンからなるターゲットを用いる。熱触媒体５として
は、表面をアルミナコーティングしたタングステンを用
いる。

【０１４６】次に、図３に示すガス導入の手順について
説明する。まず、不図示のゲートバルブを通して成膜装
置１のチャンバＡ内に基板１０を搬入し、サセプタ２に
載置する。この後、成膜装置１内を排気し、サセプタ２
に内蔵されたヒータ２ａを動作させて基板１０を所定温
度，本例では２００〜５５０℃まで加熱する。

【０１４７】そして、ガス導入系３を動作させて、まず
水素ガスをチャンバＡ内に導入する。その後、触媒体５
を所定温度，本例では１６００〜１８００℃に加熱す
る。導入された水素ガスの一部は、熱触媒体５による接
触分解反応により活性化水素イオンＨ^＊となり、基板１
０表面に到達する。この活性化水素イオンＨ^＊は、基板
１０の表面に吸着されているガス、水分等を除去するの
で、基板１０の表面クリーニングが行われる。

【０１４８】上記のように、チャンバＡ内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、アル
ゴンガスおよび窒素ガスをチャンバＡ内に導入する。そ
の後、ＤＣ電源９ａをオンにしてＤＣプラズマを発生さ
せる。

【０１４９】ここで、チャンバＡ内に窒素ガスを導入す
るのは、以下の理由による。すなわち、窒化膜を成膜さ
せる場合に、窒素ガスを導入しなければ、窒素イオン欠
乏により変質し、本来の窒化シリコン膜の特性が出にく
くなるからである。

【０１５０】導入されたアルゴンガス，窒素ガス，水素
ガスは、ＤＣプラズマによりイオン化されてターゲット
４に衝突し、ターゲット４から薄膜原料である窒化シリ
コン分子がスパッタされる。

【０１５１】スパッタされた窒化シリコン分子は、熱触
媒体５の近傍を通過しながら基板１０に到達し、窒化シ
リコン薄膜が基板表面に作成される。ＤＣプラズマと熱
触媒体５により発生した活性化水素イオンＨ^＊が、基板
１０表面に吸着しているガス及び水分等をクリーニング
する。

【０１５２】ターゲット４から飛来する窒化シリコン分
子は、熱触媒体５により高い熱エネルギー及び運動エネ
ルギーが付与されると共に、活性化窒素イオンＮ^＊によ
る窒化作用を受ける。このようにして、絶縁性が高く，
高性能・高品質の窒化シリコン膜が堆積される。

【０１５３】窒化シリコン膜が目標とする膜厚に達した
後、ＤＣ電源９ａをオフにして、ＤＣプラズマを停止
し、アルゴンガスおよび窒素ガスの導入を停止して、チ
ャンバＡ内からアルゴンガスおよび窒素ガスを排出す
る。この後、水素ガスを引き続きチャンバＡ内に導入し
ておく。活性化水素イオンＨ^＊により、薄膜が形成され
た基板表面への水や酸素等の分子付着が除去され、界面
準位を低減させることができる。

【０１５４】その後も、水素ガス導入および熱触媒体５
の加熱は継続し、しばらくの間基板１０表面のクリーニ
ングを行う。その後、水素ガスの導入を停止し、基板１
０をチャンバＢに搬送する。

【０１５５】その後、チャンバＢ内を所定圧力，本例で
は１０^−４〜１０^−６Ｐａまで排気する。そして、ガス
導入系３を動作させて、まず酸素ガスをチャンバＢ内に
導入する。導入された酸素ガスの一部は、熱触媒体５に
よる接触分解反応により活性化酸素イオンＯ^＊となり、
基板１０表面に到達する。この活性化酸素イオンＯ^＊に
より、基板１０の表面に吸着されているガス、水分等が
除去され、基板１０の表面クリーニングが行われる。

【０１５６】上記のように、チャンバＢ内に酸素ガスが
供給されている状態で、ガス導入系３を動作させ、アル
ゴンガスをチャンバＢ内に導入する。ＤＣ電源９ａをオ
ンにしてＤＣプラズマを発生させた後、導入されたアル
ゴンガスおよび酸素ガスは、ＤＣプラズマによりイオン
化されて、ターゲット４に衝突し、ターゲット４から薄
膜原料である酸化シリコン分子がスパッタされる。スパ
ッタされた酸化シリコン分子は、熱触媒体５の近傍を通
過しながら基板１０に到達し、酸化シリコン薄膜が基板
表面に作成される。

【０１５７】ＤＣプラズマと熱触媒体５により発生した
活性化酸素イオンＯ^＊が、基板１０表面に吸着している
ガス及び水分等をクリーニングする。ターゲット４から
飛来する酸化シリコン分子は、熱触媒体５により高い熱
エネルギー及び運動エネルギーが付与されると共に、活
性化酸素イオンＯ^＊による酸化作用を受ける。このよう
にして、絶縁性が高く，高性能・高品質の酸化シリコン
膜が堆積される。

【０１５８】酸化シリコン膜が目標とする膜厚に達した
後、ＤＣ電源９ａをオフにして、ＤＣプラズマを停止さ
せる。アルゴンガスの導入を停止して、チャンバＢ内か
らアルゴンガスを排出する。その後も、酸素ガス導入お
よび熱触媒体５の加熱は継続する。酸素ガスを導入して
熱触媒体５を加熱することにより、活性化酸素イオンＯ
^＊が発生し、この活性化酸素イオンＯ^＊により、薄膜が
形成された基板表面の水や酸素等の分子付着が除去さ
れ、界面準位を低減させることができる。また、形成さ
れた薄膜の酸化が促進される。薄膜表面のクリーニング
および薄膜の酸化を充分行った後、酸素ガスの導入を停
止し、基板１０をチャンバＣに搬送する。その後、排気
系１ａを動作させてチャンバＣ内を所定圧力，本例では
１０^−４〜１０^−５Ｐａまで排気する。

【０１５９】そして、ガス導入系３を動作させて、まず
水素ガスをチャンバＣ内に導入する。導入された水素ガ
スの一部は、熱触媒体５による接触分解反応により活性
化水素イオンＨ^＊となり、基板１０表面に到達する。こ
の活性化水素イオンＨ^＊は、基板１０の表面に吸着され
ているガス、水分等を除去するので、基板１０の表面ク
リーニングが行われる。

【０１６０】上記のように、チャンバＣ内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、アル
ゴンガスをチャンバＣ内に導入する。ＤＣ電源９ａをオ
ンにしてＤＣプラズマを発生させた後、導入されたアル
ゴンガスおよび水素ガスは、ＤＣプラズマによりイオン
化されて、ターゲット４に衝突し、ターゲット４から薄
膜原料である錫及びシリコン原子がスパッタされる。ス
パッタされた錫およびシリコン原子は、熱触媒体５の触
媒作用を受けて基板１０に到達し、例えば１×１０^１５
ａｔｏｍｓ／ｃｍ^３以上、好ましくは１×１０^１８〜１
×１０^２０ａｔｏｍｓ／ｃｍ^３の錫含有ポリシリコン薄
膜が基板表面に作成される。錫含有ポリシリコン膜が目
標とする膜厚に達した後、ＤＣ電源９ａをオフにして、
アルゴンガスの導入を停止して、チャンバＣ内からアル
ゴンガスを排出する。

【０１６１】この後、水素ガスを引き続きチャンバＣ内
に導入しておく。活性化水素イオンＨ^＊により、薄膜が
形成された基板表面の水や酸素等の分子付着が除去さ
れ、界面準位を低減させることができる。

【０１６２】その後も、水素ガス導入および熱触媒体５
の加熱は継続し、しばらくの間基板１０表面のクリーニ
ングを行う。なお、熱触媒体５として、金属が表面に裸
出した熱触媒体を用いる場合には、熱触媒体５が所定温
度に低下するまで水素ガスを流すことにより、熱触媒体
５の表面の酸化劣化が防止される。その後、水素ガスの
導入を停止し、基板１０をチャンバＢに搬送する。

【０１６３】その後、上記酸化シリコン膜の成膜と同様
の手順により再び酸化シリコン膜を成膜する。基板１０
上に所定膜厚の酸化シリコン薄膜が形成された後、充分
にチャンバＢ内を排気し、チャンバＢ内の圧力を１０
^−４〜１０^−５Ｐａ程度とする。その後、基板１０を、
チャンバＢから基板取り出しのためのロード・ロック室
に搬送し、窒素ガスでリークした後、成膜装置１の真空
を破り、基板１０を取り出す。

【０１６４】本発明の特徴の一つは、ＣＶＤにより半導
体膜を形成する場合に、原料ガスに少なくとも錫、ゲル
マニウム、鉛のいずれか一つ以上を混入あるいは同時に
導入して、少なくとも錫、ゲルマニウム、鉛のいずれか
一つ以上を含有する半導体膜を形成する点に存在する。
つまり、原料ガスとしてのモノシランまたはジシランま
たはトリシランと錫またはゲルマニウムまたは鉛元素含
有ガスの例として、水素化錫（ＳｎＨ_４）または錫の有
機化合物である（ＣＨ_３）_４Ｓｎ等の含有ガスを導入
し、炭素を除く他の四族元素を含有ポリシリコン膜を形
成する。

【０１６５】本発明の特徴の一つは、触媒ＣＶＤ用の熱
触媒体５を利用して成膜を行う他、チャンバ内に水素系
キャリアガスを導入して、界面欠陥低減のための表面処
理を行う点にも存する。この点を、以下に詳説する。上
述した触媒ＣＶＤ法において、導入するガスの種類を変
えてやると、基板の表面を改質したりクリーニングした
りする表面処理を行うことができる。このように、基板
表面を処理した後に成膜を行うと、界面欠陥の極めて少
ない良質な成膜を行うことが可能となる。

【０１６６】本例では、基板１０の表面に改質及びクリ
ーニングを施すために、ガス導入ヘッド３１からキャリ
アガスとしての水素系ガスを導入する。水素系ガスとし
ては、水素ガス或いは水素ガスに不活性ガスであるアル
ゴン，ヘリウム，ネオンを含めたもの等があるが、本実
施態様では水素ガスのみを用いた例で説明する。水素ガ
スは熱触媒体５との接触分解反応および触媒反応により
活性化され、この活性化水素イオンＨ^＊によって基板表
面の自然酸化膜や水分，汚れを除去するクリーニングが
行える。また、活性化水素イオンＨ^＊により、熱触媒体
５の酸化を防ぎ、熱触媒体５の劣化を防止することがで
きる。

【０１６７】本発明の特徴の一つは、触媒ＣＶＤにより
半導体膜，絶縁膜を形成する場合において、上記キャリ
アガス及び原料ガスの導入時間及びタイミングにより、
所望の品質及び速度で成膜を行うことができる点にあ
る。以下、図４乃至図９を参照して、図１の装置におけ
るキャリアガス及び原料ガスの導入方法について説明す
る。なお、図４乃至図９では、一例として、基板上に保
護膜用の窒化シリコン膜及び酸化シリコン膜、少なくと
も錫、ゲルマニウム、鉛のいずれか一つ以上を含有する
ポリシリコン膜、ゲート絶縁膜用の酸化シリコン膜を形
成する場合について説明する。

【０１６８】図４乃至図６に示すガス導入形態は、前提
として、キャリアガスとしての水素ガスを、成膜装置１
内に一定量連続して導入するものである。先ず、図４に
示すガス導入形態について説明する。図４では、各種の
成膜を行う前に、その都度、基板１０の表面をクリーニ
ングする場合が示されており、この場合のキャリアガス
としての水素ガス及び原料ガスの導入形態が示されてい
る。

【０１６９】まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで排気するとともに、サセプタ２に内蔵されたヒー
タ２ａを動作させて基板１０を所定温度まで加熱する。

【０１７０】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスの一部は、熱触媒体５による接触分解
反応および触媒反応により活性化水素イオンＨ^＊とな
り、基板表面に到達して、基板１０の表面クリーニング
を行う。

【０１７１】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、第１の
薄膜として窒化シリコン膜の形成が基板表面に作成され
る。

【０１７２】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスの排出後、所定時間経過した後
に、第２の原料ガスが導入される。このとき、水素ガス
は引き続き成膜装置１内に導入されている。したがっ
て、活性化水素イオンＨ^＊により、第１の半導体膜が形
成された基板表面の水や酸素等の分子付着が除去され、
界面準位を低減させることができる。

【０１７３】上記のように、活性化水素イオンＨ^＊によ
り第１の半導体膜が形成された基板表面がクリーニング
された後で、第２の原料ガス（モノシラン１５ＳＣＣＭ
及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入する。導
入された第２の原料ガスは、熱触媒体５の熱分解反応お
よび触媒反応により堆積種が形成され、基板１０に到達
し、酸化シリコン膜が基板１０表面に作成される。

【０１７４】その後、第２の原料ガスの導入を停止し
て、処理容器１内から第２の原料ガスを排気する。第２
の原料ガスの排気後、常時導入されている水素ガスによ
る活性化水素イオンＨ^＊により酸化シリコン膜が形成さ
れた基板表面がクリーニングされた後で、第３の原料ガ
ス（モノシラン１５ＳＣＣＭ，水素化錫（ＳｎＨ_４）ま
たは錫の有機化合物である（ＣＨ_３）_４Ｓｎ等の含有ガ
ス１５ＳＣＣＭ）を導入する。導入された第３の原料ガ
スは、熱触媒体５の熱分解反応および触媒反応により堆
積種が形成され、基板１０に到達し、触媒ＣＶＤ法によ
って錫含有ポリシリコン膜が基板１０表面に作成され
る。

【０１７５】前記工程と同様に、その後第３の原料ガス
の導入を停止して、成膜装置１内から第３の原料ガスを
排出する。第３の原料ガスの排気後、引き続き導入され
ている水素ガスによる活性化水素イオンＨ^＊により第３
の半導体膜が形成された基板表面がクリーニングされた
後で、第４の原料ガス（モノシラン１５ＳＣＣＭ及びヘ
リウム希釈酸素１〜２ＳＣＣＭ）を導入する。導入され
た第４の原料ガスは、熱触媒体５の熱分解反応および触
媒反応により堆積種が形成され、基板１０に到達し、触
媒ＣＶＤ法によって酸化シリコン膜が基板表面に作成さ
れる。

【０１７６】このように、図４に示すガスの導入方法に
よれば、各種の成膜後、所定時間において活性化水素イ
オンＨ^＊により基板１０の表面をクリーニングするの
で、基板上に高品質の半導体膜を形成することが可能と
なる。また、常に成膜装置１内に水素ガスを導入してい
るので、熱触媒体５の酸化劣化を防止することができ
る。

【０１７７】次に、図５に示すように、最初に基板表面
を所定時間クリーニングし、その後は各種の原料ガスを
連続して導入し、成膜を行う場合について説明する。ま
ず、不図示のゲートバルブを通して成膜装置１内に基板
１０を搬入し、サセプタ２に載置する。次いで、排気系
１ａを動作させて成膜装置１内を所定圧力まで排気する
とともに、サセプタ２に内蔵されたヒータ２ａを動作さ
せて基板１０を所定温度まで加熱する。

【０１７８】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスのうち一部は、熱触媒体５による接触
分解反応および触媒反応により活性化水素イオンＨ^＊と
なり、基板表面に到達して、基板１０の表面クリーニン
グを行う。

【０１７９】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された成
膜用ガスは、熱触媒体５の熱分解反応および触媒反応に
より堆積種が形成され、基板１０に到達し、触媒ＣＶＤ
法によって第１の窒化シリコン膜が基板１０の表面に作
成される。

【０１８０】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスの排出後、間を置かずに、第２の
原料ガス（モノシラン１５ＳＣＣＭ及びヘリウム希釈酸
素１〜２ＳＣＣＭ）が導入される。酸化シリコン膜の形
成と、第２の原料ガスの排気後は、同様に、間を置かず
に第３の原料ガスが導入され、次いで第４の原料ガスが
導入される。このように連続で成膜するため、より速く
各成膜工程に移行し、成膜を行うことができる。なお、
このときも水素ガスは引き続き成膜装置１内に導入され
ている。このため熱触媒体の酸化による劣化を防止する
ことができる。

【０１８１】なお、上記ガス導入方法において、少なく
とも錫含有ポリシリコン膜の成膜前に、活性化水素イオ
ンＨ^＊による表面のクリーニングを行うことにより、確
実に高品質な錫含有ポリシリコン膜を得ることが可能と
なり、好適である。

【０１８２】さらに、図６に示すように、傾斜接合膜を
形成する場合の水素ガス及び原料ガスの導入形態につい
て説明する。まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで排気するとともに、サセプタ２に内蔵されたヒー
タ２ａを動作させて基板１０を所定温度まで加熱する。

【０１８３】そして、ガス導入系３を動作させて、ま
ず、水素ガスを成膜装置１内に導入する。導入された水
素ガスは、熱触媒体５による接触分解反応および触媒反
応により活性化水素イオンＨ^＊となり、基板表面に到達
して、基板１０の表面クリーニングを行う。

【０１８４】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された成
膜用ガスは、熱触媒体５の熱分解反応および触媒反応に
より堆積種が形成され、基板１０に到達し、触媒ＣＶＤ
法によって第１の窒化シリコン膜が基板表面に作成され
る。

【０１８５】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスが完全に排出される前に、第２の
原料ガス（モノシラン１５ＳＣＣＭ及びヘリウム希釈酸
素１〜２ＳＣＣＭ）が導入される。このように、第１の
原料ガスの導入量を徐々に減少させるとともに、第２の
原料ガスの導入量を徐々に増加させることにより、成膜
装置１内には、所定時間、第１の原料ガスと第２の原料
ガスが占有率を変えながら混在することになる。このよ
うにして、第１の薄膜と、第２の薄膜との境界が明確に
分割されていない、いわゆる傾斜接合の膜，例えば、窒
化シリコン（ＳｉＮ）−酸窒化シリコン（ＳｉＯＮ）−
酸化シリコン（ＳｉＯ_２）の膜にすることができる。但
し、ＭＯＳＴＦＴ特性が悪くなるので、ゲート絶縁膜の
酸化シリコン膜と錫含有シリコン膜（ポリシリコン，単
結晶シリコン，アモルファスシリコン，微結晶シリコン
等）は傾斜接合としない。なお、このときも水素ガス
は、引き続き成膜装置１内に導入されている。このため
熱触媒体の酸化による劣化を防止することができる。

【０１８６】上記のように、活性化水素イオンＨ^＊を常
時発生させ、基板１０の表面が常にクリーニングされる
ように構成されているので、酸化シリコン膜と少なくと
も錫、ゲルマニウム、鉛のいずれか一つ以上を含有する
ポリシリコン膜の界面にアモルファスシリコンの遷移層
が形成されず、高品質な半導体膜層を形成することが可
能となる。

【０１８７】また、必要に応じて、成膜する前に活性化
水素イオンＨ^＊で基板１０の表面を常時クリーニングし
て、表面改質処理するので、基板１０の表面の水や酸素
等の分子付着が除去されて界面準位が低減し、それぞれ
の膜間のストレスが低く、高品質の薄膜（窒化シリコン
膜、酸化シリコン膜、錫含有ポリシリコン膜等）とする
ことが可能となる。特に、ゲート絶縁膜と錫含有ポリシ
リコン膜を連続的に成膜する際に、活性化水素イオンＨ
^＊にさらす処理を行なうと、水素アニール効果により、
界面準位密度の低い半導体−絶縁体接合構造の高品質半
導体装置を製造することが可能となる。

【０１８８】次に、図７乃至図９に示すガス導入形態に
ついて説明する。図７乃至図９に示すガス導入形態は、
キャリアガスとしての水素ガスを、途中で停止し、また
は低減させることにより、高速に被膜を形成するもので
ある。先ず、図７に示すガス導入形態について説明す
る。図７では、各種の成膜を行う前に、その都度、基板
１０の表面をクリーニングする場合を示し、この場合の
キャリアガスとしての水素ガス及び原料ガスの導入形態
を示している。

【０１８９】まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで下げるとともに、サセプタ２に内蔵されたヒータ
２ａを動作させて、基板１０を所定温度まで加熱する。

【０１９０】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、一部が熱触媒体５による接触分解
反応および触媒反応により活性化水素イオンＨ^＊とな
り、基板表面に到達して、基板１０の表面クリーニング
を行う。

【０１９１】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、第１の
薄膜として窒化シリコン膜の形成が基板表面において開
始される。

【０１９２】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により、成膜装置１内では第１の原料ガスの割合が高く
なるため、基板１０上で窒化シリコン膜の形成速度が高
速となる。第１の薄膜の形成が終わったら、第１の原料
ガスの導入を停止して、成膜装置１内から第１の原料ガ
スを排出する。

【０１９３】成膜装置１から第１の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、第１の薄膜
が形成された基板１０の表面の水や酸素等の分子付着を
除去し、界面準位を低減させる。水素ガスのみを所定時
間導入した後に、第２の原料ガス（モノシラン１５ＳＣ
ＣＭ及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入す
る。

【０１９４】第２の原料ガスは、熱触媒体５の熱分解反
応および触媒反応により堆積種が形成され、基板１０に
到達し、酸化シリコン膜の形成が基板表面において開始
される。

【０１９５】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第２の原料ガスの割合が高くな
るため、基板１０上で酸化シリコン膜の形成速度が高速
となる。酸化シリコン膜の形成が終わったら、第２の原
料ガスの導入を停止して、成膜装置１内から第２の原料
ガスを排出する。

【０１９６】成膜装置１から第２の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、絶縁膜が形
成された基板１０の表面の水や酸素等の分子付着を除去
し、界面準位を低減させる。水素ガスのみを所定時間導
入した後に、第３の原料ガス（モノシラン１５ＳＣＣ
Ｍ、水素化錫（ＳｎＨ_４）または錫の有機化合物である
（ＣＨ_３）_４Ｓｎ等の含有ガス１５ＳＣＣＭ）を導入す
る。

【０１９７】第３の原料ガスは、熱触媒体５の近傍を通
過しながら基板１０に到達し、第３の少なくとも錫、ゲ
ルマニウム、鉛のいずれか一つ以上を含有する半導体膜
としての錫含有ポリシリコン膜の形成が基板表面におい
て開始される。

【０１９８】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第３の原料ガスの割合が高くな
るため、基板１０上で半導体膜の形成速度が高速とな
る。第３の半導体膜の形成が終わったら、第３の原料ガ
スの導入を停止して、成膜装置１内から第３の原料ガス
を排出する。

【０１９９】成膜装置１から第３の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、第３の薄膜
が形成された基板表面の水や酸素等の分子付着を除去
し、界面準位を低減させる。水素ガスのみを所定時間導
入した後に、第４の原料ガス（モノシラン１５ＳＣＣＭ
及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入する。

【０２００】第４の原料ガスは、熱触媒体５の熱分解反
応および触媒反応により堆積種が形成され、基板１０に
到達し、酸化シリコン膜の形成が基板１０の表面におい
て開始される。

【０２０１】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第４の原料ガスの割合が高くな
るため、基板１０上で酸化シリコン膜の形成速度が高速
となる。第４の薄膜の形成が終わったら、第４の原料ガ
スの導入を停止して、成膜装置１内から第４の原料ガス
を排出する。

【０２０２】このように、図７に示すガスの導入方法に
よれば、各種の成膜後、所定時間において活性化水素イ
オンＨ^＊により基板１０の表面をクリーニングするの
で、基板１０上に高品質の半導体膜および絶縁膜を形成
することが可能となる。また、各薄膜形成工程それぞれ
において、水素ガスの導入を低減または停止し原料ガス
濃度を高くしているので、基板１０への薄膜形成を高速
で行うことができ、作業性を向上させることが可能とな
る。

【０２０３】次に、図８に示すように、最初に基板１０
の表面を所定時間クリーニングし、その後は各種の原料
ガスを連続して導入し、成膜を行う場合について説明す
る。まず、不図示のゲートバルブを通して成膜装置１内
に基板１０を搬入し、サセプタ２に載置する。次いで、
排気系１ａを動作させて成膜装置１内を所定圧力まで下
げるとともに、サセプタ２に内蔵されたヒータ２ａを動
作させて基板１０を所定温度まで加熱する。

【０２０４】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、熱触媒体５による接触分解反応お
よび触媒反応により活性化水素イオンＨ^＊となり、基板
１０の表面に到達して、基板１０の表面クリーニングを
行う。

【０２０５】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、窒化シ
リコン膜の形成が基板表面において開始される。

【０２０６】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第１の原料ガスの割合が高くな
るため、基板１０上で窒化シリコン膜の形成速度が高速
となる。窒化シリコン膜の形成が終わったら、第１の原
料ガスの導入を停止して、成膜装置１内から第１の原料
ガスを排出する。

【０２０７】本例では、第１の原料ガスの排出後、間を
置かずに、水素ガス及び第２の原料ガス（モノシラン１
５ＳＣＣＭ及びヘリウム希釈酸素１〜２ＳＣＣＭ）が導
入される。同様に第２の原料ガスの排気後は、間を置か
ずに第３の原料ガス（四族元素の例として、水素化錫
（ＳｎＨ_４）または錫の有機化合物である（ＣＨ_３）_４
Ｓｎ等を含有するモノシランガス１５ＳＣＣＭ）が導入
され、次いで第４の原料ガス（モノシラン１５ＳＣＣＭ
及びヘリウム希釈酸素１〜２ＳＣＣＭ）が導入される。
このように連続で成膜するため、より速く各成膜工程に
移行し、成膜を行うことができる。

【０２０８】なお、上記ガス導入方法において、少なく
ともポリシリコン膜の成膜前に、活性化水素イオンＨ^＊
による表面クリーニングを行うことにより、確実に高品
質なポリシリコン膜を得ることが可能となり、好適であ
る。

【０２０９】さらに、図９に示すように、傾斜接合膜を
形成する場合の水素ガス及び原料ガスの導入形態につい
て説明する。まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで下げるとともに、サセプタ２に内蔵されたヒータ
２ａを動作させて基板１０を所定温度まで加熱する。

【０２１０】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、熱触媒体５による接触分解反応に
より活性化水素イオンＨ^＊となり、基板１０の表面に到
達して、基板１０の表面クリーニングを行う。

【０２１１】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、第１の
薄膜として窒化シリコン膜の形成が基板１０の表面にお
いて開始される。

【０２１２】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第１の原料ガスの割合が高くな
るため、基板１０上で薄膜の形成速度が高速となる。窒
化シリコン膜の形成が終わったら、第１の原料ガスの導
入を停止して、成膜装置１内から第１の原料ガスを排出
する。

【０２１３】本例では、第１の原料ガスが完全に排出さ
れる前に、第２の原料ガス（モノシラン１５ＳＣＣＭ及
びヘリウム希釈酸素１〜２ＳＣＣＭ）が導入される。こ
のように、第１の原料ガスの導入量を徐々に減少させる
とともに、第２の原料ガスの導入量を徐々に増加させる
ことにより、成膜装置１内には、所定時間、第１の原料
ガスと第２の原料ガスが占有率を変えながら混在するこ
とになる。このようにして、窒化シリコン膜と、酸化シ
リコン膜との境界が明確に分割されていない、いわゆる
傾斜接合の絶縁膜，例えば、窒化シリコン（ＳｉＮ）−
酸窒化シリコン（ＳｉＯＮ）−酸化シリコン（Ｓｉ
Ｏ_２）膜にすることができる。次に、第３の原料ガス
（錫、ゲルマニウム、鉛のいずれか一つ以上の例とし
て、水素化錫（ＳｎＨ_４）または錫の有機化合物である
（ＣＨ_３）_４Ｓｎ等の含有ガス１５ＳＣＣＭ）、第２の
原料ガスと同じ第４の原料ガス（モノシラン１５ＳＣＣ
Ｍ及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入し、連
続膜を成膜する。絶縁膜を傾斜接合により積層すること
により、膜間のストレスを低減させることができ、さら
に、半導体膜を連続成膜することにより、より高品質な
半導体−絶縁体接合構造の半導体装置を製造することが
可能となる。

【０２１４】なお、上記ガス導入方法において、少なく
とも錫含有ポリシリコン膜の成膜前に、活性化水素イオ
ンＨ^＊による表面のクリーニングを行うことにより、確
実に高品質な錫含有ポリシリコン膜を得ることが可能と
なり、好適である。

【０２１５】上記のように、基板１０に絶縁膜または半
導体膜を形成するときに、少なくとも成膜前に活性化水
素イオンＨ^＊でクリーニングさせ、原料ガスを供給して
成膜を開始し、所定膜厚後に水素キャリアガスを低減、
またはカットして、絶縁膜または半導体膜を高速で成膜
するので、生産性が高く、コストダウンを実現すること
が可能となる。

【０２１６】また、成膜する前に活性化水素イオンＨ^＊
で基板１０の表面を常時クリーニングして、表面改質処
理するので、基板表面の水や酸素等の分子付着が除去さ
れて界面準位が低減し、それぞれの膜間のストレスが低
く、高品質の成膜（窒化シリコン膜、酸化シリコン膜、
酸窒化シリコン膜、少なくとも錫、ゲルマニウム、鉛の
いずれか一つ以上を含有するポリシリコン膜等）とする
ことが可能となる。特に、ゲート絶縁膜と少なくとも
錫、ゲルマニウム、鉛のいずれか一つ以上を含有するポ
リシリコン膜を連続的に成膜する際に、活性化水素イオ
ンＨ^＊にさらす処理を行なうと、水素アニール効果によ
り、界面準位密度の低い半導体−絶縁体接合構造の高品
質半導体装置を製造することが可能となる。なお、水素
キャリアガスをカットした場合でもモノシランの触媒分
解反応により高いエネルギーのシリコン原子と同時に活
性化水素イオンＨ^＊が発生しているので、熱触媒体５が
酸化劣化することは少ない。

【０２１７】図１０に、上記ガス導入を可能にするため
の、ガス供給系３の構成を詳細に示す。ガス供給系３で
は、キャリアガスとしての水素ガス、及び各種の原料ガ
スの供給源から、手動バルブ３ｃ及び自動バルブ３ｄを
開閉させることにより、状況に応じて、所定のガスを成
膜装置１内に導くように構成されている。

【０２１８】図１０に示すガス供給系３では、複数種の
キャリアガス供給源を有しており、キャリアガスとし
て、各種の水素系ガスから所望のガスを選択できるよう
に構成されている。すなわち、選択されたキャリアガス
の手動バルブ３ｃ或いは自動バルブ３ｄを開放し、マス
フローコントローラー（ＭＦＣ）Ｍを介して成膜装置１
内へ導くものである。なお、本例では三方弁３ｅが配設
されており、選択されたガスを成膜装置１内へ導入する
か、真空排気されるか、が最終的に決定されるように構
成されている。不活性ガス，例えばヘリウム希釈酸素の
ガスは、別系の排気手段から排気されるものとする。

【０２１９】なお、上記成膜の速度を高める技術とし
て、成膜途中で原料ガスの濃度を高める等の技術を利用
した例を示したが、全体のガス圧を高める技術によっ
て、高速成膜することも可能である。

【０２２０】つまり、上記実施例では、１〜２０Ｐａの
範囲で、特に概略１０Ｐａのガス圧が選定されている。
そこで、成膜初期は緻密な成膜（特に少なくとも錫、ゲ
ルマニウム、鉛のいずれか一つ以上を含有するポリシリ
コン成膜時にはアモルファスシリコンの遷移層形成防
止）のために低いガス圧（例えば１Ｐａ前後）としてお
き、途中から高いガス圧（１０〜２０Ｐａ）に変更する
ことによって高速成膜することが可能となる。

【０２２１】このとき、各原料ガスの混合比率は一定に
してもよいし、又は任意に変更することができる。例え
ば、ポリシリコンの場合を例にすると、初期にはガス圧
を１Ｐａ前後とし、モノシラン（１〜２ＳＣＣＭ）、水
素ガス（１５〜２０ＳＣＣＭ）としておき、途中からガ
ス圧１０Ｐａ以上とし、モノシラン（１５〜２０ＳＣＣ
Ｍ）、水素ガス（５０〜１００ＳＣＣＭ）とする、とい
うような構成にすることで、高速成膜することが可能と
なる。

【０２２２】さらに、本発明の特徴の一つはシリコン合
金溶融液の液相成長法によって、少なくとも錫、ゲルマ
ニウム、鉛のいずれか一つ以上を含有するポリシリコン
膜を形成する点にもある。その例の一つとして、シリコ
ンを含み、錫、ゲルマニウム、鉛のいずれか一つ以上、
例えば、錫等を含有する低融点金属溶融液を塗布し、そ
の後冷却して析出させる技術である。つまり、低歪点の
ガラス基板にシリコンを含み、錫、ゲルマニウム、鉛の
いずれか一つ以上、例えば、錫等を含有する低融点金属
溶融液を塗布する。このとき、シリコンの含有量は０．
０３〜０．０００５重量％、好ましくは０．０１４〜
０．００３５重量％とし、シリコンを含む錫等の低融点
金属溶融液の温度は４００℃〜６５０℃の範囲としてい
る。塗布後、１０秒〜３０分、好ましくは５〜１０分保
持し、その後冷却する。以上のようにして、基板上に
錫、ゲルマニウム、鉛のいずれか一つ以上を含むポリシ
リコン層を析出形成することが可能となる。その他、シ
リコンを含む錫等の低融点金属溶融液に浸漬し、引き上
げ冷却させるたり、シリコンを含む錫等の低融点金属膜
を加熱溶融し、冷却させたり、ポリシリコン膜の上に錫
等の低融点金属膜を形成し、加熱溶融及び冷却させた
り、錫等の低融点金属膜の上にポリシリコン膜を形成
し、加熱溶融及び冷却させたりすることにより、シリコ
ン合金溶融液の液相成長法によって、基板上に錫、ゲル
マニウム、鉛のいずれか一つ以上を含有するポリシリコ
ン層を析出形成することができる。

【０２２３】そして、本発明の最大の特徴の一つは、連
続成膜または高速成膜した半導体膜、例えばゲート絶縁
膜および半導体膜をレーザーアニール処理する点にあ
る。本例のレーザーアニール処理では、結晶化しようと
する錫含有アモルファスシリコン薄膜または錫含有微結
晶シリコン薄膜、錫含有ポリシリコン薄膜に短波長パル
スレーザーを照射したとき、そのレーザー光が錫含有ア
モルファスシリコン薄膜または錫含有微結晶シリコン薄
膜、錫含有ポリシリコン薄膜の極表面のみで吸収され、
その後熱伝導によって半導体膜の内部が溶けて再結晶化
し、或はアニールされて結晶粒が大きくなることを利用
するものである。

【０２２４】例えばアモルファスシリコン薄膜としてａ
−Ｓｉ：Ｈ膜を用いこれに波長３０８ｎｍのＸｅＣｌエ
キシマレーザー光を照射した場合、この波長に対する吸
収係数は１０^６ｃｍ^−１に達するので、極表面（１００
Å程度）で吸収され熱に変換される。この熱は直ちに熱
伝導によって半導体膜内部に伝わる。この様に膜の表面
又は内部が瞬間的に高温になるためにａ−Ｓｉ：Ｈ膜は
結晶化され、ポリシリコン膜が形成され、その特性は著
しく変化する。例えば膜の移動度が著しく増大し、また
光伝導度が低減する。またイオン注入された膜はその不
純物が活性化される。

【０２２５】本例で用いる短波長パルスレーザー光とし
ては、そのレーザー波長が１００〜４００ｎｍ、実用範
囲は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以
下のもの、具体的には１０〜５０ｎｓｅｃ就中２０ｎｓ
ｅｃのものを用いる。また、パルスのピーク強度は、１
０^６Ｗ／ｃｍ^２以上〜１０^８Ｗ／ｃｍ^２以下とし、フル
ーエンス（１回のパルスのエネルギー）は１Ｊ／ｃｍ^２
以下、好ましくは５０〜５００ｍＪ／ｃｍ^２以下、具体
的には、２００〜３００ｍＪ／ｃｍ^２とする。なお、本
例ではエキシマレーザーアニール処理（ＥＬＡ）する
が、これに限定されるものではなく、アルゴンレーザー
アニール処理（ＡＬＡ）してもよい。

【０２２６】また、本例では、レーザービーム形状とし
て、ラインビーム（例えば、２７５×０．３〜０．４ｍ
ｍ^２）のものを用いる。なお、エリアビーム（例えば、
１００×１００ｍｍ^２）のレーザービーム形状のものを
使用してもよい。このように、触媒ＣＶＤ法等により、
連続成膜または高速成膜したゲート絶縁膜および半導体
膜をレーザーアニール処理することにより、基板１０全
体を高温にすることなく低温（室温）にてアモルファス
シリコン薄膜または微結晶シリコンまたはポリシリコン
膜の大粒径ポリシリコン結晶化、キャリア不純物の活性
化等が行え性能の向上が図れる。また半導体装置の製造
が容易となる。

【０２２７】なお、レーザーアニール処理は、基板１０
上にゲート絶縁膜および半導体膜を触媒ＣＶＤ等の成膜
装置内で成膜した後、レーザーアニール装置に基板１０
を導入して行う。レーザーアニール処理は、真空、また
は窒素ガスまたはいわゆるフォーミングガス，すなわち
窒素ガスと水素ガスの混合ガスを導入したレーザーアニ
ール装置中で行う。

【０２２８】触媒ＣＶＤにより成膜すると、アモルファ
スシリコン膜には、通常１〜３％の水素が含まれる。こ
の程度の量の水素を含む膜は、脱水素化処理をせずに、
そのままレーザーアニール処理を行う。このように、触
媒ＣＶＤにより成膜されたアモルファスシリコン膜に
は、水素を１〜３％程度しか含有されないため、このア
モルファスシリコン膜とゲート絶縁膜用の酸化シリコン
膜が積層している膜に直接レーザーアニール処理して
も、水素の突沸が発生しない。したがって、レーザーア
ニールによるポリシリコン結晶化をスムーズに行うこと
ができ、しかも、ポリシリコン膜とゲート絶縁膜の界面
準位の改善を容易に行うことができるので、移動度向上
などの特性向上を容易に図ることができる。なお、触媒
ＣＶＤは、膜の結晶構造を、アモルファスシリコン〜ア
モルファス／微結晶シリコン〜微結晶シリコン〜アモル
ファス／微結晶シリコン混在のポリシリコン等のいずれ
かにもコントロールすることが可能であるという特長が
ある。従って、触媒ＣＶＤにより成膜した場合、結晶成
長のシード（種）を形成しやすいので、エキシマレーザ
ー処理によって、堆積されたシリコンが大粒径化しやす
いという特徴がある。

【０２２９】一方、アモルファスシリコン膜をＲＦ／Ｖ
ＨＦプラズマＣＶＤにより成膜する場合には、約４００
℃１時間程度の加熱で脱水素処理を行なった後に、エキ
シマレーザーアニール処理する。ＲＦ／ＶＨＦプラズマ
ＣＶＤにより成膜すると、アモルファスシリコン膜に
は、通常２０〜３０％の水素が含まれる。したがって、
そのままエキシマレーザー処理すると、急激な加熱およ
びアモルファスシリコン膜の溶融により水素が突沸し、
膜ハガレ、膜クラックが発生しやすいからである。

【０２３０】さらに、本発明の最大の特徴の一つは、基
板１０上に絶縁膜，半導体膜および電極を形成した後
に、絶縁膜と半導体膜との界面または絶縁膜を水蒸気ア
ニール処理する点にもある。この水蒸気アニール処理
は、上記レーザーアニール処理を行った場合，行ってい
ない場合のどちらの場合でも、行うことができる。逆
に、上記レーザーアニールを行い、この水蒸気アニール
処理を行わないように構成しても良い。本発明では、触
媒ＣＶＤ装置等で基板１０上に絶縁膜，半導体膜を形成
した後、ソース／トップゲート／ドレイン電極を形成
し、水蒸気アニールチャンバ３１内に配置する。この水
蒸気アニールチャンバ３１内を、常温〜４００℃、分圧
１×１０^２Ｐａ以上１×１０^６Ｐａ以下の飽和蒸気圧以
下の水蒸気を含む雰囲気とし、１０秒以上２０時間以下
の加熱を行う。

【０２３１】以下、この水蒸気アニール処理を行う装置
および処理方法について、説明する。図１１は、上述の
水蒸気アニール処理を行う装置の一例の構成図を示すも
ので、この場合、水蒸気アニールチャンバ３１内に、基
板１０が配置されるサセプタ３２が配置される。このサ
セプタ３２には、ヒーター３２ｂが設けられ、サセプタ
３２に保持した基板１０を所定の温度に加熱することが
できるようになされている。

【０２３２】この水蒸気アニールチャンバ３１には、排
気系３１ａが設けられ、これが排気手段（図示せず）に
バルブＶ１を介して連結される。また、この水蒸気アニ
ールチャンバ３１にはその内部の圧力を観察する圧力計
３４が設けられる。

【０２３３】一方、水蒸気アニールチャンバ３１の外に
は、水の収容部３５を有する恒温槽３６が設けられ、収
容部３５が、バルブＶ２およびＶ３が設けられた連結管
３７によって連結される。また、キャリアガスが供給さ
れるキャリアガス供給管３７が、バルブＶ４を介して上
述の連結管３７のバルブＶ２およびＶ３との間に連結さ
れると共にバルブＶ５を介して恒温槽３６内の水の収容
部に連結された構成とされる。なお、本例では、連結管
３７からバルブＶ３を介して水蒸気アニールチャンバ３
１内に水蒸気を導入するように構成しているが、当然な
がら、マスフローコントローラーを設置し、このコント
ローラーを介してガス供給系３３から水蒸気アニールチ
ャンバ３１内へ導入するように構成することができる。

【０２３４】このようにして、予め高真空度に排気した
水蒸気アニールチャンバ３１に、例えばバルブＶ４およ
びＶ５を閉じた状態で、バルブＶ２およびＶ３を開け、
恒温槽３６によって設定された加熱温度下での飽和蒸気
圧によって設定される蒸気量を、バルブＶ３およびＶ５
の開閉調節によって圧力計３４でモニターしながら、水
蒸気アニールチャンバ３１に真空吸引によって所定量送
り込む。そして、この場合水蒸気アニールチャンバ３１
には、図示しないが、この水蒸気アニールチャンバ３１
全体を加熱する加熱手段を設けておくことによって、こ
の水蒸気アニールチャンバ３１内に送り込まれた水蒸気
が結露することがないように、導入した水蒸気量に対す
る露点以上に水蒸気アニールチャンバ３１全体を加熱し
ておくことが望まれる。

【０２３５】上記水蒸気アニール処理装置を用いて水蒸
気アニール処理を行う方法について説明する。基板１０
上に少なくとも錫、ゲルマニウム、鉛のいずれか一つ以
上を含有する半導体膜，ゲート絶縁膜，電極を形成す
る。その後、基板１０を、図１１で示す水蒸気アニール
チャンバ３１内のサセプタ３２上に配置する。水蒸気ア
ニールチャンバ３１内を高真空度に排気した後、バルブ
Ｖ２およびＶ３，Ｖ５を開け、６．５×１０^３Ｐａの水
蒸気を導入して基板温度２００〜３００℃で、３０〜６
０分の加熱処理すなわち水蒸気アニールを行い、ゲート
絶縁膜の改質，および少なくとも錫、ゲルマニウム、鉛
のいずれか一つ以上を含有する半導体膜とゲート絶縁膜
との界面の改質を行う。

【０２３６】このように、水蒸気アニール処理を行うこ
とにより、低温条件下で効果的に、少なくとも錫、ゲル
マニウム、鉛のいずれか一つ以上を含有する半導体膜と
ゲート絶縁膜との界面の特性が向上し、絶縁膜中の欠陥
が改善され、移動度が向上し、高速動作化が実現され
る。なお、この水蒸気アニールの効果は、少なくとも
錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半
導体膜自体に作用するものではない。

【０２３７】また、水蒸気アニールを行うための水蒸気
導入法は、上述した真空吸引に限られるものではなく、
各種ガスを予め充填した水蒸気アニールチャンバ３１
に、水蒸気を導入することもできる。このように、水蒸
気以外のガスを混入させる場合、水蒸気アニールチャン
バ３１内の熱伝導が向上し、温度分布のばらつきが小さ
くなるので、折角導入した水蒸気が局所的に温度が低い
部分に結露してアニール効果を低下させる不都合を回避
できる効果がある。

【０２３８】また、水蒸気の供給方法は、図１１で示さ
れるように、収容部３５の水中に各種キャリアガスをく
ぐらせて水分を含んだキャリアガスを水蒸気アニールチ
ャンバ３１内に供給するバブリング方法を採ることもで
きる。

【０２３９】水蒸気アニールは、水蒸気アニールチャン
バ３１を封じた状態で行うこともできるし、キャリアガ
スの気流中で行うこともできる。

【０２４０】さらに、この水蒸気中加熱処理のための水
蒸気アニールチャンバ３１内への水蒸気の導入は、噴霧
器による導入方法とか、超音波振動を与え、これによっ
て発生させるパルスジェット水による噴霧態様を採るこ
とができる。この方法によるときは、水滴粒子が極めて
小さく容易に水蒸気アニールチャンバ３１中でガス化で
きるという利点がある。

【０２４１】また、水蒸気と混合させるガスとして、酸
素、窒素、水素、一酸化窒素、一酸化二窒素等各種のガ
スを用いてもよい。特に、酸素を用いるときは、これ単
独のガス中の加熱処理でも誘電分散の大きい絶縁膜の改
質効果があるのでこれを混合のガスとして用いることに
より、より効果的に改質効果をあげることができる。

【０２４２】この場合、その分圧を１．３×１０^２Ｐａ
以上１．０×１０^５Ｐａ以下とするものである。１．３
×１０^２Ｐａ以上とするのは、酸素による絶縁膜の誘電
分散改善には、１．３×１０^２Ｐａ以上が必要であり、
また、これら窒素等を水蒸気と混合させるのは熱処理容
器内の低い温度分布をもっている部分に結露が生じるこ
とを防ぐ効果も生じるものであるが、１．０×１０^５Ｐ
ａ以下（水蒸気圧と同圧程度以下）ではその効果が小さ
くなることによる。１．０×１０^５Ｐａ以下とするの
は、これを超えると熱処理容器の耐圧を確保する上で装
置の複雑化を来し、大掛かりな装置を必要とし実用的で
はないことによる。また、水蒸気の分圧が１．３×１０
^２Ｐａ以下の領域では圧力を高くすることによりアニー
ルの短時間化を可能とするが、これを越えると、次第に
圧力を高めることの効果は小さくなる。

【０２４３】本発明の水蒸気アニール処理によって改質
される半導体は、シリコンに限られるものではなくゲル
マニウム，ＳｉＧｅ固溶体、あるいはＳｉＧｅ系超格子
等の積層薄膜である場合、更に単結晶，非晶質（アモル
ファス），多結晶等を得る場合に適用して同様の効果を
得ることができる。また絶縁膜は上述のゲート絶縁膜に
限られるものではなく、層間絶縁膜、表面保護絶縁膜、
平坦化絶縁膜等を有する半導体層装置を得る場合に適用
することができる。そして、この絶縁膜は、酸化シリコ
ン膜に限られるものではなく、例えばその成膜時の基板
温度が６００℃以下で形成される酸窒化シリコン膜，窒
化シリコン膜、あるいはこれらや上述の酸化シリコン膜
等の２種以上の積層構造による半導体装置を得る場合に
本発明を適用して同様の効果が得られる。更に、層間絶
縁膜等においてＳＯＧ（ｓｉｌｉｃｏｎ ｏｎ ｇｌａ
ｓｓ）等による絶縁膜を有する半導体装置を得る場合に
おいても適用することができる。すなわち、これら各絶
縁膜においても、膜中の欠陥、水分によっても素子の特
性の安定化が損なわれることがあるが、これら構造によ
る半導体装置を得る場合において、本発明製法を適用し
て特性の安定化がはかられた半導体装置を得ることがで
きる。

【０２４４】ソース，トップゲート，ドレインの各電極
を形成した後に上記水蒸気アニールを行い、基板１０を
プラズマ装置内に搬入する。プラズマ装置内を１０Ｐａ
〜数百Ｐａの圧力とし、基板１０と対向電極との間に高
周波電圧（又は直流電圧）を印加してプラズマ放電を生
じさせ、これによって基板１０表面，特に電極表面をク
リーニングすることができる。この場合のプラズマ発生
電圧は１ｋＶ以上、特に数ｋＶ〜数１０ｋＶ、例えば１
０ｋＶとする。また、導入するガスとしては、アルゴン
ガス，アルゴンと水素の混合ガス，アルゴンと窒素の混
合ガス，アルゴンと水素と窒素との混合ガスを用いる。
このとき、アルゴンに混合する水素，窒素，または水素
および窒素の量は、アルゴンの５〜１０モル比％程度と
する。以下、プラズマによりソース，トップゲート，ド
レインの各電極表面の酸化膜及び水酸化膜を除去するク
リーニングを、「プラズマクリーニング」と称する。

【０２４５】なお、本例では、基板１０をプラズマクリ
ーニングするように構成しているが、スパッタリングに
よりクリーニングするように構成しても良い。スパッタ
クリーニングは、以下のように行う。すなわち、電極形
成後の基板１０について上記水蒸気アニールを行った
後、スパッタリング装置内を０．５〜１．０Ｐａのガス
圧力とし、ガスを導入し、基板１０表面，特に電極表面
をスパッタリングでクリーニングする。導入するガスと
しては、アルゴンガス，アルゴンと水素の混合ガス，ア
ルゴンと窒素の混合ガス，アルゴンと水素と窒素との混
合ガスを用いる。このとき、アルゴンに混合する水素，
窒素，または水素および窒素の量は、アルゴンの５〜１
０モル比％程度とする。

【０２４６】これらのプラズマクリーニングまたはスパ
ッタクリーニングにより、電極形成後の水蒸気を含む雰
囲気内のアニール処理によって薄膜上に形成された酸化
膜又は水酸化膜を除去することができるので、形成され
た電極の外部取り出し（金線ボンディング、無電解Ｎｉ
／Ａｕメッキ＋半田バンプ等）の電気／機械的コンタク
トが改善され、特性、品質及び信頼性等が向上する。

【０２４７】なお、本例では、基板１０上への半導体膜
成膜と、レーザーアニールと、水蒸気アニールと、電極
のプラズマクリーニングまたはスパッタクリーニングと
を、それぞれ異なる容器内で行うように構成している。
ただし、電極形成前に水蒸気アニールを行う場合には、
真空容器を図１２乃至図１４に示すような複数のチャン
バを有する容器として構成し、この容器内の異なる室
で、半導体膜成膜と、レーザーアニールと、水蒸気アニ
ールとを行うようにしてもよい。このように、電極形成
前に水蒸気アニールを行う場合には、電極は水蒸気によ
って腐食されないため、電極のプラズマクリーニングま
たはスパッタクリーニングを行う必要はない。

【０２４８】図１２（ａ）に示す真空容器１は、基板１
０を真空容器１内に導入する出入り口としてのロード・
ロック室４１と、セパレーション室４２と、成膜室４３
と、レーザーアニール室４４と、水蒸気アニール室４５
と、を備える。セパレーション室４２は、真空容器１の
中央に位置し、ロード・ロック室４１，レーザーアニー
ル室４４，水蒸気アニール室４５のそれぞれと隣接して
設けられ、基板１０が各室に導入される際には、一旦こ
のセパレーション室４２を経由するように構成される。

【０２４９】図１２（ａ）に示す真空容器を用いて少な
くとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有
する半導体膜を成膜し、レーザーアニールを行った後絶
縁膜を成膜する場合の手順について説明する。まずセパ
レーション室４２，成膜室４３，レーザーアニール室４
４，水蒸気アニール室４５内を所定圧力になるまで排気
し、各室の間の扉を閉めておく。

【０２５０】ロード・ロック室４１の図面下側の扉を開
き、基板１０をロード・ロック室４１内に導入する。そ
の後、この扉を閉め、ロード・ロック室４１を所定圧力
になるまで排気する。ロード・ロック室４１内が所定圧
力となったら、ロード・ロック室４１とセパレーション
室４２との間の扉を開け、基板１０をセパレーション室
４２に移送する。

【０２５１】その後、ロード・ロック室４１とセパレー
ション室４２との間の扉を閉め、セパレーション室４２
と成膜室４３との間の扉を開け、基板１０を成膜室に移
送してセパレーション室４２と成膜室４３との間の扉を
閉める。成膜室４３で、本発明の触媒ＣＶＤ，プラズマ
ＣＶＤ等により、基板１０上に少なくとも錫、ゲルマニ
ウム、鉛のいずれか一つ以上を含有する半導体膜および
絶縁膜，本例では錫を含有するポリシリコン膜，窒化シ
リコン膜，酸化シリコン膜を成膜する。その後、セパレ
ーション室４２と成膜室４３との間の扉と、セパレーシ
ョン室４２とレーザーアニール室４４との間の扉を開
け、基板１０をレーザーアニール室４４に移送する。

【０２５２】セパレーション室４２とレーザーアニール
室４４との間の扉を閉め、形成された膜をレーザーアニ
ール処理する。レーザーアニール処理が終了したら、再
びセパレーション室４２と成膜室４３との間の扉と、セ
パレーション室４２とレーザーアニール室４４との間の
扉を開け、基板１０を成膜室４３に移送する。

【０２５３】セパレーション室４２と成膜室４３との間
の扉を閉める。成膜室４３で、触媒ＣＶＤ，プラズマＣ
ＶＤ等により、基板１０上に絶縁膜，本例では酸化シリ
コン膜を成膜する。成膜が終了したら、セパレーション
室４２と成膜室４３との間の扉と、セパレーション室４
２と水蒸気アニール室４５との間の扉を開け、基板１０
を水蒸気アニール室４５に移送する。

【０２５４】セパレーション室４２と水蒸気アニール室
４５との間の扉を閉め、形成された膜を水蒸気アニール
処理する。水蒸気アニール処理が終わったら、セパレー
ション室４２と水蒸気アニール室４５との間の扉と，セ
パレーション室４２とロード・ロック室４１との間の扉
とを開け、基板１０をロード・ロック室４１に移送す
る。セパレーション室４２とロード・ロック室４１との
間の扉を閉め、ロード・ロック室４１内を大気圧に戻
す。

【０２５５】ロード・ロック室４１内が大気圧に戻った
ら、ロード・ロック室４１の図面下側の扉を開け、基板
１０を真空容器外に取り出す。図１２（ａ）に示すマル
チチャンバからなる真空容器内で成膜，レーザーアニー
ル処理，水蒸気アニール処理をする場合は、成膜とレー
ザーアニール処理，水蒸気アニール処理とを連続して行
うことができる点が特徴である。

【０２５６】図１２（ａ）に示す真空容器は、触媒ＣＶ
Ｄ，高密度触媒ＣＶＤ，高密度プラズマＣＶＤ，プラズ
マＣＶＤ，減圧ＣＶＤ，常圧ＣＶＤのいずれの方法によ
り半導体膜を成膜する場合でも用いることができる。こ
れらの各ＣＶＤにより、半導体膜および絶縁膜（窒化シ
リコン膜，酸化シリコン膜，酸窒化シリコン膜，少なく
とも錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
るシリコン系膜）を成膜する場合には、形成する薄膜の
種類により、異なる原料ガスを成膜室４３内に供給す
る。

【０２５７】また、スパッタリング，触媒スパッタリン
グにより、これらの半導体膜および絶縁膜を成膜する場
合には、図１２（ｂ）に示す真空容器を用いることがで
きる。この場合には、半導体膜成膜室４６で少なくとも
錫、ゲルマニウム、鉛のいずれか一つ以上を含有するシ
リコン系膜を、絶縁膜成膜室４７で窒化シリコン膜、酸
化シリコン膜、酸窒化シリコン膜を成膜する。

【０２５８】このとき、形成する薄膜に応じて異なるタ
ーゲットを用いる。例えば、酸化シリコン膜、窒化シリ
コン膜、酸窒化シリコン膜を形成するときにはターゲッ
ト４として、シリコンからなるターゲットを、少なくと
も錫、ゲルマニウム、鉛のいずれか一つ以上を含有する
シリコン系膜を形成するときにはターゲット４として、
少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を
含有するシリコンからなるターゲットを用いる。すなわ
ち、図１２（ｂ）の半導体膜成膜室４６には、少なくと
も錫、ゲルマニウム、鉛のいずれか一つ以上を含有する
シリコンからなるターゲット４を配置し、図１２（ｂ）
の絶縁膜成膜室４７には、シリコンからなるターゲット
４を配置する。半導体膜成膜室４６，絶縁膜成膜室４７
内には、スパッタリング時に、形成する薄膜の種類によ
り、アルゴン等の不活性ガスをベースに、水素ガス，ま
たは酸素ガス，または窒素ガス，または酸素ガスと窒素
ガスを適量比率混合したガス，または水素ガスと窒素ガ
スを適量比率混合したガス，またはアルゴン等の不活性
ガスのみを供給する。

【０２５９】なお、水蒸気アニール工程を行わない場合
には、図１３に示す真空容器を用いて、上記図１２
（ａ）に示す真空容器を用いた場合の半導体膜成膜，レ
ーザーアニール処理，絶縁膜成膜と同様に、各ＣＶＤに
よる工程を行うことができる。図１３に示す真空容器
は、ロード・ロック室４１と、セパレーション室４２
と、成膜室４３と、レーザーアニール室４４とを備え、
水蒸気アニール室４５を備えない点を除き、図１２
（ａ）に示す真空容器と同様である。なお、図１３に示
す真空容器は、レーザーアニール室４４の代わりに水蒸
気アニール室４５を設けるようにしてもよい。このよう
に構成した真空容器は、レーザーアニール処理を行わな
い場合に用いることができる。

【０２６０】また、図１４に示す真空容器は、ロード・
ロック室４１と、セパレーション室４２と、半導体膜成
膜室４６と、絶縁膜成膜室４７と、レーザーアニール室
４４とを備える。図１４に示す真空容器を用いた場合に
は、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以
上を含有する半導体膜成膜を半導体膜成膜室４６で行
い、絶縁膜成膜を絶縁膜成膜室４７で行う。これらの点
を除いては、上記図１２に示す真空容器を用いた場合の
少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を
含有する半導体膜成膜，レーザーアニール処理，絶縁膜
成膜と同様の各ＣＶＤによる工程により、半導体膜の成
膜を行うことができる。なお、図１４に示す真空容器
は、レーザーアニール室４４の代わりに水蒸気アニール
室４５を設けるようにしてもよい。また、レーザーアニ
ール室４４と水蒸気アニール室４５との両方を設けるよ
うにしてもよい。

【０２６１】また、図１４に示す真空容器では、スパッ
タリングまたは触媒スパッタリングにより、半導体膜お
よび絶縁膜（窒化シリコン膜，酸化シリコン膜，酸窒化
シリコン膜，少なくとも錫、ゲルマニウム、鉛のいずれ
か一つ以上を含有するシリコン系膜）を成膜することが
できる。この場合には、図１２（ｂ）の装置を用いた場
合と同様に、半導体膜成膜室４６には、少なくとも錫、
ゲルマニウム、鉛のいずれか一つ以上を含有するシリコ
ンからなるターゲット４を配置し、絶縁膜成膜室４７に
は、シリコンからなるターゲット４を配置する。

【０２６２】このようにして、基板１０上に各種の薄膜
が形成される。なお、薄膜の形成は、図１に示す薄膜形
成装置Ｓに限らず、次述する各構成の装置により行われ
るものである。図１５において、薄膜形成装置Ｓの他の
実施例について説明する。本例において、前記実施例と
同様部材には同一符号を付して、その説明を省略する。

【０２６３】図１５は、マルチチャンバを備えたＣＶＤ
薄膜形成装置Ｓの概略図である。本例のマルチチャンバ
からなる薄膜形成装置Ｓは、例えば、３つのチャンバ
（Ａ，Ｂ，Ｃ）とカセットステーションＣＳと、ロボッ
トＲとからなり、各薄膜の形成を、それぞれ別のチャン
バＡ，Ｂ，Ｃ内で行うように構成されている。そして、
各チャンバ（Ａ，Ｂ，Ｃ）内で、サセプタ２と、ガス供
給側との間に、熱触媒体５が配設されている。

【０２６４】図１５に示されるマルチチャンバでは、触
媒ＣＶＤにより、薄膜は次のようにして形成される。こ
こでは一例として、保護膜用の窒化シリコン膜及び酸化
シリコン膜、錫含有のポリシリコン膜、ゲート絶縁膜用
の酸化シリコン膜及び窒化シリコン膜を形成する例につ
いて説明する。先ず、各チャンバ（Ａ，Ｂ，Ｃ）内にお
いて、キャリアガスとしての水素を供給し熱触媒体を所
定の温度（例えば１７００〜１８００℃）に加熱してス
タンバイしておき、例えば、チャンバＡでは、原料ガス
としてモノシランにアンモニアを混合したものを導入
し、基板１０上に所定膜厚の窒化シリコン膜を形成し、
次に基板１０をＢチャンバに移し、原料ガスとしてモノ
シランにヘリウム希釈酸素を混合したものを導入し、基
板１０上に所定膜厚の酸化シリコン膜を形成し、次に基
板１０をＣチャンバに移し、原料ガスとしてモノシラン
および水素化錫（ＳｎＨ_４）または錫の有機化合物であ
る（ＣＨ_３）_４Ｓｎ等を導入し、基板１０上に所定膜厚
の錫含有ポリシリコン膜を形成する。さらにまた基板１
０をＢチャンバに移して、基板１０上に所定膜厚の酸化
シリコン膜を形成し、必要に応じて基板１０をＡチャン
バに移し所定膜厚の窒化シリコン膜を形成する。

【０２６５】なお、図４乃至図６に示すガス導入形態を
採用し、キャリアガスとしての水素ガスを成膜装置１内
に一定量連続して導入する場合で、マルチチャンバを使
用するときは、基板１０を常に活性化水素イオンＨ^＊に
さらしておくために、一方のチャンバから他方のチャン
バへ移動させる間に、基板１０を仮に配設しておくため
の部屋を、別途設けた構成としても良い。

【０２６６】本例では、図１または図１５に示すＣＶＤ
装置以外にも、下記に説明するようなＣＶＤ装置を用い
ることができる。なお、各ＣＶＤ装置は、ホットウォー
ルＬＰＣＶＤ方式を除けば、基本的に、基板はサセプタ
或いはホットプレート上に平置きにされ、反応ガスはそ
れらの表面に均等に接触するように構成されている。

【０２６７】ＣＶＤ装置として、例えば、装置内にサセ
プタ２を略水平に配置し、基板をサセプタの表面に搭載
し、ガスを横方向から供給する横型のＣＶＤ装置を用い
ることができる。ガス流に対する各基板の接触機会を増
やすために、ガスを供給する側が低くなるようにサセプ
タに傾斜をつけることもできる。触媒ＣＶＤを行う場合
には、熱触媒体は、基板の上面を覆うようにサセプタ上
に配設される。

【０２６８】また、ＣＶＤ装置として、水平に配置した
円板状のサセプタを、このサセプタの中心を軸として回
転させ、ガスをサセプタの上方向からサセプタに垂直に
供給する縦型（パンケーキ型）のＣＶＤ装置を用いるこ
ともできる。触媒ＣＶＤを行う場合には、熱触媒体は、
基板の上面に配設される。

【０２６９】また、ＣＶＤ装置として、サセプタとして
のシリンダの外側または内側に基板（本例ではウエハ）
をローディングしたシリンダ型（バレル型、ドラム型）
のＣＶＤ装置を用いることもできる。サセプタとしての
シリンダは、基板を搭載する面が鉛直であり、鉛直方向
を軸として回転可能に構成されている。基板は、鉛直に
なるように、このシリンダに搭載され、反応ガスは、シ
リンダの上方から供給される。触媒ＣＶＤを行う場合に
は、シリンダの上方位置、すなわち反応ガスが導入され
る側の所定位置に、熱触媒体が配設される。

【０２７０】また、ＣＶＤ装置として、断面放射状のサ
セプタを用いた放射型方式のＣＶＤ装置を用いることも
できる。このサセプタは、鉛直の板状体が、断面放射形
状になるよう接合されたような形状からなり、放射形状
の中心を軸として回転可能に構成されている。基板は、
この鉛直の板状体に、鉛直になるように搭載され、反応
ガスは、サセプタの上方から供給される。触媒ＣＶＤを
行う場合には、サセプタの上方位置、すなわち反応ガス
が導入される側の所定位置に、熱触媒体が配設される。

【０２７１】また、ＣＶＤ装置として、炉の中に所定空
間を於いてＣＶＤ装置が配設されるホットウォール型触
媒ＣＶＤ装置を用いることもできる。基板の保持は、治
具によって吊持したり、基板を並べて保持する多段カセ
ット等のサセプタを用いたりするなど、各種の公知の手
段によって行う。触媒ＣＶＤを行う場合には、反応ガス
が導入される側の所定位置に、熱触媒体が配設されてい
る。

【０２７２】上述した触媒ＣＶＤ，高密度触媒ＣＶＤ，
触媒スパッタリング，スパッタリング，高密度プラズマ
ＣＶＤ，プラズマＣＶＤ等の薄膜形成装置によれば、多
結晶シリコン、単結晶シリコン、アモルファスシリコ
ン、微結晶シリコン等の少なくとも錫、ゲルマニウム、
鉛のいずれか一つ以上を含有するシリコン薄膜、シリコ
ンゲルマニウム、炭化ケイ素、化合物半導体（ガリウム
ヒ素、ガリウムリン、ガリウムナイトライド等）の半導
体薄膜、酸化シリコン、不純物（リンシリケートガラス
（ＰＳＧ）、ボロンシリケートガラス（ＢＳＧ）、ボロ
ンリンシリケートガラス（ＢＰＳＧ）等）含有の酸化シ
リコン、窒化シリコン、酸窒化シリコン、酸化モリブデ
ン、酸化チタン、酸化タンタル、酸化アルミニウム、酸
化インジウム等の絶縁体薄膜、高融点金属（タングステ
ン、チタン、タンタル、モリブデン等）、導電性窒化膜
（窒化タングステン、窒化チタン、窒化タンタル、窒化
モリブデン等）、金属薄膜（金属シリサイド、銅、アル
ミニウム等）、合金薄膜（アルミニウム−シリコン又は
アルミニウム−シリコン−銅等）を成膜することができ
る。

【０２７３】そして、上記各種ＣＶＤの薄膜形成装置で
成膜される薄膜と原料ガス（反応ガス）との関係は次の
とおりである。なお、キャリアガスとしては、ヘリウム
ガス、水素ガス、アルゴンガス、水素ガスとヘリウムガ
スとの混合ガス、水素ガスとアルゴンガスとの混合ガス
等が好適に用いられる。

【０２７４】１．Ｓｉの成膜には、ＳｉＨ_４、ＳｉＨＣ
ｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＨ_６を用い
る。

【０２７５】２．ＳｉＯ_２の成膜には、ＳｉＨ_４、Ｓｉ
ＨＣｌ_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ _４、ＳｉＢｒ_４、
ＳｉＩ_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（Ｏ
Ｃ_２Ｈ _５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ
_５Ｈ_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ_２
Ｈ_５）_３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及び
Ｏ_２、ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ_２＋Ｈ_２、Ｈ_２Ｏを
用いる。

【０２７６】３．ＢＰＳＧ、ＢＳＧ，ＰＳＧ、ＡｓＳＧ
の成膜には、上記２の原料ガス（ＳｉＨ_４、ＳｉＨＣｌ
_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＢｒ_４、ＳｉＩ
_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（ＯＣ_２Ｈ
_５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_５Ｈ
_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ
_２Ｈ_５） _３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及びＯ
_２、ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ _２＋Ｈ_２、Ｈ_２Ｏ）
に、ＰＨ_３、Ｂ_２Ｈ_６、ＡｓＨ_３、ＰＯ（ＯＣ
Ｈ_３）_３、Ｂ（ＯＣＨ_３）_３、Ｂ（ＯＣ_３Ｈ_７）_３等の
ガスを混合する。

【０２７７】４．ＳｉＮ_Ｘの成膜には、ＳｉＨ_４、Ｓｉ
Ｈ_６、ＳｉＨＣｌ_３、ＳｉＨＣｌ_２、ＳｉＨ_３Ｃｌ、Ｓ
ｉＣｌ_４、ＳｉＢｒ_４等にＮＨ_３、Ｎ_２Ｈ_４、Ｎ_２を混
合した原料ガスを用いる。なおキャリアガスとしてはＡ
ｒ、Ｈｅ等が好適である。

【０２７８】５．ＳｉＯ_ＸＮ_Ｙの成膜には、上記２、４
と同じ原料ガスを用いる。すなわち、ＳｉＨ_４、ＳｉＨ
Ｃｌ_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＢｒ_４、Ｓ
ｉＩ_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（ＯＣ
_２Ｈ_５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_５
Ｈ_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ_２Ｈ
_５）_３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及びＯ_２、
ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ_２＋Ｈ_２、Ｈ_２Ｏの各原料
ガス、ＳｉＨ_４、ＳｉＨ_６、ＳｉＨＣｌ_３、ＳｉＨＣｌ
_２、ＳｉＨ_３Ｃｌ、ＳｉＣｌ_４、ＳｉＢｒ_４等にＮ
Ｈ_３、Ｎ_２Ｈ_４、Ｎ_２を混合した原料ガスを用いること
ができる。

【０２７９】６．Ａｌの成膜には、ＡｌＣｌ_３、Ａｌ
（ＣＨ_３）_３（ＴＭＡ）、Ａｌ（Ｃ_２Ｈ _５）_３（ＴＥ
Ａ）、Ａｌ（ＯＣ_３Ｈ_７）_３を用いることができる。な
お、還元ガスとしてＨ_２が好適である。

【０２８０】７．Ａｌ_２Ｏ_３−Ｘの成膜には、上記６の
原料ガス（ＡｌＣｌ_３、Ａｌ（ＣＨ_３）_３（ＴＭＡ）、
Ａｌ（Ｃ_２Ｈ_５）_３（ＴＥＡ）、Ａｌ（ＯＣ
_３Ｈ_７）_３）に、ＣＯ_２＋Ｈ_２、Ｏ_２、Ｈ_２Ｏを加えた
原料ガスを用いることができる。

【０２８１】８．Ｉｎ_２Ｏ_３の成膜には、Ｉｎ（Ｃ
Ｈ_３）_３（ＴＭＩ）、Ｉｎ（Ｃ_２Ｈ_５）_３（ＴＥＩ）及
びＯ_２、Ｈ_２Ｏ、ＣＯ_２を加えた原料ガスを用いること
ができる。

【０２８２】９．高融点金属の成膜には、例えばフッ化
物、塩化物、有機化合物で分類すると、フッ化物の成膜
にはＭｏＦ_６、ＷＨ_６の原料ガス、塩化物の成膜にはＭ
ｏＣｌ _５、ＷＣｌ_６、ＴａＣｌ_５、ＴｉＣｌ_４、ＺｒＣ
ｌ_４の原料ガス、有機化合物の成膜にはＴａ（ＯＣ_２Ｈ
_５）_５、（ＰｔＣｌ_２）_２（ＣＯ）_３、Ｗ（ＣＯ）_６、
Ｍｏ（ＣＯ）_６の原料ガスを用いることができる。

【０２８３】１０．シリサイドの成膜には、上記９の原
料ガス｛フッ化物の成膜にはＭｏＦ_６、ＷＨ_６の原料ガ
ス、塩化物の成膜にはＭｏＣｌ_５、ＷＣｌ_６、ＴａＣｌ
_５、ＴｉＣｌ_４、ＺｒＣｌ_４の原料ガス、有機化合物の
成膜にはＴａ（ＯＣ_２Ｈ_５）_５、（ＰｔＣｌ_２）_２（Ｃ
Ｏ）_３、Ｗ（ＣＯ）_６、Ｍｏ（ＣＯ）_６の原料ガス｝に
ＳｉＨ_４、ＳｉＨ_６等のシラン系ガスを混入したものを
原料ガスとして用いる。

【０２８４】１１．ＴｉＮの成膜には、ＴｉＣｌ_４＋Ｎ
_２（＋ＮＨ_３）の原料ガス、ＴｉＯＮの成膜には、Ｔｉ
Ｃｌ_４＋Ｎ_２（＋ＮＨ_３）にＯ_２、Ｎ_２Ｏを加えた原料
ガスを用いることができる。

【０２８５】１２．Ｃｕの成膜には、ヘキサフルオロア
セチルアセトネイト銅Ｃｕ（ＨＦＡ） _２及びＣ（ＨＦ
Ａ）_２＋Ｈ_２Ｏ、キレート化合物の材料（Ｃｕ（ＤＰ
Ｍ）_２、Ｃｕ（ＡｃＡｃ）_２、Ｃｕ（ＦＯＤ）_２、Ｃｕ
（ＰＰＭ）_２、Ｃｕ（ＨＦＡ）ＴＭＶＳ）等の原料ガス
を用いることができる。

【０２８６】１３．Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕの成
膜には、上記６の原料ガス（ＡｌＣｌ _３、Ａｌ（Ｃ
Ｈ_３）_３（ＴＭＡ）、Ａｌ（Ｃ_２Ｈ_５）_３（ＴＥＡ）、
Ａｌ（ＯＣ _３Ｈ_７）_３）に１の原料ガス（ＳｉＨ_４、Ｓ
ｉＨＣｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＨ_６）
及び１２の原料ガス（ヘキサフルオロアセチルアセトネ
ート銅Ｃｕ（ＨＦＡ）_２及びＣ（ＨＦＡ）_２＋Ｈ_２Ｏ、
キレート化合物の材料（Ｃｕ（ＤＰＭ）_２、Ｃｕ（Ａｃ
Ａｃ）_２、Ｃｕ（ＦＯＤ）_２、Ｃｕ（ＰＰＭ）_２、Ｃｕ
（ＨＦＡ）ＴＭＶＳ）等）を加えたものを原料ガスとし
て用いることができる。以上のような原料ガスによっ
て、前記した各薄膜を成膜することが可能となる。

【０２８７】また、本例では、半導体膜形成工程または
半導体膜および絶縁膜形成工程で形成された直後の半導
体膜が、該半導体膜内の少なくともキャリアチャンネル
領域における酸素，炭素，窒素のそれぞれの濃度が１×
１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１
原子％／ｃｍ^３以上である半導体膜となるようにする。
また、レーザーアニール工程，水蒸気アニール工程でア
ニールされた後の半導体膜も、少なくともキャリアチャ
ンネル領域における酸素，炭素，窒素のそれぞれの濃度
が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
０．０１原子％／ｃｍ^３以上となるようにする。

【０２８８】そして、上記の薄膜形成装置において、上
記した各原料ガスおよび各ターゲットを適宜用いること
によって、シリコン半導体装置、シリコン半導体集積回
路装置、シリコン−ゲルマニウム半導体装置、シリコン
−ゲルマニウム半導体集積回路装置、化合物半導体装
置、化合物半導体集積回路装置、炭化ケイ素半導体装
置、炭化ケイ素半導体集積回路装置、液晶表示装置、有
機／無機エレクトロルミネセンス表示装置、プラズマデ
ィスプレイパネル（ＰＤＰ）装置、フィールドエミッシ
ョンディスプレイ（ＦＥＤ）装置、発光ポリマー表示装
置、発光ダイオード表示装置、ＣＣＤセンサ装置、ＭＯ
Ｓセンサ装置、高誘電率および強誘電体メモリー装置、
太陽電池等を製造することが可能である。

【０２８９】次に、本発明により薄膜を形成し、さら
に、形成された薄膜層を使用して半導体膜層薄膜半導体
を形成する方法について、具体的な実施例に基づいて説
明する。それぞれの具体的実施例では、前述のようにキ
ャリアガス及び原料ガスの導入時間及びタイミングを変
化させることにより、所望の品質及び速度で成膜を行う
ものとする。以下の各具体的実施例において、各成膜方
法によるポリシリコン、酸化シリコン、窒化シリコン等
の成膜条件、レーザーアニール条件、水蒸気アニール条
件、イオン注入（ドーピング）条件、ＲＴＡ等のイオン
活性化条件等は、所望の特性を得るために、随時変更で
きることは、いうまでもない。

【０２９０】（具体的実施例１）具体的な実施例１とし
て、シングルチャンバからなる真空容器を用いたトップ
ゲート型ポリシリコンＣＭＯＳＴＦＴ製法の実施例を示
す。本例は、特開昭６３−４０３１４号公報などにも示
されている触媒ＣＶＤ法により形成されたポリシリコン
膜を、エキシマレーザーアニール処理および／または水
蒸気アニール処理するものである。

【０２９１】本例では、触媒ＣＶＤ法により薄膜を形成
するように構成しているが、これに限定されるものでな
く、高密度触媒ＣＶＤ法により、薄膜を形成してもよ
い。また、プラズマＣＶＤ，高密度プラズマＣＶＤ，減
圧ＣＶＤ，常圧ＣＶＤ，スパッタリング，触媒スパッタ
リングも本例に適用可能である。

【０２９２】基板１０の材質は、ＴＦＴ形成過程での基
板温度により選択される。触媒ＣＶＤ法を採用した場
合、ポリシリコン膜や絶縁膜形成過程における基板温度
は、２００〜４００℃程度の比較的低温に維持される。
このため、ＴＦＴ形成装置において基板温度がほうけい
酸ガラスやアルミノけい酸ガラス等のガラス基板を用い
ることができる場合は、ほうけい酸ガラス基板やアルミ
ノけい酸ガラス基板を使用できる。このときに、コスト
面から基板を大きめにすることが可能であり、例えば、
５００×６００ｍｍの大きさで、０．５〜１．１ｍｍ厚
さとされる。尚、低温の場合は、耐熱性有機樹脂基板を
用いてもよい。また、セラミックス等の絶縁性基板を用
いることもできる。

【０２９３】なお、ＴＦＴ形成過程において、基板温度
が６００〜１０００℃程度の比較的高温となる場合は、
石英ガラス、結晶化ガラス等の耐熱性ガラス基板を用い
る。耐熱性ガラス基板は、例えば、直径１５〜３０ｃｍ
の大きさで、７００〜８００μｍ厚さとされる。また、
一般的なシリコンウェハと同様のオリエンテーション・
フラット（オリフラ）が形成される。

【０２９４】次に、第１工程〜第１３工程からなるトッ
プゲート型ポリシリコンＣＭＯＳＴＦＴの作製工程につ
いて説明する。まず、第１工程で、シングルチャンバか
らなる触媒ＣＶＤ装置である成膜装置１内に基板１０を
設置し、排気系１ａを動作させて成膜装置１内を所定圧
力になるまで排気するとともに、サセプタ２に内蔵され
たヒータ２ａを動作させて基板１０を所定温度（２００
℃程度）まで加熱する。次いで、成膜装置１内にキャリ
アガスとしての水素ガス５０〜１００ＳＣＣＭを供給す
る。なお、この水素ガスの代わりに、アルゴンと水素，
またはヘリウムと水素，またはネオンと水素との混合ガ
スであって水素を８０〜９０モル比％含むものを供給す
るように構成しても良い。水素ガスは、熱触媒体５との
接触により活性化されて、一部が活性化水素イオンＨ^＊
となり、基板１０の表面のクリーニングがなされる。な
お水素系キャリアガスと原料ガスの供給によるガス圧力
は０．１〜１．０Ｐａ程度，本例では０．５Ｐａとす
る。従って、水素系キャリアガスと原料ガスの混合比率
を一定又は変更して、ガス圧力を低めにして緻密な成
膜、逆に高めにしてより高速な成膜としてもよい。但
し、このガス圧力範囲は成膜された膜質と装置性能によ
り制約されることは言うまでもない。

【０２９５】次に、第２工程で保護膜用の窒化シリコン
膜１１を形成する。水素ガス５０〜１００ＳＣＣＭが供
給されている成膜装置１内に、モノシラン１〜２０ＳＣ
ＣＭにアンモニア５〜５０ＳＣＣＭを混合した原料ガス
を導入する。成膜装置１内では、導入されたガスが熱触
媒体５を介して、基板１０の一主面に、保護膜用の窒化
シリコン膜１１を形成する。本例では、窒化シリコン膜
１１が５０〜２００（ｎｍ）厚形成される。このとき、
成膜装置１内での原料ガスの割合を高めるために、マス
フローコントローラーＭを制御して、水素ガスの供給を
成膜の途中で低減させ、窒化シリコン膜１１を高速で成
膜しても良い。その後、成膜装置１内へのアンモニアお
よびシランの供給を停止する。

【０２９６】上記保護膜用の窒化シリコン膜１１は、基
板１０としてほうけい酸ガラス，アルミノけい酸ガラス
等を用いた場合、基板１０からのＮａイオンをストップ
するために形成されるものであり、基板１０として合成
石英ガラスを使用した場合は不要である。

【０２９７】次に、第３工程では、保護膜用の酸化シリ
コン膜１２を形成する。第２工程で、水素ガスを低減さ
せた場合は、成膜装置１内に、キャリアガスとしての水
素ガス５０〜１００ＳＣＣＭを導入する。また、成膜装
置１内に、モノシランガス１〜２０ＳＣＣＭと、ヘリウ
ム希釈酸素ガス１〜２ＳＣＣＭを、適当比率混合して導
入する。成膜装置１内では、導入されたガスが熱触媒体
５を介して、基板１０上に保護膜用の酸化シリコン膜１
２を成膜する。本例では、酸化シリコン膜１２は、５０
〜１００（ｎｍ）厚形成される。このとき、成膜装置１
内での原料ガスの割合を高めるために、マスフローコン
トローラーＭを制御して、水素ガスの供給を成膜の途中
で低減させ、酸化シリコン膜１２を高速で成膜しても良
い。成膜装置１内へのシランとヘリウム希釈酸素の供給
を停止する。

【０２９８】さらに、第４工程では、少なくとも錫、ゲ
ルマニウム、鉛のいずれか一つ以上を含有するポリシリ
コン膜１３を形成する。なお、少なくとも錫、ゲルマニ
ウム、鉛のいずれか一つ以上を含有するポリシリコン膜
１３の形成前に、成膜装置１内にキャリアガスとしての
水素ガスが供給されており、成膜前に必ず活性化水素イ
オンＨ^＊による表面クリーニングが行われるように構成
されていれば、高品質なポリシリコン膜を確実に得るこ
とが可能となり、好適である。

【０２９９】ポリシリコン膜１３を形成するときには、
第３工程で、水素ガスを低減させた場合は、成膜装置１
内に、キャリアガスとしての水素ガス５０〜１００ＳＣ
ＣＭを導入する。また、このとき成膜装置１内には、モ
ノシランガス１〜２０ＳＣＣＭが供給されている。少な
くとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有
するガス、例えば、錫の場合には、ＳｎＨ_４１〜２０Ｓ
ＣＣＭを導入する。成膜装置１内では、導入されたガス
が熱触媒体５を介して、基板１０上に錫含有ポリシリコ
ン膜１３を形成する。本例の錫含有ポリシリコン膜１３
は、４０〜６０（ｎｍ）厚形成される。

【０３００】このとき、必要に応じて、原料ガスのシラ
ン系ガス（モノシラン（ＳｉＨ_４）又はジシラン（Ｓｉ
_２Ｈ_６）又はトリシラン（Ｓｉ_３Ｈ_８）等）に、Ｎ型の
リン又はひ素又はアンチモン等を適量混入したり、又は
Ｐ型のボロンを適量混入することで、任意のＮ型又はＰ
型不純物キャリア濃度の錫含有ポリシリコン膜を形成す
ることができる。Ｎ型化の場合は、例えば、フォスフィ
ン（ＰＨ_３）、アルシン（ＡｓＨ_３）、スチビン（Ｓｂ
Ｈ_３）が採用され、Ｐ型化の場合は、例えば、ジボラン
（Ｂ_２Ｈ _６）が採用される。このとき、成膜装置１内で
の原料ガスの割合を高めるために、マスフローコントロ
ーラーＭを制御して、水素ガスの供給を成膜の途中で低
減または停止させ、錫含有ポリシリコン膜１３を高速で
成膜しても良い。

【０３０１】また、錫含有ポリシリコン膜１３を形成し
た後、シリコンイオンをドーピングまたはシリコンイオ
ン注入してポリシリコンをアモルファス化してもよい。
このようにすることにより、結晶成長のシード（種）が
得られ、グレインサイズの大きいポリシリコン膜を得る
ことができる。このように、一旦結晶化したポリシリコ
ン膜をアモルファス化することにより、レーザー光の熱
エネルギー吸収が大きくなって、レーザーアニール処理
時にアモルファスシリコン膜が融け易くなり、レーザー
アニール処理による結晶化が容易になる。

【０３０２】錫含有ポリシリコン膜１３が形成された
ら、原料ガスをカットし、熱触媒体５および基板を問題
ない温度まで冷却して、キャリアガスの導入を停止す
る。この後、充分に排気した後に、窒素ガスを導入して
大気圧に戻し、基板１０を触媒ＣＶＤ成膜装置から取り
出し、形成した錫含有ポリシリコン膜１３をエキシマレ
ーザーアニール処理する。エキシマレーザーアニール処
理は、触媒ＣＶＤ成膜装置とは異なる不図示のレーザー
アニール装置中で行う。このレーザーアニール装置内を
真空とし、または窒素ガスまたはいわゆるフォーミング
ガス，すなわち窒素ガスと水素ガスとを混合したガスを
導入し、基板１０の膜形成面側から短波長パルスレーザ
ー光を照射することによって行う。

【０３０３】本例で用いる短波長パルスレーザ光として
は、そのレーザー波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１０〜５０ｎｓｅｃ
就中２０ｎｓｅｃのものを用いる。また、パルスのピー
ク強度は、１０^６Ｗ／ｃｍ^２以上〜１０^８Ｗ／ｃｍ^２以
下とし、フルーエンス（１回のパルスのエネルギー）は
２００〜３００ｍＪ／ｃｍ ^２とする。

【０３０４】このような短波長パルスレーザ光としてＸ
ｅＣｌ（３０８ｎｍ波長）を用いる。９５％以上のオー
バーラップスキャニングで照射し、ポリシリコン膜を加
熱溶融するのが好ましい。また、レーザービーム形状が
ラインビーム（例えば、２７５×０．３〜０．４ｍ
ｍ^２）であるものを用いる。なお、エキシマレーザーア
ニール処理時には、３００〜４００℃に基板１０を加熱
してもよい。

【０３０５】なお、本例では、エキシマレーザー処理し
た後に、トップゲート絶縁膜用の酸化シリコン膜及び必
要に応じて窒化シリコン膜を連続成膜するが、この順序
を逆、すなわち、トップゲート絶縁膜用の酸化シリコン
膜及び必要に応じて窒化シリコン膜を形成した後に、エ
キシマレーザー処理することも可能である。この場合に
も、エキシマレーザーアニール処理は、表面側から短波
長パルスレーザ光を照射することによって行う。

【０３０６】このように、トップゲート絶縁膜用の酸化
シリコン膜及び必要に応じて形成した窒化シリコン膜を
介してエキシマレーザー処理でシリコン膜を溶融させ
る。酸化シリコン膜及び必要に応じて形成した窒化シリ
コン膜が厚い場合には、高エネルギー照射が必要となっ
てしまうため、これらの膜を、より薄い膜として形成す
ることが望まれる。触媒ＣＶＤ法によって形成された酸
化シリコン膜及び窒化シリコン膜は、絶縁耐圧が大き
く、薄い膜として形成しても充分な絶縁性能を得ること
ができるという特徴がある。従って、本例のように、酸
化シリコン膜及び窒化シリコン膜を介してエキシマレー
ザー処理でシリコン膜を溶融させる場合には、酸化シリ
コン膜及び窒化シリコン膜の形成には、薄い膜の形成が
可能な触媒ＣＶＤ法が適しているということができる。

【０３０７】その後、レーザーアニール装置から基板１
０を取り出し、再び基板１０を触媒ＣＶＤ装置内に設置
する。第５工程として、ゲート絶縁膜用の酸化シリコン
膜１４を成膜する。成膜装置１内に、キャリアガスとし
ての水素ガス５０〜１００ＳＣＣＭを導入する。また、
成膜装置１内に、モノシランガス１〜２０ＳＣＣＭと、
ヘリウム希釈酸素０．１〜２ＳＣＣＭとを、適当比率混
合して導入する。成膜装置１内では、導入されたガスが
熱触媒体５の熱分解および触媒作用により、基板１０上
にゲート絶縁膜用の酸化シリコン膜１４を、所定膜厚に
形成する。また、必要に応じてヘリウム希釈酸素をカッ
トしてアンモニアを適当比率混合して、所定膜厚の窒化
シリコン膜１５を連続形成しても良い。このとき、成膜
装置１内での原料ガスの割合を高めるために、マスフロ
ーコントローラーＭを制御して、水素ガスの供給を成膜
の途中で低減させ、酸化シリコン膜１４及び窒化シリコ
ン膜１５を高速で成膜しても良い。

【０３０８】なお、成膜後は、原料ガスをカットし、熱
触媒体を問題ない温度まで冷却して、キャリアガスの導
入を停止する。成膜後に、原料ガスをカットして水素系
キャリアガスのみを導入することにより、形成されたポ
リシリコン膜と酸化シリコン膜の界面及び酸化シリコン
膜について、活性化水素イオンＨ^＊のアニール処理によ
り界面準位を改善し、絶縁膜を改質することができる。
絶縁性薄膜形成時には、それぞれの原料ガスを傾斜減少
又は傾斜増加させて、傾斜接合の膜を成膜してもよい。

【０３０９】なお本例では、シングルチャンバの触媒Ｃ
ＶＤ装置を用いて薄膜を形成するように構成している
が、マルチチャンバの触媒ＣＶＤ装置を用いて薄膜を形
成しても良い。その場合には、次のＡ〜Ｃチャンバを備
えたマルチチャンバ真空容器を用い、上記第１〜第５工
程を次の手順で行う。第１工程では、各チャンバ内に水
素系キャリアガスを供給して熱触媒体５を所定温度に加
熱しておく。その後、基板１０をＡチャンバに移し、モ
ノシランガスとアンモニアガスを適量比率混合して導入
し、窒化シリコン膜５０〜２００（ｎｍ）厚を形成す
る。

【０３１０】窒化シリコン膜が形成されると、基板１０
をＢチャンバに移し、モノシランガスにヘリウム希釈の
酸素ガスを適量比率混合して導入し、酸化シリコン膜５
０〜１００（ｎｍ）厚を形成する。その後基板１０をＣ
チャンバに移し、モノシランガスおよびＳｎＨ_４を適量
比率混合して導入し、錫含有ポリシリコン膜４０〜６０
（ｎｍ）厚を形成する。

【０３１１】ポリシリコン膜１３が形成されたら、原料
ガスをカットし、熱触媒体５を問題ない温度まで冷却し
て、キャリアガスの導入を停止する。この後、基板１０
を成膜装置１から取り出し、形成したポリシリコン膜を
エキシマレーザーアニール処理する。

【０３１２】その後、基板１０を再びＢチャンバに設置
し、モノシランガスにヘリウム希釈の酸素ガスを適量比
率混合して導入し、酸化シリコン膜５０〜１００（ｎ
ｍ）厚を形成する。必要に応じて基板１０をＡチャンバ
に移し、モノシランガスにアンモニアガスを適量比率混
合して導入し、窒化シリコン膜５０〜１００（ｎｍ）厚
を形成する。成膜後は原料ガスをカットし、熱触媒体５
を問題ない温度まで冷却して水素系キャリアガスをカッ
トする。

【０３１３】なお、本例のトップゲート型ポリシリコン
ＣＭＯＳＴＦＴ製法では、上記の通り、水素ガスの供給
を成膜の途中で低減または停止させ、各薄膜を高速で成
膜することができるが、成膜途中に、水素系キャリアガ
スをストップしても、シラン系ガスの熱分解および触媒
反応により、多量の活性化水素イオンＨ^＊が発生するの
で、熱触媒体５が劣化することはなく、高速成膜を行っ
た場合であっても、熱触媒体５は、充分な触媒機能が保
たれるものである。こうして、図１６に示すように、絶
縁基板１０上に窒化シリコン膜５０〜２００（ｎｍ）
厚、酸化シリコン膜５０〜１００（ｎｍ）厚、錫含有ポ
リシリコン膜５０〜１００（ｎｍ）厚、酸化シリコン膜
５０〜１００（ｎｍ）厚を積層成膜する。

【０３１４】次いで、上記錫含有ポリシリコン層を少な
くともチャンネル，ソース，ドレイン領域とするＭＯＳ
ＴＦＴの作製を行う。第６工程として、図１７に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、ＰチャンネルＭＯＳＴＦ
Ｔを、フォトレジストｒ１でマスクし、Ｐ型不純物イオ
ン（例えば、二ふっ化ホウ素イオンＢＦ_２ ^＋）を、例え
ば、２０〜３０ｋｅＶで２〜３×１０^１２ａｔｏｍｓ／
ｃｍ^２のドーズ量でイオン注入し、ポリシリコン層の導
電型をＰ型化したシリコン層１１とする。

【０３１５】次いで、第７工程として、図１８に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ２でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、５０
〜６０ｋｅＶで２〜３×１０^１２ａｔｏｍｓ／ｃｍ^２の
ドーズ量でイオン注入し、ポリシリコン層のＮ型化した
シリコン層ｌ２とする。

【０３１６】次いで、第８工程では、図１９に示すよう
に、ゲート電極材料としての耐熱性の高いモリブデン／
タンタル合金膜１６を、スパッタ法で、例えば、４００
（ｎｍ）厚に堆積させる。

【０３１７】次いで、第９工程では、図２０に示すよう
に、フォトレジストｒ３を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜１６をゲ
ート電極１７の形状にパターニングし、更に、フォトレ
ジストｒ３を除去する。

【０３１８】次いで、第１０工程では、図２１に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極１７を
フォトレジストｒ４でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、７０〜８０ｋｅＶで２
〜３×１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン
注入し、フォトレジスト剥離後、Ｎ_２中約１０００℃で
２０秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴ
ＦＴのＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそ
れぞれ形成する。なお、このＲＴＡ処理は、Ｐチャンネ
ルＭＯＳＴＦＴの活性化と一緒にしても良い。

【０３１９】次いで、第１１工程では、図２２に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極１７を
フォトレジストｒ５でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで２〜
３×１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注
入し、フォトレジスト剥離後、Ｎ_２中約１０００℃で２
０秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦ
ＴのＰ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２を、そ
れぞれ形成する。

【０３２０】次いで、第１２工程では、図２３に示すよ
うに、全面に触媒ＣＶＤ法等によって、酸化シリコン膜
１９を、例えば５０〜１００（ｎｍ）厚、リンシリケー
トガラス（ＰＳＧ）膜２０を、例えば２００〜３００
（ｎｍ）厚、窒化シリコン膜２１を１００〜２００（ｎ
ｍ）厚に成膜する。

【０３２１】次いで、第１３工程では、図２４に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面にアルミニウムなどの電極材料を、ス
パッタ法等により、１５０℃で１μｍの厚みに堆積す
る。その後、これをパターニングして、ＰチャンネルＭ
ＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴの、それぞれ
のソース又はドレイン電極Ｓ又はＤとゲートコンタクト
又は配線Ｇを形成する。その後、フォーミングガス（Ｎ
_２＋Ｈ_２）中４００℃で１時間シンター処理し、オーミ
ックコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを
完成する。

【０３２２】なお、上記第１３工程で、ソース電極Ｓ又
はドレイン電極Ｄとゲート取り出し電極又は配線Ｇを形
成した後、次の第１４工程の水蒸気アニール工程及び第
１５工程のプラズマクリーニング工程（またはスパッタ
クリーニング工程）を行ってもよい。

【０３２３】本例では、第５工程の後のレーザーアニー
ル工程と、この水蒸気アニール工程およびプラズマクリ
ーニング工程（またはスパッタクリーニング工程）との
双方を備えるように構成しているが、レーザーアニール
工程を備えるが水蒸気アニール工程及びプラズマクリー
ニング工程（またはスパッタクリーニング工程）を備え
ないように構成しても良い。また、レーザーアニール工
程を備えずに、水蒸気アニール工程及びプラズマクリー
ニング工程（またはスパッタクリーニング工程）を備え
るように構成しても良い。また、レーザーアニール工程
と水蒸気アニール工程とを電極形成前に行う場合には、
電極が水蒸気によって腐食されないため、電極のプラズ
マクリーニングまたはスパッタクリーニング工程とを行
う必要はない。なお、レーザーアニール工程を、第４工
程（ポリシリコン膜形成工程）と第５工程（ゲート絶縁
膜（酸化シリコン膜）形成工程）との間に行わない場合
には、ポリシリコン膜１３とゲート絶縁膜の酸化シリコ
ン膜１４は、連続成膜する方が良い。

【０３２４】第１４工程は、上述の通り水蒸気アニール
工程であり、薄膜層および電極の形成された基板１０
を、上述した真空吸引による方法により、水蒸気アニー
ル処理する。水蒸気アニールチャンバ３１内のサセプタ
３２上に基板１０を載置する。この水蒸気アニールチャ
ンバ３１内で、２×１０^５Ｐａ〜３×１０^５Ｐａの高圧
水蒸気中，１８０℃〜２００℃、３０分〜６０分間基板
１０を加熱し、絶縁膜と半導体膜との界面および絶縁膜
の改質を行う。

【０３２５】次いで、第１５工程で、上記実施例１で説
明した手順により、上記形成された膜の少なくとも電極
パッド部表面を、スパッタクリーニング又はプラズマク
リーニングする。その後、必要に応じて、水蒸気アニー
ル工程を行わない場合と同様に、フォーミングガス（Ｎ
_２＋Ｈ_２）中４００℃で１時間シンター処理し、オーミ
ックコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを
完成する。

【０３２６】（具体的実施例２）さらに、具体的な実施
例２として、ボトムゲート型ポリシリコンＣＭＯＳＴＦ
Ｔ製法の実施例について説明する。本例は、ポリシリコ
ン膜をエキシマレーザーアニール処理および／または水
蒸気アニール処理するものである。本例では、触媒ＣＶ
Ｄ法により薄膜を形成するように構成しているが、これ
に限定されるものでなく、高密度触媒ＣＶＤ法により、
薄膜を形成してもよい。また、プラズマＣＶＤ，高密度
プラズマＣＶＤ，減圧ＣＶＤ，常圧ＣＶＤ，スパッタリ
ング，触媒スパッタリングも本例に適用可能である。基
板１０の材質，大きさは、上記具体的実施例１と同様の
基準により選択される。

【０３２７】上記ボトムゲート型ポリシリコンＣＭＯＳ
ＴＦＴの作製工程について説明する。まず、基板１０の
少なくともＴＦＴ領域に、モリブデン／タンタル合金の
スパッタ膜３００〜４００（ｎｍ）厚を形成する。そし
て汎用フォトリソグラフィ及びエッチング技術により、
２０〜４５度のテーパーエッチングを施し、ボトムゲー
ト電極を形成する。

【０３２８】次に、上記具体的実施例１の第１工程乃至
第４工程と同様の手順により、基板１０上に、保護膜用
の窒化シリコン膜と，ボトムゲート絶縁膜用の酸化シリ
コン膜と，少なくとも錫、ゲルマニウム、鉛のいずれか
一つ以上としての錫を含有するポリシリコン膜と，保護
膜用、レーザー反射低減用の酸化シリコン膜とを成膜す
る。このときに、少なくともゲート絶縁膜の酸化シリコ
ン膜と錫含有ポリシリコン膜とは連続成膜した方がよ
い。成膜後は、原料ガスをカットし、熱触媒体５を問題
ない温度まで冷却して、キャリアガスの導入を停止す
る。その後、基板１０を成膜装置１から取り出してレー
ザーアニール装置に導入し、錫含有のポリシリコン膜
を、上記具体的実施例１と同様の手順により、レーザー
アニール処理する。但し、本例では、エキシマレーザー
アニール処理を、形成された薄膜の表面側から短波長パ
ルスレーザ光を照射することによって行う。

【０３２９】こうして、絶縁基板１０上に４０〜６０
（ｎｍ）厚の錫含有のポリシリコン層を成膜する。次い
で、錫含有ポリシリコン層を少なくともチャンネル領域
とするＭＯＳＴＦＴの作製を行う。本例では、ボトムゲ
ート電極を最初に形成しているので、錫含有ポリシリコ
ンおよび保護膜の酸化シリコン膜形成後には、電極とし
て、ソース，ドレイン電極が形成される。

【０３３０】次に、上記具体的実施例の第６工程と同様
の手順により、ＰチャンネルＭＯＳＴＦＴをフォトレジ
ストでマスクし、Ｐ型不純物イオン（例えば、二ふっ化
ホウ素イオンＢＦ_２ ^＋）を打ち込み、ポリシリコン層の
導電型をＰ型化したシリコン層とする。次いで、上記具
体的実施例の第７工程と同様の手順により、Ｎチャンネ
ルＭＯＳＴＦＴをフォトレジストでマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を打ち込み、ポリ
シリコン層の導電型をＮ型化したシリコン層とする。

【０３３１】その後、上記具体的実施例１の第１０工程
および第１１工程と同様の手順により、イオン注入、Ｒ
ＴＡによる活性化を行い、ＮチャンネルＭＯＳＴＦＴの
Ｎ^＋型ソース領域及びドレイン領域、ＰチャンネルＭＯ
ＳＴＦＴのＰ^＋型ソース領域及びドレイン領域を、それ
ぞれ形成する。次いで、全面に、触媒ＣＶＤまたはプラ
ズマＣＶＤ等によって、保護用の酸化シリコン膜、リン
シリケートガラス（ＰＳＧ）膜、窒化シリコン膜を成膜
する。

【０３３２】次いで、絶縁膜の所定位置にコンタクト窓
開けを行い、各ホールを含む全面にアルミニウムなどの
電極材料を、スパッタ法等により、１５０℃で１μｍの
厚みに堆積する。その後、これをパターニングして、Ｐ
チャンネルＭＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴ
の、それぞれのソース又はドレイン電極を形成する。そ
の後、フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１
時間シンター処理し、オーミックコンタクトと表面準位
を改善し、各ＭＯＳＴＦＴを完成する。

【０３３３】その後、前記具体的実施例1と同様な方法
で、水蒸気アニール処理およびプラズマクリーニング
（またはスパッタクリーニング）を行う。本例では、レ
ーザーアニール工程と、水蒸気アニール工程およびプラ
ズマクリーニング工程（またはスパッタクリーニング工
程）との双方を備えるように構成しているが、これら双
方のいずれかを備えるように構成しても良い。

【０３３４】また、本例では、水蒸気アニール工程をソ
ース電極およびドレイン電極形成後に行っているため、
水蒸気アニール工程を行った後にプラズマクリーニング
（またはスパッタクリーニング）を行うように構成して
いる。しかし、水蒸気アニール工程は、保護膜用、レー
ザー反射低減用の酸化シリコン膜を成膜した後すぐに行
ってもよい。特に、図１２（ａ）（ｂ）に示すように、
成膜室４３等の他に水蒸気アニール室４５を備えるマル
チチャンバからなる真空容器を用いて成膜および水蒸気
アニールをする場合には、成膜と水蒸気アニール工程と
を同じ装置内で連続して行うことができる。このよう
に、水蒸気アニール工程をソース電極およびドレイン電
極形成前に行う場合には、これらの電極が水蒸気によっ
て腐食されないため、これらの電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０３３５】（具体的実施例３）具体的な実施例３とし
て、デュアルゲート型ポリシリコンＣＭＯＳＴＦＴ製法
の実施例について説明する。本例は、ポリシリコン膜を
エキシマレーザーアニール処理および／または水蒸気ア
ニール処理するものである。なお、本例では、触媒ＣＶ
Ｄにより薄膜を形成するように構成しているが、これに
限定されるものでなく、高密度触媒ＣＶＤにより、薄膜
を形成してもよい。また、プラズマＣＶＤ，高密度プラ
ズマＣＶＤ，減圧ＣＶＤ，常圧ＣＶＤ，スパッタリン
グ，触媒スパッタリングも本例に適用可能である。基板
１０の材質，大きさは、上記具体的実施例１と同様の基
準により選択される。

【０３３６】次に、デュアルゲート型ポリシリコンＣＭ
ＯＳＴＦＴの作製工程について説明する。まず、基板１
０の少なくともＴＦＴ領域に、モリブデン／タンタル合
金のスパッタ膜３００〜４００（ｎｍ）厚を形成する。
そして汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３３７】次いで、上記具体的実施例１の第１工程乃
至第４工程と同様の手順により、基板１０上に、保護膜
用の窒化シリコン膜，ボトムゲート絶縁膜用の酸化シリ
コン膜，少なくとも錫、ゲルマニウム、鉛のいずれか一
つ以上としての錫を含有するポリシリコン膜，トップゲ
ート絶縁膜用の酸化シリコン膜，必要に応じて窒化シリ
コン膜を成膜する。少なくとも、錫含有ポリシリコン膜
とボトムゲートおよびトップゲート絶縁膜用の酸化シリ
コン膜とは、連続成膜するものとする。その後、基板１
０を成膜装置１から取り出してレーザーアニール装置に
導入し、錫含有ポリシリコン膜を、上記具体的実施例１
と同様の手順により、レーザーアニール処理する。この
ようにして、例えば、４０〜６０（ｎｍ）厚の大粒径の
錫含有ポリシリコン膜が成膜される。次いで、錫含有ポ
リシリコン層を少なくともチャンネル領域とするＭＯＳ
ＴＦＴの作製を行う。

【０３３８】上記具体的実施例の第６工程と同様の手順
により、ＰチャンネルＭＯＳＴＦＴをフォトレジストで
マスクし、Ｐ型不純物イオン（例えば、二ふっ化ホウ素
イオンＢＦ_２ ^＋）を打ち込み、ポリシリコン層の導電型
をＰ型化したシリコン層とする。次いで、上記具体的実
施例の第７工程と同様の手順により、ＮチャンネルＭＯ
ＳＴＦＴをフォトレジストでマスクし、Ｎ型不純物イオ
ン（例えば、リンイオンＰ^＋）を打ち込み、ポリシリコ
ン層の導電型をＮ型化したシリコン層とする。

【０３３９】次いで、上記具体的実施例１の第８工程お
よび第９工程と同様の手順により、スパッタ法で堆積さ
せたモリブデン／タンタル合金膜を、ゲート電極の形状
にパターニングし、トップゲート電極を形成する。

【０３４０】その後、上記具体的実施例１の第１０工程
および第１１工程と同様の手順により、イオン注入、Ｒ
ＴＡによる活性化を行い、ＮチャンネルＭＯＳＴＦＴの
Ｎ^＋型ソース領域及びドレイン領域、ＰチャンネルＭＯ
ＳＴＦＴのＰ^＋型ソース領域及びドレイン領域を、それ
ぞれ形成する。次いで、全面に、触媒ＣＶＤまたはプラ
ズマＣＶＤ等によって、保護用の酸化シリコン膜、リン
シリケートガラス膜（ＰＳＧ）、窒化シリコン膜を成膜
する。

【０３４１】次いで、絶縁膜の所定位置にコンタクト窓
開けを行い、各ホールを含む全面に、１％のシリコンを
含むアルミニウムなどの電極材料を、スパッタ法等によ
り、１５０℃で１μｍの厚みに堆積する。その後、これ
をパターニングして、ＰチャンネルＭＯＳＴＦＴ及びＮ
チャンネルＭＯＳＴＦＴの、それぞれのソース又はドレ
イン電極およびゲートコンタクトまたは配線を形成す
る。その後、フォーミングガス（Ｎ_２＋Ｈ_２）中４００
℃で１時間シンター処理し、オーミックコンタクトと表
面準位を改善し、各ＭＯＳＴＦＴを完成する。

【０３４２】その後、前記具体的実施例1と同様な方法
で、水蒸気アニール処理およびプラズマクリーニング
（またはスパッタクリーニング）を行う。本例では、レ
ーザーアニール工程と、水蒸気アニール工程およびプラ
ズマクリーニング工程（またはスパッタクリーニング工
程）との双方を備えるように構成しているが、これら双
方のいずれかを備えるように構成しても良い。

【０３４３】また、本例では、水蒸気アニール工程をソ
ース電極およびドレイン電極、トップゲート電極形成後
に行っているため、水蒸気アニール工程を行った後にプ
ラズマクリーニング（またはスパッタクリーニング）を
行うように構成している。しかし、水蒸気アニール工程
は、トップゲート絶縁膜の酸化シリコン膜を成膜した後
すぐに行ってもよい。特に、図１２（ａ）（ｂ）に示す
ように、成膜室４３等の他に水蒸気アニール室４５を備
えるマルチチャンバからなる真空容器を用いて成膜およ
び水蒸気アニールをする場合には、成膜と水蒸気アニー
ル工程とを同じ装置内で連続して行うことができる。こ
のように、水蒸気アニール工程を電極形成前に行う場合
には、これらの電極が水蒸気によって腐食されないた
め、これらの電極のプラズマクリーニングまたはスパッ
タクリーニング工程を行う必要はない。

【０３４４】なお、本例では、上記シリコン薄膜のほ
か、ゲルマニウム、シリコンゲルマニウム等の多結晶半
導体または微結晶半導体或いはアモルファス半導体薄膜
等であって、少なくとも錫、ゲルマニウム、鉛のいずれ
か一つ以上を含有するものを、形成することができる。

【０３４５】（具体的実施例４）具体的な実施例４とし
て、トップゲート型単結晶シリコンＣＭＯＳＴＦＴ製法
の実施例を示す。まず、基板１０の少なくともＴＦＴ形
成領域に適当な形状，寸法の段差を形成し、触媒ＣＶＤ
法により少なくとも錫、ゲルマニウム、鉛のいずれか一
つ以上としての錫を含有する半導体膜とゲート絶縁膜を
連続成膜させて、段差をシードにグラフォエピタキシャ
ル成長させる。このように、少なくとも、錫含有の単結
晶シリコン膜とゲート絶縁膜用の酸化シリコン膜とを成
膜するときには、キャリアガスとしての水素ガスを供給
し、また、熱触媒体を加熱して熱分解および触媒作用が
可能な状態にしておき、連続成膜するものとする。基板
１０の材質および大きさは、上記具体的実施例１と同様
の基準により選択される。

【０３４６】次に、第１工程〜第１２工程からなるトッ
プゲート型単結晶シリコンＣＭＯＳＴＦＴの作製工程に
ついて説明する。まず、第１工程で、図２５に示すよう
に、基板１０の一主面に、フォトレジストｒ１を所定パ
ターンに形成し、これをマスクとして、例えば、四フッ
化炭素（ＣＦ_４）プラズマのＦ^＋イオンを照射し、リア
クティブイオンエッチング（ＲＩＥ）によって、基板１
０に段差１０ａを複数個形成する。

【０３４７】この場合、段差１０ａは、後述する単結晶
シリコンのグラフォエピタキシャル成長時のシードとな
るものであって、例えば、深さＤ０．１〜０．２（μ
ｍ）、幅Ｗ５．０〜１０．０（μｍ）、長さＬ１０．０
〜２０．０（μｍ）に形成される。

【０３４８】次いで、第２工程で、フォトレジストｒ１
の除去後に、上記具体的実施例１と同様の手順により、
保護膜用の窒化シリコン膜５０〜１００（ｎｍ）厚と保
護膜用の酸化シリコン膜５０〜１００（ｎｍ）厚を成膜
する。なお、基板１０上に保護膜用の窒化シリコン膜２
００〜３００（ｎｍ）厚、酸化シリコン膜１００〜２０
０（ｎｍ）厚を成膜し、この膜に、段差１０ａを複数個
形成するようにしてもよい。但し、基板からのＮａ^＋イ
オン等のコンタミネーションが防止できるように、段差
の底には窒化シリコン膜が存在することが望ましい。

【０３４９】次いで、第３工程で、図２６に示すよう
に、触媒ＣＶＤにより、基板１０上に錫含有の単結晶シ
リコン膜を形成する。このとき、成膜装置１内に、キャ
リアガスとしての水素ガス５０〜１００ＳＣＣＭを導入
する。また、原料ガスとしてのモノシラン１〜２０ＳＣ
ＣＭおよびＳｎＨ_４１〜２０ＳＣＣＭとを導入し、触媒
ＣＶＤ法によって、基板１０上に錫含有の単結晶シリコ
ン膜を形成する。このときに、段差１０ａをシードにグ
ラフォエピタキシャル成長させて、単結晶シリコン膜２
２を数μｍ〜０．００５μｍ（例えば５０〜１００（ｎ
ｍ））厚に、エピタキシャル成長させる。

【０３５０】なお、必要に応じて、原料ガスのシラン系
ガス（モノシラン又はジシラン又はトリシラン等）に、
Ｎ型のリン又はひ素又はアンチモン等を適量混入した
り、又はＰ型のボロンを適量混入することで、任意のＮ
又はＰ型不純物キャリア濃度の錫含有単結晶シリコン膜
を形成することができる。Ｎ型化の場合は、例えば、フ
ォスフィン、アルシン、スチビンが採用され、Ｐ型化の
場合は、例えば、ジボランが採用される。

【０３５１】基板１０上に堆積した錫含有単結晶シリコ
ン膜２２は、エピタキシャル成長したものであるが、こ
れは、グラフォエピタキシーと称される公知の現象によ
るものである。この単結晶シリコン膜の膜質および成膜
速度は、熱触媒体温度，基板温度，さらに熱触媒体の触
媒作用による活性化水素イオンＨ^＊の段差表面のクリー
ニング等により決定される。そして、上記段差１０ａの
形状を種々に変えることによって、成長層の結晶方位を
制御することができる。このとき、成膜装置１内での原
料ガスの割合を高めるために、マスフローコントローラ
ーＭを制御して、水素ガスの供給を成膜の途中で低減さ
せ、錫含有単結晶シリコン膜を高速で成膜するように構
成してもよい。

【０３５２】錫含有単結晶シリコン膜２２が形成された
ら、図２７に示すように、第５工程として、上記具体的
実施例１の第５工程と同様の手順によりゲート絶縁膜用
の酸化シリコン膜２３，または必要に応じて酸化シリコ
ン膜２３及び窒化シリコン膜を成膜する。

【０３５３】こうして、触媒ＣＶＤ法とグラフォエピタ
キシーによって、基板１０上に錫含有単結晶シリコン膜
２２を堆積させる。次いで、錫含有単結晶シリコン膜を
少なくともチャンネル領域とするＭＯＳＴＦＴの作製を
行う。

【０３５４】第６工程として、図２８に示すように、Ｎ
チャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物濃
度を制御するために、ＰチャンネルＭＯＳＴＦＴをフォ
トレジストｒ２でマスクし、Ｐ型不純物イオン（例え
ば、二フッ化ホウ素イオンＢＦ _２ ^＋）を、例えば、２０
〜３０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、錫含有単結晶シリコン膜の導電型
をＰ型化したシリコン層ｌ１とする。

【０３５５】次いで、第７工程として、図２９に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ３でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、５０
〜６０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、錫含有単結晶シリコン膜のＮ型化
したシリコン層ｌ２とする。

【０３５６】次いで、第８工程では、図３０に示すよう
に、ゲート電極材料としてのモリブデン／タンタル合金
膜２４を、例えば、スパッタ法によって４００（ｎｍ）
厚に堆積させる。

【０３５７】次いで、第９工程では、図３１に示すよう
に、フォトレジストｒ４を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜２４をゲ
ート電極２５の形状にパターニングし、フォトレジスト
ｒ４を除去する。

【０３５８】次いで、第１０工程では、図３２に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ５でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、７０〜８０ｋｅＶで５
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
しフォトレジスト除去後に、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。

【０３５９】次いで、第１１工程では、図３３に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ６でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで５×
１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入し
フォトレジスト除去後に、Ｎ_２中約１０００℃で２０秒
〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴの
Ｐ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２をそれぞれ
形成する。なお、このＲＴＡ処理はＮチャンネルＭＯＳ
ＴＦＴの活性化を一緒にしてもよい。

【０３６０】次いで、第１２工程では、図３４に示すよ
うに、全面に触媒ＣＶＤ法等によって、酸化シリコン膜
２７を、例えば５０〜１００（ｎｍ）厚、リンシリケー
トガラス（ＰＳＧ）膜２８を、例えば２００〜３００
（ｎｍ）厚、窒化シリコン膜２９を、例えば、１５０〜
２００（ｎｍ）厚に成膜する。

【０３６１】次いで、第１３工程では、図３５に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面に、アルミニウムなどの電極材料をス
パッタ法等によって１５０℃で１μｍの厚みに堆積し、
これをパターニングして、ＰチャンネルＭＯＳＴＦＴ及
びＮチャンネルＭＯＳＴＦＴの、それぞれのソース又は
ドレイン電極Ｓ又はＤとゲート取出し電極又は配線Ｇを
形成する。

【０３６２】次いで、上記具体的実施例１の第１４工程
及び第１５工程と同様の手順により、水蒸気アニール工
程及びプラズマクリーニング工程（またはスパッタクリ
ーニング工程）を行う。その後、フォーミングガス（Ｎ
_２＋Ｈ_２）中４００℃１ｈでシンター処理してオーミッ
クコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを完
成する。

【０３６３】本例では、基板の少なくとも半導体装置形
成領域に段差を形成し、この段差をシードに錫含有単結
晶シリコン膜をグラフォエピタキシャル成長させている
ので、高い電子／正孔移動度を有し、動作性に優れる錫
含有単結晶シリコン膜を得ることができる。さらに、水
蒸気アニール処理により、絶縁膜が改質され、ゲート絶
縁膜と錫含有単結晶シリコン膜との界面準位が改善され
るので、更に動作特性に優れる半導体装置を得ることが
できる。なお、当然であるが、錫含有単結晶シリコン膜
を成膜する場合には、レーザーアニール処理は行わな
い。レーザーアニール処理を行うと、単結晶シリコンが
ポリシリコン膜化し、特性悪化するからである。

【０３６４】（具体的実施例５）具体的な実施例５とし
て、ボトムゲート型単結晶シリコンＣＭＯＳＴＦＴ製法
の実施例を示す。基板１０の材質，大きさは、上記具体
的実施例１と同様の基準により選択される。

【０３６５】上記ボトムゲート型単結晶シリコンＣＭＯ
ＳＴＦＴの作製工程について説明する。まず、基板１０
の少なくともＴＦＴ領域に、モリブデン／タンタル合金
のスパッタ膜３００〜４００（ｎｍ）厚を形成する。そ
して、汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３６６】次いで、上記具体的実施例１の第１工程乃
至第３工程と同様の手順により、保護膜用の窒化シリコ
ン膜５０〜２００（ｎｍ）厚およびボトムゲート絶縁膜
用の酸化シリコン膜５０〜１００（ｎｍ）厚を形成す
る。

【０３６７】次いで、基板１０の一主面に、フォトレジ
ストを所定パターンに形成し、これをマスクとして、例
えば、ＣＦ_４プラズマのＦ^＋イオンを照射し、リアクテ
ィブイオンエッチング（ＲＩＥ）によって、基板１０の
ＴＦＴ形成領域内に、段差を複数個形成する。この場
合、段差は、後述する単結晶シリコンのグラフォエピタ
キシャル成長時のシードとなるものであって、深さＤ
０．０５〜０．２μｍ、幅Ｗ２〜１０μｍ、長さＬ５〜
１０μｍであってよい。

【０３６８】フォトレジストの除去後に、上記具体的実
施例４と同様の手順により、基板１０上の段差をシード
として少なくとも錫、ゲルマニウム、鉛のいずれか一つ
以上としての錫を含有する単結晶シリコン膜数μｍ〜
０．００５μｍ（例えば５０〜１００μｍ）を成膜す
る。

【０３６９】錫含有単結晶シリコン膜が形成されたら、
上記具体的実施例１の第５工程と同様の手順により保護
膜用の酸化シリコン膜を成膜する。こうして、触媒ＣＶ
Ｄ法とグラフォエピタキシーによって、基板１０上の段
差をシードとして錫含有単結晶シリコン膜を堆積させ
る。次いで、前記具体的実施例２と同様の方法で、錫含
有単結晶シリコン膜を少なくともチャンネル領域とする
ＭＯＳＴＦＴの作製を行う。

【０３７０】上記具体的実施例１の第１４工程及び第１
５工程と同様の手順により、水蒸気アニール工程及びプ
ラズマクリーニング工程（またはスパッタクリーニング
工程）を行う。その後、フォーミングガス（Ｎ_２＋
Ｈ_２）中４００℃で１時間シンター処理してオーミック
コンタクトと表面準位を改善し、各ＭＯＳＴＦＴを完成
する。

【０３７１】（具体的実施例６）具体的な実施例６とし
て、デュアルゲート型単結晶シリコンＣＭＯＳＴＦＴ製
法の実施例について説明する。基板１０の材質，大きさ
は、上記具体的実施例１と同様の基準により選択され
る。

【０３７２】上記デュアルゲート型単結晶シリコンＣＭ
ＯＳＴＦＴの作製工程について説明する。基板１０の少
なくともＴＦＴ領域に、モリブデン／タンタル合金のス
パッタ膜を３００〜４００（ｎｍ）厚形成する。そし
て、汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３７３】次いで、上記具体的実施例１の第１工程乃
至第３工程と同様の手順により、保護膜用の窒化シリコ
ン膜５０〜２００（ｎｍ）厚およびボトムゲート絶縁膜
用の酸化シリコン膜５０〜１００（ｎｍ）厚を形成す
る。

【０３７４】次いで、上記具体的実施例５の第５工程と
同様の手順により、少なくとも錫、ゲルマニウム、鉛の
いずれか一つ以上としての錫を含有する単結晶シリコン
膜を数μｍ〜０．００５μｍ（例えば５０〜１００（ｎ
ｍ））厚に、グラフォエピタキシャル成長させる。こう
して、触媒ＣＶＤ法とグラフォエピタキシーによって、
基板１０上の段差をシードとして単結晶シリコン膜を堆
積させる。次いで、上記具体的実施例３と同様な方法
で、錫含有単結晶シリコン膜を少なくともチャンネル領
域とするＭＯＳＴＦＴの作製を行う。なお、本例では、
トップゲート、ソース電極およびドレイン電極形成後
に、前記具体的実施例1と同様な方法で、水蒸気アニー
ル工程及びプラズマクリーニング工程（またはスパッタ
クリーニング工程）を行う。

【０３７５】錫含有単結晶シリコン膜が形成されたら、
上記具体的実施例１の第５工程と同様の手順により、ト
ップゲート絶縁膜用の酸化シリコン膜、または必要に応
じて酸化シリコン膜と窒化シリコン膜を成膜する。

【０３７６】次に、上記トップゲート絶縁膜用の酸化シ
リコン膜或いは窒化シリコン膜のソース、ドレイン領域
を窓あけして、モリブデン／タンタル合金のスパッタ膜
を全面に形成し、汎用フォトリソグラフィ及びエッチン
グ技術によりソース、ドレインおよびトップゲート電極
を形成する。

【０３７７】その後、フォーミングガス（Ｎ_２＋Ｈ_２）
中４００℃で１時間シンター処理してオーミックコンタ
クトと表面準位を改善し、各ＭＯＳＴＦＴを完成する。

【０３７８】（具体的実施例７）具体的な実施例７とし
て、単結晶シリコン膜をヘテロエピタキシャル成長によ
り形成して得た、トップゲート型単結晶シリコンＣＭＯ
ＳＴＦＴ製法の実施例を示す。まず、基板１０の少なく
ともＴＦＴ形成領域に、触媒ＣＶＤ法等によりキャリア
ガスとしての水素ガスを供給し、また熱触媒体を加熱し
て熱分解および触媒作用が可能な状態にしておき、単結
晶半導体（単結晶シリコン）と格子整合の良い物質層
（結晶性サファイア膜等）を形成し、前記格子整合の良
い物質をシードにヘテロエピタキシャル成長させて、錫
含有単結晶シリコン膜を形成する。基板１０の材質およ
び大きさは、上記具体的実施例１と同様の基準により選
択される。

【０３７９】上記、第１工程〜第１３工程からなるトッ
プゲート型単結晶シリコンＣＭＯＳＴＦＴの作製工程に
ついて、さらに詳細に説明する。まず、第１工程，第２
工程で、上記具体的実施例の第１工程，第２工程と同様
の手順により、保護膜用の窒化シリコン膜５０〜２００
（ｎｍ）厚を形成する。

【０３８０】次いで、第３工程で、単結晶半導体（単結
晶シリコン）と格子整合の良い物質層（結晶性サファイ
ア膜等）を形成する。すなわち、図３６に示すように、
基板１０の一主面に、触媒ＣＶＤ法等により、結晶性サ
ファイア薄膜５０を５〜２００（ｎｍ）厚形成する。結
晶性サファイア薄膜５０は、トリメチルアルミニウムガ
スを酸化性ガス（酸素・水分）で酸化し、結晶化させて
作製する。

【０３８１】次いで、第４工程で、少なくとも錫、ゲル
マニウム、鉛のいずれか一つ以上としての錫を含有する
単結晶シリコン膜２２を形成する。第２工程で、水素ガ
スを低減または停止させた場合は、成膜装置１内に、キ
ャリアガスとしての水素ガス５０〜１００ＳＣＣＭを導
入する。また、原料ガスとしてのモノシラン１〜２０Ｓ
ＣＣＭと水素化錫（ＳｎＨ_４）１〜２０ＳＣＣＭを導入
し、触媒ＣＶＤ法によって、基板１０上に錫含有単結晶
シリコン膜を成膜する。このときに、図３７に示すよう
に、サファイア薄膜５０上に、全面に単結晶シリコン膜
２２を、０．００５μｍ〜数μｍ（例えば、５０〜１０
０（ｎｍ））厚に、ヘテロエピタキシャル成長させる。

【０３８２】このようにして、シリコンは、結晶性サフ
ァイア薄膜５０をシード（種）としてヘテロエピタキシ
ャル成長し、厚さ、例えば、０．１μｍ程度の錫含有単
結晶シリコン膜２２として析出する。この場合、サファ
イアは、単結晶シリコンと格子定数が殆ど同じであるの
で、シリコンは、結晶性サファイア薄膜５０上にヘテロ
エピタキシャル成長する。

【０３８３】なお、必要に応じて、原料ガスのシラン系
ガス（モノシラン又はジシラン又はトリシラン等）に、
Ｎ型のリン又はひ素又はアンチモン等を適量混入した
り、又はＰ型のボロンを適量混入することで、任意のＮ
又はＰ型不純物キャリア濃度の単結晶シリコン膜を形成
することができる。Ｎ型化の場合は、例えば、フォスフ
ィン、アルシン、スチビンが採用され、Ｐ型化の場合
は、例えば、ジボランが採用される。

【０３８４】このとき、成膜装置１内での原料ガスの割
合を高めるために、マスフローコントローラーＭを制御
して、水素ガスの供給を成膜の途中で低減させ、錫含有
単結晶シリコン膜を高速で成膜するように構成してもよ
い。

【０３８５】その後、図３８に示すように、第５工程と
して、上記具体的実施例１の第５工程と同様の手順によ
り、ゲート絶縁膜用の酸化シリコン膜２３を成膜する。
このとき、錫含有単結晶シリコン膜とゲート絶縁膜用酸
化シリコン膜は連続成膜とする。薄膜形成後は、原料ガ
スをカットし、熱触媒体を問題ない温度まで冷却して、
キャリアガスの導入を停止する。

【０３８６】こうして、触媒ＣＶＤ法とヘテロエピタキ
シーによって、基板１０上に錫含有単結晶シリコン膜２
２を堆積させる。次いで、単結晶シリコン膜を少なくと
もチャンネル領域とするＭＯＳＴＦＴの作製を行う。

【０３８７】第６工程として、図３９に示すように、Ｎ
チャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物濃
度を制御するために、ＰチャンネルＭＯＳＴＦＴをフォ
トレジストｒ１でマスクし、Ｐ型不純物イオン（例え
ば、二フっ化ホウ素イオンＢＦ _２ ^＋）を、例えば、２０
〜３０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、錫含有単結晶シリコン膜の導電型
をＰ型化したシリコン層ｌ１とする。

【０３８８】次いで、第７工程として、図４０に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ２でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、５０
〜６０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、錫含有単結晶シリコン膜のＮ型化
したシリコン層ｌ２とする。

【０３８９】次いで、第８工程では、図４１に示すよう
に、ゲート電極材料としてのモリブデン／タンタル合金
膜２４を、例えば、スパッタ法によって厚さ４００（ｎ
ｍ）厚に堆積させる。

【０３９０】次いで、第９工程では、図４２に示すよう
に、フォトレジストｒ３を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜２４をゲ
ート電極２５の形状にパターニングし、フォトレジスト
ｒ３の除去する。

【０３９１】次いで、第１０工程では、図４３に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ４でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、７０〜８０ｋｅＶで５
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
しフォトレジスト除去後に、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。

【０３９２】次いで、第１１工程では、図４４に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ５でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで５×
１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入し
フォトレジスト除去後に、Ｎ_２中約１０００℃で２０秒
〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴの
Ｐ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２をそれぞれ
形成する。なお、このＲＴＡ処理はＮチャンネルＭＯＳ
ＴＦＴの活性化を一緒にしてもよい。

【０３９３】次いで、第１２工程では、図４５に示すよ
うに、全面に触媒ＣＶＤ法等によって、酸化シリコン膜
２７を、例えば５０〜１００（ｎｍ）厚、リンシリケー
トガラス（ＰＳＧ）膜２８を、例えば２００〜３００
（ｎｍ）厚、窒化シリコン膜２９を、例えば、１５０〜
２００（ｎｍ）厚に成膜する。

【０３９４】次いで、第１３工程では、図４５に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面に、アルミニウムなどの電極材料をス
パッタ法等によって１５０℃で１μｍの厚みに堆積し、
これをパターニングして、図４６に示すように、Ｐチャ
ンネルＭＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴの、
それぞれのソース又はドレイン電極Ｓ又はＤとゲート取
出し電極又は配線Ｇを形成する。

【０３９５】次いで、第１４工程では、上記具体的実施
例１の第１４工程及び第１５工程と同様の手順により、
水蒸気アニール工程及びプラズマクリーニング工程（ま
たはスパッタクリーニング工程）を行う。その後、フォ
ーミングガス（Ｎ_２＋Ｈ_２）中４００℃１ｈでシンター
処理してオーミックコンタクトと表面準位を改善し、各
ＭＯＳＴＦＴを完成する。

【０３９６】本例では、基板の少なくとも半導体装置形
成領域には単結晶半導体、例えば単結晶シリコンと格子
整合の良い物質層を形成し、この格子整合の良い物質を
シードに単結晶シリコン膜をヘテロエピタキシャル成長
させているので、高い電子／正孔移動度を有し、動作性
に優れる錫含有単結晶シリコン膜を得ることができる。

【０３９７】（具体的実施例８）具体的な実施例８とし
て、単結晶半導体膜をヘテロエピタキシャル成長により
形成して得た、ボトムゲート型単結晶シリコンＣＭＯＳ
ＴＦＴ製法の実施例を示す。基板１０の材質および大き
さは、上記具体的実施例１と同様の基準により選択され
る。まず、基板１０の少なくともＴＦＴ形成領域に、モ
リブデン／タンタル合金のスパッタ膜３００〜４００
（ｎｍ）厚を形成し、ボトムゲート電極を形成する。ボ
トムゲート電極には、汎用フォトリソグラフィ及びエッ
チング技術により、２０〜４５度のテーパーエッチング
を施す。次に、上記具体的実施例１の第１工程〜第３工
程と同様の手順により、保護膜用の窒化シリコン膜５０
〜２００（ｎｍ）厚，ボトムゲート絶縁膜用の酸化シリ
コン膜５０〜１００（ｎｍ）厚を形成する。

【０３９８】次いで、上記具体的実施例７と同様の手順
により、結晶性サファイア薄膜５〜２００（ｎｍ）厚を
形成する。次いで、上記具体的実施例７と同様の手順に
より、少なくとも錫、ゲルマニウム、鉛のいずれか一つ
以上としての錫を含有する単結晶シリコン膜０．００５
μｍ〜数μｍ（例えば、５０〜１００（ｎｍ））厚をヘ
テロエピタキシャル成長させる。

【０３９９】このようにして、シリコンは、結晶性サフ
ァイア薄膜をシード（種）としてヘテロエピタキシャル
成長し、例えば、５０〜１００（ｎｍ）厚程度の錫含有
単結晶シリコン膜として析出する。

【０４００】その後、上記具体的実施例１の第５工程と
同様の手順により、保護膜用の酸化シリコン膜を成膜す
る。成膜後は、原料ガスをカットし、熱触媒体を問題な
い温度まで冷却して、キャリアガスの導入を停止する。

【０４０１】こうして、触媒ＣＶＤ法とヘテロエピタキ
シーによって、基板１０上に錫含有単結晶シリコン膜を
堆積させる。次いで、前記具体的実施例７と同様の方法
で、錫含有単結晶シリコン膜を少なくともチャンネル領
域とするＭＯＳＴＦＴの作製を行う。なお、本例では、
ソース電極およびドレイン電極形成後に、前記具体的実
施例1と同様の方法で、水蒸気アニール処理を行う。

【０４０２】（具体的実施例９）具体的な実施例９とし
て、単結晶シリコン膜をヘテロエピタキシャル成長によ
り形成して得た、デュアルゲート型単結晶シリコンＣＭ
ＯＳＴＦＴ製法の実施例について説明する。基板１０の
材質および大きさは、上記具体的実施例１と同様の基準
により選択される。デュアルゲート型単結晶シリコンＣ
ＭＯＳＴＦＴは、以下の工程で作製される。まず、基板
１０の少なくともＴＦＴ領域に、モリブデン／タンタル
合金のスパッタ膜を３００〜４００（ｎｍ）厚形成す
る。そして、汎用フォトリソグラフィ及びエッチング技
術により、２０〜４５度のテーパーエッチングを施し、
ボトムゲート電極を形成する。

【０４０３】次いで、上記具体的実施例１の第１工程〜
第３工程と同様の手順により、保護膜用の窒化シリコン
膜５０〜２００（ｎｍ）厚，ボトムゲート絶縁膜用の酸
化シリコン膜５０〜１００（ｎｍ）厚を形成する。

【０４０４】次いで、上記具体的実施例７と同様の手順
により、結晶性サファイア薄膜５〜２００（ｎｍ）厚を
形成する。次いで、上記具体的実施例７と同様の手順に
より、少なくとも錫、ゲルマニウム、鉛のいずれか一つ
以上としての錫を含有する単結晶シリコン膜０．００５
μｍ〜数μｍ（例えば、５０〜１００（ｎｍ））厚をヘ
テロエピタキシャル成長させる。

【０４０５】このようにして、シリコンは、結晶性サフ
ァイア薄膜をシード（種）としてヘテロエピタキシャル
成長し、例えば、５０〜１００（ｎｍ）厚程度の錫含有
単結晶シリコン膜として析出する。

【０４０６】こうして、触媒ＣＶＤ法とヘテロエピタキ
シーによって、基板１０上に錫含有単結晶シリコン膜を
堆積させる。その後、錫含有単結晶シリコン膜を少なく
ともチャンネル領域とするＭＯＳＴＦＴの作製を行う。
なお、本例では、トップゲート電極，ソース電極および
ドレイン電極形成後に、前記具体的実施例1と同様な方
法で、水蒸気アニール処理を行う。

【０４０７】その後、上記具体的実施例１の第５工程と
同様の手順により、トップゲート絶縁膜用の酸化シリコ
ン膜５０〜１００（ｎｍ）厚を成膜する。また、必要に
応じて窒化シリコン膜５０〜２００（ｎｍ）厚を成膜す
る。また、成膜後は、原料ガスをカットし、熱触媒体を
問題ない温度まで冷却して、キャリアガスの導入を停止
する。

【０４０８】次に、上記トップゲート絶縁膜用の酸化シ
リコン膜のソース、ドレイン領域を窓明けして、モリブ
デン／タンタル合金のスパッタ膜を全面に形成して、汎
用フォトリソグラフィ及びエッチング技術によりソー
ス、ドレインおよびトップゲート電極を形成する。

【０４０９】（具体的実施例１０）具体的な実施例１０
として、シリコン合金溶融液の液相成長法によるトップ
ゲート型ポリシリコンＣＭＯＳＴＦＴ製法の実施例を示
す。トップゲート型ポリシリコンＣＭＯＳＴＦＴを作製
するため、先ず、絶縁性の基板１０上に、次に記載のよ
うにして、少なくとも錫、ゲルマニウム、鉛のいずれか
一つ以上を含有するポリシリコン層を（析出）成長させ
る。そして、錫等の低融点金属膜を除去する。

【０４１０】なお、上記触媒ＣＶＤ法により、キャリア
ガスとしての水素ガスを供給し、また、熱触媒体５を加
熱して熱分解および触媒作用が可能な状態にしておき、
基板上に保護膜用の窒化シリコン膜及び酸化シリコン膜
を、予め形成して、その上に少なくとも錫、ゲルマニウ
ム、鉛のいずれか一つ以上を含有するポリシリコン膜を
形成するようにしてもよい。そして、上記少なくとも
錫、ゲルマニウム、鉛のいずれか一つ以上を含むポリシ
リコン膜の形成およびアイランド化の後で、ゲート絶縁
膜用の酸化シリコン膜１４を成膜する。

【０４１１】なお、本例では、触媒ＣＶＤ法によりゲー
ト絶縁膜用の酸化シリコン膜１４を形成するように構成
しているが、これに限定されるものでなく、高密度触媒
ＣＶＤ法，すなわちＥＣＲプラズマＣＶＤ等の高密度プ
ラズマＣＶＤと触媒ＣＶＤとを組み合わせた方法によ
り、ゲート絶縁膜用の酸化シリコン膜１４を形成しても
よい。

【０４１２】シリコン合金溶融液の液相成長法の第１の
例として、シリコンを含み、錫、ゲルマニウム、鉛のい
ずれか一つ以上、例えば、錫等を含有する低融点金属溶
融液を塗布し、その後冷却して析出させる技術である。
つまり、図４７で示す低歪点のガラス基板１０に、図４
８で示すように、シリコンを含み、錫、ゲルマニウム、
鉛のいずれか一つ以上、例えば、錫等を含有する低融点
金属溶融液Ｌを塗布する。このとき、シリコンの含有量
は０．０３〜０．０００５重量％、好ましくは０．０１
４〜０．００３５重量％とし、シリコンおよび錫等を含
有する低融点金属溶融液Ｌの温度は４００℃〜６５０℃
の範囲としている。塗布後、１０秒〜３０分、好ましく
は５〜１０分保持し、その後冷却する。以上のようにし
て、図４９に示すように、基板１０上に錫含有ポリシリ
コン膜（層）１３を析出形成することが可能となる。

【０４１３】シリコン合金溶融液の液相成長法の第２の
例として、シリコンを含み、錫、ゲルマニウム、鉛のい
ずれか一つ以上、例えば、錫等を含有する低融点金属溶
融液Ｌに浸漬し、引き上げ冷却させる。すなわち、図５
０で示す低歪点のガラス基板１０を、図５１で示すよう
に、シリコンを含む錫低融点金属溶融液Ｌの浴槽ＬＹに
浸漬する。このとき、シリコンの含有量は０．０３〜
０．０００５重量％、好ましくは０．０１４〜０．００
３５重量％とし、シリコンを含む錫等の低融点金属溶融
液Ｌの温度は４００℃〜６５０℃の範囲としている。浸
漬の状態は、１０秒〜３０分、好ましくは５〜１０分保
持する。その後、浴槽ＬＹから取り出し、冷却する。以
上のようにして、図５２に示すように、基板１０上に錫
含有ポリシリコン膜（層）１３を析出形成することが可
能となる。

【０４１４】シリコン合金溶融液の液相成長法の第３の
例として、シリコンを含み、錫、ゲルマニウム、鉛のい
ずれか一つ以上、例えば、錫等を含有する低融点金属膜
７１を加熱溶融し、冷却させる。つまり、図５４に示す
低歪点のガラス基板１０の上に、図５４に示すように、
シリコンを含む錫層７１を形成する。錫層７１の厚さは
概略３０μｍ程度の厚さとする。そして、４５０℃〜６
００℃程度に加熱する。これにより、シリコンを含む錫
層７１が溶融し、図５５で示すような、シリコンを含む
錫低融点金属溶融液が基板上１０に形成される。この状
態を、１０秒〜３０分、好ましくは５〜１０分保持す
る。その後、冷却する。以上のようにして、図５６で示
すような、基板１０上に錫含有ポリシリコン膜（層）１
３を析出形成することが可能となる。

【０４１５】シリコン合金溶融液の液相成長法の第４の
例として、基板１０上にアモルファスシリコン膜７２を
形成し、このアモルファスシリコン膜７２の上に、錫、
ゲルマニウム、鉛のいずれか一つ以上、例えば、錫等を
含有する低融点金属膜７１を形成し、加熱溶融及び冷却
させる。つまり、先ず、図５７で示すように、基板１０
上にアモルファスシリコン膜７２を形成する。このアモ
ルファスシリコン膜７２は前記した各種方法により形成
することができる。そして、図５８で示すように、この
アモルファスシリコン膜７２の上に、錫、ゲルマニウ
ム、鉛のいずれか一つ以上を含む膜、例えば錫膜７１を
形成する。次に、この基板１０とアモルファスシリコン
膜７２と錫膜７１を加熱する。加熱は４５０℃〜６００
℃程度に加熱する。これにより、図５９で示すように、
基板１０上に、アモルファスシリコン膜７２と錫膜７１
とが溶融して、シリコンを含む錫の低融点金属溶融液Ｌ
が生成される。この状態を、１０秒〜３０分、好ましく
は５〜１０分保持する。その後、冷却する。そして、図
６０で示すような、基板１０上に錫含有ポリシリコン膜
（層）１３を析出形成することが可能となる。

【０４１６】シリコン合金溶融液の液相成長法の第５の
例として、錫、ゲルマニウム、鉛のいずれか一つ以上、
例えば、錫等を含有する低融点金属膜の上にアモルファ
スシリコン膜を形成し、加熱溶融及び冷却させる。つま
り、この例では、上記アモルファスシリコン膜７２と、
錫、ゲルマニウム、鉛のいずれか一つ以上の例である錫
膜との形成順番を逆にした例である。つまり、図６１で
示すように、まず基板１０上に錫等の低融点金属膜７１
としての錫膜を形成する。次に、図６２で示すように、
アモルファスシリコン膜７２を形成する。そしてこの基
板１０と錫膜７１とアモルファスシリコン膜７２を加熱
する。加熱は４５０℃〜６００℃程度に加熱する。これ
により、図６３で示すように、基板１０上に、アモルフ
ァスシリコン膜と錫膜とが溶融して、シリコンを含む錫
の低融点金属溶融液Ｌが生成される。この状態を、１０
秒〜３０分、好ましくは５〜１０分保持する。その後、
冷却する。以上のようにして、図６４で示すような、基
板１０上に錫含有ポリシリコン膜（層）１３を析出形成
することが可能となる。以上のように、シリコン合金溶
融液の液相成長法として、各種の方法によって、基板１
０上に錫含有ポリシリコン膜（層）１３を析出形成する
ことが可能となる。なお、上記シリコン合金溶融液の液
相成長法の第１乃至第５の例は、水素系雰囲気中で行
い、加熱溶融時および冷却時に、酸化しないようにする
ことが必要である。

【０４１７】次に、図６５で示すように、ポリシリコン
膜（層）を成長させ、さらに、このポリシリコン膜
（層）の上の錫膜を塩酸等の酸系エッチング液で除去す
る。そして、図６６で示すように、汎用フォトリソグラ
フィおよびエッチング技術により、上記ポリシリコン層
１３をｐチャンネルＭＯＳトランジスタを形成するポリ
シリコン層１３ｐ（ｐＭＯＳＴＦＴ部）とｎチャンネル
ＭＯＳトランジスタを形成するポリシリコン層１３ｎ
（ｎＭＯＳＴＦＴ部）に分離する。そしてレーザーアニ
ール処理を行う。この領域に、図６７で示すように、ゲ
ート絶縁膜を形成する。上記基板１０の材質は、上記具
体的実施例１と同様の基準により選択される。

【０４１８】次に、第１工程〜第１３工程からなるトッ
プゲート型ポリシリコンＣＭＯＳＴＦＴの作製工程につ
いて説明する。第１工程乃至第３工程で、上記具体的実
施例1の第１工程乃至第３工程と同様の手順により、基
板１０上に、保護膜用の窒化シリコン膜１１を５０〜２
００（ｎｍ）厚，保護膜用の酸化シリコン膜１２を５０
〜１００（ｎｍ）厚として形成する。

【０４１９】さらに、第４工程では、少なくとも錫、ゲ
ルマニウム、鉛のいずれか一つ以上としての錫を含有す
るポリシリコン膜１３を厚さ４０〜６０μｍとして形成
する。この錫含有ポリシリコン膜１３は前述したシリコ
ン合金溶融液の液相成長法の第１〜第５で示した方法に
よって、析出形成する。

【０４２０】例えば、シリコンを含み、錫、ゲルマニウ
ム、鉛のいずれか一つ以上としての錫を含有する低融点
金属溶融液Ｌを形成された膜に塗布し、冷却させ、錫含
有のポリシリコン層を析出，すなわち成長させ、その上
の錫等の低融点金属膜を除去する。なお、本例では、シ
リコンを含む錫等の低融点金属溶融液Ｌを形成された膜
に塗布し、冷却させるように構成しているが、これに限
定されるものでなく、シリコンを含む錫等の低融点金属
溶融液Ｌに基板１０を浸漬し、引き上げてから冷却させ
るようにしてもよい。また、シリコンを含む錫等の低融
点金属膜を形成して加熱溶融し、冷却させる方法、アモ
ルファスシリコン膜の上に錫等の低融点金属膜を形成
し、加熱溶融及び冷却させる方法、錫等の低融点金属膜
の上にアモルファスシリコン膜を形成し、加熱溶融及び
冷却させる方法等を採用しても良い。また、この時に、
Ｎ又はＰ型不純物を適量添加してもよい。

【０４２１】また、レーザーアニール処理する場合は、
錫含有ポリシリコン膜を形成した後、シリコンイオンを
ドーピングまたはシリコンイオン注入してポリシリコン
をアモルファス化してもよい。このようにすることによ
り、グレインサイズの大きい錫含有ポリシリコン膜を得
ることができる。また、一旦結晶化した錫含有ポリシリ
コン膜をアモルファス化することにより、レーザーアニ
ール処理時に錫含有ポリシリコン膜が融け易くなり、レ
ーザーアニール処理が容易になる。次いで、錫含有ポリ
シリコン層をアイランド化する。汎用およびエッチング
技術により、上記錫含有ポリシリコン層１３をｐチャン
ネルＭＯＳトランジスタを形成するポリシリコン層１３
ｐとｎチャンネルＭＯＳトランジスタを形成するポリシ
リコン層１３ｎに分離する。

【０４２２】その後、基板１０をレーザーアニール装置
に導入し、錫含有ポリシリコン膜を、上記具体的実施例
１と同様の手順により、レーザーアニール処理する。そ
の後、第５工程として、上記具体的実施例１の第４工
程，第５工程と同様の手順により、５０〜１００（ｎ
ｍ）厚のトップゲート絶縁膜の酸化シリコン膜１４、必
要に応じて５０〜１００（ｎｍ）厚の窒化シリコン膜１
５を連続形成する。

【０４２３】そして、上記ポリシリコン層１３に所定の
処理を施して半導体膜素子を形成する。以下、半導体膜
素子としてＣＭＯＳトランジスタを形成する製造方法を
説明する。

【０４２４】図６８に示すように、ゲート絶縁膜５１上
にレジスト膜５２を例えば回転塗布法により形成する。
そしてリソグラフィー技術により、ｎチャンネルＭＯＳ
トランジスタのチャンネルを形成する領域上を開口する
開口部５３を形成してレジストマスクを形成する。すな
わち、ポリシリコン膜１３ｐ上はレジスト膜５２に被覆
されている。その後、このレジスト膜５２をマスクに用
いて、ｎチャンネルＭＯＳトランジスタのチャンネルイ
オン注入をゲート絶縁膜５１を介してポリシリコン層１
３ｎに行う。イオン注入条件としては、例えば、不純物
に二フッ化ホウ素イオン（ＢＦ_２ ⁺）を用い、打ち込み
エネルギーを２０〜３０ｋｅＶ、ドーズ量を２〜３×１
０^１２ａｔｏｍｓ／ｃｍ^２に設定する。その後、上記レ
ジスト膜５２を除去する。なお、図面ではレジスト膜５
２を除去する前の状態を示した。

【０４２５】続いて図６９に示すように、ゲート絶縁膜
５１上にレジスト膜５４を例えば回転塗布法により形成
する。そしてリソグラフィ技術により、ｐチャンネルＭ
ＯＳトランジスタのチャンネルを形成する領域上を開口
する開口部５５を形成してレジストマスクを形成する。
すなわち、ポリシリコン膜１３ｎ上はレジスト膜５４に
被覆されている。その後、このレジスト膜５４をマスク
に用いて、ｐチャンネルＭＯＳトランジスタのチャンネ
ルイオン注入をゲート絶縁膜５１を介してポリシリコン
層１３ｐに行う。イオン注入条件としては、例えば、不
純物にリンイオン（Ｐ⁺）を用い、打ち込みエネルギー
を５０〜６０ＫｅＶ、ドーズ量を２〜３×１０^１２ａｔ
ｏｍｓ／ｃｍ^２に設定する。その後、上記レジスト膜５
４を除去する。なお、図面ではレジスト膜５４を除去す
る前の状態を示した。

【０４２６】次いで図７０に示すように、例えばスパッ
タリングにより、上記ゲート絶縁膜上にゲート電極膜５
６を、例えばモリブデン（１５％）タンタル（８５％）
膜で、例えば５００（ｎｍ）厚に形成する。

【０４２７】その後、ゲート電極膜５６上にレジスト膜
５７を例えば回転塗布法により形成する。そして、リソ
グラフィー技術により、ゲート電極が形成される領域上
にレジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレ
ジスト膜５７をマスクに用いてドライエッチング技術に
より、ゲート電極膜５６をパターニングする。その結
果、図７１に示すように、各ポリシリコン層１３（１３
ｐ，１３ｎ）上にゲート絶縁膜５１を介してゲート電極
５８（５８ｐ，５８ｎ）を形成する。その後、上記レジ
スト膜５７ｐ，５７ｎを除去する。なお、図面ではレジ
スト膜５７ｐ，５７ｎを除去する前の状態を示した。

【０４２８】次に図７２に示すように、ゲート電極５
８、ゲート絶縁膜５１等を覆う状態にレジスト膜５９を
例えば回転塗布法により形成する。そしてリソグラフィ
技術により、ｐチャンネルＭＯＳトランジスタのチャン
ネルを形成する領域上を開口する開口部６０を形成して
レジストマスクを形成する。すなわち、ポリシリコン層
１３ｎ上はレジスト膜５９に被覆されている。その後、
このレジスト膜５９およびゲート電極５８ｐをマスクに
用いて、ｐチャンネルＭＯＳトランジスタのソース、ド
レインイオン注入をゲート絶縁膜５１を介してポリシリ
コン層１３ｐに行う。イオン注入条件としては、例え
ば、不純物にボロンイオン（Ｂ^＋）を用い、打ち込みエ
ネルギーを２０〜３０ｋｅＶ、ドーズ量を５×１０^１５
ａｔｏｍｓ／ｃｍ^２に設定する。その後、上記レジスト
膜５９を除去する。なお、図ではレジスト膜５９を除去
する前の状態を示した。

【０４２９】次に図７３に示すように、ゲート電極５
８、ゲート絶縁膜５１等を覆う状態にレジスト膜６１を
例えば回転塗布法により形成する。そしてリソグラフィ
技術により、ｎチャンネルＭＯＳトランジスタのチャン
ネルを形成する領域上を開口する開口部６２を形成して
レジストマスクを形成する。すなわち、ポリシリコン層
１３ｐ上はレジスト膜６１に被覆されている。その後、
このレジスト膜６１およびゲート電極５８ｎをマスクに
用いて、ｎチャンネルＭＯＳトランジスタのソース、ド
レインイオン注入をポリシリコン層１３ｎに行う。イオ
ン注入条件としては、例えば、不純物にヒ素イオン（Ａ
ｓ^＋）を用い、打ち込みエネルギーを７０〜８０ｋｅ
Ｖ、ドーズ量を５×１０^１５ａｔｏｍｓ／ｃｍ^２に設定
する。その後、上記レジスト膜６１を除去する。なお、
図面ではレジスト膜６１を除去する前の状態を示した。

【０４３０】その後図７４に示すように、チャンネル、
ソース、ドレインの活性化アニーリングを、例えば１０
００℃、２０〜３０秒間のランプ加熱により行い、上記
ゲート電極５８ｐの一方側のポリシリコン層１３ｐにド
レイン領域６３ｐを形成して、ｐチャンネルＭＯＳトラ
ンジスタ５０ｐが完成する。それとともに、上記ゲート
電極５８ｎの一方側のポリシリコン層１３ｎにドレイン
領域６３ｎを形成して、ｎチャンネルＭＯＳトランジス
タ５０ｎが完成する。そしてゲート電極５８ｎ下でかつ
ソース領域６２ｎとドレイン領域６３ｎとの間のポリシ
リコン層１３ｎがｎチャンネルＭＯＳトランジスタ５０
ｎのチャンネル領域になり、ゲート電極５８ｐ下でかつ
ソース領域６２ｐとドレイン領域６３ｐとの間のポリシ
リコン層１３ｐがｐチャンネルＭＯＳトランジスタ５０
ｐのチャンネル領域になる。

【０４３１】その後、図７５に示すように、例えばＣＶ
Ｄ法により、上記ｎチャンネルＭＯＳトランジスタ５０
ｎ、ｐチャンネルＭＯＳトランジスタ５０ｐ等を覆う状
態に、酸化シリコン膜６４を例えば２００（ｎｍ）厚に
成膜し、さらにリンシリケートガラス（ＰＳＧ）膜６５
を例えば５００（ｎｍ）厚に成膜して、層間絶縁膜を形
成する。上記ＰＳＧはリン濃度の例えば３．５ｗ％〜
４．０ｗ％として形成される。

【０４３２】次いで層間絶縁膜上にレジスト膜を例えば
回転塗布法により成膜した後、リソグラフィー技術によ
り、電極を形成する所定の領域上に開口部を形成してレ
ジストマスクを形成する。その後、このレジスト膜をマ
スクに用いて、層間絶縁膜をエッチングし、接続孔を形
成する。そして上記レジストマスクを除去した後、例え
ばスパッタリングにより、上記接続孔の内部を含む上記
層間絶縁膜上に電極形成膜を例えば１％シリコン入りア
ルミニウムを例えば１．０μｍの厚さに堆積して形成す
る。このスパッタリング時の基板温度は例えば１５０℃
に設定した。

【０４３３】次に、上記電極形成膜上にレジスト膜を例
えば回転塗布法により成膜した後、リソグラフィー技術
により、上記レジスト膜をパターニングして、電極を形
成する所定の領域上にレジスト膜を残す。そしてこのレ
ジスト膜をマスクに用いて、電極形成膜をエッチングし
た後上記レジストマスクを除去し、図７６に示すソース
又はドレイン電極Ｓ又はＤとゲートコンタクト又は配線
Ｇを形成する。このようにして、ＣＭＯＳトランジスタ
５０が完成する。

【０４３４】その後、前記具体的実施例1と同様な方法
で、水蒸気アニール処理を行う。本例では、第４工程の
後のレーザーアニール工程と、この水蒸気アニール工程
およびプラズマクリーニング工程（またはスパッタクリ
ーニング工程）との双方を備えるように構成している
が、これら双方の工程のうち一方の工程のみを備えるよ
うに構成しても良い。また、電極形成前にレーザーアニ
ール工程と水蒸気アニール工程を行う場合には、電極形
成後のプラズマまたはスパッタクリーニング工程を行う
必要はない。また、レーザーアニール処理工程は、トッ
プゲート絶縁膜用の酸化シリコン膜を成膜した後で行っ
ても良い。

【０４３５】上記薄膜半導体装置の製造方法に係る実施
の形態では、前記説明したポリシリコン層の製造方法を
用いて基板１０上にポリシリコン層１３を形成している
ことから、基板１０に低歪点ガラスを用いて、その上に
上記説明したポリシリコン層１３を得ることができる。
そして、そのポリシリコン層１３に所定の処理を施して
半導体膜素子としてｎチャンネルＭＯＳトランジスタ５
０ｎとｐチャンネルＭＯＳトランジスタ５０ｐとを形成
してＣＭＯＳトランジスタ５０が完成されることから、
そのＣＭＯＳトランジスタ５０は、触媒ＣＶＤ法等によ
り成膜したポリシリコン層に形成したものと同様の性能
が得られる。

【０４３６】（具体的実施例１１）さらに、具体的な実
施例１１として、シリコン合金溶融液の液相成長法によ
るボトムゲート型ポリシリコンＣＭＯＳＴＦＴ製法の実
施例について説明する。本例では、ポリシリコン膜以外
の薄膜を、触媒ＣＶＤ法により形成するように構成して
いるが、これに限定されるものでなく、高密度触媒ＣＶ
Ｄ法により、薄膜を形成してもよい。また、プラズマＣ
ＶＤ，高密度プラズマＣＶＤ，減圧ＣＶＤ，常圧ＣＶ
Ｄ，スパッタリング，触媒スパッタリングも本例に適用
可能である。基板１０の材質，大きさは、上記具体的実
施例１と同様の基準により選択される。

【０４３７】上記ボトムゲート型ポリシリコンＣＭＯＳ
ＴＦＴの作製工程について説明する。まず、基板１０の
少なくともＴＦＴ領域に、モリブデン／タンタル合金の
スパッタ膜３００〜４００（ｎｍ）厚を形成する。そし
て汎用フォトリソグラフィ及びエッチング技術により、
２０〜４５度のテーパーエッチングを施し、ボトムゲー
ト電極を形成する。

【０４３８】次に、上記具体的実施例１の第１工程乃至
第３工程と同様の手順により、基板１０上に、保護膜用
の窒化シリコン膜５０〜２００（ｎｍ）厚，ボトムゲー
ト絶縁膜用の酸化シリコン膜５０〜１００（ｎｍ）厚を
形成する。

【０４３９】次いで、少なくとも錫、ゲルマニウム、鉛
のいずれか一つ以上としての錫を含有するポリシリコン
膜１３を、上記具体的実施例１０の第４工程と同様の手
順により形成する。

【０４４０】また、レーザーアニール処理する場合は、
錫含有ポリシリコン膜を形成した後、前述のように、シ
リコンイオンをドーピングまたはシリコンイオンを注入
してポリシリコンをアモルファス化してもよい。このよ
うにすることにより、結晶成長のシード（種）が得ら
れ、グレインサイズがさらに大きいポリシリコン膜を得
ることができる。また、一旦結晶化したポリシリコン膜
をアモルファス化することにより、レーザー光のエネル
ギー吸収が高められ、レーザーアニール処理時にポリシ
リコン膜が融け易くなり、レーザーアニール処理が容易
になる。

【０４４１】その後、基板１０をレーザーアニール装置
に導入し、錫含有ポリシリコン膜を、上記具体的実施例
１と同様の手順により、レーザーアニール処理する。本
例では、エキシマレーザーアニール処理を、形成された
薄膜の表面側から短波長パルスレーザ光を照射すること
によって行う。次いで、上記具体的実施例１０と同様の
手順により錫含有ポリシリコン層をアイランド化する。
その後、具体的実施例１の第５工程と同様の手順によ
り、保護膜用の酸化シリコン膜を成膜する。こうして、
絶縁基板１０上に４０〜６０（ｎｍ）厚の錫含有ポリシ
リコン層を成膜する。

【０４４２】次いで、前記具体的実施例１０と同様な方
法で、ポリシリコン層を少なくともチャンネル領域とす
るＭＯＳＴＦＴの作製を行う。なお、本例では、ソース
電極およびドレイン電極形成後に、前記具体的実施例1
と同様な方法で、水蒸気アニール処理を行う。本例で
は、レーザーアニール工程と、この水蒸気アニール工程
およびプラズマクリーニング工程（またはスパッタクリ
ーニング工程）との双方を備えるように構成している
が、これら双方の工程のうち一方の工程のみを備えるよ
うに構成しても良い。また、電極形成前にレーザーアニ
ール工程と水蒸気アニール工程を行う場合には、電極形
成後のプラズマまたはスパッタクリーニング工程を行う
必要はない。

【０４４３】（具体的実施例１２）具体的な実施例１２
として、シリコン合金溶融液の液相成長法によるデュア
ルゲート型ポリシリコンＣＭＯＳＴＦＴ製法の実施例に
ついて説明する。本例では、触媒ＣＶＤ法により錫含有
ポリシリコン以外の薄膜を形成するように構成している
が、これに限定されるものでなく、高密度触媒ＣＶＤ法
により、薄膜を形成してもよい。また、プラズマＣＶ
Ｄ，高密度プラズマＣＶＤ，減圧ＣＶＤ，常圧ＣＶＤ，
スパッタリング，触媒スパッタリングも本例に適用可能
である。基板１０の材質，大きさは、上記具体的実施例
１と同様の基準により選択される。

【０４４４】デュアルゲート型ポリシリコンＣＭＯＳＴ
ＦＴの作製工程について説明する。まず、基板１０の少
なくともＴＦＴ領域に、モリブデン／タンタル合金のス
パッタ膜３００〜４００（ｎｍ）厚を形成する。そして
汎用フォトリソグラフィ及びエッチング技術により、２
０〜４５度のテーパーエッチングを施し、ボトムゲート
電極を形成する。

【０４４５】次いで、上記具体的実施例１の第１工程乃
至第３工程と同様の手順により、基板１０上に、保護膜
用の窒化シリコン膜５０〜２００（ｎｍ）厚，ボトムゲ
ート絶縁膜用の酸化シリコン膜５０〜１００（ｎｍ）厚
を形成する。次いで、少なくとも錫、ゲルマニウム、鉛
のいずれか一つ以上としての錫を含有するポリシリコン
膜１３を４０〜６０（ｎｍ）厚として、上記具体的実施
例１０の第４工程と同様の手順により形成する。

【０４４６】その後、基板１０をレーザーアニール装置
に導入し、錫含有ポリシリコン膜を、上記具体的実施例
１と同様の手順により、レーザーアニール処理する。次
いで、上記具体的実施例１０と同様の手順によりポリシ
リコン層をアイランド化する。

【０４４７】次に、具体的実施例１の第５工程と同様の
手順により、トップゲート絶縁膜用の５０〜１００（ｎ
ｍ）厚の酸化シリコン膜１４，必要に応じて５０〜１０
０（ｎｍ）厚の窒化シリコン膜１５を連続形成する。

【０４４８】次いで、前記具体的実施例３と同様な方法
で、ポリシリコン層を少なくともチャンネル領域とする
ＭＯＳＴＦＴの作製を行う。なお、本例では、トップゲ
ート、ソース電極およびドレイン電極形成後に、前記具
体的実施例1と同様な方法で、水蒸気アニール処理を行
う。本例では、レーザーアニール工程と、水蒸気アニー
ル工程およびプラズマクリーニング工程（またはスパッ
タクリーニング工程）との双方を備えるように構成して
いるが、これら双方の工程のうち一方の工程のみを備え
るように構成しても良い。また、電極形成前にレーザー
アニール工程と水蒸気アニール工程を行う場合には、電
極形成後のプラズマまたはスパッタクリーニング工程を
行う必要はない。

【０４４９】（具体的実施例１３）具体的な実施例１３
として、触媒スパッタリングによるトップゲート型ポリ
シリコンＣＭＯＳＴＦＴ製法の実施例を示す。本例は、
ターゲット４と基板１０との間に熱触媒体５を配置する
場合である。なお、熱触媒体５を配置しない場合には、
汎用のスパッタリングとなる。この汎用スパッタリング
を、本例と同様の条件で行った場合には、少なくとも
錫、ゲルマニウム、鉛のいずれか一つ以上としての錫を
含有するポリシリコン膜の代わりに、少なくとも錫、ゲ
ルマニウム、鉛のいずれか一つ以上としての錫を含有す
るアモルファスシリコン膜が形成される。本例では、少
なくとも錫、ゲルマニウム、鉛のいずれか一つ以上とし
ての錫を含有するポリシリコン膜、酸化シリコン膜、窒
化シリコン膜を、マルチチャンバの触媒ＤＣスパッタリ
ング装置による本発明の半導体膜形成方法で成膜する。
基板１０として、歪点が約４７０〜６７０℃、厚さ５０
μｍ〜数ｍｍのほうけい酸ガラス，アルミノけい酸ガラ
スを用いる。

【０４５０】本例では、チャンバＡ乃至チャンバＣを備
えたマルチチャンバからなる薄膜形成装置を用い、図３
に示す上記実施例１で説明した手順により、図１６に示
すように、保護膜用の窒化シリコン膜１１（５０〜２０
０（ｎｍ）厚）および酸化シリコン膜１２（５０〜１０
０（ｎｍ）厚），少なくとも錫、ゲルマニウム、鉛のい
ずれか一つ以上としての錫を含有するポリシリコン膜１
３（４０〜６０（ｎｍ）厚）を成膜する。本例でも、上
記実施例１と同様に、窒化シリコン膜１１，酸化シリコ
ン膜１２，酸化シリコン膜１４を成膜する場合のターゲ
ット４として、シリコンからなるターゲットを、錫含有
ポリシリコン膜１３を成膜する場合のターゲット４とし
て、錫含有シリコンからなるターゲットを用いる。

【０４５１】錫含有ポリシリコン膜１３が形成された
ら、触媒スパッタリング装置から基板１０を取り出し、
形成した錫含有ポリシリコン膜を、触媒スパッタリング
装置とは異なる不図示のレーザーアニール装置中で、エ
キシマレーザーアニール処理する。このエキシマレーザ
ーアニール処理は、上記具体的実施例１と同様の手順に
より行う。

【０４５２】その後、レーザーアニール装置から基板１
０を取り出し、再び基板１０を触媒スパッタリング装置
内に設置する。その後、ゲート絶縁膜用の酸化シリコン
膜１４（５０〜１００（ｎｍ）厚）を成膜する。以上の
工程により、図１６に示す薄膜層が形成される。

【０４５３】次いで、上記錫含有ポリシリコン層を少な
くともチャンネル領域とするＭＯＳＴＦＴの作製を行
う。このＭＯＳＴＦＴの作成は、上記具体的実施例１の
第１２工程の酸化シリコン膜１９および窒化シリコン膜
２１の成膜を触媒スパッタリング法で行う点を除いて
は、上記具体的実施例１の第６工程乃至第１３工程と同
様の手順による。この手順により、図２４に示すソース
又はドレイン電極Ｓ又はＤとゲート取出し電極又は配線
Ｇを形成した後には、上記具体的実施例１と同様の手順
により、水蒸気アニール工程及びプラズマクリーニング
工程（またはスパッタクリーニング工程）を行う。フォ
ーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１時間シンタ
ー処理してオーミックコンタクトと表面準位を改善し、
各ＭＯＳＴＦＴを完成する。

【０４５４】本例では、レーザーアニール工程と、この
水蒸気アニール工程およびプラズマクリーニング工程
（またはスパッタクリーニング工程）との双方を備える
ように構成しているが、レーザーアニール工程を備える
が水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えないように
構成しても良い。また、レーザーアニール工程を備えず
に、水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えるように構
成しても良い。また、レーザーアニール工程と水蒸気ア
ニール工程とを電極形成前に行う場合には、電極が水蒸
気によって腐食されないため、電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０４５５】（具体的実施例１４）さらに、具体的な実
施例１４として、触媒スパッタリングによるボトムゲー
ト型ポリシリコンＣＭＯＳＴＦＴ製法の実施例について
説明する。本例は、ターゲット４と基板１０との間に熱
触媒体５を配置する場合である。なお、熱触媒体５を配
置しない場合には、汎用のスパッタリングとなる。本例
では、少なくとも錫、ゲルマニウム、鉛のいずれか一つ
以上としての錫を含有するポリシリコン膜、酸化シリコ
ン膜、窒化シリコン膜を、マルチチャンバの触媒ＤＣス
パッタリング装置による本発明の半導体膜形成方法で成
膜する。基板１０は、上記具体的実施例１３と同様の基
板を用いる。

【０４５６】まず、スパッタリングにより、モリブデン
／タンタルからなる合金ターゲット４を用いて、基板の
少なくともＴＦＴ形成領域に、耐熱性の高いモリブデン
／タンタル合金のスパッタ膜３００〜４００（ｎｍ）厚
を形成し、ボトムゲート電極を形成する。ボトムゲート
電極には、汎用フォトリソグラフイ及びエッチング技術
により、２０〜４５度のテーパーエッチングを施す。

【０４５７】次に、チャンバＡ乃至チャンバＣを備えた
マルチチャンバからなる薄膜形成装置を用い、図３に示
す上記実施例１で説明した手順により、保護膜用の窒化
シリコン膜５０〜２００（ｎｍ）厚およびゲート絶縁膜
用の酸化シリコン膜５０〜１００（ｎｍ）厚，少なくと
も錫、ゲルマニウム、鉛のいずれか一つ以上としての錫
を含有するポリシリコン膜４０〜６０（ｎｍ）厚を成膜
する。なお、本例でも、上記実施例１と同様に、窒化シ
リコン膜，酸化シリコン膜を成膜する場合のターゲット
４として、シリコンからなるターゲットを、錫含有ポリ
シリコン膜を成膜する場合のターゲット４として、錫含
有シリコンからなるターゲットを用いる。

【０４５８】その後、形成された錫含有ポリシリコン膜
を、不図示のレーザーアニール装置中で、エキシマレー
ザーアニール処理する。このエキシマレーザーアニール
処理は、短波長パルスレーザ光を形成された薄膜の表面
側から照射する点を除いては、上記具体的実施例１と同
様の手順により行う。

【０４５９】その後、レーザーアニール装置から基板１
０を取り出し、触媒スパッタリングによりポリシリコン
膜上に、保護膜用の酸化シリコン膜５０〜１００（ｎ
ｍ）厚を成膜する。なお、この保護膜用の酸化シリコン
膜は、ポリシリコン膜と連続形成し、その後にレーザー
アニール処理してもよい。

【０４６０】こうして、絶縁基板１０上に４０〜６０
（ｎｍ）厚の大粒径ポリシリコン層を成膜する。次い
で、前記具体的実施例１３と同様の方法で、このポリシ
リコン層を少なくともチャンネル領域とするＭＯＳＴＦ
Ｔの作製を行う。

【０４６１】電極形成後、上記具体的実施例１と同様の
手順により、水蒸気アニール工程及び電極のプラズマク
リーニング工程（またはスパッタクリーニング工程）を
行う。フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１
時間シンター処理してオーミックコンタクトと表面準位
を改善し、各ＭＯＳＴＦＴを完成する。

【０４６２】本例では、レーザーアニール工程と、この
水蒸気アニール工程およびプラズマクリーニング工程
（またはスパッタクリーニング工程）との双方を備える
ように構成しているが、レーザーアニール工程を備える
が水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えないように
構成しても良い。また、レーザーアニール工程を備えず
に、水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えるように構
成しても良い。また、レーザーアニール工程と水蒸気ア
ニール工程とを電極形成前に行う場合には、電極が水蒸
気によって腐食されないため、電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０４６３】（具体的実施例１５）具体的な実施例１５
として、触媒スパッタリングによるデュアルゲート型ポ
リシリコンＣＭＯＳＴＦＴ製法の実施例について説明す
る。本例は、ターゲット４と基板１０との間に熱触媒体
５を配置する場合である。なお、熱触媒体５を配置しな
い場合には、汎用のスパッタリングとなる。本例では、
少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上と
しての錫を含有するポリシリコン膜、酸化シリコン膜、
窒化シリコン膜を、マルチチャンバの触媒ＤＣスパッタ
リング装置による本発明の半導体膜形成方法で成膜す
る。

【０４６４】まず、基板上の少なくともＴＦＴ作製領域
に、耐熱性の高いモリブデン／タンタル合金のスパッタ
膜を３００〜４００（ｎｍ）厚程度形成し、ボトムゲー
ト電極を形成する。ボトムゲート電極には、汎用フォト
リソグラフイ及びエッチング技術により、２０〜４５度
のテーパーエッチングを施す。

【０４６５】次に、触媒スパッタリングにより、チャン
バＡ乃至チャンバＣを備えたマルチチャンバからなる薄
膜形成装置を用い、図３に示す上記実施例１で説明した
手順により、図１６に示すように、保護膜用の窒化シリ
コン膜５０〜２００（ｎｍ）厚およびボトムゲート絶縁
膜用の酸化シリコン膜５０〜１００（ｎｍ）厚，少なく
とも錫、ゲルマニウム、鉛のいずれか一つ以上としての
錫を含有するポリシリコン膜４０〜６０（ｎｍ）厚を成
膜する。本例でも、上記実施例１と同様に、窒化シリコ
ン膜１１，酸化シリコン膜１２，酸化シリコン膜１４を
成膜する場合のターゲット４として、シリコンからなる
ターゲットを、錫含有ポリシリコン膜１３を成膜する場
合のターゲット４として、錫含有シリコンからなるター
ゲットを用いる。

【０４６６】その後、形成されたポリシリコン膜を、不
図示のレーザーアニール装置中で、エキシマレーザーア
ニール処理する。このエキシマレーザーアニール処理
は、上記具体的実施例１と同様の手順により行う。

【０４６７】その後、レーザーアニール装置から基板１
０を取り出し、トップゲート絶縁膜用の酸化シリコン膜
５０〜１００（ｎｍ）厚を成膜する。なお、錫含有ポリ
シリコン膜と、トップゲート絶縁膜用の酸化シリコン膜
とを連続成膜し、その後にレーザーアニール処理するよ
うにしてもよい。次いで、前記具体的実施例１と同様な
方法で、ポリシリコン層を少なくともチャンネル領域と
するＭＯＳＴＦＴの作製を行う。

【０４６８】電極形成後、上記具体的実施例１と同様の
手順により、水蒸気アニール工程及び電極のプラズマク
リーニング工程（またはスパッタクリーニング工程）を
行う。フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃１ｈ
でシンター処理してオーミックコンタクトと表面準位を
改善し、各ＭＯＳＴＦＴを完成する。

【０４６９】本例では、レーザーアニール工程と、この
水蒸気アニール工程およびプラズマクリーニング工程
（またはスパッタクリーニング工程）との双方を備える
ように構成しているが、レーザーアニール工程を備える
が水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えないように
構成しても良い。また、レーザーアニール工程を備えず
に、水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えるように構
成しても良い。また、レーザーアニール工程と水蒸気ア
ニール工程とを電極形成前に行う場合には、電極が水蒸
気によって腐食されないため、電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０４７０】

【発明の効果】本発明では、少なくとも錫、ゲルマニウ
ム、鉛のいずれか一つ以上を含有する半導体膜を形成す
ることから、得られた単結晶シリコン層またはポリシリ
コン層中に錫、ゲルマニウム、鉛を混入しても、これら
は周期律表第四族の元素であるためシリコン層中でキャ
リアにならず、そのためシリコン層は高抵抗なものとな
る。よって、イオンドーピング（注入）等によるＴＦＴ
のＶ_ｔｈ調整や抵抗値調整が容易になり、高性能な回路
構成が可能になる。また、シリコン層中に適量含有され
る錫、ゲルマニウム、鉛は結晶欠落を電気的に不活性に
するため、得られたシリコン層は接合リークが低減さ
れ、電子／正孔移動度が高められたものとなる。また、
結晶粒界に存在する結晶不整を低減し、膜のストレスを
低減するので、電子／正孔移動度が高くなり、トランジ
スタ特性が向上する。

【０４７１】本発明では、少なくとも錫、ゲルマニウ
ム、鉛のいずれか一つ以上を含有する半導体膜をレーザ
ーでアニール処理するように構成しているので、半導体
膜の極表面のみが瞬時に熱せられ、基板への熱の影響が
及びにくくなり、基板の変形を起こすことなく、アモル
ファスシリコンまたは微結晶シリコンまたはポリシリコ
ン薄膜を結晶化でき、又不純物の活性化もでき、例えば
移動度の大きい大粒径ポリシリコン薄膜に変えることが
できる。しかも、この結晶化、活性化は基板全体を高温
にすることなく、低温で行うことができる。また、薄膜
半導体装置の性能を向上し、かつ製造を容易にするもの
である。また、ポリシリコン膜が少なくとも錫、ゲルマ
ニウム、鉛のいずれか一つ以上を含有するため、その結
晶粒界に存在する結晶不整を低減し、膜のストレスを低
減するので、高い移動度の大粒径ポリシリコン膜を得る
ことができる。

【０４７２】また、本発明によれば、水蒸気を含む低圧
高温または高圧高温雰囲気内におけるアニールを行うた
め、４００℃以下の低温の加熱処理であっても効果的
に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以
上を含有する半導体と絶縁膜との界面準位の改善と、絶
縁膜の改質をはかることができる。

【０４７３】また、絶縁膜の改質，すなわち絶縁膜中の
水およびＯＨ基を低減することによって、ゲート絶縁膜
または少なくとも錫、ゲルマニウム、鉛のいずれか一つ
以上を含有する半導体膜の、ホットエレクトロン劣化を
抑制する効果を得ることができる。

【０４７４】更に、ゲート絶縁膜中の欠陥や不純物に起
因する静電荷を中性化し、負に寄ったフラットバンド電
圧を０Ｖ側に近づけることができることから、ｎチャネ
ルＭＩＳトランジスタにおけるディプリーション型への
移行を回避してエンハンスメント型とし、ｐチャネルＭ
ＩＳトランジスタにおいてはしきい値電圧Ｖ_thの増大化
を回避して確実な動作を行わしめることができるので、
両導電型チャネルのＭＩＳトランジスタによるＣＭＯＳ
等の集積回路化を容易に行うことができる。

【０４７５】また、同一半導体基板における素子特性の
ばらつきを小さくすることができ、回路の集積化が容易
となる。また、少なくとも錫、ゲルマニウム、鉛のいず
れか一つ以上を含有する半導体膜と絶縁膜の界面特性の
向上、すなわちスレッショホールド値を下げ、オン電流
を増大させ、オフ電流を低下させ、しきい値電圧Ｖ_thを
低下させる効果を奏することができるものであり、集積
回路の高速動作化が実現できるものである。

【０４７６】また、電極形成後の水蒸気アニール処理後
に、少なくとも電極表面をスパッタクリーニング又はプ
ラズマクリーニングしてその酸化膜及び水酸化膜を除去
するので、外部取り出し（金線ボンディング、無電解Ｎ
ｉ／Ａｕメッキ＋半田バンプ）の電気／機械的コンタク
トが改善され、特性、品質及び信頼性が向上する。

【０４７７】また、本発明によれば、コントロールファ
クターとしての触媒体の種類及び温度、基板加熱温度、
気相成膜条件、原料ガスの種類、添加するＮ又はＰ型不
純物濃度等を変更することにより、広範囲のＮ又はＰ型
不純物濃度の少なくとも錫、ゲルマニウム、鉛のいずれ
か一つ以上を含有する半導体膜が容易に得られるので、
高移動度でＶ_th調整が容易で、低抵抗での高速動作が可
能である。また、基板温度の更なる低温化が実現し、安
価で大型化が容易な低歪点ガラスや耐熱性樹脂基板等を
採用でき、コストダウンが出来る。

【０４７８】また、本発明では、触媒ＣＶＤ、高密度プ
ラズマＣＶＤ、高密度触媒ＣＶＤ法等を用いて基板に薄
膜を形成するときに、活性化水素イオンＨ^＊を常時発生
させ、基板表面が常にクリーニングされるように構成さ
れているので、ゲート絶縁膜の酸化シリコン膜と少なく
とも錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
るポリシリコン膜の界面にアモルファスシリコンの遷移
層が形成されず、高品質な薄膜層を形成することが可能
となる。また、少なくともゲート絶縁膜との界面付近の
ポリシリコン膜中の酸素濃度を低減でき、例えば１×１
０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１
８ａｔｏｍｓ／ｃｍ^３以下にできるので、高移動度のポ
リシリコン膜を形成することが可能となる。

【０４７９】また、成膜する前に活性化水素イオンＨ^＊
で基板表面を常時クリーニングして、表面改質処理する
ので、基板表面の水や酸素等の分子付着が除去されて界
面準位が低減し、それぞれの膜間のストレスが低く、高
品質の成膜（窒化シリコン膜、酸化シリコン膜、少なく
とも錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
るポリシリコン膜等）とすることが可能となる。特にゲ
ート絶縁膜とシリコン膜を連続的に成膜する際に、活性
化水素イオンＨ^＊にさらす処理を有すると、水素アニー
ル効果により、界面準位密度の低い半導体−絶縁体接合
構造の高品質半導体装置を製造することが可能となる。

【０４８０】このために、トップゲート型のみならず、
ボトムゲート型、デュアルゲート型ＴＦＴでも、高い電
子／正孔移動度の少なくとも錫、ゲルマニウム、鉛のい
ずれか一つ以上を含有するポリシリコン膜及び単結晶シ
リコン膜が得られる。したがって、この高性能のポリシ
リコン膜又は単結晶シリコン膜を使用したダイオード，
容量，抵抗，光電変換素子，発光素子，受光素子等の半
導体膜素子、半導体装置、電気光学装置等の製造が可能
となる。

【０４８１】高密度プラズマＣＶＤ、プラズマＣＶＤ、
触媒ＣＶＤ法等により連続成膜するときに、同一チャン
バ内でそれぞれの成膜用原料ガスを徐々に減少させた
り、増加させたりすることにより傾斜接合の膜にするこ
とが可能であるので、それぞれの膜間のストレスが低減
し、高品質の絶縁体−半導体接合の半導体装置等の製造
が可能となる。

【０４８２】また、少なくとも錫、ゲルマニウム、鉛の
いずれか一つ以上を含有する半導体膜と絶縁膜を真空容
器中の異なるチャンバ内で成膜する場合は、コンタミ防
止とそれぞれの膜間のストレス低減を図ることができ、
高品質のポリシリコン半導体装置等の製造が可能とな
る。

【０４８３】さらに、本発明では、真空容器内の異なる
室内で、少なくとも錫、ゲルマニウム、鉛のいずれか一
つ以上を含有する半導体膜および絶縁膜形成とレーザー
アニール処理と水蒸気アニール処理とを行うことによ
り、連続的に半導体膜形成とレーザーアニール処理と水
蒸気アニール処理を行うことが可能となる。さらに、こ
れにより、コンタミネーション防止と作業性向上を図る
ことができ、高性能、高品質で安価なポリシリコン半導
体装置等の製造が可能となる。

【図面の簡単な説明】

【図１】本発明の薄膜形成方法に使用する装置の一例を
示す説明図である。

【図２】本発明に係るスパッタリング装置の一例を示す
説明図である。

【図３】チャンバへのガス導入形態を示すグラフ図であ
る。

【図４】チャンバへのガス導入形態を示すグラフ図であ
る。

【図５】チャンバへのガス導入形態を示すグラフ図であ
る。

【図６】チャンバへのガス導入形態を示すグラフ図であ
る。

【図７】チャンバへのガス導入形態を示すグラフ図であ
る。

【図８】チャンバへのガス導入形態を示すグラフ図であ
る。

【図９】チャンバへのガス導入形態を示すグラフ図であ
る。

【図１０】ガスの供給方法の一例を示す説明図である。

【図１１】チャンバ内への水蒸気の供給方法の一例を示
す説明図である。

【図１２】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１３】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１４】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１５】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図１７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図１８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図１９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４５】本発明の薄膜形成方法に使用するスパッタリ
ング装置の一例を示す説明図である。

【図４６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図５８】本発明の薄膜形成方法に使用するスパッタリ
ング装置の一例を示す説明図である。

【図５９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図６９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図７０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図７１】本発明の薄膜形成方法に使用するスパッタリ
ング装置の一例を示す説明図である。

【図７２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図７３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図７４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図７５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図７６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【符号の説明】

１ 成膜装置 Ａ，Ｂ，Ｃ チャンバ １ａ 排気系 ２ サセプタ ２ａ 上面 ２ｂ ヒータ ２ｃ ヒータ電源 ３ ガス導入系 ３ａ ガスシャワーヘッド ３ｂ シャワーヘッドホルダー ３ｃ 手動バルブ ３ｄ 自動バルブ ３ｅ 三方弁 ４ ターゲット ５ 熱触媒体 ５ａ 加熱手段 ５ｂ 熱触媒体ホルダー ６ レール ８ａ 反応ガス供給ボックス ８ｂ ベルト ９ ＤＣ電極 ９ａ ＤＣ電源 １０ 基板 １０ａ 段差 １１，１５，２１，２９ 窒化シリコン膜 １２，１４，１９，２３，２７ 酸化シリコン膜 １３，１３ｎ，１３ｐ ポリシリコン膜 １６，２４ モリブデン／タンタル合金膜 １７，２５ ゲート電極 ２０，２８ リンシリケートガラス（ＰＳＧ）膜 ２２ 単結晶シリコン膜 ３０ 直流電源 ３１ 水蒸気アニールチャンバ ３２ サセプタ ３３ ガス供給系 ３４ 圧力計 ３５ 水の収容部 ３６ 恒温槽 ３７ 連結管 ３８ キャリアガス供給口 ４１ ロード・ロック室 ４２ セパレーション室 ４３ 成膜室 ４４ レーザーアニール室 ４５ 水蒸気アニール室 ４６ 半導体膜成膜室 ４７ 絶縁膜成膜室 ５０ サファイア薄膜 ５０ｎ ｎチャンネルＭＯＳトランジスタ ５０ｐ ｐチャンネルＭＯＳトランジスタ ５１ ゲート絶縁膜 ５２ レジスト膜 ５３，５５，６２ 開口部 ５６ ゲート電極膜 ５８，５８ｎ，５８ｐ ゲート電極 ５２，５４，５７，５９，６１ レジスト膜 ６３ｎ，６３ｐ ドレイン領域 ６４ 酸化シリコン膜 ６５ リンシリケートガラス（ＰＳＧ）膜 ７１ 錫等の低融点金属膜 ７２ ポリシリコン膜 １０７ 錫含有多結晶シリコン層 １０９ フォトレジスト １１０ Ｐ型不純物イオン（例えばＢ^＋） １１１ Ｐ型化したシリコン層 １１２，１１６，１１８，１２２ フォトレジスト １１４ Ｐ型を補償したシリコン層１１４ １１５ リンドープドポリシリコン層１１５ １１７ 酸化膜１１７ １１９ Ａｓ^＋イオン１１９ １２０ Ｎ^＋型ソース領域１２０ １２１ ドレイン領域 １２４ Ｐ^＋型ソース領域 １２５ ドレイン領域 １２６ 酸化シリコン膜 １２７ ＳｉＮ膜 １２８ ボロン及びリンドープドシリケートガラス（Ｂ
ＰＳＧ）膜 １２９ ソース又はドレイン電極（Ｓ又はＤ） １３０ ゲート取出し電極又は配線（Ｇ） Ｌ 低融点金属溶融液 ＬＹ 槽

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８Ａ ５Ｆ１１０ 21/336 ６２７Ｇ (72)発明者 佐藤 勇一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4K029 BA35 BB09 BD01 CA05 DC02 FA04 GA01 4K030 AA06 AA17 AA20 BA01 BA09 BA16 BA29 BB02 DA03 DA09 FA17 5F045 AA06 AA08 AA10 AA19 AB02 AB03 AB04 AB32 AB33 AB34 AC01 AC03 AC04 AC05 AC08 AC11 AC12 AC16 AC17 AC18 AE29 AF07 AF09 BB08 BB09 BB12 BB16 CA15 DA59 DQ15 DQ17 EB08 EB13 EB19 EE04 EE14 EJ02 EK09 EM05 HA14 HA15 HA16 HA18 HA25 5F052 AA02 AA24 BA07 DA02 DB01 EA15 FA24 GC06 GC07 GC09 JA01 5F053 AA05 AA21 AA50 DD01 FF01 HH05 LL10 PP01 PP03 RR03 RR04 5F110 BB04 DD02 DD04 DD13 DD14 DD17 DD25 EE04 EE44 FF02 FF28 FF29 FF35 FF36 GG02 GG12 GG13 GG25 GG35 GG43 GG44 GG57 GG58 HJ13 HJ23 HL03 HL23 NN03 NN23 NN24 NN25 NN35 PP02 PP03 PP06 QQ09 QQ24

Claims (54)

【特許請求の範囲】
1. 【請求項１】 触媒ＣＶＤまたは高密度触媒ＣＶＤを利
   用して、基板に半導体膜を形成する半導体膜形成方法で
   あって、 真空容器に少なくとも原料ガスを供給して前記基板上に
   少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を
   含有する半導体膜を形成することを含む半導体膜形成工
   程と、 前記形成された半導体膜にレーザーを照射し、前記形成
   された半導体膜をレーザーでアニールするレーザーアニ
   ール工程と、 を備えたことを特徴とする半導体膜形成方法。
2. 【請求項２】 前記半導体膜形成工程の前から、前記真
   空容器に水素を含むキャリアガスを常時供給し、該供給
   されたキャリアガスで発生した活性化水素イオンＨ^＊で
   前記基板上をクリーニングするクリーニング工程を備
   え、 前記クリーニング工程と、前記半導体膜形成工程とを行
   うことを特徴とする請求項１記載の半導体膜形成方法。
3. 【請求項３】 前記半導体膜形成工程の前から、前記真
   空容器に水素を含むキャリアガスを供給し、該供給され
   たキャリアガスで発生した活性化水素イオンＨ^＊で前記
   基板上をクリーニングするクリーニング工程と、 前記キャリアガスの供給を、前記半導体膜形成工程の
   前，途中，後の少なくとも一つで増減する工程と、 前記半導体膜形成工程と、を行うことを特徴とする請求
   項１記載の半導体膜形成方法。
4. 【請求項４】 前記真空容器内の成膜室で前記半導体膜
   形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、前記半導体膜形成工程と前記レーザ
   ーアニール工程とを前記真空容器内で連続して行うこと
   を特徴とする請求項１記載の半導体膜形成方法。
5. 【請求項５】 前記成膜室で、前記レーザーでアニール
   された半導体膜上に絶縁膜を成膜し、 前記半導体膜形成工程と前記レーザーアニール工程と前
   記絶縁膜の成膜とを前記真空容器内で連続して行うこと
   を特徴とする請求項１記載の半導体膜形成方法。
6. 【請求項６】 触媒ＣＶＤまたは高密度触媒ＣＶＤを利
   用して、基板に半導体膜を形成する半導体膜形成方法で
   あって、 前記真空容器に少なくとも原料ガスを供給して前記基板
   上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ
   以上を含有する半導体膜と、絶縁膜と、を形成すること
   を含む半導体膜および絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜にレーザーを照射
   し、前記形成された半導体膜および絶縁膜をレーザーで
   アニールするレーザーアニール工程と、を備えたことを
   特徴とする半導体膜形成方法。
7. 【請求項７】 前記真空容器とは異なるレーザーアニー
   ル装置内で前記レーザーアニール工程を行うことを特徴
   とする請求項１または６記載の半導体膜形成方法。
8. 【請求項８】 前記真空容器内の成膜室で半導体膜およ
   び絶縁膜形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、 前記半導体膜および絶縁膜形成工程と前記レーザーアニ
   ール工程とを前記真空容器内で連続して行うことを特徴
   とする請求項６記載の半導体膜形成方法。
9. 【請求項９】 前記真空容器内の半導体膜成膜室で半導
   体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
   アニール工程とを前記真空容器内で連続して行うことを
   特徴とする請求項６記載の半導体膜形成方法。
10. 【請求項１０】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、 前記レーザーアニール工程では、前記半導体膜をレーザ
    ーアニールして、該半導体膜の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
11. 【請求項１１】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとした場合における前記
    半導体膜形成工程または前記半導体膜および絶縁膜形成
    工程での前記半導体膜として、該半導体膜内の少なくと
    もキャリアチャンネル領域における酸素，炭素，窒素の
    それぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
    下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
    体膜を形成し、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
12. 【請求項１２】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、
    前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いた場合における前記半導体膜形成
    工程または前記半導体膜および絶縁膜形成工程での前記
    半導体膜として、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上である半導体膜を形成し、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
13. 【請求項１３】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用して、基板に半導体膜を形成する半導体膜形成方法
    であって、 前記真空容器に少なくとも原料ガスを供給して前記基板
    上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ
    以上を含有する半導体膜と、絶縁膜と、を形成すること
    を含む半導体膜および絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜を水蒸気でアニー
    ルする水蒸気アニール工程と、を備えたことを特徴とす
    る半導体膜形成方法。
14. 【請求項１４】 前記真空容器とは異なる水蒸気アニー
    ル装置内で前記水蒸気アニール工程を行うことを特徴と
    する請求項１３記載の半導体膜形成方法。
15. 【請求項１５】 前記真空容器内の成膜室で半導体膜お
    よび絶縁膜形成工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜および絶縁膜形成工程と前記水蒸気アニー
    ル工程とを前記真空容器内で連続して行うことを特徴と
    する請求項１３記載の半導体膜形成方法。
16. 【請求項１６】 前記真空容器内の半導体膜成膜室で半
    導体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記水蒸気ア
    ニール工程とを前記真空容器内で連続して行うことを特
    徴とする請求項１３記載の半導体膜形成方法。
17. 【請求項１７】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程では、前記半導体膜を水蒸気ア
    ニールして、該半導体膜内の少なくともキャリアチャン
    ネル領域における酸素，炭素，窒素のそれぞれの濃度が
    １×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
    ０１原子％／ｃｍ^３以上の半導体膜とすることを特徴と
    する請求項１３記載の半導体膜形成方法。
18. 【請求項１８】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとした場合における前記
    半導体膜形成工程または前記半導体膜および絶縁膜形成
    工程での前記半導体膜として、該半導体膜内の少なくと
    もキャリアチャンネル領域における酸素，炭素，窒素の
    それぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
    下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
    体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜内の少なくともキャリアチャンネ
    ル領域における酸素，炭素，窒素のそれぞれの濃度が１
    ×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
    １原子％／ｃｍ ^３以上の半導体膜とすることを特徴とす
    る請求項１３記載の半導体膜形成方法。
19. 【請求項１９】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、
    前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いた場合における前記半導体膜形成
    工程または前記半導体膜および絶縁膜形成工程での前記
    半導体膜として、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜内の少なくともキャリアチャンネ
    ル領域における酸素，炭素，窒素のそれぞれの濃度が１
    ×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
    １原子％／ｃｍ ^３以上の半導体膜とすることを特徴とす
    る請求項１３記載の半導体膜形成方法。
20. 【請求項２０】 前記半導体膜が単結晶シリコンである
    場合、少なくとも単結晶シリコン膜形成領域に段差を形
    成し、前記段差を含む単結晶シリコン膜形成領域に単結
    晶シリコン膜をグラフォエピタキシャル成長させること
    を特徴とする請求項１３記載の半導体膜形成方法。
21. 【請求項２１】 前記半導体膜が単結晶シリコンである
    場合、少なくとも単結晶シリコン膜形成領域に単結晶シ
    リコンと格子整合の良い物質層を形成し、該物質層を含
    む単結晶シリコン膜形成領域に単結晶シリコン膜をヘテ
    ロエピタキシャル成長させることを特徴とする請求項１
    ３記載の半導体膜形成方法。
22. 【請求項２２】 前記単結晶シリコンと格子整合の良い
    物質層は、サファイアおよびスピネル構造体およびフッ
    化カルシウムを含む群より選ばれた、少なくとも一種以
    上の物質よりなることを特徴とする請求項２１記載の半
    導体膜形成方法。
23. 【請求項２３】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用して、基板に半導体膜を形成する半導体膜形成方法
    であって、 前記真空容器に少なくとも原料ガスを供給して前記基板
    上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ
    以上を含有する半導体膜と、絶縁膜と、を形成すること
    を含む半導体膜および絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜にレーザーを照射
    し、前記形成された半導体膜および絶縁膜をレーザーで
    アニールするレーザーアニール工程と、 該レーザーアニール工程の後工程であって、水蒸気でア
    ニールを行う水蒸気アニール工程と、を備えたことを特
    徴とする半導体膜形成方法。
24. 【請求項２４】 前記半導体膜および絶縁膜形成工程の
    前から、前記真空容器に水素を含むキャリアガスを常時
    供給し、該供給されたキャリアガスで発生した活性化水
    素イオンＨ^＊で前記基板上をクリーニングするクリーニ
    ング工程を備え、 前記クリーニング工程と、前記半導体膜および絶縁膜形
    成工程とを行うことを特徴とする請求項６，１３，２３
    いずれか記載の半導体膜形成方法。
25. 【請求項２５】 前記半導体膜および絶縁膜形成工程の
    前から、前記真空容器に水素を含むキャリアガスを供給
    し、該供給されたキャリアガスで発生した活性化水素イ
    オンＨ^＊で前記基板上をクリーニングするクリーニング
    工程と、 前記キャリアガスの供給を、前記半導体膜および絶縁膜
    形成工程の前，途中，後の少なくとも一つで増減する工
    程と、 前記半導体膜および絶縁膜形成工程と、を行うことを特
    徴とする請求項６，１３，２３いずれか記載の半導体膜
    形成方法。
26. 【請求項２６】 前記真空容器とは異なるレーザーアニ
    ール装置内で前記レーザーアニール工程を行い、 前記真空容器とは異なる水蒸気アニール装置内で前記水
    蒸気アニール工程を行うことを特徴とする請求項２３記
    載の半導体膜形成方法。
27. 【請求項２７】 前記真空容器内の成膜室で半導体膜お
    よび絶縁膜形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜および絶縁膜形成工程と前記レーザーアニ
    ール工程と前記水蒸気アニール工程とを前記真空容器内
    で連続して行うことを特徴とする請求項２３記載の半導
    体膜形成方法。
28. 【請求項２８】 前記真空容器内の半導体膜成膜室で半
    導体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
    アニール工程と前記水蒸気アニール工程とを前記真空容
    器内で連続して行うことを特徴とする請求項２３記載の
    半導体膜形成方法。
29. 【請求項２９】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程では、前記半導体膜を水蒸気ア
    ニールして、該半導体膜内の少なくともキャリアチャン
    ネル領域における酸素，炭素，窒素のそれぞれの濃度が
    １×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
    ０１原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程では、前記半導体膜をレーザ
    ーアニールして、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２３記載の半導体膜形成方法。
30. 【請求項３０】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとした場合における前記
    半導体膜形成工程または前記半導体膜および絶縁膜形成
    工程での前記半導体膜として、該半導体膜内の少なくと
    もキャリアチャンネル領域における酸素，炭素，窒素の
    それぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
    下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
    体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜の少なくともキャリアチャンネル
    領域における酸素，炭素，窒素のそれぞれの濃度が１×
    １０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１
    原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２３記載の半導体膜形成方法。
31. 【請求項３１】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、
    前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いた場合における前記半導体膜形成
    工程または前記半導体膜および絶縁膜形成工程での前記
    半導体膜として、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜の少なくともキャリアチャンネル
    領域における酸素，炭素，窒素のそれぞれの濃度が１×
    １０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１
    原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２３記載の半導体膜形成方法。
32. 【請求項３２】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとしたことを特徴とする
    請求項１，６，１３，２３いずれか記載の半導体膜形成
    方法。
33. 【請求項３３】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、 前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いたことを特徴とする請求項１，
    ６，１３，２３いずれか記載の半導体膜形成方法。
34. 【請求項３４】 シリコン合金溶融液式液相成長を利用
    して、基板に半導体膜を形成する半導体膜形成方法であ
    って、 基板上或いは生成した薄膜上に、シリコンを含み、錫、
    ゲルマニウム、鉛のいずれか一つ以上を含有する低融点
    金属溶融液を塗布し又は浸漬し、或いはシリコンを含
    み、錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
    る低融点金属膜を形成し、塗布の場合は所定時間保持後
    に冷却し、浸漬の場合は引き上げ冷却し、低融点金属膜
    を形成した場合には、加熱溶融後所定時間保持後に冷却
    し、前記基板上に錫、ゲルマニウム、鉛のいずれか一つ
    以上を含有する半導体膜を析出形成することを含む半導
    体膜形成工程と、 前記形成された膜にレーザーを照射し、前記形成された
    膜をレーザーでアニールするレーザーアニール工程と、
    を備えたことを特徴とする半導体膜形成方法。
35. 【請求項３５】 前記半導体膜形成工程の後で、絶縁膜
    を形成する絶縁膜形成工程を行い、該絶縁膜形成工程の
    後で、前記レーザーアニール工程を行うことを特徴とす
    る請求項３４記載の半導体膜形成方法。
36. 【請求項３６】 シリコン合金溶融液式液相成長を利用
    して、基板に半導体膜を形成する半導体膜形成方法であ
    って、 基板上或いは生成した薄膜上に、シリコンを含み、錫、
    ゲルマニウム、鉛のいずれか一つ以上を含有する低融点
    金属溶融液を塗布し又は浸漬し、或いはシリコンを含
    み、錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
    る低融点金属膜を形成し、塗布の場合は所定時間保持後
    に冷却し、浸漬の場合は引き上げ冷却し、低融点金属膜
    を形成した場合には、加熱溶融後所定時間保持後に冷却
    し、前記基板上に少なくとも錫、ゲルマニウム、鉛のい
    ずれか一つ以上を含有する半導体膜を析出形成すること
    を含む半導体膜形成工程と、 絶縁膜を形成することを含む絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜を水蒸気でアニー
    ルする水蒸気アニール工程と、を備えたことを特徴とす
    る半導体膜形成方法。
37. 【請求項３７】 シリコン合金溶融液式液相成長を利用
    して、基板に半導体膜を形成する半導体膜形成方法であ
    って、 基板上或いは生成した薄膜上に、シリコンを含み、錫、
    ゲルマニウム、鉛のいずれか一つ以上を含有する低融点
    金属溶融液を塗布し又は浸漬し、或いはシリコンを含
    み、錫、ゲルマニウム、鉛のいずれか一つ以上を含有す
    る低融点金属膜を形成し、塗布の場合は所定時間保持後
    に冷却し、浸漬の場合は引き上げ冷却し、低融点金属膜
    を形成した場合には、加熱溶融後所定時間保持後に冷却
    し、前記基板上に少なくとも錫、ゲルマニウム、鉛のい
    ずれか一つ以上を含有する半導体膜を析出形成すること
    を含む半導体膜形成工程と、 絶縁膜を形成することを含む絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜にレーザーを照射
    し、前記形成された半導体膜をレーザーでアニールする
    レーザーアニール工程と、 該レーザーアニール工程の後工程であって、水蒸気でア
    ニールを行う水蒸気アニール工程と、を備えたことを特
    徴とする半導体膜形成方法。
38. 【請求項３８】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、前記水蒸気アニー
    ル工程では、前記半導体膜を水蒸気アニールして、該半
    導体膜内の少なくともキャリアチャンネル領域における
    酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
    ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
    ^３以上の半導体膜とし、 前記レーザーアニール工程では、前記半導体膜をレーザ
    ーアニールして、該半導体膜の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項３４，３６，３７いずれか記載の半導体
    膜形成方法。
39. 【請求項３９】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してトップゲート型ＴＦＴを製造する方法であっ
    て、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、基板上に、保護膜と、少なくとも錫，ゲルマニ
    ウム，鉛のいずれか一つ以上を含有する半導体膜と、ゲ
    ート絶縁膜と、を連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、次いで、ソース／トップゲート／ドレ
    イン電極を形成してなることを特徴とする薄膜半導体装
    置の製造方法。
40. 【請求項４０】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してボトムゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、少なくとも錫，ゲルマニウム，鉛のいずれか
    一つ以上を含有する半導体膜と、保護膜とを連続成膜
    し、 その後で、前記半導体膜をレーザーアニール処理して多
    結晶半導体膜とし、 次いで、ソース／ドレイン電極を形成してなることを特
    徴とする薄膜半導体装置の製造方法。
41. 【請求項４１】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してデュアルゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、少なくとも錫，ゲルマニウム，鉛のいずれか
    一つ以上を含有する半導体膜と、トップゲート絶縁膜と
    を連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いで、ソース／トップゲート／ドレイン電極を形成し
    てなることを特徴とする薄膜半導体装置の製造方法。
42. 【請求項４２】 前記真空容器とは異なるレーザーアニ
    ール装置内で前記レーザーアニール処理を行うことを特
    徴とする請求項３９，４０，４１いずれか記載の薄膜半
    導体装置の製造方法。
43. 【請求項４３】 前記真空容器内の成膜室で前記半導体
    膜および前記絶縁膜を成膜し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール処理を行い、 前記半導体膜および絶縁膜の成膜と前記レーザーアニー
    ル処理とを前記真空容器内で連続して行うことを特徴と
    する請求項３９，４０，４１いずれか記載の薄膜半導体
    装置の製造方法。
44. 【請求項４４】 前記真空容器内の半導体膜成膜室で前
    記半導体膜を成膜し、 前記真空容器内の絶縁膜成膜室で前記絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール処理を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
    アニール処理とを前記真空容器内で連続して行うことを
    特徴とする請求項３９，４０，４１いずれか記載の薄膜
    半導体装置の製造方法。
45. 【請求項４５】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してトップゲート型ＴＦＴを製造する方法であっ
    て、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、前記基板上に、保護膜と、少なくとも錫，ゲル
    マニウム，鉛のいずれか一つ以上を含有する半導体膜
    と、ゲート絶縁膜と、を連続成膜し、 その後、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／トップゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
46. 【請求項４６】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してボトムゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、少なくとも錫，ゲルマニウム，鉛のいずれか
    一つ以上を含有する半導体膜と、保護膜とを連続成膜
    し、 その後、ソース／ドレイン電極を形成し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／ボトムゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
47. 【請求項４７】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してデュアルゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、少なくとも錫，ゲルマニウム，鉛のいずれか
    一つ以上を含有する半導体膜と、トップゲート絶縁膜と
    を連続成膜し、 その後、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／トップゲート／ボトムゲート／ド
    レイン電極のプラズマクリーニング又はスパッタクリー
    ニングを行うことを特徴とする薄膜半導体装置の製造方
    法。
48. 【請求項４８】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してトップゲート型ＴＦＴを製造する方法であっ
    て、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、基板上に、保護膜と、少なくとも錫，ゲルマニ
    ウム，鉛のいずれか一つ以上を含有する半導体膜と、ゲ
    ート絶縁膜と、を連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いでソース／トップゲート／ドレイン電極を形成し、 次いで低圧高温又は高圧高温で、水蒸気アニール処理を
    行い、 その後、前記ソース／トップゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
49. 【請求項４９】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してボトムゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、少なくとも錫，ゲルマニウム，鉛のいずれか
    一つ以上を含有する半導体膜と、保護膜とを連続成膜
    し、 その後で、前記半導体膜をレーザーアニール処理して多
    結晶半導体膜とし、 次いでソース／ドレイン電極を形成し、 次いで低圧高温又は高圧高温で、水蒸気アニール処理を
    行い、 その後、前記ソース／ボトムゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
50. 【請求項５０】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してデュアルゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、少なくとも錫，ゲルマニウム，鉛のいずれか
    一つ以上を含有する半導体膜と、トップゲート絶縁膜と
    を連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いで、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／トップゲート／ボトムゲート／ド
    レイン電極のプラズマクリーニング又はスパッタクリー
    ニングを行うことを特徴とする薄膜半導体装置の製造方
    法。
51. 【請求項５１】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとしたことを特徴とする
    請求項３９，４０，４１，４５，４６，４７，４８，４
    ９，５０いずれか記載の薄膜半導体装置の製造方法。
52. 【請求項５２】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、 前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いたことを特徴とする請求項３９，
    ４０，４１，４５，４６，４７，４８，４９，５０いず
    れか記載の薄膜半導体装置の製造方法。
53. 【請求項５３】 前記真空容器に水素を含むキャリアガ
    スを常時供給し、該供給されたキャリアガスで発生した
    活性化水素イオンＨ^＊で前記基板上をクリーニングする
    クリーニング工程を備え、 前記膜の成膜と前記クリーニング工程とを繰り返し、或
    いは前記クリーニング工程の後で前記膜の成膜を繰り返
    すことを特徴とする請求項３９，４０，４１，４５，４
    ６，４７，４８，４９，５０いずれか記載の薄膜半導体
    装置の製造方法。
54. 【請求項５４】 前記真空容器に水素を含むキャリアガ
    スを供給し、該供給されたキャリアガスで発生した活性
    化水素イオンＨ^＊で前記基板上をクリーニングするクリ
    ーニング工程と、 前記キャリアガスの供給を、前記膜を形成する前，途
    中，後の少なくとも一つで増減する工程と、 前記膜の形成と、を行うことを特徴とする請求項３９，
    ４０，４１，４５，４６，４７，４８，４９，５０いず
    れか記載の薄膜半導体装置の製造方法。