KR0168770B1 - 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법 - Google Patents

조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR0168770B1
KR0168770B1 KR1019940031101A KR19940031101A KR0168770B1 KR 0168770 B1 KR0168770 B1 KR 0168770B1 KR 1019940031101 A KR1019940031101 A KR 1019940031101A KR 19940031101 A KR19940031101 A KR 19940031101A KR 0168770 B1 KR0168770 B1 KR 0168770B1
Authority
KR
South Korea
Prior art keywords
thin film
polysilicon thin
gas
temperature
silicon
Prior art date
Application number
KR1019940031101A
Other languages
English (en)
Other versions
KR960017937A (ko
Inventor
박인옥
서광수
정영석
이창진
김의식
홍흥기
구영모
김세정
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940031101A priority Critical patent/KR0168770B1/ko
Publication of KR960017937A publication Critical patent/KR960017937A/ko
Application granted granted Critical
Publication of KR0168770B1 publication Critical patent/KR0168770B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 소자의 특성을 불안정하게 하는 트랩장소를 최소화하는 조대(粗大)한 입자구조를 갖는 폴리실리콘박막 형성방법에 있어서, 실리콘의 결정화 온도미만의 공정 튜브에서 비정질 구조의 실리콘층을 형성하는 제1단계와; 실리콘의 결정화 온도 범위에서 상기 형성된 비정질 구조의 실리콘층을 결정화 시키는 제2단계와; 상기 실리콘층 내부의 입계에 소정 가스를 주입하여 실리콘 결정의 입자크기를 증대시키는 제3단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법.
본 발명은 반도체 소자의 제조공정 중 조대한 입자구조의 폴리실리콘 박막을 갖는 소자 제조 방법에 관한 것으로, 특히 박막트랜지스터의 채널층으로서 그 표면에 절연막을 갖은 폴리실리콘 박막 형성방법에 관한 것이다.
일반적으로, 박막트랜지스터의 채널로 사용되는 폴리실리콘 박막은 막의 특성상 서로 다른 결정방향을 갖는 무수한 입자와 입자가 만나는 입계(grain boundary)가 존재하게 되며, 이 입계에서는 비정합 원자배열로 인하여 많은 댕글링본드(dangling bond)를 갖게 된다. 이러한 댕글링본드들은 소자의 동작 중에 캐리어의 트랩장소(trap site)로 작용하여 트랜지스터의 오프(off)전류를 증가시킴으로 인해 온/오프 전류비를 감소시키는 원인이 된다.
따라서 트랩장소가 되는 업계의 길이를 최소화하기 위해서는 박막트랜지스터의 채널층인 폴리실리콘 박막은 매우 얇은 두께를 가지며 동시에 거칠고 큰 입자구조를 갖는 박막으로 형성되어야 한다. 또한, 폴리실리콘 박막을 형성한 다음, 후속공정으로서 이온 주입 공정이 실시되기 때문에 이 이온주입시 폴리실리콘 박막의 표면을 보호하기 위해서는 폴리실리콘 박막표면에 산화막과 같은 절연막을 형성하여야 한다.
상기와 같이 그 표면에 절연막을 갖는 조대한 입자구조의 폴리실리콘 박막을 형성하기 위한 종래 방법은 다음과 같다.
먼저, 저압화학기상증착 장비에서 550℃이하의 저온상태로 SiH4가스를 열분해하여 비정질 실리콘 박막을 얇게 증착한 후, 저압상태를 유지한 채 온도를 660℃이상으로 상승시켜 열처리하여 결정화함으로써 조대한 입자구조의 폴리실리콘 박막을 형성한다. 계속해서, 대기압 상태의 공정노(atmosphere furnace)에서 O2가스로 폴리실리콘 박막을 열산화시켜 폴리실리콘 박막의 표면보호를 위한 열산화막을 형성한다.
그러나, 상기 종래 방법에 따라 폴리실리콘 박막을 형성할 경우 비록 조대한 입자구조를 갖는 폴리실리콘 박막으로 증착되었다 하더라도 트랩장소가 되는 입계는 여전히 존재하며, 입계에서의 비정합 원자배열로 인하여 댕글링본드들이 다수 존재하게 된다.
또한, 표면보호를 위한 열산화막 성장과정에서 폴리실리콘 박막의 소모가 수반되어 폴리실리콘 박막의 두께 감소 및 폴리실리콘 박막의 표면 거침도 증가 등의 문제점이 따르게 된다.
본 발명의 목적은 소자의 특성을 불안정하게 하는 트랩장소가 최소화된 조대한 입자구조의 폴리실리콘 박막을 형성하는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
또한 본 발명의 다른 목적은 폴리실리콘 박막의 표면보호를 위한 절연막 형성시 폴리실리콘 박막의 두께 감소 및 표면 거칠음을 개선하기 위한 반도체 소자 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 특징적인 반도체 소자 제조 방법은, 소정 공정이 완료된 기판 상에 실리콘의 결정화 온도 미만의 공정튜브에서 비정질실리콘 박막을 형성하는 제1단계; 실리콘의 결정화 온도에서 상기 비정질실리콘 박막을 결정화하여 폴리실리콘 박막을 형성하는 제2단계; 상기 폴리실리콘 박막의 입계에 존재하는 댕글링본드를 최소화하기 위하여, NH3가스를 소오스 가스로한 플라즈마 상태의 수소 원자를 상기 폴리실리콘 박막의 입계에 주입하는 제3단계; 및 상기 제3단계를 진행한 장비에서 SiH4가스와 NH3가스를 소오스 가스로 하여 상기 폴리실리콘 박막표면에 질화막을 형성하는 제4단계를 포함하여 이루어진다.
본 발명의 다른 특징적인 반도체 소자 제조 방법은, 소정 공정이 완료된 기판 상에 실리콘의 결정화 온도 미만의 공정튜브에서 비정질 실리콘 박막을 형성하는 제1단계; 실리콘의 결정화 온도에서 상기 비정질 실리콘 박막을 결정화하여 폴리실리콘 박막을 형성하는 제2단계; 및 상기 폴리실리콘 박막의 입계에 존재하는 댕글링본드를 최소화하기 위하여, 상기 공정튜브의 온도를 800℃내지 850℃로 올린 후 NH3가스를 주입하여 상기 NH3가스로부터 분해된 수소원자와 질소원자를 상기 폴리실리콘 박막의 입계에 주입하는 제3단계를 포함하여 이루어진다.
본 발명의 또 다른 특징적인 반도체 소자 제조방법은, 소정 공정이 완료된 기판 상에 실리콘의 결정화 온도미만의 공정튜브에서 비정질실리콘 박막을 형성하는 제1단계; 실리콘의 결정화 온도에서 상기 비정질실리콘 박막을 결정화하여 폴리실리콘 박막을 형성하는 제2단계; 및 상기 폴리실리콘 박막의 입계에 존재하는 댕글링본드를 최소화하기 위하여, 상기 제2단계와 동일한 온도범위에서 N2O 가스를 상기 공정튜브에 주입하기 위하여 상기 N2O 가스로부터 분해된 질소 원자 및 산소 원자를 상기 폴리실리콘 박막의 입계에 주입하고, 상기 산소 원자에 의해 상기 폴리실리콘 박막의 표면보호를 위한 산화막을 형성하는 제3단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 설명하기로 한다.
[제1실시예]
저압화학기상증착장비에서 실리콘의 결정화 온도 미만(550℃이하)에서 SiH4가스를 열분해하여 비정질 실리콘 박막을 얇게 증착한 후 실리콘의 결정화 온도범위(600℃이상)에서 상기 비정질실리콘 박막을 재결정화시킨다. 이때 비정질상태로 증착된 박막이 재결정화 됨에 따라 다결정 상태로 증착된 박막이 재결정화되는 경우에 비하여 훨씬 큰 입자구조를 가지며 재결정화된다.
다음으로, 플라즈마 화학기상증착 장비에서 NH3가스를 주입하여 플라즈마 상태의 수소원자를 증착된 폴리실리콘 박막으로 주입한다. 이때 주입된 수소 원자는 에너지 상태가 높은 입계의 댕글링본드 위치에 주로 자리잡게 되어 트랩장소를 감소시키게 된다.
계속해서, 동일한 플라즈마 화학기상증착 장비에서 SiH4가스와 NH3가스를 사용하여 질화막을 100Å 내지 300Å정도 증착함으로써 폴리실리콘 박막에 주입된 수소라 폴리실리콘 박막외부로 확산되는 것을 방지하고, 후속공정에서 소스/드레인 형성을 위한 고에너지 이온주입 공정시 폴리실리콘 박막의 표면 손실(damage)을 방지하기 위한 표면 보호막으로 활용한다.
[제2실시예]
소정의 세정공정을 거친 웨이퍼를 저압화학기상증착 튜브에 넣고, 튜브내부를 저압 상태로 사고 500℃내지 550℃ 온도범위를 유지한다. 주입된 SiH4가스를 열분해하여 실리콘 박막을 증착한다. 이때, 550℃이하의 실리콘 결정화 온도 미만에서 박막이 증착되므로 결정구조가 없는 비정질상태가 된다. 박막의 증착이 끝난 후 튜브내부를 가스가 주입되지 않는 진공상태로 유지한 채 온도를 600℃이상으로 올린다. 600℃ 이상의 실리콘의 결정화 온도범위에서 장시간 열처리하여 비정질 상태로 증착된 박막을 재결정화시킨다. 이때 비정질 상태로 증착된 박막이 재결정화되었을 때는 다결정 상태로 증착된 박막이 재결정화되었을 때에 비하여 훨씬 큰 입자구조를 가지며 재결정화하게 된다.
재결정화가 충분히 이루어진 후, 동일한 저압화학기상증착 장비에서 온도를 800℃내지 850℃로 올린 후 곧바로 NH3가스를 주입하여 후속 열처리를 시킨다. 이때 NH3가스는 수소원자와 질소원자로 분해되며, 분해된 질소원자와 수소원자가 에너지 상태가 높은 폴리실리콘 박막입계의 댕글링본드 위치에 주로 자리잡게 되어 트랩장소를 감소시키게 된다. 후속 열처리가 끝난 후 튜브 내부를 대기압 상태로 하여 웨이퍼를 꺼낸다.
[제3실시예]
재결정화가 충분히 이루어진 후(재결정화시키는 단계까지는 상기 제2실시예와 동일하므로 설명은 생략한다) 동일한 장비 내에서 재결정화 과정과 동일한 온도범위(600℃이상)에서 곧바로 N2O 가스를 주입하여 후속 열처리를 시킨다. 이때 분해된 질소원자와 산소원자가 폴리실리콘 박막의 내부로 확산해 나가며, 비정합 원자 배열로 인하여 에너지 상태가 높은 입계에 주로 자리잡게 되어 트랩장소를 감소시키게 된다. 또한 폴리실리콘 표면에서는 N2O 가스에서 분해되어 나온 산소원자에 의하여 산화가 진행되면서 표면보호산화막을 형성하게 된다.
본 발명은 소자의 특성을 불안정하게 하는 트랩장소가 최소화된 조대한 입자구조의 폴리실리콘 박막을 형성할 수 있고, 폴리실리콘 박막의 표면보호를 위한 절연막 형성시 별도의 산화공정을 필요치 않음으로 폴리실리콘 박막의 두께 감소 및 표면 거칠음을 개선하는 효과가 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (2)

  1. 저압화학기상증착 챔버 내의 온도를 실리콘의 결정화 온도 미만으로 하여 소정공정이 완료된 기판 상에 비정질실리콘 박막을 형성하는 제1단계; 상기 저압화학기상증착 챔버내의 온도를 실리콘의 결정화 온도로 하여 상기 비정질 실리콘 박막을 폴리실리콘 박막으로 형성하는 제2단계 ; 및 상기 저압화학기상증착 챔버내의 온도를 800℃내지 850℃로 상승시키고 NH3가스를 상기 챔버내에 주입하여 상기 NH3가스로부터 분해된 수소원자와 질소원자를 상기 폴리실리콘 박막의 입계에 주입하는 제3단계를 포함하여 이루어지는 반도체 소자 제조 방법.
  2. 저압화학기상증착 챔버내의 온도를 실리콘의 결정화 온도 미만으로 하여 소정공정이 완료된 기판 상에 비정질실리콘 박막을 형성하는 제1단계; 상기 저압화학기상증착 챔버내의 온도를 실리콘의 결정화 온도로 하여 상기 비정질 실리콘 박막을 폴리실리콘 박막으로 형성하는 제2단계 ; 및 상기 저압화학기상증착 챔버내의 온도를 상기 제2단계와 동일하게 유지하고 N2O가스를 상기 챔버내에 주입하여 상기 N2O가스로부터 분해된 질소 원자 및 산소원자를 상기 폴리실리콘 박막의 입계에 주입하는 동시에 상기 산소원자에 의해 상기 폴리실리콘 박막의 표면이 산화되도록 하여 산화막을 형성시키는 제3단계를 포함하여 이루어진 반도체 소자 제조 방법.
KR1019940031101A 1994-11-24 1994-11-24 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법 KR0168770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940031101A KR0168770B1 (ko) 1994-11-24 1994-11-24 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031101A KR0168770B1 (ko) 1994-11-24 1994-11-24 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR960017937A KR960017937A (ko) 1996-06-17
KR0168770B1 true KR0168770B1 (ko) 1999-01-15

Family

ID=19398923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031101A KR0168770B1 (ko) 1994-11-24 1994-11-24 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR0168770B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029868A (ko) * 1999-07-06 2001-04-16 가나이 쓰토무 반도체 집적회로장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029868A (ko) * 1999-07-06 2001-04-16 가나이 쓰토무 반도체 집적회로장치 및 그 제조방법

Also Published As

Publication number Publication date
KR960017937A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
JPS6245712B2 (ko)
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
KR0168770B1 (ko) 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법
JP2917388B2 (ja) 半導体装置の製造方法
JPS62276832A (ja) 被膜形成方法およびそれを用いた半導体装置の製造方法
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JP2874271B2 (ja) 半導体装置の製造方法
KR0139574B1 (ko) 박막트랜지스터의 채널 폴리실리콘막 형성방법
KR100247904B1 (ko) 반도체 장치의 제조방법
Hatalis et al. Effect of gate dielectric on performance of polysilicon thin film transistors
KR0136996B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JP2864623B2 (ja) 半導体装置の製造方法
Pangal et al. Thin-film transistors in polycrystalline silicon by blanket and local source/drain hydrogen plasma-seeded crystallization
KR100560793B1 (ko) 반도체 소자 형성 방법
KR100223275B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JP3707287B2 (ja) 半導体装置の製造方法
JP3068277B2 (ja) 半導体膜の形成方法
JP3319450B2 (ja) 半導体薄膜の作成方法
JPH04186634A (ja) 薄膜半導体装置の製造方法
KR19990006994A (ko) 다결정 실리콘막의 성장방법 및 cvd 장치
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
JP3142836B2 (ja) 半導体装置
JP2001168055A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B90T Transfer of trial file for re-examination
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee