KR100472855B1 - 반도체소자의다결정실리콘박막제조방법 - Google Patents
반도체소자의다결정실리콘박막제조방법 Download PDFInfo
- Publication number
- KR100472855B1 KR100472855B1 KR1019970026616A KR19970026616A KR100472855B1 KR 100472855 B1 KR100472855 B1 KR 100472855B1 KR 1019970026616 A KR1019970026616 A KR 1019970026616A KR 19970026616 A KR19970026616 A KR 19970026616A KR 100472855 B1 KR100472855 B1 KR 100472855B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- heat treatment
- silicon thin
- gas
- polycrystalline silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000011065 in-situ storage Methods 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 8
- 239000011574 phosphorus Substances 0.000 claims abstract description 8
- 230000006641 stabilisation Effects 0.000 claims abstract description 5
- 238000011105 stabilization Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 abstract description 23
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- 239000010408 film Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000000354 decomposition reaction Methods 0.000 abstract description 3
- 238000000197 pyrolysis Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 실리콘 소스 개스인 Si2H6, SiH4 및 PH3 개스를 거의 같은 분해 속도로 분해시켜 포스포러스(phosphorus)와 실리콘 원소(atom)들을 실리콘 표면에 점착(adhesion)하고, 동시에 플로우(flow) 시켜 주는 Si2H6, SiH4의 열분해 반응에 의해 요구되는 포스포러스 도프트 비정질 실리콘 박막(phosphorus doped amorphous silicon film)을 증착시킨 후, 다음으로 후속 공정 단계 전에 550 내지 700℃ 의 온도 범위에서 10분 내지 15시간 동안 열처리 시켜 주고, 상기 열처리 단계를 후속 공정을 위한 안정화 공정의 일부분으로 이용하여 후속 공정에서 요구되는 인-시투 도프트 폴리실리콘 박막(in-situ doped poly silicon film)을 형성하는 반도체 소자의 다결정 실리콘 박막 제조 방법이 제시된다.
Description
본 발명은 반도체 소자의 다결정 실리콘 박막 제조 방법에 관한 것으로, 특히 인-시투 도프트 비정질 실리콘 박막(in-situ doped amorphous silicon film)을 증착한 후 저온 열처리 공정을 수행하여 실리콘 박막의 전기저항을 최소화하고, 전기저항의 재현성 및 신뢰성을 향상 시킬 수 있는 반도체 소자의 다결정 실리콘 박막 제조 방법에 관한 것이다.
일반적으로 디램(DRAM)을 비롯한 반도체 소자에서 다결정 실리콘 박막은 게이트 폴리(gate poly), 인터 콘넥션 콘덕터(inter connection conductor), 스토리지 노드(storage poly), 플레이트 폴리(plate poly) 등 콘덕터(conductor)나, 마스크 폴리(mask poly), 배리어 폴리(barrier poly), 티에프티(TFT; Thin Film Tr) 및 채널 폴리(channel poly) 등의 여러 측면에서 이용되어 그 용도가 아주 다양하다. 특히 전극으로 이용될 경우 그 전기적 저항 특성은 소자 특성에 아주 큰 영향을 준다. 폴리실리콘 박막의 전기적 저항은 박막의 두께, 불순물의 도핑 농도, 열처리 온도에 의한 박막의 미세 구조 특성에 의해 결정된다.
그러나, 반도체 소자(device)가 고집적화 되어 감에 따라 수평적 뿐만 아니라 수직적으로 소자의 사이즈(size)는 급격하게 감소되고, 얕은 접합(shallow junction)은 더욱 얕아지고, 전하 저장 전극이나 비트라인 등이 위치하게 될 콘택 사이즈(contact size)는 더욱 작아진다. 반면, 방위비(aspect ratio)는 더욱 커져서 콘택 부분에 폴리실리콘 박막 증착 후 기존의 POCl3 도핑(doping)이나 이온 주입(implantation) 방법에 의해서는 불순물 주입이 어렵다. 따라서, 이러한 문제점을 해결하기 위해 폴리실리콘 박막 증착시 불순물을 동시에 증착 시키는 인-시투 포스포러스 도프트 폴리실리콘 박막(in-situ phosphorus doped poly silicon film) 증착 방법이 필수적으로 사용되고 있다.
그러나, 상기 인-시투 포스포러스 도프트 폴리실리콘 박막은 SiH4 개스와 PH3 개스, 또는 Si2H6 개스와 PH3 개스를 사용하게 된다. SiH4 개스를 사용한 도프트 폴리실리콘 박막은 불순물 주입 개스로 이용되는 PH3 개스의 주입 량에 따라 증착 속도 및 박막의 균일성, 웨이퍼 간의 두께 균일성 및 Rs를 제어하는 데 커다란 어려움이 따른다. 그러나, 증착된 도프트 폴리실리콘 박막은 박막 스트레스(film stress), 스텝커버리지(stepcoverage) 등과 같은 특성이 매우 우수하다. 반면, Si2H6 개스를 사용한 도프트 폴리실리콘 박막은 불순물 주입 개스로 이용되는 PH3 개스의 주입 량에 따라 증착 속도 및 박막의 균일성, 웨이퍼 간의 두께 균일성 및 Rs를 제어하는데 큰 있점이 있다. 그리고, 증착된 도프트 폴리실리콘 박막은 그 증착 온도를 결정화되는 온도 이하에서 형성시켜 후속 공정에서 결정화시키는 것을 특징으로 한다. 그러나, 비정질 실리콘 박막의 물성 특성은 결정화 초기의 열처리 특성에 의해 그 전기적 저항 특성이 큰 차이를 보이게 되고, 경우에 따라서는 전기적 저항 특성이 지나치게 증가하여 소자의 동작 특성을 저하시킬 뿐만 아니라 후속 공정 조건에 따라서 런-투-런(run to run)으로 그 특성이 차이나서 소자 특성에 큰 영향을 미치게 된다.
따라서, 본 발명은 인-시투 도프트 비정질 실리콘 박막을 증착한 후 저온 열처리 공정을 수행함으로써, 상술한 단점을 해소할 수 있는 반도체 소자의 다결정 실리콘 박막 제조 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 다결정 실리콘 박막 제조 방법은 실리콘 소스 개스인 Si2H6, SiH4 및 PH3 개스를 거의 같은 분해 속도로 분해시켜 포스포러스(phosphorus)와 실리콘 원소(atom)들을 실리콘 표면에 점착(adhesion)하고, 동시에 플로우(flow) 시켜 주는 Si2H6, SiH4 의 열분해 반응에 의해서 요구되는 포스포러스 도프트 비정질 실리콘 박막(phosphorus doped amorphous silicon film)을 증착시키는 단계와, 다음으로 후속 공정 단계 전에 550 내지 700℃ 의 온도 범위에서 10분 내지 15시간 동안 열처리 시켜 주는 단계와, 상기 열처리 단계를 후속 공정을 위한 안정화 공정의 일부분으로 이용하여 후속 공정에서 요구되는 인-시투 도프트 폴리실리콘 박막(in-situ doped poly silicon film)을 형성하는 단계로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 기판(1) 전체 상부에 산화막(2)을 형성한 후 Si2H6 개스 또는 SiH4 개스와 포스포러스(phosphorus) 개스를 사용하여 인-시투 도프트 비정질 실리콘 박막(in-situ doped amorphous silicon film)(3)을 증착한 공정을 나타낸 단면도이다. 상기 인-시투 도프트 비정질 실리콘 박막(3)은 증착된 박막내에 결정학적으로 비정질 특성을 나타내는 박막이 조금이라도 포함되는 조건으로 형성하는 것으로, 이때 사용된 개스는 Si2H6 개스 또는 SiH4 개스와 포스포러스 개스를 동시에 사용하게 된다.
도 2는 도 1의 공정 후 550 내지 700℃ 의 온도 범위에서 10분 내지 15시간 동안의 열처리 공정에 의해 인-시투 도프트 다결정 실리콘 박막(3A)을 형성한 공정을 나타낸 단면도이다. 상기 열처리 공정은 공정 특성에 따라서 증착후 바로 인-시투 공정으로 후속 공정을 실시하는 것과, 또다른 공정의 예로서 후속 공정 진행시 공정 튜브 내에서 후속 공정 진행을 위한 공정 온도 안정화 공정시 저온 열처리를 실시함으로써, 비정질 실리콘 박막 내에 낮은 밀도를 가지는 시드(seed)를 형성시키는 공정과, 상기 시드를 중심으로 결정을 성장시키는 공정에 의해 비정질 실리콘 박막의 그레인 사이즈를 크게 하며, 한편으로 낮은 온도에서 일정한 시간 동안 열처리시킴으로써 항상 안정된 전기저항을 갖는 다결정 실리콘 박막을 제조하여 박막내에서 롯-투-롯(lot to lot)으로 발생되는 전기적 저항의 불 균일성을 해소할 수 있다.
도 3은 상기와 같은 공정 조건에 의해 실시된 박막의 전기저항 특성을 나타낸 그래프이다.
상술한 바와 같이 본 발명에 의하면 실리콘 소스 개스인 Si2H6, SiH4 및 PH3 개스를 거의 같은 분해 속도로 분해시켜 포스포러스(phosphorus)와 실리콘 원소(atom)들을 실리콘 표면에 점착(adhesion)하고, 동시에 플로우(flow) 시켜 주는 Si2H6, SiH4 의 열분해 반응에 의해서 요구되는 포스포러스 도프트 비정질 실리콘 박막(phosphorus doped amorphous silicon film)을 증착시킨 후, 다음으로 후속 공정 단계 전에 550 내지 700℃ 의 온도 범위에서 10분 내지 15시간 동안 열처리 시켜 주고, 상기 열처리 단계를 후속 공정을 위한 안정화 공정의 일부분으로 이용하여 후속 공정에서 요구되는 인-시투 도프트 폴리실리콘 박막(in-situ doped poly silicon film)을 형성함으로써, 그 결정 구조가 그레인 바운더리 밀도를 최소화시키고, 그레인 사이즈를 크게 하며, 박막의 신뢰성을 향상시킬 수 있는 탁월한 효과가 있다.
도 1 및 도 2는 본 발명에 따른 반도체 소자의 다결정 실리콘 박막 제조 방법을 설명하기 위해 도시한 소자의 단면도.
도 3은 본 발명에 따른 다결정 실리콘 박막의 전기저항 특성을 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판 2: 산화막
3: 인-시투 도프트 비정질 실리콘 박막
3A: 인-시투 도프트 다결정 실리콘 박막
Claims (5)
- 반도체 기판 상부에 SiH4가스, Si2H6가스 및 포스포러스 가스의 혼합가스를 사용하여 인시튜 도프드 비정질 실리콘 박막을 증착하는 단계와: 및상기 인시튜 도프드 비정질 실리콘 박막을 저온 열처리하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 다결정 실리콘 박막 제조 방법.
- 제 1 항에 있어서, 상기 저온 열처리 공정은 550 내지 700℃ 의 온도 범위하에서 실시되는 것을 특징으로 하는 반도체 소자의 다결정 실리콘 박막 제조 방법.
- 제 1 항에 있어서, 상기 열처리 공정은 10분 내지 15시간 동안 실시되는 것을 특징으로 하는 반도체 소자의 다결정 실리콘 박막 제조 방법.
- 제 1 항에 있어서, 상기 열처리 공정은 인-시투 도프트 비정질 실리콘 박막 증착 후 바로 인-시투 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 다결정 실리콘 박막 제조 방법.
- 제 4 항에 있어서, 상기 열처리 공정은 후속공정중 온도 안정화 공정에 의해 실시되는 것을 특징으로 하는 반도체 소자의 다결정 실리콘 박막 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026616A KR100472855B1 (ko) | 1997-06-23 | 1997-06-23 | 반도체소자의다결정실리콘박막제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026616A KR100472855B1 (ko) | 1997-06-23 | 1997-06-23 | 반도체소자의다결정실리콘박막제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990002885A KR19990002885A (ko) | 1999-01-15 |
| KR100472855B1 true KR100472855B1 (ko) | 2005-05-19 |
Family
ID=37302680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970026616A KR100472855B1 (ko) | 1997-06-23 | 1997-06-23 | 반도체소자의다결정실리콘박막제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100472855B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100659911B1 (ko) * | 2000-10-23 | 2006-12-20 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 형성방법 및 이를 이용한 박막트랜지스터의 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950007141A (ko) * | 1993-08-09 | 1995-03-21 | 문정환 | 반도체 박막트렌지스터 제조방법 |
| KR950021209A (ko) * | 1993-12-29 | 1995-07-26 | 김주용 | 게이트전극 형성방법 |
| KR950025849A (ko) * | 1994-02-07 | 1995-09-18 | 김주용 | 반도체 소자의 폴리실리콘막 형성 방법 |
| KR950027943A (ko) * | 1994-03-03 | 1995-10-18 | 김주용 | 반도체 소자의 전극 형성방법 |
| KR960012321A (ko) * | 1994-09-08 | 1996-04-20 | 김주용 | 반도체 소자의 게이트 전극 형성방법 |
| KR960019594A (ko) * | 1994-11-12 | 1996-06-17 | 김주용 | 게이트전극 제조방법 |
-
1997
- 1997-06-23 KR KR1019970026616A patent/KR100472855B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950007141A (ko) * | 1993-08-09 | 1995-03-21 | 문정환 | 반도체 박막트렌지스터 제조방법 |
| KR950021209A (ko) * | 1993-12-29 | 1995-07-26 | 김주용 | 게이트전극 형성방법 |
| KR950025849A (ko) * | 1994-02-07 | 1995-09-18 | 김주용 | 반도체 소자의 폴리실리콘막 형성 방법 |
| KR950027943A (ko) * | 1994-03-03 | 1995-10-18 | 김주용 | 반도체 소자의 전극 형성방법 |
| KR960012321A (ko) * | 1994-09-08 | 1996-04-20 | 김주용 | 반도체 소자의 게이트 전극 형성방법 |
| KR960019594A (ko) * | 1994-11-12 | 1996-06-17 | 김주용 | 게이트전극 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990002885A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773325A (en) | Method of making a variable concentration SiON gate insulating film | |
| US7768036B2 (en) | Integrated circuitry | |
| US6713359B1 (en) | Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| KR100192017B1 (ko) | 반도체 장치의 제조방법 | |
| JPH05234900A (ja) | 半導体装置の製造方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100250020B1 (ko) | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) | |
| JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| KR100650715B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR19980024337A (ko) | 실리콘 박막 전도 소자의 제조 방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| KR0184942B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR960013782B1 (ko) | 반도체 소자의 배선장치 제조 방법 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR0123236B1 (ko) | 반도체 소자의 폴리실리콘막 형성 방법 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |