KR19990072884A - 다결정실리콘구조물의제조방법 - Google Patents
다결정실리콘구조물의제조방법 Download PDFInfo
- Publication number
- KR19990072884A KR19990072884A KR1019990006032A KR19990006032A KR19990072884A KR 19990072884 A KR19990072884 A KR 19990072884A KR 1019990006032 A KR1019990006032 A KR 1019990006032A KR 19990006032 A KR19990006032 A KR 19990006032A KR 19990072884 A KR19990072884 A KR 19990072884A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- dopant
- silicon structure
- concentration
- polycrystalline
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000002019 doping agent Substances 0.000 claims abstract description 47
- 239000002244 precipitate Substances 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 239000002245 particle Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052710 silicon Chemical group 0.000 claims description 12
- 239000010703 silicon Chemical group 0.000 claims description 12
- 238000002425 crystallisation Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 7
- 238000001953 recrystallisation Methods 0.000 claims description 5
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical group [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000003047 cage effect Effects 0.000 description 2
- 238000010888 cage effect Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000282461 Canis lupus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 다결정 실리콘 구조물의 제조 방법에 관한 것이다. 먼저, 비정질 또는 다결정 형태의 1차 실리콘 구조물을 형성하고 상기 구조물을 가용성이 초과될 정도의 농도를 갖는 도펀트, 특히 산소로 도핑한다. 후속 열처리 시 도펀트 침전물이 형성되고, 상기 침전물은, 형성될 2차 실리콘 실리콘 구조물(4, 16)에서의 입자 성장을 제어한다. 상기 방식의 콘택 다결정 실리콘 구조물은 특히 단결정 실리콘 영역의 접속부로 사용될 수 있다.
Description
본 발명은 반도체 기판 상에 정해진 입자 크기를 갖는 다결정 실리콘 구조물의 제조 방법에 관한 것이다.
집적 회로의 제조 시 자주 다결정 실리콘 구조물이, 특히 회로 소자 사이의 전기적 접속부로서 그리고 회로 소자(예를 들어 커패시터 전극) 자체로서 필요하다. 이 경우 폴리 실리콘의 결정 구조는 중요한 특성이다. 상기 특성은 예를 들어, 전도성, 불순물의 확산, 좁은 도체 트랙으로의 구조화성, 접착성 등에 영향을 준다. 이에 대한 세부 사항은, 1996년 Springer 출판사, Widmann, Mader, Friedrich의 "고집적 회로 기술", Kap. 3.8. 또는 1987년 Lattice Press, Wolf, Tauber의 "Silicon Processing" Vol.1, Ch.6에 설명된다. 일반적으로 반도체 기술에서는 계속해서 일정한 입자 크기 또는 좁은 입자 분포를 갖는 폴리 실리콘층만을 사용할 수 있다.
폴리 실리콘층은 통상적으로, 전술한 Widmann 등의 간행물에 설명된 것과 같이, CVD 공정에 의해 제조된다. 평균 입자 크기 및 입자 크기 분포는 열 버짓(temperature budget)(열 및 시간)에 의해 제어될 수 있으며, 통상적으로 붕소, 인, 비소 또는 이와 유사한 물질로 실행된 도핑은 의도하는 입자 크기 분포에 영향을 미친다.
도핑된 다결정 실리콘은 자주 단결정 실리콘 영역의 전기적 접속부를 의미한다. 이에 대한 예는 MOS-트랜지스터의 소스 또는 드레인 영역이거나, 양극 트랜지스터의 이미터, 베이스 또는 콜렉터이다. 이 경우 단결정 영역은 대부분 실리콘 기판에 형성된 도핑된 실리콘 영역에 의해 형성된다. 전기적 접속부를 형성하는 다결정 실리콘 구조물은 다결정 실리콘층으로 이루어지거나 후속 처리 단계에서 다결정이 되는 비정질 실리콘층으로 이루어진다.
후속 열처리 단계 시 비정질 또는 다결정 실리콘 구조물의 결정화 또는 재결정화가 일어난다. 이 경우, 단결정 실리콘 영역과 실리콘 구조물 사이의 경계면이 대부분 얇은 산화물을 포함하거나 그렇지 않으면 불순물로 오염되거나 품질의 저하가 일어날 수 있다는 것을 고려할 수 있다. 이것은 제어되지 않는 (재)결정화, 즉 공간적으로 심하게 변동하는 입자 크기를 초래할 수 있다. 이 때 생기는 기계적 응력은, 예를 들어 변위와 같은, 단결정 실리콘에서의 결정 결함에 의해 감소될 수 있다. 상기 결정 결함은 예를 들어 높은 누설 전류에 의해 기판의 전기적 특성을 악화시키며, 기판에 배치된 소자 또는 엑티브 구조물(예를 들어 트랜지스터, 트렌치 커패시터, p/n-접합부)이 미리 결정된 전기적 특성을 갖는 것이 아니라 이미 초기의 결함 또는 중기 및 장기적 품질 저하를 일으키는 위험성이 있다.
상기 방식의 콘택에 대한 첫 번째 예는, 메모리 셀 타입이 임의일 수 있는(예를 들어 소위 스택-셀 또는 트렌치 셀) DRAM-메모리에서의 비트 라인 콘택이다. 다른 예는 상기 셀에서의 커패시터 콘택, 즉 메모리 전극과 선택 트랜지스터 사이의 콘택이며, 전술한 문제점이 결정 결함에 의해 특히 트렌치 커패시터를 가지는 메모리 셀에서 생기며, 본 발명과 동일 발명가, 동일 출원일의 독일 특허 출원, "단결정 실리콘 영역과 다결정 실리콘 구조물 사이의 콘택 및 그 제조 방법" 및 동일 발명가, 동일 출원일의 미국 특허 출원 제 09/030 227 호에 상세히 설명된다.
따라서, 본 발명의 목적은 결정된 입자 크기 또는 결정된 입자 분포를 갖는 다결정 실리콘 구조물의 제조 방법을 제공하는 것이다. 다결정 실리콘 구조물은 전술한 문제점들 없이 단결정 실리콘 영역을 위한 접속부로 적합해야 한다. 결정 구조는 후속 열처리의 부하에 의해 변화하지 않거나 악화되지 않아야 한다.
상기 목적은, 기판 상에 비정질 도는 다결정 형태의 1차 실리콘 구조물(4, 16) 형성 단계, 1차 실리콘 구조물(4, 16)을 실리콘 구조물 또는 실리콘 영역에서 도펀트의 가용성 한계를 초과할 정도의 농도를 갖는 산소를 함유하는 도펀트로 도핑하는 단계, 열처리를 실행하여, 도펀트 침전물(6, 18)이 실리콘 구조물(4, 16)에서 미리 결정된 농도로 형성되고 실리콘 구조물(4, 16)의 결정화 또는 재결정화가 일어나는 단계를 포함하고, 이 때 생기는 2차 실리콘 구조물의 평균/최대 입자 크기를 도펀트 침전물의 농도에 의해 결정하는, 기판 상에 정해진 입자 크기를 갖는 다결정 실리콘 구조물(4, 16)의 제조 방법에 의해 달성된다.
본 발명은, 산소, 산소/질소 혼합물, 산소/질소 화합물, 산소를 함유하는 다른 혼합물 또는 화합물의 그룹으로 이루어진 도펀트로 1차 실리콘 구조물을 도핑하며, 도펀트(특히 산소)의 농도는, 도펀트의 가용성 한계를 초과할 정도로 선택된다(전술한 도펀트 역시 산소를 함유하는 도펀트로 표시될 수 있다). 그 결과로 후속 열처리 시에 1차 실리콘 구조물에 도펀트 침전물이 형성되며, 동시에 1차 실리콘 구조물이 결정화 또는 재결정화에 의해 다결정 2차 실리콘 구조물로 변환된다. 이 경우 도펀트 침전물은 2차 실리콘 구조물에서의 입자 성장을 결정된 사이즈까지만 허용한다. 상기 입자 크기는 도펀트 침전물의 농도(즉, 평균 간격)에 의해 결정된다. 도펀트 침전물은 즉 케이지 효과를 가진다. 도펀트 침전물의 농도가 진할수록 실리콘 구조물에서의 최대 및 평균 폴리 실리콘 입자 크기는 작아진다. 도펀트 침전물의 농도는 도펀트 과포화(도펀트 농도는 가용성 농도로 나누어진다) 및 후속 열처리 시의 열 버짓(램프 비율, 홀딩 온도)에 의해 제어된다. 또한 예를 들어 As, P, Sb, N, B와 같은 물질로의 코-도핑(co-doping)은 산소를 함유하는 침전물의 형성을 지연시키거나(As, P) 촉진시킨다(B).
본 발명에 따라 제조된 폴리 실리콘 구조물이 단결정 실리콘 영역을 위한 접속부로 사용되면 모노 실리콘에서의 결정 결함을 방지할 수 있다. 왜냐 하면 실리콘 구조물에서의 제어되지 않는 (재)결정화가 억제되기 때문이다. 동시에 다결정 실리콘 구조물와 단결정 실리콘 영역 사이의 낮은 콘택 저항이 얻어진다.
도펀트로는 특히 산소가 적합하다. 왜냐 하면 산소의 낮은 가용성 때문에 침전물이 특히 쉽게 형성되기 때문이다. 고도핑은 필요치 않다. 실리콘 구조물 또는 실리콘 영역의 전도성은 현저히 감소하지 않는다. 산소 침전물은 x2인 SiOx로 존재한다.
도펀트 침전물의 농도는 약 1015내지 1019cm-3이다.
도핑 방법으로는 특히 이온 주입, 플라즈마 도핑 또는 플라즈마 침지 이온 주입(PIII)이 사용된다. 상기 방법은 전문가가 사용하며 예를 들어 미국 특허 제 5 354 381 호 및 4 937 205 호에 더 자세히 설명된다. 플라즈마 도핑 시 도우스(dose)는 특히 바람직하게 제어된다. 도핑은, 도펀트가 실리콘 구조물에서 균일하게 분포되도록, 즉 모든 곳에서 가용성 한계를 초과하는 균일한 도펀트 농도를 갖도록 이루어질 수 있다. 다른 한편으로 최대 도펀트는 실리콘 영역 또는 실리콘 구조물의 미리 정해진 부분에서, 예를 들어 콘택 가까이에서 또는 미리 주어진 깊이에서 형성될 수 있다. 또한 실리콘 구조물 대신에 또는 실리콘 구조물에 추가로 모노 실리콘의 콘택 부근 영역의 도핑이 이루어질 수 있다. 그러면 단결정 실리콘의 콘택 가까이에, 다결정 실리콘으로부터의 변위 확산에 대한 베리어로 사용되는 도펀트 침전물이 형성된다.
실리콘 구조물은 CVD-증착 공정 동안 인시투(in situ) 도핑될 수 있다. 이를 위해 공지된 인시투 도핑에 상응하는 방법이 사용될 수 있다.
실리콘에서의 도펀트 농도는 1017내지 1021cm-3, 바람직하게 1018내지 1020cm-3의 범위이다. 다결정 실리콘 구조물의 제조 방법에 대한 세부 사항은 본 발명과 동일 발명가, 동일 출원일의 미국 특허 출원, "단결정 실리콘 영역과 다결정 실리콘 구조물 사이의 콘택 및 그 제조 방법"에 설명되며, 그것의 전체 공개문이 본 발명에 편입된다.
도 1 및 도 2는 본 발명의 실시예를 나타내는, 단결정 실리콘 영역을 갖는 기판의 횡단면도이고,
도 3 및 도 5는 본 발명의 다른 실시예를 나타내는, 단결정 실리콘 영역을 갖는 반도체 기판의 횡단면도이며,
도 4는 도 3 및 도 5에서 얻어진 도펀트 프로파일이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 실리콘 기판 2 : 단결정 실리콘 영역
3 : 절연체 4 : 실리콘 구조물
4a, 4b : 부분층 5 : 도펀트
6 : 도펀트 침전물
첨부한 도면을 참고로 본 발명의 실시예를 자세히 살펴보면 하기와 같다.
도 1은, 실리콘 기판(1)이 그 표면에, 예를 들어 MOS-트랜지스터의 소스 영역일 수 있는 도핑된 단결정 영역(2)을 포함하는 것을 도시한다. 도핑된 단결정 실리콘 영역(2)에 단결정이 아니라 예를 들어 다결정이며 증착 공정에 의해 형성된 1차 실리콘 구조물(4)이 배치된다. 그러나 비정질의 1차 실리콘 구조물이 사용될 수 있다. 회로의 나머지 영역에 절연체(3)가 제공된다. 상기 폴리 실리콘 구조물(4)은 본 발명에 따라 도펀트, 예를 들어 산소로 도핑된다. 도핑은 예를 들어 수직 이온 주입에 의해 이루어질 수 있다. 주입은, 나머지 반도체 회로에서도 적합하다면, 전체 면에 실행될 수 있다. 이 경우 주입 패러미터는, 폴리 실리콘 구조물(4)에서의 도펀트 농도가 가용성 한계를 초과하도록 선택된다. 산소 도핑의 경우 Si-구조물에서의 도펀트 농도는 바람직하게 1017내지 1021cm-3, 특히 1018내지 1020cm-3의 범위이다. 예를 들어 300 nm 두께의 폴리 실리콘층(4)의 경우 약 5 keV의 에너지에서 3 내지 5 × 1013cm-2의 도우스가 선택된다.
도 2는 이어서, 예를 들어 900 내지 1000℃에서 30분간의 열처리 단계가 실행되며, 그 결과로 도펀트 침전물(6), 여기서는 SiOx-침전물이 폴리 실리콘 구조물(4)에 형성되는 것을 도시한다. 상기 도펀트 침전물(6)은, 전술한 것 처럼, 실리콘 구조물에서의 입자 성장을 제한하며(케이지 효과), 2차 다결정 실리콘에서 좁은 입자 크기 분포가 얻어진다. 도핑 영역(2) 및 기판(1)(도 2)으로의 결정 결함의 확산이 방지된다.
도핑은 다른 방법, 예를 들어 산소-플라즈마 도핑(시간: 10초, 주어진 층두께에서 1 keV의 에너지)에 의해 이루어질 수 있다.
균일한 도핑 대신, 예를 들어 경사 주입에 의해 주어진 위치에서 국부적인 최대 도펀트가 형성될 수 있다. 실리콘 구조물의 주어진 깊이에 최대 도펀트를 형성하는 것 또한 가능하다. 이것은, 도에서와 같이 하부 기판으로의 콘택이 형성되어야 할 때, 특히 적합하다. 최대 도펀트는 기판 표면 가까이에서 형성된다. 그리고 예를 들어 30 nm 두께의 비정질 실리콘증이 증착됨으로써, 얇은 Si-구조물이 1차 실리콘 구조물의 부분으로서 기판 표면 상에 형성된다. 실리콘층이 증착되면 실리콘은 필요한 나머지 두께로 되고 열처리 단계가 실행된다.
도 3은, 본 실시예에서 1차 실리콘 구조물이 2개의 부분 구조물(4a, 4b)로 제공되고, 먼저, 도핑되지 않은 Si-층(4a) 또는 폴리-Si-층이 그 다음, 고도핑된 Si-층 또는 폴리-Si-층(4b)이 기판에 제공되는 것을 도시한다. 2개의 부분층은 예를 들어 CVD 공정에 의해 제공될 수 있다. 제 1 실시예에서와 같이 열처리 단계가 실행된다.
도 4는 깊이(y)에 따른 도펀트 농도(D)의 연관성을 도시한다.
도 5는, 열처리 후 부분층(4a, 4b)에 도펀트 침전물이 형성되고, 고도핑된 부분층(4b)의 침전물 농도가 부분층(4a)보다 진한것을 도시한다. 따라서 고도핑된 부분층(4b)에서 얻어진 입자 크기는 부분층(4a)에서보다 작다.
부분층은, 고도핑된 층이 저도핑된 층 아래에 오도록 배치될 수 있다.
본 발명에 의해 정해진 입자 크기의 폴리 실리콘층이 단결정 기판으로의 콘택없이 제조될 수 있다. 폴리 실리콘층의 전체면이 증착될 수 있으며, 산소로 가용성 한계를 초과하여 도핑될 수 있고 그런 다음, 도체 트랙 또는 다른 구조물에 구조화될 수 있다.
많은 경우에 있어서 다결정 실리콘 구조물은, 원하는 전도성을 얻기 위해, 추가로 공지된 방법에 따라 n- 또는 p- 전도성의 도펀트로 도핑된다. 상기 추가 도핑은 바람직하게 증착 시 인시투 방법으로 이루어진다. 또한 폴리 실리콘층의 (재)결정화가 도핑에 의해 영향받기 때문에 본 발명에 따른 도핑 및 열처리가 재결정화에 맞추어진다.
본 발명에 의해 결정된 입자 크기 또는 결정된 입자 분포를 갖는 다결정 실리콘 구조물의 제조 방법이 제공되었다.
Claims (10)
- - 기판 상에 비정질 도는 다결정 형태의 1차 실리콘 구조물(4, 16) 형성 단계,- 1차 실리콘 구조물(4, 16)을, 실리콘 구조물 또는 실리콘 영역에서 도펀트의 가용성 한계를 초과할 정도의 농도를 갖는 산소를 함유하는 도펀트로 도핑하는 단계,- 열처리를 실행하여, 도펀트 침전물(6, 18)이 실리콘 구조물(4, 16)에서 미리 결정된 농도로 형성되고 실리콘 구조물(4, 16)의 결정화 또는 재결정화가 일어나는 단계를 포함하는, 기판 상에 정해진 입자 크기를 갖는 다결정 실리콘 구조물(4, 16)의 제조 방법에 있어서, 상기 제조 시 생기는 2차 실리콘 구조물의 평균/최대 입자 크기를 도펀트 침전물의 농도에 의해 결정하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 1차 실리콘 구조물에서 도펀트 농도를 1017내지 1021cm-3의 범위에서 형성하는 것을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서, 실리콘 구조물을 열처리 시 700 내지 1100℃로 가열하는 것을 특징으로 하는 방법.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서, 2차 실리콘 구조물에서의 도펀트 침전물 농도가 1015내지 1019cm-3의 범위인 것을 특징으로 하는 방법.
- 제 1항 내지 제 4항 중 어느 한 항에 있어서, n- 또는 p- 전도성의 형성을 위해 실리콘 구조물을 추가로 n- 또는 p- 전도성 타입의 도펀트로 도핑하는 것을 특징으로 하는 방법.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서, 실리콘 구조물(4, 16)을 공간적으로 균일하게 도핑하는 것을 특징으로 하는 방법.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서, 실리콘 구조물(4, 16)을 공간적으로 균일하지 않게 도핑하는 것을 특징으로 하는 방법.
- 제 7항에 있어서, 최대 도펀트 분포를 실리콘 구조물(4, 16)의 미리 정해진 깊이에서 형성하는 것을 특징으로 하는 방법.
- 제 1항 내지 제 8항 중 어느 한 항에 있어서, 실리콘 구조물을 단결정 실리콘 구조물(2)에 접하여 형성하고 실리콘 영역의 전기 접속부로 사용하는 것을 특징으로 하는 방법.
- 제 1항 내지 제 9항 중 어느 한 항에 따른 방법으로 제조될 수 있는 다결정 실리콘층.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/030,406 US6068928A (en) | 1998-02-25 | 1998-02-25 | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
| US9/030,406 | 1998-02-25 | ||
| US09/030,406 | 1998-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990072884A true KR19990072884A (ko) | 1999-09-27 |
| KR100642627B1 KR100642627B1 (ko) | 2006-11-13 |
Family
ID=21854054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990006032A KR100642627B1 (ko) | 1998-02-25 | 1999-02-24 | 다결정 실리콘 구조물의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6068928A (ko) |
| EP (1) | EP0939430A3 (ko) |
| JP (1) | JPH11288883A (ko) |
| KR (1) | KR100642627B1 (ko) |
| TW (1) | TW585941B (ko) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429101B1 (en) * | 1999-01-29 | 2002-08-06 | International Business Machines Corporation | Method of forming thermally stable polycrystal to single crystal electrical contact structure |
| DE10208774B4 (de) | 2002-02-28 | 2005-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
| DE10228547C1 (de) * | 2002-06-26 | 2003-10-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle |
| DE102007010563A1 (de) * | 2007-02-22 | 2008-08-28 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche |
| JP2013258188A (ja) * | 2012-06-11 | 2013-12-26 | Hitachi Kokusai Electric Inc | 基板処理方法と半導体装置の製造方法、および基板処理装置 |
| US9209069B2 (en) | 2013-10-15 | 2015-12-08 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity |
| US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
| US10079170B2 (en) | 2014-01-23 | 2018-09-18 | Globalwafers Co., Ltd. | High resistivity SOI wafers and a method of manufacturing thereof |
| US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| US10312134B2 (en) | 2014-09-04 | 2019-06-04 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| US9853133B2 (en) | 2014-09-04 | 2017-12-26 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity silicon-on-insulator substrate |
| WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
| US10381260B2 (en) | 2014-11-18 | 2019-08-13 | GlobalWafers Co., Inc. | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
| EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| CN107533953B (zh) | 2015-03-03 | 2021-05-11 | 环球晶圆股份有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
| US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
| WO2016149113A1 (en) | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
| WO2016196060A1 (en) | 2015-06-01 | 2016-12-08 | Sunedison Semiconductor Limited | A method of manufacturing semiconductor-on-insulator |
| CN114496732B (zh) | 2015-06-01 | 2023-03-03 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
| EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
| US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
| US10622247B2 (en) | 2016-02-19 | 2020-04-14 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a buried high resistivity layer |
| US10468294B2 (en) | 2016-02-19 | 2019-11-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
| EP3758050A1 (en) | 2016-03-07 | 2020-12-30 | GlobalWafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
| US10026642B2 (en) | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
| WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
| WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
| US11114332B2 (en) | 2016-03-07 | 2021-09-07 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
| SG11201810486VA (en) | 2016-06-08 | 2018-12-28 | Globalwafers Co Ltd | High resistivity single crystal silicon ingot and wafer having improved mechanical strength |
| US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
| EP3533081B1 (en) | 2016-10-26 | 2021-04-14 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
| EP3549162B1 (en) | 2016-12-05 | 2022-02-02 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator structure and method of manufacture thereof |
| EP3653761B1 (en) | 2016-12-28 | 2024-02-28 | Sunedison Semiconductor Limited | Silicon wafers with intrinsic gettering and gate oxide integrity yield |
| SG10201913357QA (en) | 2017-02-10 | 2020-02-27 | Globalwafers Co Ltd | Methods for assessing semiconductor structures |
| EP3989272A1 (en) | 2017-07-14 | 2022-04-27 | Sunedison Semiconductor Limited | Method of manufacture of a semiconductor on insulator structure |
| JP7160943B2 (ja) | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
| CN112262467B (zh) | 2018-06-08 | 2024-08-09 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5193874A (en) * | 1975-02-15 | 1976-08-17 | Handotaisochino seizohoho | |
| JPS51121263A (en) * | 1975-04-17 | 1976-10-23 | Sony Corp | Method of manufacturing a semiconductor divice |
| JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
| US4755865A (en) * | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
| US4901133A (en) * | 1986-04-02 | 1990-02-13 | Texas Instruments Incorporated | Multilayer semi-insulating film for hermetic wafer passivation and method for making same |
| JPH0766922B2 (ja) * | 1987-07-29 | 1995-07-19 | 株式会社村田製作所 | 半導体装置の製造方法 |
| KR930003857B1 (ko) * | 1987-08-05 | 1993-05-14 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마 도우핑방법 |
| JPH05343316A (ja) * | 1991-09-30 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
| US5354381A (en) * | 1993-05-07 | 1994-10-11 | Varian Associates, Inc. | Plasma immersion ion implantation (PI3) apparatus |
| US5460983A (en) * | 1993-07-30 | 1995-10-24 | Sgs-Thomson Microelectronics, Inc. | Method for forming isolated intra-polycrystalline silicon structures |
-
1998
- 1998-02-25 US US09/030,406 patent/US6068928A/en not_active Expired - Lifetime
- 1998-12-01 EP EP98122835A patent/EP0939430A3/de not_active Withdrawn
- 1998-12-11 TW TW087120678A patent/TW585941B/zh not_active IP Right Cessation
-
1999
- 1999-02-23 JP JP11045103A patent/JPH11288883A/ja active Pending
- 1999-02-24 KR KR1019990006032A patent/KR100642627B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW585941B (en) | 2004-05-01 |
| JPH11288883A (ja) | 1999-10-19 |
| KR100642627B1 (ko) | 2006-11-13 |
| US6068928A (en) | 2000-05-30 |
| EP0939430A3 (de) | 2001-11-21 |
| EP0939430A2 (de) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| JP3676596B2 (ja) | メモリセル装置及びその製造方法 | |
| US6713359B1 (en) | Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC | |
| EP0051249A2 (en) | Process for forming epitaxially extended polycrystalline structures | |
| JPH0550144B2 (ko) | ||
| JPH07142421A (ja) | 半導体装置のシャロージャンクション形成方法および形成装置 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| IE52791B1 (en) | Semiconductor devices | |
| JPH11150249A (ja) | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス | |
| US6204198B1 (en) | Rapid thermal annealing of doped polycrystalline silicon structures formed in a single-wafer cluster tool | |
| KR20030053313A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US6555484B1 (en) | Method for controlling the oxidation of implanted silicon | |
| KR100574587B1 (ko) | 단결정 실리콘 영역과 다결정 실리콘 구조물 사이의 콘택 및 그것의 제조 방법 | |
| KR100746623B1 (ko) | 반도체소자의 듀얼폴리게이트 형성방법 | |
| US6297120B1 (en) | Method of manufacturing a semiconductor device | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JPH0547987B2 (ko) | ||
| JPH0193132A (ja) | 半導体装置の製造方法 | |
| KR100498607B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR100271797B1 (ko) | 도핑된다결정실리콘형성방법 | |
| KR19990005877A (ko) | 반도체 소자의 고부하 레지스터 제조방법 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH08139032A (ja) | 半導体薄膜形成方法 | |
| KR20010008505A (ko) | 금속 게이트전극을 갖는 트랜지스터의 제조방법 | |
| KR20010078344A (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060324 Effective date: 20060725 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |