JP2013258188A - 基板処理方法と半導体装置の製造方法、および基板処理装置 - Google Patents
基板処理方法と半導体装置の製造方法、および基板処理装置 Download PDFInfo
- Publication number
- JP2013258188A JP2013258188A JP2012131857A JP2012131857A JP2013258188A JP 2013258188 A JP2013258188 A JP 2013258188A JP 2012131857 A JP2012131857 A JP 2012131857A JP 2012131857 A JP2012131857 A JP 2012131857A JP 2013258188 A JP2013258188 A JP 2013258188A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- doped silicon
- processing
- silicon
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 125
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 239000013078 crystal Substances 0.000 claims description 54
- 230000007246 mechanism Effects 0.000 claims description 29
- 238000003672 processing method Methods 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 100
- 235000012431 wafers Nutrition 0.000 description 64
- 238000012546 transfer Methods 0.000 description 20
- 238000011068 loading method Methods 0.000 description 19
- 230000003028 elevating effect Effects 0.000 description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 11
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000000498 cooling water Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011066 ex-situ storage Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000007723 transport mechanism Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000010926 purge Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】表面の少なくとも一部に絶縁膜を有するとともに基板上にソース部とドレイン部とゲート部を有し、前記ゲート部の下方に配置されたゲートチャネルに単結晶シリコンを用いた構造を有する基板を処理する基板処理方法であって、少なくともシリコン含有ガスとドーピングガスとを供給して非晶質のドープトシリコンと、単結晶のドープトシリコンとを成長させる工程と、前記非晶質のドープトシリコンと前記単結晶のドープトシリコンとを加熱することで前記単結晶のドープトシリコンを種として前記非晶質のドープトシリコンを単結晶化させる工程と、を有する基板処理方法。
【選択図】図3
Description
図1は、本発明に適用される基板処理装置の斜透視図として示されている。
図1に示されているように、シリコン等からなる基板(ウエハとも言う)200を収納したウエハキャリアとしてのカセット(FOUP、ポッドとも言う)110が使用されている本発明の基板処理装置101は、筐体111を備える。筐体111の正面壁111aの下方にはメンテナンス可能なように設けられた開口部としての正面メンテナンス口103が開設され、この正面メンテナンス口103を開閉する正面メンテナンス扉104が建て付けられている。正面メンテナンス扉104には、カセット搬入搬出口(基板収容器搬入搬出口)112が筐体111内外を連通するように開設されており、カセット搬入搬出口112はフロントシャッタ(基板収容器搬入搬出口開閉機構)113によって開閉されるようになっている。カセット搬入搬出口112の筐体111内側にはカセットステージ(基板収容器受渡し台)114が設置されている。カセット110はカセットステージ114上に工程内搬送装置(図示せず)によって搬入され、かつまた、カセットステージ114上から搬出されるようになっている。カセットステージ114は、工程内搬送装置によって、カセット110内のウエハ200が垂直姿勢となり、カセット110のウエハ出し入れ口が上方向を向くように載置されるように構成されている。
また、カセット棚105の上方にはバッファ棚(基板収容器保管棚)107が設置されており、カセット110を保管するように構成されている。
カセットステージ114とカセット棚105との間には、カセット搬送装置(基板収容器搬送装置)118が設置されている。カセット搬送装置118は、カセット110を保持したまま昇降可能なカセットエレベータ(基板収容器昇降機構)118aと搬送機構としてのカセット搬送機構(基板収容器搬送機構)118bとで構成されており、カセットエレベータ118aとカセット搬送機構118bとの連続動作により、カセットステージ114、カセット棚105、バッファ棚107との間で、カセット110を搬送するように構成されている。
図1に模式的に示されるように、ウエハ移載装置エレベータ125bは、耐圧筐体111左側端部に設置されている。これら、ウエハ移載装置エレベータ125bおよびウエハ移載装置125aの連続動作により、ウエハ移載装置125aのツイーザ(基板保持体)125cをウエハ200の載置部として、断熱部217aを有するボート(基板保持具)217に対してウエハ200を装填(チャージング)および脱装(ディスチャージング)するように構成されている。
耐圧筐体140の正面壁140aにはウエハ搬入搬出口(基板搬入搬出口)142が開設されており、ウエハ搬入搬出口142はゲートバルブ(基板搬入搬出口開閉機構)143によって開閉されるようになっている。耐圧筐体140の一対の側壁にはロードロック室141へ窒素ガス等の不活性ガスを給気するためのガス供給管144と、ロードロック室141を負圧に排気するためのガス排気管(図示せず)とがそれぞれ接続されている。
ボート217は複数本の保持部材を備えており、複数枚(例えば、50枚〜150枚程度)のウエハ200をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
図1に示されているように、カセット110がカセットステージ114に供給されるに先立って、カセット搬入搬出口112がフロントシャッタ113によって開放される。その後、カセット110はカセット搬入搬出口112から搬入され、カセットステージ114の上にウエハ200が垂直姿勢であって、カセット110のウエハ出し入れ口が上方向を向くように載置される。
次に、カセット110は、カセット搬送装置118によって、カセットステージ114から掬い上げられると共に、カセット110内のウエハ200が水平姿勢となり、カセット110のウエハ出し入れ口が筐体後方を向けるように、筐体後方に右周り縦方向90°回転させられる。
引き続いて、カセット110は、カセット搬送装置118によって、カセット棚105ないしバッファ棚107の指定された棚位置へ自動的に搬送されて受け渡され、一時的に保管された後、カセット搬送装置118によってカセット棚105に移載されるか、もしくは直接、カセット棚105に搬送される。
予め内部が大気圧状態とされていたロードロック室141のウエハ搬入搬出口142がゲートバルブ143の動作により開放されると、ウエハ200はカセット110からウエハ移載装置125aのツイーザ125cによってウエハ出し入れ口を通じてピックアップされ、ウエハ搬入搬出口142を通じてロードロック室141に搬入され、ボート217へ移載されて装填(ウエハチャージング)される。ボート217にウエハ200を受け渡したウエハ移載装置125aはカセット110に戻り、次のウエハ200をボート217に装填する。
処理後は、ボートエレベータ115によりボート217が引き出され、さらに、ロードロック室141内部を大気圧に復圧させた後にゲートバルブ143が開かれる。その後は、概上述の逆の手順で、ウエハ200およびカセット110は筐体111の外部へ払出される。
ヒータ206は円筒形状であり、ヒータ素線とその周囲に設けられた断熱部材より構成され、図示しない保持体に支持されることにより垂直に据え付けられている。
ガス排気管231の下流側には、図示しない圧力検出器としての圧力センサ及び圧力調整器としてのAPCバルブ242を介して真空ポンプ等の真空排気装置246が接続されている。
圧力センサ及びAPCバルブ242には、圧力制御部236が電気的に接続されており、圧力制御部236は、圧力センサにより検出された圧力に基づいてAPCバルブ242の開度を調節することにより、処理室201内の圧力が所望の圧力となるよう所望のタイミングにて制御するよう構成されている。
シールキャップ219には、回転機構254が設けられている。
回転機構254の回転軸255はシールキャップ219を貫通して前記ボート217に接続されており、ボート217を回転させることでウエハ200を回転させるように構成されている。
シールキャップ219は、処理炉202の外側に設けられた昇降機構としての後述する昇降モータ248によって垂直方向に昇降されるように構成されており、これによりボート217を処理室201に対し搬入搬出することが可能となっている。
回転機構254及び昇降モータ248には、駆動制御部237が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するよう構成されている。
ヒータ206及び温度センサには、電気的に温度制御部238が接続されており、温度センサにより検出された温度情報に基づきヒータ206への通電具合を調節することにより処理室201内の温度が所望の温度分布となるよう所望のタイミングにて制御するように構成されている。
また、第2の処理ガスは、第2のガス供給源181から供給され、MFC184でその流量が調節された後、バルブ178を介してガス供給管232により処理室201内に供給される。
第3の処理ガスは、第3のガス供給源182から供給され、MFC185でその流量が調節された後、バルブ179を介してガス供給管232より処理室201内に供給される。
また、処理室201内のガスは、ガス排気管231に接続された真空排気装置246としての真空ポンプにより、処理室201から排気される。
下基板245には昇降台249と嵌合するガイドシャフト264及び昇降台249と螺合するボール螺子244が設けられる。下基板245に立設したガイドシャフト264及びボール螺子244の上端に上基板247が設けられる。
ボール螺子244は上基板247に設けられた昇降モータ248により回転される。ボール螺子244が回転することにより昇降台249が昇降するように構成されている。
ロードロック室141と昇降台249との間には昇降シャフト250の周囲を覆うように伸縮性を有する中空伸縮体としてのベローズ265がロードロック室141を気密に保つために設けられる。
ベローズ265は昇降台249の昇降量に対応できる充分な伸縮量を有し、ベローズ265の内径は昇降シャフト250の外形に比べ充分に大きくベローズ265の伸縮で接触することがないように構成されている。
なお、以下の説明において、基板処理装置101を構成する各部の動作は、コントローラ240により制御される。
処理ガスは、処理室201内を通過する際にウエハ200と接触し、ウエハ200の表面上にSiCP(P doped SiC)膜が堆積(デポジション)される(STEP06)。
前記ガス供給管232のガス供給口は、処理室201の天井近傍の位置より、処理室201の下部に臨んで鉛直下向きに開口している。なお、ガス供給管232の先端部を閉塞し、上下方向において相隣接する上下のウエハ200間にそれぞれ処理ガスが供給されるよう、複数のガス供給口をガス供給管232の側壁部に設けるようにしてもよい。また、この場合は、各ガス供給口からウエハ200間に供給される処理ガスの流量が同じになるようにガス供給管の開口面積ないし開口径をガス供給管232の圧力損失に基づいて調節してもよい。さらに、前記ガス供給管232は処理室下部に設けられて処理室下部から上部方向にガスを供給するように構成されていても良い。
まず、図5(a)に記載されているようにBOX層501を有するSOI(Silicon on Insulator)基板上にMOSトランジスタを形成する。このMOSトランジスタは、エッチングによってソース/ドレイン部を掘り下げ、ソース/ドレイン部の底部においてBOX層501が露出するように構成し、かつ、絶縁キャップ502下部に設けられるゲート部のチャネルとなる単結晶Si504は少なくとも側壁がSiを露出するように構成している。
また、単結晶のSiCPは高P濃度により成膜速度が遅くなってしまうが、非晶質のSiCPは成長速度が遅くならないので、所望のP濃度で厚く成膜することができる。
例えば、本発明を使用しなかった場合、すなわち、所望のP濃度としてEpi−Si膜を成膜しようとすると1Å/minというDRにて成膜することとなるが、本発明を使用することで15〜20Å/min程度の成膜速度を維持することが可能となる。
このとき、処理温度を上述の温度帯域以上の高温で熱処理してしまうと非晶質のSiCPは多結晶化してしまい、単結晶のSiCPを得ることが出来なくなってしまうため、上記のような非晶質のSiCPが多結晶にならず、かつ、SPEが行われて単結晶SiCPが生成される低い温度帯で熱処理を行うことが重要である。
このとき、ソース/ドレイン部のSiC膜にドーピングすべきPの濃度は1×1020〜1×1021atoms/cm3となるように成膜することが望ましい。
次に、本発明の第2の実施の形態について説明する。
第2の実施の形態は、SOI基板ではなくSi基板を対象とし、Si基板のソース/ドレイン部を掘り下げた底部に酸化膜を形成させて単結晶SiCPを成膜する点において第1の実施の形態と異なる。
処理対象となるMOSトランジスタは絶縁膜であるSTI(Shallow Trench Isolation)膜602を有し、Si基板601のソース/ドレイン部を掘下げた状態で、ソース/ドレイン部の底部に酸化膜603(例えばSiO2)を形成し、絶縁キャップ604の下部に設けられたゲートチャネル部である単結晶Si部601の側壁には単結晶Siが露出された状態の構造を有している。
すなわち、基板処理装置101によってSiH4などのシリコン含有ガス、CH3SiH3などの炭素含有ガス、ドーピングガスであるPH3などのリン含有ガスを450〜600℃の温度帯、1〜1000Paの圧力帯、例えば処理温度530℃、圧力90Pa、SiH4供給流量2000scccm、1%PH3流量100sccmで供給し、成膜処理することによって、酸化膜上には非晶質のSiCP(amorphous−P doped SiC)膜が成長し、ゲートチャネルのSi膜601の側壁部には、単結晶のSiCP(Epitaxial−P doped Silicon)606が成長する。
このとき、処理温度を上述の温度帯域以上の高温で熱処理してしまうと非晶質のSiCPは多結晶化してしまい、単結晶のSiCPを得ることが出来なくなってしまうため、上記のような非晶質のSiCPが多結晶にならず、かつ、SPEが行われて単結晶SiCPが生成される低い温度帯で熱処理を行うことが重要である。
このとき、ソース/ドレイン部のSiC膜にドーピングすべきPの濃度は1×1020〜1×1021atoms/cm3となるように成膜することが望ましい。
次に、第3の実施の形態について説明する。
第3の実施の形態は、成膜処理と熱処理(アニール処理)とを別装置で実施する場合、すなわちex−situアニールにて基板処理を行う点において第1の実施の形態と異なる。
本実施例ではSTEP:07である処理室内のパージまでは上述した第1および第2の実施の形態と同一の処理を行うため、詳細な説明は省略する。
例えば上記した第1および第2の実施の形態では、ゲートチャネル部分の単結晶Si部に絶縁キャップ(Insulator cap)を設けて記載したが、この絶縁キャップを設けずにゲートチャネル部の単結晶Si表面においてもSiを露出させて成膜処理を行っても良い。
また、上述した本発明にかかる一実施の形態では、3種類のガスを混合して1本のガス供給管によって処理室内にガスを供給するように説明したが、これに限らず、ガス供給管を複数本設けても良いし、ガス種毎に独立したガス供給管を設けて処理室内に供給した後に混合されるようにしても良い。
さらに、上述した本発明にかかる一実施の形態では、導電性の不純物を含んだドープトシリコンを成膜するためにドーパントとしてリン(P)を利用して説明したが、これに限らず、ヒ素(As)や、アンチモン(Sb)をドーパントとしてこれらの元素を含むガスをドーピングガスとして利用することで不純物をドーピングしても良い。
表面の少なくとも一部に絶縁膜を有するとともにソース部とドレイン部とゲート部を有する基板を処理する基板処理方法であって、
少なくともシリコン含有ガスとドーピングガスとを供給して非晶質のドープトシリコンと、前記ゲート部に設けられたゲートチャネルに単結晶のドープトシリコンとを成長させる工程と、
前記非晶質のドープトシリコンと前記単結晶のドープトシリコンとを加熱することで前記単結晶のドープトシリコンを種として前記非晶質のドープトシリコンを単結晶化させる工程と、
を有する基板処理方法。
前記ゲートチャネルの側壁部には単結晶シリコンが露出しており、前記単結晶のドープトシリコンは、露出されている部分に成膜される付記1に記載の基板処理方法。
前記非晶質のドープトシリコンを単結晶化させる工程は、400℃〜700℃の温度帯で行われる付記1または2に記載の基板処理方法。
前記ソース部と前記ドレイン部の底部には酸化膜が成膜され、前記ゲートチャネルの側壁部には前記単結晶シリコンが露出している付記1〜3に記載の基板処理方法。
前記単結晶化させる工程は、固相エピタキシャル成長によって行われる付記1〜4に記載の基板処理方法。
表面の少なくとも一部に絶縁膜を有するとともにソース部とドレイン部とゲート部を有する基板を処理する半導体装置の製造方法であって、
少なくともシリコン含有ガスとドーピングガスとを供給して非晶質のドープトシリコンと、前記ゲート部の下方に設けられたゲートチャネルに単結晶のドープトシリコンとを成長させる工程と、
前記非晶質のドープトシリコンと前記単結晶のドープトシリコンとを加熱することで前記単結晶のドープトシリコンを種として前記非晶質のドープトシリコンを単結晶化させる工程と、を有する半導体装置の製造方法。
表面の少なくとも一部に絶縁膜を有するとともにソース部とドレイン部とゲート部を有する基板と、
前記基板を処理する処理室と、
前記処理室に少なくともシリコン含有ガスとドーピングガスとを供給するガス供給部と、
少なくとも前記ガス供給部を制御する制御部と、を有し、
前記制御部は、前記シリコン含有ガスと前記ドーピングガスとを供給することで非晶質のドープトシリコンと、前記ゲート部に設けられたゲートチャネルに単結晶のドープトシリコンを成長させるように前記ガス供給部を制御する基板処理装置。
前記処理室内を加熱する加熱機構をさらに有し、
前記制御部は、前記非晶質のドープトシリコンと単結晶のドープトシリコンを成長させた後、前記非晶質のドープトシリコンと単結晶のドープトシリコンを加熱することで前記非晶質のドープトシリコンを単結晶化させるように前記加熱機構を制御する付記7に記載の基板処理装置。
Claims (4)
- 表面の少なくとも一部に絶縁膜を有するとともにソース部とドレイン部とゲート部を有する基板を処理する基板処理方法であって、
少なくともシリコン含有ガスとドーピングガスとを供給して非晶質のドープトシリコンと、前記ゲート部に設けられたゲートチャネルに単結晶のドープトシリコンとを成長させる工程と、
前記非晶質のドープトシリコンと前記単結晶のドープトシリコンとを加熱することで前記単結晶のドープトシリコンを種として前記非晶質のドープトシリコンを単結晶化させる工程と、
を有する基板処理方法。
- 表面の少なくとも一部に絶縁膜を有するとともにソース部とドレイン部とゲート部を有する基板を処理する半導体装置の製造方法であって、
少なくともシリコン含有ガスとドーピングガスとを供給して非晶質のドープトシリコンと、前記ゲート部に設けられたゲートチャネルに単結晶のドープトシリコンとを成長させる工程と、
前記非晶質のドープトシリコンと前記単結晶のドープトシリコンとを加熱することで前記単結晶のドープトシリコンを種として前記非晶質のドープトシリコンを単結晶化させる工程と、
を有する半導体装置の製造方法。
- 表面の少なくとも一部に絶縁膜を有するとともにソース部とドレイン部とゲート部を有する基板と、
前記基板を処理する処理室と、
前記処理室に少なくともシリコン含有ガスとドーピングガスとを供給するガス供給部と、
少なくとも前記ガス供給部を制御する制御部と、を有し、
前記制御部は、前記シリコン含有ガスと前記ドーピングガスとを供給することで非晶質のドープトシリコンと、前記ゲート部に設けられたゲートチャネルに単結晶のドープトシリコンを成長させるように前記ガス供給部を制御する基板処理装置。
- 前記処理室内を加熱する加熱機構をさらに有し、
前記制御部は、前記非晶質のドープトシリコンと単結晶のドープトシリコンを成長させた後、前記非晶質のドープトシリコンと単結晶のドープトシリコンを加熱することで前記非晶質のドープトシリコンを単結晶化させるように前記加熱機構を制御する請求項3に記載の基板処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012131857A JP2013258188A (ja) | 2012-06-11 | 2012-06-11 | 基板処理方法と半導体装置の製造方法、および基板処理装置 |
KR1020130060848A KR101455251B1 (ko) | 2012-06-11 | 2013-05-29 | 기판 처리 방법과 반도체 장치의 제조 방법 및 기판 처리 장치 |
TW102120506A TWI497610B (zh) | 2012-06-11 | 2013-06-10 | Semiconductor device manufacturing method and substrate processing device |
US13/915,054 US20130344689A1 (en) | 2012-06-11 | 2013-06-11 | Method for processing substrate, method for manufacturing semiconductor device, and substrate processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012131857A JP2013258188A (ja) | 2012-06-11 | 2012-06-11 | 基板処理方法と半導体装置の製造方法、および基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013258188A true JP2013258188A (ja) | 2013-12-26 |
JP2013258188A5 JP2013258188A5 (ja) | 2015-07-30 |
Family
ID=49774780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012131857A Pending JP2013258188A (ja) | 2012-06-11 | 2012-06-11 | 基板処理方法と半導体装置の製造方法、および基板処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130344689A1 (ja) |
JP (1) | JP2013258188A (ja) |
KR (1) | KR101455251B1 (ja) |
TW (1) | TWI497610B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020167307A (ja) * | 2019-03-29 | 2020-10-08 | 東京エレクトロン株式会社 | 基板処理装置 |
JP2023511078A (ja) * | 2020-01-14 | 2023-03-16 | キム,フン | スプリットされた伝導帯を有する光吸収層を用いるプラズモニック電界増強フォトディテクター及びイメージセンサー |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6338904B2 (ja) * | 2014-03-24 | 2018-06-06 | 株式会社Screenホールディングス | 基板処理装置 |
JP6560991B2 (ja) * | 2016-01-29 | 2019-08-14 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6158879A (ja) * | 1984-08-29 | 1986-03-26 | Nec Corp | シリコン薄膜結晶の製造方法 |
JPH05226657A (ja) * | 1992-02-10 | 1993-09-03 | Nippondenso Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH0722338A (ja) * | 1993-07-05 | 1995-01-24 | Sharp Corp | 半導体装置及びその製造方法 |
JPH0982651A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2000323689A (ja) * | 1999-05-14 | 2000-11-24 | Toshiba Corp | 半導体エピタキシャル基板及びその製造方法 |
JP2001284468A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置およびその製造方法 |
US6346732B1 (en) * | 1999-05-14 | 2002-02-12 | Kabushiki Kaisha Toshiba | Semiconductor device with oxide mediated epitaxial layer |
US20050245073A1 (en) * | 2004-04-28 | 2005-11-03 | Lee Seok K | Method for forming contact plug of semiconductor device |
JP2007329200A (ja) * | 2006-06-06 | 2007-12-20 | Toshiba Corp | 半導体装置の製造方法 |
US20090093094A1 (en) * | 2007-10-05 | 2009-04-09 | Zhiyuan Ye | Selective Formation of Silicon Carbon Epitaxial Layer |
JP2010141079A (ja) * | 2008-12-11 | 2010-06-24 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2013515356A (ja) * | 2009-12-23 | 2013-05-02 | インテル・コーポレーション | エピタキシャルソース/ドレインが自己整合したマルチゲート半導体デバイス |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW328650B (en) * | 1996-08-27 | 1998-03-21 | United Microelectronics Corp | The MOS device and its manufacturing method |
US5908307A (en) * | 1997-01-31 | 1999-06-01 | Ultratech Stepper, Inc. | Fabrication method for reduced-dimension FET devices |
JPH10326837A (ja) * | 1997-03-25 | 1998-12-08 | Toshiba Corp | 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法 |
US6068928A (en) * | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
JP2001291850A (ja) | 2000-04-10 | 2001-10-19 | Hitachi Cable Ltd | 結晶シリコン薄膜の製造方法 |
WO2001093326A1 (en) * | 2000-05-31 | 2001-12-06 | Infineon Technologies North America Corp. | Process for forming doped epitaxial silicon on a silicon substrate |
EP1296361A1 (en) * | 2001-09-13 | 2003-03-26 | STMicroelectronics S.r.l. | A process of forming an interface free layer of silicon on a substrate of monocrystalline silicon |
US7361563B2 (en) * | 2004-06-17 | 2008-04-22 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device using a selective epitaxial growth technique |
JP5023004B2 (ja) * | 2008-06-30 | 2012-09-12 | 株式会社日立国際電気 | 基板処理方法及び基板処理装置 |
-
2012
- 2012-06-11 JP JP2012131857A patent/JP2013258188A/ja active Pending
-
2013
- 2013-05-29 KR KR1020130060848A patent/KR101455251B1/ko active IP Right Grant
- 2013-06-10 TW TW102120506A patent/TWI497610B/zh active
- 2013-06-11 US US13/915,054 patent/US20130344689A1/en not_active Abandoned
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6158879A (ja) * | 1984-08-29 | 1986-03-26 | Nec Corp | シリコン薄膜結晶の製造方法 |
JPH05226657A (ja) * | 1992-02-10 | 1993-09-03 | Nippondenso Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH0722338A (ja) * | 1993-07-05 | 1995-01-24 | Sharp Corp | 半導体装置及びその製造方法 |
JPH0982651A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
US6346732B1 (en) * | 1999-05-14 | 2002-02-12 | Kabushiki Kaisha Toshiba | Semiconductor device with oxide mediated epitaxial layer |
JP2000323689A (ja) * | 1999-05-14 | 2000-11-24 | Toshiba Corp | 半導体エピタキシャル基板及びその製造方法 |
JP2001284468A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置およびその製造方法 |
US20050245073A1 (en) * | 2004-04-28 | 2005-11-03 | Lee Seok K | Method for forming contact plug of semiconductor device |
JP2007329200A (ja) * | 2006-06-06 | 2007-12-20 | Toshiba Corp | 半導体装置の製造方法 |
US20070298594A1 (en) * | 2006-06-06 | 2007-12-27 | Ichiro Mizushima | Semiconductor device fabrication method |
US20090093094A1 (en) * | 2007-10-05 | 2009-04-09 | Zhiyuan Ye | Selective Formation of Silicon Carbon Epitaxial Layer |
JP2009111368A (ja) * | 2007-10-05 | 2009-05-21 | Applied Materials Inc | シリコン炭素エピタキシャル層の選択形成 |
JP2010141079A (ja) * | 2008-12-11 | 2010-06-24 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2013515356A (ja) * | 2009-12-23 | 2013-05-02 | インテル・コーポレーション | エピタキシャルソース/ドレインが自己整合したマルチゲート半導体デバイス |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020167307A (ja) * | 2019-03-29 | 2020-10-08 | 東京エレクトロン株式会社 | 基板処理装置 |
JP7199286B2 (ja) | 2019-03-29 | 2023-01-05 | 東京エレクトロン株式会社 | 基板処理装置 |
JP2023511078A (ja) * | 2020-01-14 | 2023-03-16 | キム,フン | スプリットされた伝導帯を有する光吸収層を用いるプラズモニック電界増強フォトディテクター及びイメージセンサー |
Also Published As
Publication number | Publication date |
---|---|
KR20130138674A (ko) | 2013-12-19 |
US20130344689A1 (en) | 2013-12-26 |
TWI497610B (zh) | 2015-08-21 |
KR101455251B1 (ko) | 2014-10-27 |
TW201405669A (zh) | 2014-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851379B2 (en) | Substrate processing method and substrate processing apparatus | |
JP5393895B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
US8282733B2 (en) | Manufacturing method of semiconductor apparatus | |
JP4809175B2 (ja) | 半導体装置の製造方法 | |
US20110207302A1 (en) | Semiconductor device manufacturing method, and substrate processing method and apparatus | |
JP5235142B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
KR100996689B1 (ko) | 반도체장치의 제조방법, 막생성방법 및 기판처리장치 | |
KR20170104381A (ko) | 오목부 내의 결정 성장 방법 및 처리 장치 | |
US20160126337A1 (en) | Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method | |
TWI497610B (zh) | Semiconductor device manufacturing method and substrate processing device | |
US8012885B2 (en) | Manufacturing method of semiconductor device | |
US8293592B2 (en) | Method of manufacturing semiconductor device and substrate processing apparatus | |
JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
JP4324632B2 (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2008053605A (ja) | 半導体装置の製造方法及び層生成制御方法 | |
JP2009260015A (ja) | 基板の製造方法及び基板処理装置 | |
JP5032059B2 (ja) | 半導体装置の製造方法、基板処理方法、及び基板処理装置 | |
JP2009289807A (ja) | 半導体装置の製造方法 | |
JP2008103508A (ja) | 半導体デバイスの製造方法 | |
JP2008171958A (ja) | 半導体装置の製造方法 | |
US20190304785A1 (en) | Method for forming epitaxial layer at low temperature | |
JP2010073860A (ja) | 基板処理装置 | |
JP2010073714A (ja) | 基板処理方法 | |
JP2015173212A (ja) | 半導体装置の製造方法、基板処理方法及び基板処理装置 | |
JP2007056288A (ja) | 半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160929 |