JP4324632B2 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JP4324632B2
JP4324632B2 JP2008080913A JP2008080913A JP4324632B2 JP 4324632 B2 JP4324632 B2 JP 4324632B2 JP 2008080913 A JP2008080913 A JP 2008080913A JP 2008080913 A JP2008080913 A JP 2008080913A JP 4324632 B2 JP4324632 B2 JP 4324632B2
Authority
JP
Japan
Prior art keywords
substrate
processing chamber
gas
sccm
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008080913A
Other languages
English (en)
Other versions
JP2008277785A (ja
Inventor
泰啓 井ノ口
敦 森谷
泰広 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008080913A priority Critical patent/JP4324632B2/ja
Priority to US12/078,527 priority patent/US8012885B2/en
Publication of JP2008277785A publication Critical patent/JP2008277785A/ja
Application granted granted Critical
Publication of JP4324632B2 publication Critical patent/JP4324632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はシリコン基板上にシリコンやシリコンゲルマニウム等の膜を形成するための半導体装置の製造方法に関するものである。
一般に、半導体基板としてシリコン基板が用いられており、シリコン表面、およびシリコン窒化膜等の絶縁膜を有する基板において、シリコン表面のみにエピタキシャル膜を選択的に成長させる技術が検討されている。なお、選択成長とはこのようにシリコンの表面にのみに膜を選択的に成長させる技術のことをいう。
例えば、MOSFET(Metal−Oxide−Semiconductor−Field−Effect−Transistor)の微細化および高性能化が進んでいるが、MOSFETのソース/ドレインを形成する際の課題として、コンタクト抵抗の低抵抗化などあり、この問題の解決する方法の一つとしてソース/ドレイン上にシリコンエピタキシャル膜を選択成長させることが試みられている。
また、ソース/ドレインをリセスエッチングして、掘り込んだソース/ドレイン部に格子定数の異なるC(カーボン)等をドーピングしたシリコンエピタキシャル膜を選択成長させることにより、チャンネルに歪を与えてトランジスタを高性能化させる技術も近年注目されている。
ところで、シリコンやシリコンゲルマニウム等の単結晶の選択成長の際は、選択成長処理の前に、基板上の自然酸化膜や不純物を除去する必要がある。このような処理方法としては、Hガスを還元ガスとして用いる水素還元法が用いられている。
しかし、水素還元法で充分な効果を得るためには、800℃以上の高温で還元を行う処理が必要となり、基板素子の熱ダメージならびにサーマルバジェット増大の問題が深刻化するという問題がある。また、従来の方法では、還元処理の前に希フッ酸等で前洗浄する必要があり、これに手間がかかるという問題がある。
そこで、本発明は、低温での選択成長が可能な半導体装置の製造方法を提供することを目的とする。
本発明は上記目的を達成するため、少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室の外側に配置された加熱手段により前記処理室内の雰囲気および前記基板を加熱する基板処理装置を用いて、前記シリコン面のみに選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、前記処理室内に前記基板を搬入する基板搬入工程と、前記基板と前記基板処理室内の温度を700℃以下の所定の温度に保ちつつ前記処理室内にジクロルシランガスと水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物を除去する前処理工程と、前記処理室外へ前記基板を搬出する基板搬出工程とを含む半導体装置の製造方法を提供する。
本発明によれば、少なくともシリコン面と絶縁膜面とを表面に有する基板のシリコン表面にのみをエピタキシャル成長膜ないし成長層を形成することができる。また、エピタキシャル成長膜ないし成長層とシリコン面との界面を清浄化し高品質を達成することができる。また、シリコン表面とエピタキシャル成長膜乃至成長層との界面の清浄化及びエピタキシャル成長の際の処理温度を800℃以下とすることができるので、基板素子への熱ダ
メージならびにサーマルバジェットの虞が大幅に減少する。さらに、選択成長の前の前処理としてのエッチングを廃止することができるので、コストダウンが達成される。また、シリコン系ガス、特に、SiHCl(ジクロルシランガス)を用いて還元によりシリコン表面の自然酸化膜や不純物を除去する場合は、処理温度が高温だと基板の絶縁膜上にシリコン膜やシリコン核が形成される虞があるが、基板のシリコン表面のみにエピタキシャル膜を成長させるためには、絶縁膜上にシリコン膜やシリコン核が形成されることを防止する必要がある。しかし、シリコン表面の自然酸化膜や不純物を除去する際の処理温度を800℃以下とすることができるので、絶縁膜上にシリコン膜やシリコン核が形成されるのを防止することができ、その後の選択成長における選択やぶれの弊害を防止することができる。
本発明を実施するための最良の形態において、基板処理装置は、一例として、半導体装置(IC)の製造方法における処理工程を実施する半導体製造装置として構成されている。なお、以下の説明では、基板処理装置として基板に酸化、拡散処理やCVD処理などを行う縦型の装置(以下、単に処理装置という)を適用した場合について述べる。
図1は、本発明に適用される基板処理装置の斜透視図として示されている。
図1に示されているように、シリコン等からなる基板(以下、ウェハという)200を収納したウェハキャリアとしてのカセット110が使用されている本発明の基板処理装置101は、筐体111を備える。筐体111の正面壁111aの下方にはメンテナンス可能なように設けられた開口部としての正面メンテナンス口103が開設され、この正面メンテナンス口103を開閉する正面メンテナンス扉104が建て付けられている。正面メンテナンス扉104には、カセット搬入搬出口(基板収容器搬入搬出口)112が筐体111内外を連通するように開設されており、カセット搬入搬出口112はフロントシャッタ(基板収容器搬入搬出口開閉機構)113によって開閉されるようになっている。カセット搬入搬出口112の筐体111内側にはカセットステージ(基板収容器受渡し台)114が設置されている。カセット110はカセットステージ114上に工程内搬送装置(図示せず)によって搬入され、かつまた、カセットステージ114上から搬出されるようになっている。カセットステージ114は、工程内搬送装置によって、カセット110内のウェハ200が垂直姿勢となり、カセット110のウェハ出し入れ口が上方向を向くように載置されるように構成されている。
筐体111内の前後方向の略中央下部には、カセット棚(基板収容器載置棚)105が設置されており、カセット棚105は複数段複数列にて複数個のカセット110を保管し、カセット110内のウェハ200を出し入れする可能となるように配置されている。カセット棚105はスライドステージ(水平移動機構)106上に横行可能に設置されている。
また、カセット棚105の上方にはバッファ棚(基板収容器保管棚)107が設置されており、カセット110を保管するように構成されている。
カセットステージ114とカセット棚105との間には、カセット搬送装置(基板収容器搬送装置)118が設置されている。カセット搬送装置118は、カセット110を保持したまま昇降可能なカセットエレベータ(基板収容器昇降機構)118aと搬送機構としてのカセット搬送機構(基板収容器搬送機構)118bとで構成されており、カセットエレベータ118aとカセット搬送機構118bとの連続動作により、カセットステージ114、カセット棚105、バッファ棚107との間で、カセット110を搬送するように構成されている。
カセット棚105の後方には、ウェハ移載機構(基板移載機構)125が設置されており、ウェハ移載機構125は、ウェハ200を水平方向に回転ないし直動可能なウェハ2
00移載装置(基板移載装置)125aおよびウェハ移載装置125aを昇降させるためのウェハ移載装置エレベータ(基板移載装置昇降機構)125bとで構成されている。
図1に模式的に示されるように、ウェハ移載装置エレベータ125bは、耐圧筐体111左側端部に設置されている。これら、ウェハ移載装置エレベータ125bおよびウェハ移載装置125aの連続動作により、ウェハ移載装置125aのツイーザ(基板保持体)125cをウェハ200の載置部として、ボート(基板保持具)217に対してウェハ200を装填(チャージング)および脱装(ディスチャージング)するように構成されている。
図1に示されるように、バッファ棚107の後方には、清浄化した雰囲気であるクリーンエアを供給するよう供給ファン及び防塵フィルタで構成されたクリーンユニット134aが設けられており、クリーンエアを筐体111の内部に流通させるように構成されている。また、ウェハ移載装置エレベータ125b側と反対側である右側端部には、クリーンエアを供給するよう供給フアンおよび防塵フィルタで構成された図示しないクリーンユニットが設置されており、クリーンユニットから吹き出されたクリーンエアは、ウェハ移載装置125aを流通した後に、図示しない排気装置に吸い込まれて、筐体111の外部に排気されるようになっている。
ウェハ移載装置(基板移載装置)125aの後側には、大気圧未満の圧力(以下、負圧という。)を維持可能な機密性能を有する筐体(以下、耐圧筐体という。)140が設置されており、この耐圧筐体140によりボート217を収容可能な容積を有するロードロック方式の待機室であるロードロック室141が形成されている。
耐圧筐体140の正面壁140aにはウェハ搬入搬出口(基板搬入搬出口)142が開設されており、ウェハ搬入搬出口142はゲートバルブ(基板搬入搬出口開閉機構)143によって開閉されるようになっている。耐圧筐体140の一対の側壁にはロードロック室141へ窒素ガス等の不活性ガスを給気するためのガス供給管144と、ロードロック室141を負圧に排気するためのガス排気管(図示せず)とがそれぞれ接続されている。
ロードロック室141上方には、処理炉202が設けられている。処理炉202の下端部は炉口ゲートバルブ(炉口開閉機構)147により開閉されるように構成されている。
図1に模式的に示されているように、ロードロック室141にはボート217を昇降させるためのボートエレベータ(基板保持具昇降機構)115が設置されている。ボートエレベータ115に連結された連結具としての図示しないアームには蓋体としてのシールキャップ219が水平に据え付けられており、シールキャップ219はボート217を垂直に支持し、処理炉202の下端部を閉塞可能なように構成されている。
ボート217は複数本の保持部材を備えており、複数枚(例えば、50枚〜150枚程度)のウェハ200をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
次に、本発明の処理装置の動作について説明する。
図1に示されているように、カセット110がカセットステージ114に供給されるに先立って、カセット搬入搬出口112がフロントシャッタ113によって開放される。その後、カセット110はカセット搬入搬出口112から搬入され、カセットステージ114の上にウェハ200が垂直姿勢であって、カセット110のウェハ出し入れ口が上方向を向くように載置される。
次に、カセット110は、カセット搬送装置118によって、カセットステージ114から掬い上げられると共に、カセット110内のウェハ200が水平姿勢となり、カセット110のウェハ出し入れ口が筐体後方を向けるように、筐体後方に右周り縦方向90°回転させられる。
引き続いて、カセット110は、カセット搬送装置118によって、カセット棚105
ないしバッファ棚107の指定された棚位置へ自動的に搬送されて受け渡され、一時的に保管された後、カセット搬送装置118によってカセット棚105に移載されるか、もしくは直接、カセット棚105に搬送される。
スライドステージ106はカセット棚105を水平移動させ、移載の対象となるカセット110をウェハ移載装置125aに対峙するように位置決めする。
予め内部が大気圧状態とされていたロードロック室141のウェハ搬入搬出口142がゲートバルブ143の動作により開放されると、ウェハ200はカセット110からウェハ移載装置125aのツイーザ125cによってウェハ出し入れ口を通じてピックアップされ、ウェハ搬入搬出口142を通じてロードロック室141に搬入され、ボート217へ移載されて装填(ウェハチャージング)される。ボート217にウェハ200を受け渡したウェハ移載装置125aはカセット110に戻り、次のウェハ200をボート217に装填する。
予め指定された枚数のウェハ200がボート217に装填されると、ウェハ搬入搬出口142がゲートバルブ143によって閉じられ、ロードロック室141は排気管から真空引きされることにより、減圧される。ロードロック室141が処理炉202内の圧力と同圧に減圧されると、処理炉202の下端部が炉口ゲートバルブ147によって開放される。続いて、シールキャップ219がボートエレベータ115によって上昇されて、シールキャップ219に支持されたボート217が処理炉202内へ搬入(ローディング)されていく。
ローディング後は、処理炉202にてウェハ200に任意の処理が実施される。
処理後は、ボートエレベータ115によりボート217が引き出され、さらに、ロードロック室141内部を大気圧に復圧させた後にゲートバルブ143が開かれる。その後は、概上述の逆の手順で、ウェハ200およびカセット110は筐体111の外部へ払出される。
図2は前記基板処理装置101の処理炉202及び処理炉202周辺の概略構成図であり、縦断面図として示されている。
図2に示されるように、処理炉202は加熱機構としてのヒータ206を有する。
ヒータ206は円筒形状であり、ヒータ素線とその周囲に設けられた断熱部材より構成され、図示しない保持体に支持されることにより垂直に据え付けられている。
ヒータ206の内側には、ヒータ206と同心円状に反応管としてのアウターチューブ205が配設されている。アウターチューブ205は、石英(SiO)または炭化シリコン(SiC)等の耐熱材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。アウターチューブ205の内側の筒中空部には、処理室201が形成されており、基板としてのウェハ200を前記ボート217によって水平姿勢で垂直方向に多段に整列した状態で収容可能に構成されている。
アウターチューブ205の下方には、アウターチューブ205と同心円状にマニホールド209が配設されている。マニホールド209は、例えば、ステンレス等からなり、上端及び下端が開口した円筒形状に形成されている。このマニホールド209はアウターチューブ205を支持するように設けられている。なお、マニホールド209とアウターチューブ205との間には、シール部材としてのOリング309が設けられている。このマニホールド209が図示しない保持体に支持されることにより、アウターチューブ205は垂直に据え付けられた状態となっている。このようにアウターチューブ205とマニホールド209により反応容器が形成される。
マニホールド209には、ガス排気管231が設けられると共に、ガス供給管232が貫通するよう設けられている。ガス供給管232は、上流側で3つに分かれており、バルブ177、178、179とガス流量制御装置としてのMFC183、184、185を介して第1のガス供給源180、第2のガス供給源181、第3のガス供給源182にそれぞれ接続されている。MFC183、184、185及びバルブ177、178、179には、ガス流量制御部235が電気的に接続されており、供給するガスの流量が所望の流量となるよう所望のタイミングにて制御するように構成されている。
ガス排気管231の下流側には、図示しない圧力検出器としての圧力センサ及び圧力調整器としてのAPCバルブ242を介して真空ポンプ等の真空排気装置246が接続されている。
圧力センサ及びAPCバルブ242には、圧力制御部236が電気的に接続されており、圧力制御部236は、圧力センサにより検出された圧力に基づいてAPCバルブ242の開度を調節することにより、処理室201内の圧力が所望の圧力となるよう所望のタイミングにて制御するよう構成されている。
マニホールド209の下方には、マニホールド209の下端開口を気密に閉塞するための炉口蓋体として前記シールキャップ219が設けられている。シールキャップ219は、例えばステンレス等の金属よりなり、円盤状に形成されている。シールキャップ219の上面には、マニホールド209の下端と当接するシール部材としてのOリング301が設けられている。
シールキャップ219には、回転機構254が設けられている。
回転機構254の回転軸255はシールキャップ219を貫通して前記ボート217に接続されており、ボート217を回転させることでウェハ200を回転させるように構成されている。
シールキャップ219は、処理炉202の外側に設けられた昇降機構としての後述する昇降モータ248によって垂直方向に昇降されるように構成されており、これによりボート217を処理室201に対し搬入搬出することが可能となっている。
回転機構254及び昇降モータ248には、駆動制御部237が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するよう構成されている。
基板保持具としてのボート217は、例えば石英や炭化珪素等の耐熱性材料からなり、複数枚のウェハ200を水平姿勢でかつ互いに中心を揃えた状態で整列させて多段に保持するように構成されている。なお、ボート217の下部には、例えば石英や炭化珪素等の耐熱性材料からなる円板形状をした断熱部材としての断熱板216が水平姿勢で多段に複数枚配置されており、ヒータ206からの熱がマニホールド209側に伝わりにくくなるよう構成されている。
ヒータ206近傍には、処理室201内の温度を検出する温度検出体としての温度センサ(図示せず)が設けられる。
ヒータ206及び温度センサには、電気的に温度制御部238が接続されており、温度センサにより検出された温度情報に基づきヒータ206への通電具合を調節することにより処理室201内の温度が所望の温度分布となるよう所望のタイミングにて制御するように構成されている。
この処理炉202の構成において、第1の処理ガスは、第1のガス供給源180から供給され、MFC183でその流量が調節された後、バルブ177を介して、ガス供給管232により処理室201内に導入される。
また、第2の処理ガスは、第2のガス供給源181から供給され、MFC184でその流量が調節された後、バルブ178を介してガス供給管232により処理室201内に導
入される。
第3の処理ガスは、第3のガス供給源182から供給され、MFC185でその流量が調節された後、バルブ179を介してガス供給管232より処理室201内に導入される。
また、処理室201内のガスは、ガス排気管231に接続された真空排気装置246としての真空ポンプにより、処理室201から排気される。
次に、本発明で用いる基板処理装置101の処理炉202周辺の構成について具体的に説明する。
予備室としての前記ロードロック室141の外面に下基板245が設けられる。
下基板245には昇降台249と嵌合するガイドシャフト264及び昇降台249と螺合するボール螺子244が設けられる。下基板245に立設したガイドシャフト264及びボール螺子244の上端に上基板247が設けられる。
ボール螺子244は上基板247に設けられた昇降モータ248により回転される。ボール螺子244が回転することにより昇降台249が昇降するように構成されている。
昇降台249には中空の昇降シャフト250が垂設され、昇降台249と昇降シャフト250の連結部は気密となっている。昇降シャフト250は昇降台249と共に昇降するようになっている。昇降シャフト250はロードロック室141の天板251を遊貫する。昇降シャフト250が貫通する天板251の貫通穴は昇降シャフト250に対して接触することがない様充分な余裕がある。
ロードロック室141と昇降台249との間には昇降シャフト250の周囲を覆うように伸縮性を有する中空伸縮体としてのベローズ265がロードロック室141を気密に保つために設けられる。
ベローズ265は昇降台249の昇降量に対応できる充分な伸縮量を有し、ベローズ265の内径は昇降シャフト250の外形に比べ充分に大きくベローズ265の伸縮で接触することがないように構成されている。
昇降シャフト250の下端には昇降基板252が水平に固着される。昇降基板252の下面にはOリング等のシール部材を介して駆動部カバー253が気密に取付けられる。昇降基板252と駆動部カバー253とで駆動部収納ケース256が構成されている。この構成により、駆動部収納ケース256内部はロードロック室141内の雰囲気と隔離される。
また、駆動部収納ケース256の内部にはボート217の回転機構254が設けられ、回転機構254の周辺は、冷却機構257により、冷却される。
電力供給ケーブル258が昇降シャフト250の上端から昇降シャフト250の中空部を通って回転機構254に導かれて接続されている。又、冷却機構257、シールキャップ219には冷却流路259が形成されており、冷却流路259には冷却水を供給する冷却水配管260が接続され、昇降シャフト250の上端から昇降シャフト250の中空部を通っている。
昇降モータ248が駆動され、ボール螺子244が回転することで昇降台249及び昇降シャフト250を介して駆動部収納ケース256が昇降する。
駆動部収納ケース256が上昇することにより、昇降基板252に気密に設けられるシールキャップ219が処理炉202の開口部である炉口161を閉塞し、ウェハ処理が可能な状態となる。駆動部収納ケース256が下降することにより、シールキャップ219
と共にボート217が降下され、ウェハ200を外部に搬出できる状態となる。
ガス流量制御部235、圧力制御部236、駆動制御部237、温度制御部238は、操作部、入出力部をも構成し、基板処理装置101全体を制御する主制御部239に電気的に接続されている。これら、ガス流量制御部235、圧力制御部236、駆動制御部237、温度制御部238、主制御部239は、コントローラ240として構成されている。
次に、上記構成に係る処理炉202を用いて、半導体デバイスの製造工程の一工程として、ウェハ200などの基板上に成膜する方法について説明する。
なお、以下の説明において、基板処理装置101を構成する各部の動作は、コントローラ240により制御される。
複数枚のウェハ200がボート217に装填されると、図2に示されるように、複数枚のウェハ200を保持したボート217は、昇降モータ248による昇降台249及び昇降シャフト250の昇降動作により処理室201内に搬入(ボートローディング)される。この状態で、シールキャップ219はOリングを介してマニホールド209の下端をシールした状態となる。
処理室201内が所望の圧力(真空度)となるように真空排気装置246によって真空排気される。この際、処理室201内の圧力は、圧力センサで測定され、この測定された圧力に基づき圧力調整器としてのAPCバルブ242がフィードバック制御される。また、処理室201内が所望の温度となるようにヒータ206により加熱される。この際、処理室201内が所望の温度分布となるように温度センサが検出した温度情報に基づきヒータ206への通電具合がフィードバック制御される。続いて、回転機構254により、ボート217が回転されることでウェハ200が回転される。
例えば、第1のガス供給源180、第2のガス供給源181、第3のガス供給源182には、処理ガスとして、それぞれSiH又はSi、GeH、Hが封入されており、次いで、これら処理ガス供給源からそれぞれの処理ガスが供給される。所望の流量となるようにMFC183、184、185の開度が調節された後、バルブ176、177、178が開かれ、それぞれの処理ガスがガス供給管232を流通して、処理室201の上部から処理室201内に導入される。導入されたガスは、処理室201内を通り、ガス排気管231から排気される。
処理ガスは、処理室201内を通過する際にウェハ200と接触し、ウェハ200の表面上にEpi−SiGe膜が堆積(デポジション)される。
Epi−SiGe膜に代えてシリコン基板のシリコン表面にSi単結晶膜を堆積又はエピタキシャル成長させる場合は、第1のガス供給源180、第2のガス供給源181、第3のガス供給源182のいずれかにSiHCl(ジクロルシラン)が封入される。
前記ガス供給管232のガス導入口は、処理室201の天井近傍の位置より、処理室201の下部に臨んで鉛直下向きに開口している。なお、ガス供給管232をガス導入口の方向に向けて処理室201の下部に延長すると共に先端部を閉塞し、上下方向において相隣接する上下のウェハ200間にそれぞれ処理ガスが導入されるよう、複数のガス導入口をガス供給管232の延長部に設けるようにしてもよい。また、この場合は、各ガス導入口からウェハ200間に導入される処理ガスの流量が同じになるようにガス供給管の開口面積ないし開口径をガス供給管232の圧力損失に基づいて調節してもよい。
予め設定された時間が経過すると、図示しない不活性ガス供給源から不活性ガスがパージガスとして供給され、処理室201内が不活性ガスで置換されると共に、処理室201内の圧力が常圧に復帰される。
その後、昇降モータ248の回転によりシールキャップ219が下降されて、マニホールド209の下端が開口されると共に、処理済みのウェハ200がボート217に保持された状態でマニホールド209の下端からアウターチューブ205の外部に搬出(ボートアンローディング)される。その後、処理済のウェハ200は、ボート217より取出される(ウェハの取り出し)。
図3に前記基板処理装置101を用いて本発明に係るエピタキシャル成長により半導体装置を製造する場合のプロセスシーケンスの一例を示す。
プロセスシーケンスでは、ウェハ200をボート217に載置した状態で処理室201に挿入するウェハロード工程と、ウェハ200のシリコン表面から自然酸化膜や不純物を除去する前処理工程と、前処理後のウェハ200のシリコン表面にSi単結晶のエピタキシャル膜を選択的に成長させるエピタキシャル成長工程と、不活性ガスにより処理室201内のガスを排気するパージ工程と、処理室201から処理済みのウェハ200を取り出すウェハアンロード工程とを、この順に実施する。なお、エピタキシャル成長工程は1段階で実施してもよいし、段階的に実施してもよい。
以下、各工程について説明する。
<ウェハロード工程>
ウェハロード工程では、前記したボート217の保持部材にウェハ(シリコン基板)200をチャージし、ボートエレベータ115の上昇により、ボート217を処理室201に搬入する。ボート217の搬入を終了し、前記シールキャップ219により炉口161を閉じると、次に、処理室201内雰囲気を前記ガス排気管231に接続された真空排気装置246としての真空ポンプにより排気し、前処理に適した圧力300Pa以下に設定する。圧力が300Pa以下に保持されると、ウェハロード工程を終了する。
<温度設定工程>
温度設定工程では、処理室201内の雰囲気及びウェハ200の温度を加熱手段としてのヒータ206の加熱によって前処理温度である600〜700℃に加熱する。温度が安定するとこの工程を終了する。
<ウェハの前処理工程(シリコン表面の自然酸化膜や不純物の除去工程)>
前処理工程では、ウェハ200のシリコン表面の自然酸化膜や不純物を除去するため、還元ガスと希釈ガスとを導入する。
還元ガスにはSiHCl(ジクロルシランガス)を用い、希釈ガスにはHガスを用いる。
SiHCl(ジクロルシランガス)の流量は1〜300sccm、Hガス(水素ガス)の流量は10〜50000sccmとする。
また、処理室201内の圧力を300Pa以下として、処理室201及びウェハ200の温度は、600〜700℃に保持し、SiHClガスによる還元時間は、経験的に5〜120分とする。
処理室201にSiHClガスとHガスとを導入すると、SiHClのH、Clが熱分解する。
シリコン表面の自然酸化膜(SiO)や不純物は、熱分解した元素と反応して水素化合物、塩素化合物となってガス排気管231から排気される。なお、この場合に、Hガスは処理室201及びウェハ200の温度が600〜700℃と低いので還元反応には働かない。
ウェハ200の前処理工程において、温度、圧力、流量の各条件値がそれぞれ各条件値の範囲外となると、SiHClの還元作用が低下し、自然酸化膜(SiO等)や不
純物に対する除去能力が低下する。
<SiHClガス導入(初期の選択成長工程)>
第1のエピタキシャル成長工程(処理工程)を以下に示す。
この工程では、ウェハ200を処理室201内に設置したままで、処理室201にエピタキシャル成長の原料ガスとしてSiHClガス(ジクロルシアンガス)、希釈ガスとしてHガス(水素ガス)を導入する。
このとき、処理室201の圧力は300Pa以下とし、SiHCl(ジクロルシランガス)の流量は1〜300sccm、Hガス(水素ガス)の流量は10〜50000sccmとし、前述の前処理工程と同じ条件とする。処理室201及びウェハ200の温度は、ヒータによって680〜720℃の範囲内の温度に加熱する。
処理時間は、エピタキシャル成長させる膜厚ないし層厚によって異なるが5〜120分とする。
温度、圧力、流量の各条件値がそれぞれ条件値の範囲を外れると、SiHClを用いたエピタキシャル成長が悪化する。
前記のエピタキシャル成長条件で処理室201にSiHClガスを導入すると、SiHClガスが前処理工程で清浄化したウェハ200の表面上で熱分解し、ウェハ200のシリコン表面のみにSi単結晶膜が選択的にエピタキシャル成長する。
なお、この初期の選択成長工程で所望の膜厚までエピタキシャル成長を行ってもよいが、より、成長速度を上げる場合は、次の成長工程を更に行ってもよい。
また、エピタキシャル成長工程として、この初期の選択成長を行わず次の成長工程のみで所望の膜厚までエピタキシャル成長を行ってもよい。
<所定のガス導入工程(選択成長工程)>
第2のエピタキシャル成長工程(処理工程)を以下に示す。
この工程でのエピタキシャル成長条件として初期の選択成長工程と同じとしてもよいが、処理室201の圧力、SiHCl(ジクロルシランガス)の流量、Hガス(水素ガス)の流量については、前述の前処理工程及び初期の選択成長工程と同じにする。
そして、処理温度を、例えば、720〜800℃の範囲の温度とする。ここでは、一例として760℃とする。また、エピタキシャル成長速度を速めるために温度を上げると、SiHClガスとHガス(水素ガス)だけでは、選択成長ができなくなるので、この場合には、塩素系ガスとして、例えば、HClを適宜加える。この場合、塩素系ガス、例えば、HClガスの好ましい流量は、1〜300sccmである。
これにより、初期の選択成長工程でエピタキシャル成長したSi単結晶の上に、初期の選択成長工程よりも速い速度でSi単結晶を成長させることができる。
なお、ジクロルシランガスに代えて、選択成長工程と同じ条件でGeHガスを用いると、シリコンゲルマニウムの単結晶膜乃至層を成長させることができる。
また、この工程での処理時間は、膜厚(層厚)によって異なるが5〜120分の範囲となる。
<パージ工程>
パージ工程では、不活性ガス供給源(図示しない)から処理室201内に不活性ガスを導入し、不活性ガスの圧力によって処理室201内の残留ガスをガス排気管231に押し出す。処理室201内の残留ガスが不活性ガスに置換されると、処理室201内の圧力が常圧に復帰する。
<ウェハアンロード工程>
ウェハアンロード工程では、ボートエレベータ115を下降させ、ボート217からエピタキシャル成長後のウェハ200を払い出す。
次に、本発明に係る半導体装置の製造方法の一実施例について説明する。
<実施例>
まず、処理室201の雰囲気温度及びウェハ200の温度を620℃、処理室201の圧力を30Pa、還元ガスとしてのSiHCl(ジクロルシラン)ガスの流量を200sccm、希釈ガスとしてのHガス(水素ガス)の流量を1000sccmとし、シリコン面と絶縁膜面とを表面に有するウェハ200を供試品として、60分間、前処理を施した。
次に、処理室201内及びウェハ200の温度を700℃に保持すると共に処理室201内の圧力を30Paに保持しながら処理室201にエピタキシャル成長原料であるSiHCl(ジクロルシランガス)と希釈ガスであるHガス(水素ガス)とを導入し、シリコン表面に対するエピタキシャル成長を実施した。
このときSiHCl(ジクロルシランガス)の流量は、200sccm、Hガスの流量は1000sccmとした。処理時間は60分とした。
<比較例>
比較のため、実施例のウェハ200と同じロットのウェハ200を用い、処理室201の雰囲気温度及びウェハ200の温度を300℃、処理室201の圧力を50Paとし、還元ガスとしてSiH(モノシラン)ガスを50sccm、Hガス(水素ガス)を3500sccmとしてウェハ200に前処理を施し、その後、実施例と同じエピタキシャル成長条件でエピタキシャル成長を実施した。
このとき、還元処理時間は30分とし、エピタキシャル成長時間は60分とした。
なお、SiH(モノシラン)ガスとHガスにより、ウェハ200の自然酸化膜や不純物を除去する場合は、処理室201及びウェハ200の温度を200〜400℃、SiH(モノシラン)ガスの流量は1〜150sccm、Hガス(水素ガス)の流量は10〜5000sccm、処理室201の圧力は300Pa以下、処理時間5〜120分とするのが好ましい。
次に、実施例と比較例のウェハ200の界面酸素濃度により界面の清浄度をSIMS(Secondary Ionization Mass Spectrometer)により評価した。実施例の界面酸素濃度は3.4E12atoms/cm、比較例は1.8E13atoms/cmとなった。この結果から、SiHClガス(ジクロルシランガス)はSiH(モノシラン)ガスと比べて還元ガスとして優れていることが分かった。
また、従来は、エッチング処理後のウェハ200のシリコン表面の自然酸化膜や不純物を除去するために、処理室201内及びウェハ200の温度を800℃以上とし、還元ガスとしてHガスを導入していたが、本発明に係る半導体装置の製造方法では、SiHClガスおよび希釈ガスとしてのHガスを用いることにより、600〜700℃の低温でウェハ200のシリコン表面の自然酸化膜や不純物を除去することができた。
[本実施例の効果]
(1)基板のシリコン表面の清浄化からシリコン表面のエピタキシャル成長が終了するまでの半導体装置の製造方法において、基板の温度を800℃以下とすることができるので、基板素子への熱ダメージならびにサーマルバジェット増大の虞が大幅に低減される。
(2)また、シラン系ガス、特に、SiHCl(ジクロルシランガス)を用いて還元により自然酸化膜や不純物を除去する場合に、ウェハの絶縁膜上にシリコン膜やシリコン核が形成される虞があり、その後の選択成長において、選択やぶれの弊害が生じる虞があったが、本実施形態に係る半導体装置の製造方法では、このような虞が発生しない。
(3)さらに、本実施の形態及び本実施例に係る基板処理方法によれば、選択成長の前
のエッチングが不要となり、界面酸素濃度の低い状態でウェハのシリコン表面にのみエピタキシャル膜を選択的に成長させることができる。
(4)さらに、基板のシリコン表面の清浄化からシリコン表面のエピタキシャル成長が終了するまでの処理を同じ処理室内で行うため、コンタミを防ぐことができる。
[付記]
以下に、本実施形態に係る好ましい態様を付記する。
[付記1]
少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室の外側に配置された加熱手段により前記処理室内の雰囲気および前記基板を加熱する基板処理装置を用いて、前記シリコン面のみに選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、前記処理室内に前記基板を搬入する基板搬入工程と、前記基板と前記基板処理室内の温度を700℃以下の所定温度に保ちつつ前記処理室内にジクロルシランガスと水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物を除去する前処理工程と、前記処理室外へ前記基板を搬出する基板搬出工程と、を含む半導体装置の製造方法を提供するものである。
[付記2]
付記1記載の半導体装置の製造方法において、前記所定温度が、600℃から700℃の間の第1の温度である半導体装置の製造方法を提供するものである。
[付記3]
少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室の外側に配置された加熱手段により前記処理室内の雰囲気および前記基板を加熱する基板処理装置を用いて、前記シリコン面のみに選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、前記処理室内に前記基板を搬入する基板搬入工程と、前記基板と前記基板処理室内の温度を所定温度に保ちつつ前記処理室内にジクロルシランガスと水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物を除去する前処理工程と、前記前処理工程後、前記前処理工程と同じ流量条件でジクロルシランガスと水素ガスとを前記処理室に供給して、前記シリコン表面のみにエピタキシャル膜を成長させるエピタキシャル成長工程と、前記処理室外へ前記基板を搬出する基板搬出工程と、を含む半導体装置の製造方法であって、前記基板と前記基板処理室内の温度を800℃以下の所定温度に保ちつつ前記前処理工程と前記エピタキシャル成長工程とを行う半導体装置の製造方法を提供するものである。
[付記4]
付記3記載の半導体装置の製造方法において、前記前処理工程は前記基板と前記基板処理室内の温度を600℃から700℃の間の第一の温度に保ちつつ行い、前記エピタキシャル成長工程は、前記基板と前記基板処理室の温度を680℃から800℃の間の第二の温度に保ちつつ行う半導体装置の製造方法を提供するものである。
[付記5]
付記3記載の半導体装置の製造方法において、前記前処理工程は前記基板と前記基板処理室内の温度を600℃から700℃の間の第一の温度に保ちつつ行い、前記エピタキシャル成長工程では、前記基板と前記基板処理室の温度を680℃から720℃の間の第二の温度に保持しつつ、ジクロルシランガスと水素ガスのみを前記処理室に供給して、前記シリコン表面のみにエピタキシャル膜を成長させる半導体装置の製造方法を提供するものである。
[付記6]
付記3記載の半導体装置の製造方法において、前記前処理工程は前記基板と前記基板処理室内の温度を600℃から700℃の間の第一の温度に保ちつつ行い、前記エピタキシャル成長工程では、前記基板と前記基板処理室の温度を720℃から800℃の間の第二の温度に保ちつつ、さらに、塩素系ガスを前記処理室に供給して、前記シリコン表面のみにエピタキシャル膜を成長させる半導体装置の製造方法を提供するものである。
[付記7]
少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室の外側に配置された加熱手段により前記処理室内の雰囲気および前記基板を加熱する基板処理装置を用いて、前記シリコン面のみに選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、前記処理室内に前記基板を搬入する基板搬入工程と、前記基板と前記基板処理室内の温度を所定温度に保ちつつ前記処理室内にジクロルシランガスと水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物を除去する前処理工程と、前記処理工程と同じ流量条件でジクロルシランガスと水素ガスとを前記処理室に供給して、前記シリコン表面のみにエピタキシャル膜を成長させる第一のエピタキシャル成長工程と、前記前処理工程と同じ流量条件でジクロルシランガス、塩素系ガス、水素ガスを前記処理室に供給して、前記シリコン表面のみにエピタキシャル膜を成長させる第二のエピタキシャル成長工程と、前記処理室外へ前記基板を搬出する基板搬出工程と、を含む半導体装置の製造方法であって、前記基板と前記基板処理室内の温度を800℃以下の所定の温度に保ちつつ前記前処理工程と前記各エピタキシャル成長を行う半導体装置の製造方法を提供するものである。
[付記8]
付記7記載の半導体装置の製造方法において、前記前処理工程は前記基板と前記基板処理室内の温度600℃から700℃の第一の温度に保ちつつ行い、前記第一のエピタキシャル成長工程は前記基板と前記基板処理室内の温度を680℃から800℃の間の第二の温度に保ちつつ行い、前記第二のエピタキシャル成長工程は前記基板と前記基板処理室内の温度を720℃から800℃の第三の温度に保ちつつ行う請求項7記載の半導体装置の製造方法を提供するものである。
[付記9]
少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室内の外側に配置された加熱手段により前記処理室内雰囲および前記基板を加熱する基板処理装置を用いて前記シリコン面のみに選択的にエピタキシャル膜を成長させる選択エピタキシャル膜成長方法の前処理方法であって、前記基板と前記基板処理室内の温度を700℃以下の所定温度に保ちつつ前記処理室にジクロルシランガスと水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物を除去する前処理方法を提供するものである。
[付記10]
付記9記載の選択エピタキシャル膜成長方法の前処理方法において、前記所定温度が、前記基板と前記基板処理室内の温度を600℃から700℃の間の第一の温度である選択エピタキシャル膜成長方法の前処理方法を提供するものである。
[付記11]
少なくともシリコン面と絶縁膜面とを表面に有する基板を収容する処理室と、前記処理室の外側に配置され、前記処理室内の雰囲気及び前記基板を加熱する加熱ユニットと、前記処理室に所望のガスを供給するガス供給ユニットと、前記処理室内の圧力を所望の圧力に制御する圧力制御部と、前記処理室内の雰囲気を排気する排気ユニットと、前記加熱ユ
ニット、前記ガス供給ユニット、前記圧力制御部、前記排気ユニットを制御する制御部と、を有し、前記シリコン面のみに選択的にエピタキシャル膜を成長させる基板処理装置であって、前記制御部は、前記基板と前記処理室内を700℃以下の所定の温度に保ちつつジクロルシランガス及び水素ガスを供給するように前記加熱ユニットおよび前記ガス供給ユニットを制御して前記シリコン面に形成された自然酸化膜や不純物を除去する基板処理装置を提供するものである。
[付記12]
付記11記載の基板処理装置において、前記制御部は、前記基板と前記処理室内を600℃から700℃の間の所定温度に保ちつつジクロルシランガス及び水素ガスを供給するように前記加熱ユニット及び前記ガス供給ユニットを制御して前記シリコン面に形成された自然酸化膜や不純物を除去する基板処理装置を提供するものである。
[付記13]
付記11記載の基板処理装置において、前記制御部は、前記シリコン面に形成された自然酸化膜や不純物を除去する前処理工程及び前記シリコン面のみ選択的にエピタキシャル膜を成長させるエピタキシャル成長工程では、前記基板と前記処理室内の温度を800℃以下に保ちつつジクロルシランガス及び水素ガスを前記処理室に供給させるように前記加熱ユニット及び前記ガス供給ユニットを制御する基板処理装置を提供するものである。
[付記14]
付記13記載の基板処理装置において、前記制御部は、前記前処理工程では前記基板と前記処理室内の温度を600℃から700℃の間の第一の温度に保つように前記加熱ユニットを制御し、前記エピタキシャル成長工程では前記基板と前記処理室内の温度680℃から800℃の間の第二の温度に保つように前記加熱ユニットを制御する基板処理装置を提供するものである。
[付記15]
付記14記載の基板処理装置において、前記制御部は、前記エピタキシャル成長工程では、前記基板と前記処理室内の温度を680℃から720℃の間の所定温度に保ちつつジクロルシランガス及び水素ガスのみを前記処理室に供給するように前記加熱ユニット及び前記ガス供給ユニットを制御する基板処理装置を提供するものである。
[付記16]
付記14記載の基板処理装置において、前記制御部は、前記エピタキシャル成長工程では、前記基板と前記処理室内の温度を720℃から800℃の間の所定の温度に保ちつつ、さらに、塩素系ガスを供給するように前記加熱ユニット及び前記ガス供給ユニットを制御する基板処理装置を提供するものである。
[付記17]
付記11記載の基板処理装置において、前記制御部は、前記シリコン面に形成された自然酸化膜や不純物を除去する前処理工程では、ジクロルシランガス及び水素ガスを前記処理室に供給するように前記ガス供給ユニットを制御し、前記シリコン面のみに選択的にエピタキシャル膜を成長させる第一のエピタキシャル成長工程では、ジクロルシランガス及び水素ガスを前記処理室に供給するように前記ガス供給ユニットを制御し、前記シリコン面にのみ選択的にエピタキシャル膜を成長させる第二のエピタキシャル成長工程では、ジクロルシランガス、塩素ガス及び水素ガスを前記処理室に供給するように前記ガス供給ユニットを制御し、さらに、前記前処理工程、前記第一のエピタキシャル成長工程、前記第二のエピタキシャル成長工程では前記基板と前記処理室内の温度を800℃以下の所定の温度に保つように前記加熱ユニットを制御する基板処理装置を提供するものである。
[付記18]
付記17記載の基板処理装置において、前記制御部は、前記前処理工程では前記基板と前記処理室内の温度を600から700℃の間の第一の温度に保つように前記加熱ユニットを制御し、前記第一のエピタキシャル成長工程では前記基板と前記処理室内の温度を680℃から720℃の間の第二の温度保つように前記加熱ユニットを制御し、前記第二のエピタキシャル成長工程では前記基板と前記処理室内の温度を720℃から800℃の間の第三の温度に保つように前記加熱ユニットを制御する基板処理装置を提供するものである。
[付記19]
少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室の外側に配置された加熱手段により前記処理室内の雰囲気および前記基板を加熱する基板処理装置を用いて、ジクロルシランガスを1〜300sccm、水素ガスを10〜50000sccmの流量の範囲内にて前記処理室に供給して、前記処理室の圧力が300Pa以下の条件で前記シリコン面のみに選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、前記処理室内に前記基板を搬入する工程と、前記基板と基板処理室内を600〜700℃に加熱しながら前記処理室内にジクロルシランガスと水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物を除去する前処理工程と、前記基板と基板処理室内の温度を680〜800℃に加熱しながら前記前処理工程と同じ流量条件でジクロルシランガスと水素ガスとを前記処理室に供給して、前記シリコン表面のみにエピタキシャル膜を成長させるエピタキシャル成長工程とを含む半導体装置の製造方法を提供するものである。
[付記20]
少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室の外側に配置された加熱手段により前記処理室内の雰囲気及び前記基板を600〜800℃の温度に加熱する基板処理装置を用いて、
ジクロルシランガスを1〜300sccm、水素ガスを10〜50000sccmの流量の範囲内にて前記処理室に供給して、前記処理室の圧力が300Pa以下の条件で前記シリコン面のみに選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、前記処理室内に前記基板を搬入する工程と、前記基板と基板処理室内を600〜700℃に加熱する工程と、前記処理室内にジクロルシランガスと水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物を除去する前処理工程と、前記基板と基板処理室内の温度を680〜720℃に加熱しながら前記前処理工程と同じ流量条件でジクロルシランガスと水素ガスとを前記処理室に供給して、前記シリコン表面のみにエピタキシャル膜を成長させる第1のエピタキシャル成長工程と、前記基板と基板処理室内の温度を720〜800℃、好ましくは、760℃に加熱しながら、前記前処理工程と同じ流量条件でジクロルシランガスと水素ガスとを前記処理室に供給すると共に、塩素ガスを供給して、前記シリコン表面のみにエピタキシャル膜を成長させる第2のエピタキシャル成長工程とを含む半導体装置の製造方法を提供するものである。
なお、上記の実施の形態では、基板処理装置として縦型CVD装置を用いる説明をしたが、本発明はこれに限らず、基板処理装置全般、例えば、枚葉ホットウオールタイプの枚葉式の基板処理装置やコールドウォールタイプの枚様式の基板処理装置を用いるようにしてもよい。また、堆積する膜乃至層は、エピタキシャル成長膜乃至層に限らず、ポリシリコン膜など、基板表面にて化学反応を用いて膜を堆積させる技術全般への適用が可能である。
本発明に適用される基板処理装置の斜透視図である。 本発明の一実施の形態に係る基板処理装置の処理炉及び処理炉周辺の概略構成図である。 本発明の一実施の形態に係り、基板処理装置を用いて本発明に係る半導体装置を製造する場合のプロセスシーケンスの一例を示す図である。
符号の説明
200 基板
201 処理室
206 ヒータ(加熱手段)

Claims (2)

  1. 少なくともシリコン面と絶縁膜面とを表面に有する基板を処理室内に載置し、前記処理室の外側に配置された加熱手段により前記処理室内の雰囲気および前記基板を加熱する基板処理装置を用いて、前記シリコン面のみに選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、
    前記処理室内に前記基板を搬入する基板搬入工程と、
    前記基板処理室内を300Pa以下の減圧下において、前記基板と前記基板処理室の温度を600℃以上700℃以下の所定の温度に保ちつつ、前記処理室内に1sccm以上300sccm以下の所定のガス流量のジクロロシランガスと10sccm以上50000sccm以下の所定のガス流量の水素ガスとを供給して、前記シリコン表面に形成された自然酸化膜や不純物の除去を還元時間行う前処理工程と、
    前記処理工程の後に300Pa以下の減圧下において、前記基板と前記基板処理室の温度を680℃以上720℃以下の所定の温度に保ちつつ、前記処理室内に1sccm以上300sccm以下の所定のガス流量のジクロロシランガスと10sccm以上50000sccm以下の所定のガス流量の水素ガスとを供給して、前記シリコン表面にシリコン単結晶膜を選択的に形成する第一のエピタキシャル成長工程と、
    前記第一のエピタキシャル成長工程の後に、300Pa以下の減圧下において、前記基板と前記基板処理室の温度を720℃以上800℃未満の所定の温度に保ちつつ、前記処理室内に1sccm以上300sccm以下の所定のガス流量のジクロロシランガスと10sccm以上50000sccm以下の所定のガス流量の水素ガスと1sccm以上300sccm以下の所定のガス流量の塩素系ガスとを供給して、前記シリコン単結晶膜の上にシリコン単結晶膜を形成する第二のエピタキシャル成長工程と、
    前記処理室外へ前記基板を搬出する基板搬出工程と、
    を含む半導体装置の製造方法。
  2. 少なくともシリコン面と絶縁膜面とを表面に有する基板を処理する基板処理室と、
    前記基板処理室内および前記基板を加熱する加熱ユニットと、
    前記基板処理室内に少なくともジクロロシランガスと塩素系ガスと水素ガスとを供給するガス供給ユニットと、
    前記処理室内の圧力を制御する圧力制御部と、
    前処理工程として、前記圧力制御部が前記基板処理室内の圧力を300Pa以下の減圧下にし、前記加熱ユニットが前記基板と前記基板処理室の温度を600℃以上700℃以下の所定の温度に保ちつつ、前記ガス供給ユニットが前記処理室内に少なくとも1sccm以上300sccm以下の所定のガス流量の前記ジクロロシランガスと10sccm以上50000sccm以下の所定のガス流量の前記水素ガスを還元時間供給し、
    第一のエピタキシャル成長工程として、前記前処理の後、前記圧力制御部が前記基板処理室内の圧力を300Pa以下の減圧下にし、前記加熱ユニットが前記基板と前記基板処理室内の温度を680℃以上720℃以下の所定の温度に保ちつつ、前記ガス供給ユニットが前記処理室内に少なくとも1sccm以上300sccm以下の所定のガス流量の前記ジクロロシランガスと10sccm以上50000sccm以下の所定のガス流量の前記水素ガスを供給し、
    第二のエピタキシャル成長工程として、前記第一のエピタキシャル成長の後、前記圧力制御部が前記基板処理室内の圧力を300Pa以下の減圧下にし、前記加熱ユニットが前記基板と前記基板処理室内の温度を720℃以上800℃未満の所定の温度に保ちつつ、前記ガス供給ユニットが前記処理室内に少も1sccm以上300sccm以下の所定のガス流量の前記ジクロロシランガスと10sccm以上50000sccm以下の所定のガス流量の前記水素ガスと1sccm以上300sccm以下の所定のガス流量の前記塩素系ガスを供給するよう制御する制御部とを備える基板処理装置。
JP2008080913A 2007-04-02 2008-03-26 半導体装置の製造方法および基板処理装置 Active JP4324632B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008080913A JP4324632B2 (ja) 2007-04-02 2008-03-26 半導体装置の製造方法および基板処理装置
US12/078,527 US8012885B2 (en) 2007-04-02 2008-04-01 Manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007096035 2007-04-02
JP2008080913A JP4324632B2 (ja) 2007-04-02 2008-03-26 半導体装置の製造方法および基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009109522A Division JP2009177202A (ja) 2007-04-02 2009-04-28 半導体装置の製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2008277785A JP2008277785A (ja) 2008-11-13
JP4324632B2 true JP4324632B2 (ja) 2009-09-02

Family

ID=40055323

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008080913A Active JP4324632B2 (ja) 2007-04-02 2008-03-26 半導体装置の製造方法および基板処理装置
JP2009109522A Pending JP2009177202A (ja) 2007-04-02 2009-04-28 半導体装置の製造方法および基板処理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009109522A Pending JP2009177202A (ja) 2007-04-02 2009-04-28 半導体装置の製造方法および基板処理装置

Country Status (1)

Country Link
JP (2) JP4324632B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935472B2 (ja) * 2012-04-16 2016-06-15 三菱電機株式会社 半導体デバイスの製造方法
JP6078604B2 (ja) * 2015-09-24 2017-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP6624030B2 (ja) * 2016-12-06 2019-12-25 株式会社Sumco エピタキシャルウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259091A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 半導体装置の製造方法
JP3219910B2 (ja) * 1993-08-25 2001-10-15 シャープ株式会社 酸化シリコン薄膜の形成方法
JP2006013106A (ja) * 2004-06-25 2006-01-12 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2006216632A (ja) * 2005-02-02 2006-08-17 Fuji Electric Holdings Co Ltd Soiウエハの製造方法

Also Published As

Publication number Publication date
JP2008277785A (ja) 2008-11-13
JP2009177202A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
JP4809175B2 (ja) 半導体装置の製造方法
KR101233031B1 (ko) 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치
US8282733B2 (en) Manufacturing method of semiconductor apparatus
JP2010239115A (ja) 基板処理装置
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
US8012885B2 (en) Manufacturing method of semiconductor device
KR101455251B1 (ko) 기판 처리 방법과 반도체 장치의 제조 방법 및 기판 처리 장치
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
KR20090033788A (ko) 반도체 장치의 제조 방법과 기판 처리 장치
KR101070668B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101550590B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
JP2009260015A (ja) 基板の製造方法及び基板処理装置
JP4324418B2 (ja) 基板処理装置および半導体デバイスの製造方法
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP2009289807A (ja) 半導体装置の製造方法
JP2008103508A (ja) 半導体デバイスの製造方法
JP2008171958A (ja) 半導体装置の製造方法
JP2009088305A (ja) 半導体デバイスの製造方法
JP2012124255A (ja) 基板の製造方法、半導体デイバスの製造方法及び基板処理装置
JP2009117555A (ja) 基板処理装置
JP2007088225A (ja) 半導体デバイスの製造方法
JP2007056288A (ja) 半導体デバイスの製造方法
JP2007234937A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

R150 Certificate of patent or registration of utility model

Ref document number: 4324632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140612

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350