JP6624030B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP6624030B2
JP6624030B2 JP2016236924A JP2016236924A JP6624030B2 JP 6624030 B2 JP6624030 B2 JP 6624030B2 JP 2016236924 A JP2016236924 A JP 2016236924A JP 2016236924 A JP2016236924 A JP 2016236924A JP 6624030 B2 JP6624030 B2 JP 6624030B2
Authority
JP
Japan
Prior art keywords
gas
hydrogen
wafer
epitaxial
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016236924A
Other languages
English (en)
Other versions
JP2018093117A (ja
Inventor
雅哉 櫻井
雅哉 櫻井
彰二 野上
彰二 野上
慶輔 杉山
慶輔 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016236924A priority Critical patent/JP6624030B2/ja
Publication of JP2018093117A publication Critical patent/JP2018093117A/ja
Application granted granted Critical
Publication of JP6624030B2 publication Critical patent/JP6624030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法に関し、特に、エピタキシャル層の成長を低温で行う際に、水素ベークの時間を短縮することができるエピタキシャルウェーハの製造方法に関する。
近年、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、DRAM(Dynamic Random Access Memory)、パワートランジスタおよび裏面照射型固体撮像素子等の種々の半導体デバイスにおいて、シリコンウェーハ上にエピタキシャル層が形成されたエピタキシャルウェーハを基板として用いるのが一般的である。
エピタキシャルウェーハは、例えば枚葉式のエピタキシャル成長炉内にシリコンウェーハを配置し、ジクロロシランガスやトリクロロシランガス等の原料ガスを、水素ガス等のキャリアガスとともにエピタキシャル成長炉内に供給し、1100℃〜1150℃の温度にて、シリコンウェーハ上にエピタキシャル層を成長させることにより得ることができる。
上記エピタキシャル層の成長前には、シリコンウェーハの表面に形成された自然酸化膜の除去や表面の清浄化を目的に、シリコンウェーハに対して、水素ガス雰囲気下でエピタキャル成長処理温度以上の温度にて短時間の熱処理(以下「水素ベーク」とも言う。)を施すのが一般的である(例えば、特許文献1参照)。
ところで近年、エピタキシャル層の成長を低温で行う場合がある。例えば、他の部分よりも不純物濃度が高い埋込み拡散層を有するシリコンウェーハの表面にエピタキシャル層を成長させる際、シリコンエピタキシャル層の成長を、従来通り1100℃〜1150℃の温度で行うと、拡散層の不純物が拡散層外の領域に拡散したり、不純物がシリコンウェーハから飛び出し、成長したエピタキシャル膜中に取り込まれる、いわゆるオートドープが発生したりする。そこで、このようなシリコンウェーハ上にシリコンエピタキシャル層を成長させる際には、通常よりも低温(例えば、1000℃以下)で行う(例えば、特許文献1参照)。
特開2002−187797号公報
上述のように低温でエピタキシャル層を成長させる(以下、「低温エピタキシャル成長」とも言う。)場合には、その前処理である水素ベークも一般的な温度よりも低温で行う必要がある。しかしながら、水素ベークを一般的な温度よりも低温で行うと、酸化膜の除去に要する時間が長くなり、拡散層からの不純物の拡散や、オートドープが強く発生する問題がある。さらに、塩化水素(HCl)ガスを水素と同時に流すことによる酸化膜を除去する方法においても、HClガスによるエッチングが不可逆的に進む為、ベーク時間は短縮できるものの、拡散層からの不純物の拡散やオードドープの発生の制御や表面のラフネスの抑制を同時に行うことは難しい。
そこで、本発明の目的は、エピタキシャル層の成長を低温で行う際に、水素ベークの時間を短縮することができるエピタキシャルウェーハの製造方法を提案することにある。
本発明者らは、上記課題を解決する方途について鋭意検討した結果、水素ベークの際に、水素ガスに、ジクロロシランガスのようなクロルシランガス、あるいはモノシランガスやジシランガスといった水素化ケイ素(Si2n+2)ガス、の少なくとも1種をごく微量添加することが極めて有効であることを見出し、本発明を完成させるに至った。
すなわち、本発明の要旨構成は以下の通りである。
(1)シリコンウェーハをエピタキシャル成長炉内に配置し、該エピタキシャル成長炉内に水素ガスを供給して前記シリコンウェーハに対して水素ガス雰囲気下で熱処理を施した後、前記エピタキシャル成長炉内に原料ガスを供給して800℃以上1000℃以下の温度にて前記シリコンウェーハ上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法において、
前記熱処理は、前記水素ガスにジクロロシランガスを添加して行い、前記水素ガスの流量に対する前記ジクロロシランガスの流量の比は0.02%以上1%以下であることを特徴とするエピタキシャルウェーハの製造方法。
(2)前記熱処理の温度は800℃以上1000℃以下である、前記(1)に記載のエピタキシャルウェーハの製造方法。
(3)前記熱処理の時間は0.5分以上5分以下である、前記(1)または(2)に記載のエピタキシャルウェーハの製造方法。
(4)前記原料ガスと前記水素ガスに添加したガスとが同じである、前記(1)〜(3)のいずれか一項に記載のエピタキシャルウェーハの製造方法。
(5)前記熱処理時の前記エピタキシャル成長炉内の圧力が5Torr以上600Torr以下である、前記(1)〜(4)のいずれか一項に記載のエピタキシャルウェーハの製造方法。
本発明によれば、エピタキシャル層の成長を低温で行う際に、水素ベークの時間を短縮することができる。
発明例1〜3および比較例1〜3に対する、エピタキシャルウェーハ表面の観察結果を示す図である。 発明例4〜6および比較例4に対する、ウェーハ径方向の位置と自然酸化膜のエッチング量との関係を示す図である。
以下、図面を参照して本発明の実施形態について説明する。本発明によるエピタキシャルウェーハの製造方法は、シリコンウェーハをエピタキシャル成長炉内に配置し、該エピタキシャル成長炉内に水素ガスを供給してシリコンウェーハに対して熱処理を施した後、エピタキシャル成長炉内に原料ガスを供給して800℃以上1000℃以下の温度にてシリコンウェーハ上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法である。ここで、上記熱処理は、水素ガスにジクロロシランガスのようなクロルシランガス、あるいはモノシランガスやジシランガスといった水素化ケイ素(Si2n+2)ガス、の少なくとも1種を添加して行うことを特徴とする。
上述のように、低温エピタキシャル成長によりシリコンウェーハ上にエピタキシャル層を形成する場合、シリコンウェーハに対する水素ベークについても従来よりも低い温度で行う必要がある。しかし、水素ベークを低温で行うと、酸化膜の除去に要する時間が掛かる問題がある。
酸化膜除去の時間を短縮するためには、水素ベークの温度を上げることが効果的であるが、上述のように埋め込み拡散層を有するシリコンウェーハの場合には、拡散層中の不純物が拡散層外に拡散したり、オートドープが強く発生したりする。
そこで本発明者らは、水素ベークの温度を上げることなく水素ベークの時間を短縮するための方途について鋭意検討した。従来の水素ベークにおいては、シリコンウェーハを熱処理する雰囲気を構成するガスは水素ガスのみである。この場合、下記の式(1)に従って自然酸化膜、すなわち二酸化ケイ素(SiO)が分解(還元)され、酸化シリコン(SiO)が昇華する。
SiO+H→SiO↑+HO↑ ・・・(1)
本発明者らは、自然酸化膜の除去に要する時間を短縮すべく、上記水素ガスによる二酸化ケイ素の還元反応(昇華反応)に加えて、二酸化ケイ素を分解する別の反応を行わせることを検討した。その結果、本発明者らは、水素ガスにジクロロシラン(Dichlorosilane,以下「DCS」とも言う。)ガスをごく微量添加することにより、二酸化ケイ素の分解反応を促進して、自然酸化膜の除去に要する時間を短縮できることを見出したのである。
SiO+SiHCl→2SiO↑+2HCl↑ ・・・(2)
本発明者らは、上記DCSガス添加による二酸化ケイ素の分解反応と同様の促進効果は、モノクロロシランガス(SiClH)を添加した場合でも得られることも見出した。本発明者らはさらに、モノシラン(SiH)ガス、ジシラン(Si)ガス、トリシラン(Si)ガスといった水素化ケイ素ガスを添加した場合にも同様に得られることも見出した。水素化ケイ素ガスによる二酸化ケイ素の分解反応は、下記の式(3)により表される。
nSiO+nSi2n+2→2nSiO+(n+1)H↑ ・・・(3)
(nは自然数)
また、本発明者らがさらに検討を進めた結果、クロルシランおよび水素化ケイ素ガスは、それらのうちの2種以上を添加した場合にも、二酸化ケイ素の分解反応を促進できることも分かった。
上記式(2)および(3)から明らかなように、クロルシランガスや水素化ケイ素ガスと二酸化ケイ素との反応においては、式(1)に示した水素ガスと二酸化ケイ素との反応のように水を生成することがほとんどないため、シリコンウェーハ表面に付着した水による表面ラフネスを抑制することができる。また、クロルシランおよび水素化ケイ素ガスは、熱分解によるシリコン成長も伴うため、二酸化ケイ素の分解反応速度は、HClガスによるものより遅く、制御しやすい。
このように、本発明者らの検討により、水素ベークの際に、水素ガスにクロルシランガス、水素化ケイ素ガスの少なくとも1種を添加することにより、自然酸化膜の分解反応を促進して、水素ベークに要する時間を短縮することができることが分かった。以下、水素ベークの各条件について説明する。
水素雰囲気下での熱処理温度(水素ベークの温度)は、800℃以上1000℃以下とすることが好ましい。ここで、熱処理温度が800℃未満の場合には、シリコンウェーハ表面に形成された自然酸化膜を充分に除去できないおそれがある。また、熱処理温度が1000℃を超えると、クロルシランガスおよび水素化ケイ素ガスの少なくとも1種を添加することによる酸化膜除去促進効果が低減される。そこで、熱処理温度は、800℃以上1000℃以下とすることが好ましい。より好ましくは850℃以上950℃以下である。また、熱処理温度は、エピタキシャル層を成長させる温度と同じにすることが好ましい。
また、水素雰囲気下での熱処理時間(水素ベークの時間)は、0.5分以上5分以下とすることが好ましい。熱処理時間が0.5分未満の場合には、シリコンウェーハ表面に形成された自然酸化膜を充分に除去できないおそれがある。また、熱処理時間が5分を超えても、自然酸化膜の除去効果は飽和して変わらない。そこで、熱処理時間は、0.5分以上5分以下とすることが好ましい。熱処理温度が900℃の場合には、熱処理時間は3分とすることが好ましい。
なお、水素ガスにクロルシランガスおよび水素化ケイ素ガスの少なくとも1種を添加するタイミングは、特に限定されず、炉内を熱処理温度まで昇温した後に添加することも、炉内に水素ガスを供給し始めるタイミングで添加することもできる。熱処理時間をさらに短縮するために、熱処理温度への昇温中に添加してもよい。
水素ガスに添加するガスがDCSガスの場合、水素ガスの流量に対するDCSガスの流量の比は、0.02%以上1%以下とすることが好ましい。上記流量比が0.02%未満の場合には、DCSガスを添加した効果が低く、水素ベーク時間の短縮効果が低い。これに対して、上記流量比が1%を超えると、DCS添加による上記式(2)の分解反応よりも、DCSガスを原料ガスとするシリコンの堆積反応が優勢となり、残存酸化膜が存在する場合には、多結晶シリコンが成長してしまう。そこで、上記流量比は0.02%以上1%以下とすることが好ましい。より好ましくは0.02%以上0.5%以下、さらに好ましくは0.02%以上0.2%以下である。なお、本明細書において、ガスの流量は全てマスフローコントローラーにて測定した値である。
また、水素ベーク時のエピタキシャル成長炉内の圧力は、5Torr以上600Torr以下とすることが好ましい。これにより、酸化膜の除去量を増加させて、水素ベークの時間をより短縮することができる。より好ましくは、5Torr以上100Torr以下である。
このように、水素ベークの際に、水素ガスにクロルシランガス、水素化ケイ素ガスの少なくとも1種を添加することにより、シリコンウェーハ表面上に形成された自然酸化膜の分解反応を促進して、水素ベークに要する時間を短縮することができる。中でも、水素に添加するガスは、クロルシランガスであればDCSガス、水素化ケイ素ガスであればシランガスまたはジシランガスであることが好ましい。特に、水素ガスに添加するガスは、炉内における反応生成物によるパーティクルの発生しやすさの点から、DCSガスであることが好ましい。
すなわち、モノシランガスおよびジシランガスといった水素化ケイ素ガスについては、シリコン生成反応温度は低めであり、容易に分解しやすいため、炉内の酸素との反応によりパーティクルを発生させやすい。これに対して、DCSガス等のクロルシランガスは塩素を有しており、シリコン生成反応温度は高めで、かつ分解反応であるため、モノシランガス、ジシランガスのように、酸化膜表面に到達する前に分解することは無く、パーティクルを発生させずに、効果的に酸化膜をエッチングすることができる。
こうして自然酸化膜を除去したシリコンウェーハ上にエピタキシャル層を形成する。エピタキシャル層としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素ガスをキャリアガスとして、モノシランガスやジシランガス、DCSガス等の原料ガスをエピタキシャル成長炉内に導入し、CVD法によりシリコンウェーハ上に成長させることができる。その際、前記原料ガスの流量は、0.01slm〜0.1slmである。
なお、上記パーティクルの発生や、シリコン原料ガス混合反応における安全面の点も考慮すると、原料ガスと水素ガスに添加したガスとが同じであることが好ましい。
本発明においては、エピタキシャル成長は800℃以上1000℃以下の温度にて行い。この温度範囲でエピタキシャル層の成長を行うことにより、シリコンウェーハの表面に拡散層がある場合にも、ドーパントのオートドープを充分に抑制することができる。また、エピタキシャル成長時の温度および圧力は、水素ベークの温度と同一とすることが好ましい
以上の説明から明らかなように、本発明は、低温エピタキシャル成長の前処理である水素ベークの際に、水素ガスにクロルシランガスおよび水素化ケイ素ガスの少なくとも1種をごく微量添加することを特徴としている。よって、その他の製造条件については、エピタキシャル層を従来よりも低温の800℃以上1000℃以下で行う以外は限定されず、シリコンウェーハの導電型や不純物の濃度の設定や、研削処理、研磨処理、面取り処理等は、設計に応じて適切に行えばよい。
以下、具体的な実施例および比較例を挙げて本発明を説明するが、本発明はこれらに限定されるものではない。
(発明例1)
<エピタキシャルウェーハの作製>
まず、チョクラルスキー法により育成した単結晶シリコンインゴットに対してウェーハ加工処理を施し、直径200mmのシリコンウェーハを用意した。次いで、シリコンウェーハをエピタキシャル成長炉内に配置した後、炉内に水素ガスを流量50slmで供給して炉内を水素ガス雰囲気とした。続いて、炉内の温度を900℃まで昇温した後、DCSガスを流量0.01slmで水素ガスに添加し、1分間保持してシリコンウェーハに対して熱処理(水素ベーク)を施した。その際、水素ガスの流量に対するDCSガスの流量の比は0.02%であり、炉内の圧力は80Torrとした。その後、炉内の温度を850℃まで降温し、原料ガスとしてのDCSガスを流量0.3slmで、キャリアガスとしての水素ガスを流量25slmでそれぞれ炉内に供給し、シリコンウェーハ上に厚さ5μmのシリコンエピタキシャル層を成長させてエピタキシャルウェーハを得た。
(発明例2)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの時間を2分とした。その他の条件は発明例1と全て同じである。
(発明例3)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの時間を5分とした。その他の条件は発明例1と全て同じである。
(比較例1)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの際に水素ガスにDCSガスを添加しなかった。その他の条件は発明例1と全て同じである。
(比較例2)
発明例2と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの際に水素ガスにDCSガスを添加しなかった。その他の条件は発明例2と全て同じである。
(比較例3)
発明例3と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの際に水素ガスにDCSガスを添加しなかった。その他の条件は発明例3と全て同じである。
(発明例4)
チョクラルスキー法により育成した単結晶シリコンインゴットに対してウェーハ加工処理を施し、直径300mmのシリコンウェーハを用意した。次いで、シリコンウェーハをエピタキシャル成長炉に配置した後、炉内に水素ガスを流量25slmで供給して炉内を水素ガス雰囲気とした。続いて、炉内の温度を900℃まで昇温した後、DCSガスを流量0.02slmで水素ガスに添加し、3分間保持してシリコンウェーハに対して熱処理(水素ベーク処理)を施した。その際、水素ガスの流量に対するDCSガスの流量の比は0.08%であり、炉内の圧力は20Torrとした。その後、原料ガスとしてのDCSガスを、キャリアガスとしての水素ガスとともに炉内に供給し、シリコンウェーハ上に厚さ1μmのシリコンエピタキシャル層を成長させてエピタキシャルウェーハを得た。
(発明例5)
発明例4と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの際の水素ガスの流量を50slmとし、水素ガスの流量に対するDCSガスの流量の比を0.04%とした。その他の条件は発明例4と全て同じである。
(発明例6)
発明例4と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの際の水素ガスの流量を50slmとし、水素ガスの流量に対するDCSガスの流量の比を0.04%とした。また、水素ベークの時間を5分とした。その他の条件は発明例4と全て同じである。
(比較例4)
発明例4と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの際に水素ガスにDCSガスを添加しなかった。その他の条件は発明例4と全て同じである。
(比較例5)
発明例6と同様に、エピタキシャルウェーハを作製した。ただし、水素ベークの際に水素ガスにDCSガスを添加しなかった。その他の条件は発明例6と全て同じである。
<エピタキシャルウェーハ表面の観察>
上述のように作成された発明例1〜6、比較例1〜4に対するエピタキシャルウェーハの表面を観察した。例として、発明例1〜3および比較例1〜3に対するエピタキシャルウェーハ表面の観察結果を図1に示す。この図は、蛍光灯の照明の下で撮影されたエピタキシャルウェーハ表面の写真であり、(a)〜(c)は、それぞれ比較例1〜3に対応するものであり、(d)〜(f)は、それぞれ発明例1〜3に対応するものである。
図1(a)〜(f)において、白く観察された領域は、多結晶シリコンが形成されている領域であり、黒く観察された領域は、単結晶シリコンが形成されている領域である。図1(a)および(b)から明らかなように、水素ベークの時間がそれぞれ1分、2分である比較例1および2においては、ウェーハ全面に亘って多結晶シリコンが形成されている。これに対して、図1(c)から明らかなように、水素ベークの時間が5分である比較例3においては、ウェーハ全面で単結晶シリコンが形成されていることが分かる。
一方、図1(d)から明らかなように、水素ベークの時間が1分である発明例1においては、ウェーハ全面に亘って多結晶シリコンが形成されているものの、図1(e)および(f)から明らかなように、水素ベークの時間が2分以上であれば、ウェーハ全面で単結晶シリコンが形成されていることが分かる。
また、水素ベークの時間が同じ発明例1と比較例1とを比較すると、比較例1においては、ウェーハ全面で多結晶シリコンが形成されているのに対して、発明例1においては、中心部付近で多結晶シリコンが形成されているものの、他の部分では単結晶シリコンが形成されている。
また、比較例2と発明例2とを比較すると、比較例2においては、ウェーハ全面で多結晶シリコンが形成されているのに対して、発明例2においては、ウェーハ全面で単結晶シリコンが形成されている。このように、水素ガスにDCSガスを添加することにより、単結晶シリコンの形成が促進されており、これは、水素ベーク時に、表面ラフネスが劣ることなく、自然酸化膜の除去が促進されたことを示している。
なお、図示しないが、発明例4〜6、比較例4および5についても表面観察を行った結果、発明例4〜6については、ウェーハ全面に亘って単結晶シリコンが形成されていた。これに対して、比較例4および5については、ウェーハ全面に亘って多結晶シリコンが形成されていた。
<水素ベークによる自然酸化膜のエッチング量の評価>
水素ベークによる自然酸化膜のエッチング量を評価した。具体的には、まず、エピタキシャル成長炉内に配置する前の、リファレンスとしてのシリコンウェーハについて、エリプソメトリー(大日本スクリーン社製、RE3000)を用いて、ウェーハ表面に形成された自然酸化膜の厚さの面内分布を測定した。その結果、自然酸化膜の厚さは9.3Å程度であった。
上記自然酸化膜の厚さの測定を、発明例4〜6および比較例4と同条件で水素ベークを施したシリコンウェーハに対して行い、上記リファレンスとしてのシリコンウェーハの自然酸化膜の厚さとの差から、水素ベークによる自然酸化膜のエッチング量を評価した。
図2は、ウェーハ面内方向の位置と水素ベークによる自然酸化膜のエッチング量との関係を示している。この図から明らかなように、比較例4については、自然酸化膜のエッチング量が面内方向でばらついており、エッチング量がウェーハ径方向外側の部分では多いのに対して、ウェーハ中心付近では少ない。これに対して、発明例4〜6については、自然酸化膜のエッチング量は面内方向で均一であり、ほぼ全ての自然酸化膜が除去されていることが分かる。
本発明によれば、エピタキシャル層の形成を低温で行う際に、水素ガスに、クロルシランガス、水素化ケイ素ガスの少なくとも1種を添加するようにし、水素ベークの時間を短縮することができるため、半導体ウェーハ製造業において有用である。

Claims (5)

  1. シリコンウェーハをエピタキシャル成長炉内に配置し、該エピタキシャル成長炉内に水素ガスを供給して前記シリコンウェーハに対して水素ガス雰囲気下で熱処理を施した後、前記エピタキシャル成長炉内に原料ガスを供給して800℃以上1000℃以下の温度にて前記シリコンウェーハ上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法において、
    前記熱処理は、前記水素ガスにジクロロシランガスを添加して行い、前記水素ガスの流量に対する前記ジクロロシランガスの流量の比は0.02%以上1%以下であることを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記熱処理の温度は800℃以上1000℃以下である、請求項に記載のエピタキシャルウェーハの製造方法。
  3. 前記熱処理の時間は0.5分以上5分以下である、請求項1または2に記載のエピタキシャルウェーハの製造方法。
  4. 前記原料ガスと前記水素ガスに添加したガスとが同じである、請求項1〜のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  5. 前記熱処理時の前記エピタキシャル成長炉内の圧力が5Torr以上600Torr以下である、請求項1〜のいずれか一項に記載のエピタキシャルウェーハの製造方法。
JP2016236924A 2016-12-06 2016-12-06 エピタキシャルウェーハの製造方法 Active JP6624030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016236924A JP6624030B2 (ja) 2016-12-06 2016-12-06 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016236924A JP6624030B2 (ja) 2016-12-06 2016-12-06 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2018093117A JP2018093117A (ja) 2018-06-14
JP6624030B2 true JP6624030B2 (ja) 2019-12-25

Family

ID=62565684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016236924A Active JP6624030B2 (ja) 2016-12-06 2016-12-06 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6624030B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258115A (ja) * 1991-02-13 1992-09-14 Toshiba Corp 半導体基板の製造方法
JPH05259091A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 半導体装置の製造方法
JP3216078B2 (ja) * 1995-07-21 2001-10-09 キヤノン株式会社 半導体基材及び半導体基材の製造方法
JPH09306865A (ja) * 1996-05-13 1997-11-28 Toshiba Corp 半導体装置の製造方法
JP4324632B2 (ja) * 2007-04-02 2009-09-02 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2013051348A (ja) * 2011-08-31 2013-03-14 Sumco Corp エピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
JP2018093117A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
JP5152435B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US9957638B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
JP6777624B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
WO2016067918A1 (ja) 炭化珪素エピタキシャル膜の成長方法
JP4682508B2 (ja) シリコンエピタキシャルウェーハの製造方法
TW201818454A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP4894390B2 (ja) 半導体基板の製造方法
JP2010103142A (ja) 半導体装置の製造方法
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
JP4215447B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6624030B2 (ja) エピタキシャルウェーハの製造方法
JP2010153483A (ja) 成膜装置、及び、成膜方法
JP2013055231A (ja) エピタキシャルウェーハの製造方法
JP2018067736A (ja) 炭化珪素半導体装置及びその製造方法
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
JP5315944B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4635062B2 (ja) 半導体装置の製造方法
JP5486476B2 (ja) シリコン膜の製造方法
JP2004186376A (ja) シリコンウェーハの製造装置及び製造方法
JP2007180417A (ja) 半導体基板製造方法
JPH071753B2 (ja) 半導体装置の製造方法
JP2016213320A (ja) エピタキシャルウェーハの製造方法
JP2015173212A (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6624030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250