JP5935472B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP5935472B2 JP5935472B2 JP2012093200A JP2012093200A JP5935472B2 JP 5935472 B2 JP5935472 B2 JP 5935472B2 JP 2012093200 A JP2012093200 A JP 2012093200A JP 2012093200 A JP2012093200 A JP 2012093200A JP 5935472 B2 JP5935472 B2 JP 5935472B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- etching
- semiconductor layer
- reaction product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000007795 chemical reaction product Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 150000002367 halogens Chemical class 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、例えば光通信などに用いられる半導体デバイスの製造方法に関する。
特許文献１には、半導体をドライエッチングするとエッチング残渣としてエッチング反応生成物（Ｓｉ系反応生成物）が発生することが開示されている。特許文献１には、このＳｉ系反応生成物を除去する技術が開示されている。具体的には、化合物半導体の一部をドライエッチングした後、酸溶液にてＳｉ系反応生成物を除去する。Ｓｉ系反応生成物を除去した後には電流ブロック層を結晶成長する。
特許文献１に開示の技術では、Ｓｉ系反応生成物を除去した清浄なウエハを結晶成長のためのチャンバに移動しなければならない。この移動時にウエハは大気中に露出させられるので半導体表面が変質してしまう問題があった。
特に、Ａｌなどの反応性の高い原子を含む半導体が大気中に露出すると、半導体表面が変質しやすい。変質した半導体表面に対し結晶成長すると半導体表面との界面の結晶品質が低下し、半導体デバイスの特性や信頼性が低下する問題があった。
本発明は、上述のような課題を解決するためになされたもので、半導体デバイスの特性や信頼性の低下を防止できる半導体デバイスの製造方法を提供することを目的とする。
本願の発明に係る半導体デバイスの製造方法は、基板に半導体層を形成する工程と、ＳｉとＣｌを分子構造に含むガスを用いて、該半導体層の一部をエッチングしつつ該エッチングで生じたＳｉ系反応生成物で該半導体層を覆うエッチング工程と、該エッチング工程の後に、該基板をＭＯＣＶＤ装置のチャンバ内に搬送する工程と、該チャンバ内で該Ｓｉ系反応生成物を除去する除去工程と、該除去工程の後に、該チャンバ内で該半導体層に対して結晶成長を行う結晶成長工程とを備え、該除去工程では、該基板をアニールしつつ、該基板にハロゲン系の反応性ガスを供給することを特徴とする。
本発明によれば、Ｓｉ系反応生成物を除去した清浄な半導体層が大気中に露出することを防止できるので、半導体デバイスの特性や信頼性が低下することを防止できる。
実施の形態．
図を参照して本発明の実施の形態に係る半導体デバイスの製造方法を説明する。本発明の実施の形態では半導体デバイスとして半導体レーザ素子を製造する。まず、基板に半導体層を形成する。図１は、基板に半導体層を形成した後のウエハの断面図である。基板１０はｐ型ＩｎＰで形成されている。基板１０の上に、ＭＯＣＶＤ法によりｐ型ＩｎＰでクラッド層１２を形成する。次いで、クラッド層１２の上にＡｌＧａＩｎＡｓで活性層１４を形成する。次いで、活性層１４の上にｎ型ＩｎＰでクラッド層１６を形成する。このように本発明の実施の形態では、半導体層として、クラッド層１２、活性層１４、及びクラッド層１６を形成する。
図を参照して本発明の実施の形態に係る半導体デバイスの製造方法を説明する。本発明の実施の形態では半導体デバイスとして半導体レーザ素子を製造する。まず、基板に半導体層を形成する。図１は、基板に半導体層を形成した後のウエハの断面図である。基板１０はｐ型ＩｎＰで形成されている。基板１０の上に、ＭＯＣＶＤ法によりｐ型ＩｎＰでクラッド層１２を形成する。次いで、クラッド層１２の上にＡｌＧａＩｎＡｓで活性層１４を形成する。次いで、活性層１４の上にｎ型ＩｎＰでクラッド層１６を形成する。このように本発明の実施の形態では、半導体層として、クラッド層１２、活性層１４、及びクラッド層１６を形成する。
次いで、ＳｉＯ２マスクを形成する。図２は、ＳｉＯ２マスクを形成した後のウエハの断面図である。ＳｉＯ２マスク１８は、レジストパターンを用いたフォトエッチングにより、所定のパターンにパターニングする。
次いで、ＳｉＯ２マスク１８をマスクとして半導体層の一部をエッチングし、垂直メサを形成する。この工程をエッチング工程と称する。図３は、エッチング工程後のウエハの断面図である。エッチング工程ではまずウエハをＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置のチャンバ内へ搬送する。そして、ＳｉとＣｌを分子構造に含むガスと、Ａｒガスとを用いたＲＩＥ（反応性イオンエッチング）を実施する。ＳｉとＣｌを分子構造に含むガスとしては、例えばＳｉＣｌ４を用いることができる。
このエッチングは、半導体層（クラッド層１２、活性層１４、及びクラッド層１６）の一部をエッチングしつつエッチングで生じたＳｉ系反応生成物２０で半導体層を覆うものである。Ｓｉ系反応生成物２０は、ＳｉＣｌ４ガスのＳｉが半導体層の構成要素と反応して生成されたＳｉ化合物である。図３には、Ｓｉ系反応生成物２０で覆われた半導体層を有するウエハ２２が示されている。
次いで、基板（ウエハ２２）をＭＯＣＶＤ装置のチャンバ内へ搬送する。図４は、ＭＯＣＶＤ装置の概略図である。ＭＯＣＶＤ装置は、チャンバ３０内にステージ３２を有している。ステージ３２にはウエハ２２が固定されている。チャンバ３０には原料３４と原料３６の保管部が接続されており、これらをチャンバ３０内に導入できるようになっている。また、チャンバ３０には排気ポンプ３８が接続されており、チャンバ３０内の排気が可能となっている。
次いで、チャンバ３０内でＳｉ系反応生成物２０を除去する。この工程を除去工程と称する。図５は、Ｓｉ系反応生成物２０を除去した後のウエハの断面図である。除去工程では、ウエハを高温に維持してハロゲン系の反応性ガスを用いてＳｉ系反応生成物２０を除去する。このように除去工程では、ＭＯＣＶＤ装置内で「インサイチュ（ｉｎ ｓｉｔｕ）エッチング」を行う。
次いで、チャンバ３０内で所定の結晶成長を行う。この工程を結晶成長工程と称する。結晶成長工程では、メサ側面に電流ブロック構造を形成する。図６は、電流ブロック構造を形成した後のウエハの断面図である。電流ブロック構造４０は、ＭＯＣＶＤ法によりｐ型ＩｎＰ層で電流ブロック層４２、ｎ型ＩｎＰ層で電流ブロック層４４、ｐ型ＩｎＰ層で電流ブロック層４２を順次成長することで形成する。こうして、活性層１４の左右に電流ブロック層４２、４４を形成する。
次いで、ＳｉＯ２マスク１８を除去する。次いで、ＭＯＣＶＤ法によりｎ型ＩｎＰでクラッド層４６を形成する。次いで、ＭＯＣＶＤ法によりｎ型ＩｎＧａＡｓでコンタクト層４８を形成する。図７は、コンタクト層４８を形成した後のウエハの断面図である。こうして、本発明の実施の形態に係る半導体デバイスである半導体レーザ素子の基本構造が完成する。
ところで、半導体層（特に活性層）の側面が変質した状態で電流ブロック層を形成すると、半導体レーザ素子の動作時に半導体層側面の変質部分（酸化箇所）をリーク電流が流れることがある。リーク電流が流れると、発光効率や信頼性が低下してしまうことがあった。
ところが、本発明の実施の形態に係る半導体デバイスの製造方法によれば、ＳｉとＣｌを分子構造に含むガスを用いてエッチング工程を実施するので、エッチング工程中及びその後はＳｉ系反応生成物２０で半導体層（クラッド層１２、活性層１４、及びクラッド層１６）を保護できる。よって、ウエハをＲＩＥ装置からＭＯＣＶＤ装置へ移動する際に半導体層が酸化するなどして変質することを防止できる。
また、ＭＯＣＶＤ装置内でＳｉ系反応生成物２０を除去したあと、連続してその場で結晶成長を行うのでＳｉ系反応生成物２０を除去した後に半導体層が変質することも防止できる。よって、清浄な半導体層に対して結晶成長を施すことができるので半導体デバイスの特性や信頼性が低下することを防止できる。また、リーク電流を抑制し半導体デバイスのエネルギー消費量を削減できる。
本発明の実施の形態では、ＡｌＧａＩｎＡｓで形成された活性層１４を有する埋込型半導体レーザ素子の製造工程を説明したが、本発明はこれに限定されない。すなわち、本発明は半導体層の変質を抑制して結晶成長するものであるため、半導体層の一部をエッチングしその後に半導体層に結晶成長を施す工程を有する製造工程に対し応用できる。
例えば、本発明は、レーザ部と変調部を有する半導体デバイスの製造に応用できる。この場合、電流ブロック層は、レーザ部では活性層の左右に形成し変調部では変調部の一部として形成する。
本発明の実施の形態では、除去工程においてハロゲン系の反応性ガスを用いたが、アニール処理によりＳｉ系反応生成物２０を除去してもよい。また、活性層１４は必ずしもＡｌを含む必要はないし、半導体層の種類も上述のものに限定されない。
１０ 基板、 １２ クラッド層、 １４ 活性層、 １６ クラッド層、 １８ ＳｉＯ２マスク ２０ Ｓｉ系反応生成物、 ２２ ウエハ、 ３０ チャンバ、 ３２ ステージ、 ４０ 電流ブロック構造、 ４２，４４ 電流ブロック層、 ４６ クラッド層、 ４８ コンタクト層
Claims (3)
- 基板に半導体層を形成する工程と、
ＳｉとＣｌを分子構造に含むガスを用いて、前記半導体層の一部をエッチングしつつ前記エッチングで生じたＳｉ系反応生成物で前記半導体層を覆うエッチング工程と、
前記エッチング工程の後に、前記基板をＭＯＣＶＤ装置のチャンバ内に搬送する工程と、
前記チャンバ内で前記Ｓｉ系反応生成物を除去する除去工程と、
前記除去工程の後に、前記チャンバ内で前記半導体層に対して結晶成長を行う結晶成長工程とを備え、
前記除去工程では、前記基板をアニールしつつ、前記基板にハロゲン系の反応性ガスを供給することを特徴とする半導体デバイスの製造方法。 - 前記半導体層はＡｌを含む活性層であり、
前記結晶成長工程では前記活性層の左右に電流ブロック層を形成することを特徴とする請求項１に記載の半導体デバイスの製造方法。 - 前記半導体デバイスは、レーザ部と変調部を有し、
前記電流ブロック層は、前記レーザ部では前記活性層の左右に形成され、前記変調部では前記変調部の一部として形成されることを特徴とする請求項２に記載の半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012093200A JP5935472B2 (ja) | 2012-04-16 | 2012-04-16 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012093200A JP5935472B2 (ja) | 2012-04-16 | 2012-04-16 | 半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013222804A JP2013222804A (ja) | 2013-10-28 |
| JP5935472B2 true JP5935472B2 (ja) | 2016-06-15 |
Family
ID=49593581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012093200A Active JP5935472B2 (ja) | 2012-04-16 | 2012-04-16 | 半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5935472B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7325073B2 (ja) * | 2018-06-18 | 2023-08-14 | 国立研究開発法人情報通信研究機構 | 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス |
| WO2020261493A1 (ja) * | 2019-06-27 | 2020-12-30 | 三菱電機株式会社 | 光半導体装置の製造方法 |
| JP7347726B1 (ja) | 2023-05-15 | 2023-09-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3158651B2 (ja) * | 1991-07-04 | 2001-04-23 | 三菱化学株式会社 | 化合物半導体及びその製造方法 |
| US5407531A (en) * | 1994-02-15 | 1995-04-18 | At&T Corp. | Method of fabricating a compound semiconductor device |
| JP4537549B2 (ja) * | 2000-08-08 | 2010-09-01 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| JP4186489B2 (ja) * | 2002-03-26 | 2008-11-26 | 日本電気株式会社 | 清浄処理方法および半導体装置の製造方法 |
| JP2006185962A (ja) * | 2004-12-24 | 2006-07-13 | Tokyo Institute Of Technology | 半導体成長用基板および半導体膜の製造方法 |
| JP2008041688A (ja) * | 2006-08-01 | 2008-02-21 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法 |
| JP4770645B2 (ja) * | 2006-08-28 | 2011-09-14 | 三菱電機株式会社 | 半導体レーザ素子の製造方法 |
| JP4324632B2 (ja) * | 2007-04-02 | 2009-09-02 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
| JP2013093439A (ja) * | 2011-10-26 | 2013-05-16 | Seiko Epson Corp | 面発光型半導体レーザーの製造方法 |
-
2012
- 2012-04-16 JP JP2012093200A patent/JP5935472B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013222804A (ja) | 2013-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257815B1 (en) | Optical semiconductor device | |
| JP5935472B2 (ja) | 半導体デバイスの製造方法 | |
| JP2010263140A (ja) | 窒化物半導体装置の製造方法 | |
| JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
| US7550304B2 (en) | Method for manufacturing semiconductor laser element | |
| JP2017224763A (ja) | 半導体素子の製造方法、半導体素子 | |
| JP2015156440A (ja) | 異種半導体基板およびその製造方法 | |
| JP4917157B2 (ja) | リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法 | |
| JP2010267674A (ja) | Ｉｉｉ−ｖ化合物半導体光素子を作製する方法 | |
| JP7195431B2 (ja) | 光半導体装置の製造方法 | |
| US7544535B2 (en) | Method for manufacturing semiconductor laser element | |
| US8021985B2 (en) | Method to form semiconductor laser diode | |
| JP6019609B2 (ja) | 半導体素子の製造方法 | |
| JP6421901B1 (ja) | 半導体装置の製造方法 | |
| JP2013051319A (ja) | 光半導体レーザ素子の製造方法 | |
| JP4833456B2 (ja) | 半導体デバイスの製造方法 | |
| JP2007165640A (ja) | 半導体光素子を作製する方法 | |
| JP4877146B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP5834821B2 (ja) | 光半導体装置の製造方法 | |
| JP4985439B2 (ja) | 分布帰還型半導体レーザの製造方法 | |
| JP2004055881A (ja) | 光半導体装置の製造方法 | |
| JP2006245342A (ja) | 半導体レーザの製造方法 | |
| JP5067281B2 (ja) | 光半導体素子の製造方法 | |
| JP2005159229A (ja) | 半導体レーザ装置の製造方法 | |
| JP2008218817A (ja) | 窒化物半導体ｐ側電流狭窄構造の製造方法および窒化物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5935472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |