JP2010267674A - Iii−v化合物半導体光素子を作製する方法 - Google Patents
Iii−v化合物半導体光素子を作製する方法 Download PDFInfo
- Publication number
- JP2010267674A JP2010267674A JP2009115841A JP2009115841A JP2010267674A JP 2010267674 A JP2010267674 A JP 2010267674A JP 2009115841 A JP2009115841 A JP 2009115841A JP 2009115841 A JP2009115841 A JP 2009115841A JP 2010267674 A JP2010267674 A JP 2010267674A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- layer
- buried
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】埋込半導体層の形成において異常成長の発生を低減可能な、III−V化合物半導体光素子を作製する方法を提供する。
【解決手段】第1の埋込半導体層35は、マスク29を用いて半導体メサ33の側面33b及び基板13の表面13b上に成長される。半絶縁性のためのドーパント及び原料を成長炉10cに供給して、マスク29を用いて第1の半絶縁埋込層35上に第2の埋込半導体層37を成長する。第2の埋込半導体層37の成長は、第1の埋込半導体層35と異なり、ハロゲンを含む雰囲気を用いる。このハロゲンとして、HCl、HBr及びHIの少なくともいずれか一つを含むガスを用いる。埋め込み時にHClを添加すると[110]方向の成長が[001]方向の成長より遅くなる。
【選択図】図6
【解決手段】第1の埋込半導体層35は、マスク29を用いて半導体メサ33の側面33b及び基板13の表面13b上に成長される。半絶縁性のためのドーパント及び原料を成長炉10cに供給して、マスク29を用いて第1の半絶縁埋込層35上に第2の埋込半導体層37を成長する。第2の埋込半導体層37の成長は、第1の埋込半導体層35と異なり、ハロゲンを含む雰囲気を用いる。このハロゲンとして、HCl、HBr及びHIの少なくともいずれか一つを含むガスを用いる。埋め込み時にHClを添加すると[110]方向の成長が[001]方向の成長より遅くなる。
【選択図】図6
Description
本発明は、III−V化合物半導体光素子を作製する方法に関する。
特許文献1には、光変調器集積半導体レーザダイオードが記載されている。このレーザダイオードの作製では、反応性イオンエッチング法又は化学エッチング法といったエッチングによりリッジ導波路を形成する。このリッジ導波路の両側に、MOCVD法を用いて、FeドープInP埋込層とInAlAsホールトラップ層とを形成する。この後に、リッジ導波路、FeドープInP埋込層及びホールトラップ層上に、InGaAsコンタクト層を成長する。
III−V化合物半導体光素子は、光導波や発光のための光閉じ込め構造を有する。この構造は、例えば、マスクを用いたエッチングによりメサ形状の半導体領域を形成すると共に、マスクを用いてメサ形状の半導体領域の側面を埋込半導体層で覆う。例えばドライエッチングによって形成されたメサ半導体領域上に鉄ドープのInP埋込層を成長する際に、マスクの両エッジに異常成長が生じる。この理由は以下のものである。マスクに供給された原料が、成長により消費されずにマスク表面に沿って横に流れて行き、マスクの両エッジの近傍で消費される。このため、本来、マスクのエッジのすぐ横の成長領域における成長レートは、他の部分の成長レートに比べて大きい。一方、メサ半導体領域の側面から<111>軸の方向に転位欠陥が生じるとき、転位欠陥を含む成長領域の成長速度は遅くなる。この成長レート低下に対して、他の成長部分における通常の成長レートは、相対的に大きいことになる。したがって、これらの成長速度の違いにより、埋め込み層表面が平坦にならない。これとは別に、マスク下面のエッジを基点に双晶や転位欠陥が生じることもある。
上記の異常成長は、マスク上に供給された原料が成長により消費されないことに基づいている。原料の消費に関連する異常成長を避けるために、HClガスを原料と一緒に埋込成長中に供給する。HClの供給によって、マスク上に供給される原料を消費させることができる。これにより、マスクのエッジへの原料供給を抑えることができる。
しかしながら、上記のHClガスを供給するとき、メサ半導体領域におけるマスク直下の半導体がエッチングされる。故に、HClガスの供給も異常成長の原因となる。
本発明は、このような事情を鑑みて為されたものであり、埋込半導体層の形成において異常成長の発生を低減可能な、III−V化合物半導体光素子を作製する方法を提供することを目的とする。
本発明の一側面は、III−V化合物半導体光素子を作製する方法である。この方法は、(a)半導体領域の主面上に形成されたマスクを用いて前記半導体領域のドライエッチングを行って、所定の軸の方向に延びる半導体メサを形成する工程と、(b)原料を成長炉に供給して、前記マスクを用いて前記半導体メサの側面及び前記基板上に第1の埋込半導体層を成長する工程と、(c)原料を前記成長炉に供給して、前記マスクを用いて前記第1の埋込半導体層上に第2の埋込半導体層を成長する工程とを備える。前記第2の埋込半導体層は、ハロゲンを含む雰囲気中で成長され、前記第1及び第2の埋込半導体層は半絶縁性を有し、前記半導体メサは、第1、第2、第3及び第4の半導体層を含み、前記第1〜第4の半導体層は、前記半導体領域の前記主面の法線軸の方向に順に配置されており、前記第1の半導体層は第1導電型であり、前記第3の半導体層は前記第1導電型と異なる第2導電型であり、前記第2の半導体層の屈折率は前記第1の半導体層の屈折率より大きく、前記第2の半導体層の屈折率は前記第3の半導体層の屈折率より大きく、前記第4の半導体層の材料は前記第2の半導体層の材料と異なり、前記第4の半導体層の材料は前記第3の半導体層の材料と異なる。
この方法によれば、ドライエッチングにより形成された半導体メサの側面上に、ハロゲンを含む雰囲気中で第2の埋込半導体層の成長も先立って、第1の埋込半導体層を成長する。第1の埋込半導体層の成長は、ハロゲンを含む雰囲気中で行われない。第1の埋込半導体層の成長により、雰囲気中のハロゲンによるエッチングが半導体メサに及ぶ影響を低減できる。また、ハロゲンを含む雰囲気無しで成長される第1の埋込半導体層が、埋込領域の一部であるので、マスク上に供給される原料に起因する異常成長を低減できる。
本発明に係る方法では、前記前記第2の埋込半導体層の成長の際に、HCl、HBr及びHIの少なくともいずれか一つを含むガスを前記原料に加えて前記成長炉に供給することが好ましい。
この方法では、これらのガスの分解により、埋込成長の制御のためにハロゲンが提供されると共に、ガスの分解によりハロゲンに加えて水素が生成される。水素は埋込層の品質に影響を与えない。
本発明に係る方法では、当該半導体光素子の活性層は前記第1の半導体層を含み、当該半導体光素子の上部クラッド層は前記第2の半導体層を含み、前記活性層は前記基板と前記上部クラッド層との間に設けられ、前記半導体メサは前記活性層に光学的に結合された回折格子を含むことができる。
この方法は、導波路構造だけでなく、発光素子の構造を作製するためにも適用される。
本発明に係る方法では、前記第4の半導体層はInGaAs及びInGaAsPのいずれかからなり、前記第3の半導体層はInPからなり、前記マスクは前記第3の半導体層の表面上に位置し、前記第1の埋込半導体層は前記前記第3の半導体層の側面及び前記第4の半導体層の側面を覆うことが好ましい。
この方法によれば、InGaAs及びInGaAsPは、埋込成長中にハロゲンによりエッチングされる可能性がある。しかしながら、第1の埋込半導体層が、ハロゲンを供給せずに成長されると共に第3の半導体層の側面及び第4の半導体層の側面を覆うので、引き続く第2の埋込半導体層の成長に際に、第4の半導体層は第1の埋込半導体層によって保護される。
本発明に係る方法では、前記半導体メサの形成では、前記ドライエッチングにより下部クラッド領域が露出され、前記第1の埋込半導体層の厚さは前記下部クラッド領域上において300ナノメートル以上であることが好ましい。
この方法によれば、300ナノメートル以上の第1の埋込半導体層によって、第2の半導体層の側面及び第4の半導体層の側面を確実に覆うことができる。
本発明に係る方法では、III−V化合物半導体からなる主面を有する基板上に前記半導体領域を形成する工程を更に備えることが好ましい。前記第1の埋込半導体層はInPからなり、前記第2の埋込半導体層はInPからなり、前記第1及び第2の埋込半導体層には鉄が添加されており、前記所定の方向は[110]方向及び[1−10]方向のいずれかの方向であることが好ましい。
この方法によれば、第1の埋込半導体層の成長の際に、半導体メサの側面ではInPは<110>方向に比較的小さい成長速度で成長する一方、基板の表面上ではInPは<001>方向に比較的大きい成長速度で成長する。成長当初の際には半導体メサの側面が切り立っているけれども、半導体メサの峰は、上記の成長速度の差により、埋込成長の進行に伴って徐々に埋め込まれていく。
本発明に係る方法は、前記マスクを除去すると共に前記第2の埋込半導体層の表面を平坦化した後に、該平坦化された表面上に、コンタクト窓を有する絶縁層を形成する工程と、前記絶縁層及び前記半導体メサ上に電極を形成する工程と
を更に備えることが好ましい。
を更に備えることが好ましい。
この方法では、埋込成長の完了の際に、マスクの両エッジに沿って半導体の盛り上がりが生じるけれども、異常成長が生じていない。これ故に、第2の埋込半導体層の表面を平坦化した後には、電極の形成を行うことができる。
本発明に係る方法は、前記マスクを除去した後に、前記第1及び第2の埋込半導体層を覆って第2導電型半導体領域を成長する工程を更に備えることが好ましい。
この方法によれば、埋込成長の完了の際に、マスクの両エッジに沿って半導体の盛り上がりが生じるけれども、異常成長が生じていない。これ故に、引き続いて結晶成長の工程を行うことができる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、埋込半導体層の形成において異常成長の発生を低減可能な、III−V化合物半導体光素子を作製する方法を提供できる。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII−V化合物半導体光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図1は、本実施の形態に係るIII−V化合物半導体光素子を作製する方法の主要な工程を示す図面である。III−V化合物半導体光素子は、例えば半導体レータ、半導体光増幅素子等であることができる。
まず、半導体基板11を準備する。半導体基板11は、閃亜鉛鉱型の結晶構造を有するIII−V化合物半導体、例えばInP基板でありことができ、半導体基板11の主面11aは例えば(001)面を有する。本実施の形態に係る説明において、結晶軸及び結晶面方位の表示は、そのもの自身だけでなく、結晶学的に等価な面も示す。主面11aは、半導体素子の作製において行われるように、必要な場合には、(001)面に対して僅かなオフ角を有することができる。引き続く説明では、半導体基板11はn型の導電性を有するものとするが、本実施の形態はこれに限定されるものではない。
図1(a)を参照すると、工程S101では、半導体基板11の主面11a上に、複数のIII−V化合物半導体層を含む半導体領域13を形成する。半導体領域13の形成は、例えば有機金属気相成長法で行われることができる。まず、半導体基板11を成長炉10aに配置する。半導体領域13は、下側光ガイド層のための半導体膜15、活性層のための半導体膜17、上側光ガイド層のための半導体膜19、及びp型クラッド層のための半導体膜21を含む。これらの半導体膜15、17、19、21及び23は、半導体基板11の主面11a上に順に配列されており、半導体領域13の主面13aの法線軸Nxに沿って配置されている。必要な場合には、半導体領域13は、バッファ層及び/又はn型クラッド層のための半導体膜25を含むことができる。
図1(b)を参照すると、工程S102では、半導体領域13の主面13a上にマスク29を形成する。マスク29は、例えばシリコン系無機絶縁体からなることができる。好適な実施例では、マスク29の材料はシリコン酸化物(例えばSiO2)である。このシリコン酸化膜の厚さは例えば2マイクロメートルである。マスク29のパターニングのために、フォトリソグラフィ及びエッチングを用いることができる。マスク29は、所定の軸Axの方向に延在するメサストライプの形状を規定する。本実施例では、所定の方向は例えば[110]方向及び[1−10]方向のいずれかの方向であることが好ましい。マスク29は半導体層23上に位置しており、半導体層23は例えばp型を有する。
図2(a)を参照すると、工程S103では、マスク29を用いて半導体領域13のドライエッチングを行って、所定の軸Axの方向に延びる半導体メサ33を形成すると共に下部クラッド領域を露出させる。半導体メサ33は、エッチングされた半導体膜15a、18a、19a、21a、23a及び25aを含む。引き続く説明では、半導体膜15a、18a、19a、21a、23a及び25aは、下側光ガイド層15a、活性層18a、上側光ガイド層19a、p型クラッド層21a、p型半導体層23a及び半導体層(n型バッファ層又はn型クラッド層)25aとして参照される。III−V化合物半導体光素子が半導体レータであることができる。III−V化合物半導体光素子が、回折格子を含む光素子(例えば、DFBレーザ等)であるとき、上側光ガイド層19aとp型クラッド層21aとの間に回折格子を形成することができ、このため、上側光ガイド層19aとp型クラッド層21aとの間に回折格子層を追加することが好適である。この工程S103では、半導体メサ33の側面33bには、下側光ガイド層15aの側面15b、活性層18aの側面18b、上側光ガイド層19aの側面19b、p型クラッド層21aの側面21b、p型半導体層23aの側面23b及び半導体層25aの側面25bが現れている。活性層18aのための半導体膜17は、図1(a)に示されるように、例えば量子井戸構造27を有することができ、量子井戸構造27は、交互に配列された障壁層27b及び井戸層27aを含む。半導体メサ33の形成では、ドライエッチングにより下部クラッド領域の表面が露出される。本実施例では、ドライエッチングは、半導体基板13が露出される深さまで行われる。したがって、ドライエッチングにより半導体基板13の表面13bが露出される。
半導体メサ33のボトムでは、具体的には、半導体メサ33の側面33bは半導体基板13の表面13bと角度AlPHAを成す。角度ALPHAは85度以上が好ましい。また、角度ALPHAは95度以上が好ましい。
半導体メサ33(半導体領域13)の一例は以下のものである。
半導体基板11:n型InP基板;
半導体層25a(25):SiドープInPバッファ層、厚さ550nm、キャリア濃度1.1×1018cm−3;
下側光ガイド層15a(15):アンドープGaInAsP層、厚さ100nm、バンドギャップ波長1150nm;
活性層18a(17):7QWのGaInAsP量子井戸構造
障壁層(27a):厚さ10nm、バンドギャップ波長1200nm;
井戸層(27b):厚さ5nm、歪み1.0%、バンドギャップ波長1550nm;
上側光ガイド層19a(19):アンドープGaInAsP層、厚さ100nm、バンドギャップ波長1150nm;
p型クラッド層21a(21):ZnドープInP層、厚さ2000nm、キャリア濃度1.0×1018cm−3;
半導体層23a(23):ZnドープInGaAsコンタクト層、厚さ290nm、キャリア濃度1.5×1018cm−3。
エッチングにより形成された半導体メサ33の高さは例えば3.8μmである。
半導体基板11:n型InP基板;
半導体層25a(25):SiドープInPバッファ層、厚さ550nm、キャリア濃度1.1×1018cm−3;
下側光ガイド層15a(15):アンドープGaInAsP層、厚さ100nm、バンドギャップ波長1150nm;
活性層18a(17):7QWのGaInAsP量子井戸構造
障壁層(27a):厚さ10nm、バンドギャップ波長1200nm;
井戸層(27b):厚さ5nm、歪み1.0%、バンドギャップ波長1550nm;
上側光ガイド層19a(19):アンドープGaInAsP層、厚さ100nm、バンドギャップ波長1150nm;
p型クラッド層21a(21):ZnドープInP層、厚さ2000nm、キャリア濃度1.0×1018cm−3;
半導体層23a(23):ZnドープInGaAsコンタクト層、厚さ290nm、キャリア濃度1.5×1018cm−3。
エッチングにより形成された半導体メサ33の高さは例えば3.8μmである。
ドライエッチングおよびアッシングはエッチング装置10bを用いて行われ、ドライエッチングおよびアッシングのための条件は、以下のものである:
エッチャント:CH4とH2との混合ガス
CH4のガス流量:25sccm
H2のガス流量:25sccm
ガス圧力:1.5Pa
RFパワー:100W
エッチングレート:約1.8μm/h
エッチング時間:180sec/cycle
アッシング時間:105sec/cycle
バイアスパワー:30W。
エッチャント:CH4とH2との混合ガス
CH4のガス流量:25sccm
H2のガス流量:25sccm
ガス圧力:1.5Pa
RFパワー:100W
エッチングレート:約1.8μm/h
エッチング時間:180sec/cycle
アッシング時間:105sec/cycle
バイアスパワー:30W。
図2(b)を参照すると、工程S104では、半絶縁性のためのドーパント及び原料を含むガスG1を成長炉10cに供給して、第1の埋込半導体層35を成長する。図3(a)を参照すると、工程S105では、ハロゲン、半絶縁性のためのドーパント及び原料を含むガスG2を成長炉10cに供給して、第2の埋込半導体層37を成長する。第1の埋込半導体層35の成長の際には、ハロゲンが成長炉10cに供給されないけれども、第2の埋込半導体層37の成長の際には、ハロゲンが成長炉10cに供給される。
まず、工程S104を説明する。第1の埋込半導体層35は、マスク29を用いて半導体メサ33の側面33b及び基板11の表面11b上に成長される。本実施例では、第1の埋込半導体層35は半絶縁性のInPからなることが好ましい。InPに半絶縁性を付与するために、成長中にFeドーパントが添加される。図2(b)に示されるように、第1の埋込半導体層35の厚さH1は下部クラッド領域(メサ半導体領域から離れた平坦な領域)上において300ナノメートル以上であることが好ましい。300ナノメートル以上の第1の埋込半導体層35によって、下側光ガイド層15aの側面15b、活性層18aの側面18b、上側光ガイド層19aの側面19bを覆うことができると共に、半導体層23aの側面23b及び上部クラッド層21aの側面19bも確実に覆うことができる。
第1の埋込半導体層35の成長が完了したとき、第1の埋込半導体層35の第1の部分35aは基板11の表面11b上に設けられており、第1の埋込半導体層35の第2の部分35bは半導体メサ33の側面33b上に設けられている。第1の部分35aの厚さH1は第2の部分35bの厚さH2より厚い。この厚みの関係により第1の埋込半導体層35の成長レートに関して、基板11の表面11b上における成長レートは、半導体メサ33の側面33b上における成長レートよりも大きい。これにより、成長中に、半導体メサ33の側面33bにおけるボトムエッジに凹部が形成されない。
本実施例では、第1の埋込半導体層35はFeドープInPからなる。第1の埋込半導体層35の成長は例えば以下のものを用いることができる:
TMIn流量:866sccm、
PH3流量:300sccm、
Cp2Fe流量:40sccm、
成長温度:摂氏620度、
炉内圧力:80mbar、
成長レート(平坦な面で):2.0μm/h。
第1の埋込半導体層35の第1の部分35aの厚さH1は、第1の埋込半導体層35の第2の部分35bの厚さH2より厚い。
TMIn流量:866sccm、
PH3流量:300sccm、
Cp2Fe流量:40sccm、
成長温度:摂氏620度、
炉内圧力:80mbar、
成長レート(平坦な面で):2.0μm/h。
第1の埋込半導体層35の第1の部分35aの厚さH1は、第1の埋込半導体層35の第2の部分35bの厚さH2より厚い。
次いで、工程S105を説明する。半絶縁性のためのドーパント及び原料を成長炉10cに供給して、マスク29を用いて第1の半絶縁埋込層35上に第2の埋込半導体層37を成長する。第2の埋込半導体層37の成長は、第1の埋込半導体層35と異なり、ハロゲンを含む雰囲気を用いる。このハロゲンとして、HCl、HBr及びHIの少なくともいずれか一つを含むガスを用いることができる。埋め込み可能なハロゲンの流量は2.0sccm(この値は、SI系の単位で表現すると、2.5×10−4mol/分である)以下であることが好ましい。炭素が結晶中に取り込まれることを防ぐときは、炭素(C)を含むハロゲン化物を用いないことが良い。第2の埋込半導体層37は、マスク29を用いて第1の半絶縁埋込層35上に成長される。本実施例では、第2の埋込半導体層37は半絶縁性のInPからなることが好ましい。InPに半絶縁性を付与するために、成長中にFeドーパントが添加される。第2の埋込半導体層37の成長により埋込工程が完了する。
本実施例では、第2の埋込半導体層37はFeドープInPからなる。第2の埋込半導体層37の成長は例えば以下のものを用いることができる:
TMIn流量:866sccm(3.0×10−4mol/分)、
PH3流量:300sccm、
Cp2Fe流量:40sccm、
ハロゲン(HCl)流量:0.2sccm(2.5×10−5mol/分)、
成長温度:摂氏620度、
炉内圧力:80mbar(8000Pa)、
成長レート(平坦な面で):1.6μm/h。
TMIn流量:866sccm(3.0×10−4mol/分)、
PH3流量:300sccm、
Cp2Fe流量:40sccm、
ハロゲン(HCl)流量:0.2sccm(2.5×10−5mol/分)、
成長温度:摂氏620度、
炉内圧力:80mbar(8000Pa)、
成長レート(平坦な面で):1.6μm/h。
ドライエッチングで形成した半導体メサ33上に埋め込み成長する際に、マスク29の両側に、マスク29上に供給された原料に起因して半導体の堆積物が盛り上がって成長される。原料ガスにハロゲンを含むガスを加える。この追加によって、第2の埋込半導体層37の盛り上がり37aの量が少なくなる。つまり、半導体メサの埋込における異常成長を抑制できる。
第1の半絶縁埋込層35の埋め込み成長は、ハロゲンを含むガスを添加することなく行われる。第2の埋込半導体層37の埋め込み成長は、ハロゲンを含むガスを添加して行われる。
この埋め込み成長では、半導体メサ側面33b、特にマスク29直下のInGaAs層に対するエッチングを防ぐことができる。この防止により、異常成長の起点となりうるマスク29の下角(マスク下面のエッジ付近)の露出を避けることができる。第1の半絶縁埋込層35の埋め込み成長ではハロゲンを含むガスを添加しない。第1の半絶縁埋込層35の成長レートがInGaAs側面上において遅いけれども、第1の半絶縁埋込層35がInGaAs側面を十分に覆うことができる。これ故に、引き続くハロゲン追加の埋込成長において、ハロゲンによるエッチングに対して十分にメサ側面を保護できる。既に説明したように、第1の半絶縁埋込層35の厚さは300nm以上であることが好ましい。埋込完了時における埋込表面37bの平坦性を確保できるので、第1の半絶縁埋込層35の厚さは900nm以下であることが好ましい。
図3(b)に示されるように、工程S106では、マスク29を除去すると共に第2の埋込半導体層37の表面を平坦化する。マスク29がシリコン酸化物からなるとき、マスク29の除去はフッ化水素酸を用いて行われる。第2の埋込半導体層37が例えばFeドープInPからなるとき、第2の埋込半導体層37の平坦化は、エッチャント(塩酸、酢酸及び過酸化水素の混合溶液)を用いて行われ、例えばエッチングの面方位依存性を利用して第2の埋込半導体層37の表面が平坦になる。
図4(a)に示されるように、工程S107では、該平坦化された表面37b上に、コンタクト窓41aを有する絶縁層41を形成する。絶縁層41は例えばシリコン酸化物からなることができる。コンタクト窓41aは、半導体メサ33の上面に位置している。絶縁層41及び半導体メサ33上に電極(例えばアノード)43を形成すると共に、基板11の裏面11c上に電極(例えばカソード)45を形成する。この方法では、埋込成長の完了の際に、マスクの両エッジに沿って半導体の盛り上がりが生じるけれども、異常成長が生じていない。これ故に、第2の埋込半導体層37の表面37bを平坦化した後には、電極43の形成を行うことができる。
変形例の製造方法では、図5(a)に示されるように、工程S109では、マスク29を除去する。マスク29がシリコン酸化物からなるとき、マスク29の除去はフッ化水素酸を用いて行われる。マスク29の除去の後に、第1及び第2の埋込半導体層35、37を覆って第2導電型半導体領域47を成長炉10dにおいて成長する。第2導電型半導体領域47は、例えばp型クラッド層49及びp型コンタクト層51を成長することができる。この方法によれば、埋込成長の完了の際に、マスク29の両エッジに沿って半導体の盛り上がりが生じるけれども、異常成長が生じていない。
第2導電型半導体領域47の成長条件は例えば以下のものである:
p型クラッド層49:ZnドープInP、厚さ2000nm、キャリア濃度1×1018cm−3。
これ故に、埋込工程に後に平坦化工程を行うことなく、次の結晶成長工程を行うことができる。
第2導電型半導体領域47の成長条件は例えば以下のものである:
p型クラッド層49:ZnドープInP、厚さ2000nm、キャリア濃度1×1018cm−3。
これ故に、埋込工程に後に平坦化工程を行うことなく、次の結晶成長工程を行うことができる。
この工程の後に、既に説明したように電極を形成する。
[110]方向(横方向)の成長モードと[001]方向(縦方向)の成長モードをはっきり出す必要がある。本実施の形態では、埋め込み時にHClを添加すると[110]方向の成長が[001]方向の成長より遅くなる。これ故に、埋込層の上面における異常成長が抑制される。
図6は、HCl添加有りでFeドープInP埋込層を成長したエピウエハの断面の走査型電子顕微鏡像を示す図面である。図7は、HCl添加無しでFeドープInP埋込層とHCl添加ありでFeドープInP埋込層とを成長したエピウエハの断面の走査型電子顕微鏡像を示す図面である。いずれの試料の作製においても、InP埋込層の成長をモニタするために、参照用の薄層をInP埋込層内に成長している。
埋め込み時にハロゲン(HCl)を添加すると[110]方向のInP成長がより遅くなる(図6における符号「1」)。マスク直下のInGaAs層上におけるInPの成長レートはハロゲンの添加無し成長においても遅く、ハロゲンのエッチングの効果により、メサ側面がエッチングされる(図6における符号「2」)。このため、InGaAs層上InP層との成長レートの差が相対的に大きくなる。[110]方向と[001]方向の成長レートが異なるので、半導体メサのボトムのエッジにInP成長の凹部が生成されない(図6における符号「3」)。また、埋込成長の最終段階においても、ハロゲンのエッチング効果により、埋込表面は平坦になる(図6における符号「4」)。
発明者は、HCl添加無しの埋込成長時において異常成長が出る過程と、HCl添加によって異常成長が抑制される過程とを調べた。通常の成長では、図7に示されるように、メサ横の凹みの原因は、埋込成長の当初に原因があることが示される(図7における参照符号「5」)。また、メサ側面の結晶組成によって埋め込み層の成長レートが異なることが理解される。つまり、InP側面には成長されやすい(図7における参照符号「6」)が、InGaAs側面には成長されにくい(図7における参照符号「7」)。また、埋込層の表面に、以上成長が生じる(図7における参照符号「8」)。
一方、HCl添加によって、成長初期の<001>軸方向と<110>軸方向の成長レートに差が生じている。成長レート差の作用により、半導体メサ横の凹みが抑制される。
また、マスク直下の最上層のInGaAs層の側面では元々埋込層の成長レートが小さい。ハロゲンの添加によって、半導体メサのInGaAsがエッチングされ(111)面が形成される。このため、図7では、マスクの下角が完全に露出している。埋込層の成長端がマスクの下角に到達したときに、転位欠陥や双晶などの異常成長の起点を作りやすくなる。もともと異種材料の接触点(マスクと半導体メサとの接触点)は異常成長の起点となりやすい。
これらの課題を解決するために、ハロゲン添加無しの埋込成長と、ハロゲン添加ありの埋め込みとの両方を組み合わせて、異常成長が無く、かつ、半導体メサ内のInGaAsのエッチングを防ぐことができた。埋込初期においてハロゲン添加無しの埋込成長を適用して、半導体メサ側面を埋込層で完全に覆う。その後に、ハロゲン添加の埋込成長を適用して、異常成長を抑制する。ハロゲンの添加量は、正味として半導体メサのエッチングが生じないように規定される(つまり、「埋込成長量>エッチング量」が満たされる)。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
11…半導体基板、11a…半導体基板主面、13…半導体領域、13a…半導体領域主面、13b…半導体基板表面、15、17、19、21、23、25…半導体層、15a…下側光ガイド層、18a…活性層、19a…上側光ガイド層、21a…p型クラッド層、23a…p型半導体層、25a…半導体層(n型バッファ層又はn型クラッド層)、15b…下側光ガイド層側面、18b…活性層側面、19b…上側光ガイド層側面、21b…p型クラッド層側面、23b…p型半導体層側面、25b…半導体層側面(n型バッファ層側面又はn型クラッド層側面)、27…量子井戸構造、27a…井戸層、27b…障壁層、29…マスク、Ax…所定の軸、Nx…法線軸、33…半導体メサ、33b…半導体メサ側面、AlPHA…角度、35…第1の埋込半導体層、37…第2の埋込半導体層、37a…第2の埋込半導体層の盛り上がり、37b…埋込表面、41a…コンタクト窓、41…絶縁層、43、45…電極、47…第2導電型半導体領域、49…p型クラッド層、51…p型コンタクト層
Claims (8)
- III−V化合物半導体光素子を作製する方法であって、
半導体領域上に形成されたマスクを用いて前記半導体領域のドライエッチングを行って、所定の軸の方向に延びる半導体メサを形成する工程と、
原料を成長炉に供給して、前記マスクを用いて前記半導体メサの側面及び前記基板上に第1の埋込半導体層を成長する工程と、
原料を前記成長炉に供給して、前記マスクを用いて前記第1の半絶縁埋込層上に第2の埋込半導体層を成長する工程と
を備え、
前記第2の埋込半導体層は、ハロゲンを含む雰囲気中で成長され、
前記第1及び第2の埋込半導体層は半絶縁性を有し、
前記半導体メサは、第1、第2、第3及び第4の半導体層を含み、
前記第1〜第4の半導体層は、第1導電型の半導体領域の主面の法線軸の方向に順に配置されており、
前記第1の半導体層は第1導電型であり、
前記第3の半導体層は前記第1導電型と異なる第2導電型であり、
前記第2の半導体層の屈折率は前記第1の半導体層の屈折率より大きく、
前記第2の半導体層の屈折率は前記第3の半導体層の屈折率より大きく、
前記第4の半導体層の材料は前記第2の半導体層の材料と異なり、前記第4の半導体層の材料は前記第3の半導体層の材料と異なる、ことを特徴とする方法。 - 前記第2の埋込半導体層の成長では、HCl、HBr及びHIの少なくともいずれか一つを含むガスを前記原料に加えて前記成長炉に供給する、ことを特徴とする請求項1に記載された方法。
- 当該半導体光素子の活性層は前記第2の半導体層を含み、
当該半導体光素子の上部クラッド層は前記第3の半導体層を含み、
前記活性層は前記基板と前記上部クラッド層との間に設けられ、
前記半導体メサは前記活性層に光学的に結合された回折格子を含む、ことを特徴とする請求項1又は請求項2に記載された方法。 - 前記第4の半導体層はInGaAs及びInGaAsPのいずれかからなり、
前記第3の半導体層はInPからなり、
前記マスクは前記第4の半導体層の表面上に位置し、
前記第1の埋込半導体層は前記前記第3の半導体層の側面及び前記第4の半導体層の側面を覆う、ことを特徴とする請求項1〜請求項3のいずれか一項に記載された方法。 - 前記半導体メサの形成では、前記ドライエッチングにより下部クラッド領域が露出され、
前記第1の埋込半導体層の厚さは前記下部クラッド領域上において300ナノメートル以上である、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された方法。 - III−V化合物半導体からなる主面を有する基板上に前記半導体領域を形成する工程を更に備え、
前記第1の埋込半導体層はInPからなり、
前記第2の埋込半導体層はInPからなり、
前記所定の方向は、[110]方向及び[1−10]方向のいずれかの方向であり、
前記第1及び第2の埋込半導体層には鉄が添加されている、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。 - 前記マスクを除去すると共に前記第2の埋込半導体層の表面を平坦化した後に、該平坦化された表面上に、コンタクト窓を有する絶縁層を形成する工程と、
前記絶縁層及び前記半導体メサ上に電極を形成する工程と
を更に備える、ことを特徴とする請求項1〜請求項6のいずれか一項に記載された方法。 - 前記マスクを除去した後に、前記第1及び第2の埋込半導体層を覆って第2導電型半導体領域を成長する工程を更に備える、ことを特徴とする請求項1〜請求項6のいずれか一項に記載された方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009115841A JP2010267674A (ja) | 2009-05-12 | 2009-05-12 | Iii−v化合物半導体光素子を作製する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009115841A JP2010267674A (ja) | 2009-05-12 | 2009-05-12 | Iii−v化合物半導体光素子を作製する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267674A true JP2010267674A (ja) | 2010-11-25 |
Family
ID=43364430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009115841A Pending JP2010267674A (ja) | 2009-05-12 | 2009-05-12 | Iii−v化合物半導体光素子を作製する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010267674A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014225533A (ja) * | 2013-05-15 | 2014-12-04 | 三菱電機株式会社 | 半導体レーザ及びその製造方法 |
US9373939B2 (en) | 2014-06-10 | 2016-06-21 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor device and the semiconductor device |
JP2017108010A (ja) * | 2015-12-10 | 2017-06-15 | 住友電気工業株式会社 | 量子カスケード半導体レーザを作製する方法、量子カスケード半導体レーザ |
US12027822B2 (en) | 2020-11-25 | 2024-07-02 | Lumentum Japan, Inc. | Optical semiconductor device |
-
2009
- 2009-05-12 JP JP2009115841A patent/JP2010267674A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014225533A (ja) * | 2013-05-15 | 2014-12-04 | 三菱電機株式会社 | 半導体レーザ及びその製造方法 |
US9373939B2 (en) | 2014-06-10 | 2016-06-21 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor device and the semiconductor device |
JP2017108010A (ja) * | 2015-12-10 | 2017-06-15 | 住友電気工業株式会社 | 量子カスケード半導体レーザを作製する方法、量子カスケード半導体レーザ |
US12027822B2 (en) | 2020-11-25 | 2024-07-02 | Lumentum Japan, Inc. | Optical semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010267674A (ja) | Iii−v化合物半導体光素子を作製する方法 | |
JP2007184491A (ja) | 分布帰還型半導体レーザ | |
JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
US7998770B2 (en) | Method for forming a semiconductor light-emitting device | |
JP4770645B2 (ja) | 半導体レーザ素子の製造方法 | |
JP2018078290A (ja) | 半導体レーザ素子 | |
JP4899755B2 (ja) | 半導体光素子を作製する方法 | |
JP5935472B2 (ja) | 半導体デバイスの製造方法 | |
TW200528576A (en) | Buried heterostructure device fabricated by single step MOCVD | |
JP2010182977A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2009194023A (ja) | 半導体光素子を作製する方法 | |
JP4379469B2 (ja) | Iii族窒化物半導体のエッチング方法 | |
US8021985B2 (en) | Method to form semiconductor laser diode | |
JP4985411B2 (ja) | 半導体光素子を作製する方法 | |
KR20100063058A (ko) | 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법 | |
JP4457578B2 (ja) | 半導体光素子を製造する方法、及び半導体光素子 | |
JP2018101752A (ja) | 半導体光素子およびその製造方法 | |
JP5239544B2 (ja) | 半導体光素子を作製する方法 | |
JP4121539B2 (ja) | 半導体装置の製造方法 | |
JP5108687B2 (ja) | 光半導体装置及びその製造方法 | |
JP2008041688A (ja) | 半導体レーザ素子の製造方法 | |
JP5239543B2 (ja) | 半導体光素子を作製する方法 | |
JP2008034531A (ja) | 化合物半導体光素子を作製する方法 | |
JP2009260189A (ja) | 半導体発光素子の製造方法 | |
JP2009177076A (ja) | 半導体素子を作製する方法 |