JP5067281B2 - 光半導体素子の製造方法 - Google Patents
光半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5067281B2 JP5067281B2 JP2008168555A JP2008168555A JP5067281B2 JP 5067281 B2 JP5067281 B2 JP 5067281B2 JP 2008168555 A JP2008168555 A JP 2008168555A JP 2008168555 A JP2008168555 A JP 2008168555A JP 5067281 B2 JP5067281 B2 JP 5067281B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor
- manufacturing
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 230000003287 optical effect Effects 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title description 8
- 238000005530 etching Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 7
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 7
- 238000005253 cladding Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、Ａｌを含む半導体層を有する埋込型の光半導体素子の製造方法に関し、特にＡｌ酸化膜をより確実に除去することができる光半導体素子の製造方法に関するものである。
半導体レーザや半導体光変調器などの光半導体素子では、活性層へ電流を効率よく供給させるために電流経路を狭窄させる必要がある。そこで、多くの光半導体素子では、活性層を持つ半導体積層構造をエッチングしてメサ構造を形成し、電流が流れる領域を限定させることで電流狭窄を行っている。さらに、メサ構造の側面で露出される活性層の保護や、放熱性、素子の寄生容量等の観点から、メサ構造の両側は例えばｎ／ｐ／ｎ／ｐ型のＩｎＰ埋込層で埋め込まれる。この場合、メサ構造の側面はｐ型ＩｎＰ埋込層で覆われている必要がある。
また、半導体積層構造は、活性層、クラッド層、ＳＣＨ（Separate Confinement HeteroStructure）層等としてＡｌを含む半導体層を有する場合がある。しかし、Ａｌを含む半導体層は大気中の酸素によって容易に酸化されるため、メサ構造の形成時のエッチング手法や条件によっては、Ａｌを含む半導体層の表面にＡｌ酸化膜が形成される。このＡｌ酸化膜によりｐ型ＩｎＰ埋込層の成長が阻害され、ｎ型ＩｎＰ埋込層と活性層が接して無効電流経路を形成するという問題があった。
この問題を解消するために、埋込層を形成する前にエピ成長炉内で、ＨＣｌガスなどを用いてＡｌ酸化膜をエッチング除去する方法が提案されている（例えば、特許文献１参照）。
しかし、Ａｌ酸化膜は安定な物質であるため、確実にエッチング除去することは困難であった。このため、残留したＡｌ酸化膜が結晶欠陥や素子劣化を引き起こし、光半導体素子の特性及び信頼性を劣化させるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、Ａｌ酸化膜をより確実に除去することができる光半導体素子の製造方法を得るものである。
本発明は、半導体基板上に、Ａｌを含む半導体層を有する半導体積層構造を形成する工程と、前記半導体積層構造をエッチングしてメサ構造を形成する工程と、前記Ａｌを含む半導体層の一部又は前記Ａｌを含む半導体層に隣接する層をエッチングして前記メサ構造の側面に凹部を形成する工程と、前記凹部を形成した後に、前記Ａｌを含む半導体層の表面に形成されたＡｌ酸化膜をエッチング除去する工程と、前記Ａｌ酸化膜をエッチング除去した後に、前記メサ構造の両側を埋込層で埋め込む工程とを備えることを特徴とする光半導体素子の製造方法である。
本発明により、Ａｌ酸化膜をより確実に除去することができる。
実施の形態１．
本発明の実施の形態１に係る光半導体素子の製造方法について図面を参照しながら説明する。
本発明の実施の形態１に係る光半導体素子の製造方法について図面を参照しながら説明する。
まず、図１に示すように、ｐ型ＩｎＰ基板１０（半導体基板）上に、ｐ型ＩｎＰクラッド層１２、ダミー層１４、ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層１６、ＡｌＧａＩｎＡｓ多重量子井戸活性層１８、ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層２０、ｎ型ＩｎＰクラッド層２２を有する半導体積層構造２４を形成する。ここで、ダミー層１４は、厚み５０ｎｍ程度であり、半導体積層構造２４の他の層とは組成が異なる。
次に、図２に示すように、半導体積層構造２４上に、フォトリソグラフィなどによりパターニングしたＳｉＯ２膜２６を形成する。そして、ＳｉＯ２膜２６をマスクとして用いて半導体積層構造２４をウェットエッチングしてメサ構造２８を形成する。
次に、図３に示すように、メサ構造２８のダミー層１４以外の層に対してダミー層１４を選択的にウェットエッチングしてメサ構造２８の側面に、深さ５ｎｍ〜３０ｎｍの凹部３０を形成する。これによりダミー層１４に隣接する下光閉込層１６の下端部が露出する。
次に、図４に示すように、ＨＣｌガスなどのハロゲン系の反応ガスを用いて、Ａｌを含む下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０の表面に形成されたＡｌ酸化膜をエッチング除去する。例えば、ウェハ温度を６００℃、ＨＣｌガスの流量を２ｓｃｃｍとして２分間エッチングを行うと、下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０の表面が数１０ｎｍ程度エッチングされる。
次に、図５に示すように、ＳｉＯ２膜２６を除去した後に、メサ構造２８の両側をｐ型ＩｎＰ埋込層３２、ｎ型ＩｎＰ電流ブロック層３４、ｐ型ＩｎＰ電流ブロック層３６及びｎ型ＩｎＰ埋込層３８（埋込層）で埋め込む。ただし、Ａｌ酸化膜を除去してから大気に露出しないように連続して埋め込みを行って、Ａｌを含む層の表面が再酸化されないようにする。その後、ｎ型ＩｎＰコンタクト層４０及びｎ型ＩｎＧａＡｓコンタクト層４２を形成する。その他の一般的な工程を経て本実施の形態に係る光半導体素子が製造される。
ここで、凹部３０を形成せずにＨＣｌエッチングを行うと、Ａｌを含む半導体層は表面の酸化膜のためにエッチングが進行せず、エッチングが進むＩｎＰ層では異方性エッチングとなる。このため、図６に示すように、エッチングレートの非常に遅い（１１１）Ｂ面４４が下光閉込層１６の直下にあらわれて、エッチングが進まなくなり、Ａｌ酸化膜が残留してしまう。これに対し、上記のようにメサ構造２８の側面に凹部３０を形成することで、凹部３０がエッチングの起点となるため、Ａｌ酸化膜をより確実に除去することができる。
なお、本実施の形態では、Ａｌを含む下光閉込層１６の下にダミー層１４を形成しているが、Ａｌを含む上光閉込層２０の上にダミー層１４を形成しても同様の効果が得られる。また、本実施の形態ではウェットエッチングによりメサ構造２８を形成しているが、図７に示すようにドライエッチングでメサ構造２８を形成しても同様の効果が得られる。
実施の形態２．
本発明の実施の形態２に係る光半導体素子の製造方法について図面を参照しながら説明する。
本発明の実施の形態２に係る光半導体素子の製造方法について図面を参照しながら説明する。
まず、図８に示すように、ｐ型ＩｎＰ基板１０（半導体基板）上に、ｐ型ＩｎＰクラッド層１２、ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層１６、ＡｌＧａＩｎＡｓ多重量子井戸活性層１８、ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層２０、ｎ型ＩｎＰクラッド層２２を有する半導体積層構造２４を形成する。
次に、図９に示すように、ＳｉＯ２膜２６をマスクとして用いて半導体積層構造２４をウェットエッチングしてメサ構造２８を形成する。ここで、多重量子井戸活性層１８は、図１０に示すように、組成の異なるＡｌＧａＩｎＡｓウェル層１８ａとＡｌＧａＩｎＡｓバリア層１８ｂを交互に積層したものとする。
次に、図１１に示すように、組成の違いを利用してＡｌＧａＩｎＡｓウェル層１８ａをＡｌＧａＩｎＡｓバリア層１８ｂに対して硝酸などにより選択的にエッチングして、櫛状に連続した凹部３０を形成する。その後、実施の形態１と同様に、Ａｌ酸化膜をエッチング除去し、メサ構造２８の両側を埋込層で埋め込む。
上記のようにメサ構造２８の側面に凹部３０を形成することで、凹部３０がエッチングの起点となるため、Ａｌ酸化膜をより確実に除去することができる。
なお、凹部３０を形成する際に、ＡｌＧａＩｎＡｓバリア層１８ｂをＡｌＧａＩｎＡｓウェル層１８ａに対して選択的にエッチングしてもよい。
実施の形態３．
本発明の実施の形態３に係る光半導体素子の製造方法について図面を参照しながら説明する。
本発明の実施の形態３に係る光半導体素子の製造方法について図面を参照しながら説明する。
まず、実施の形態２の図８と同様に、ｐ型ＩｎＰ基板１０上に半導体積層構造２４を形成する。この際、Ａｌを含む下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０の上下に隣接するように、Ａｌを含まないｐ型ＩｎＰクラッド層１２とｎ型ＩｎＰクラッド層２２形成する。
次に、実施の形態２の図９と同様に、半導体積層構造２４をウェットエッチングしてメサ構造２８を形成する。
次に、図１２に示すように、Ａｌ（Ｇａ）ＩｎＡｓに対して選択比の大きいエッチャントを用いて、Ａｌを含まないｐ型ＩｎＰクラッド層１２とｎ型ＩｎＰクラッド層２２を、Ａｌを含む下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０に対して選択的にエッチングして、メサ構造２８の側面に凹部３０を形成する。その後、実施の形態１と同様に、Ａｌ酸化膜をエッチング除去し、メサ構造２８の両側を埋込層で埋め込む。
上記のようにメサ構造２８の側面に凹部３０を形成することで、凹部３０がエッチングの起点となるため、Ａｌ酸化膜をより確実に除去することができる。
１０ ｐ型ＩｎＰ基板（半導体基板）
１２ ｐ型ＩｎＰクラッド層（Ａｌを含まない半導体層）
１４ ダミー層
１６ ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層（Ａｌを含む半導体層）
１８ ＡｌＧａＩｎＡｓ多重量子井戸活性層（Ａｌを含む半導体層）
１８ａ ＡｌＧａＩｎＡｓウェル層
１８ｂ ＡｌＧａＩｎＡｓバリア層
２０ ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層（Ａｌを含む半導体層）
２２ ｎ型ＩｎＰクラッド層（Ａｌを含まない半導体層）
２４ 半導体積層構造
２８ メサ構造
３０ 凹部
３２ ｐ型ＩｎＰ埋込層（埋込層）
３４ ｎ型ＩｎＰ電流ブロック層（埋込層）
３６ ｐ型ＩｎＰ電流ブロック層（埋込層）
３８ ｎ型ＩｎＰ埋込層（埋込層）
１２ ｐ型ＩｎＰクラッド層（Ａｌを含まない半導体層）
１４ ダミー層
１６ ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層（Ａｌを含む半導体層）
１８ ＡｌＧａＩｎＡｓ多重量子井戸活性層（Ａｌを含む半導体層）
１８ａ ＡｌＧａＩｎＡｓウェル層
１８ｂ ＡｌＧａＩｎＡｓバリア層
２０ ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層（Ａｌを含む半導体層）
２２ ｎ型ＩｎＰクラッド層（Ａｌを含まない半導体層）
２４ 半導体積層構造
２８ メサ構造
３０ 凹部
３２ ｐ型ＩｎＰ埋込層（埋込層）
３４ ｎ型ＩｎＰ電流ブロック層（埋込層）
３６ ｐ型ＩｎＰ電流ブロック層（埋込層）
３８ ｎ型ＩｎＰ埋込層（埋込層）
Claims (6)
- 半導体基板上に、Ａｌを含む半導体層を有する半導体積層構造を形成する工程と、
前記半導体積層構造をエッチングしてメサ構造を形成する工程と、
前記Ａｌを含む半導体層の一部又は前記Ａｌを含む半導体層に隣接する層をエッチングして前記メサ構造の側面に凹部を形成する工程と、
前記凹部を形成した後に、前記Ａｌを含む半導体層の表面に形成されたＡｌ酸化膜をエッチング除去する工程と、
前記Ａｌ酸化膜をエッチング除去した後に、前記メサ構造の両側を埋込層で埋め込む工程とを備えることを特徴とする光半導体素子の製造方法。 - 前記Ａｌを含む半導体層の上又は下にダミー層を形成し、
前記メサ構造の前記ダミー層以外の層に対して前記ダミー層を選択的にエッチングして前記凹部を形成することを特徴とする請求項１に記載の光半導体素子の製造方法。 - 前記Ａｌを含む半導体層として、ウェル層とバリア層を交互に積層した多重量子井戸活性層を形成し、
前記ウェル層と前記バリア層の一方を他方に対して選択的にエッチングして前記凹部を形成することを特徴とする請求項１に記載の光半導体素子の製造方法。 - 前記Ａｌを含む半導体層の上下にＡｌを含まない半導体層を形成し、
前記Ａｌを含まない半導体層を前記Ａｌを含む半導体層に対して選択的にエッチングして前記凹部を形成することを特徴とする請求項１に記載の光半導体素子の製造方法。 - 前記Ａｌ酸化膜のエッチング除去においてハロゲン系の反応ガスを用いることを特徴とする請求項１〜４の何れか１項に記載の光半導体素子の製造方法。
- 前記凹部の深さを５ｎｍ〜３０ｎｍとすることを特徴とする請求項１〜５の何れか１項に記載の光半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008168555A JP5067281B2 (ja) | 2008-06-27 | 2008-06-27 | 光半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008168555A JP5067281B2 (ja) | 2008-06-27 | 2008-06-27 | 光半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010010435A JP2010010435A (ja) | 2010-01-14 |
| JP5067281B2 true JP5067281B2 (ja) | 2012-11-07 |
Family
ID=41590564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008168555A Active JP5067281B2 (ja) | 2008-06-27 | 2008-06-27 | 光半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5067281B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7541591B2 (ja) * | 2023-01-26 | 2024-08-28 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303503A (ja) * | 1997-04-24 | 1998-11-13 | Oki Electric Ind Co Ltd | 再成長界面の表面処理方法およびレーザダイオード |
| JP3994362B2 (ja) * | 1998-09-08 | 2007-10-17 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| JP4164438B2 (ja) * | 2003-11-12 | 2008-10-15 | 株式会社日立製作所 | 半導体光素子の製造方法 |
| JP4770645B2 (ja) * | 2006-08-28 | 2011-09-14 | 三菱電機株式会社 | 半導体レーザ素子の製造方法 |
| JP2009182249A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
-
2008
- 2008-06-27 JP JP2008168555A patent/JP5067281B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010010435A (ja) | 2010-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011134870A (ja) | リッジ型半導体レーザー及びリッジ型半導体レーザーの製造方法 | |
| JP4193866B2 (ja) | 半導体発光素子の製造方法 | |
| JP2008251683A (ja) | 半導体光素子の製造方法 | |
| JP2009111088A (ja) | 光半導体デバイスの作製方法 | |
| JP2015162500A (ja) | 半導体装置の製造方法 | |
| JP4770645B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2009212386A (ja) | 半導体光素子の製造方法 | |
| JP5067281B2 (ja) | 光半導体素子の製造方法 | |
| JP2008288284A (ja) | 半導体光素子及びその製造方法 | |
| JP5151231B2 (ja) | 半導体光素子及びその製造方法 | |
| JP2009182249A (ja) | 半導体光素子の製造方法 | |
| JP4226515B2 (ja) | 半導体装置の製造方法 | |
| JP2009194231A (ja) | 光半導体デバイスの作製方法 | |
| JP6037449B2 (ja) | 窒化物半導体光素子及びその製造方法 | |
| JP4917157B2 (ja) | リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法 | |
| JP4479491B2 (ja) | 回折格子形成方法 | |
| JP7168138B1 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
| JP2010258273A (ja) | 半導体レーザの製造方法 | |
| JP2008053311A (ja) | 半導体光デバイスの製造方法 | |
| JP2009094289A (ja) | モノリシック半導体レーザの製造方法 | |
| JP2014225533A (ja) | 半導体レーザ及びその製造方法 | |
| JP2007059621A (ja) | 半導体光素子の製造方法 | |
| JP2008227287A (ja) | 半導体光素子の製造方法 | |
| JP5834821B2 (ja) | 光半導体装置の製造方法 | |
| JP4816260B2 (ja) | 半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5067281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |