JP5067281B2

JP5067281B2 - 光半導体素子の製造方法

Info

Publication number: JP5067281B2
Application number: JP2008168555A
Authority: JP
Inventors: 崇柳楽; 力綿谷; 吉彦花巻
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-06-27
Filing date: 2008-06-27
Publication date: 2012-11-07
Anticipated expiration: 2028-06-27
Also published as: JP2010010435A

Description

本発明は、Ａｌを含む半導体層を有する埋込型の光半導体素子の製造方法に関し、特にＡｌ酸化膜をより確実に除去することができる光半導体素子の製造方法に関するものである。

半導体レーザや半導体光変調器などの光半導体素子では、活性層へ電流を効率よく供給させるために電流経路を狭窄させる必要がある。そこで、多くの光半導体素子では、活性層を持つ半導体積層構造をエッチングしてメサ構造を形成し、電流が流れる領域を限定させることで電流狭窄を行っている。さらに、メサ構造の側面で露出される活性層の保護や、放熱性、素子の寄生容量等の観点から、メサ構造の両側は例えばｎ／ｐ／ｎ／ｐ型のＩｎＰ埋込層で埋め込まれる。この場合、メサ構造の側面はｐ型ＩｎＰ埋込層で覆われている必要がある。

また、半導体積層構造は、活性層、クラッド層、ＳＣＨ（Separate Confinement HeteroStructure）層等としてＡｌを含む半導体層を有する場合がある。しかし、Ａｌを含む半導体層は大気中の酸素によって容易に酸化されるため、メサ構造の形成時のエッチング手法や条件によっては、Ａｌを含む半導体層の表面にＡｌ酸化膜が形成される。このＡｌ酸化膜によりｐ型ＩｎＰ埋込層の成長が阻害され、ｎ型ＩｎＰ埋込層と活性層が接して無効電流経路を形成するという問題があった。

この問題を解消するために、埋込層を形成する前にエピ成長炉内で、ＨＣｌガスなどを用いてＡｌ酸化膜をエッチング除去する方法が提案されている（例えば、特許文献１参照）。

特開２００３−０６８７１５号公報

しかし、Ａｌ酸化膜は安定な物質であるため、確実にエッチング除去することは困難であった。このため、残留したＡｌ酸化膜が結晶欠陥や素子劣化を引き起こし、光半導体素子の特性及び信頼性を劣化させるという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、Ａｌ酸化膜をより確実に除去することができる光半導体素子の製造方法を得るものである。

本発明は、半導体基板上に、Ａｌを含む半導体層を有する半導体積層構造を形成する工程と、前記半導体積層構造をエッチングしてメサ構造を形成する工程と、前記Ａｌを含む半導体層の一部又は前記Ａｌを含む半導体層に隣接する層をエッチングして前記メサ構造の側面に凹部を形成する工程と、前記凹部を形成した後に、前記Ａｌを含む半導体層の表面に形成されたＡｌ酸化膜をエッチング除去する工程と、前記Ａｌ酸化膜をエッチング除去した後に、前記メサ構造の両側を埋込層で埋め込む工程とを備えることを特徴とする光半導体素子の製造方法である。

本発明により、Ａｌ酸化膜をより確実に除去することができる。

実施の形態１．
本発明の実施の形態１に係る光半導体素子の製造方法について図面を参照しながら説明する。

まず、図１に示すように、ｐ型ＩｎＰ基板１０（半導体基板）上に、ｐ型ＩｎＰクラッド層１２、ダミー層１４、ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層１６、ＡｌＧａＩｎＡｓ多重量子井戸活性層１８、ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層２０、ｎ型ＩｎＰクラッド層２２を有する半導体積層構造２４を形成する。ここで、ダミー層１４は、厚み５０ｎｍ程度であり、半導体積層構造２４の他の層とは組成が異なる。

次に、図２に示すように、半導体積層構造２４上に、フォトリソグラフィなどによりパターニングしたＳｉＯ_２膜２６を形成する。そして、ＳｉＯ_２膜２６をマスクとして用いて半導体積層構造２４をウェットエッチングしてメサ構造２８を形成する。

次に、図３に示すように、メサ構造２８のダミー層１４以外の層に対してダミー層１４を選択的にウェットエッチングしてメサ構造２８の側面に、深さ５ｎｍ〜３０ｎｍの凹部３０を形成する。これによりダミー層１４に隣接する下光閉込層１６の下端部が露出する。

次に、図４に示すように、ＨＣｌガスなどのハロゲン系の反応ガスを用いて、Ａｌを含む下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０の表面に形成されたＡｌ酸化膜をエッチング除去する。例えば、ウェハ温度を６００℃、ＨＣｌガスの流量を２ｓｃｃｍとして２分間エッチングを行うと、下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０の表面が数１０ｎｍ程度エッチングされる。

次に、図５に示すように、ＳｉＯ_２膜２６を除去した後に、メサ構造２８の両側をｐ型ＩｎＰ埋込層３２、ｎ型ＩｎＰ電流ブロック層３４、ｐ型ＩｎＰ電流ブロック層３６及びｎ型ＩｎＰ埋込層３８（埋込層）で埋め込む。ただし、Ａｌ酸化膜を除去してから大気に露出しないように連続して埋め込みを行って、Ａｌを含む層の表面が再酸化されないようにする。その後、ｎ型ＩｎＰコンタクト層４０及びｎ型ＩｎＧａＡｓコンタクト層４２を形成する。その他の一般的な工程を経て本実施の形態に係る光半導体素子が製造される。

ここで、凹部３０を形成せずにＨＣｌエッチングを行うと、Ａｌを含む半導体層は表面の酸化膜のためにエッチングが進行せず、エッチングが進むＩｎＰ層では異方性エッチングとなる。このため、図６に示すように、エッチングレートの非常に遅い（１１１）Ｂ面４４が下光閉込層１６の直下にあらわれて、エッチングが進まなくなり、Ａｌ酸化膜が残留してしまう。これに対し、上記のようにメサ構造２８の側面に凹部３０を形成することで、凹部３０がエッチングの起点となるため、Ａｌ酸化膜をより確実に除去することができる。

なお、本実施の形態では、Ａｌを含む下光閉込層１６の下にダミー層１４を形成しているが、Ａｌを含む上光閉込層２０の上にダミー層１４を形成しても同様の効果が得られる。また、本実施の形態ではウェットエッチングによりメサ構造２８を形成しているが、図７に示すようにドライエッチングでメサ構造２８を形成しても同様の効果が得られる。

実施の形態２．
本発明の実施の形態２に係る光半導体素子の製造方法について図面を参照しながら説明する。

まず、図８に示すように、ｐ型ＩｎＰ基板１０（半導体基板）上に、ｐ型ＩｎＰクラッド層１２、ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層１６、ＡｌＧａＩｎＡｓ多重量子井戸活性層１８、ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層２０、ｎ型ＩｎＰクラッド層２２を有する半導体積層構造２４を形成する。

次に、図９に示すように、ＳｉＯ_２膜２６をマスクとして用いて半導体積層構造２４をウェットエッチングしてメサ構造２８を形成する。ここで、多重量子井戸活性層１８は、図１０に示すように、組成の異なるＡｌＧａＩｎＡｓウェル層１８ａとＡｌＧａＩｎＡｓバリア層１８ｂを交互に積層したものとする。

次に、図１１に示すように、組成の違いを利用してＡｌＧａＩｎＡｓウェル層１８ａをＡｌＧａＩｎＡｓバリア層１８ｂに対して硝酸などにより選択的にエッチングして、櫛状に連続した凹部３０を形成する。その後、実施の形態１と同様に、Ａｌ酸化膜をエッチング除去し、メサ構造２８の両側を埋込層で埋め込む。

上記のようにメサ構造２８の側面に凹部３０を形成することで、凹部３０がエッチングの起点となるため、Ａｌ酸化膜をより確実に除去することができる。

なお、凹部３０を形成する際に、ＡｌＧａＩｎＡｓバリア層１８ｂをＡｌＧａＩｎＡｓウェル層１８ａに対して選択的にエッチングしてもよい。

実施の形態３．
本発明の実施の形態３に係る光半導体素子の製造方法について図面を参照しながら説明する。

まず、実施の形態２の図８と同様に、ｐ型ＩｎＰ基板１０上に半導体積層構造２４を形成する。この際、Ａｌを含む下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０の上下に隣接するように、Ａｌを含まないｐ型ＩｎＰクラッド層１２とｎ型ＩｎＰクラッド層２２形成する。

次に、実施の形態２の図９と同様に、半導体積層構造２４をウェットエッチングしてメサ構造２８を形成する。

次に、図１２に示すように、Ａｌ（Ｇａ）ＩｎＡｓに対して選択比の大きいエッチャントを用いて、Ａｌを含まないｐ型ＩｎＰクラッド層１２とｎ型ＩｎＰクラッド層２２を、Ａｌを含む下光閉込層１６、多重量子井戸活性層１８及び上光閉込層２０に対して選択的にエッチングして、メサ構造２８の側面に凹部３０を形成する。その後、実施の形態１と同様に、Ａｌ酸化膜をエッチング除去し、メサ構造２８の両側を埋込層で埋め込む。

本発明の実施の形態１に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態１に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態１に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態１に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態１に係る光半導体素子の製造方法を説明するための断面図である。光半導体素子の製造方法の比較例を説明するための断面図である。本発明の実施の形態１に係る光半導体素子の製造方法の変形例を説明するための断面図である。本発明の実施の形態２に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態２に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態２に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態２に係る光半導体素子の製造方法を説明するための断面図である。本発明の実施の形態３に係る光半導体素子の製造方法を説明するための断面図である。

符号の説明

１０ｐ型ＩｎＰ基板（半導体基板）
１２ｐ型ＩｎＰクラッド層（Ａｌを含まない半導体層）
１４ダミー層
１６ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層（Ａｌを含む半導体層）
１８ＡｌＧａＩｎＡｓ多重量子井戸活性層（Ａｌを含む半導体層）
１８ａＡｌＧａＩｎＡｓウェル層
１８ｂＡｌＧａＩｎＡｓバリア層
２０ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層（Ａｌを含む半導体層）
２２ｎ型ＩｎＰクラッド層（Ａｌを含まない半導体層）
２４半導体積層構造
２８メサ構造
３０凹部
３２ｐ型ＩｎＰ埋込層（埋込層）
３４ｎ型ＩｎＰ電流ブロック層（埋込層）
３６ｐ型ＩｎＰ電流ブロック層（埋込層）
３８ｎ型ＩｎＰ埋込層（埋込層）

Claims

半導体基板上に、Ａｌを含む半導体層を有する半導体積層構造を形成する工程と、
前記半導体積層構造をエッチングしてメサ構造を形成する工程と、
前記Ａｌを含む半導体層の一部又は前記Ａｌを含む半導体層に隣接する層をエッチングして前記メサ構造の側面に凹部を形成する工程と、
前記凹部を形成した後に、前記Ａｌを含む半導体層の表面に形成されたＡｌ酸化膜をエッチング除去する工程と、
前記Ａｌ酸化膜をエッチング除去した後に、前記メサ構造の両側を埋込層で埋め込む工程とを備えることを特徴とする光半導体素子の製造方法。
前記Ａｌを含む半導体層の上又は下にダミー層を形成し、
前記メサ構造の前記ダミー層以外の層に対して前記ダミー層を選択的にエッチングして前記凹部を形成することを特徴とする請求項１に記載の光半導体素子の製造方法。
前記Ａｌを含む半導体層として、ウェル層とバリア層を交互に積層した多重量子井戸活性層を形成し、
前記ウェル層と前記バリア層の一方を他方に対して選択的にエッチングして前記凹部を形成することを特徴とする請求項１に記載の光半導体素子の製造方法。
前記Ａｌを含む半導体層の上下にＡｌを含まない半導体層を形成し、
前記Ａｌを含まない半導体層を前記Ａｌを含む半導体層に対して選択的にエッチングして前記凹部を形成することを特徴とする請求項１に記載の光半導体素子の製造方法。
前記Ａｌ酸化膜のエッチング除去においてハロゲン系の反応ガスを用いることを特徴とする請求項１〜４の何れか１項に記載の光半導体素子の製造方法。
前記凹部の深さを５ｎｍ〜３０ｎｍとすることを特徴とする請求項１〜５の何れか１項に記載の光半導体素子の製造方法。