JP7541591B2 - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP7541591B2
JP7541591B2 JP2023010503A JP2023010503A JP7541591B2 JP 7541591 B2 JP7541591 B2 JP 7541591B2 JP 2023010503 A JP2023010503 A JP 2023010503A JP 2023010503 A JP2023010503 A JP 2023010503A JP 7541591 B2 JP7541591 B2 JP 7541591B2
Authority
JP
Japan
Prior art keywords
layer
cladding layer
type cladding
conductive type
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023010503A
Other languages
English (en)
Other versions
JP2024106254A (ja
Inventor
紘輔 井上
淳平 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2023010503A priority Critical patent/JP7541591B2/ja
Priority to PCT/JP2023/045794 priority patent/WO2024157678A1/ja
Publication of JP2024106254A publication Critical patent/JP2024106254A/ja
Application granted granted Critical
Publication of JP7541591B2 publication Critical patent/JP7541591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子及び半導体発光素子の製造方法に関する。
半導体発光素子における半導体層の半導体材料として、特許文献1に開示されるInGaAsPやInGaAlAs、InAsSbPなどのエピタキシャル層を積層したIII-V族化合物半導体が使用されている。III-V族化合物半導体材料により形成される発光層の組成比を調整することで、半導体発光素子の発光波長を緑色から赤外までと、幅広く調整することが可能である。例えば、波長1000nm以上の赤外領域を発光波長とする赤外発光の半導体発光素子であれば、センサー、ガス分析、監視カメラ、通信などの用途で幅広く用いられている。
また、特許文献2では、In及びPを含むInGaAsP系III-V族化合物半導体層を複数層積層した半導体積層体において、n型クラッド層、活性層及びp型クラッド層をこの順に含み、光の取り出し側であるn型クラッド層に凹凸のパターンを形成することで、発光スペクトル中のマルチピークを緩和する試みが記載されている。
特開2021-077885号公報 特開2018-101675号公報
近年、発光素子のさらなる発光効率の向上が求められている。本発明者らは発光素子における注入電力あたりの発光出力を向上させることを目指して研究を行った。そして、光取り出し面の表面凹凸の制御により、発光出力の向上を試みた。展開面積比(Sdr)の値が1未満である特許文献2の表面凹凸は発光出力向上の面では不十分であり、さらなる発光出力の向上が求められた。
本発明者らが発光出力の向上に適した光取り出し面における凹凸を得ようと検討した結果、抉れが生じる場合があることが分かった。本発明において抉れとは、III-V族化合物半導体層の表面の一部にエッチングを阻む膜等が形成されている状態で、当該表面をエッチングにより粗面化した場合に、前記膜等の外周近傍において、III-V族半導体層の厚さの垂直方向のみでなく水平方向にもエッチングが進むことにより、前記膜等の外周近傍における前記膜等の下方もエッチングされている状態をいう。抉れが生じている場合には、プラズマCVD法やスパッタ法などで光取り出し面に保護膜を形成する場合に保護膜が十分に形成されない領域(空隙部)が発生する原因となり、実用化の点で問題が生じることを本発明者らは新たに課題認識した。
そこで本発明は、従来の発光素子に比べて注入電力あたりの発光出力が良好であり、かつ空隙部を生じることなく保護膜を形成することができる半導体発光素子及びその製造方法を提供することを目的とする。
本発明者らは、上述の課題を達成するために鋭意研究を重ねた結果、波長1000nm以上の赤外領域を発光波長とする赤外発光の半導体発光素子においては、光取り出し側となるクラッド層の組成は、Pを含む場合よりも、Pを含まないInGaAlAs系の方が、発光出力向上に適した表面凹凸が得られ易いことを見出した。そして、InGaAlAs系においてはAl組成が大きい方が発光出力向上に適した表面凹凸が得られ易いことを見出した。しかしながら、Al組成が大きすぎると上述する抉れの発生が顕著となることが分かり、本発明者らは、以下に述べる本発明を完成させた。
すなわち、本発明の要旨構成は以下のとおりである。
(1) 第1導電型クラッド層、発光層、第2導電型クラッド層をこの順に有し、第2導電型クラッド層を光取り出し側とする半導体発光素子であって、
前記発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、
前記第2導電型クラッド層の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)であり、
前記第2導電型クラッド層の光取り出し面の展開面積比(Sdr)が4.0以上である、半導体発光素子。
(2) 前記第2導電型クラッド層のAl組成比zが0.15≦z≦0.30である、前記(1)に記載の半導体発光素子。
(3) 前記第2導電型クラッド層の光取り出し面における算術平均高さ(Sa)が0.60μm以下であり、かつスキューネス(Ssk)が0.30以上である前記(1)又は(2)に記載の半導体発光素子。
(4) 前記第2導電型クラッド層のバンドギャップが前記発光層のバンドギャップよりも大きい、前記(1)~(3)の何れか一項に記載の半導体発光素子。
(5) 前記第2導電型クラッド層の厚さが2μm以上10μm以下である、前記(1)~(4)の何れか一項に記載の半導体発光素子。
(6) 前記発光層が、InGaAlAs系の井戸層と、InGaAlAs系の障壁層とを交互に積層してなる量子井戸型構造を有する、前記(1)~(5)の何れか一項に記載の半導体発光素子。
(7) 前記第1導電型クラッド層及び前記発光層の間と前記発光層及び前記第2導電型クラッド層の間とのそれぞれにおいてアンドープのスペーサ層を有する、前記(1)~(6)の何れか一項に記載の半導体発光素子。
(8) 支持基板、第1導電型クラッド層、発光層、第2導電型クラッド層をこの順に有し、前記支持基板と前記第1導電型クラッド層との間に金属反射層を有し、
前記金属反射層と前記第1導電型クラッド層との間に並列して設けられた誘電体層及びコンタクト部とをさらに備える、前記(1)~(7)の何れか一項に記載の半導体発光素子。
(9) 第2導電型クラッド層を光取り出し側とする半導体発光素子の製造方法であって、
第1導電型クラッド層、発光層、前記第2導電型クラッド層を順次形成する半導体積層体形成工程と、
前記第2導電型クラッド層を濃硝酸に浸漬させて粗面化することで、前記第2導電型クラッド層の光取り出し面の展開面積比(Sdr)を4.0以上とする粗面化処理工程と、を含み、
前記発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、
前記第2導電型クラッド層の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)である、半導体発光素子の製造方法。
(10) 前記粗面化処理工程において、前記濃硝酸の温度が10℃未満である、前記(9)に記載の半導体発光素子の製造方法。
(11) 前記粗面化処理工程において、前記濃硝酸の濃度が60wt%以上である、前記(9)又は(10)に記載の半導体発光素子の製造方法。
(12) 前記第2導電型クラッド層のAl組成比zを0.15≦z≦0.30とする、前記(9)~(11)の何れか一項に記載の半導体発光素子の製造方法。
(13) 前記粗面化処理工程において、前記第2導電型クラッド層の光取り出し面の算術平均高さ(Sa)が0.6μm以下となり、かつスキューネス(Ssk)が0.3以上となるように粗面化処理を行う、前記(9)~(12)の何れか一項に記載の半導体発光素子の製造方法。
(14) 前記粗面化処理工程の後に、さらにメサ構造を形成する工程と、メサにより除去された部分を切断して個片化する工程を有する、前記(9)~(13)の何れか一項に記載の半導体発光素子の製造方法。
(15) 成長用基板上に、エッチングストップ層、第2導電型クラッド層、発光層、第1導電型クラッド層を順次形成する半導体積層体形成工程と、
前記第1導電型クラッド層の上に並列して設けられた誘電体層及びコンタクト部を形成する工程と、
前記誘電体層及び前記コンタクト部の上に金属反射層を形成する金属反射層形成工程と、
前記成長用基板と異なる支持基板を前記金属反射層を介して接合する接合工程と、
前記成長用基板を除去して前記エッチングストップ層を露出する成長用基板除去工程と、
前記エッチングストップ層を除去して光取り出し側とする第2導電型クラッド層の上面を露出させる第2導電型クラッド層露出工程と、
前記第2導電型クラッド層露出工程の後、前記第2導電型クラッド層を濃硝酸に浸漬させて粗面化することで、前記第2導電型クラッド層の光取り出し面の展開面積比(Sdr)を4.0以上とする粗面化処理工程と、を含み、
前記発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、
前記第2導電型クラッド層の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)である、半導体発光素子の製造方法。
本発明によれば、従来の発光素子に比べて注入電力あたりの発光出力が良好であり、かつ空隙部を生じることなく保護膜を形成することができる半導体発光素子及びその製造方法を提供することができる。
本発明の一実施形態に従う半導体発光素子を説明する模式断面図である。 本発明の一実施形態に従う半導体発光素子の製造工程における模式断面図である。 図2に引き続く、本発明の一実施形態に従う半導体発光素子の製造工程における模式断面図である。 本発明の一実施形態に従う半導体発光素子の、誘電体層およびコンタクト部周辺の好適態様を説明する模式断面図である。 図3に引き続く、本発明の一実施形態に従う半導体発光素子の製造工程における模式断面図である。 図4に引き続く、本発明の一実施形態に従う半導体発光素子の製造工程における模式断面図である。 本発明の一実施形態に従う半導体発光素子を説明する模式断面図である。 実施例1の上面電極のパターンを示す模式上面図である。 本発明の実施例及び比較例においてAl組成比とSaを比較したグラフである。 本発明の実施例及び比較例においてAl組成比とSdrを比較したグラフである。 本発明の実施例及び比較例においてAl組成比とSskを比較したグラフである。 比較例1の第2導電型クラッド層光取り出し面近傍の電子顕微鏡観察像である。 実施例1の第2導電型クラッド層光取り出し面近傍の電子顕微鏡観察像である。 比較例4の第2導電型クラッド層光取り出し面近傍の電子顕微鏡観察像である。
本発明による実施形態の説明に先立ち、以下の点について説明する。
<組成>
まず、本明細書において単に「III-V族化合物半導体」と称する場合、その組成は一般式:(InGaAl)(PAsSb)により表される。ここで、各元素の組成比については以下の関係が成立する。
III族元素について、c=1-a-b,0≦a≦1,0≦b≦1,0≦c≦1
V族元素について、z=1-x-y,0≦x≦1,0≦y≦1,0≦z≦1
本発明のIII-V族化合物半導体層はAl,Ga,Inからなる群より選択される1種又は2種以上のIII族元素と、As,Sb,Pからなる群より選択される1種又は2種以上のV族元素により構成される。
また、組成比を明示せずに単に「InGaAsP」と表記する場合は、III族元素(In,Gaの合計)と、V族元素(As,P)との化学組成比が1:1であり、かつ、III族元素であるInおよびGaの比率と、V族元素であるAsおよびPの比率とがそれぞれ不定の、任意の化合物を意味するものとする。この場合、III族元素にInおよびGaのいずれか一方が含まれない場合を含み、また、V族元素にAsおよびPのいずれか一方が含まれない場合を含むものとする。ただし、「少なくともInとPを含む」InGaAsPと明示的に記載する場合、III族元素にInが0%超100%以下含まれ、かつ、V族元素にPが0%超100%以下含まれるものとする。また、「InGaAs」と表記する場合には、上記「InGaAsP」にPが製造上不可避な混入を除いては含まれないことを意味する。同様に、「InGaAlAs」と表記する場合は、III族元素(In,Ga,Alの合計)と、V族元素(As)との化学組成比が1:1であり、かつ、III族元素であるIn,Ga及びAlの比率と、V族元素であるAsとの比率とがそれぞれ不定の、任意の化合物を意味するものとする。そして、「InP」と表記する場合は、上記「InGaAsP」にGaおよびAsが製造上不可避な混入を除いては含まれないことを意味する。なお、InGaAsPやInGaAsなどの各成分組成比は、フォトルミネッセンス測定およびX線回折測定などによって測定することができる。また、ここで言う「製造上不可避な混入」とは、原料ガスを用いる製造装置上の不可避な混入のほか、結晶成長時や、その後の熱処理に伴う各層界面での原子の拡散現象などを意味する。
<導電型>
本明細書において、電気的にp型として機能する層をp型半導体層(「p型層」と略称する場合がある。)と称し、電気的にn型として機能する層をn型半導体層(「n型層」と略称する場合がある。)と称する。一方、Si、Zn、S、Sn、Mg、Te等の特定の不純物を意図的には添加していない場合は「アンドープ」と言う。アンドープのIII-V族化合物半導体層には、製造過程における不可避的な不純物の混入はあってよい。具体的には、ドーパント濃度が低い(例えば5×1016atoms/cm未満)場合、「アンドープ」であるとして、本明細書では取り扱うものとする。そして、III-V族化合物半導体層には意図的には不純物を添加していないが、原料ガスの分解などに伴う製造過程における不可避的な不純物(O、C、H等)が5×1016atoms/cm以上含まれていたとしてもアンドープであるとする。なお、InAsについてはアンドープでも電気的にn型として機能するため、アンドープまたはn型のInAs層は、共にn型として機能するInAs層である。また、Si、Zn、S、Sn、Mg、Te等の不純物濃度の値は、SIMS分析によるものとする。なお、各半導体層の境界付近においてドーパント濃度の値は大きく変移するため、各層の膜厚方向の中央におけるドーパント濃度の値をドーパント濃度の値とする。
<各層の膜厚及び組成>
各層の厚さのそれぞれは、透過型電子顕微鏡(TEM)による成長層の断面観察から算出できる。本明細書における各層の組成比(固相比)については、SIMS分析することにより得られた値を用いることとする。本明細書における発光層の各層の組成比(固相比)、スペーサ層の組成比については、(n層側からの)エッチングにより発光層の最上層付近を露出させた後、発光層の厚さ方向にSIMS分析(四重極型)を実施することにより得られた値を用いることとする。なお、SIMS分析結果に対して、各層の厚さ方向の中央部における各層の半分の厚さ範囲の平均元素濃度の値を使用するものとする。製造時においては、単膜で成長したものについてXRD測定による格子定数とフォトルミネッセンス(PL)測定による発光中心波長をEg(すなわちバンドギャップ)に換算した値を用いて固相比を算出することで目的の組成比となる成長条件を決め、当該成長条件を用いて目的の組成比を持つ層を積層すればよい。
<面粗さパラメータ>
本明細書において用いる展開面積比Sdrとは、定義領域の展開面積(表面積)が、定義領域の面積に対してどれだけ増大しているかを表す。完全に平坦な面のSdrはゼロとなる。また、スキューネスSskとは、平均線を中心としたときの山部と谷部の対称性を示す値である。Sskがゼロでは平均線に対して上下対称(正規分布)であり、正であれば平均線に対して下側(谷側)に偏っていることを示し、負であれば平均線に対して上側(山側)に偏っていることを示す。そして、本明細書において用いる算術平均高さSaとは、表面粗さ(μm)を示す値であり、これらの指標はいずれもISO 25178に従う。
面粗さ測定による展開面積比(Sdr)、スキューネス(Ssk)及び算術平均高さ(Sa)などの面粗さパラメータの測定方法は、非触針式の形状解析レーザ顕微鏡(KEYENCE社製 VK-X1000/1100)を用いて測定することができる。面粗さパラメータは、ISO25178-2:2012に従う。
本明細書において、上記面粗さパラメータは以下のとおりにして測定した。すなわち、粗面化処理工程後の粗面の任意の9カ所に対して、形状解析レーザ顕微鏡(KEYENCE社製 VK-X1000/1100)を用いて表面の面粗さ測定を行い、その平均値を求めた。測定条件については、
・レンズ倍率50倍
・画素数2048×1536
・ガウシアンフィルター使用(Sフィルター:0.5μm)
とし、具体的な面粗さ測定装置の入力パラメータとしては以下のとおりとした。
・Sxp : p=2.5%
・Vvv : p=80.0%
・Vvc : p=10.0%,q=80.0%
・Vmp : p=10.0%
・Vmc : p=10.0%,q=80.0%
そして、ISO25178-2:2012に従って、面粗さパラメータであるSa(算術平均高さ)、Sz(最大高さ)、Sq(二乗平均平方根高さ)、Sdr(界面の展開面積比)、Spc(山頂点の算術平均曲率)、Sdr(複合パラメータ)、Ssk(スキューネス:偏り度)、Sku(クルトシス:尖り度)が自動的に算出される。
以下、本発明の実施形態について図面を参照して詳細に例示説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
(半導体発光素子)
図1を参照して、本発明の半導体発光素子100の実施形態の一例を説明する。半導体発光素子100は、第1導電型クラッド層37、発光層35、第2導電型クラッド層31をこの順に有する半導体発光素子であって、第2導電型クラッド層31を光取り出し側とする。発光層35はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、第2導電型クラッド層31の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)であり、第2導電型クラッド層31の光取り出し面31Aの展開面積比(Sdr)が4.0以上である。
以下、各構成について説明し、後述の製造方法の実施形態を説明する際にさらの詳細を説明する。なお、本実施形態では接合型の技術を用いる場合を例に説明を行う。製造方法で後述する接合型の技術を用いる場合に発光素子100が具備する基板は、支持基板80である。接合法を用いない場合に発光素子100が具備する基板は、各半導体層をエピタキシャル成長させるための成長用基板10(図2等で後述)とすることができる。
<第1導電型クラッド層>
第1導電型クラッド層37の組成は、特に限定されず、公知の組成とすることができる。第1導電型クラッド層37は、InGaAlAs系または少なくともInとPを含むInGaAsP系のIII-V族化合物半導体とすることができ、後述の発光層との格子不整合度が小さく、発光中心波長に対し透明な層であれば良い。その中でも、少なくともInとPを含むInGaAsP系III-V族化合物半導体とすることが好ましく、たとえば、InPである。
<発光層>
発光層は、InGaAlAs系の井戸層35Wと、InGaAlAs系の障壁層35Bとを交互に積層してなる量子井戸型構造を有することが好ましい。このような構造を多重量子井戸(MQW)構造といい、多重量子井戸構造を備えることにより、結晶欠陥抑制による発光出力を向上させることができる。発光層の組成変更により半導体発光素子100の発光中心波長を1000~1900nmとすることができる。なお、量子井戸構造の場合であれば組成変更に加えて井戸層35Wと障壁層35Bとでの組成の差を調整して、井戸層35Wにひずみを加えることも好ましい。
<第2導電型クラッド層のAl組成比>
本発明者らの実験によれば、第2導電型クラッド層31のAl組成比が高い場合には、抉れの発生を確認した。後述する比較例でも示すとおり、例えばAl組成比が0.35以上である場合に、第2導電型クラッド層を粗面化した際に抉れが生じてしまう。一方で、第2導電型クラッド層のAl組成比が低い場合には、本発明の範囲である1100nm~1900nmの所望の発光中心波長の光を吸収する組成に近くなるため、そのことに起因して半導体発光素子の発光出力は小さくなってしまう。このような観点から、第2導電型クラッド層31の組成はInGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)を満たす必要がある。とくに、Al組成比zは0.15≦z≦0.30を満たすことが好ましく、0.20≦z≦0.30を満たすことがさらに好ましい。
なお、上記した抉れとは、III-V族化合物半導体層の表面の一部にエッチングを阻む膜等が形成されている状態で、当該表面をエッチングにより粗面化した場合に、前記膜等の外周近傍において、III-V族半導体層の厚さの垂直方向のみでなく水平方向にもエッチングが進むことにより、前記膜等の外周近傍における前記膜等の下方もエッチングされている状態をいう。例えば、表面凹凸の断面を観察した際に、粗面化を行う領域とエッチングを阻む膜等により粗面化しない領域との境界線を超えて、厚さの水平方向の浸食または洞穴が、粗面化しない領域の直下に及んで観察される状態をいう。このような抉れは、上述のとおり粗面化処理工程におけるエッチングの際に発生し、後述する粗面化処理工程後のSiO等の保護膜形成工程において、保護膜と第2導電型クラッド層表面(光取り出し面)とが接していない部分(空隙部とも記載する)を有する不完全な保護膜の形成の原因となり、最終的にデバイス実装可能な半導体発光素子となる段階において通電寿命特性が得られなくなる恐れがある。その他にも、レジストの塗布やその除去が不十分となる原因となる。
<第2導電型クラッド層の光取り出し面の表面凹凸>
ここで図1の半導体発光素子100において発光層35から放射される光は、第2導電型クラッド層31において電極等が形成されていない部分の面を通って外部に放出される。なお、本明細書において「光取り出し側」とは、半導体発光素子100において発光層35から放射される光を外部に放出する側であり、本実施形態では第2導電型クラッド層31を「光取り出し側」としている。また、「光取り出し面」とは「光取り出し側」である第2導電型クラッド層31の上面において電極等が形成されていない面を指す。半導体発光素子100は、粗面化処理を経て、第2導電型クラッド層の光取り出し面31Aの展開面積比(Sdr)が4.0以上である。第2導電型クラッド層の光取り出し面31AのSdrが4.0未満であると、当該半導体発光素子は十分な発光出力を得ることが出来ない。展開面積比(Sdr)は4.4以上であることが好ましい。Sdrは、7.0以下であることが好ましく、粗面化した表面において上述の抉れの発生を確実に回避するためには5.8以下であることがさらに好ましい。また、第2導電型クラッド層31の光取り出し面31Aの算術平均高さ(Sa)が0.60μm以下、かつスキューネス(Ssk)が0.30以上であることが好ましく、Saが0.55μm以下、かつSskが0.40以上であることがより好ましい。算術平均高さ(Sa)は0.60μm以下のように小さい方が、保護膜との密着性を高めることができる。なお、第2導電型クラッド層31の側面については、粗面化が行われていても行われていなくてもよい。
<第2導電型クラッド層のバンドギャップ>
同様の理由により、第2導電型クラッド層31は、発光層からの光を吸収しないことが好ましいため、より直接的には、第2導電型クラッド層31のバンドギャップが発光層35のバンドギャップよりも大きいことが好ましい。第2導電型クラッド層のバンドギャップは組成から見積もることができ、発光層35のバンドギャップはPL測定により測定することができる。
<第2導電型クラッド層の厚さ>
そして、粗面化を行うことを考慮すると、第2導電型クラッド層の厚さは一定以上の厚さであることが好ましく、一方で厚すぎる場合は製造コストが増加することから、第2導電型クラッド層の厚さは2μm以上10μm以下であることが好ましい。
なお、第1導電型クラッド層37の導電型をn型とする場合、第2導電型クラッド層31はp型とする。逆に、第1導電型クラッド層37の導電型をp型とする場合、第2導電型クラッド層31はn型とする。
<スペーサ層、金属反射層、誘電体層及びコンタクト部(コンタクト層およびオーミック金属部)>
また、第1導電型クラッド層37及び発光層35の間と発光層35及び第2導電型クラッド層31の間とのそれぞれにおいてアンドープのスペーサ層を有してもよく、支持基板80と第1導電型クラッド層37との間に金属反射層60を有し、金属反射層60と第1導電型クラッド層37との間に並列して設けられた誘電体層50及びコンタクト部40とをさらに備えてもよい。また、コンタクト部40は、コンタクト層41の一部からなるコンタクト領域41Aとオーミック金属部43とを備え、コンタクト領域41Aの表面にオーミック金属部43を有することが出来る。
<上面電極と裏面電極>
半導体発光素子100は第2導電型クラッド層31上に、配線部93A及びパッド部93Bを含む上面電極93を形成してもよく、さらに支持基板80の裏面に裏面電極91を形成してもよい。
(半導体発光素子の製造方法)
本発明による半導体発光素子の製造方法は、第2導電型クラッド層を光取り出し側とする。この製造方法は、第1導電型クラッド層、発光層、第2導電型クラッド層を順次形成する半導体積層体形成工程と、第2導電型クラッド層を濃硝酸に浸漬させて粗面化することで、第2導電型クラッド層の光取り出し面の展開面積比(Sdr)を4.0以上とする粗面化処理工程と、を含む。発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、第2導電型クラッド層の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)である。
次に、図2~図7を参照して本発明の一実施形態に従う半導体発光素子の製造方法の一例を説明する。本実施形態では接合型の技術を用いる場合を例に説明を行う。半導体発光素子の製造方法は、半導体積層体形成工程と、金属反射層形成工程と、接合工程と、成長用基板除去工程と、第2導電型クラッド層露出工程と、粗面化処理工程とを含むことができる。以下、各工程の詳細を順次説明する。
<半導体積層体形成工程>
図2で示すように、半導体積層体形成工程では、成長用基板10上に、エッチングストップ層20、第2導電型クラッド層31、発光層35及び第1導電型クラッド層37を順次形成し、半導体積層体30を形成する。発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、第2導電型クラッド層31の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)であり、Al組成比zを0.15≦z≦0.30とすることが好ましい。以下で、本工程の詳細について説明する。
まず、図2のステップ10に示すように、半導体積層体形成工程では、成長用基板10を用意する。本実施形態では第1導電型クラッド層37としてp型クラッド層を、第2導電型クラッド層31としてn型クラッド層を形成するため、成長用基板10としてInP基板を用いることが好ましい。なお、InP基板としては、一般的に入手可能なn型InP基板、高抵抗(半絶縁性とも呼ばれる)のInP基板(例えばFeドープ、比抵抗1×10Ω・cm以上)、p型InP基板のいずれを用いることもできる。以下、説明の便宜のため、成長用基板10としてn型InP基板を用いる場合を例示的に説明する。そのため、以下で説明する実施形態においては、第1導電型クラッド層37を単にp型クラッド層37、第2導電型クラッド層31を単にn型クラッド層31ということがある。
次に、図2のステップ20に示すように、成長用基板10上に、エッチングストップ層20を形成する。エッチングストップ層20は、成長用基板10に対してエッチング選択性があればよく、本発明においてはInGaAsをエッチングストップ層20に用いる。このエッチングストップ層20は、成長用基板除去工程において成長用基板10をエッチングにより除去する際に用いることができる。エッチングストップ層20では、n型InP基板とInGaAsとを格子整合させるため、III族元素におけるIn組成比を0.3~0.7とすることが好ましく、より好ましくはIn組成比を0.5~0.6としたInGaAsを用いることが好ましい。
続いて、エッチングストップ層20上にn型クラッド層31、発光層35、およびp型クラッド層37を順次形成した半導体積層体30を形成する。半導体積層体30は、発光層35を、p型クラッド層37およびn型クラッド層31で挟持したダブルヘテロ(DH)構造または多重量子井戸(MQW)構造とすることができる。結晶欠陥抑制による光出力向上のため、発光層35が多重量子井戸構造を有することがより好ましい。多重量子井戸構造は、井戸層35Wおよび障壁層35Bを交互に繰り返した構造により形成することができる。井戸層35Wおよび障壁層35Bは、III族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含む。V族元素は1種類とすることがより好ましく、例えば、井戸層35WをInGaAlAsとすることができ、例えば、障壁層35Bを井戸層35Wよりもバンドギャップの大きなInGaAlAsとすることができる。井戸層35Wの組成変更により、発光中心波長を800nm~1650nmとすることができる。MQW構造の場合であれば組成変更に加えて井戸層と障壁層の組成差を調整し井戸層にひずみを加えることにより発光中心波長を1100nm~1900nmとすることもできる。すなわち、発光層35は発光中心波長を800~1900nmの範囲内で設計することができ、発光中心波長は1000~1900nmとすることが好ましい。また、井戸層35Wの成分組成をInxwGaywAlzwAsと表す場合、0.50≦xw≦0.70、0.00≦yw≦0.50、0.00≦zw≦0.50の範囲から適宜選択すればよい。同様に、障壁層35Bの成分組成をInxbGaybAlzbAsと表す場合、0.40≦xb≦0.60、0.00≦yb≦0.60、0.00≦zb≦0.60の範囲から適宜選択すればよい。
半導体積層体30の全体の厚みは制限されないが、例えば2.4μm~15μmとすることができる。また、p型クラッド層37の厚みも制限されないが、例えば0.4μm~5μmとすることができる。n型クラッド層31の厚みは光取り出し側の第2導電型クラッド層31として粗面化を行うことから2μm~10μmとすることができる。。発光層35が量子井戸構造を有する場合、井戸層35Wの厚みを3nm~15nmとすることができ、障壁層35Bの厚みを5~15nmとすることができ、両者の組数を1~50とすることができる。
また、半導体積層体30は、InおよびPを少なくとも含むInGaAsPからなるp型キャップ層39をp型クラッド層37上に有することも好ましい。p型キャップ層39を設けることで、格子不整合を緩和することができる。p型キャップ層39の厚みは制限されないが、例えば50~200nmとすることができる。以下の実施形態では、説明の便宜上、半導体積層体30の最表層がp型キャップ層39であるとして説明するが、p型キャップ層39は任意の構成であるため、例えば半導体積層体30の最表層をp型クラッド層37としてもよい。
なお、図示しないが、半導体積層体30は、n型クラッド層31および発光層35の間と、発光層35およびp型クラッド層37の間とに、それぞれi型InGaAlAsスペーサ層とi型InPスペーサ層とを有することも好ましい。スペーサ層を設けることで、ドーパントの拡散を防止することができる。なお、スペーサ層の厚みは制限されないが、例えば50~400nmとすることができる。また、半導体積層体30は、各n型及びp型クラッド層とスペーサ層との間とに、それぞれ窓層を有してもよい。窓層はクラッド層の組成と同じ組成としてもよく、活性層へ効率的にキャリアを注入するため、ドーパント濃度を変えた組成としてもよい。
ここで、半導体積層体30の各層は、エピタキシャル成長により形成することができ、例えば、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法や分子線エピタキシ(MBE:Molecular Beam Epitaxy)法、スパッタ法などの公知の薄膜成長方法により形成することができる。例えば、In源としてトリメチルインジウム(TMIn)、Ga源としてトリメチルガリウム(TMGa)、As源としてアルシン(AsH)、P源としてホスフィン(PH)を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じて各半導体積層体を所望の厚みで形成することができる。なお、各層をp型またはn型にドーパントする場合は、所望に応じてドーパント源のガスをさらに用いればよい。
また、本製造方法の実施形態の例は、半導体積層体形成工程に引き続き、コンタクト部形成工程及び誘電体層形成工程を有することが好ましく、以下に当該工程について説明する。
<<コンタクト部形成工程>>
コンタクト部形成工程は、まず、半導体積層体30上にIII-V族化合物半導体からなるコンタクト層41を形成する。例えば、図2のステップ30に示すように、p型キャップ層39上にp型のコンタクト層41を形成することができる。p型のコンタクト層41は、オーミック金属部43に接し、オーミック金属部43と半導体積層体30との間に介在する層であって、半導体積層体30に比べてオーミック金属部43との間のコンタクト抵抗が小さくなる組成であればよく、例えばp型のInGaAs層を用いることができる。コンタクト層41の厚みは制限されないが、例えば50nm~200nmとすることができる。
次いで、図3のステップ40に示すように、コンタクト層41上の一部にオーミック金属部43を形成すると共に、コンタクト層41の表面に露出領域を残す。オーミック金属部43は、所定のパターンで島状に分散させて形成することができる。p型のコンタクト層41としてp型のInGaAs層を用いる場合、オーミック金属部43として例えばAu、AuZn、AuBe、AuTiなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Au/AuZn/Auをオーミック金属部43とすることができる。オーミック金属部43の厚み(または合計厚み)は制限されないが、例えば300~1300nm、より好ましくは350nm~800nmとすることができる。
ここで、例えば、コンタクト層41の表面にレジストパターンを形成し、オーミック金属部43を蒸着させ、レジストパターンをリフトオフして形成することにより、コンタクト層41の表面に露出領域を残すことができる。また、コンタクト層41の表面全面に所定の金属層を形成し、当該金属層上にマスクを形成し、エッチングするなどして、オーミック金属部43を形成してもよい。いずれの場合も、図3のステップ40に示すように、コンタクト層41上の一部にオーミック金属部43が形成され、コンタクト層41の表面には、オーミック金属部43が接触しない表面、すなわち、露出領域を形成することができる。
なお、オーミック金属部43の形状は、図3のステップ40に示すように断面図において台形状となることがあるが、これは模式的な例示に過ぎない。オーミック金属部43の形状は、断面図において矩形状に形成されても構わないし、角部に丸みを有していても構わない。
さらに、図3のステップ50に示すように、コンタクト部形成工程において、露出領域におけるコンタクト層41を、半導体積層体30の表面が露出するまで除去して、オーミック金属部43およびコンタクト領域41Aからなるコンタクト部40を形成する。すなわち、先に形成したオーミック金属部43以外の場所におけるコンタクト層41を、半導体積層体30の最表層であるp型キャップ層39の表面が露出するまでエッチングし、コンタクト領域41Aとする。例えば、オーミック金属部43およびその近傍(2~5μm程度)にレジストマスクを形成し、酒石酸-過酸化水素系などによりコンタクト層41の露出領域をウェットエッチングすればよい。他にも、無機酸-過酸化水素系および有機酸-過酸化水素系のエッチング液などによってもウェットエッチングは可能である。また、露出領域を形成する際に、上記所定の金属層上にマスクを形成し、エッチングによりオーミック金属部43を形成した場合は、エッチングを連続して行ってもよい。
なお、コンタクト部40の厚みは、コンタクト層41(コンタクト領域41A)およびオーミック金属部43の合計厚みに相当し、350nm~1500nm、より好ましくは400~1000nmとすることができる。
<<誘電体層形成工程>>
誘電体層形成工程では、図3のステップ60に示すように、半導体積層体30のキャップ層39上の少なくとも一部に誘電体層50を形成する。このような誘電体層50は、例えば以下のようにして形成することができる。
まず、半導体積層体30およびコンタクト部40を被覆するように、半導体積層体30上の全面に誘電体層を成膜する。成膜法としては、プラズマCVD法およびスパッタ法などの、公知の手法が適用可能である。そして、成膜した誘電体層表面の、コンタクト部40の上方において、誘電体層50にコンタクト部40上の誘電体が形成される場合には、所望に応じてマスクを形成し、エッチング等により当該コンタクト部40上の誘電体を除去すればよい。例えば、バッファードフッ酸(BHF)などを用いてコンタクト部40上の誘電体をウェットエッチングすることができる。
なお、図4に示すように、半導体積層体30キャップ層39上の一部に誘電体層50を形成すると共に、コンタクト部40の周囲を露出部とすることも好ましい。このような誘電体層50および露出部は、例えば以下のようにして形成することができる。まず、半導体積層体30上の全面に誘電体層を成膜し、成膜した誘電体層表面の、コンタクト部40の上方において、コンタクト部40を完全に取囲む窓パターンをレジストで形成する。この場合、窓パターンは、コンタクト部40の幅方向および長手方向の長さに対してそれぞれ1~5μm程度拡がりを持たせることが好ましい。こうして形成したレジストパターンを用いて、コンタクト部40周辺の誘電体をエッチングにより除去することで、誘電体層50が形成されると共に、コンタクト部40の周囲が露出部となる。
この形状を確実に得るためには、露出部の幅Wを0.5μm以上5μm以下とすることが好ましく、1μm以上3.5μm以下とすることがより好ましい。
ここで、誘電体層50が半導体積層体30と接触する接触面積率を、80%以上95%以下とすることも好ましい。コンタクト部40の面積を減らして、誘電体層50の面積を増やすことにより、コンタクト部40による光吸収を抑制することができるからである。なお、接触面積率は、ウエハの状態で測定することができるし、個片化後に測定することもできる。
なお、誘電体層形成工程により形成される誘電体層50の厚みHと、コンタクト部40の厚みHとの関係は特に制限されないが、図4に示すように、誘電体層50の厚みをH、コンタクト部40の厚みをHと表した場合、H≧Hとすることができ、H>Hとすることも好ましい。この条件の下、誘電体層50の厚みを、例えば360nm~1600nm、より好ましくは410nm~1100nmとすることができる。また、誘電体層50の厚みHと、コンタクト部40の厚みHとの差H-Hを10nm以上100nm以下とすることも好ましい。
また、誘電体層50としては、SiO、SiN、ITOおよびAlNなどを用いることができ、特に、誘電体層50がSiOからなることが好ましい。SiOは、BHF等によるエッチング加工が容易だからである。
<金属反射層形成工程>
金属反射層形成工程では、図5のステップ70に示すように、並列して設けられた誘電体層50及びコンタクト部40の上に発光層35から放射される光を反射する金属反射層60を形成する。なお、誘電体層形成工程において露出部を形成している場合は、金属反射層60は露出部上にも形成される。金属反射層60には、Au,Al,Pt,Ti、Agなどを用いることができるが、Auを主成分とすることが特に好ましい。この場合、金属反射層60の組成においてAuが50質量%超を占めることが好ましく、より好ましくはAuが80質量%以上である。金属反射層60は、複数層の金属層を含むことができるが、Auからなる金属層(以下、「Au金属層」)を含む場合には、金属反射層60の合計厚みのうち、Au金属層の厚みを50%超とすることが好ましい。例えば、金属反射層はAuのみからなる単一層であってもよいし、金属反射層にAu金属層が2層以上含まれていてもよい。後続の接合工程における接合を確実に行うため、金属反射層の最表層(半導体積層体30と反対側の面)を、Au金属層とすることが好ましい。例えば、誘電体層50、露出部およびコンタクト部40上に、Al、Au、Pt、Auの順に金属層を成膜し、金属反射層とすることができる。金属反射層におけるAu金属層の1層の厚みを、例えば400nm~2000nmとすることができ、Au以外の金属からなる金属層の厚みを、例えば5nm~200nmとすることができる。金属反射層60は、蒸着法などの一般的な手法により、誘電体層50、露出部およびコンタクト部40上に成膜して形成することができる。
<接合工程>
接合工程では、図5のステップ80に示すように、成長用基板10と異なる支持基板80を、金属反射層60を介して接合する。支持基板80の表面には、予め金属接合層70を、スパッタ法や蒸着法などにより形成しておけばよい。この金属接合層70と、金属反射層60を対向配置して貼り合せ、250℃~500℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
金属反射層60と接合する金属接合層70には、Ti、Pt、Auなどの金属や、金と共晶合金を形成する金属(Snなど)を用いることができ、これらを積層したものとすることが好ましい。例えば、支持基板80の表面から順に、厚み400nm~800nmのTi、厚み5nm~20nmのPt、厚み700~1200nmのAuを積層したものを金属接合層70とすることができる。なお、金属反射層60と金属接合層70との接合を容易にするため、金属接合層70側の最表層をAu金属層とし、金属反射層60の、金属接合層70側の金属層もAuとして、Au-Au拡散によるAu同士での接合を行うことが好ましい。
なお、支持基板80には、例えば導電性のSi基板を用いることができ、他にも、導電性のGaAs基板、またはGe基板を用いてもよい。また、上述の半導体基板以外に、金属基板を用いることもできるし、焼成AlNなどの放熱性絶縁基板を用いたサブマウント基板であっても良い。
<成長用基板除去工程>
そして、成長用基板除去工程では、図6のステップ90に示すように、成長用基板10を除去してエッチングストップ層20を露出する。成長用基板10は、例えば塩酸希釈液を用いてウェットエッチングにより除去することができ、エッチングストップ層20を当該ウェットエッチングの終点とすることができる。
<第2導電型クラッド層露出工程>
第2導電型クラッド層露出工程では、図6のステップ100及びステップ110に示すように、露出したエッチングストップ層20のn側電極形成領域20A上に上面電極としてのn側電極93を形成しつつ、エッチングストップ層20を一部除去して、半導体積層体30に光取り出し面31Aを設けることができる。n側電極形成領域20A上にn側電極93を設けた後、エッチングストップ層20を一部除去してもよいし、予めn側電極形成領域20A以外のエッチングストップ層20を除去し、その後n側電極93を形成してもよい。エッチングストップ層20は、硫酸-過酸化水素系や酒石酸-過酸化水素系のエッチング液を用いたウェットエッチングにより除去することができる。
なお、光取り出し面31Aにおける第2導電型クラッド層31上のエッチングストップ層20は後述の粗面化処理工程でもエッチングは可能であり、粗面化処理において同時に除去することもできる。そのため、上記のエッチングストップ層20の除去工程を省略することもできるし、エッチングストップ層20を第2導電型クラッド層31のエッチング開始を遅延させるマスクとして用いて光取り出し面31Aにおける第2導電型クラッド層31の表面凹凸の形状を制御することも好ましい。
<粗面化処理工程>
その後、粗面化処理工程では、図7に示すように、n側電極93以外の露出した第2導電型クラッド層31を濃硝酸に浸漬させて粗面化することで、第2導電型クラッド層31の光取り出し面31Aの展開面積比(Sdr)を4.0以上とする。粗面化処理に用いる濃硝酸としては、例えば、61wt%に調製したエッチング液や、電子工業用硝酸(関東化学社製、硝酸1.38)などの市販のエッチング液を用いることができる。また、Sdrは4.4以上とすることが好ましい。また、Sdrは7.0以下とすることが好ましく、5.8以下とすることがさらに好ましい。このとき、濃硝酸の温度は10℃未満であることが好ましく9℃未満であることがより好ましく、8℃未満であることがさらに好ましい。濃硝酸の温度が高いと、エッチング速度が大きくなるため、クラッド層が貫通または消失してしまう恐れがある。また、濃硝酸の濃度は60wt%以上であることが好ましく、61wt%以上であることがより好ましく、62wt%以上であることがさらに好ましい。濃硝酸の濃度が60wt%未満であると粗面の形成が不十分になる恐れがある。そして、第2導電型クラッド層31の光取り出し面31Aの算術平均高さ(Sa)は0.60μm以下、かつスキューネス(Ssk)が0.30以上となるように粗面化処理を行うことが好ましく、Saが0.55μm以下、かつSskが0.40以上となるように粗面化処理を行うことがより好ましい。また、粗面化処理工程の後に、さらにメサ構造を形成する工程と、メサにより除去された部分を切断して個片化する工程を有してもよい。また、粗面化処理工程においては、上面電極を露出したまま行う場合以外に、エッチング液に浸漬する前に上面電極領域や粗面化を行わない部分をレジスト等でマスクする工程を含めることもできる。。こうして図7に示す半導体発光素子200を作製することができる。
<<保護膜形成工程>>
また、図示しないが、粗面化処理工程の後、第2導電型クラッド層31の光取り出し面31Aを含む表面上に、保護膜を設けて、半導体発光素子を得てもよい。保護膜は、プラズマCVD法及びスパッタ法などの、公知の手法を適用することが可能である。保護膜はSiO、SiN、ITO及びAlNなどを用いることができる。保護膜は、n型クラッド層31と、空気間の屈折率差を抑制して、光取り出しを高める効果と半導体発光素子の通電寿命特性を向上させる効果を有するためであるが、本発明の粗面化処理工程を経た第2導電型クラッド層31では、その表面の粗面化を行う領域と粗面化しない領域との境界において抉れが生じていないため、保護膜と第2導電型クラッド層31とが接していない部分(空隙部)を生じることなく保護膜を形成することができる。なお、半導体積層体30の側面を保護する保護膜をさらに設けてもよい。
本実施形態は、説明の便宜のため、成長用基板10としてn型のInP基板を用いる実施形態としたため、成長用基板10上に形成される各層のn型およびp型については上記のとおりとしたが、各層の導電型のn型/p型が逆転可能であるのは当然に理解される。
以上、本実施形態の説明を行ったが、実施形態はこれに限定されず、本発明の範囲内において、公知の技術を用いての種々の変形は可能である。例えば、接合法を用いない場合は、例えば成長用基板10としてn型の基板を使用するときは第1導電型クラッド層をn型、第2導電型クラッド層をp型に変更し、成長用基板10の上に半導体積層体30として第1導電型クラッド層37、発光層35、第2導電型クラッド層31をこの順に形成し、第2導電型クラッド層31の上にコンタクト層41を形成した後、図3のステップ40および50のようにコンタクト層41の表面にオーミック金属部43を形成した後、コンタクト層41の一部を除去して露出している第2導電型クラッド層(図3での第1導電型クラッド層37およびキャップ層39)の上面を光取り出し面31Aとして粗面化処理工程を実施すればよく、成長用基板10の裏面に裏面電極91を形成すれば良い。この場合、オーミック金属部43が上面電極の役割を担う。接合法を用いない場合は、エッチングストップ層20は有っても無くても良い。また、図示される半導体積層体30の側面は垂直描写されているが、メサ構造を形成する工程においてメサエッチングにより半導体積層体30の側面に傾斜を有していて良い。以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
狙いの発光中心波長を1000nm~1900nmとして、以下の実施例1~5及び比較例1~6に係る半導体発光素子を接合法により作製した。以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
(実施例1)
実施例1による半導体発光素子の各構成については、支持基板に接合する前の成長用基板の上に成長された状態について表1に厚さとドーパント濃度を示す。
Figure 0007541591000001
図2~図4に示した接合型の半導体発光素子の製造方法のフローチャートに従って、実施例1に係る半導体発光素子を作製した。具体的には以下のとおりである。まず、MOCVD装置を用いて、n型InP基板の(100)面上に、n型InP初期成長層(100nm)、n型In0.57Ga0.43Asエッチングストップ層(20nm)、n型In0.52Ga0.18Al0.30As(すなわち、Al組成比30%)クラッド層(厚み:4800nm、ドーパント濃度:5.0×1017atoms/cm)、i型In0.52Ga0.18Al0.30Asスペーサ層(厚み:100nm)、発光波長1490nmの量子井戸構造の発光層(合計188nm)、i型InPスペーサ層(厚み:320nm)、p型InPクラッド層(2400nm、ドーパント濃度:7.0×1017atoms/cm)、p型In0.8Ga0.20As0.50.5キャップ層(厚み:50nm、ドーパント濃度:5.0×1018atoms/cm)、p型In0.57Ga0.43Asコンタクト層(厚み:100nm、ドーパント濃度:1.5×1019atoms/cm)を順次形成した。なお、量子井戸構造の発光層の形成にあたり、In0.526Ga0.398Al0.076As障壁層(厚み:8nm)の形成後に、In0.567Ga0.352Al0.081As井戸層(厚み:10nm)およびIn0.526Ga0.398Al0.076As障壁層(厚み:8nm)を交互に10組積層した。
p型In0.57Ga0.43Asコンタクト層上に、島状に分散したp型オーミック電極部(Au/AuZn/Au、合計厚み:530nm)を形成してコンタクト部とした。このパターン形成にあたっては、レジストパターンを形成し、次いでオーミック電極を蒸着し、レジストパターンのリフトオフにより形成した。この状態で光学顕微鏡を用いてウエハの半導体積層体を上面視で観察したところ、p型オーミック電極部の、半導体積層体への接触面積率は0.95%であった。オーミックコンタクトのための熱処理を300℃で1分行った。
次に、オーミック電極部の上にレジストマスクを形成し、オーミック電極部を形成した場所以外のp型In0.57Ga0.43Asコンタクト層を、酒石酸-過酸化水素系のウェットエッチングにより除去した。レジストを除去した後、プラズマCVD法によりp型In0.80Ga0.20As0.500.50キャップ層上の全面にSiOからなる誘電体層(厚み:700nm)を形成した。そして、p型オーミック電極部の上方領域に、幅10μmを付加した形状の窓パターンをレジストで形成し、p型オーミック電極部およびその周辺の誘電体層を、BHFによるウェットエッチングにより除去し、p型In0.80Ga0.20As0.500.50キャップ層を露出させた。このとき、p型In0.80Ga0.20As0.500.50キャップ層上の誘電体層の高さH(700nm)は、p型コンタクト層(厚み:120nm)とp型オーミック電極部(厚み:530nm)からなるコンタクト層の高さH(670nm)より、30nm高い。なお、この状態で光学顕微鏡を用いてウエハの半導体積層体を上面視で観察したところ、誘電体層(SiO)の接触面積率は93%であった。
次に、金属反射層(Ti/Au/Pt/Au)を、p型In0.80Ga0.20As0.500.50キャップ層上及び、上記誘電体層上の全面に蒸着により形成した。金属反射層の各金属層の厚みは、順にTiが2nm、Auが650nm、Ptが10nm、Auが900nmである。
一方、支持基板となる導電性Si基板(厚み:300μm)上に、金属接合層(Ti/Pt/Au)を形成した。金属接合層の各金属層の厚みは、順にTiが650nm、Ptが10nm、Auが900nmである。
これら金属反射層および金属接合層を対向配置して、315℃で加熱圧縮接合を行った。そして、InP基板を塩酸希釈液によりウェットエッチングして除去した。
次に、上面オーミック電極形成を行った。上面電極を形成する場所以外にレジストパターンを形成し、n型電極(Au(厚み:10nm)/Ge(厚み:33nm)/Au(厚み:57nm)/Ni(厚み:34nm)/Au(厚み:800nm)/Ti(厚み:100nm)/Au(厚み:1000nm))を蒸着し、レジストパターンのリフトオフにより、上面電極のパターンを形成した。さらに、n型電極中央の円形状部上にパッド部(Ti(厚み:150nm)/Pt(厚み:100nm)/Au(厚み:2500nm))を形成し、図8に示すような上面電極のパターンとした。
エッチングストップ層は、酒石酸-過酸化水素系のエッチング液により、エッチングして除去した。
次に、n型クラッド層の光取り出し面に対して粗面化処理を行った。まず、粗面化しない領域(n型クラッド層の上面の後述するメサエッチング予定位置、および、上面電極の上部および外周)に対してレジストパターンを形成した。レジストがエッチングを阻む膜である。このレジストパターンを形成しない領域が、粗面化を行う領域である。その後、8℃に冷却した半導体用の濃硝酸(61wt%)に浸漬し5秒間静置した。直後に取り出してオーバーフローさせている純水内で揺動する流水洗浄を60秒間行い、アンモニア水内で揺動するアルカリ洗浄を80秒間行い、再び、オーバーフローさせている純水内で揺動する流水洗浄を60秒間行い、ブロー乾燥させた。その後、レジストパターンを除去した。
次に、メサエッチングによりダイシングラインを形成した。ダイシングライン以外の領域に対してレジストパターンを形成し、ドライエッチングによりダイシングライン上の半導体積層体を除去した。そして、ドライエッチングにより形成された半導体積層体の傾斜した側面(メサ側面)および上記の光取り出し面を含めて覆うように、プラズマCVD法により保護膜としてSiN(厚さ190nm)を全面に形成した。ワイヤボンディングに必要なパッド電極表面の一部を露出させるためにパッド電極上の保護膜(SiN)は一部除去した。発光層側をレジストを用いて保護した後、研削装置によって支持基板(Si基板)の厚さが150μmとなるまで研削を行った。そして、Si基板の研削面である裏面側への裏面電極(Ti(厚み:10nm)/Pt(厚み:50nm)/Au(厚み200nm))を形成し、ダイシングによるチップ個片化を行って、実施例1に係る半導体発光素子を作製した。なお、チップサイズは250μm×250μmである。
(実施例2~実施例4、比較例1~比較例6)
また、以下の実施例及び比較例において、InGaAlAsからなるn型クラッド層のAl組成比を適宜48%~0%まで変更した半導体発光素子及び、n型クラッド層の組成をInP、GaAsに変更した半導体発光素子を作成した。
(実施例2)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Ga0.23Al0.25As(すなわち、Al組成比25%)に変更した以外は、実施例1と同様にして、実施例2に係る半導体発光素子を得た。
(実施例3)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Ga0.28Al0.20As(すなわち、Al組成比20%)に変更した以外は、実施例1と同様にして、実施例3に係る半導体発光素子を得た。
(実施例4)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Ga0.33Al0.15As(すなわち、Al組成比15%)に変更した以外は、実施例1と同様にして、実施例4に係る半導体発光素子を得た。
(実施例5)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Ga0.38Al0.10As(すなわち、Al組成比10%)に変更した以外は、実施例1と同様にして、実施例5に係る半導体発光素子を得た。
(比較例1)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Al0.48As(すなわち、Al組成比48%)に変更した以外は、実施例1と同様にして、比較例1に係る半導体発光素子を得た。
(比較例2)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Ga0.13Al0.35As(すなわち、Al組成比35%)に変更した以外は、実施例1と同様にして、比較例2に係る半導体発光素子を得た。
(比較例3)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Ga0.43Al0.05As(すなわち、Al組成比5%)に変更した以外は、実施例1と同様にして、比較例3に係る半導体発光素子を得た。
(比較例4)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからIn0.52Ga0.43As(すなわち、Al組成比0%)に変更した以外は、実施例1と同様にして、比較例4に係る半導体発光素子を得た。
(比較例5)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからInPに変更した以外は、実施例1と同様にして、比較例5に係る半導体発光素子を得た。
(比較例6)
n型クラッド層の組成を、In0.52Ga0.18Al0.30AsからGaAsに変更した以外は、実施例1と同様にして、比較例6に係る半導体発光素子を得た。
(発光特性の評価)
実施例1~4、比較例1~6のそれぞれに係る半導体発光素子に対し、定電流電圧電源を用いて順方向電流If(mA)が30mA及び36mAの電流をそれぞれ流したときの順方向電圧Vf(V)、積分球による発光出力Po(mW)を測定した。また、スペクトルアナライザ(横河計測株式会社製AQ6374)による発光中心波長λp(nm)及び半値幅(FWHM、単位nm)もそれぞれ測定した。なお、測定の際にはそれぞれ3個の試料の測定結果の平均値を求めた。次いで、発光出力をその時の注入電力で除することにより、Po/(Vf・If)を算出し、この値を注入電力あたりの発光出力の指標とした。そして、それぞれの実施例、比較例において、第2導電型クラッド層の粗面化を実施しなかった以外は、全て同じプロセスで作製した比較品に対し、発光出力の上昇率を評価した。それぞれの測定結果及び算出結果を表2に示す。ここでPo上昇率が120%以上であったものをA、110%以上であったものをB、110%未満であったものをCと評価した。なお、表2には記載しないが、それぞれの発光中心波長は1490nm±10nmの範囲内であった。
Figure 0007541591000002
(光取り出し面の粗さ測定)
上述のとおり、形状解析レーザ顕微鏡(KEYENCE社製 VK-X1000/1100)を用いて、粗面化処理後のチップ(ダイシング後)におけるn型クラッド層(第2導電型クラッド層)表面の粗面形状の測定を行った。レンズ倍率は50倍とし、画素数は2048×1536とした。
データ測定時において、ISO 25178に基づく面粗さのパラメータ(Sa、Sz、Spc、Sdr、Sskなど)が自動的に算出される。それらの値のうちSa、Sdr、Sskを上記表2に示し、そのAl組成比との関係について図9~11にグラフで示す。グラフからも分かるとおり、Al組成比が大きくなるほど、エッチングによる粗面化の影響は大きくなり、特にSdrとの関係においては顕著な一次相関を示す。なお、InPはエッチングされないため、表2では比較例5の面粗さパラメータを「―」表記とした。
また、代表例として、比較例1、実施例1及び比較例4の発光素子のn側電極形成領域を横断するように劈開した断面における粗面化処理後のn型クラッド層表面付近の電子顕微鏡観察像を図12~14にそれぞれ示す。本発明範囲を満たす実施例1の第2導電型クラッド層の表面には、図13に示すように十分に粗い粗面が形成されていることが観察される。一方で、Al組成比が本発明範囲を超えて高い比較例1においては、図12に示すように、レジストパターンを用いて粗面化しない領域と粗面化を行う領域との境界において、抉れ(枠線及び点線は出願人が付した)が生じており、実施例1及び比較例4においては、図12に示すような抉れが観察されていないことが確認された。
本発明によれば、従来の発光素子に比べて注入電力あたりの発光出力が良好であり、かつ空隙部を生じることなく保護膜を形成することができる半導体発光素子及びその製造方法を提供することができる。
10 成長用基板
20 エッチングストップ層
30 半導体積層体
31 第2導電型クラッド層
31A 光取り出し面
35 発光層
35W 井戸層
35B 障壁層
37 第1導電型クラッド層
39 キャップ層
40 コンタクト部
41 コンタクト層
41A コンタクト領域
43 オーミック金属部
50 誘電体層
60 金属反射層
70 金属接合層
80 支持基板
100 半導体発光素子
91 裏面電極
93 上面電極

Claims (15)

  1. 第1導電型クラッド層、発光層、第2導電型クラッド層をこの順に有し、第2導電型ク ラッド層を光取り出し側とする半導体発光素子であって、
    前記発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、
    前記第2導電型クラッド層の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)であり、
    前記第2導電型クラッド層の光取り出し面の展開面積比(Sdr)が4.0以上であり、スキューネス(Ssk)が0.30以上である、半導体発光素子。
  2. 前記第2導電型クラッド層のAl組成比zが0.15≦z≦0.30である、請求項1に記載の半導体発光素子。
  3. 前記第2導電型クラッド層の光取り出し面における算術平均高さ(Sa)が0.60μm以下である請求項1に記載の半導体発光素子。
  4. 前記第2導電型クラッド層のバンドギャップが前記発光層のバンドギャップよりも大きい、請求項1に記載の半導体発光素子。
  5. 前記第2導電型クラッド層の厚さが2μm以上10μm以下である、請求項1に記載の半導体発光素子。
  6. 前記発光層が、InGaAlAs系の井戸層と、InGaAlAs系の障壁層とを交互に積層してなる量子井戸型構造を有する、請求項1に記載の半導体発光素子。
  7. 前記第1導電型クラッド層及び前記発光層の間と前記発光層及び前記第2導電型クラッド層の間とのそれぞれにおいてアンドープのスペーサ層を有する、請求項1に記載の半導体発光素子。
  8. 支持基板、第1導電型クラッド層、発光層、第2導電型クラッド層をこの順に有し、前記支持基板と前記第1導電型クラッド層との間に金属反射層を有し、
    前記金属反射層と前記第1導電型クラッド層との間に並列して設けられた誘電体層及びコンタクト部とをさらに備える、請求項1に記載の半導体発光素子。
  9. 第2導電型クラッド層を光取り出し側とする半導体発光素子の製造方法であって、
    第1導電型クラッド層、発光層、前記第2導電型クラッド層を順次形成する半導体積層体形成工程と、
    前記第2導電型クラッド層を濃硝酸に浸漬させて粗面化することで、前記第2導電型クラッド層の光取り出し面の展開面積比(Sdr)を4.0以上、スキューネス(Ssk)を0.30以上とする粗面化処理工程と、を含み、
    前記発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、
    前記第2導電型クラッド層の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)である、半導体発光素子の製造方法。
  10. 前記粗面化処理工程において、前記濃硝酸の温度が10℃未満である、請求項9に記載の半導体発光素子の製造方法。
  11. 前記粗面化処理工程において、前記濃硝酸の濃度が60wt%以上である、請求項9に記載の半導体発光素子の製造方法。
  12. 前記第2導電型クラッド層のAl組成比zを0.15≦z≦0.30とする、請求項9に記載の半導体発光素子の製造方法。
  13. 前記粗面化処理工程において、前記第2導電型クラッド層の光取り出し面の算術平均高さ(Sa)が0.6μm以下となり、かつスキューネス(Ssk)が0.3以上となるように粗面化処理を行う、請求項9に記載の半導体発光素子の製造方法。
  14. 前記粗面化処理工程の後に、さらにメサ構造を形成する工程と、メサにより除去された部分を切断して個片化する工程を有する、請求項9に記載の半導体発光素子の製造方法。
  15. 成長用基板上に、エッチングストップ層、第2導電型クラッド層、発光層、第1導電型クラッド層を順次形成する半導体積層体形成工程と、
    前記第1導電型クラッド層の上に並列して誘電体層及びコンタクト部を形成する工程と、
    前記誘電体層及び前記コンタクト部の上に金属反射層を形成する金属反射層形成工程と、
    前記成長用基板と異なる支持基板を前記金属反射層を介して接合する接合工程と、
    前記成長用基板を除去して前記エッチングストップ層を露出する成長用基板除去工程と、
    エッチングストップ層を除去して光取り出し側とする第2導電型クラッド層の上面を露出させる第2導電型クラッド層露出工程と、
    前記第2導電型クラッド層露出工程の後、前記第2導電型クラッド層を濃硝酸に浸漬させて粗面化することで、前記第2導電型クラッド層の光取り出し面の展開面積比(Sdr)を4.0以上、スキューネス(Ssk)を0.30以上とする粗面化処理工程と、を含み、
    前記発光層はIII族としてAl、Ga、Inを1種または2種以上含み、V族としてAs、Sb、Pを1種または2種以上含み、発光中心波長が1000~1900nmとなるIII-V族化合物半導体であり、
    前記第2導電型クラッド層の組成は、InGaAlAs(0.49≦x≦0.55、0.10≦z<0.35、x+y+z=1)である、半導体発光素子の製造方法。
JP2023010503A 2023-01-26 2023-01-26 半導体発光素子及び半導体発光素子の製造方法 Active JP7541591B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023010503A JP7541591B2 (ja) 2023-01-26 2023-01-26 半導体発光素子及び半導体発光素子の製造方法
PCT/JP2023/045794 WO2024157678A1 (ja) 2023-01-26 2023-12-20 半導体発光素子及び半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023010503A JP7541591B2 (ja) 2023-01-26 2023-01-26 半導体発光素子及び半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2024106254A JP2024106254A (ja) 2024-08-07
JP7541591B2 true JP7541591B2 (ja) 2024-08-28

Family

ID=91970407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023010503A Active JP7541591B2 (ja) 2023-01-26 2023-01-26 半導体発光素子及び半導体発光素子の製造方法

Country Status (2)

Country Link
JP (1) JP7541591B2 (ja)
WO (1) WO2024157678A1 (ja)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297572A (ja) 2002-03-29 2003-10-17 Nec Corp 発光素子、その製造方法およびこれを用いた表示装置
JP2006286809A (ja) 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法
JP2007103581A (ja) 2005-10-03 2007-04-19 Fujitsu Ltd 埋込型半導体レーザ
JP2008021845A (ja) 2006-07-13 2008-01-31 Sony Corp 半導体発光装置及びその製造方法
JP2010010435A (ja) 2008-06-27 2010-01-14 Mitsubishi Electric Corp 光半導体素子の製造方法
JP2010186802A (ja) 2009-02-10 2010-08-26 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2012104730A (ja) 2010-11-12 2012-05-31 Hitachi Cable Ltd 半導体発光素子
US20170279005A1 (en) 2016-03-25 2017-09-28 Epistar Corporation Semiconductor device and the manufacturing method thereof
JP2018101675A (ja) 2016-12-20 2018-06-28 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2019203329A1 (ja) 2018-04-19 2019-10-24 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2019192909A (ja) 2018-04-19 2019-10-31 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2021039982A (ja) 2019-08-30 2021-03-11 アオイ電子株式会社 発光装置
WO2021075439A1 (ja) 2019-10-15 2021-04-22 Dowaエレクトロニクス株式会社 半導体発光素子及びその製造方法
JP2022065415A (ja) 2020-10-15 2022-04-27 ウシオ電機株式会社 赤外led素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232691A (ja) * 1995-07-24 1997-09-05 Fujitsu Ltd 半導体レーザ

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297572A (ja) 2002-03-29 2003-10-17 Nec Corp 発光素子、その製造方法およびこれを用いた表示装置
JP2006286809A (ja) 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法
JP2007103581A (ja) 2005-10-03 2007-04-19 Fujitsu Ltd 埋込型半導体レーザ
JP2008021845A (ja) 2006-07-13 2008-01-31 Sony Corp 半導体発光装置及びその製造方法
JP2010010435A (ja) 2008-06-27 2010-01-14 Mitsubishi Electric Corp 光半導体素子の製造方法
JP2010186802A (ja) 2009-02-10 2010-08-26 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2012104730A (ja) 2010-11-12 2012-05-31 Hitachi Cable Ltd 半導体発光素子
US20170279005A1 (en) 2016-03-25 2017-09-28 Epistar Corporation Semiconductor device and the manufacturing method thereof
JP2018101675A (ja) 2016-12-20 2018-06-28 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2019203329A1 (ja) 2018-04-19 2019-10-24 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2019192909A (ja) 2018-04-19 2019-10-31 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2021039982A (ja) 2019-08-30 2021-03-11 アオイ電子株式会社 発光装置
WO2021075439A1 (ja) 2019-10-15 2021-04-22 Dowaエレクトロニクス株式会社 半導体発光素子及びその製造方法
JP2022065415A (ja) 2020-10-15 2022-04-27 ウシオ電機株式会社 赤外led素子

Also Published As

Publication number Publication date
WO2024157678A1 (ja) 2024-08-02
JP2024106254A (ja) 2024-08-07

Similar Documents

Publication Publication Date Title
KR102437828B1 (ko) 반도체 발광 소자 및 그 제조 방법
US11417793B2 (en) Method of manufacturing semiconductor optical device and semiconductor optical device
TWI713235B (zh) 半導體發光元件及其製造方法
JP6785331B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
US11637220B1 (en) Semiconductor light-emitting element
US20220367749A1 (en) Semiconductor optical device and method of producing the same
TWI721841B (zh) 紅外線led元件
US11515448B2 (en) Semiconductor light-emitting element and method of manufacturing the same
JP3165374B2 (ja) 化合物半導体の電極の形成方法
TWI811572B (zh) 半導體發光元件及其製造方法
JP7541591B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2020167223A (ja) 赤外led素子
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
TWI743463B (zh) 半導體光元件的製造方法以及半導體光元件的中間體
US12125702B2 (en) Semiconductor light-emitting element and method of producing the same
TW202431664A (zh) 半導體發光元件和半導體發光元件的製造方法
JP4007737B2 (ja) 半導体素子
JP2009088160A (ja) 発光ダイオードおよびその製造方法
KR20070076825A (ko) 반도체 레이저 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240816

R150 Certificate of patent or registration of utility model

Ref document number: 7541591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150