JP3994362B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3994362B2 JP3994362B2 JP25372698A JP25372698A JP3994362B2 JP 3994362 B2 JP3994362 B2 JP 3994362B2 JP 25372698 A JP25372698 A JP 25372698A JP 25372698 A JP25372698 A JP 25372698A JP 3994362 B2 JP3994362 B2 JP 3994362B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- etching
- layer
- compound semiconductor
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メサ埋め込み型の半導体レーザや半導体導波路のように要部をメサ形状にエッチングし、その後、メサを半導体で埋め込んだ構造にした化合物半導体装置を製造するのに好適な方法に関する。
【０００２】
例えば、メサ埋め込み型の半導体レーザに於いては、発振波長や発振しきい値を安定させる為、活性層位置に於けるメサ幅の精密な制御が要求され、従来、ウエット・エッチング法を適用して行なっていたメサ・エッチングがドライ・エッチング法で行なうように転換されようとしている。
【０００３】
然しながら、ドライ・エッチング法に依って化合物半導体のメサ・エッチングを行なった場合、エッチング表面近傍にエッチング・ダメージ層が生成されることが知られ、その存在は素子の信頼性を低下させるので、本発明では、この問題を解消する一手段を開示する。
【０００４】
【従来の技術】
例えば、面指数が（００１）であるＩｎＰ基板上にＩｎＰクラッド層で挟んだＩｎＧａＡｓＰ或いはＡｌＩｎＧａＡｓからなる活性層などを積層形成し、それ等各半導体層を精密な幅を維持しつつメサ化する為、ドライ・エッチング法を適用することに依ってメサ・エッチングし、その後、化合物半導体を成長させてメサを埋め込むことが行なわれている。
【０００５】
そのドライ・エッチングを行なった際、エッチング表面近傍にはエッチング・ダメージ層が生成されるので、メサを埋め込む前にエッチング・ダメージ層を除去しなければならない。
【０００６】
メサの埋め込み成長を行なう前に実施されるエッチング・ダメージ層除去の処理には、大別して酸溶液を用いたウエット・エッチング法及びエッチング・ガスを用いた気相エッチング法が適用される。
【０００７】
この場合に於けるウエット・エッチング用の酸溶液としては、ＩｎＰ及びＩｎＧａＡｓＰ及びＡｌＩｎＧａＡｓなどを同時にエッチングすることができる硫酸を主成分とする硫酸系エッチャントが多用され、また、気相エッチング用のエッチング・ガスとしては、塩素系ガスが多用されてきた。
【０００８】
気相エッチング法の適用は、メサ化の為のドライ・エッチングに依るダメージの除去に加えて有機金属気相成長（ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）法に依って埋め込み成長を行なう場合に必要とされている昇温で生じる熱ダメージを埋め込み成長直前に除去することも意図されている。
【０００９】
ドライ・エッチングに依るダメージ層を除去するには、基板表面の全面に亙ってエッチングが進行するのは勿論のこと、エッチング後に活性層側面がＩｎＰクラッド層に対して再現性良く平坦になることが望まれている。
【００１０】
これは、活性層の側面がＩｎＰクラッド層に対して凸になったり、或いは、凹になったりした場合、例えば埋め込み成長した半導体層の成長開始点がマスク直下から活性層直下に移動してしまい、埋め込み形状の制御性が低下してしまう。
【００１１】
図３はメサが形成された半導体装置を表す要部切断正面図であり、（Ａ）は埋め込み成長前処理前、（Ｂ）及び（Ｃ）は埋め込み成長前処理後の状態をぞれぞれ示している。
【００１２】
図に於いて、１は面方位が（００１）であるｎ−ＩｎＰ基板、２はｎ−ＩｎＰクラッド層、３は１．３〔μｍ〕発光−ＩｎＧａＡｓＰ系多重量子井戸活性層、４はｐ−ＩｎＰクラッド層、５はｐ−ＩｎＧａＡｓＰキャップ層、６はＳｉＯ2 マスク膜をそれぞれ示している。
【００１３】
ここで、ｐ−ＩｎＧａＡｓＰキャップ層５は、ＳｉＯ2 膜をパターニングしてマスク膜６を形成する際、ＳｉＯ2 膜の下地にダメージ層が生成されるので、そのダメージ層をｐ−ＩｎＧａＡｓＰキャップ層５で受けるようにし、ＳｉＯ2 マスク膜６を除去する際にｐ−ＩｎＧａＡｓＰキャップ層５も除去することで、半導体装置が機能するのに必要な部分にダメージが及ばないようにする役割を果たしている。
【００１４】
図３（Ａ）のメサを形成するには、キャップ層５上にＳｉＯ2 からなるマスク膜６を形成した後、エタン・ガスをエッチング・ガスとする反応性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依って、マスク膜６をエッチング・マスクとしてキャップ層５、ｐ側のクラッド層４、活性層３、ｎ側のクラッド層２のエッチングを行なう。
【００１５】
メサ・エッチングを行なうと、エッチング表面には、反応生成物であるポリマーが残留するのであるが、後処理として酸素アッシングを行なうことに依って除去してある。
【００１６】
図３（Ｂ）及び図３（Ｃ）に見られる半導体装置は、図３（Ａ）に見られるドライ・エッチングで形成されたメサの埋め込み成長前処理として、硫酸系酸溶液（硫酸と過酸化水素と水との混合液）をエッチャントとし且つメサ側面で測って約０．１〔μｍ〕のエッチングを行なった状態である。
【００１７】
図３（Ｂ）及び図３（Ｃ）から明らかなように、両メサの要部切断正面の形状に相違が見られるが、これは、硫酸系酸溶液の混合比の如何に起因するものであって、活性層３はクラッド層２及び４に対して凸状態になったり、或いは、凹状態になっている。
【００１８】
本発明者の実験に依れば、活性層３の側面とクラッド層２及び４の側面とを再現性良く平坦化することは困難であり、しかも、マスク膜６の直下の層、ここではキャップ層５であるが、それがＩｎＧａＡｓＰを材料とする場合には、深くサイド・エッチングされてしまう現象が頻発する。
【００１９】
このようなメサ幅の低下は、前記した活性層３の側面に於ける凹凸と同様、埋め込み形状の制御性を低下させてしまう旨の問題がある。
【００２０】
ところで、ＩｎＰ結晶とＩｎＧａＡｓＰ結晶を同時にエッチング可能なエッチャントとしては、前記硫酸系酸溶液の他、従来、メサをウエット・エッチングするのに用いていた臭化水素系酸溶液（臭化水素と過酸化水素と水との混合液）、或いは、塩酸系酸溶液（塩酸と酢酸と過酸化水素と水との混合液）が知られているが（要すれば、「特開平４−２２９６８２号公報」、を参照）、これ等のエッチャントをドライ・エッチングで形成したメサの埋め込み成長前処理に用いることは検討されていない。
【００２１】
そこで、本発明者が臭化水素系酸溶液について実験したところ、ウエット・エッチングに依るメサ形成に用いることは可能であっても、ドライ・エッチングに依って形成したメサの埋め込み成長前処理には不適切であることが判った。
【００２２】
図４はメサ形成後に埋め込み成長前処理を行なった半導体装置を表す要部切断正面図であり、（Ａ）はウエット・エッチングを施したもの、（Ｂ）は気相エッチングを施したものをそれぞれ示している。尚、図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２３】
図４（Ａ）は、ドライ・エッチングで形成したメサに対して臭化水素系酸溶液を用いて埋め込み成長前処理を行なった場合を示している。
【００２４】
図から明らかであるが、メサ頂上部に比較してメサ下端部のエッチング量は極端に少なくなっていることが看取される。即ち、臭化水素系酸溶液を用いたウエット・エッチングでは、ドライ・エッチングで形成したメサに於ける底の角部分のダメージ層は除去することが不可能であって、埋め込み成長前処理の為のエッチャントとしては不向きである。
【００２５】
図４（Ｂ）は、ドライ・エッチングでメサを形成してからウエット処理を施していない状態の基板をＭＯＶＰＥ装置内で温度６００〔℃〕に加熱して、ホスフィン（ＰＨ3 ）に塩素系ガスを添加した混合ガスを供給することに依って、３０〔ｎｍ〕程度の気相エッチングを行なった場合を示している。
【００２６】
図から明らかであるが、ウエット処理を施していないドライ・エッチング・メサ基板に対する気相エッチングは、基板表面内で均一に起こらない場合が多い。
【００２７】
この理由は、基板表面に生成されたエッチング・ダメージ層の気相エッチング速度が遅く、そのダメージ層が厚く生成されている部分では、エッチングが進行し難いことに原因があると推定される。
【００２８】
以上は、ドライ・エッチングで形成したメサの埋め込み成長前処理の典型的な従来の技術であるが、これに依って、容易な処理、高い再現性、ドライ・エッチング・ダメージ層の基板全表面に於ける均一なエッチングを行なうことは困難であり、しかも、ドライ・エッチング・ダメージ層除去後の活性層側面をクラッド層に対して平坦にすることはできない。
【００２９】
【発明が解決しようとする課題】
本発明では、ＩｎＰ基板上のＩｎＰ系化合物半導体積層体をドライ・エッチングしてメサを形成し、そのメサをＩｎＰを含む化合物半導体層で埋め込む際、成長前処理で用いるエッチャントを適切に選択する旨の簡単な手段を採ることで、メサ側面形状を損なうことなくドライ・エッチング・ダメージ層を除去することを可能にする。
【００３０】
【課題を解決するための手段】
本発明では、ＩｎＰ系化合物半導体装置にドライ・エッチング法でメサを形成した後、そのメサをＩｎＰ系化合物半導体を含む材料で埋め込む際の前処理を行なう場合、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いることが基本になっている。
【００３１】
図１は本発明の原理を説明する為の化合物半導体装置を表す要部切断正面図であり、図３或いは図４に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３２】
図１（Ａ）は、ｐ−ＩｎＰクラッド層４上にｐ−ＩｎＧａＡｓＰキャップ層５を形成しない半導体装置に対し、本発明に依る酸溶液を用いて埋め込み成長の前処理をした状態を表している。
【００３３】
図示半導体装置に於けるメサ・ストライプの方向は［１１０］であり、活性層３の位置で測定したメサ側面のサイド・エッチング量は０．１〔μｍ〕程度である。
【００３４】
図から明らかなように、ＩｎＧａＡｓＰからなる多重量子井戸活性層３のメサ側面に於ける埋め込み成長前処理のサイド・エッチング量は、ｎ−ＩｎＰクラッド層２の上面及びｐ−ＩｎＰクラッド層４の下面と実質的に変わりなく、前処理後に於いてもメサ側面の平坦性が維持されている。
【００３５】
本発明者等の実験に依れば、メサ側面に於ける平坦性の実現に関する良好な再現性について確認されているところであるが、この平坦性は酸溶液の混合比に依存する為、活性層３の構造に依っては、酸溶液の混合比を調節する必要がある。
【００３６】
この酸溶液を用いた場合の特徴は、メサ側面の底位置に（１１１）面が現れることであり、この（１１１）面の出現は、メサ側面の底位置に於いても、メサ側面及びメサ底のエッチングが他の部分と変わりなく正常に進行していることを示すものである。
【００３７】
また、ｐ−ＩｎＧａＡｓＰキャップ層５を用いることなく、ｐ−ＩｎＰクラッド層４上にＳｉＯ2 マスク膜６を直接形成したので、マスク膜６の直下でメサ幅が低下することはない。
【００３８】
尚、ＳｉＯ2 マスク膜６をパターニングした際にｐ−ＩｎＰクラッド層４の表面にダメージ層が生成されることもあるので、その場合には、埋め込み成長が完了してＳｉＯ2 マスク膜６を除去した後、ｐ−ＩｎＰクラッド層４の頂面を深さ１０〔ｎｍ〕以上に亙って除去すれば良い。
【００３９】
図１（Ｂ）は、図１（Ａ）の場合と比較する為、ｐ−ＩｎＰクラッド層４上にｐ−ＩｎＧａＡｓＰキャップ層５をもつ半導体装置について、図１（Ａ）の場合と全く同じ条件で埋め込み成長前処理を行なった状態を表している。
【００４０】
実験に依れば、ＳｉＯ2 マスク膜６の直下に在るＩｎＧａＡｓＰキャップ層５のサイド・エッチング速度は常にｐ−ＩｎＰクラッド層４に比較して速くなり、また、このサイド・エッチングの為、埋め込み成長を行なう為に昇温を行なった場合、その過程に於いて、ｐ−ＩｎＰクラッド層４に於ける角の部分が熱的に変形して円みをもった形状になってしまう。
【００４１】
このようになると、ｐ−ＩｎＰクラッド層４の上面側のメサ幅は活性層３のメサ幅に比較して著しく狭くなる現象が頻発し、埋め込み成長を行なった場合、その部分にｎ−ＩｎＰが入り込み、ｐ−ＩｎＰ電流注入領域の幅が狭くなってしまうので素子抵抗が増大することになる。
【００４２】
ところで、再現性良くメサ・エッチングを制御するには、本発明による酸溶液の液混合後からエッチング終了までの温度履歴を正確に管理する必要があり、実験結果に依れば、エッチング量の揺らぎを１０〔％〕程度以下に抑える為には、液混合後の液温の変化量を１〔℃／分〕以下になってからエッチングを開始すること、液混合後からエッチング開始までの時間を一定にすること、更には、混合前の各原液の温度を一定にすることが重要である。これ等は、液混合後に化学反応に依って液の状態が経時変化するので、それに対処しなければならないことに原因がある。
【００４３】
図１（Ｃ）は、ドライ・エッチングしたメサをもつ半導体装置に本発明に依る酸溶液で約５０〔ｎｍ〕程度のウエット・エッチングに依る埋め込み成長前処理を行なってから、更に、例えば塩化メチルをエッチング・ガスとして深さ０．２〔μｍ〕程度の気相エッチングした状態を表している。
【００４４】
本発明の酸溶液を用いたウエット・エッチングに依る埋め込み成長前処理を施した場合、埋め込み成長を行なう為の昇温時にＰの原料ガスに塩素を含むガスを反応室に供給することで、埋め込み成長直前の気相エッチングを正常に実施することができる。
【００４５】
実験に依れば、本発明の酸溶液を用いたウエット・エッチングに依る埋め込み成長前処理を行なってから、塩化メチル或いは塩化エチルのガスをエッチング・ガスとして気相エッチングを行なった場合、ウエット・エッチング時に活性層３の側面に若干の凹凸が発生しても自動的に修正されて平坦な側面が形成される。
【００４６】
即ち、本発明では、活性層の構造如何に対応して酸溶液の組成を選択することが基本になっているのであるから、基板面内に構造を異にする活性層をもつ素子が存在している場合には、それ等の全てに対応することは難しくなるが、前記の二段階エッチング技術を用いることで、全ての素子に於ける活性層側面を平坦化することが可能となる。
【００４７】
前記したところから、本発明に依る化合物半導体装置の製造方法に於いては、
（１）
面指数が（００１）であるＩｎＰ基板（例えばｎ−ＩｎＰ基板１）上に少なくともＩｎＰ層（例えばｎ−ＩｎＰクラッド層２並びにｐ−ＩｎＰクラッド層４）で挟まれたＩｎＧａＡｓＰ或いはＡｌＩｎＧａＡｓを材料とする化合物半導体層（例えばＩｎＧａＡｓＰ系ＭＱＷ活性層３）を含んだ積層構造を形成する工程と、次いで、ドライ・エッチング法を適用することに依って前記積層構造をその側面が基板表面に対して垂直で〔０１１〕方向に平行であるメサ形状にエッチングする工程と、次いで、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いて前記メサ側面を含む基板表面をエッチングする工程と、次いで、前記メサを埋め込む化合物半導体層（例えばｐ−ＩｎＰブロック層７並びにｎ−ＩｎＰブロック層８）を形成する工程とが含まれてなる化合物半導体装置の製造方法であって、前記メサ側面を含む基板表面をエッチングする際に用いる酸溶液は塩酸と酢酸と過酸化水素との混合比が前記メサ側面の底位置に（１１１）Ｂ面が現れるように調整されたものであることを特徴とするか、又は、
【００４８】
（２）
前記（１）に於いて、酸溶液を塩酸と酢酸と過酸化水素と水の混合溶液とし且つメサ側面に於けるサイド・エッチング速度が下側ＩｎＰ層（例えばｎ−ＩｎＰクラッド層２）の上面と上側ＩｎＰ層（例えばｐ−ＩｎＰクラッド層４）の下面とで実質的に同じになるように前記混合溶液の混合比を設定することを特徴とするか、又は、
【００４９】
（３）
前記（１）或いは（２）に於いて、少なくとも塩酸と酢酸と過酸化水素を混合した酸溶液に於ける液混合後の液温変化量が１〔℃／分〕以下になってからエッチングを開始することを特徴とするか、又は、
【００５０】
（４）
前記（１）乃至（３）の何れか１に於いて、少なくとも塩酸と酢酸と過酸化水素との各液を混合してからエッチングを開始するまでの時間を同じメサの形状について同一にすることを特徴とするか、又は、
【００５１】
（５）
前記（１）乃至（４）の何れか１に於いて、少なくとも塩酸と酢酸と過酸化水素との混合前に於ける各液の温度を一定に保つことを特徴とするか、又は、
【００５２】
（６）
前記（１）乃至（５）の何れか１に於いて、メサ・エッチングされる積層構造はメサ・エッチング・マスク膜の直下がＩｎＰ層であることを特徴とするか、又は、
【００５３】
（７）
前記（１）乃至（５）の何れか１に於いて、化合物半導体層の埋め込み成長を行なってからメサ・エッチング・マスク膜を除去してメサ最上層のＩｎＰ層表面のダメージ層を除去する工程が含まれてなることを特徴とするか、又は、
【００５４】
（８）
前記（１）乃至（７）の何れか１に於いて、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いてメサ側面を含む基板表面をエッチングしてから前記メサを埋め込む化合物半導体層を形成する為の昇温時に原料ガスに塩素元素を含むガスを添加し化合物半導体層の埋め込み成長直前にメサ側面を含む基板表面を気相エッチングする工程が含まれてなることを特徴とする。
【００５５】
前記手段を採ることに依り、ＩｎＰ基板上のＩｎＰ系化合物半導体積層体をドライ・エッチングしてメサを形成した際に生成されるドライ・エッチング・ダメージ層は、そのメサをＩｎＰを含む化合物半導体層で埋め込む際の成長前処理で用いるエッチャントを適切に選択する旨の簡単な手段を採ることのみで、メサ側面形状を損なうことなく除去することが可能である。
【００５６】
【発明の実施の形態】
実施の形態１として、１．３〔μｍ〕発光のＩｎＧａＡｓＰ多重量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌｓ：ＭＱＷ）活性層を含む半導体装置を対象にして説明する。尚、以下、図１を参考にして説明するものとする。
【００５７】
（１）
ＭＯＶＰＥ法を適用することに依り、面方位が（００１）であるｎ−ＩｎＰ基板１上にクラッド層２、ＭＱＷ活性層３、クラッド層４、キャップ層５を成長させる。
【００５８】
ここで成長させた各半導体層に関する主要データを例示すると次の通りである。
▲１▼ クラッド層２について
材料：ｎ−ＩｎＰ
不純物：Ｓｉ
不純物濃度：５×１０17〔cm-3〕
厚さ：０．５〔μｍ〕
▲２▼ ＭＱＷ活性層３について
材料：ＩｎＧａＡｓＰ（バリヤ層）／ＩｎＧａＡｓＰ（井戸層）
厚さ：１０〔ｎｍ〕（バリヤ層）／４〔ｎｍ〕（井戸層）
周期：８
▲３▼ クラッド層４について
材料：ｐ−ＩｎＰ
不純物：Ｚｎ
不純物濃度：５×１０17〔cm-3〕
厚さ：０．３〔ｎｍ〕
▲４▼ キャップ層５について
材料：ｐ−ＩｎＧａＡｓＰ
不純物：Ｚｎ
不純物濃度：１×１０18〔cm-3〕
厚さ：５０〔ｎｍ〕
【００５９】
（２）
エッチャントをフッ酸＋硝酸の混合液とするウエット・エッチング法を適用することに依り、ｐ−ＩｎＧａＡｓＰキャップ層５を選択的に除去する。
【００６０】
（３）
熱ＣＶＤ法を適用することに依り、厚さが２００〔ｎｍ〕であるＳｉＯ2 膜を形成する。
【００６１】
（４）
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチャントをＨＦ系酸溶液とするウエット・エッチング法を適用することに依り、工程（３）で形成したＳｉＯ2 膜のエッチングを行なって、［０１１］方向に幅２．０〔μｍ〕のストライプをなすＳｉＯ2 マスク膜６を形成する。
【００６２】
（５）
レジスト剥離液中に浸漬し、ＳｉＯ2 マスク膜６を形成した際に用いたレジスト膜を除去してから、エッチング・ガスをＣ2 Ｈ6 とするＲＩＥ法を適用することに依り、ＳｉＯ2 マスク膜６をマスクとしてｐ−ＩｎＰクラッド層４の表面からｎ−ＩｎＰ基板１に達する深さ３〔μｍ〕のドライ・エッチングを行なってメサを形成する。
【００６３】
ＲＩＥの条件にも依るが、前記エッチングでは、ＳｉＯ2 膜６もエッチングされるので、その後退効果に依って、完成メサの幅は１．５〔μｍ〕程度になる。
【００６４】
（６）
前記ドライ・エッチングの後処理として酸素アッシングを行ない、前記ドライ・エッチングに依って生成されたポリマを除去する。
【００６５】
（７）
ここで、本発明に於ける重要な工程であるドライ・エッチング・メサ形成後のウエット・エッチング処理を行なう。
【００６６】
この実施の形態に於ける半導体装置のＭＱＷ活性層３は１．３〔μｍ〕発光のＩｎＧａＡｓＰであるから、酸溶液は塩酸と酢酸と過酸化水素の原液を同体積の水と混合して使用する。
【００６７】
厳密にエッチング速度を制御する為には、液混合後の液温の時間変化を一定にすることが必要であり、従って、混合前の各原液の温度は放置することなく一定に管理しておくことが望ましい。
【００６８】
この酸溶液の混合比は、ＭＱＷ活性層３のメサ側面に於ける成長前処理のサイド・エッチング速度がｎ−ＩｎＰクラッド層２の上面及びｐ−ＩｎＰクラッド層４の下面に於けるサイド・エッチング速度と実質的に同じになることを目安に定める。
【００６９】
この混合を行なうことで若干の発熱があるので、液温が室温程度に安定するまで放置する。
【００７０】
（８）
液を混合してから約２〔分〕後に半導体装置を混合液に投入し、攪拌しながらウエット・エッチングを行なう。
【００７１】
酸溶液に依るエッチング速度は１０〔％／分〕程度の温度依存性がある為、分程度の時間でエッチングが終了することを想定し、液混合後の液温の変化量が１〔℃／分〕以下になってからエッチングを開始するものとする。
【００７２】
また、この酸溶液に依るエッチング形状、即ち、各層のエッチング速度比は液混合後の経過時間に依存するので、液混合後からエッチング開始時間までの時間は一定にする必要がある。
【００７３】
前記条件でエッチングした場合のメサ側面に於けるサイド・エッチング速度は毎分０．１〔μｍ〕程度である。
【００７４】
メサ形成の為のドライ・エッチングに依って生成されたダメージ層を除去する為には４０〔ｎｍ〕以上のエッチングが必要であり、確実を期す為には８０〔ｎｍ〕程度にすると良い。
【００７５】
（９）
所定時間のウエット・エッチングが終わった後、混合液を捨て、水洗を充分に行なう。
【００７６】
ここで、メサの頂面、従って、ＳｉＯ2 マスク膜６の直下がＩｎＰではない他の化合物半導体になっていると、前記ウエット・エッチングに依るサイド・エッチング速度は他の部分のメサ側面に比較して速くなってしまい、従って、メサ幅は狭くなってしまうが、本発明では、ＩｎＰになっているので、そのような問題は起きない。
【００７７】
前記工程を経ることに依って、図１（Ａ）に見られるように側面が平坦なメサを実現することができる。
【００７８】
前記工程を実施するに際しては、原液の温度管理やエッチング開始の時間管理も重要であり、例えば液温が１〔℃〕ずれるとエッチング速度は約１０〔％〕早くなり、また、前記実施の形態に於けるエッチング開始時間を２〔分〕遅らせるとＩｎＧａＡｓＰからなるＭＱＷ活性層３のＩｎＰに対する相対エッチング速度は速くなり、結果として、メサの側面形状は凹になってしまう。
【００７９】
前記ウエット・エッチングは、組成を異にするＩｎＧａＡｓＰの活性層やＡｌＩｎＧａＡｓの活性層に対しても有効であるが、その場合の最適混合比や液温の設定が変わってくる。
【００８０】
以上は、基板上に化合物半導体層の積層体を形成し、それをドライ・エッチング法でメサ・エッチングし、そのメサを埋め込む為の半導体層を成長させる前に実施する前処理までの工程を説明したのであるが、その後の工程は次の通りである。
【００８１】
図２は実施の形態１の後半を説明する為の工程要所に於ける半導体装置を表す要部切断正面図であり、以下、図を参照しつつ説明する。尚、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００８２】
図２（Ａ）参照
２−（１）
ＭＯＶＰＥ法を適用することに依り、メサ両側の平坦部分に於ける厚さが２〔μｍ〕であるｐ−ＩｎＰブロック層７及び同じく厚さが１〔μｍ〕であるｎ−ＩｎＰブロック層８を形成してメサの埋め込みを行なう。
【００８３】
図２（Ｂ）参照
２−（２）
ＨＦ系エッチング液中に浸漬してＳｉＯ2 マスク膜６を除去してから、ＨＣｌとＨ2 Ｏ2 とＨ2 Ｏとの混合液からなるエッチング液を用いてｐ−ＩｎＰクラッド層４の表面を深さ１０〔ｎｍ〕以上に亙って除去する。
【００８４】
前記のようにｐ−ＩｎＰクラッド層４の表面をエッチングする理由は、ＳｉＯ2 マスク膜６を形成した際、ｐ−ＩｎＰクラッド層４は表面にダメージを受けているので、そのダメージ層を除去する為である。
２−（３）
ＭＯＶＰＥ法を適用することに依り、平坦部分に於ける厚さが３〔μｍ〕であるｐ−ＩｎＰクラッド層９、同じく厚さが０．５〔μｍ〕であるｐ−ＩｎＧａＡｓＰコンタクト層１０を形成する。
【００８５】
２−（４）
この後、通常の技法を適用して保護絶縁膜、ｐ側電極、ｎ側電極などを形成して完成する。
【００８６】
前記実施の形態１に依れば、ＳｉＯ2 マスク膜６の直下であった部分からメサの底に至るまで側面は平坦であって、その直下の部分から（１１１）Ｂ面が現れる埋め込み構造を実現することができる。
【００８７】
実施の形態２として、埋め込み成長前処理に前記説明したウエット・エッチングの他に気相エッチングを併用する場合について説明する。
【００８８】
ウエット・エッチングのみで埋め込み成長前処理を行なう場合は、活性層の構造に対応して酸溶液の組成を調整することが必要となるので、複数の異なる活性層構造が同一基板内に存在する場合には、ウエット・エッチングの他に気相エッチングを導入すると有効である。
【００８９】
また、単一の活性層構造からなる場合であっても、量産工程では、気相エッチングの導入が有効である。
【００９０】
さて、実施の形態１で説明したようにウエット・エッチングに依る埋め込み成長前処理を行なってから、水素で希釈したＰＨ3 雰囲気中で、基板を埋め込み成長の成長温度である約６００〔℃〕に昇温する。尚、全圧は例えば５０〔Ｔｏｒｒ〕であって、ＰＨ3 分圧は１〔Ｔｏｒｒ〕程度に設定する。
【００９１】
この場合、メサからのｐ型ドーパントの蒸発を抑制する為にｐ型ドーパント原料であるジメチル亜鉛ガスを添加しても良い。
【００９２】
基板温度が安定してから、０．３〔Ｔｏｒｒ〕程度の分圧でＣＨ3 Ｃｌを前記供給ガスに添加することに依って気相エッチングを行なう。
【００９３】
前記条件で行なった気相エッチングに依るメサ側面でのサイド・エッチング速度は０．０１〔μｍ／分〕程度である。但し、エッチング深さは、エッチング時間、ＣＨ3 Ｃｌ供給量、温度などに依って大きく変化する。
【００９４】
実施の形態２では、気相エッチング・ガスとしてＣＨ3 Ｃｌを用いたが、これはＣ2 Ｈ5 Ｃｌを始め、塩素元素を含むガスを用いることで、同様な気相エッチングを実現することができる。
【００９５】
【発明の効果】
本発明に依る化合物半導体装置の製造方法に依れば、ＩｎＰ基板上に少なくともＩｎＰ層で挟まれたＩｎＧａＡｓＰ或いはＡｌＩｎＧａＡｓを材料とする化合物半導体層を含んだ積層構造を形成し、ドライ・エッチング法を適用することに依って積層構造をメサ形状にエッチングし、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いてメサ側面を含む基板表面をエッチングし、メサを埋め込む化合物半導体層を形成する。
【００９６】
前記構成を採ることに依り、ＩｎＰ基板上のＩｎＰ系化合物半導体積層体をドライ・エッチングしてメサを形成した際に生成されるドライ・エッチング・ダメージ層は、そのメサをＩｎＰを含む化合物半導体層で埋め込む際の成長前処理で用いるエッチャントを適切に選択する旨の簡単な手段を採ることのみで、メサ側面形状を損なうことなく除去することが可能である。
【図面の簡単な説明】
【図１】本発明の原理を説明する為の化合物半導体装置を表す要部切断正面図である。
【図２】実施の形態１の後半を説明する為の工程要所に於ける半導体装置を表す要部切断正面図である。
【図３】メサが形成された半導体装置を表す要部切断正面図である。
【図４】メサ形成後に埋め込み成長前処理を行なった半導体装置を表す要部切断正面図である。
【符号の説明】
１ ｎ−ＩｎＰ基板
２ ｎ−ＩｎＰクラッド層
３ ＩｎＧａＡｓＰ系多重量子井戸活性層
４ ｐ−ＩｎＰクラッド層
５ ｐ−ＩｎＧａＡｓＰキャップ層
６ ＳｉＯ2 マスク膜
【発明の属する技術分野】
本発明は、メサ埋め込み型の半導体レーザや半導体導波路のように要部をメサ形状にエッチングし、その後、メサを半導体で埋め込んだ構造にした化合物半導体装置を製造するのに好適な方法に関する。
【０００２】
例えば、メサ埋め込み型の半導体レーザに於いては、発振波長や発振しきい値を安定させる為、活性層位置に於けるメサ幅の精密な制御が要求され、従来、ウエット・エッチング法を適用して行なっていたメサ・エッチングがドライ・エッチング法で行なうように転換されようとしている。
【０００３】
然しながら、ドライ・エッチング法に依って化合物半導体のメサ・エッチングを行なった場合、エッチング表面近傍にエッチング・ダメージ層が生成されることが知られ、その存在は素子の信頼性を低下させるので、本発明では、この問題を解消する一手段を開示する。
【０００４】
【従来の技術】
例えば、面指数が（００１）であるＩｎＰ基板上にＩｎＰクラッド層で挟んだＩｎＧａＡｓＰ或いはＡｌＩｎＧａＡｓからなる活性層などを積層形成し、それ等各半導体層を精密な幅を維持しつつメサ化する為、ドライ・エッチング法を適用することに依ってメサ・エッチングし、その後、化合物半導体を成長させてメサを埋め込むことが行なわれている。
【０００５】
そのドライ・エッチングを行なった際、エッチング表面近傍にはエッチング・ダメージ層が生成されるので、メサを埋め込む前にエッチング・ダメージ層を除去しなければならない。
【０００６】
メサの埋め込み成長を行なう前に実施されるエッチング・ダメージ層除去の処理には、大別して酸溶液を用いたウエット・エッチング法及びエッチング・ガスを用いた気相エッチング法が適用される。
【０００７】
この場合に於けるウエット・エッチング用の酸溶液としては、ＩｎＰ及びＩｎＧａＡｓＰ及びＡｌＩｎＧａＡｓなどを同時にエッチングすることができる硫酸を主成分とする硫酸系エッチャントが多用され、また、気相エッチング用のエッチング・ガスとしては、塩素系ガスが多用されてきた。
【０００８】
気相エッチング法の適用は、メサ化の為のドライ・エッチングに依るダメージの除去に加えて有機金属気相成長（ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）法に依って埋め込み成長を行なう場合に必要とされている昇温で生じる熱ダメージを埋め込み成長直前に除去することも意図されている。
【０００９】
ドライ・エッチングに依るダメージ層を除去するには、基板表面の全面に亙ってエッチングが進行するのは勿論のこと、エッチング後に活性層側面がＩｎＰクラッド層に対して再現性良く平坦になることが望まれている。
【００１０】
これは、活性層の側面がＩｎＰクラッド層に対して凸になったり、或いは、凹になったりした場合、例えば埋め込み成長した半導体層の成長開始点がマスク直下から活性層直下に移動してしまい、埋め込み形状の制御性が低下してしまう。
【００１１】
図３はメサが形成された半導体装置を表す要部切断正面図であり、（Ａ）は埋め込み成長前処理前、（Ｂ）及び（Ｃ）は埋め込み成長前処理後の状態をぞれぞれ示している。
【００１２】
図に於いて、１は面方位が（００１）であるｎ−ＩｎＰ基板、２はｎ−ＩｎＰクラッド層、３は１．３〔μｍ〕発光−ＩｎＧａＡｓＰ系多重量子井戸活性層、４はｐ−ＩｎＰクラッド層、５はｐ−ＩｎＧａＡｓＰキャップ層、６はＳｉＯ2 マスク膜をそれぞれ示している。
【００１３】
ここで、ｐ−ＩｎＧａＡｓＰキャップ層５は、ＳｉＯ2 膜をパターニングしてマスク膜６を形成する際、ＳｉＯ2 膜の下地にダメージ層が生成されるので、そのダメージ層をｐ−ＩｎＧａＡｓＰキャップ層５で受けるようにし、ＳｉＯ2 マスク膜６を除去する際にｐ−ＩｎＧａＡｓＰキャップ層５も除去することで、半導体装置が機能するのに必要な部分にダメージが及ばないようにする役割を果たしている。
【００１４】
図３（Ａ）のメサを形成するには、キャップ層５上にＳｉＯ2 からなるマスク膜６を形成した後、エタン・ガスをエッチング・ガスとする反応性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依って、マスク膜６をエッチング・マスクとしてキャップ層５、ｐ側のクラッド層４、活性層３、ｎ側のクラッド層２のエッチングを行なう。
【００１５】
メサ・エッチングを行なうと、エッチング表面には、反応生成物であるポリマーが残留するのであるが、後処理として酸素アッシングを行なうことに依って除去してある。
【００１６】
図３（Ｂ）及び図３（Ｃ）に見られる半導体装置は、図３（Ａ）に見られるドライ・エッチングで形成されたメサの埋め込み成長前処理として、硫酸系酸溶液（硫酸と過酸化水素と水との混合液）をエッチャントとし且つメサ側面で測って約０．１〔μｍ〕のエッチングを行なった状態である。
【００１７】
図３（Ｂ）及び図３（Ｃ）から明らかなように、両メサの要部切断正面の形状に相違が見られるが、これは、硫酸系酸溶液の混合比の如何に起因するものであって、活性層３はクラッド層２及び４に対して凸状態になったり、或いは、凹状態になっている。
【００１８】
本発明者の実験に依れば、活性層３の側面とクラッド層２及び４の側面とを再現性良く平坦化することは困難であり、しかも、マスク膜６の直下の層、ここではキャップ層５であるが、それがＩｎＧａＡｓＰを材料とする場合には、深くサイド・エッチングされてしまう現象が頻発する。
【００１９】
このようなメサ幅の低下は、前記した活性層３の側面に於ける凹凸と同様、埋め込み形状の制御性を低下させてしまう旨の問題がある。
【００２０】
ところで、ＩｎＰ結晶とＩｎＧａＡｓＰ結晶を同時にエッチング可能なエッチャントとしては、前記硫酸系酸溶液の他、従来、メサをウエット・エッチングするのに用いていた臭化水素系酸溶液（臭化水素と過酸化水素と水との混合液）、或いは、塩酸系酸溶液（塩酸と酢酸と過酸化水素と水との混合液）が知られているが（要すれば、「特開平４−２２９６８２号公報」、を参照）、これ等のエッチャントをドライ・エッチングで形成したメサの埋め込み成長前処理に用いることは検討されていない。
【００２１】
そこで、本発明者が臭化水素系酸溶液について実験したところ、ウエット・エッチングに依るメサ形成に用いることは可能であっても、ドライ・エッチングに依って形成したメサの埋め込み成長前処理には不適切であることが判った。
【００２２】
図４はメサ形成後に埋め込み成長前処理を行なった半導体装置を表す要部切断正面図であり、（Ａ）はウエット・エッチングを施したもの、（Ｂ）は気相エッチングを施したものをそれぞれ示している。尚、図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２３】
図４（Ａ）は、ドライ・エッチングで形成したメサに対して臭化水素系酸溶液を用いて埋め込み成長前処理を行なった場合を示している。
【００２４】
図から明らかであるが、メサ頂上部に比較してメサ下端部のエッチング量は極端に少なくなっていることが看取される。即ち、臭化水素系酸溶液を用いたウエット・エッチングでは、ドライ・エッチングで形成したメサに於ける底の角部分のダメージ層は除去することが不可能であって、埋め込み成長前処理の為のエッチャントとしては不向きである。
【００２５】
図４（Ｂ）は、ドライ・エッチングでメサを形成してからウエット処理を施していない状態の基板をＭＯＶＰＥ装置内で温度６００〔℃〕に加熱して、ホスフィン（ＰＨ3 ）に塩素系ガスを添加した混合ガスを供給することに依って、３０〔ｎｍ〕程度の気相エッチングを行なった場合を示している。
【００２６】
図から明らかであるが、ウエット処理を施していないドライ・エッチング・メサ基板に対する気相エッチングは、基板表面内で均一に起こらない場合が多い。
【００２７】
この理由は、基板表面に生成されたエッチング・ダメージ層の気相エッチング速度が遅く、そのダメージ層が厚く生成されている部分では、エッチングが進行し難いことに原因があると推定される。
【００２８】
以上は、ドライ・エッチングで形成したメサの埋め込み成長前処理の典型的な従来の技術であるが、これに依って、容易な処理、高い再現性、ドライ・エッチング・ダメージ層の基板全表面に於ける均一なエッチングを行なうことは困難であり、しかも、ドライ・エッチング・ダメージ層除去後の活性層側面をクラッド層に対して平坦にすることはできない。
【００２９】
【発明が解決しようとする課題】
本発明では、ＩｎＰ基板上のＩｎＰ系化合物半導体積層体をドライ・エッチングしてメサを形成し、そのメサをＩｎＰを含む化合物半導体層で埋め込む際、成長前処理で用いるエッチャントを適切に選択する旨の簡単な手段を採ることで、メサ側面形状を損なうことなくドライ・エッチング・ダメージ層を除去することを可能にする。
【００３０】
【課題を解決するための手段】
本発明では、ＩｎＰ系化合物半導体装置にドライ・エッチング法でメサを形成した後、そのメサをＩｎＰ系化合物半導体を含む材料で埋め込む際の前処理を行なう場合、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いることが基本になっている。
【００３１】
図１は本発明の原理を説明する為の化合物半導体装置を表す要部切断正面図であり、図３或いは図４に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３２】
図１（Ａ）は、ｐ−ＩｎＰクラッド層４上にｐ−ＩｎＧａＡｓＰキャップ層５を形成しない半導体装置に対し、本発明に依る酸溶液を用いて埋め込み成長の前処理をした状態を表している。
【００３３】
図示半導体装置に於けるメサ・ストライプの方向は［１１０］であり、活性層３の位置で測定したメサ側面のサイド・エッチング量は０．１〔μｍ〕程度である。
【００３４】
図から明らかなように、ＩｎＧａＡｓＰからなる多重量子井戸活性層３のメサ側面に於ける埋め込み成長前処理のサイド・エッチング量は、ｎ−ＩｎＰクラッド層２の上面及びｐ−ＩｎＰクラッド層４の下面と実質的に変わりなく、前処理後に於いてもメサ側面の平坦性が維持されている。
【００３５】
本発明者等の実験に依れば、メサ側面に於ける平坦性の実現に関する良好な再現性について確認されているところであるが、この平坦性は酸溶液の混合比に依存する為、活性層３の構造に依っては、酸溶液の混合比を調節する必要がある。
【００３６】
この酸溶液を用いた場合の特徴は、メサ側面の底位置に（１１１）面が現れることであり、この（１１１）面の出現は、メサ側面の底位置に於いても、メサ側面及びメサ底のエッチングが他の部分と変わりなく正常に進行していることを示すものである。
【００３７】
また、ｐ−ＩｎＧａＡｓＰキャップ層５を用いることなく、ｐ−ＩｎＰクラッド層４上にＳｉＯ2 マスク膜６を直接形成したので、マスク膜６の直下でメサ幅が低下することはない。
【００３８】
尚、ＳｉＯ2 マスク膜６をパターニングした際にｐ−ＩｎＰクラッド層４の表面にダメージ層が生成されることもあるので、その場合には、埋め込み成長が完了してＳｉＯ2 マスク膜６を除去した後、ｐ−ＩｎＰクラッド層４の頂面を深さ１０〔ｎｍ〕以上に亙って除去すれば良い。
【００３９】
図１（Ｂ）は、図１（Ａ）の場合と比較する為、ｐ−ＩｎＰクラッド層４上にｐ−ＩｎＧａＡｓＰキャップ層５をもつ半導体装置について、図１（Ａ）の場合と全く同じ条件で埋め込み成長前処理を行なった状態を表している。
【００４０】
実験に依れば、ＳｉＯ2 マスク膜６の直下に在るＩｎＧａＡｓＰキャップ層５のサイド・エッチング速度は常にｐ−ＩｎＰクラッド層４に比較して速くなり、また、このサイド・エッチングの為、埋め込み成長を行なう為に昇温を行なった場合、その過程に於いて、ｐ−ＩｎＰクラッド層４に於ける角の部分が熱的に変形して円みをもった形状になってしまう。
【００４１】
このようになると、ｐ−ＩｎＰクラッド層４の上面側のメサ幅は活性層３のメサ幅に比較して著しく狭くなる現象が頻発し、埋め込み成長を行なった場合、その部分にｎ−ＩｎＰが入り込み、ｐ−ＩｎＰ電流注入領域の幅が狭くなってしまうので素子抵抗が増大することになる。
【００４２】
ところで、再現性良くメサ・エッチングを制御するには、本発明による酸溶液の液混合後からエッチング終了までの温度履歴を正確に管理する必要があり、実験結果に依れば、エッチング量の揺らぎを１０〔％〕程度以下に抑える為には、液混合後の液温の変化量を１〔℃／分〕以下になってからエッチングを開始すること、液混合後からエッチング開始までの時間を一定にすること、更には、混合前の各原液の温度を一定にすることが重要である。これ等は、液混合後に化学反応に依って液の状態が経時変化するので、それに対処しなければならないことに原因がある。
【００４３】
図１（Ｃ）は、ドライ・エッチングしたメサをもつ半導体装置に本発明に依る酸溶液で約５０〔ｎｍ〕程度のウエット・エッチングに依る埋め込み成長前処理を行なってから、更に、例えば塩化メチルをエッチング・ガスとして深さ０．２〔μｍ〕程度の気相エッチングした状態を表している。
【００４４】
本発明の酸溶液を用いたウエット・エッチングに依る埋め込み成長前処理を施した場合、埋め込み成長を行なう為の昇温時にＰの原料ガスに塩素を含むガスを反応室に供給することで、埋め込み成長直前の気相エッチングを正常に実施することができる。
【００４５】
実験に依れば、本発明の酸溶液を用いたウエット・エッチングに依る埋め込み成長前処理を行なってから、塩化メチル或いは塩化エチルのガスをエッチング・ガスとして気相エッチングを行なった場合、ウエット・エッチング時に活性層３の側面に若干の凹凸が発生しても自動的に修正されて平坦な側面が形成される。
【００４６】
即ち、本発明では、活性層の構造如何に対応して酸溶液の組成を選択することが基本になっているのであるから、基板面内に構造を異にする活性層をもつ素子が存在している場合には、それ等の全てに対応することは難しくなるが、前記の二段階エッチング技術を用いることで、全ての素子に於ける活性層側面を平坦化することが可能となる。
【００４７】
前記したところから、本発明に依る化合物半導体装置の製造方法に於いては、
（１）
面指数が（００１）であるＩｎＰ基板（例えばｎ−ＩｎＰ基板１）上に少なくともＩｎＰ層（例えばｎ−ＩｎＰクラッド層２並びにｐ−ＩｎＰクラッド層４）で挟まれたＩｎＧａＡｓＰ或いはＡｌＩｎＧａＡｓを材料とする化合物半導体層（例えばＩｎＧａＡｓＰ系ＭＱＷ活性層３）を含んだ積層構造を形成する工程と、次いで、ドライ・エッチング法を適用することに依って前記積層構造をその側面が基板表面に対して垂直で〔０１１〕方向に平行であるメサ形状にエッチングする工程と、次いで、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いて前記メサ側面を含む基板表面をエッチングする工程と、次いで、前記メサを埋め込む化合物半導体層（例えばｐ−ＩｎＰブロック層７並びにｎ−ＩｎＰブロック層８）を形成する工程とが含まれてなる化合物半導体装置の製造方法であって、前記メサ側面を含む基板表面をエッチングする際に用いる酸溶液は塩酸と酢酸と過酸化水素との混合比が前記メサ側面の底位置に（１１１）Ｂ面が現れるように調整されたものであることを特徴とするか、又は、
【００４８】
（２）
前記（１）に於いて、酸溶液を塩酸と酢酸と過酸化水素と水の混合溶液とし且つメサ側面に於けるサイド・エッチング速度が下側ＩｎＰ層（例えばｎ−ＩｎＰクラッド層２）の上面と上側ＩｎＰ層（例えばｐ−ＩｎＰクラッド層４）の下面とで実質的に同じになるように前記混合溶液の混合比を設定することを特徴とするか、又は、
【００４９】
（３）
前記（１）或いは（２）に於いて、少なくとも塩酸と酢酸と過酸化水素を混合した酸溶液に於ける液混合後の液温変化量が１〔℃／分〕以下になってからエッチングを開始することを特徴とするか、又は、
【００５０】
（４）
前記（１）乃至（３）の何れか１に於いて、少なくとも塩酸と酢酸と過酸化水素との各液を混合してからエッチングを開始するまでの時間を同じメサの形状について同一にすることを特徴とするか、又は、
【００５１】
（５）
前記（１）乃至（４）の何れか１に於いて、少なくとも塩酸と酢酸と過酸化水素との混合前に於ける各液の温度を一定に保つことを特徴とするか、又は、
【００５２】
（６）
前記（１）乃至（５）の何れか１に於いて、メサ・エッチングされる積層構造はメサ・エッチング・マスク膜の直下がＩｎＰ層であることを特徴とするか、又は、
【００５３】
（７）
前記（１）乃至（５）の何れか１に於いて、化合物半導体層の埋め込み成長を行なってからメサ・エッチング・マスク膜を除去してメサ最上層のＩｎＰ層表面のダメージ層を除去する工程が含まれてなることを特徴とするか、又は、
【００５４】
（８）
前記（１）乃至（７）の何れか１に於いて、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いてメサ側面を含む基板表面をエッチングしてから前記メサを埋め込む化合物半導体層を形成する為の昇温時に原料ガスに塩素元素を含むガスを添加し化合物半導体層の埋め込み成長直前にメサ側面を含む基板表面を気相エッチングする工程が含まれてなることを特徴とする。
【００５５】
前記手段を採ることに依り、ＩｎＰ基板上のＩｎＰ系化合物半導体積層体をドライ・エッチングしてメサを形成した際に生成されるドライ・エッチング・ダメージ層は、そのメサをＩｎＰを含む化合物半導体層で埋め込む際の成長前処理で用いるエッチャントを適切に選択する旨の簡単な手段を採ることのみで、メサ側面形状を損なうことなく除去することが可能である。
【００５６】
【発明の実施の形態】
実施の形態１として、１．３〔μｍ〕発光のＩｎＧａＡｓＰ多重量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌｓ：ＭＱＷ）活性層を含む半導体装置を対象にして説明する。尚、以下、図１を参考にして説明するものとする。
【００５７】
（１）
ＭＯＶＰＥ法を適用することに依り、面方位が（００１）であるｎ−ＩｎＰ基板１上にクラッド層２、ＭＱＷ活性層３、クラッド層４、キャップ層５を成長させる。
【００５８】
ここで成長させた各半導体層に関する主要データを例示すると次の通りである。
▲１▼ クラッド層２について
材料：ｎ−ＩｎＰ
不純物：Ｓｉ
不純物濃度：５×１０17〔cm-3〕
厚さ：０．５〔μｍ〕
▲２▼ ＭＱＷ活性層３について
材料：ＩｎＧａＡｓＰ（バリヤ層）／ＩｎＧａＡｓＰ（井戸層）
厚さ：１０〔ｎｍ〕（バリヤ層）／４〔ｎｍ〕（井戸層）
周期：８
▲３▼ クラッド層４について
材料：ｐ−ＩｎＰ
不純物：Ｚｎ
不純物濃度：５×１０17〔cm-3〕
厚さ：０．３〔ｎｍ〕
▲４▼ キャップ層５について
材料：ｐ−ＩｎＧａＡｓＰ
不純物：Ｚｎ
不純物濃度：１×１０18〔cm-3〕
厚さ：５０〔ｎｍ〕
【００５９】
（２）
エッチャントをフッ酸＋硝酸の混合液とするウエット・エッチング法を適用することに依り、ｐ−ＩｎＧａＡｓＰキャップ層５を選択的に除去する。
【００６０】
（３）
熱ＣＶＤ法を適用することに依り、厚さが２００〔ｎｍ〕であるＳｉＯ2 膜を形成する。
【００６１】
（４）
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチャントをＨＦ系酸溶液とするウエット・エッチング法を適用することに依り、工程（３）で形成したＳｉＯ2 膜のエッチングを行なって、［０１１］方向に幅２．０〔μｍ〕のストライプをなすＳｉＯ2 マスク膜６を形成する。
【００６２】
（５）
レジスト剥離液中に浸漬し、ＳｉＯ2 マスク膜６を形成した際に用いたレジスト膜を除去してから、エッチング・ガスをＣ2 Ｈ6 とするＲＩＥ法を適用することに依り、ＳｉＯ2 マスク膜６をマスクとしてｐ−ＩｎＰクラッド層４の表面からｎ−ＩｎＰ基板１に達する深さ３〔μｍ〕のドライ・エッチングを行なってメサを形成する。
【００６３】
ＲＩＥの条件にも依るが、前記エッチングでは、ＳｉＯ2 膜６もエッチングされるので、その後退効果に依って、完成メサの幅は１．５〔μｍ〕程度になる。
【００６４】
（６）
前記ドライ・エッチングの後処理として酸素アッシングを行ない、前記ドライ・エッチングに依って生成されたポリマを除去する。
【００６５】
（７）
ここで、本発明に於ける重要な工程であるドライ・エッチング・メサ形成後のウエット・エッチング処理を行なう。
【００６６】
この実施の形態に於ける半導体装置のＭＱＷ活性層３は１．３〔μｍ〕発光のＩｎＧａＡｓＰであるから、酸溶液は塩酸と酢酸と過酸化水素の原液を同体積の水と混合して使用する。
【００６７】
厳密にエッチング速度を制御する為には、液混合後の液温の時間変化を一定にすることが必要であり、従って、混合前の各原液の温度は放置することなく一定に管理しておくことが望ましい。
【００６８】
この酸溶液の混合比は、ＭＱＷ活性層３のメサ側面に於ける成長前処理のサイド・エッチング速度がｎ−ＩｎＰクラッド層２の上面及びｐ−ＩｎＰクラッド層４の下面に於けるサイド・エッチング速度と実質的に同じになることを目安に定める。
【００６９】
この混合を行なうことで若干の発熱があるので、液温が室温程度に安定するまで放置する。
【００７０】
（８）
液を混合してから約２〔分〕後に半導体装置を混合液に投入し、攪拌しながらウエット・エッチングを行なう。
【００７１】
酸溶液に依るエッチング速度は１０〔％／分〕程度の温度依存性がある為、分程度の時間でエッチングが終了することを想定し、液混合後の液温の変化量が１〔℃／分〕以下になってからエッチングを開始するものとする。
【００７２】
また、この酸溶液に依るエッチング形状、即ち、各層のエッチング速度比は液混合後の経過時間に依存するので、液混合後からエッチング開始時間までの時間は一定にする必要がある。
【００７３】
前記条件でエッチングした場合のメサ側面に於けるサイド・エッチング速度は毎分０．１〔μｍ〕程度である。
【００７４】
メサ形成の為のドライ・エッチングに依って生成されたダメージ層を除去する為には４０〔ｎｍ〕以上のエッチングが必要であり、確実を期す為には８０〔ｎｍ〕程度にすると良い。
【００７５】
（９）
所定時間のウエット・エッチングが終わった後、混合液を捨て、水洗を充分に行なう。
【００７６】
ここで、メサの頂面、従って、ＳｉＯ2 マスク膜６の直下がＩｎＰではない他の化合物半導体になっていると、前記ウエット・エッチングに依るサイド・エッチング速度は他の部分のメサ側面に比較して速くなってしまい、従って、メサ幅は狭くなってしまうが、本発明では、ＩｎＰになっているので、そのような問題は起きない。
【００７７】
前記工程を経ることに依って、図１（Ａ）に見られるように側面が平坦なメサを実現することができる。
【００７８】
前記工程を実施するに際しては、原液の温度管理やエッチング開始の時間管理も重要であり、例えば液温が１〔℃〕ずれるとエッチング速度は約１０〔％〕早くなり、また、前記実施の形態に於けるエッチング開始時間を２〔分〕遅らせるとＩｎＧａＡｓＰからなるＭＱＷ活性層３のＩｎＰに対する相対エッチング速度は速くなり、結果として、メサの側面形状は凹になってしまう。
【００７９】
前記ウエット・エッチングは、組成を異にするＩｎＧａＡｓＰの活性層やＡｌＩｎＧａＡｓの活性層に対しても有効であるが、その場合の最適混合比や液温の設定が変わってくる。
【００８０】
以上は、基板上に化合物半導体層の積層体を形成し、それをドライ・エッチング法でメサ・エッチングし、そのメサを埋め込む為の半導体層を成長させる前に実施する前処理までの工程を説明したのであるが、その後の工程は次の通りである。
【００８１】
図２は実施の形態１の後半を説明する為の工程要所に於ける半導体装置を表す要部切断正面図であり、以下、図を参照しつつ説明する。尚、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００８２】
図２（Ａ）参照
２−（１）
ＭＯＶＰＥ法を適用することに依り、メサ両側の平坦部分に於ける厚さが２〔μｍ〕であるｐ−ＩｎＰブロック層７及び同じく厚さが１〔μｍ〕であるｎ−ＩｎＰブロック層８を形成してメサの埋め込みを行なう。
【００８３】
図２（Ｂ）参照
２−（２）
ＨＦ系エッチング液中に浸漬してＳｉＯ2 マスク膜６を除去してから、ＨＣｌとＨ2 Ｏ2 とＨ2 Ｏとの混合液からなるエッチング液を用いてｐ−ＩｎＰクラッド層４の表面を深さ１０〔ｎｍ〕以上に亙って除去する。
【００８４】
前記のようにｐ−ＩｎＰクラッド層４の表面をエッチングする理由は、ＳｉＯ2 マスク膜６を形成した際、ｐ−ＩｎＰクラッド層４は表面にダメージを受けているので、そのダメージ層を除去する為である。
２−（３）
ＭＯＶＰＥ法を適用することに依り、平坦部分に於ける厚さが３〔μｍ〕であるｐ−ＩｎＰクラッド層９、同じく厚さが０．５〔μｍ〕であるｐ−ＩｎＧａＡｓＰコンタクト層１０を形成する。
【００８５】
２−（４）
この後、通常の技法を適用して保護絶縁膜、ｐ側電極、ｎ側電極などを形成して完成する。
【００８６】
前記実施の形態１に依れば、ＳｉＯ2 マスク膜６の直下であった部分からメサの底に至るまで側面は平坦であって、その直下の部分から（１１１）Ｂ面が現れる埋め込み構造を実現することができる。
【００８７】
実施の形態２として、埋め込み成長前処理に前記説明したウエット・エッチングの他に気相エッチングを併用する場合について説明する。
【００８８】
ウエット・エッチングのみで埋め込み成長前処理を行なう場合は、活性層の構造に対応して酸溶液の組成を調整することが必要となるので、複数の異なる活性層構造が同一基板内に存在する場合には、ウエット・エッチングの他に気相エッチングを導入すると有効である。
【００８９】
また、単一の活性層構造からなる場合であっても、量産工程では、気相エッチングの導入が有効である。
【００９０】
さて、実施の形態１で説明したようにウエット・エッチングに依る埋め込み成長前処理を行なってから、水素で希釈したＰＨ3 雰囲気中で、基板を埋め込み成長の成長温度である約６００〔℃〕に昇温する。尚、全圧は例えば５０〔Ｔｏｒｒ〕であって、ＰＨ3 分圧は１〔Ｔｏｒｒ〕程度に設定する。
【００９１】
この場合、メサからのｐ型ドーパントの蒸発を抑制する為にｐ型ドーパント原料であるジメチル亜鉛ガスを添加しても良い。
【００９２】
基板温度が安定してから、０．３〔Ｔｏｒｒ〕程度の分圧でＣＨ3 Ｃｌを前記供給ガスに添加することに依って気相エッチングを行なう。
【００９３】
前記条件で行なった気相エッチングに依るメサ側面でのサイド・エッチング速度は０．０１〔μｍ／分〕程度である。但し、エッチング深さは、エッチング時間、ＣＨ3 Ｃｌ供給量、温度などに依って大きく変化する。
【００９４】
実施の形態２では、気相エッチング・ガスとしてＣＨ3 Ｃｌを用いたが、これはＣ2 Ｈ5 Ｃｌを始め、塩素元素を含むガスを用いることで、同様な気相エッチングを実現することができる。
【００９５】
【発明の効果】
本発明に依る化合物半導体装置の製造方法に依れば、ＩｎＰ基板上に少なくともＩｎＰ層で挟まれたＩｎＧａＡｓＰ或いはＡｌＩｎＧａＡｓを材料とする化合物半導体層を含んだ積層構造を形成し、ドライ・エッチング法を適用することに依って積層構造をメサ形状にエッチングし、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いてメサ側面を含む基板表面をエッチングし、メサを埋め込む化合物半導体層を形成する。
【００９６】
前記構成を採ることに依り、ＩｎＰ基板上のＩｎＰ系化合物半導体積層体をドライ・エッチングしてメサを形成した際に生成されるドライ・エッチング・ダメージ層は、そのメサをＩｎＰを含む化合物半導体層で埋め込む際の成長前処理で用いるエッチャントを適切に選択する旨の簡単な手段を採ることのみで、メサ側面形状を損なうことなく除去することが可能である。
【図面の簡単な説明】
【図１】本発明の原理を説明する為の化合物半導体装置を表す要部切断正面図である。
【図２】実施の形態１の後半を説明する為の工程要所に於ける半導体装置を表す要部切断正面図である。
【図３】メサが形成された半導体装置を表す要部切断正面図である。
【図４】メサ形成後に埋め込み成長前処理を行なった半導体装置を表す要部切断正面図である。
【符号の説明】
１ ｎ−ＩｎＰ基板
２ ｎ−ＩｎＰクラッド層
３ ＩｎＧａＡｓＰ系多重量子井戸活性層
４ ｐ−ＩｎＰクラッド層
５ ｐ−ＩｎＧａＡｓＰキャップ層
６ ＳｉＯ2 マスク膜
Claims (8)
- 面指数が（００１）であるＩｎＰ基板上に少なくともＩｎＰ層で挟まれたＩｎＧａＡｓＰ或いはＡｌＩｎＧａＡｓを材料とする化合物半導体層を含んだ積層構造を形成する工程と、
次いで、ドライ・エッチング法を適用することに依って前記積層構造をその側面が基板表面に対して垂直で〔０１１〕方向に平行であるメサ形状にエッチングする工程と、
次いで、少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いて前記メサ側面を含む基板表面をエッチングする工程と、
次いで、前記メサを埋め込む化合物半導体層を形成する工程とが含まれてなる化合物半導体装置の製造方法であって、
前記メサ側面を含む基板表面をエッチングする際に用いる酸溶液は塩酸と酢酸と過酸化水素との混合比が前記メサ側面の底位置に（１１１）Ｂ面が現れるように調整されたものであること
を特徴とする化合物半導体装置の製造方法。 - 酸溶液を塩酸と酢酸と過酸化水素と水の混合溶液とし且つメサ側面に於けるサイド・エッチング速度が下側ＩｎＰ層の上面と上側ＩｎＰ層の下面とで実質的に同じになるように前記混合溶液の混合比を設定すること
を特徴とする請求項１記載の化合物半導体装置の製造方法。 - 少なくとも塩酸と酢酸と過酸化水素を混合した酸溶液に於ける液混合後の液温変化量が１〔℃／分〕以下になってからエッチングを開始すること
を特徴とする請求項１或いは２記載の化合物半導体装置の製造方法。 - 少なくとも塩酸と酢酸と過酸化水素との各液を混合してからエッチングを開始するまでの時間を同じメサの形状について同一にすること
を特徴とする請求項１乃至３の何れか１記載の化合物半導体装置の製造方法。 - 少なくとも塩酸と酢酸と過酸化水素との混合前に於ける各液の温度を一定に保つこと
を特徴とする請求項１乃至４の何れか１記載の化合物半導体装置の製造方法。 - メサ・エッチングされる積層構造はメサ・エッチング・マスク膜の直下がＩｎＰ層であること
を特徴とする請求項１乃至５の何れか１記載の化合物半導体装置の製造方法。 - 化合物半導体層の埋め込み成長を行なってからメサ・エッチング・マスク膜を除去してメサ最上層のＩｎＰ層表面のダメージ層を除去する工程
が含まれてなることを特徴とする請求項１乃至６の何れか１記載の化合物半導体装置の製造方法。 - 少なくとも塩酸と酢酸と過酸化水素を含む酸溶液を用いてメサ側面を含む基板表面をエッチングしてから前記メサを埋め込む化合物半導体層を形成する為の昇温時に原料ガスに塩素元素を含むガスを添加し化合物半導体層の埋め込み成長直前にメサ側面を含む基板表面を気相エッチングする工程
が含まれてなることを特徴とする請求項１乃至７の何れか１記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25372698A JP3994362B2 (ja) | 1998-09-08 | 1998-09-08 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25372698A JP3994362B2 (ja) | 1998-09-08 | 1998-09-08 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091303A JP2000091303A (ja) | 2000-03-31 |
| JP3994362B2 true JP3994362B2 (ja) | 2007-10-17 |
Family
ID=17255298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25372698A Expired - Fee Related JP3994362B2 (ja) | 1998-09-08 | 1998-09-08 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994362B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4537549B2 (ja) * | 2000-08-08 | 2010-09-01 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| JP3762640B2 (ja) | 2000-12-25 | 2006-04-05 | ユーディナデバイス株式会社 | 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法 |
| JP3765987B2 (ja) | 2001-02-15 | 2006-04-12 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| JP5028811B2 (ja) * | 2006-02-03 | 2012-09-19 | 住友電気工業株式会社 | 化合物半導体光デバイスを作製する方法 |
| JP4193866B2 (ja) | 2006-04-27 | 2008-12-10 | 住友電気工業株式会社 | 半導体発光素子の製造方法 |
| JP5217598B2 (ja) * | 2008-04-21 | 2013-06-19 | 住友電気工業株式会社 | 半導体発光素子の製造方法 |
| JP5067281B2 (ja) * | 2008-06-27 | 2012-11-07 | 三菱電機株式会社 | 光半導体素子の製造方法 |
| JP2013149724A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
| JP2018101752A (ja) * | 2016-12-21 | 2018-06-28 | 住友電気工業株式会社 | 半導体光素子およびその製造方法 |
-
1998
- 1998-09-08 JP JP25372698A patent/JP3994362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091303A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450255B1 (en) | Process for forming the ridge structure of a self-aligned semiconductor laser | |
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3994362B2 (ja) | 化合物半導体装置の製造方法 | |
| US7919415B2 (en) | Process of manufacturing a semiconductor device | |
| JP4213154B2 (ja) | 半導体装置の製造方法 | |
| JP3762640B2 (ja) | 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法 | |
| JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
| JP2010267674A (ja) | Ｉｉｉ−ｖ化合物半導体光素子を作製する方法 | |
| US20050186798A1 (en) | Process for manufacturing semiconductor devices and related semiconductor device | |
| JP2005317572A (ja) | 半導体装置およびその製造方法 | |
| JP3982940B2 (ja) | 光半導体素子の製造方法 | |
| JP2007088503A (ja) | 半導体発光素子 | |
| JP2561163B2 (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP2624450B2 (ja) | 量子細線構造の製造方法 | |
| JPH09232678A (ja) | 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPH10270786A (ja) | 化合物半導体のエッチング方法および化合物半導体素子の製造方法および半導体レーザ | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JPH0951146A (ja) | リッジ型半導体光素子及びその作製方法 | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| JP2008034531A (ja) | 化合物半導体光素子を作製する方法 | |
| JPH05275797A (ja) | 半導体レーザの製造方法 | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH09153657A (ja) | 半導体レーザの製造方法 | |
| JPH04369886A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |