JPH04369886A - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法

Info

Publication number
JPH04369886A
JPH04369886A JP14716691A JP14716691A JPH04369886A JP H04369886 A JPH04369886 A JP H04369886A JP 14716691 A JP14716691 A JP 14716691A JP 14716691 A JP14716691 A JP 14716691A JP H04369886 A JPH04369886 A JP H04369886A
Authority
JP
Japan
Prior art keywords
layer
ingaasp
conductivity type
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14716691A
Other languages
English (en)
Inventor
Kiyoshi Fujiwara
潔 富士原
Masato Ishino
正人 石野
Yasushi Matsui
松井 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14716691A priority Critical patent/JPH04369886A/ja
Publication of JPH04369886A publication Critical patent/JPH04369886A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は光ファイバー通信用光源
として重要である埋め込み型半導体レーザの製造方法に
関するものである。
【0002】
【従来の技術】半導体レーザの構造には、活性層の周囲
をよりエネルギーギャップが大きく、屈折率の小さな半
導体材料でおおわれた埋め込み型へテロ構造が広く用い
られている。この埋め込み型へテロ構造半導体レーザは
、発振しきい電流値が低くまた発振横モードが安定して
いる等の優れた特性を有しているため光ファイバ通信用
光源として注目されている。
【0003】従来の製造方法としては、例えば特開昭6
0−68685に記載されるものがある。従来の製造方
法を以下に示す。
【0004】図5(a)に於て、まず(100)面を主
面とするn−InP基板1上に、InGaAsP活性層
3、p−InPクラッド層4を順次エピタキシャル成長
させた後、前記p−InPクラッド層4上に<011>
方向にストライプ状のマスクパターンをSiO2膜6で
形成する。図5(b)に於て、Br−メタノール液の5
分間エッチングの後、図5(c)さらに塩酸と燐酸の混
合液のエッチングによりメサストライプ7を形成する。 次に、図5(d)に於て、SiO2膜6を除去した後、
液相エピタキシャル成長法によりp−InP電流ブロッ
ク層8、n−InP電流ブロック層9を前記メサストラ
イプ7側面に成長させ埋め込み型へテロ構造を形成する
【0005】
【発明が解決しようとする課題】Br−メタノール液の
エッチングではストライプの形状が逆メサとなる。p−
InPクラッド層4の薄膜化は、埋め込みエピタキシャ
ル成長の際に形成される前記n−InP電流ブロック層
9にかかる電圧を低減させ、高出力動作時のサイリスタ
動作や出力飽和の抑制、さらに温度特性を向上させる等
の立場から有効である。そこで、p−InPクラッド層
4の厚みを約1μmより薄くした場合、図6に示すよう
に、メサストライプ7が電流ブロック層形成に必要とな
る高さまで基板1をエッチングすると、InGaAsP
活性層3がくびれの上側に位置するようになり、活性層
の側面に結晶成長の際に界面準位を作り易い(111)
A面12が露出され、その結果しきい電流値の上昇等の
レーザ特性の悪化が我々の実験で確認されている。
【0006】p−InPクラッド層4の薄膜化は、先に
述べたように埋め込みエピタキシャル成長の際に形成さ
れる前記n−InP電流ブロック層9にかかる電圧を低
減させ、高出力動作時のサイリスタ動作や出力飽和の抑
制、さらに温度特性を向上させる等の立場から有効であ
る。従って、p−InPクラッド層4を薄膜化し、さら
にメサストライプの形状が逆メサにならない方法が必要
である。
【0007】p−InPクラッド層4を薄膜化し、メサ
ストライプの形状が逆メサにならない方法として、レジ
ストマスクを使用する方法があるが、レジストと半導体
との密着性によりサイドエッチ量が異なり、レーザの特
性を決定する要因の一つである活性層幅の制御性が大変
難しいという問題点がある。
【0008】活性層幅等の微細パターンの制御性向上に
は、ドライエッチングを用いる方法がある。一般にIn
P系の半導体層のドライエッチングには、InPに対し
てエッチング選択比の高いTiマスクを用いている。し
かし、メサストライプ形成工程に前記方法を用いると、
埋め込みエピタキシャル成長前でのマスク除去が不十分
な場合、埋め込み構造内にTiが混入することにより、
InPとTiとが反応し欠陥が発生するため、レーザ素
子の長期信頼性が確保できなくなる。またドライエッチ
ングに発生するダメージ層も信頼性に大きく影響を及ぼ
す。
【0009】そこで本発明では、埋め込み型半導体レー
ザ素子のメサストライプエッチング工程において、ウェ
ットエッチングとドライエッチングの特徴を利用しレジ
ストマスクを使うことなくストライプ幅制御性を大幅に
向上させ、活性層側面に(111)A面が露出しないメ
サストライプをウェハー内で均一に得ることにある。
【0010】
【課題を解決するための手段】本発明は、上記課題を解
決するために、塩酸系混合液と硫酸系混合液の選択ウェ
ットエッチング法を用い、(100)面を主面とする第
1の導電型のInP基板上に、InGaAsP活性層、
第2の導電型のInPクラッド層、及び最上層にInG
aAsP表面保護層を有する半導体多層膜構造を形成す
る工程と、前記InGaAsP表面保護層上の第1の領
域に<011>方向へのストライプ状の絶縁膜マスクを
形成する工程と、前記ストライプ状マスクの両側に隣接
する第2の領域の前記InGaAsP表面保護層、前記
第2の導電型のInPクラッド層、前記InGaAsP
活性層を、硫酸と過酸化水素水を含む混合液、塩酸を含
む混合液、硫酸と過酸化水素水を含む混合液による選択
エッチングで順次除去する工程と、さらに塩酸を含む混
合液で前記InGaAsP活性層下のInP層をエッチ
ングすることによりメサストライプを形成する工程と、
埋め込みエピタキシャル成長を行い前記第2の領域に電
流ブロック層を積層させる工程とを有する半導体レーザ
の製造方法とするものである。
【0011】また、(100)面を主面とする第1の導
電型のInP基板上に、InGaAsP活性層、第2の
導電型のInPクラッド層及び最上層にInGaAsP
表面保護層を有し、表面から前記InGaAsP活性層
の下側界面までの厚みが1μm以下である半導体多層膜
構造を形成する工程と、前記表面保護層上の第1の領域
に<011>方向へのストライプ状の絶縁膜マスクを形
成する工程と、前記ストライプ状マスクの両側に隣接す
る第2の領域の前記InGaAsP表面保護層、前記第
2の導電型のInPクラッド層、前記InGaAsP活
性層を、塩素系ガスを用いた反応性イオンエッチングに
より除去する工程と、前記第2の領域を塩酸を含む混合
液でエッチングしメサストライプを形成する工程と、前
記メサストライプの両側に埋め込みエピタキシャル成長
を行い前記第2の領域に電流ブロック層を積層させる工
程とを有する半導体レーザの製造方法とするものである
【0012】さらに、(100)面を主面とする第1の
導電型のInP基板上に、発振波長を規定する回折格子
を形成する工程と、前記回折格子上に第1の導電型のI
nGaAsP光ガイド層、InGaAsP活性層、第2
の導電型のInPクラッド層、InGaAsP表面保護
層を有し、表面から前記InGaAsP活性層下の界面
までの厚みが1μm以下である半導体多層膜構造を形成
する工程と、前記InGaAsP表面保護層上の第1の
領域に<011>方向へのストライプ状の絶縁膜マスク
を形成する工程と、前記ストライプ状マスクの両側に隣
接する第2の領域の前記InGaAsP表面保護層、前
記第2の導電型のInPクラッド層、前記InGaAs
P活性層及び前記第1の導電型のInGaAsP光ガイ
ド層を、塩素系ガスを用いた反応性イオンエッチングに
より除去する工程と、前記第2の領域を塩酸を含む混合
液でエッチングしメサストライプを形成する工程と、前
記メサストライプの両側に埋め込みエピタキシャル成長
を行い前記第2の領域に電流ブロック層を積層させる工
程とを有する半導体レーザの製造方法とするものである
【0013】
【作用】上記の手段により、エッチング用絶縁膜は光C
VD(あるいはプラズマCVD)によって半導体ウエハ
ー上に形成できるため、レジストマスクに比べ密着度が
強いので、エッチング工程においてより安定なメサスト
ライプが得られる。さらに上記塩酸系混合液及び硫酸系
混合液はBr−メタノ−ルに比べ経時変化が小さく、塩
酸系混合液はInP層をほぼ垂直にエッチングし、また
硫酸系混合液はInP層に対するInGaAsP層のエ
ッチングでの選択比がたいへん大きい。従ってウェット
エッチング法にもかかわらず、ウェハー全面にわたり活
性層幅制御が容易となり、さらにメサストライプの側面
に(111)A面が露出せずレーザ特性が悪化しない。
【0014】ドライエッチング法は結晶の面方位に依存
しないため、InPあるいはInGaAsPとのエッチ
ングレートの選択比がとれるSiO2,Si3N4やa
−Si等の絶縁膜をエッチング用マスク材として用いる
ことにより、ウェハー全面にわたり活性層幅を安定して
制御した状態で所望の深さまでエッチングできる。さら
にp−InPクラッド層の厚みを薄くした場合でも活性
層側面に界面準位を作り易い(111)A面が露出しな
いため、良好な特性を有する半導体レーザの作製が可能
である。また、マスク材として絶縁膜を用いるため、T
iマスクに比べ除去が容易であり埋め込み構造内で欠陥
が発生しにくい。
【0015】さらに本発明ではドライエッチングとウェ
ットエッチングとの併用により、ドライエッチングで生
じたダメージ層が除去できるため、高い信頼性を得るこ
とができる。
【0016】
【実施例】下記の(表1)は本実施例で説明する半導体
レーザの製造方法に用いるエッチング液とその液により
エッチングされる層をまとめたものである。この(表1
)を参考に本発明の実施例を図面とともに詳細に述べる
【0017】
【表1】
【0018】まず図1(a)に示すように、(100)
面を主面とするn−InP基板1上に厚さ5μmのn−
InPバッファ層2、厚さ0.2μmのInGaAsP
活性層3、厚さ0.5μm以下のp−InPクラッド層
4、厚さ0.2μmのp−InGaAsP表面保護層5
を順次エピタキシャル成長させた半導体多層膜構造ウエ
ハー上に、光CVD(あるいはプラズマCVD)により
Si3N4膜13(あるいはSiO2)を堆積させた後
、フォトリソグラフ法とドライエッチング法により<0
11>方向に平行な幅2μmのストライプ状のエッチン
グ用のマスクを形成する。
【0019】図1(b)に於て、硫酸と過酸化水素水と
水(体積比1:1:5)を含む混合液でp−InGaA
sP表面保護層5をエッチングした後、塩酸と燐酸(体
積比1:2)を含む混合液で前記p−InPクラッド層
4をエッチングする。上記の塩酸と燐酸の混合液は、I
nGaAsP層に対してはエッチングせずInP層のみ
をほぼ垂直にエッチングする性質があるため、マスク幅
に対応したエッチングが可能である。
【0020】図1(c)に於て、硫酸と過酸化水素水と
水(体積比は1:1:5)を含む混合液でInGaAs
P活性層3を完全に除去するまでエッチングした後、図
1(d)に於て、塩酸と燐酸(体積比1:2)を含む混
合液で液相エピタキシャル成長時のブロッキング層の形
成に必要な深さまでエッチングしメサストライプ7を形
成する。硫酸と過酸化水素水と水を含む混合液はInG
aAsP層を選択的にエッチングし、塩酸と燐酸を含む
混合液はInP層を選択的にエッチングするため、深さ
方向のエッチング量のばらつきは小さい。また、塩酸と
燐酸を含む混合液はInP層をほぼ垂直にエッチングす
るため、本実施例では従来に比べ活性層幅の制御性が向
上する。
【0021】次に図1(e)に於て、Si3N4膜13
をフッ酸系溶液により除去した後、液相エピタキシャル
成長により、メサストライプ7以外の領域にp−InP
電流ブロック層8、n−InP電流ブロック層9を成長
させた後、さらにp−InP埋め込み層10、p−In
GaAsPコンタクト層11を順次成長させ、埋め込み
型へテロ構造を形成する。本実施例では、p−InPク
ラッド層4が0.5μm以下薄いが、図1(e)に示す
ように、p−InGaAsP表面保護層5を残した状態
で埋め込みエピタキシャル成長をしているので、ソーク
時にp−InPクラッド層4に欠陥は生じない。これは
熱に強いp−InGaAsP層によりp−InPクラッ
ド層4を保護するためである。また、p−InGaAs
P表面保護層5は、p−InP電流ブロック層8の成長
の際に自動的にメルトバックされるので、埋め込みエピ
タキシャル成長後の構造には残らない。これは液相エピ
タキシャル成長方法の特徴として、幅の狭いメサストラ
イプ上にはInP層は成長しないため、メルトバックさ
れやすいInGaAsP層が選択的に除去されるからで
ある。
【0022】このようにして作製した構造は、p−In
Pクラッド層4が薄いのでp−InPクラッド層4自体
の直列抵抗が小さく、n−InPブロック層9にかかる
電圧が小さいため、高出力時のサイリスタ動作や出力飽
和を抑制でき温度特性も向上する。また活性層幅の制御
性もよく良好なレーザ特性が得られる。
【0023】第2の実施例を図2に示す。まず図2(a
)に示すように、(100)面を主面とするn−InP
基板1上に厚さ5μmのn−InPバッファ層2、厚さ
0.2μmのInGaAsP活性層3、厚さ0.3μm
のp−InPクラッド層4、厚さ0.2μmのp−In
GaAsP表面保護層5を順次エピタキシャル成長させ
た半導体多層膜構造ウエハー上に、光CVD(あるいは
プラズマCVD)によりSi3N4膜13を堆積させた
後、フォトリソグラフ法とドライエッチング法により<
011>方向に平行な幅3μmのストライプ状のエッチ
ング用のマスクを形成する。
【0024】図2(b)に於て、CCl4ガスを用いた
ドライエッチング法により約1μmの深さまでエッチン
グしInGaAsP活性層3を除去する。CCl4ガス
によるエッチングでは、レジスト14とSi3N4膜1
3に対するInP,InGaAsPとのエッチングレー
トの選択比はそれぞれ1:1,1:2である。本実施例
では、レジストおよびSi3N4の膜厚は14000Å
,5000Åとした。エッチング時にはマスクも同時に
エッチングされメサ形状は順メサとなるが、ウェハー全
面にわたり均一にエッチングされるため、活性層幅のば
らつきは小さく本実施例では1.8μm±0.1μmと
安定している。
【0025】図2(c)に於て、塩酸と過酸化水素水と
酢酸(体積比3:1:36)の混合液によるエッチング
でダメージ層を除去した後、図2(d)に於て、液相エ
ピタキシャル成長時のブロッキング層の形成に必要な深
さ確保のために塩酸と燐酸(体積比1:2)を含む混合
液でエッチングしメサストライプ7を形成する。
【0026】図2(e)に於て、Si3N4膜13をフ
ッ酸系溶液により除去した後、液相エピタキシャル成長
により、メサストライプ7以外の領域にp−InP電流
ブロック層8、n−InP電流ブロック層9を成長させ
た後、さらにp−InP埋め込み層10、p−InGa
AsPコンタクト層11を順次成長させ、埋め込み型へ
テロ構造を形成する。
【0027】以上説明したように、ドライエッチングで
活性層の幅を規定したあと、それに続く2回のウェット
エッチングでダメージ層を除去しながらメサストライプ
を形成することにより、良好な特性を有する半導体レー
ザの作製が可能となる。
【0028】図3に第3の実施例について示す。図3(
a)に於て、第2の実施例と同様の半導体多層膜構造ウ
エハー上に、光CVD(あるいはプラズマCVD)によ
りSi3N4膜13を堆積させた後、フォトリソグラフ
法とドライエッチング法により<011>方向に平行な
幅2μmのストライプ状のエッチング用のマスクを形成
する。
【0029】図3(b)に於て、CCl4ガスを用いた
ドライエッチング法により約1μmの深さまでエッチン
グしInGaAsP活性層3を除去する。
【0030】図3(c)に於て、塩酸と燐酸(体積比1
:2)を含む混合液でエッチングしメサストライプ7を
形成する。
【0031】図3(d)に於て、硫酸と過酸化水素水と
水(体積比1:1:5)の混合液によりメサストライプ
内のInGaAsP表面保護層及びInGaAsP活性
層の側面のダメージ層をエッチングにより除去する。
【0032】図3(e)に於て、Si3N4膜13をフ
ッ酸系溶液により除去した後、液相エピタキシャル成長
により、メサストライプ7以外の領域にp−InP電流
ブロック層8、n−InP電流ブロック層9を成長させ
た後、さらにp−InP埋め込み層10、p−InGa
AsPコンタクト層11を順次成長させ、埋め込み型へ
テロ構造を形成する。
【0033】以上説明したように、本実施例ではドライ
エッチング工程の後、1回目のウェットエッチングでマ
スク下にサイドエッチが入らないため、第2の実施例に
比べ活性層幅の制御性が良い。
【0034】図4は、光ファイバー通信に用いられてい
るDFBレーザの埋め込み構造作製の実施例である。本
発明はDFBレーザの作製についても応用できる。以下
に、図面を用いてその製造方法を説明する。
【0035】図4(a)に於て、(100)面を主面と
するn−InP基板1上に周知の方法を用いて回折格子
を形成する。つまり基板1上にフォトレジストを約10
00Åの厚みで塗布してHe−Cdレーザ(波長345
nm)の二光束干渉露光法により回折格子パターンを形
成した後、飽和臭素水と燐酸と水の混合液を用いて基板
表面のレジストを回折格子パターンにより選択エッチン
グする。フォトレジストを有機溶剤で除去すると基板上
に回折格子が形成できる。このようにして周期2000
Åの回折格子を形成した後、図4(b)に於いて、厚さ
0.2μmのn−InGaAsP光ガイド層15、厚さ
0.2μmのInGaAsP活性層3、厚さ0.3μm
のp−InPクラッド層4、厚さ0.2μmのp−In
GaAsP表面保護層5を順次エピタキシャル成長させ
た半導体多層膜構造ウエハー上に、光CVD(あるいは
プラズマCVD)によりSi3N4膜13(あるいはS
iO2)を堆積させた後、フォトリソグラフ法とドライ
エッチング法により<011>方向に平行な幅3μmの
ストライプ状のエッチング用の絶縁膜マスクを形成する
【0036】図4(c)に於いて、第2の実施例と同様
に、CCl4ガスを用いたドライエッチング法により約
1μmの深さまでエッチングしp−InGaAsP表面
保護層5、p−InPクラッド層4、InGaAsP活
性層3、n−InGaAsP光ガイド層15を除去し、
さらに塩酸と過酸化水素水と酢酸(体積比は3:1:3
6)を含む混合液でInGaAsP光ガイド層15の下
約1μmの深さまでn−InP基板1をエッチングした
後、塩酸と燐酸(体積比は1:2)の混合液でさらにn
−InP基板1を約2μmほぼ垂直にエッチングし、メ
サストライプ7を形成する。
【0037】図4(d)に於いて、Si3N4絶縁膜を
フッ酸系溶液により除去した後、液相エピタキシャル成
長により、メサストライプ7以外の領域にp−InP電
流ブロック層8、n−InP電流ブロック層9を成長さ
せた後、さらにp−InP埋め込み層10、p−InG
aAsPコンタクト層11を順次成長させ、埋め込み型
へテロ構造を形成する。
【0038】以上説明したように回折格子の下までドラ
イエッチングしで活性層幅を規定したあと、ウェットエ
ッチングによりメサストライプを形成し、その後埋め込
み層を形成するので、DFBレーザについても性能向上
と製造のばらつきに効果を発揮するものである。
【0039】なお、上述の第4の実施例と同様の半導体
多層膜ウェハーに対して、第1の実施例のエッチング方
法を用いてメサストライプを形成することも可能である
。また、上述の第1から4の実施例に於ては、n−In
Pバッファ層上にInGaAsP活性層を積層させた半
導体ウエハーを用いたが、n−InP基板上に直接In
GaAsP活性層を積層させたウエハーあるいはInG
aAsP活性層上にInGaAsPメルトバック防止層
を積層させたウエハーについても本発明が適応できる。
【0040】さらに本実施例では、エッチング液として
塩酸と過酸化水素水と酢酸を含む混合液を用いたが、酢
酸のかわりに燐酸などの弱酸、あるいは純水を用いても
同様の効果が得られる。
【0041】また、電流ブロック層としてp−InP電
流ブロック層、n−InP電流ブロック層を用いたが、
InP層に限る事はなく活性層よりもエネルギーギャッ
プの大きなInGaAsP層、あるいは半絶縁性のIn
P層を用いても差し支えない。
【0042】
【発明の効果】以上詳細に示したように、本発明によれ
ば次のような効果を奏する事ができる。 (1)(100)面を主面とする第1の導電型のInP
基板上に、InGaAsP活性層、第2の導電型のIn
Pクラッド層、及び最上層にInGaAsP表面保護層
を有する半導体多層膜構造ウェハー上に<011>方向
へのストライプ状の絶縁膜マスクを形成した後、前記ス
トライプ状マスクの両側に隣接する領域の前記InGa
AsP表面保護層、前記第2の導電型のInPクラッド
層、前記InGaAsP活性層を、硫酸と過酸化水素水
を含む混合液、塩酸を含む混合液、硫酸と過酸化水素水
を含む混合液による選択エッチングで順次除去し、さら
に塩酸を含む混合液で前記InGaAsP活性層下のI
nP層をエッチングすることにより、活性層幅の制御性
を大幅に向上させることができる。 (2)(100)面を主面とする第1の導電型のInP
基板上に、InGaAsP層、第2の導電型のInPク
ラッド層、及び最上層にInGaAsP層を有し、表面
から前記InGaAsP層の下側界面までの厚みが1μ
m以下である半導体多層膜構造ウエハー上の第1の領域
に、<011>方向へのストライプ状の絶縁膜マスクを
形成し、前記ストライプ状マスクの両側に隣接する第2
の領域の前記第2の導電型のInPクラッド層、前記I
nGaAsP層を、塩素系ガスを用いた反応性イオンエ
ッチングにより完全に除去し、さらに塩酸を含む混合液
のエッチングによりメサストライプを形成することによ
り、活性層幅の制御性を大幅に向上させ、さらにドライ
エッチングで生じたダメージ層も除去できるため、良好
な特性を有するレーザを得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体レーザの製造工程の断面図
【図
2】本発明の半導体レーザの製造工程の断面図
【図3】
本発明の半導体レーザの製造工程の断面図
【図4】本発
明の半導体レーザの製造工程の斜視図
【図5】従来の半
導体レーザの製造工程の断面図
【図6】従来の埋め込み
へテロ構造を説明する断面図
【符号の説明】
1  (100)n−InP基板 2  n−InPバッファ層 3  InGaAsP活性層 4  p−InPクラッド層 5  p−InGaAsP表面保護層 6  SiO2膜 7  メサストライプ 8  p−InP電流ブロック層 9  n−InP電流ブロック層 10  p−InP埋め込み層 11  p−InGaAsPコンタクト層12  (1
11)A面 13  Si3N4膜 14  レジスト

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  (100)面を主面とする第1の導電
    型のInP基板上に、InGaAsP活性層、第2の導
    電型のInPクラッド層、及び最上層にInGaAsP
    表面保護層を有する半導体多層膜構造を形成する工程と
    、前記表面保護層上の第1の領域に<011>方向への
    ストライプ状の絶縁膜マスクを形成する工程と、前記ス
    トライプ状マスクの両側に隣接する第2の領域の前記I
    nGaAsP表面保護層、前記第2の導電型のInPク
    ラッド層、前記InGaAsP活性層を、硫酸と過酸化
    水素水を含む混合液、塩酸を含む混合液、硫酸と過酸化
    水素水を含む混合液による選択エッチングで順次除去す
    る工程と、さらに塩酸を含む混合液で前記InGaAs
    P活性層下の前記第1の導電型のInP層をエッチング
    することによりメサストライプを形成する工程と、前記
    メサストライプの両側に埋め込みエピタキシャル成長を
    行い前記第2の領域に電流ブロック層を積層させる工程
    とを有することを特徴とする半導体レーザの製造方法。
  2. 【請求項2】  (100)面を主面とする第1の導電
    型のInP基板上に、InGaAsP活性層、第2の導
    電型のInPクラッド層及び最上層にInGaAsP表
    面保護層を有し、表面から前記InGaAsP活性層の
    下側界面までの厚みが1μm以下である半導体多層膜構
    造を形成する工程と、前記InGaAsP表面保護層上
    の第1の領域に<011>方向へのストライプ状の絶縁
    膜マスクを形成する工程と、前記ストライプ状マスクの
    両側に隣接する第2の領域の前記InGaAsP表面保
    護層、前記第2の導電型のInPクラッド層、前記In
    GaAsP活性層を、塩素系ガスを用いた反応性イオン
    エッチングにより除去する工程と、前記第2の領域を塩
    酸を含む混合液でエッチングしメサストライプを形成す
    る工程と、前記メサストライプの両側に埋め込みエピタ
    キシャル成長を行い前記第2の領域に電流ブロック層を
    積層させる工程とを有することを特徴とする半導体レー
    ザの製造方法。
  3. 【請求項3】  (100)面を主面とする第1の導電
    型のInP基板上に、発振波長を規定する回折格子を形
    成する工程と、前記回折格子上に第1の導電型のInG
    aAsP光ガイド層、InGaAsP活性層、第2の導
    電型のInPクラッド層及び最上層にInGaAsP表
    面保護層を有し、表面から前記InGaAsP光ガイド
    層の下側界面までの厚みが1μm以下である半導体多層
    膜構造を形成する工程と、前記表面保護層上の第1の領
    域に<011>方向へのストライプ状の絶縁膜マスクを
    形成する工程と、前記ストライプ状マスクの両側に隣接
    する第2の領域の前記InGaAsP表面保護層、前記
    第2の導電型のInPクラッド層、前記InGaAsP
    活性層及び前記InGaAsP光ガイド層を、塩素系ガ
    スを用いた反応性イオンエッチングにより除去する工程
    と、前記第2の領域を塩酸を含む混合液でエッチングし
    メサストライプを形成する工程と、前記メサストライプ
    の両側に埋め込みエピタキシャル成長を行い前記第2の
    領域に電流ブロック層を積層させる工程とを有すること
    を特徴とする半導体レーザの製造方法。
  4. 【請求項4】  前記反応性イオンエッチングの後、前
    記第2の領域を塩酸を含む混合液でエッチングしメサス
    トライプを形成する工程と、前記メサストライプ内の前
    記InGaAsP表面保護層と前記InGaAsP活性
    層の側面を硫酸と過酸化水素水を含む混合液でエッチン
    グすることを特徴とする請求項2または3記載の半導体
    レーザの製造方法。
  5. 【請求項5】  (100)面を主面とする第1の導電
    型のInP基板上に、発振波長を規定する回折格子を形
    成する工程と、前記回折格子上に第1の導電型のInG
    aAsP光ガイド層、InGaAsP活性層、第2の導
    電型のInPクラッド層及び最上層にInGaAsP表
    面保護層を有し、表面から前記InGaAsP光ガイド
    層の下側界面までの厚みが1μm以下である半導体多層
    膜構造を形成する工程と、前記表面保護層上の第1の領
    域に<011>方向へのストライプ状の絶縁膜マスクを
    形成する工程と、前記ストライプ状マスクの両側に隣接
    する第2の領域の前記InGaAsP表面保護層、前記
    第2の導電型のInPクラッド層、前記InGaAsP
    活性層と前記InGaAsP光ガイド層を、硫酸と過酸
    化水素水を含む混合液、塩酸を含む混合液、硫酸と過酸
    化水素水を含む混合液による選択エッチングで順次除去
    する工程と、さらに塩酸を含む混合液で前記InGaA
    sP光ガイド層下の前記第1の導電型のInP層をエッ
    チングすることによりメサストライプを形成する工程と
    、前記メサストライプの両側に埋め込みエピタキシャル
    成長を行い前記第2の領域に電流ブロック層を積層させ
    る工程とを有することを特徴とする半導体レーザの製造
    方法。
JP14716691A 1991-06-19 1991-06-19 半導体レーザの製造方法 Pending JPH04369886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14716691A JPH04369886A (ja) 1991-06-19 1991-06-19 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14716691A JPH04369886A (ja) 1991-06-19 1991-06-19 半導体レーザの製造方法

Publications (1)

Publication Number Publication Date
JPH04369886A true JPH04369886A (ja) 1992-12-22

Family

ID=15424081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14716691A Pending JPH04369886A (ja) 1991-06-19 1991-06-19 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JPH04369886A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846282A (ja) * 1994-07-28 1996-02-16 Nec Corp 半導体レーザ装置の製造方法
WO2005060058A1 (ja) * 2003-12-18 2005-06-30 Nec Corporation 半導体レーザーおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846282A (ja) * 1994-07-28 1996-02-16 Nec Corp 半導体レーザ装置の製造方法
WO2005060058A1 (ja) * 2003-12-18 2005-06-30 Nec Corporation 半導体レーザーおよびその製造方法

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
US8637338B2 (en) Method for producing integrated optical device
JPH09139550A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
JPH08148752A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
JP3762640B2 (ja) 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
JP2863677B2 (ja) 半導体レーザ及びその製造方法
JPH11202275A (ja) リッジ導波路型半導体光機能素子およびその製造方法
JPH05259574A (ja) 半導体レーザ装置及びその製造方法
JP2001274510A (ja) 導波路型光素子及びその製造方法
JP3765987B2 (ja) 半導体装置の製造方法
JP3850944B2 (ja) 化合物半導体のエッチング方法
JPH04369886A (ja) 半導体レーザの製造方法
JP2001044566A (ja) 半導体レーザおよびその製造方法
US5360763A (en) Method for fabricating an optical semiconductor device
JPH05299764A (ja) 半導体レーザの製造方法
JPH077232A (ja) 光半導体装置
JPH04229682A (ja) 半導体レーザの製造方法
JP2018139264A (ja) 光半導体素子及びその製造方法
JPH0824208B2 (ja) 半導体レ−ザの製造法
JPH05275797A (ja) 半導体レーザの製造方法
JPH06188507A (ja) 量子細線半導体レーザおよびその製造方法
JPH11354880A (ja) 半導体レーザ素子およびその製造方法
JPH0697591A (ja) 半導体レーザの製造方法
JPH1022572A (ja) 光ガイド層に回折格子が形成されている半導体装置
JPH0529708A (ja) 半導体レーザ装置及びその製造方法