JPH0846282A - 半導体レーザ装置の製造方法 - Google Patents
半導体レーザ装置の製造方法Info
- Publication number
- JPH0846282A JPH0846282A JP17639094A JP17639094A JPH0846282A JP H0846282 A JPH0846282 A JP H0846282A JP 17639094 A JP17639094 A JP 17639094A JP 17639094 A JP17639094 A JP 17639094A JP H0846282 A JPH0846282 A JP H0846282A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- inp
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】ドライエッチングによりメサ形成を行い、有機
金属気相成長法により埋め込み構造を形成する、均一
性、再現性の良い半導体レーザ素子製造方法を実現す
る。 【構成】ダブルヘテロ接合をエピタキシャル成長した半
導体基板上に、α−Ｓｉ膜５、ＳｉＯ2 膜６を形成す
る。ＳｉＯ2 膜６上に〈０１１〉方向のレジスト７のス
トライプを形成し、これをマスクとしてＣＦ4 等方性ド
ライエッチングを施し、サイドエッチングによりひさし
形状のマスクを形成する。このマスクを用い、半導体基
板のドライエッチングによるメサ形成、および有機金属
気相成長法による埋め込み構造形成を行う。マスクを除
去した後、更に有機金属気相成長法でｎ−ＩｎＰクラッ
ド層１１を形成する。
金属気相成長法により埋め込み構造を形成する、均一
性、再現性の良い半導体レーザ素子製造方法を実現す
る。 【構成】ダブルヘテロ接合をエピタキシャル成長した半
導体基板上に、α−Ｓｉ膜５、ＳｉＯ2 膜６を形成す
る。ＳｉＯ2 膜６上に〈０１１〉方向のレジスト７のス
トライプを形成し、これをマスクとしてＣＦ4 等方性ド
ライエッチングを施し、サイドエッチングによりひさし
形状のマスクを形成する。このマスクを用い、半導体基
板のドライエッチングによるメサ形成、および有機金属
気相成長法による埋め込み構造形成を行う。マスクを除
去した後、更に有機金属気相成長法でｎ−ＩｎＰクラッ
ド層１１を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ドライエッチング法に
よるメサ形成および有機金属気相エピタキシャル法によ
る埋め込み成長を用いた半導体レーザ装置の製造方法に
関する。
よるメサ形成および有機金属気相エピタキシャル法によ
る埋め込み成長を用いた半導体レーザ装置の製造方法に
関する。
【０００２】
【従来の技術】半導体レーザの埋め込み構造の形成に
は、液相エピタキシャル法あるいは気相エピタキシャル
法が用いられるが、特に有機金属気相エピタキシャル法
（以下ＭＯＶＰＥ法）は、組成制御、膜厚制御に優れ、
量産に適した製造方法である。
は、液相エピタキシャル法あるいは気相エピタキシャル
法が用いられるが、特に有機金属気相エピタキシャル法
（以下ＭＯＶＰＥ法）は、組成制御、膜厚制御に優れ、
量産に適した製造方法である。
【０００３】ｐ−ＩｎＰ基板を用いた場合のＭＯＶＰＥ
法による半導体レーザ装置の製造方法を図３（ａ）から
（ｃ）に示す。まず、図３（ａ）に示すように、ｐ−Ｉ
ｎＰ基板１上にｐ−ＩｎＰクラッド層２、ＩｎＧａＡｓ
Ｐ活性層３、ｎ−ＩｎＰクラッド層４、ＩｎＧａＡｓキ
ャップ層１９を形成する。次に、基板上に絶縁膜、例え
ばＳｉＯ2 膜６を形成し、〈０１１〉方向にストライプ
を形成する。前述のマスクを用い、メタノールに臭素
（Ｂｒ）を溶かした溶液（ブロムメタノール）で、図３
（ｂ）に示すように半導体基板をエッチングしメサを形
成する。このとき、ＩｎＧａＡｓキャップ層１９がサイ
ドエッチングされ、メサ幅はマスクの幅に対して小さく
なり、ひさし形状となる。次に、ＭＯＶＰＥ法により、
第１のｐ−ＩｎＰ埋め込み層８、第１のｎ−ＩｎＰ電流
ブロック層９、第２のｐ−ＩｎＰ電流ブロック層１０を
作成する。ｐ−ＩｎＰ埋め込み層８は、ｎ−ＩｎＰクラ
ッド層４とｎ−ＩｎＰ電流ブロック層９間のリーク電流
を阻止するために挿入される。このあと、マスクの除去
とＩｎＧａＡｓキャップ層１９の選択エッチングによる
除去を行い、ＭＯＶＰＥ法によってｐ−ＩｎＰクラッド
層を形成する。
法による半導体レーザ装置の製造方法を図３（ａ）から
（ｃ）に示す。まず、図３（ａ）に示すように、ｐ−Ｉ
ｎＰ基板１上にｐ−ＩｎＰクラッド層２、ＩｎＧａＡｓ
Ｐ活性層３、ｎ−ＩｎＰクラッド層４、ＩｎＧａＡｓキ
ャップ層１９を形成する。次に、基板上に絶縁膜、例え
ばＳｉＯ2 膜６を形成し、〈０１１〉方向にストライプ
を形成する。前述のマスクを用い、メタノールに臭素
（Ｂｒ）を溶かした溶液（ブロムメタノール）で、図３
（ｂ）に示すように半導体基板をエッチングしメサを形
成する。このとき、ＩｎＧａＡｓキャップ層１９がサイ
ドエッチングされ、メサ幅はマスクの幅に対して小さく
なり、ひさし形状となる。次に、ＭＯＶＰＥ法により、
第１のｐ−ＩｎＰ埋め込み層８、第１のｎ−ＩｎＰ電流
ブロック層９、第２のｐ−ＩｎＰ電流ブロック層１０を
作成する。ｐ−ＩｎＰ埋め込み層８は、ｎ−ＩｎＰクラ
ッド層４とｎ−ＩｎＰ電流ブロック層９間のリーク電流
を阻止するために挿入される。このあと、マスクの除去
とＩｎＧａＡｓキャップ層１９の選択エッチングによる
除去を行い、ＭＯＶＰＥ法によってｐ−ＩｎＰクラッド
層を形成する。
【０００４】この方法では、メサ形成にウエットエッチ
ングを用いるため、均一性が悪くウエハ面内のばらつき
が大きくなる。また、ＩｎＧａＡｓキャップ層のサイド
エッチングにより活性層の幅が決まるため制御が難しく
再現性も悪い。特に、ウエハ面内での特性のばらつきが
大きくなる。一方、ドライエッチングはウエットエッチ
ングと比較すると良好な均一性、再現性を有するので、
良好な均一性、再現性を得るためにはメサをドライエッ
チングで形成することが望ましい。しかし、ドライエッ
チングを用いると、ウエットエッチングを用いたときの
様な、ひさし形状が得られない。この形状で埋め込む
と、メサ側壁の成長速度が大きくなり、図４の様にｎ−
ＩｎＰ電流ブロック層９がｐ−Ｉｎ埋め込み層８より上
方まで成長する。このためマスク６を除去し全面にｎ−
ＩｎＰクラッド層を設けると、このｎ−ＩｎＰクラッド
層とｎ−ＩｎＰ電流ブロック層９がつながり、電流阻止
効果が失われる。
ングを用いるため、均一性が悪くウエハ面内のばらつき
が大きくなる。また、ＩｎＧａＡｓキャップ層のサイド
エッチングにより活性層の幅が決まるため制御が難しく
再現性も悪い。特に、ウエハ面内での特性のばらつきが
大きくなる。一方、ドライエッチングはウエットエッチ
ングと比較すると良好な均一性、再現性を有するので、
良好な均一性、再現性を得るためにはメサをドライエッ
チングで形成することが望ましい。しかし、ドライエッ
チングを用いると、ウエットエッチングを用いたときの
様な、ひさし形状が得られない。この形状で埋め込む
と、メサ側壁の成長速度が大きくなり、図４の様にｎ−
ＩｎＰ電流ブロック層９がｐ−Ｉｎ埋め込み層８より上
方まで成長する。このためマスク６を除去し全面にｎ−
ＩｎＰクラッド層を設けると、このｎ−ＩｎＰクラッド
層とｎ−ＩｎＰ電流ブロック層９がつながり、電流阻止
効果が失われる。
【０００５】
【発明が解決しようとする課題】上述のように、ドライ
エッチングで半導体基板をエッチングするとマスク幅に
たいしてメサ幅が小さくなるひさし形状が得られない。
このため、ＭＯＶＰＥ法で、埋め込み成長をするとメサ
側壁の上部で、マスク上からの反応種の拡散により、反
応種の濃度が高くなり、メサ側壁の成長速度が大きくな
る。その結果、ｎ−ＩｎＰ電流ブロック層とｎ−ＩｎＰ
クラッド層がつながり、電流阻止効果が失われるという
問題があった。
エッチングで半導体基板をエッチングするとマスク幅に
たいしてメサ幅が小さくなるひさし形状が得られない。
このため、ＭＯＶＰＥ法で、埋め込み成長をするとメサ
側壁の上部で、マスク上からの反応種の拡散により、反
応種の濃度が高くなり、メサ側壁の成長速度が大きくな
る。その結果、ｎ−ＩｎＰ電流ブロック層とｎ−ＩｎＰ
クラッド層がつながり、電流阻止効果が失われるという
問題があった。
【０００６】
【課題を解決するための手段】本発明は、活性層を含む
ダブルヘテロ接合を形成した半導体基板を異方性ドライ
エッチングによりメサ形状にする工程と、有機金属気相
成長方法により埋め込み構造を形成する工程を含む半導
体レーザ装置の製造方法において、下層の第１のマスク
よりも上層の第２のマスクの幅が大きくなる、ひさし形
状を有するマスクを用いることを特徴とする。
ダブルヘテロ接合を形成した半導体基板を異方性ドライ
エッチングによりメサ形状にする工程と、有機金属気相
成長方法により埋め込み構造を形成する工程を含む半導
体レーザ装置の製造方法において、下層の第１のマスク
よりも上層の第２のマスクの幅が大きくなる、ひさし形
状を有するマスクを用いることを特徴とする。
【０００７】なお、下層の第１マスクとしてはα−Ｓｉ
膜が適しており、上層の第２マスクとしてはＳｉＯ2 膜
が適している。
膜が適しており、上層の第２マスクとしてはＳｉＯ2 膜
が適している。
【０００８】
【作用】ダブルヘテロ構造を形成した半導体基板上に異
なる種類の材料からなる薄膜を形成する。下層の第１の
マスクに対して上層の第２のマスクはエッチング速度が
小さくなる組み合わせとする。等方性のドライエッチン
グを施すと、サイドエッチングにより下層の第一のマス
ク幅にたいして上層の第二のマスク幅が大きくなり、ひ
さし形状が得られる。このマスクを用いてドライエッチ
ングを行うと、メサ幅はサイドエッチングにより下層の
マスクと同じ幅になり、ひさしを有するメサ形状を得
る。埋め込み成長中に、マスクのひさしにより反応種の
増加を防ぐことができ、ウエットエッチングと同様の埋
め込み形状を得ることが出来る。
なる種類の材料からなる薄膜を形成する。下層の第１の
マスクに対して上層の第２のマスクはエッチング速度が
小さくなる組み合わせとする。等方性のドライエッチン
グを施すと、サイドエッチングにより下層の第一のマス
ク幅にたいして上層の第二のマスク幅が大きくなり、ひ
さし形状が得られる。このマスクを用いてドライエッチ
ングを行うと、メサ幅はサイドエッチングにより下層の
マスクと同じ幅になり、ひさしを有するメサ形状を得
る。埋め込み成長中に、マスクのひさしにより反応種の
増加を防ぐことができ、ウエットエッチングと同様の埋
め込み形状を得ることが出来る。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｅ）は本発明の第１の実施例の製造
工程を示す断面図である。まず、図１（ａ）に示すよう
にｐ−ＩｎＰ基板１上にｐ−ＩｎＰクラッド層２、Ｉｎ
ＧａＡｓＰ活性層３、ｎ−ＩｎＰクラッド層４を含む層
をエピタキシャル成長した基板上にアモルファスシリコ
ン（以下α−Ｓｉ）膜５、シリコン酸化膜（以下ＳｉＯ
2 ）膜６を形成し、このＳｉＯ2 膜６上に〈０１１〉方
向のレジスト７のストライプを形成する。次に図１
（ｂ）に示すように、これをマスクとしてＣＦ4 等方性
ドライエッチングを施すと、α−Ｓｉ膜５とＳｉＯ2 膜
６のエッチング速度が異なるため、サイドエッチングに
よりＳｉＯ2 膜６に対してα−Ｓｉ膜５の幅が小さくな
り、ひさし形状が出来る。次にレジスト７を除去した
後、図１（ｃ）に示すようにα−Ｓｉ膜５およびＳｉＯ
2 膜６をマスクとし、塩素ガスを用いた異方性ドライエ
ッチングを施す。このとき、半導体基板はサイドエッチ
ングが起こり、α−Ｓｉ膜５と同じ幅になり、ひさしを
有するメサ形状を得る。さらに、ＭＯＶＰＥ法を用い、
図１（ｄ）に示すようにｐ−ＩｎＰ埋め込み層８、ｎ−
ＩｎＰ電流ブロック層９、ｐ−ＩｎＰ電流ブロック層１
０を成長する。この埋め込み成長では、ひさしを有する
ため、基板上方からの反応種の拡散の影響が小さくな
り、メサ側壁での成長速度が小さくなる。この結果、ウ
エットエッチングと同様のメサ形状を得ることが可能と
なる。この後、マスクを選択エッチングで除去し、図１
（ｅ）に示すように再びＭＯＶＰＥ法によりｎ−ＩｎＰ
クラッド層１１とＩｎＧａＡｓコンタクト層１２を形成
する。
る。図１（ａ）〜（ｅ）は本発明の第１の実施例の製造
工程を示す断面図である。まず、図１（ａ）に示すよう
にｐ−ＩｎＰ基板１上にｐ−ＩｎＰクラッド層２、Ｉｎ
ＧａＡｓＰ活性層３、ｎ−ＩｎＰクラッド層４を含む層
をエピタキシャル成長した基板上にアモルファスシリコ
ン（以下α−Ｓｉ）膜５、シリコン酸化膜（以下ＳｉＯ
2 ）膜６を形成し、このＳｉＯ2 膜６上に〈０１１〉方
向のレジスト７のストライプを形成する。次に図１
（ｂ）に示すように、これをマスクとしてＣＦ4 等方性
ドライエッチングを施すと、α−Ｓｉ膜５とＳｉＯ2 膜
６のエッチング速度が異なるため、サイドエッチングに
よりＳｉＯ2 膜６に対してα−Ｓｉ膜５の幅が小さくな
り、ひさし形状が出来る。次にレジスト７を除去した
後、図１（ｃ）に示すようにα−Ｓｉ膜５およびＳｉＯ
2 膜６をマスクとし、塩素ガスを用いた異方性ドライエ
ッチングを施す。このとき、半導体基板はサイドエッチ
ングが起こり、α−Ｓｉ膜５と同じ幅になり、ひさしを
有するメサ形状を得る。さらに、ＭＯＶＰＥ法を用い、
図１（ｄ）に示すようにｐ−ＩｎＰ埋め込み層８、ｎ−
ＩｎＰ電流ブロック層９、ｐ−ＩｎＰ電流ブロック層１
０を成長する。この埋め込み成長では、ひさしを有する
ため、基板上方からの反応種の拡散の影響が小さくな
り、メサ側壁での成長速度が小さくなる。この結果、ウ
エットエッチングと同様のメサ形状を得ることが可能と
なる。この後、マスクを選択エッチングで除去し、図１
（ｅ）に示すように再びＭＯＶＰＥ法によりｎ−ＩｎＰ
クラッド層１１とＩｎＧａＡｓコンタクト層１２を形成
する。
【００１０】このように本実施例では、埋め込み成長の
際ひさしを有するマスクを用いているので、ｎ−ＩｎＰ
電流ブロック層９がｐ−ＩｎＰ埋め込み層８の上方まで
成長することがない。したがって、マスクを除去しｎ−
ＩｎＰクラッド層１１を形成してもｎ−ＩｎＰ電流ブロ
ック層９とつながらず電流阻止効果は失われない。
際ひさしを有するマスクを用いているので、ｎ−ＩｎＰ
電流ブロック層９がｐ−ＩｎＰ埋め込み層８の上方まで
成長することがない。したがって、マスクを除去しｎ−
ＩｎＰクラッド層１１を形成してもｎ−ＩｎＰ電流ブロ
ック層９とつながらず電流阻止効果は失われない。
【００１１】図２（ａ）〜（ｃ）は本発明の第２の実施
例の製造工程を示す断面図である。この実施例では基板
としてｎ−ＩｎＰ基板を用いている。ｎ−ＩｎＰ基板１
３を用いた場合は、ｐ−ＩｎＰ電流ブロック層１７，ｎ
−ＩｎＰ電流ブロック層１８を形成し、マスク除去後ｐ
−ＩｎＰクラッド層を形成する。本実施例でも第１の実
施例と同様の効果が得られる。
例の製造工程を示す断面図である。この実施例では基板
としてｎ−ＩｎＰ基板を用いている。ｎ−ＩｎＰ基板１
３を用いた場合は、ｐ−ＩｎＰ電流ブロック層１７，ｎ
−ＩｎＰ電流ブロック層１８を形成し、マスク除去後ｐ
−ＩｎＰクラッド層を形成する。本実施例でも第１の実
施例と同様の効果が得られる。
【００１２】なお、上記実施例ではマスク材としてＳｉ
Ｏ2 膜，α−Ｓｉ膜を用いたが、エッチング速度の差が
あれば他の組合せでもよい。また、マスクのドライエッ
チングではＣＦ4 以外のガスを使うことが可能であり、
半導体基板のドライエッチングもＣｌ2 以外のガスを使
用できる。
Ｏ2 膜，α−Ｓｉ膜を用いたが、エッチング速度の差が
あれば他の組合せでもよい。また、マスクのドライエッ
チングではＣＦ4 以外のガスを使うことが可能であり、
半導体基板のドライエッチングもＣｌ2 以外のガスを使
用できる。
【００１３】
【発明の効果】以上のように、本発明は、メサ形成の際
にドライエッチングを用いているので、均一性再現性の
良い半導体レーザ装置の製造方法が得られる。また、ひ
さし形状のマスクを用いているので、ウエットエッチン
グを用いた場合と同じ埋め込み形状が得られ、電流ブロ
ック層の電流阻止能力を害うことがないという効果を奏
する。
にドライエッチングを用いているので、均一性再現性の
良い半導体レーザ装置の製造方法が得られる。また、ひ
さし形状のマスクを用いているので、ウエットエッチン
グを用いた場合と同じ埋め込み形状が得られ、電流ブロ
ック層の電流阻止能力を害うことがないという効果を奏
する。
【図１】（ａ）〜（ｅ）は本発明の第１の実施例の製造
工程を示す断面図である。
工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の第２の実施例の製造
工程を示す断面図である。
工程を示す断面図である。
【図３】（ａ）〜（ｃ）はウエットエッチングを用いて
メサを形成した従来技術を示す断面図である。
メサを形成した従来技術を示す断面図である。
【図４】ドライエッチングを用いてメサを形成した従来
技術を示す断面図である。
技術を示す断面図である。
１ ｐ−ＩｎＰ基板 ２，１６ ｐ−ＩｎＰクラッド層 ３，１５ ＩｎＧａＡｓＰ活性層 ４，１１，１４ ｎ−ＩｎＰクラッド層 ５ α−Ｓｉ膜 ６ ＳｉＯ2 膜 ７ レジスト ８ ｐ−ＩｎＰ埋め込み層 ９，１８ ｎ−ＩｎＰ電流ブロック層 １０，１７ ｐ−ＩｎＰ電流ブロック層 １２ ＩｎＧａＡｓＰコンタクト層 １３ ｎ−ＩｎＰ基板 １９ ＩｎＧａＡｓキャップ層
Claims (2)
- 【請求項１】 活性層を含むダブルヘテロ接合を形成し
た半導体基板を異方性ドライエッチングによりメサ形状
にする工程と、有機金属気相成長方法により埋め込み構
造を形成する工程を含む半導体レーザ装置の製造方法に
おいて、下層の第１のマスクよりも上層の第２のマスク
の幅が大きくなる、ひさし形状を有するマスクを用いる
ことを特徴とする半導体レーザ装置の製造方法。 - 【請求項２】 前記下層の第１マスクはアモルファスシ
リコン膜であり、上層の第２マスクはシリコン酸化膜で
ある請求項１記載の半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176390A JP2663870B2 (ja) | 1994-07-28 | 1994-07-28 | 半導体レーザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176390A JP2663870B2 (ja) | 1994-07-28 | 1994-07-28 | 半導体レーザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846282A true JPH0846282A (ja) | 1996-02-16 |
| JP2663870B2 JP2663870B2 (ja) | 1997-10-15 |
Family
ID=16012823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176390A Expired - Fee Related JP2663870B2 (ja) | 1994-07-28 | 1994-07-28 | 半導体レーザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663870B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194690A (ja) * | 1987-10-06 | 1989-04-13 | Furukawa Electric Co Ltd:The | 埋め込み型半導体レーザ素子の製造方法 |
| JPH0242780A (ja) * | 1988-03-16 | 1990-02-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04369886A (ja) * | 1991-06-19 | 1992-12-22 | Matsushita Electric Ind Co Ltd | 半導体レーザの製造方法 |
| JPH05167178A (ja) * | 1991-12-17 | 1993-07-02 | Hitachi Ltd | 半導体装置の製造方法 |
-
1994
- 1994-07-28 JP JP6176390A patent/JP2663870B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194690A (ja) * | 1987-10-06 | 1989-04-13 | Furukawa Electric Co Ltd:The | 埋め込み型半導体レーザ素子の製造方法 |
| JPH0242780A (ja) * | 1988-03-16 | 1990-02-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04369886A (ja) * | 1991-06-19 | 1992-12-22 | Matsushita Electric Ind Co Ltd | 半導体レーザの製造方法 |
| JPH05167178A (ja) * | 1991-12-17 | 1993-07-02 | Hitachi Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2663870B2 (ja) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389574A (en) | Selective etching method for III-V group semiconductor material using a mixed etching gas and a stop-etching gas | |
| JPH08181335A (ja) | 横方向共振トンネリング | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JP2663870B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2002057142A (ja) | 化合物半導体装置の製造方法 | |
| JP2804197B2 (ja) | 半導体レーザの製造方法 | |
| EP0542479A1 (en) | Method of making a semiconductor laser | |
| US6699778B2 (en) | Masking method for producing semiconductor components, particularly a BH laser diode | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JP2600588B2 (ja) | ドライエッチング用マスクの形成方法 | |
| JPH05167178A (ja) | 半導体装置の製造方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
| JP2001085782A (ja) | 半導体メサデバイスの製造方法 | |
| JPH01189186A (ja) | 半導体レーザの製造方法 | |
| JPH098398A (ja) | 半導体レーザの製造方法 | |
| JP3517641B2 (ja) | 半導体装置の製造方法 | |
| JP2762447B2 (ja) | 半導体装置の製造方法 | |
| JP3026389B2 (ja) | 半導体装置とその製造方法 | |
| JPH0362582A (ja) | 半導体装置の製造方法 | |
| JPH04340284A (ja) | 半導体レーザ及びその製造方法 | |
| JPH03181133A (ja) | 化合物半導体のエッチング方法 | |
| JPH0729921A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
| LAPS | Cancellation because of no payment of annual fees |