JP2804197B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP2804197B2 JP2804197B2 JP6732692A JP6732692A JP2804197B2 JP 2804197 B2 JP2804197 B2 JP 2804197B2 JP 6732692 A JP6732692 A JP 6732692A JP 6732692 A JP6732692 A JP 6732692A JP 2804197 B2 JP2804197 B2 JP 2804197B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- etching
- etching mask
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、ＩｎＰ基板を用いた
埋め込み型半導体レーザ（光ガイド層を有するものも含
む）の製造方法に関するものである。
埋め込み型半導体レーザ（光ガイド層を有するものも含
む）の製造方法に関するものである。
【０００２】
【従来の技術】埋め込み型半導体レーザは単一横モード
発振が可能でかつ発振閾値電流が低いため、実用的な半
導体レーザとして知られている。さらに、埋め込み型半
導体レーザであって分布帰還構造を具えたものは単一軸
モードでの発振がさらに可能なため、より好適な半導体
レーザとして知られている。
発振が可能でかつ発振閾値電流が低いため、実用的な半
導体レーザとして知られている。さらに、埋め込み型半
導体レーザであって分布帰還構造を具えたものは単一軸
モードでの発振がさらに可能なため、より好適な半導体
レーザとして知られている。
【０００３】このような埋め込み型の半導体レーザのう
ちの前者の型のものであってＩｎＰ基板を用いたものの
製造方法の一例が、この出願の出願人に係る例えば文献
（アプライド フィジックスレターズ（Applied Physic
s Letters ），Ｖｏｌ．４４．Ｎｏ．１０，ｐ９７５−
９７７（１９８４））に開示されている。以下、図４
（Ａ）〜（Ｃ）及び図５（Ａ）及び（Ｂ）を参照してこ
の従来の製造方法について説明する。なお、これらの図
はいずれも製造工程中の主な工程での試料の様子を断面
図により示してある。
ちの前者の型のものであってＩｎＰ基板を用いたものの
製造方法の一例が、この出願の出願人に係る例えば文献
（アプライド フィジックスレターズ（Applied Physic
s Letters ），Ｖｏｌ．４４．Ｎｏ．１０，ｐ９７５−
９７７（１９８４））に開示されている。以下、図４
（Ａ）〜（Ｃ）及び図５（Ａ）及び（Ｂ）を参照してこ
の従来の製造方法について説明する。なお、これらの図
はいずれも製造工程中の主な工程での試料の様子を断面
図により示してある。
【０００４】先ず、ｐ型ＩｎＰ基板１１上に、バッファ
層形成用半導体層としてのｐ型ＩｎＰ層１３、活性層形
成用半導体層としてのＧａＩｎＡｓＰ層１５及び上側ク
ラッド層形成用半導体層としてのｎ型ＩｎＰ上側クラッ
ド層１７が液相エピタキシャル法によりそれぞれ形成さ
れる。次に、ｎ型ＩｎＰ層１７上にＳｉＯ2 膜から成る
ストライプ状のエッチングマスク１９であつて、ストラ
イプ方向が［０１１］でストライプ幅Ｗ0 が約２０μｍ
のエッチングマスクが、公知のフォトリソグラフィ技術
及びエッチング技術により形成される（図４（Ａ））。
層形成用半導体層としてのｐ型ＩｎＰ層１３、活性層形
成用半導体層としてのＧａＩｎＡｓＰ層１５及び上側ク
ラッド層形成用半導体層としてのｎ型ＩｎＰ上側クラッ
ド層１７が液相エピタキシャル法によりそれぞれ形成さ
れる。次に、ｎ型ＩｎＰ層１７上にＳｉＯ2 膜から成る
ストライプ状のエッチングマスク１９であつて、ストラ
イプ方向が［０１１］でストライプ幅Ｗ0 が約２０μｍ
のエッチングマスクが、公知のフォトリソグラフィ技術
及びエッチング技術により形成される（図４（Ａ））。
【０００５】次に、塩酸と水とを混合したエッチャント
により、ｎ型ＩｎＰ層１７のエッチングマスク１９で覆
われていない部分がエッチングされる（図４（Ｂ））。
このエッチャントは、ＩｎＰとＧａＩｎＡｓＰとの間に
おいてエッチング選択性があるので、ＧａＩｎＡｓＰ層
１５に達すると、深さ方向のエッチングは自動的に停止
する。
により、ｎ型ＩｎＰ層１７のエッチングマスク１９で覆
われていない部分がエッチングされる（図４（Ｂ））。
このエッチャントは、ＩｎＰとＧａＩｎＡｓＰとの間に
おいてエッチング選択性があるので、ＧａＩｎＡｓＰ層
１５に達すると、深さ方向のエッチングは自動的に停止
する。
【０００６】次に、ＧａＩｎＡｓＰのみを選択的にエッ
チングするエッチャントとしての、フェリシアン化カリ
ウム（Ｋ3 Ｆｅ（ＣＮ）6 ）と水酸化カリウム（ＫＯ
Ｈ）と水とを混合したエッチャントにより、ＧａＩｎＡ
ｓＰ層１５が、その幅Ｗ1 が２μｍ程度になるまでエッ
チングされる。これによりＧａＩｎＡｓＰ活性層１５ａ
が形成される（図４（Ｃ））。なお、活性層１５ａの幅
Ｗ1 を２μｍ程度にするにもかかわらず、エッチングマ
スク１９の幅Ｗ0 を約２０μｍと１０倍もの寸法にして
いるのは、主にフォトリソグラフィ工程が容易だからで
ある。
チングするエッチャントとしての、フェリシアン化カリ
ウム（Ｋ3 Ｆｅ（ＣＮ）6 ）と水酸化カリウム（ＫＯ
Ｈ）と水とを混合したエッチャントにより、ＧａＩｎＡ
ｓＰ層１５が、その幅Ｗ1 が２μｍ程度になるまでエッ
チングされる。これによりＧａＩｎＡｓＰ活性層１５ａ
が形成される（図４（Ｃ））。なお、活性層１５ａの幅
Ｗ1 を２μｍ程度にするにもかかわらず、エッチングマ
スク１９の幅Ｗ0 を約２０μｍと１０倍もの寸法にして
いるのは、主にフォトリソグラフィ工程が容易だからで
ある。
【０００７】次に、再び、塩酸と水とを混合したエッチ
ャントにより、ｐ型ＩｎＰ層１３及びｎ型ＩｎＰ層１７
がエッチングされる。なお、このエッチングは、エッチ
ングマスク１９の裏面の一部が露出されるまで行なわれ
る。このエッチングが終了するとストライプ状のダブル
ヘテロ接合構造部２１が得られる（図５（Ａ））。
ャントにより、ｐ型ＩｎＰ層１３及びｎ型ＩｎＰ層１７
がエッチングされる。なお、このエッチングは、エッチ
ングマスク１９の裏面の一部が露出されるまで行なわれ
る。このエッチングが終了するとストライプ状のダブル
ヘテロ接合構造部２１が得られる（図５（Ａ））。
【０００８】次に、この試料上に液相エピタキシャル法
によりｎ型ＩｎＰ電流ブロック層２３及びｐ型ＩｎＰ電
流ブロック層２５が形成される（図５（Ｂ））。
によりｎ型ＩｎＰ電流ブロック層２３及びｐ型ＩｎＰ電
流ブロック層２５が形成される（図５（Ｂ））。
【０００９】その後、エッチングマスク１９が除去され
る。そして、図示せずも、基板１１裏面にｐ型電極が、
またｎ型ＩｎＰ上側クラッド層１７ａ側にｎ型電極がそ
れぞれ形成されて、埋め込み型の半導体レーザが得られ
る。
る。そして、図示せずも、基板１１裏面にｐ型電極が、
またｎ型ＩｎＰ上側クラッド層１７ａ側にｎ型電極がそ
れぞれ形成されて、埋め込み型の半導体レーザが得られ
る。
【００１０】この半導体レーザでは、ｐ型電極及びｎ型
電極間に適正な電圧をかけて素子に電流を流した場合、
電流ブロック層２３、２５部分は逆バイアスになるので
電流は順バイアスになつている活性層１５ａに集中的に
注入される。このため、この半導体レーザは低い閾値で
発効効率よく発振する。さらに、活性層１５ａの幅Ｗ１
を適正化してあるので単一横モードで発振する。
電極間に適正な電圧をかけて素子に電流を流した場合、
電流ブロック層２３、２５部分は逆バイアスになるので
電流は順バイアスになつている活性層１５ａに集中的に
注入される。このため、この半導体レーザは低い閾値で
発効効率よく発振する。さらに、活性層１５ａの幅Ｗ１
を適正化してあるので単一横モードで発振する。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た半導体レーザの製造方法では、活性層１５ａの幅Ｗ1
を約２μｍ程度にする際に幅が約２０μｍのエッチング
マスク１９を用いているため、活性層１５ａの幅の制御
性が悪かった。さらに、活性層１５ａを形成するための
エッチング手段はウエットエッチングであるので、ウエ
ハ内に多数作製される各半導体レーザ毎の活性層幅にバ
ラツキが生じ易いため、特性の揃った半導体レーザを得
ることが困難であった。
た半導体レーザの製造方法では、活性層１５ａの幅Ｗ1
を約２μｍ程度にする際に幅が約２０μｍのエッチング
マスク１９を用いているため、活性層１５ａの幅の制御
性が悪かった。さらに、活性層１５ａを形成するための
エッチング手段はウエットエッチングであるので、ウエ
ハ内に多数作製される各半導体レーザ毎の活性層幅にバ
ラツキが生じ易いため、特性の揃った半導体レーザを得
ることが困難であった。
【００１２】また、単一縦モードをも制御し得る半導体
レーザを製造する場合を考えるとこのような半導体レー
ザでは活性層の上または下に活性層よりバンドギャップ
の大きいＧａＡｓＩｎＰ光ガイド層が形成される。この
光ガイド層は活性層と同じＧａＡｓＩｎＰ層といえどバ
ンドギャップが異なる分その組成比が活性層のそれとは
異なるので、両者のエッチング速度は異なる。このた
め、上述の従来の製造方法においてＫ3 Ｆｅ（ＣＮ）6
とＫＯＨとＨ2 Ｏとを混合したエッチャントで活性層及
び光ガイド層の幅の調整を行なうと、両者の幅は同じに
ならないという問題点が生じる。
レーザを製造する場合を考えるとこのような半導体レー
ザでは活性層の上または下に活性層よりバンドギャップ
の大きいＧａＡｓＩｎＰ光ガイド層が形成される。この
光ガイド層は活性層と同じＧａＡｓＩｎＰ層といえどバ
ンドギャップが異なる分その組成比が活性層のそれとは
異なるので、両者のエッチング速度は異なる。このた
め、上述の従来の製造方法においてＫ3 Ｆｅ（ＣＮ）6
とＫＯＨとＨ2 Ｏとを混合したエッチャントで活性層及
び光ガイド層の幅の調整を行なうと、両者の幅は同じに
ならないという問題点が生じる。
【００１３】また、ＩｎＰ系の半導体レーザでは、レー
ザストライプ方向を＜０１１＞としかつダブルヘテロ接
合構造部を作製した際に用いたエッチングマスク（例え
ば上述のエッチングマスク１９）に所定量のひさし部を
形成した状態で、ダブルヘテロ接合構造部両側へのＩｎ
Ｐ電流ブロック層の成長を有機金属気相成長法（ＭＯＶ
ＰＥ（Metal Organic Vapor Phase Epitaxy ）法）で行
なうと、厚さの制御性良くかつ異常成長が少ない状態で
当該電流ブロック層を形成できることが知られている。
この場合、エッチングマスクのひさし部の寸法制御が重
要になる。しかしながら、上述した従来の製造方法で
は、エッチングマスク１９の幅Ｗ0 と活性層１５ａの幅
とが大きく異なるため、エッチングマスクのひさし部の
寸法を所望の寸法に制御することが困難であった。
ザストライプ方向を＜０１１＞としかつダブルヘテロ接
合構造部を作製した際に用いたエッチングマスク（例え
ば上述のエッチングマスク１９）に所定量のひさし部を
形成した状態で、ダブルヘテロ接合構造部両側へのＩｎ
Ｐ電流ブロック層の成長を有機金属気相成長法（ＭＯＶ
ＰＥ（Metal Organic Vapor Phase Epitaxy ）法）で行
なうと、厚さの制御性良くかつ異常成長が少ない状態で
当該電流ブロック層を形成できることが知られている。
この場合、エッチングマスクのひさし部の寸法制御が重
要になる。しかしながら、上述した従来の製造方法で
は、エッチングマスク１９の幅Ｗ0 と活性層１５ａの幅
とが大きく異なるため、エッチングマスクのひさし部の
寸法を所望の寸法に制御することが困難であった。
【００１４】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、ＩｎＰ基板を用い
た埋め込み型の半導体レーザの製造方法であって、所望
の幅の活性層を得ることができ、かつ、電流ブロック層
の形成をＭＯＶＰＥ法により良好に行なうことができる
方法を提供することにある。
のであり、従ってこの発明の目的は、ＩｎＰ基板を用い
た埋め込み型の半導体レーザの製造方法であって、所望
の幅の活性層を得ることができ、かつ、電流ブロック層
の形成をＭＯＶＰＥ法により良好に行なうことができる
方法を提供することにある。
【００１５】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、ＩｎＰ基板を用いた埋め込み型
の半導体レーザを製造するに当たり、ＩｎＰ基板上に少
なくとも活性層形成用半導体層及び第１上側クラッド層
形成用半導体層、必要に応じ光ガイド層形成用半導体層
を形成する工程と、前述の第１上側クラッド層形成用半
導体層上に、ストライプ状のエッチングマスクであっ
て、ストライプ方向が＜０１１＞方向でストライプ幅が
当該半導体レーザを単一横モード発振させ得る活性層幅
と実質的に同じ、エッチングマスクを形成する工程と、
前述の第１上側クラッド層形成用半導体層を選択的にエ
ッチングして当該第１上側クラッド層を形成しかつ前述
のエッチングマスクにひさし部を形成する工程と、前述
の活性層形成用半導体層を、また光ガイド層形成用半導
体層を形成した場合は前述の活性層形成用半導体層及び
光ガイド層形成用半導体層各々を、反応性イオンエッチ
ング法によりエッチングする工程と、前述の反応性イオ
ンエッチングで得られた活性層を、また光ガイド層形成
用半導体層を形成した場合は前述の反応性イオンエッチ
ングで得られた活性層及び光ガイド層を、当該層はエッ
チングしかつ前述のエッチングマスク、第１上側クラッ
ド層及びＩｎＰ基板はエッチングしないエッチャントに
より所定量エッチングする工程と、該エッチャントによ
るエッチング済みの試料のストライプ状のメサ部両側
に、有機金属気相成長法により電流ブロック層を形成す
る工程と、該電流ブロック層形成済みの試料から前記エ
ッチングマスクを除去する工程と、該エッチングマスク
除去済みの試料に第２上側クラッド層を形成する工程と
を含むことを特徴とする。
め、この発明によれば、ＩｎＰ基板を用いた埋め込み型
の半導体レーザを製造するに当たり、ＩｎＰ基板上に少
なくとも活性層形成用半導体層及び第１上側クラッド層
形成用半導体層、必要に応じ光ガイド層形成用半導体層
を形成する工程と、前述の第１上側クラッド層形成用半
導体層上に、ストライプ状のエッチングマスクであっ
て、ストライプ方向が＜０１１＞方向でストライプ幅が
当該半導体レーザを単一横モード発振させ得る活性層幅
と実質的に同じ、エッチングマスクを形成する工程と、
前述の第１上側クラッド層形成用半導体層を選択的にエ
ッチングして当該第１上側クラッド層を形成しかつ前述
のエッチングマスクにひさし部を形成する工程と、前述
の活性層形成用半導体層を、また光ガイド層形成用半導
体層を形成した場合は前述の活性層形成用半導体層及び
光ガイド層形成用半導体層各々を、反応性イオンエッチ
ング法によりエッチングする工程と、前述の反応性イオ
ンエッチングで得られた活性層を、また光ガイド層形成
用半導体層を形成した場合は前述の反応性イオンエッチ
ングで得られた活性層及び光ガイド層を、当該層はエッ
チングしかつ前述のエッチングマスク、第１上側クラッ
ド層及びＩｎＰ基板はエッチングしないエッチャントに
より所定量エッチングする工程と、該エッチャントによ
るエッチング済みの試料のストライプ状のメサ部両側
に、有機金属気相成長法により電流ブロック層を形成す
る工程と、該電流ブロック層形成済みの試料から前記エ
ッチングマスクを除去する工程と、該エッチングマスク
除去済みの試料に第２上側クラッド層を形成する工程と
を含むことを特徴とする。
【００１６】なお、光ガイド層を設ける場合は、当該半
導体レーザの設計次第で、光ガイド層形成用半導体層を
形成後その上に活性層形成用半導体層を形成しても良い
しその逆でも良い。また、ＩｎＰ基板上には特性向上を
図るためバッファ層を設けても良い。
導体レーザの設計次第で、光ガイド層形成用半導体層を
形成後その上に活性層形成用半導体層を形成しても良い
しその逆でも良い。また、ＩｎＰ基板上には特性向上を
図るためバッファ層を設けても良い。
【００１７】
【作用】この発明の構成によれば、反応性イオンエッチ
ング法により活性層形成用半導体層（光ガイド層を設け
る場合は活性層形成用及び光ガイド層形成用の各半導体
層）の不要部分を除去して活性層を得るので、活性層の
幅（活性層及び光ガイド層それぞれの幅）の制御性は、
ウエットエッチング法を用いていた従来方法に比べ向上
する。
ング法により活性層形成用半導体層（光ガイド層を設け
る場合は活性層形成用及び光ガイド層形成用の各半導体
層）の不要部分を除去して活性層を得るので、活性層の
幅（活性層及び光ガイド層それぞれの幅）の制御性は、
ウエットエッチング法を用いていた従来方法に比べ向上
する。
【００１８】また、反応性イオンエッチング後に活性層
（活性層及び光ガイド層）を所定量ウエットエッチング
する工程を設けているので反応性イオンエッチングの際
に活性層（活性層及び光ガイド層）にダメージが生じて
もこれを解消できる。
（活性層及び光ガイド層）を所定量ウエットエッチング
する工程を設けているので反応性イオンエッチングの際
に活性層（活性層及び光ガイド層）にダメージが生じて
もこれを解消できる。
【００１９】また、活性層形成前に第１上側クラッド層
形成用半導体層のみを選択的に加工し第１上側クラッド
層を形成すると共にこの工程においてエッチングマスク
のひさし部の形成を行なっている。このため、活性層の
幅にとらわれることなくエッチングマスクのひさし部を
形成できるから、ひさし部の寸法制御が容易になる。ま
た、第１上側クラッド層と第２上側クラッド層とを分け
てあるので、第１上側クラッド層の厚さはそれほど厚く
せずに済み（活性層を保護できる程度で良く）エッチン
グマスクのひさし部形成に好適な程度の薄い厚さにでき
るから、この点においても、ひさし部の寸法制御が容易
になる。したがって、ダブルヘテロ接合構造部両側にＭ
ＯＶＰＥ法により所望のＩｎＰ電流ブロック層が形成で
きる。
形成用半導体層のみを選択的に加工し第１上側クラッド
層を形成すると共にこの工程においてエッチングマスク
のひさし部の形成を行なっている。このため、活性層の
幅にとらわれることなくエッチングマスクのひさし部を
形成できるから、ひさし部の寸法制御が容易になる。ま
た、第１上側クラッド層と第２上側クラッド層とを分け
てあるので、第１上側クラッド層の厚さはそれほど厚く
せずに済み（活性層を保護できる程度で良く）エッチン
グマスクのひさし部形成に好適な程度の薄い厚さにでき
るから、この点においても、ひさし部の寸法制御が容易
になる。したがって、ダブルヘテロ接合構造部両側にＭ
ＯＶＰＥ法により所望のＩｎＰ電流ブロック層が形成で
きる。
【００２０】また、第１上側クラッド層の厚さは上述の
如くそれほど厚くせずにすむから電流ブロック層で埋め
込まれるメサ部の高さを低くできる。このため、メサ部
の電流ブロック層による埋め込みを良好に行なえる。
如くそれほど厚くせずにすむから電流ブロック層で埋め
込まれるメサ部の高さを低くできる。このため、メサ部
の電流ブロック層による埋め込みを良好に行なえる。
【００２１】
【実施例】以下、図面を参照してこの発明の半導体レー
ザの製造方法の実施例について説明する。しかしなが
ら、説明で用いる各図はこの発明が理解できる程度に各
構成成分の寸法、形状及び配置関係を概略的に示してあ
るにすぎない。また、以下の説明中の寸法やエッチャン
トの組成比などの数値的条件はこの発明の範囲内の好適
例にすぎない。したがって、この発明がこれら数値的条
件に限定されるものではない。なお、以下の実施例を、
分布帰還構造を有する埋め込み型半導体レーザを製造す
る例により行なう。
ザの製造方法の実施例について説明する。しかしなが
ら、説明で用いる各図はこの発明が理解できる程度に各
構成成分の寸法、形状及び配置関係を概略的に示してあ
るにすぎない。また、以下の説明中の寸法やエッチャン
トの組成比などの数値的条件はこの発明の範囲内の好適
例にすぎない。したがって、この発明がこれら数値的条
件に限定されるものではない。なお、以下の実施例を、
分布帰還構造を有する埋め込み型半導体レーザを製造す
る例により行なう。
【００２２】図１（Ａ）及び（Ｂ）、図２（Ａ）〜
（Ｃ）並びに図３（Ａ）〜（Ｃ）は、実施例の製造方法
の説明に供する工程図である。いずれの図も、製造工程
中の主な工程での素子の様子を、図１（Ａ）にあっては
斜視図で、他の図にあってはレーザストライプに直交す
る方向に沿って切った素子断面図により示したものであ
る。
（Ｃ）並びに図３（Ａ）〜（Ｃ）は、実施例の製造方法
の説明に供する工程図である。いずれの図も、製造工程
中の主な工程での素子の様子を、図１（Ａ）にあっては
斜視図で、他の図にあってはレーザストライプに直交す
る方向に沿って切った素子断面図により示したものであ
る。
【００２３】先ず、ＩｎＰ基板としてのこの場合ｎ型Ｉ
ｎＰ基板３１に通常の干渉露光法により波型のグレーテ
ィング３３を形成する（図１（Ａ））。
ｎＰ基板３１に通常の干渉露光法により波型のグレーテ
ィング３３を形成する（図１（Ａ））。
【００２４】次に、このグレーティング形成済みの基板
３１上に光ガイド層形成用半導体層としてのｎ型ＧａＩ
ｎＡｓＰ層３５、活性層形成用半導体層としてのＧａＩ
ｎＡｓＰ層３７、第１上側クラッド層形成用半導体層と
してのｐ型ＩｎＰ層３９をこの順に例えばＭＯＶＰＥ法
により形成する（図１（Ｂ））。ただし、各層の膜厚は
設計に応じた適切な膜厚とする。また、層３５、３７は
互いの組成を所定通り違えてある。
３１上に光ガイド層形成用半導体層としてのｎ型ＧａＩ
ｎＡｓＰ層３５、活性層形成用半導体層としてのＧａＩ
ｎＡｓＰ層３７、第１上側クラッド層形成用半導体層と
してのｐ型ＩｎＰ層３９をこの順に例えばＭＯＶＰＥ法
により形成する（図１（Ｂ））。ただし、各層の膜厚は
設計に応じた適切な膜厚とする。また、層３５、３７は
互いの組成を所定通り違えてある。
【００２５】次に、ｐ型ＩｎＰ層３９上にエッチングマ
スク形成用薄膜としてこの場合シリコン酸化膜（ＳｉＯ
2 膜）の薄膜を例えば化学気相成長法（ＣＶＤ（Chemic
al Vapor Deposition ）法）により形成する。次に、こ
のシリコン酸化膜を公知のフォトリソグラフィ技術及び
エッチング技術により加工し、ｐ型ＩｎＰ層３９上に、
ストライプ方向が＜０１１＞方向でストライプ幅Ｗが当
該半導体レーザを単一横モード発振させ得る活性層幅と
実質的に同じ幅（同じ場合も勿論含む。例えば、１．５
〜２μｍ）のストライプ状のエッチングマスク４１を形
成する（図２（Ａ））。なお、エッチングマスク４１は
他の好適な誘電体膜例えばシリコン窒化膜で構成しても
良い。
スク形成用薄膜としてこの場合シリコン酸化膜（ＳｉＯ
2 膜）の薄膜を例えば化学気相成長法（ＣＶＤ（Chemic
al Vapor Deposition ）法）により形成する。次に、こ
のシリコン酸化膜を公知のフォトリソグラフィ技術及び
エッチング技術により加工し、ｐ型ＩｎＰ層３９上に、
ストライプ方向が＜０１１＞方向でストライプ幅Ｗが当
該半導体レーザを単一横モード発振させ得る活性層幅と
実質的に同じ幅（同じ場合も勿論含む。例えば、１．５
〜２μｍ）のストライプ状のエッチングマスク４１を形
成する（図２（Ａ））。なお、エッチングマスク４１は
他の好適な誘電体膜例えばシリコン窒化膜で構成しても
良い。
【００２６】次に、第１上側クラッド層形成用半導体層
であるｐ型ＩｎＰ層３９を選択的にエッチングして第１
上側クラッド層３９ａを形成しかつエッチングマスク４
１にひさし部４１ａを形成する（図２（Ｂ））。この選
択的なエッチングを、この実施例では、塩酸系エッチャ
ント（この場合は塩酸と水とを４：１（容積比）で混合
したもの）を用いエッチング温度を５℃以下にした条件
で行なう。このエッチング条件であると、エッチングは
等方的に進むが活性層形成用半導体層であるＧａＩｎＡ
ｓＰ層３７と第１上側クラッド層形成用半導体層である
ＩｎＰ層３９との選択比が大きいので、このエッチャン
トがＧａＩｎＡｓＰ層３９に達すると深さ方向のエッチ
ングが自動的に停止される。したがって深さ方向のエッ
チングが停止された時にはエッチングマスク４１にはこ
のＩｎＰ層３９の厚さと同程度のオーバーハング（ひさ
し部）４１ａが形成できる。
であるｐ型ＩｎＰ層３９を選択的にエッチングして第１
上側クラッド層３９ａを形成しかつエッチングマスク４
１にひさし部４１ａを形成する（図２（Ｂ））。この選
択的なエッチングを、この実施例では、塩酸系エッチャ
ント（この場合は塩酸と水とを４：１（容積比）で混合
したもの）を用いエッチング温度を５℃以下にした条件
で行なう。このエッチング条件であると、エッチングは
等方的に進むが活性層形成用半導体層であるＧａＩｎＡ
ｓＰ層３７と第１上側クラッド層形成用半導体層である
ＩｎＰ層３９との選択比が大きいので、このエッチャン
トがＧａＩｎＡｓＰ層３９に達すると深さ方向のエッチ
ングが自動的に停止される。したがって深さ方向のエッ
チングが停止された時にはエッチングマスク４１にはこ
のＩｎＰ層３９の厚さと同程度のオーバーハング（ひさ
し部）４１ａが形成できる。
【００２７】次に、活性層形成用半導体層であるＧａＩ
ｎＡｓＰ層３７及び光ガイド層形成用半導体層であるｎ
型ＧａＩｎＡｓＰ層３５を反応性イオンエッチングによ
りエッチングして、所望の幅の活性層３７ａ及び光ガイ
ド層３５ａをそれぞれ得る。これによりストライプ状の
メサ部４３が得られる（図２（Ｃ））。このエッチング
の際、ストライプ状のメサ部４３の高さが後に電流ブロ
ック層によりこのメサ部を埋め込むとき良好に埋め込め
る高さになるように、エッチング時間を制御する。この
実施例では約２μｍ程度の高さのメサ部が得られるよう
にエッチング時間を制御する。なお、上述のようなエッ
チングは、例えばこの出願の出願人に係る文献（１９８
５年春，応用物理学会学術講演会予稿集，ｐ．１７３，
講演番号２９ａ−Ｔ−４）に開示のような、反応性ガス
としてアルゴン及び塩素の混合ガスを用いた反応性イオ
ンエッチング法により行なうことができる。この方法で
は、ＧａＩｎＡｓＰ層３７、ｎ型ＧａＩｎＡｓＰ層３５
及びＩｎＰ基板３１に対し選択性なく厚さ方向にエッチ
ングを行なうことができるので、ＧａＩｎＡｓＰ層３７
及びｎ型ＧａＩｎＡｓＰ層３５各々をエッチングマスク
４１の幅Ｗと同じ幅に加工できる。
ｎＡｓＰ層３７及び光ガイド層形成用半導体層であるｎ
型ＧａＩｎＡｓＰ層３５を反応性イオンエッチングによ
りエッチングして、所望の幅の活性層３７ａ及び光ガイ
ド層３５ａをそれぞれ得る。これによりストライプ状の
メサ部４３が得られる（図２（Ｃ））。このエッチング
の際、ストライプ状のメサ部４３の高さが後に電流ブロ
ック層によりこのメサ部を埋め込むとき良好に埋め込め
る高さになるように、エッチング時間を制御する。この
実施例では約２μｍ程度の高さのメサ部が得られるよう
にエッチング時間を制御する。なお、上述のようなエッ
チングは、例えばこの出願の出願人に係る文献（１９８
５年春，応用物理学会学術講演会予稿集，ｐ．１７３，
講演番号２９ａ−Ｔ−４）に開示のような、反応性ガス
としてアルゴン及び塩素の混合ガスを用いた反応性イオ
ンエッチング法により行なうことができる。この方法で
は、ＧａＩｎＡｓＰ層３７、ｎ型ＧａＩｎＡｓＰ層３５
及びＩｎＰ基板３１に対し選択性なく厚さ方向にエッチ
ングを行なうことができるので、ＧａＩｎＡｓＰ層３７
及びｎ型ＧａＩｎＡｓＰ層３５各々をエッチングマスク
４１の幅Ｗと同じ幅に加工できる。
【００２８】次に、上述の反応性イオンエッチングで得
られた活性層３７ａ及び光ガイド層３５ａの反応性イオ
ンエッチング時のダメージを除去するため、これらの層
３５ａ，３７ａはエッチングしかつエッチングマスク４
１、上側第１クラッド層３９ａ及びＩｎＰ基板３１はエ
ッチングしないエッチャントこの実施例では硫酸系エッ
チャント（硫酸：過酸化水素水：水＝４：１：１（容積
比）により、これらの層３７ａ，３５ａ各々の側面を所
定量エッチングする（図３（Ａ））。このエッチングで
は活性層３７ａと光ガイド層３５ａとでエッチング速度
が異なり活性層３７ａの方がエッチング速度が速い。こ
の実施例では活性層３７ａの側面が約０．２μｍエッチ
ングされるようにこのエッチングを行なう。なお、硫酸
系エッチャントの代わりに、フェリシアン化カリウム系
エッチャント（例えば、Ｋ3 Ｆｅ（ＣＮ）6 ：ＫＯＨ：
Ｈ2 Ｏ＝１：１０：１００（重量比））を用いても同様
な効果が得られる。
られた活性層３７ａ及び光ガイド層３５ａの反応性イオ
ンエッチング時のダメージを除去するため、これらの層
３５ａ，３７ａはエッチングしかつエッチングマスク４
１、上側第１クラッド層３９ａ及びＩｎＰ基板３１はエ
ッチングしないエッチャントこの実施例では硫酸系エッ
チャント（硫酸：過酸化水素水：水＝４：１：１（容積
比）により、これらの層３７ａ，３５ａ各々の側面を所
定量エッチングする（図３（Ａ））。このエッチングで
は活性層３７ａと光ガイド層３５ａとでエッチング速度
が異なり活性層３７ａの方がエッチング速度が速い。こ
の実施例では活性層３７ａの側面が約０．２μｍエッチ
ングされるようにこのエッチングを行なう。なお、硫酸
系エッチャントの代わりに、フェリシアン化カリウム系
エッチャント（例えば、Ｋ3 Ｆｅ（ＣＮ）6 ：ＫＯＨ：
Ｈ2 Ｏ＝１：１０：１００（重量比））を用いても同様
な効果が得られる。
【００２９】次に、この試料（図３（Ａ））のもの）の
ストライプ状のメサ部４３両側に、ＭＯＶＰＥ法により
ｐ型ＩｎＰ層４５ａ及びｎ型ＩｎＰ層４５ｂをこの順に
形成して電流ブロック層４５を得る（図３（Ｂ））。こ
の結晶成長においてエッチングマスク４１の幅が約２μ
ｍであるのでエッチングマスク４１にはこれらＩｎＰ層
４５ａ，４５ｂの成長は起こらずメサ部４３両側にのみ
起こる。また、エッチングマスク４１にひさし部４１ａ
があるためＩｎＰ層４５ａ，４５ｂの成長において異常
成長は起こらないので、ストライプ状のメサ部４３を比
較的平坦なＩｎＰ層４５ａ，４５ｂで埋め込むことがで
きる。なお、ｐ型ＩｎＰ電流ブロック層４５ａ及びｎ型
ＩｎＰ電流ブロック層４５ｂ各々の厚さは、この半導体
レーザにその動作に必要な電圧を印加したとき充分な耐
圧が得られる厚さである必要があるが、反面、埋め込み
成長においては電流ブロック層の厚さは薄い方が成長の
制御性は良いので、これらの点を考慮して決定する。こ
の実施例においては、各層４５ａ，４５ｂのキャリア濃
度が５×１０17／ｃｍ3 程度の場合にｐ型ＩｎＰ層４５
ａの膜厚を１．５μｍとし、ｎ型ＩｎＰ層４５ｂの膜厚
を０．５μｍとしている。
ストライプ状のメサ部４３両側に、ＭＯＶＰＥ法により
ｐ型ＩｎＰ層４５ａ及びｎ型ＩｎＰ層４５ｂをこの順に
形成して電流ブロック層４５を得る（図３（Ｂ））。こ
の結晶成長においてエッチングマスク４１の幅が約２μ
ｍであるのでエッチングマスク４１にはこれらＩｎＰ層
４５ａ，４５ｂの成長は起こらずメサ部４３両側にのみ
起こる。また、エッチングマスク４１にひさし部４１ａ
があるためＩｎＰ層４５ａ，４５ｂの成長において異常
成長は起こらないので、ストライプ状のメサ部４３を比
較的平坦なＩｎＰ層４５ａ，４５ｂで埋め込むことがで
きる。なお、ｐ型ＩｎＰ電流ブロック層４５ａ及びｎ型
ＩｎＰ電流ブロック層４５ｂ各々の厚さは、この半導体
レーザにその動作に必要な電圧を印加したとき充分な耐
圧が得られる厚さである必要があるが、反面、埋め込み
成長においては電流ブロック層の厚さは薄い方が成長の
制御性は良いので、これらの点を考慮して決定する。こ
の実施例においては、各層４５ａ，４５ｂのキャリア濃
度が５×１０17／ｃｍ3 程度の場合にｐ型ＩｎＰ層４５
ａの膜厚を１．５μｍとし、ｎ型ＩｎＰ層４５ｂの膜厚
を０．５μｍとしている。
【００３０】次に、エッチングマスク４１をフッ酸によ
り除去する。次に、この試料上に例えばＭＯＶＰＥ法に
より第２上側クラッド層４７としてのｐ型ＩｎＰ層と、
コンタクト層４９としてのｐ型ＩｎＧａＡｓ層４９とを
順に形成する（図３（Ｃ））。
り除去する。次に、この試料上に例えばＭＯＶＰＥ法に
より第２上側クラッド層４７としてのｐ型ＩｎＰ層と、
コンタクト層４９としてのｐ型ＩｎＧａＡｓ層４９とを
順に形成する（図３（Ｃ））。
【００３１】その後、図示は省略するが、基板３１裏面
にｎ型電極を、またコンタクト層４９上にｐ型電極をそ
れぞれ公知の方法により形成し分布帰還構造を有する埋
め込み型半導体レーザを得る。
にｎ型電極を、またコンタクト層４９上にｐ型電極をそ
れぞれ公知の方法により形成し分布帰還構造を有する埋
め込み型半導体レーザを得る。
【００３２】上述においてはこの発明の半導体レーザの
製造方法の実施例について説明したがこの発明は上述の
実施例に限られない。
製造方法の実施例について説明したがこの発明は上述の
実施例に限られない。
【００３３】例えば、上述の実施例はＩｎＰ基板を用い
た埋め込み型の半導体レーザであってグレーテイングを
有する分布帰還型のものを製造する例であった。しか
し、この発明の製造方法は通常のファブリペロー型の半
導体レーザの製造にももちろん適用できる。また、もち
ろん、基板をｐ型ＩｎＰ基板とし各層の導電型を反対導
電型とした半導体レーザを製造する場合にも適用でき
る。
た埋め込み型の半導体レーザであってグレーテイングを
有する分布帰還型のものを製造する例であった。しか
し、この発明の製造方法は通常のファブリペロー型の半
導体レーザの製造にももちろん適用できる。また、もち
ろん、基板をｐ型ＩｎＰ基板とし各層の導電型を反対導
電型とした半導体レーザを製造する場合にも適用でき
る。
【００３４】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体レーザの製造方法によれば、反応性イオ
ンエッチング法により活性層形成用半導体層や光ガイド
層形成用半導体層の不要部分を除去して活性層や光ガイ
ド層を得るので、活性層や光ガイド層の幅の制御性は、
ウエットエッチング法を用いていた従来方法に比べ向上
する。また所定のウエットエッチングを実施するので、
反応性イオンエッチングによるダメージはこれにより解
消できる。
の発明の半導体レーザの製造方法によれば、反応性イオ
ンエッチング法により活性層形成用半導体層や光ガイド
層形成用半導体層の不要部分を除去して活性層や光ガイ
ド層を得るので、活性層や光ガイド層の幅の制御性は、
ウエットエッチング法を用いていた従来方法に比べ向上
する。また所定のウエットエッチングを実施するので、
反応性イオンエッチングによるダメージはこれにより解
消できる。
【００３５】また、活性層形成前に第１上側クラッド層
形成用半導体層のみを選択的に加工し第１上側クラッド
層を形成すると共にこの工程においてエッチングマスク
のひさし部の形成を行なっている。このため、活性層の
幅にとらわれることなくエッチングマスクのひさし部を
形成できる。さらに、第１上側クラッド層と第２上側ク
ラッド層とを分けてあるので、第１上側クラッド層の厚
さは薄くできる。これらの点から、エッチングマスクの
ひさし部の寸法を所望の寸法にできる。このため、ダブ
ルヘテロ接合構造部両側にＭＯＶＰＥ法により所望の電
流ブロック層が形成できる。
形成用半導体層のみを選択的に加工し第１上側クラッド
層を形成すると共にこの工程においてエッチングマスク
のひさし部の形成を行なっている。このため、活性層の
幅にとらわれることなくエッチングマスクのひさし部を
形成できる。さらに、第１上側クラッド層と第２上側ク
ラッド層とを分けてあるので、第１上側クラッド層の厚
さは薄くできる。これらの点から、エッチングマスクの
ひさし部の寸法を所望の寸法にできる。このため、ダブ
ルヘテロ接合構造部両側にＭＯＶＰＥ法により所望の電
流ブロック層が形成できる。
【００３６】また、第１上側クラッド層の厚さは上述の
如くそれほど厚くせずにすむから電流ブロック層で埋め
込まれるメサ部の高さを低くできるため、メサ部の電流
ブロック層による埋め込みを良好に行なえる。
如くそれほど厚くせずにすむから電流ブロック層で埋め
込まれるメサ部の高さを低くできるため、メサ部の電流
ブロック層による埋め込みを良好に行なえる。
【図１】（Ａ）及び（Ｂ）は、実施例の説明に供する工
程図である。
程図である。
【図２】（Ａ）〜（Ｃ）は、実施例の説明に供する図１
に続く工程図である。
に続く工程図である。
【図３】（Ａ）〜（Ｃ）は、実施例の説明に供する図２
に続く工程図である。
に続く工程図である。
【図４】（Ａ）〜（Ｃ）は、従来技術の説明に供する工
程図である。
程図である。
【図５】（Ａ）及び（Ｂ）は、従来技術の説明に供する
図４に続く工程図である。
図４に続く工程図である。
３１：ｎ型ＩｎＰ基板 ３３：グレーティング ３５：光ガイド層形成用半導体層（ｎ型ＧａＩｎＡｓＰ
層） ３５ａ：光ガイド層 ３７：活性層形成用半導体層（ＧａＩｎＡｓＰ層） ３７ａ：活性層 ３９：第１上側クラッド層形成用半導体層（ｐ型ＩｎＰ
層） ３９ａ：第１上側クラッド層 ４１：エッチングマスク（ＳｉＯ2 膜） ４３：ストライプ状のメサ部 ４５：電流ブロック層 ４５ａ：ｐ型ＩｎＰ層 ４５ｂ：ｎ型ＩｎＰ層 ４７：第２上側クラッド層（ｐ型ＩｎＰ層） ４９：コンタクト層（ｐ型ＩｎＧａＡｓ層）
層） ３５ａ：光ガイド層 ３７：活性層形成用半導体層（ＧａＩｎＡｓＰ層） ３７ａ：活性層 ３９：第１上側クラッド層形成用半導体層（ｐ型ＩｎＰ
層） ３９ａ：第１上側クラッド層 ４１：エッチングマスク（ＳｉＯ2 膜） ４３：ストライプ状のメサ部 ４５：電流ブロック層 ４５ａ：ｐ型ＩｎＰ層 ４５ｂ：ｎ型ＩｎＰ層 ４７：第２上側クラッド層（ｐ型ＩｎＰ層） ４９：コンタクト層（ｐ型ＩｎＧａＡｓ層）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−100387（ＪＰ，Ａ) 特開 平３−62582（ＪＰ，Ａ) 特開 平１−94688（ＪＰ，Ａ) 特開 平５−167178（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 ＩｎＰ基板を用いた埋め込み型の半導体
レーザを製造するに当たり、 ＩｎＰ基板上に活性層形成用半導体層及び第１上側クラ
ッド層形成用半導体層をこの順に形成する工程と、 前記第１上側クラッド層形成用半導体層上に、ストライ
プ状のエッチングマスクであって、ストライプ方向が＜
０１１＞方向でストライプの幅が当該半導体レーザを単
一横モード発振させ得る活性層幅と実質的に同じ、エッ
チングマスクを形成する工程と、 前記第１上側クラッド層形成用半導体層を選択的にエッ
チングして当該第１上側クラッド層を形成しかつ前記エ
ッチングマスクにひさし部を形成する工程と、 前記活性層形成用半導体層を反応性イオンエッチング法
によりエッチングする工程と、 前記反応性イオンエッチングで得られた活性層を当該層
はエッチングしかつ前記エッチングマスク、第１上側ク
ラッド層及びＩｎＰ基板はエッチングしないエッチャン
トにより所定量エッチングする工程と、 該エッチャントによるエッチング済みの試料のストライ
プ状のメサ部の両側に、有機金属気相成長法により電流
ブロック層を形成する工程と、 該電流ブロック層形成済みの試料から前記エッチングマ
スクを除去する工程と、 該エッチングマスク除去済みの試料に第２上側クラッド
層を形成する工程とを含むことを特徴とする半導体レー
ザの製造方法。 - 【請求項２】 ＩｎＰ基板を用いた埋め込み型の半導体
レーザを製造するに当たり、 ＩｎＰ基板上に、活性層形成用半導体層、該活性層形成
用半導体層にその下側または上側で接する光ガイド層及
び該活性層形成用半導体層の上側に位置する第１上側ク
ラッド層を形成する工程と、 前記第１上側クラッド層形成用半導体層上に、ストライ
プ状のエッチングマスクであって、ストライプ方向が＜
０１１＞方向でストライプの幅が当該半導体レーザを単
一横モード発振させ得る活性層幅と実質的に同じ、エッ
チングマスクを形成する工程と、 前記第１上側クラッド層形成用半導体層を選択的にエッ
チングして当該第１上側クラッド層を形成しかつ前記エ
ッチングマスクにひさし部を形成する工程と、 前記活性層形成用半導体層及び光ガイド層形成用半導体
層各々を、反応性イオンエッチング法によりエッチング
する工程と、 前記反応性イオンエッチングで得られた活性層及び光ガ
イド層を、これら層はエッチングしかつ前記エッチング
マスク、第１上側クラッド層及びＩｎＰ基板はエッチン
グしないエッチャントにより所定量エッチングする工程
と、 該エッチャントによるエッチング済みの試料のストライ
プ状のメサ部の両側に、有機金属気相成長法により電流
ブロック層を形成する工程と、 該電流ブロック層形成済みの試料から前記エッチングマ
スクを除去する工程と、 該エッチングマスク除去済みの試料に第２上側クラッド
層を形成する工程とを含むことを特徴とする半導体レー
ザの製造方法。 - 【請求項３】 請求項１又は２に記載の半導体レーザの
製造方法において、 前記第１クラッド層形成用半導体層の前記選択的なエッ
チングを塩酸系エッチャントにより行ない、 反応性イオンエッチング後に使用される前記エッチャン
トを、硫酸系エッチャントまたはフェリシアン化カリウ
ム系エッチャントとしたことを特徴とする半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6732692A JP2804197B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6732692A JP2804197B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275797A JPH05275797A (ja) | 1993-10-22 |
| JP2804197B2 true JP2804197B2 (ja) | 1998-09-24 |
Family
ID=13341792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6732692A Expired - Lifetime JP2804197B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2804197B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685720B2 (ja) * | 1993-11-01 | 1997-12-03 | 松下電器産業株式会社 | 半導体レーザ及びその製造方法 |
| US5568501A (en) * | 1993-11-01 | 1996-10-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
| JP3042335B2 (ja) * | 1994-10-25 | 2000-05-15 | 信越半導体株式会社 | 気相成長方法及びその装置 |
| JPH09153657A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体レーザの製造方法 |
-
1992
- 1992-03-25 JP JP6732692A patent/JP2804197B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275797A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPS6018991A (ja) | 埋め込みヘテロ構造半導体デバイスの製作方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP2804197B2 (ja) | 半導体レーザの製造方法 | |
| JPH0770508B2 (ja) | デバイスの製造方法 | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP3850944B2 (ja) | 化合物半導体のエッチング方法 | |
| JPS6174382A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH11261100A (ja) | 光半導体装置の製造方法 | |
| JPH07283482A (ja) | 半導体レーザ装置及びその作製方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JPS63209189A (ja) | 半導体レ−ザの製造法 | |
| JP2685800B2 (ja) | 半導体レーザ装置 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP2908480B2 (ja) | 半導体レーザ装置 | |
| JP2525776B2 (ja) | 半導体装置の製造方法 | |
| JPH05226767A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPH07122820A (ja) | 半導体レーザー素子及びその製造方法 | |
| JPH10107367A (ja) | 半導体レーザ及びその製造方法 | |
| JP2860207B2 (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |