JPH07122820A - 半導体レーザー素子及びその製造方法 - Google Patents
半導体レーザー素子及びその製造方法Info
- Publication number
- JPH07122820A JPH07122820A JP26767293A JP26767293A JPH07122820A JP H07122820 A JPH07122820 A JP H07122820A JP 26767293 A JP26767293 A JP 26767293A JP 26767293 A JP26767293 A JP 26767293A JP H07122820 A JPH07122820 A JP H07122820A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- layer
- semiconductor laser
- laser device
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 活性層の幅が狭く、メサが高く、リークパス
の無い、高温動作特性と高出力特性の優れた半導体レー
ザーを製造する。 【構成】 ｐ−ＩｎＰ基板１１上にｐ−ＩｎＰバッファ
層１２、活性層１３、第１のｎ−ＩｎＰクラッド層１４
を順次堆積し、クラッド層１４上にＳｉＯ2 マスクパタ
ーン１５ａを形成し、少なくともＨＢｒとＨ2 Ｏ2 を含
むエッチング液によって活性層１３の幅が狭く、かつ高
いメサを形成する。次にｐ−ＩｎＰ基板１１及びｐ−Ｉ
ｎＰバッファ層１２に接触するｎ−ＩｎＰブロック層１
６を形成し、活性層１３及び第１のｎ−ＩｎＰクラッド
層１４に接触するｐ−ＩｎＰブロック層１７を形成す
る。次にＳｉＯ2 マスクパターン１５ａを除去し、第１
のｎ−ＩｎＰクラッド層１４及びｐ−ＩｎＰブロック層
１７上に第２のｎ−ＩｎＰクラッド層１８を形成する。
さらに第２のｎ−ＩｎＰクラッド層１８上にｎ−ＩｎＧ
ａＡｓＰのコンタクト層１９を形成する。
の無い、高温動作特性と高出力特性の優れた半導体レー
ザーを製造する。 【構成】 ｐ−ＩｎＰ基板１１上にｐ−ＩｎＰバッファ
層１２、活性層１３、第１のｎ−ＩｎＰクラッド層１４
を順次堆積し、クラッド層１４上にＳｉＯ2 マスクパタ
ーン１５ａを形成し、少なくともＨＢｒとＨ2 Ｏ2 を含
むエッチング液によって活性層１３の幅が狭く、かつ高
いメサを形成する。次にｐ−ＩｎＰ基板１１及びｐ−Ｉ
ｎＰバッファ層１２に接触するｎ−ＩｎＰブロック層１
６を形成し、活性層１３及び第１のｎ−ＩｎＰクラッド
層１４に接触するｐ−ＩｎＰブロック層１７を形成す
る。次にＳｉＯ2 マスクパターン１５ａを除去し、第１
のｎ−ＩｎＰクラッド層１４及びｐ−ＩｎＰブロック層
１７上に第２のｎ−ＩｎＰクラッド層１８を形成する。
さらに第２のｎ−ＩｎＰクラッド層１８上にｎ−ＩｎＧ
ａＡｓＰのコンタクト層１９を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、光通信用半導体レーザ
ー素子の構造及びその製造方法に関するものである。
ー素子の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の半導体レーザー
素子の製造方法としては、以下に示すようなものがあっ
た。図４はかかる従来の半導体レーザー素子の製造工程
図（その１）、図５はその半導体レーザー素子の製造工
程図（その２）である。
素子の製造方法としては、以下に示すようなものがあっ
た。図４はかかる従来の半導体レーザー素子の製造工程
図（その１）、図５はその半導体レーザー素子の製造工
程図（その２）である。
【０００３】以下、従来の半導体レーザー素子の製造方
法について、図４及び図５を用いて説明する。 （１）まず、図４（ａ）に示すように、ｐ−ＩｎＰ基板
１上に、ｐ−ＩｎＰバッファ層２、ＩｎＧａＡｓＰ活性
層３、ｎ−ＩｎＰ層４を順次成長する。このときの成長
法には、液相エピタキシャル成長法（ＬＰＥ法）、有機
金属化合物の熱分解を用いるＭＯＣＶＤ法（Ｍｅｔａｌ
ｏｒｇａｎｉｃ ＣＶＤ法）、分子線エピタキシャル法
（ＭＢＥ法）が考えられるが、そのいずれでもよい。
法について、図４及び図５を用いて説明する。 （１）まず、図４（ａ）に示すように、ｐ−ＩｎＰ基板
１上に、ｐ−ＩｎＰバッファ層２、ＩｎＧａＡｓＰ活性
層３、ｎ−ＩｎＰ層４を順次成長する。このときの成長
法には、液相エピタキシャル成長法（ＬＰＥ法）、有機
金属化合物の熱分解を用いるＭＯＣＶＤ法（Ｍｅｔａｌ
ｏｒｇａｎｉｃ ＣＶＤ法）、分子線エピタキシャル法
（ＭＢＥ法）が考えられるが、そのいずれでもよい。
【０００４】（２）次いで、図４（ｂ）に示すように、
ｎ−ＩｎＰ層４上に、ＳｉＯ2 膜５をＣＶＤ法により形
成する。 （３）次に、図４（ｃ）に示すように、ホトリソグラフ
ィ法によりストライプ状のパターン（ＳｉＯ2 膜）５ａ
を、ｎ−ＩｎＰ層４の表面である（１００）面上に〔０
１−１）面と平行な方向に形成する。
ｎ−ＩｎＰ層４上に、ＳｉＯ2 膜５をＣＶＤ法により形
成する。 （３）次に、図４（ｃ）に示すように、ホトリソグラフ
ィ法によりストライプ状のパターン（ＳｉＯ2 膜）５ａ
を、ｎ−ＩｎＰ層４の表面である（１００）面上に〔０
１−１）面と平行な方向に形成する。
【０００５】（４）次に、図５（ａ）に示すように、上
記ウエハをＢｒ・ＣＨ3 ＯＨ液でエッチングし、ＩｎＧ
ａＡｓＰ活性層３の下、所望の深さまでエッチングし、
逆メサを形成する。なお、この時、ｎ−ＩｎＰ層４、Ｉ
ｎＧａＡｓＰ活性層３、ｐ−ＩｎＰバッファ層２、ｐ−
ＩｎＰ基板１の側面にはｎ−ＩｎＰ層４の表面である
（１００）に対して、５４．８４°の面（エッチング角
度θが１２５．１６°）が現れる。
記ウエハをＢｒ・ＣＨ3 ＯＨ液でエッチングし、ＩｎＧ
ａＡｓＰ活性層３の下、所望の深さまでエッチングし、
逆メサを形成する。なお、この時、ｎ−ＩｎＰ層４、Ｉ
ｎＧａＡｓＰ活性層３、ｐ−ＩｎＰバッファ層２、ｐ−
ＩｎＰ基板１の側面にはｎ−ＩｎＰ層４の表面である
（１００）に対して、５４．８４°の面（エッチング角
度θが１２５．１６°）が現れる。
【０００６】（５）次に、図５（ｂ）に示すように、以
上のような工程を施したウエハを、ＬＰＥ法でｎ−Ｉｎ
Ｐブロック層６、ｐ−ＩｎＰブロック層７をメサ側面に
選択成長する。このとき、ｎ−ＩｎＰ層４上には、Ｓｉ
Ｏ2 膜のパターン５ａが存在するため成長はおこらな
い。 （６）次に、図５（ｃ）に示すように、ＳｉＯ2 膜のパ
ターン５ａを除去し、ｎ−ＩｎＰクラッド層８、ｎ−Ｉ
ｎＧａＡｓＰコンタクト層９を成長する。この時の結晶
成長法は、ＬＰＥ法，ＭＯＣＶＤ法，ＭＢＥ法のいずれ
でも良い。
上のような工程を施したウエハを、ＬＰＥ法でｎ−Ｉｎ
Ｐブロック層６、ｐ−ＩｎＰブロック層７をメサ側面に
選択成長する。このとき、ｎ−ＩｎＰ層４上には、Ｓｉ
Ｏ2 膜のパターン５ａが存在するため成長はおこらな
い。 （６）次に、図５（ｃ）に示すように、ＳｉＯ2 膜のパ
ターン５ａを除去し、ｎ−ＩｎＰクラッド層８、ｎ−Ｉ
ｎＧａＡｓＰコンタクト層９を成長する。この時の結晶
成長法は、ＬＰＥ法，ＭＯＣＶＤ法，ＭＢＥ法のいずれ
でも良い。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べた方法では、サイドエッチングレートが遅いため、Ｉ
ｎＧａＡｓＰ活性層３の幅を狭くし、同時に高い寸法の
メサを得ようとすると、活性層下部のくびれ部分が切れ
てしまうので、上述の寸法の高いメサを形成できない。
べた方法では、サイドエッチングレートが遅いため、Ｉ
ｎＧａＡｓＰ活性層３の幅を狭くし、同時に高い寸法の
メサを得ようとすると、活性層下部のくびれ部分が切れ
てしまうので、上述の寸法の高いメサを形成できない。
【０００８】そのため、電流ブロック構造形成時にｎ−
ＩｎＰ層４とｎ−ＩｎＰブロック層６が接触し、ｎ−ｎ
間リークパスができてしまい、高温・高出力動作が難し
くなるという欠点があった。本発明は、以上述べた、Ｉ
ｎＧａＡｓＰ活性層３の幅を狭くすると高い寸法のメサ
が形成できず、そのため、電流阻止構造形成時にｎ−ｎ
間リークパスができてしまうといった欠点を除去するた
め、エッチング液を改善し、サイドエッチングレートを
大きくすることにより、ＩｎＧａＡｓＰ活性層の幅を狭
くし、かつ高い寸法のメサを形成し、しかもｎ−ｎ間リ
ークパスの形成を防ぎ、高温動作特性及び高出力特性が
優れた、半導体レーザー素子及びその製造方法を提供す
ることを目的とする。
ＩｎＰ層４とｎ−ＩｎＰブロック層６が接触し、ｎ−ｎ
間リークパスができてしまい、高温・高出力動作が難し
くなるという欠点があった。本発明は、以上述べた、Ｉ
ｎＧａＡｓＰ活性層３の幅を狭くすると高い寸法のメサ
が形成できず、そのため、電流阻止構造形成時にｎ−ｎ
間リークパスができてしまうといった欠点を除去するた
め、エッチング液を改善し、サイドエッチングレートを
大きくすることにより、ＩｎＧａＡｓＰ活性層の幅を狭
くし、かつ高い寸法のメサを形成し、しかもｎ−ｎ間リ
ークパスの形成を防ぎ、高温動作特性及び高出力特性が
優れた、半導体レーザー素子及びその製造方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、上記目
的を達成するために、ダブルヘテロ接合のメサ構造を有
する半導体レーザー素子において、活性層の上部のｎ−
ＩｎＰクラッド層に（１００）面に対してエッチング角
度θの大きい逆メサ形状を有するとともに、活性層の下
部のＩｎＰ層はメサ形状を有する活性層の幅が狭く、か
つ高い寸法の略鼓形状のメサを有し、前記ｎ−ＩｎＰク
ラッド層と接触しないようにｎ−ＩｎＰブロック層がｐ
−ＩｎＰ基板上に形成されるようにしたものである。
的を達成するために、ダブルヘテロ接合のメサ構造を有
する半導体レーザー素子において、活性層の上部のｎ−
ＩｎＰクラッド層に（１００）面に対してエッチング角
度θの大きい逆メサ形状を有するとともに、活性層の下
部のＩｎＰ層はメサ形状を有する活性層の幅が狭く、か
つ高い寸法の略鼓形状のメサを有し、前記ｎ−ＩｎＰク
ラッド層と接触しないようにｎ−ＩｎＰブロック層がｐ
−ＩｎＰ基板上に形成されるようにしたものである。
【００１０】また、ダブルヘテロ接合のメサ構造を有す
る半導体レーザー素子の製造方法において、ｐ−ＩｎＰ
基板上にｐ−ＩｎＰバッファ層、活性層、第１のｎ−Ｉ
ｎＰクラッド層を順次堆積する工程と、前記第１のｎ−
ＩｎＰクラッド層上にマスクパターンを形成する工程
と、該マスクパターンをマスクにして、少なくともＨＢ
ｒとＨ2 Ｏ2 を含むエッチング液によって活性層の幅が
狭く、かつ高い寸法の略鼓形状のメサを形成する工程
と、前記ｐ−ＩｎＰ基板及びｐ−ＩｎＰバッファ層に接
触するｎ−ＩｎＰブロック層を形成する工程と、前記活
性層及び第１のｎ−ＩｎＰクラッド層に接触するｐ−Ｉ
ｎＰブロック層を形成する工程と、前記マスクパターン
を除去する工程と、前記第１のｎ−ＩｎＰクラッド層及
びｐ−ＩｎＰブロック層上に第２のｎ−ＩｎＰクラッド
層を形成する工程と、該第２のｎ−ＩｎＰクラッド層上
にコンタクト層を形成する工程とを順次施すようにした
ものである。
る半導体レーザー素子の製造方法において、ｐ−ＩｎＰ
基板上にｐ−ＩｎＰバッファ層、活性層、第１のｎ−Ｉ
ｎＰクラッド層を順次堆積する工程と、前記第１のｎ−
ＩｎＰクラッド層上にマスクパターンを形成する工程
と、該マスクパターンをマスクにして、少なくともＨＢ
ｒとＨ2 Ｏ2 を含むエッチング液によって活性層の幅が
狭く、かつ高い寸法の略鼓形状のメサを形成する工程
と、前記ｐ−ＩｎＰ基板及びｐ−ＩｎＰバッファ層に接
触するｎ−ＩｎＰブロック層を形成する工程と、前記活
性層及び第１のｎ−ＩｎＰクラッド層に接触するｐ−Ｉ
ｎＰブロック層を形成する工程と、前記マスクパターン
を除去する工程と、前記第１のｎ−ＩｎＰクラッド層及
びｐ−ＩｎＰブロック層上に第２のｎ−ＩｎＰクラッド
層を形成する工程と、該第２のｎ−ＩｎＰクラッド層上
にコンタクト層を形成する工程とを順次施すようにした
ものである。
【００１１】
【作用】本発明によれば、上記したように、活性層の上
部のｎ−ＩｎＰクラッド層に（１００）面に対して、エ
ッチング角度θの大きい逆メサを形成する。その際の逆
メサ形成時のエッチング液に、従来のＢｒ・ＣＨ3 ＯＨ
混合液に替えて、ＨＢｒ・Ｈ2 Ｏ2 ・Ｈ2 Ｏ混合液を用
いることにより、活性層の幅が狭く、しかもメサ高を高
くすることができる。
部のｎ−ＩｎＰクラッド層に（１００）面に対して、エ
ッチング角度θの大きい逆メサを形成する。その際の逆
メサ形成時のエッチング液に、従来のＢｒ・ＣＨ3 ＯＨ
混合液に替えて、ＨＢｒ・Ｈ2 Ｏ2 ・Ｈ2 Ｏ混合液を用
いることにより、活性層の幅が狭く、しかもメサ高を高
くすることができる。
【００１２】それによって、ｎ−ｎ間リークパスの形成
を阻止し、高温での動作及び高出力動作が可能な半導体
レーザー素子を得ることができる。
を阻止し、高温での動作及び高出力動作が可能な半導体
レーザー素子を得ることができる。
【００１３】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の半導体レーザー素
子の製造工程図（その１）、図２はその半導体レーザー
素子の製造工程図（その２）、図３はその半導体レーザ
ー素子の逆メサの形成の様子を示す図である。
がら詳細に説明する。図１は本発明の半導体レーザー素
子の製造工程図（その１）、図２はその半導体レーザー
素子の製造工程図（その２）、図３はその半導体レーザ
ー素子の逆メサの形成の様子を示す図である。
【００１４】（１）まず、図１（ａ）に示すように、ｐ
−ＩｎＰ基板１１上に、ｐ−ＩｎＰバッファ層１２、Ｉ
ｎＧａＡｓＰ活性層１３、第１のｎ−ＩｎＰクラッド層
１４を順次形成する。この時の結晶成長法は、ＬＰＥ
法、ＭＯＣＶＤ法、ＭＢＥ法のいずれでも構わない。 （２）次に、図１（ｂ）に示すように、上記ウエハ上に
ＳｉＯ2 膜１５をＣＶＤ法によって形成する。
−ＩｎＰ基板１１上に、ｐ−ＩｎＰバッファ層１２、Ｉ
ｎＧａＡｓＰ活性層１３、第１のｎ−ＩｎＰクラッド層
１４を順次形成する。この時の結晶成長法は、ＬＰＥ
法、ＭＯＣＶＤ法、ＭＢＥ法のいずれでも構わない。 （２）次に、図１（ｂ）に示すように、上記ウエハ上に
ＳｉＯ2 膜１５をＣＶＤ法によって形成する。
【００１５】（３）次に、図１（ｃ）に示すように、ホ
トリソグラフィで、第１のｎ−ＩｎＰクラッド層１４の
表面である（１００）面上に（０１−１）面と平行な方
向にストライプ状のＳｉＯ2 パターンを形成し、これを
エッチングのためのＳｉＯ2マスクパターン１５ａとす
る。 （４）次に、図２（ａ）に示すように、上記ウエハをＨ
Ｂｒ・Ｈ2 Ｏ2 ・Ｈ2Ｏ混合液（容積比は、例えば２：
１：１０）でエッチングし、ｎ−ＩｎＰ層４のエッチン
グ（除去）角度θの大きい。つまり、第１のｎ−ＩｎＰ
クラッド層１４の側面には、このｎ−ＩｎＰクラッド層
１４の上面である（１００）に対して、約３６°の面
（エッチング角度θが１４４°）を有する逆メサが形成
される。この時、サイドエッチングと基板方向へのエッ
チングが同時に進行するため、ＳｉＯ2 マスクパターン
１５ａの幅を適当な値とすることで、ＩｎＧａＡｓＰ活
性層１３の幅が狭い、略鼓形状をなし、しかもメサの高
さを高くすることが可能である。
トリソグラフィで、第１のｎ−ＩｎＰクラッド層１４の
表面である（１００）面上に（０１−１）面と平行な方
向にストライプ状のＳｉＯ2 パターンを形成し、これを
エッチングのためのＳｉＯ2マスクパターン１５ａとす
る。 （４）次に、図２（ａ）に示すように、上記ウエハをＨ
Ｂｒ・Ｈ2 Ｏ2 ・Ｈ2Ｏ混合液（容積比は、例えば２：
１：１０）でエッチングし、ｎ−ＩｎＰ層４のエッチン
グ（除去）角度θの大きい。つまり、第１のｎ−ＩｎＰ
クラッド層１４の側面には、このｎ−ＩｎＰクラッド層
１４の上面である（１００）に対して、約３６°の面
（エッチング角度θが１４４°）を有する逆メサが形成
される。この時、サイドエッチングと基板方向へのエッ
チングが同時に進行するため、ＳｉＯ2 マスクパターン
１５ａの幅を適当な値とすることで、ＩｎＧａＡｓＰ活
性層１３の幅が狭い、略鼓形状をなし、しかもメサの高
さを高くすることが可能である。
【００１６】このようなエッチングの進む様子を図３に
示す。すなわち、サイドエッチングと基板方向へのエッ
チングが同時に進行し、ＩｎＧａＡｓＰ活性層１３の幅
を狭く、メサの高さを高くすることができる好ましいエ
ッチングを行うことができる。（５）次いで、図２
（ｂ）に示すように、上記工程を経たウエハにＬＰＥ法
でｎ−ＩｎＰブロック層１６、ｐ−ＩｎＰブロック層１
７を成長させる。この時、メサ高さ及び成長条件が適当
であれば、ｎ−ＩｎＰブロック層１６はＩｎＧａＡｓＰ
活性層１３より基板側にしか成長しないことが実験的に
確かめられており、これによって、第１のｎ−ＩｎＰク
ラッド層１４とｎ−ＩｎＰブロック層１６とは接触する
ことはなくなり、従来のような、ｎ−ｎ間リークパスの
形成を防ぐことができる。
示す。すなわち、サイドエッチングと基板方向へのエッ
チングが同時に進行し、ＩｎＧａＡｓＰ活性層１３の幅
を狭く、メサの高さを高くすることができる好ましいエ
ッチングを行うことができる。（５）次いで、図２
（ｂ）に示すように、上記工程を経たウエハにＬＰＥ法
でｎ−ＩｎＰブロック層１６、ｐ−ＩｎＰブロック層１
７を成長させる。この時、メサ高さ及び成長条件が適当
であれば、ｎ−ＩｎＰブロック層１６はＩｎＧａＡｓＰ
活性層１３より基板側にしか成長しないことが実験的に
確かめられており、これによって、第１のｎ−ＩｎＰク
ラッド層１４とｎ−ＩｎＰブロック層１６とは接触する
ことはなくなり、従来のような、ｎ−ｎ間リークパスの
形成を防ぐことができる。
【００１７】（６）次いで、図２（ｃ）に示すように、
メサ上部のＳｉＯ2 マスクパターン１５ａを除去後、第
２のｎ−ＩｎＰクラッド層１８、コンタクト層であるｎ
−ＩｎＧａＡｓＰ層１９を成長する。この時の結晶成長
法は、ＬＰＥ法、ＭＯＣＶ法、ＭＢＥ法のいずれでもよ
い。なお、上記のｎ−ｎ間リークパスの形成について述
べると、これまでに述べたような電流阻止構造は、ｐ−
ＩｎＰ基板１１、ｎ−ＩｎＰブロック層１６、ｐ−Ｉｎ
Ｐブロック層１７、ｎ−ＩｎＰクラッド層１８からな
る、図６に示すように、１種のサイリスタと考えられ
る。
メサ上部のＳｉＯ2 マスクパターン１５ａを除去後、第
２のｎ−ＩｎＰクラッド層１８、コンタクト層であるｎ
−ＩｎＧａＡｓＰ層１９を成長する。この時の結晶成長
法は、ＬＰＥ法、ＭＯＣＶ法、ＭＢＥ法のいずれでもよ
い。なお、上記のｎ−ｎ間リークパスの形成について述
べると、これまでに述べたような電流阻止構造は、ｐ−
ＩｎＰ基板１１、ｎ−ＩｎＰブロック層１６、ｐ−Ｉｎ
Ｐブロック層１７、ｎ−ＩｎＰクラッド層１８からな
る、図６に示すように、１種のサイリスタと考えられ
る。
【００１８】ところが、従来のレーザー素子の構造（図
５参照）では、ｎ−ＩｎＰブロック層６とｎ−ＩｎＰク
ラッド層８が接触するために、図７に示すように、ｎ−
ｎ間にリークパスが形成され、ｎ−ＩｎＰクラッド層８
からｎ−ＩｎＰブロック層６に漏れ電流が流れ込むこと
によって、このサイリスタは容易にターンオンしてしま
う。すなわち、ある電流値を越えると、このサイリスタ
はオン状態になるため、電流阻止が十分でなくなり、活
性層に注入される電流が減少してしまい、高電流を流す
ことができなくなり、活性層に高電流を流すこと必要な
高出力動作及び高温動作が難しくなってしまう。
５参照）では、ｎ−ＩｎＰブロック層６とｎ−ＩｎＰク
ラッド層８が接触するために、図７に示すように、ｎ−
ｎ間にリークパスが形成され、ｎ−ＩｎＰクラッド層８
からｎ−ＩｎＰブロック層６に漏れ電流が流れ込むこと
によって、このサイリスタは容易にターンオンしてしま
う。すなわち、ある電流値を越えると、このサイリスタ
はオン状態になるため、電流阻止が十分でなくなり、活
性層に注入される電流が減少してしまい、高電流を流す
ことができなくなり、活性層に高電流を流すこと必要な
高出力動作及び高温動作が難しくなってしまう。
【００１９】上記したように、本発明の半導体レーザー
素子の構造によれば、ｎ−ＩｎＰブロック層に流れ込む
電流を減少させることができ、高出力・高温での動作を
行わせることができる。なお、本発明は上記実施例に限
定されるものではなく、本発明の趣旨に基づき種々の変
形が可能であり、それらを本発明の範囲から排除するも
のではない。
素子の構造によれば、ｎ−ＩｎＰブロック層に流れ込む
電流を減少させることができ、高出力・高温での動作を
行わせることができる。なお、本発明は上記実施例に限
定されるものではなく、本発明の趣旨に基づき種々の変
形が可能であり、それらを本発明の範囲から排除するも
のではない。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体レーザー素子の活性層であるＩｎＧａＡ
ｓＰ層の幅を狭く、しかも高い寸法のメサを形成するこ
とができる。また、それによって、ｎ−ｎ間リークパス
の形成を防ぐことができる。そのため、高温での動作及
び高出力動作が可能な半導体レーザー素子を提供するこ
とができる。
よれば、半導体レーザー素子の活性層であるＩｎＧａＡ
ｓＰ層の幅を狭く、しかも高い寸法のメサを形成するこ
とができる。また、それによって、ｎ−ｎ間リークパス
の形成を防ぐことができる。そのため、高温での動作及
び高出力動作が可能な半導体レーザー素子を提供するこ
とができる。
【図１】本発明の実施例を示す半導体レーザー素子の製
造工程図（その１）である。
造工程図（その１）である。
【図２】本発明の実施例を示す半導体レーザー素子の製
造工程図（その２）である。
造工程図（その２）である。
【図３】本発明の実施例を示す半導体レーザー素子の逆
メサの形成の様子を示す図である。
メサの形成の様子を示す図である。
【図４】従来の半導体レーザー素子の製造工程図（その
１）である。
１）である。
【図５】従来の半導体レーザー素子の製造工程図（その
２）である。
２）である。
【図６】本発明の実施例を示す半導体レーザー素子のリ
ークパスがない場合を示す図である。
ークパスがない場合を示す図である。
【図７】従来の半導体レーザー素子のリークパスがある
場合を示す図である。
場合を示す図である。
１１ ｐ−ＩｎＰ基板 １２ ｐ−ＩｎＰバッファ層 １３ ＩｎＧａＡｓＰ活性層 １４，１８ ｎ−ＩｎＰクラッド層 １５ ＳｉＯ2 膜 １５ａ ＳｉＯ2 マスクパターン １６ ｎ−ＩｎＰブロック層 １７ ｐ−ＩｎＰブロック層 １９ ｎ−ＩｎＧａＡｓＰ層
Claims (4)
- 【請求項１】 ダブルヘテロ接合のメサ構造を有する半
導体レーザー素子において、 活性層の上部のｎ−ＩｎＰクラッド層に（１００）面に
対してエッチング角度θの大きい逆メサ形状を有すると
ともに、活性層の下部のＩｎＰ層はメサ形状を有する活
性層の幅が狭く、かつ高い寸法の略鼓形状のメサを有
し、前記ｎ−ＩｎＰクラッド層と接触しないようにｎ−
ＩｎＰブロック層がｐ−ＩｎＰ基板上に形成されること
を特徴とする半導体レーザー素子。 - 【請求項２】 前記エッチング角度θが約１４４°であ
る請求項１記載の半導体レーザー素子。 - 【請求項３】 ダブルヘテロ接合のメサ構造を有する半
導体レーザー素子の製造方法において、 （ａ）ｐ−ＩｎＰ基板上にｐ−ＩｎＰバッファ層、活性
層、第１のｎ−ＩｎＰクラッド層を順次堆積する工程
と、 （ｂ）前記第１のｎ−ＩｎＰクラッド層上にマスクパタ
ーンを形成する工程と、 （ｃ）該マスクパターンをマスクにして、少なくともＨ
ＢｒとＨ2 Ｏ2 を含むエッチング液によって活性層の幅
が狭く、かつ高い寸法の略鼓形状のメサを形成する工程
と、 （ｄ）前記ｐ−ＩｎＰ基板及びｐ−ＩｎＰバッファ層に
接触するｎ−ＩｎＰブロック層を形成する工程と、 （ｅ）前記活性層及び第１のｎ−ＩｎＰクラッド層に接
触するｐ−ＩｎＰブロック層を形成する工程と、 （ｆ）前記マスクパターンを除去する工程と、 （ｇ）前記第１のｎ−ＩｎＰクラッド層及びｐ−ＩｎＰ
ブロック層上に第２のｎ−ＩｎＰクラッド層を形成する
工程と、 （ｈ）該第２のｎ−ＩｎＰクラッド層上にコンタクト層
を形成する工程とを順次施すことを特徴とする半導体レ
ーザー素子の製造方法。 - 【請求項４】 前記エッチング液はＨＢｒ：Ｈ2 Ｏ2 ：
Ｈ2 Ｏからなり、その容積比が２：１：１０であること
を特徴とする請求項３記載の半導体レーザー素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26767293A JPH07122820A (ja) | 1993-10-27 | 1993-10-27 | 半導体レーザー素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26767293A JPH07122820A (ja) | 1993-10-27 | 1993-10-27 | 半導体レーザー素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122820A true JPH07122820A (ja) | 1995-05-12 |
Family
ID=17447928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26767293A Pending JPH07122820A (ja) | 1993-10-27 | 1993-10-27 | 半導体レーザー素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252165A (ja) * | 1996-03-18 | 1997-09-22 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
-
1993
- 1993-10-27 JP JP26767293A patent/JPH07122820A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252165A (ja) * | 1996-03-18 | 1997-09-22 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0420143B1 (en) | Method of manufacturing semiconductor laser | |
| JPH0621575A (ja) | 埋め込みヘテロ構造半導体デバイスの製作方法 | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| US7456040B2 (en) | Method for producing semiconductor optical device | |
| JPH07122820A (ja) | 半導体レーザー素子及びその製造方法 | |
| JP2804197B2 (ja) | 半導体レーザの製造方法 | |
| JPS6174382A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0548215A (ja) | 半導体レーザダイオードおよびその製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JP2710248B2 (ja) | 半導体レーザの製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH06283816A (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JP2525776B2 (ja) | 半導体装置の製造方法 | |
| KR20010056977A (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| Katz et al. | Single‐growth embedded epitaxy AlGaAs injection lasers with extremely low threshold currents | |
| JPH04369886A (ja) | 半導体レーザの製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| JPH03181133A (ja) | 化合物半導体のエッチング方法 | |
| JPH0983060A (ja) | 半導体レーザの製造方法 | |
| JPH084185B2 (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JPH05136519A (ja) | 半導体発光装置の製造方法 | |
| JPS61101088A (ja) | 半導体レ−ザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010410 |