KR20010056977A - 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 - Google Patents

자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 Download PDF

Info

Publication number
KR20010056977A
KR20010056977A KR1019990058691A KR19990058691A KR20010056977A KR 20010056977 A KR20010056977 A KR 20010056977A KR 1019990058691 A KR1019990058691 A KR 1019990058691A KR 19990058691 A KR19990058691 A KR 19990058691A KR 20010056977 A KR20010056977 A KR 20010056977A
Authority
KR
South Korea
Prior art keywords
layer
inp
semiconductor laser
nitride film
current blocking
Prior art date
Application number
KR1019990058691A
Other languages
English (en)
Other versions
KR100319774B1 (ko
Inventor
오대곤
박문호
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990058691A priority Critical patent/KR100319774B1/ko
Publication of KR20010056977A publication Critical patent/KR20010056977A/ko
Application granted granted Critical
Publication of KR100319774B1 publication Critical patent/KR100319774B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 레이저 제조 기술에 관한 것이며, 더 자세히는 자동정렬 구조의 평면 매립형 반도체 레이저 제조 기술에 관한 것이다. 본 발명은 공정 단계를 단순화하여 수율을 개선하고, 신뢰성의 핵심 기술이 되는 메사 측면의 건식 및 습식 식각 공정을 재현성있는 공정으로 대체할 수 있는 평면 매립형 반도체 레이저 제조방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 평면 매립형 반도체 레이저 제조방법은, (0 -1 1) 결정면을 가진 기판 상에 메사 영역이 오픈된 마스크 질화막 패턴을 형성하는 제1 단계; 선택적 결정성장 기술을 사용하여 상기 메사 영역에 공진기를 이루는 버퍼층, 활성층 및 제1 클래드층을 차례로 에피 성장시키되, 상기 공진기가 그 측면이 (111)B 결정면을 가지는 피라미드 구조를 이루도록 하는 제2 단계; 상기 마스크 질화막 패턴을 제거하는 제3 단계; 및 상기 제3 단계 수행 후, 전류차단층, 제2 클래드층 및 오믹 콘택층을 에피 성장시키는 제4 단계를 포함하여 이루어진다. 즉, 본 발명은 선택적 결정성장(selective area growth) 기술을 이용하여 신뢰도 문제를 유발하는 활성층 측면에 식각 공정을 배제하면서 자동으로 활성층 부분이 정렬되도록 하고, 재성장을 포함한 반도체 공정을 대폭 줄이는 기술로서, 재현성 및 신뢰성이 개선되고 경제적인 광원 제작을 가능하게 한다.

Description

자동정렬 구조의 평면 매립형 반도체 레이저 제조방법{Fabrication method of self aligned planar buried heterostructure semiconductor laser}
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 레이저 제조 기술에 관한 것이며, 더 자세히는 자동정렬 구조의 평면 매립형 반도체 레이저 제조 기술에 관한 것이다.
평면 매립형 반도체 레이저는 이미 구조 및 공정 측면에서 수많은 연구·개발의 과정을 거쳐 상용화 되어 있는 제품이다. 그럼에도 불구하고 공정상의 정렬 오차 및 여러 단계의 에피택시를 포함한 공정의 복잡함으로 인하여 그 수율이 양산화에는 미치지 못하고 있는 실정이다.
첨부된 도면 도 1a 내지 도 1d는 종래의 전형적인 평면 매립형 반도체 레이저 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
종래의 평면 매립형 반도체 레이저 제조 공정은 우선, 도 1a에 도시된 바와 같이 n+-InP 기판(1) 상에 활성층(1.55mm InGaAsP 벌크(bulk)층 또는 InGaAs(P)/InGaAsP 다중양자우물층)(2) 및 p-InP 클래드(clad)층(3)을 에피 성장시킨다.
다음으로, 도 1b에 도시된 바와 같이 p-InP 클래드(clad)층(3) 상에 하드 마스크 질화막(SiNx)(4)를 증착하고, (0 -1 1)면에 수직한 방향으로 레이저 공진기 방향을 설정한 다음, 이에 일치하도록 리소그래피 공정 및 건식/습식 식각 공정을 통하여 메사 구조를 형성한다. 이때, 메사 구조의 측면에는 활성층(2)이 그대로 노출되어 있고 건식 식각등에 의한 결정의 손상이 있을 수 있으므로 레이저 특성에 미치는 영향을 고려하여 측면처리를 신중하게 해야 하며 아울러 재현성 있는 공정조건을 개발하는 것이 매우 중요한 관건이 된다.
계속하여, 도 1c에 도시된 바와 같이 노출된 n+-InP 기판(1) 상에 p-InP 전류차단층(5) 및 n-InP 전류차단층(6)을 재성장시킨다.
이어서, 도 1d에 도시된 바와 같이 하드 마스크 질화막(4)을 제거한 다음, p-InP 클래드층(3)을 포함하는 p-InP 클래드층(7)과 p+-InGaAs 오믹 콘택층(8)을 차례로 성장시킨다.
따라서, 상기와 같은 종래의 평면 매립형 반도체 레이저 구조를 제작하는데는 총 3회의 에피택시 공정이 필요하며, 그밖에 리소그래피 공정이 1회, 식각 공정이 2∼3회 필요하게 된다.
그러나, 무엇보다도 종래기술에서는 메사 구조의 측면처리의 공정 오차와 재현성의 결여가 항시 존재하고, 이것이 반도체 레이저의 특성에 민감하게 영향을 끼친다는 문제점이 있다.
본 발명은 공정 단계를 단순화하여 수율을 개선하고, 신뢰성의 핵심 기술이 되는 메사 측면의 건식 및 습식 식각 공정을 재현성있는 공정으로 대체할 수 있는 평면 매립형 반도체 레이저 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 평면 매립형 반도체 레이저 제조 공정도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 평면 매립형 레이저 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명
11 : n+-InP 기판
12 : 마스크 질화막
13 : n+-InP 버퍼층
14 : 활성층
15 : p-InP 클래드층
16 : p-InP 전류차단층
17 : n-InP 전류차단층
18 : p-InP 클래드층
19 : p+-InGaAs 오믹 콘택층
상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 평면 매립형 반도체 레이저 제조방법은, (0 -1 1) 결정면을 가진 기판 상에 메사 영역이 오픈된 마스크 질화막 패턴을 형성하는 제1 단계; 선택적 결정성장 기술을 사용하여 상기 메사 영역에 공진기를 이루는 버퍼층, 활성층 및 제1 클래드층을 차례로 에피 성장시키되, 상기 공진기가 그 측면이 (111)B 결정면을 가지는 피라미드 구조를 이루도록 하는 제2 단계; 상기 마스크 질화막 패턴을 제거하는 제3 단계; 및 상기 제3 단계 수행 후, 전류차단층, 제2 클래드층 및 오믹 콘택층을 에피 성장시키는 제4 단계를 포함하여 이루어진다.
바람직하게, 상기 기판이 n+-InP 기판이며, 상기 전류차단층이 p-InP 전류차단층과 n-InP 전류차단층의 적층 구조로 이루어진 것을 특징으로 한다.
즉, 본 발명은 선택적 결정성장(selective area growth) 기술을 이용하여 신뢰도 문제를 유발하는 활성층 측면에 식각 공정을 배제하면서 자동으로 활성층 부분이 정렬되도록 하고, 재성장을 포함한 반도체 공정을 대폭 줄이는 기술로서, 재현성 및 신뢰성이 개선되고 경제적인 광원 제작을 가능하게 한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 평면 매립형 반도체 레이저 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 평면 매립형 반도체 레이저 제조 공정은, 우선 도 2a에 도시된 바와 같이 (0 -1 1)면의 n+-InP 기판(11) 상에 하드 마스크용 질화막(SiNx)(4)을 증착하고, (0 -1 1)면에 수직한 방향으로 레이저 공진기 방향을 설정한 다음, 이에 일치하도록 리소그래피 공정 및 식각 공정을 실시하여 마스크 질화막(SiNx)(4)을 패터닝한다. 계속하여, 선택적 결정성장 기술을 사용하여 노출된 n+-InP 기판(11) 상에 n+-InP 버퍼층(13), 활성층(1.55mm InGaAsP 벌크(bulk)층 또는 InGaAs(P)/InGaAsP 다중양자우물층)(14) 및 p-InP 클래드층(15)을 성장시킨다. 이때, 성장되는 에피층은 도시된 바와 같이 결정면의 선택성으로 인하여 피라미드 형태를 가지게 된다. 따라서, 식각 공정 없이 자연스러운 활성층 측면의 메사 면을 형성할 수 있다.
다음으로, 도 2b에 도시된 바와 같이 마스크 질화막(12)을 제거하고, p-InP 전류차단층(16), n-InP 전류차단층(17), p-InP 클래드층(18), p+-InGaAs 오믹 콘택층(19)을 형성하므로서 평면 매립형 반도체 레이저 구조의 에피 웨이퍼 제작을 완료하게 된다. 이때, 피라미드 구조의 측면은 (1 1 1)B면으로서 성장이 제한적으로 이루어져 전류차단층(16, 17)의 접촉 위치를 손쉽게 조절할 수 있으며 피라미드 구조의 상단 부위에서 p-InP 클래드층(18)으로 다시 바꾸어 주면 자연스럽게 별도의 리소그래피 공정을 통한 활성층과의 정렬 과정 없이도 자동 정렬된 레이저 구조를 형성하게 된다.
상기와 같이 본 발명은 선택적 결정성장 기술을 적용함으로써 평면 매립형 반도체 레이저 제조 공정을 단순화하고, 메사 구조 형성시 건식 및 습식 식각을 배제하고 자동정렬 방식을 취함으로써 공정의 재현성 및 신뢰도 문제를 해결할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 n형 기판 상에 메사 구조를 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 p형 기판을 사용하고 각 층의 도전형을 변경한 경우에도 적용된다.
전술한 본 발명은 별도의 리쏘그래피 공정을 통한 활성층과의 정렬과정 없이도 자동 정렬된 레이저 구조를 형성할 수 있으며, 이로 인하여 공정 단계를 단순화하고 공정의 재현성 및 신뢰도를 확보할 수 있다.

Claims (2)

  1. (0 -1 1) 결정면을 가진 기판 상에 메사 영역이 오픈된 마스크 질화막 패턴을 형성하는 제1 단계;
    선택적 결정성장 기술을 사용하여 상기 메사 영역에 공진기를 이루는 버퍼층, 활성층 및 제1 클래드층을 차례로 에피 성장시키되, 상기 공진기가 그 측면이 (111)B 결정면을 가지는 피라미드 구조를 이루도록 하는 제2 단계;
    상기 마스크 질화막 패턴을 제거하는 제3 단계; 및
    상기 제3 단계 수행 후, 전류차단층, 제2 클래드층 및 오믹 콘택층을 에피 성장시키는 제4 단계
    를 포함하여 이루어진 평면 매립형 반도체 레이저 제조방법.
  2. 제1항에 있어서,
    상기 기판이 n+-InP 기판이며,
    상기 전류차단층이 p-InP 전류차단층과 n-InP 전류차단층의 적층 구조로 이루어진 것을 특징으로 하는 평면 매립형 반도체 레이저 제조방법.
KR1019990058691A 1999-12-17 1999-12-17 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 KR100319774B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058691A KR100319774B1 (ko) 1999-12-17 1999-12-17 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058691A KR100319774B1 (ko) 1999-12-17 1999-12-17 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법

Publications (2)

Publication Number Publication Date
KR20010056977A true KR20010056977A (ko) 2001-07-04
KR100319774B1 KR100319774B1 (ko) 2002-01-05

Family

ID=19626673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058691A KR100319774B1 (ko) 1999-12-17 1999-12-17 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법

Country Status (1)

Country Link
KR (1) KR100319774B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862656B1 (ko) * 2002-04-19 2008-10-10 삼성전기주식회사 나노 호울을 이용한 나노 소자 및 그 제조방법
US8901533B2 (en) 2012-06-22 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427581B1 (ko) * 2002-02-21 2004-04-28 한국전자통신연구원 반도체 광소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862656B1 (ko) * 2002-04-19 2008-10-10 삼성전기주식회사 나노 호울을 이용한 나노 소자 및 그 제조방법
US8901533B2 (en) 2012-06-22 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9312377B2 (en) 2012-06-22 2016-04-12 Samsung Electronics Co. Ltd Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
KR100319774B1 (ko) 2002-01-05

Similar Documents

Publication Publication Date Title
US4111725A (en) Selective lift-off technique for fabricating gaas fets
CA2072632A1 (en) Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
GB2267602A (en) Method of making semiconductor laser
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
KR100319774B1 (ko) 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법
JPH10229246A (ja) リッジ型半導体レーザダイオードとその製造方法
JP2003283047A (ja) リッジ導波路型分布帰還レーザ
KR100546572B1 (ko) 레이저 다이오드 제조방법
US7378681B2 (en) Ridge waveguide device surface passivation by epitaxial regrowth
KR100377184B1 (ko) 이득 결합형 단일모드 반도체 레이저 및 그 제조방법
US7498613B2 (en) Method of providing electrical separation in integrated devices and related device
JPH07131110A (ja) 半導体レーザ装置の製造方法
KR100248430B1 (ko) 광도파로 집적 반도체 레이저 구조 및 그 제조방법
KR100388531B1 (ko) 아이형 리지를 가지는 반도체 레이저 다이오드의 제조방법
EP0786147A2 (en) Ridge-shaped laser in a channel
JPH0521891A (ja) 埋込み構造半導体レーザの製造方法
JP3522151B2 (ja) 化合物半導体レーザの製造方法
KR100283958B1 (ko) 레이저 다이오드 제작 방법
JPH0936475A (ja) リッジウェイブガイド半導体レーザの製造方法
JPH09281353A (ja) 埋め込み型光半導体装置およびその製造方法
JPH06151942A (ja) 半導体受光素子及びその製造方法
JPH06326403A (ja) 半導体レーザ素子の製造方法
JPH0595107A (ja) 半導体量子デバイスの製造方法
JPS61220495A (ja) 半導体発光装置の製造方法
JPS6132552A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee