JPH07131110A - 半導体レーザ装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ダブルチャネル埋込ヘテロ型半導体レーザ装
置の製造方法において、簡単な方法で確実に、メサスト
ライプ側面部のｎ型埋込層と、活性層上部の上クラッド
層とが接触するのを防止する。 【構成】 ｎ型ＩｎＰ第１埋込層７を形成した後、メル
トバック現象を利用してメサストライプ側面上端部３０
を除去して、第２埋込層７と、上クラッド層４の先端と
を遠ざけ、そののち第３埋込層８を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体レーザ装置の
製造方法に関し、特に、再現性良く良好な高出力特性を
有する埋込ヘテロ構造の半導体レーザ装置を製造する方
法に関するものである。

【０００２】

【従来の技術】図４は例えばエレクトロニクスレター
ズ，２４巻，２４号，１５００〜１５０１頁（１９８８
年）（Electronics Letters, Vol.24, No.24, pp.1500-
1501(1988)）に掲載された従来例１のＩｎＰ系のダブル
チャネル埋込ヘテロ型(Double-Channel Buried-Heteros
tructure: ＤＣＢＨ) 半導体レーザの主要部を示す断面
図であり、図において、２０１はｐ型ＩｎＰ基板、２０
２はｐ型ＩｎＰクラッド層、２０３はアンドープＩｎＧ
ａＡｓＰ活性層、２０４はｎ型ＩｎＰ第１上クラッド
層、２０５はｐ型ＩｎＰ埋込層、２０６はｎ型ＩｎＰブ
ロック層、２０７はｐ型ＩｎＰブロック層、２０８はｎ
型ＩｎＰ第２上クラッド層、２０９はｎ型ＩｎＧａＡｓ
Ｐコンタクト層である。また２１０はｐ側電極、２１１
はｎ側電極である。なお、上記文献では回折格子を含む
光ガイド層を活性層上に備えたものを掲載しているが、
この図では光ガイド層は省略している。

【０００３】図５は図４に示す半導体レーザの製造方法
における光導波路形成工程を示す断面工程図であり、図
において、図４と同一符号は同一又は相当部分であり、
２１５はネガ型レジストである。

【０００４】次に、従来半導体レーザの製造方法におけ
る光導波路の形成工程を図５に沿って説明する。まず、
結晶方位として｛１００｝面を表面としたｐ型ＩｎＰ基
板２０１上に例えば有機金属気相成長（ＭＯＣＶＤ）法
を用いて、図５(a) に示すように、層厚約１μｍのｐ型
ＩｎＰ層２０２，層厚約０．１μｍのＩｎＧａＡｓＰ活
性層２０３，及び層厚約１μｍのｎ型ＩｎＰ第１上クラ
ッド層２０４を順次エピタキシャル成長する。

【０００５】次にｎ型ＩｎＰ第１上クラッド層２０４上
にネガ型レジスト２１５を塗布し、これを写真製版等に
よりパターニングして、図５(b) に示すような、〈０１
１〉方向にのびる、幅約６μｍのストライプパターンを
形成する。ここで、結晶成長を行なったウエハは、上述
のストライプパターン形成工程に移行するまでの間に結
晶成長層の最上層（ｎ型ＩｎＰ第１上クラッド層２０
４）表面上に酸化膜が形成される。従って、結晶表面を
フッ酸処理して、表面の酸化膜を除去した後に上述のレ
ジスト塗布を行なう。

【０００６】ストライプパターン形成工程に続いて、パ
ターン開口部を臭素（Ｂｒ）−メタノール混合液で活性
層の下までエッチングすることにより、図５(c) のよう
に活性層の幅が１〜２μｍの光導波路を形成する。

【０００７】次に、レジストを除去した後、液相エピタ
キシャル成長（ＬＰＥ）法により図５(d) に示すよう
に、ｐ型ＩｎＰ埋込層２０５，ｎ型ＩｎＰブロック層２
０６，及びｐ型ＩｎＰブロック層２０７を光導波路の両
サイドの基板２０１上に光導波路を埋め込むように順次
エピタキシャル成長する。

【０００８】この後ウエハ全面にｎ型ＩｎＰ第２上クラ
ッド層２０８，ｎ型ＩｎＧａＡｓＰコンタクト層２０９
を順次エピタキシャル成長する工程、基板２０１裏面，
コンタクト層２０９表面にそれぞれｐ側電極２１０，ｎ
側電極２１１を形成する工程等を経て、図４に示す半導
体レーザが完成する。

【０００９】また、図６は図５に示した製造方法で生じ
やすいｐ型ＩｎＰブロック層のリッジ上部への成長を防
止するために考案された製造方法の工程別断面図であ
る。この方法では、ｐ型ＩｎＰ基板２０１上にｐ型Ｉｎ
Ｐバッファ層２０２，ＩｎＧａＡｓＰ活性層２０３，ｎ
型ＩｎＰクラッド層２０４を結晶成長した後（図６
(a)）、ＳｉＯ2 膜２１６をスパッタ法等で成膜し、Ｓ
ｉＯ2 膜２１６を図６(b) に示すように〈０１１〉方向
のストライプ状にパターニングした後、これをマスクと
して上記と同様のエッチング液により〈０１１〉方向に
リッジストライプを作製する（図６(c) ）。

【００１０】その後、ＳｉＯ2 マスク２１６を残した状
態でｐ型ＩｎＰ埋込層２０５，ｎ型ＩｎＰブロック層２
０６，ｐ型ＩｎＰブロック層２０７をＳｉＯ2 マスク２
１６で覆われていない領域に成長する（図６(d) ）。

【００１１】この後、ＳｉＯ2 マスク２１６をフッ化水
素（ＨＦ）で除去し、図５の製造方法と同様、ウエハ全
面にｎ型ＩｎＰ第２上クラッド層２０８，ｎ型ＩｎＧａ
ＡｓＰコンタクト層２０９を順次エピタキシャル成長す
る工程、基板２０１裏面，コンタクト層２０９表面にそ
れぞれｐ側電極２１０，ｎ側電極２１１を形成する工程
等を経て、図４に示す半導体レーザが完成する。

【００１２】次に動作について説明する。図４に示され
た半導体レーザに順バイアス電圧を印加し、電流を流す
ことにより、ｎ型ＩｎＰ上クラッド層２０４より電子
が、またｐ型ＩｎＰ下クラッド層２０２よりホールが、
ＩｎＧａＡｓＰ活性層２０３に注入され、ＩｎＧａＡｓ
Ｐ活性層２０３中で電子とホールが発光再結合すること
により、レーザ発振が生じる。ｐ型ＩｎＰ埋込層２０
５，ｎ型ＩｎＰブロック層２０６，及びｐ型ＩｎＰブロ
ック層２０７は、ＩｎＧａＡｓＰ活性層２０３側部をＩ
ｎＧａＡｓＰ活性層２０３より屈折率の小さいＩｎＰ結
晶で埋め込むことにより活性層２０３で発生した光を活
性層２０３内に有効に閉じ込めること、およびｎ型Ｉｎ
Ｐブロック層２０６とｐ型ＩｎＰブロック層２０７によ
り逆バイアス接合を形成することにより電流狭窄を行
い、活性層２０３へ効率よく電流を注入することを目的
として形成されたものである。

【００１３】しかしながら、図４に示された半導体レー
ザ構造では、図７に示すように、ｐ型ＩｎＰ基板２０
１，ｐ型ＩｎＰ埋込層２０５，ｎ型ＩｎＰクラッド層２
０４からなる経路（第１の無効電流経路）は順バイアス
接合のみで形成されているため、レーザに注入された電
流のすべてがＩｎＧａＡｓＰ活性層２０３に注入される
のではなく、ＩｎＧａＡｓＰ活性層２０３を通らず、上
記経路を流れるレーザ発振に寄与しない無効電流が存在
する。この無効電流の存在はレーザの発振しきい値や最
大出力，温度特性等に大きな影響を与える。また、流れ
る無効電流の量は上記経路の抵抗に依存する。従って、
無効電流が少なく、特性のよい半導体レーザを得るに
は、上記経路の抵抗を高くすることが必要で、そのため
には、活性層２０３側面のｐ型ＩｎＰ埋込層２０５の厚
さを薄く制御し、活性層２０３とｎ型ＩｎＰブロック層
２０６間の距離を小さくし、上記第１の無効電流経路の
幅（以下、リークパス幅とも記す）を狭くすることによ
り上記経路の抵抗を高くする必要がある。

【００１４】また、ｎ型ＩｎＰブロック層２０６とｎ型
ＩｎＰクラッド層２０４が接触した場合においては、図
８に示すように、上記経路以外にｐ型ＩｎＰ基板２０
１，ｎ型ＩｎＰブロック層２０６，ｎ型ＩｎＰクラッド
層２０４という順バイアス接合のみからなる第２の無効
電流経路が発生する。このｎ型ＩｎＰブロック層２０６
とｎ型ＩｎＰクラッド層２０４の接触はリッジ部上端部
側面のｐ型ＩｎＰ埋込層２０５の厚さが少ないほど発生
しやすい。即ち、上述の第１の無効電流経路の抵抗を高
くするため、活性層２０３の側面のｐ型ＩｎＰ埋込層２
０５の厚さを薄くすると、同時にリッジ部上端部のｐ型
ＩｎＰ埋込層２０５の厚さも薄くなり、ｎ型ＩｎＰブロ
ック層２０６とｎ型ＩｎＰクラッド層２０４とが接触
し、上記第２の無効電流経路が生じることとなる。

【００１５】従って、従来の半導体レーザの製造方法に
おいては、無効電流が少なく、特性のよい半導体レーザ
を得るには、ｐ型ＩｎＰ埋込層２０５の成長厚さを厳密
に制御しなければならない。

【００１６】しかしながら、従来の半導体レーザの製造
に用いられているＬＰＥ法による結晶成長では、成長層
の厚さ制御性が十分でなく、そのため無効電流の少ない
良好な特性の半導体レーザが得られないという問題があ
った。

【００１７】また、膜厚制御性の優れたＭＯＣＶＤ法で
の結晶成長は、ｎ型ＩｎＰブロック層２０６とｎ型Ｉｎ
Ｐクラッド層２０４を接触させずに成長できるかどうか
が未知であり、適用されていない。

【００１８】さらに、図６に示す製造方法においては、
ＳｉＯ2 膜２１６をマスクとし、エッチングによりリッ
ジストライプを作製した場合、ＳｉＯ2 膜２１６の上ク
ラッド層２０４に対する密着性が高いことから、マスク
下での横方向のエッチングが進まず、図９に示すよう
に、リッジ上端部側面が（１１１）Ａ面からなる逆メサ
構造となる。そして、エッチング工程後のＬＰＥ工程で
は、（１１１）Ａ面からなるリッジ上端部側面にはｐ型
ＩｎＰ埋込層２０５の成長が進まず、その結果、図１０
に示すようにｎ型ＩｎＰブロック層２０６とｎ型ＩｎＰ
クラッド層２０４が接触し、上述の第２の無効電流経路
が発生し、良好な特性の半導体レーザが得られない。ま
た、この製造方法では、結晶成長後の平坦性が悪く、そ
の後の電極形成等のプロセスが困難となり、レーザの歩
留りが低下するという問題があった。

【００１９】このリッジ上端部側面が（１１１）Ａ面か
らなる逆メサ構造になることによる問題は、フォトレジ
スト２１５をマスクとし、リッジ形成を行った場合にお
いても生ずる。この問題について以下説明する。

【００２０】上述のような光導波路の形成では、図５
(c) におけるエッチング工程で形成される光導波路の断
面形状は、即ち〈０１１〉方向のストライプ状パターン
をマスクとしてＢｒ−メタノール混合液をエッチャント
として用いた場合のエッチング形状はｎ型ＩｎＰ上クラ
ッド層２０４表面に対するレジストの密着性に依存す
る。図５(d) に示すような所望の埋込電流ブロック層の
形状を得るためには、エッチング工程で形成される光導
波路の断面形状が図５(c) に示すようななだらかな山状
（順メサ形状）である必要があるが、これは上クラッド
層２０４表面に対するレジストの密着性が低い場合に、
マスク下において横方向にサイドエッチングが進む結
果、得られる形状である。一方、レジストの密着性が高
い場合、マスク下におけるサイドエッチング量が少ない
ため、光導波路は図９に示すような逆メサ形状となる。
このような形状にエッチングされたウエハに図５(d) に
示すＬＰＥ法による埋込電流ブロック層のエピタキシャ
ル成長を行なうと、逆メサとなっている部分での成長速
度が遅く、図１０に示すように、ｎ−ＩｎＰブロック層
２０６がｎ−ＩｎＰ上クラッド層２０４と接触した構造
となり、このような構造となった場合、上述のように、
第２の無効電流経路の形成によりレーザ動作時における
リーク電流が増大する。

【００２１】また、図１１は例えば特開昭６３−１６９
０８８号公報に示された従来例２の半導体レーザの構造
を示す断面図である。図において２２１はｐ型ＩｎＰ基
板である。ｐ型ＩｎＰバッファ層２２２は基板２２１上
に配置され、ＩｎＧａＡｓＰ活性層２２３はバッファ層
２２２上に配置され、ｎ型ＩｎＰ第１上クラッド層２２
４は活性層２２３上に配置される。第１上クラッド層２
２４，活性層２２３，及びバッファ層２２２の一部はエ
ッチングによりメサストライプ構造２２５に成形されて
いる。ｐ型ＩｎＰ第１埋込層２２６はメサストライプ構
造２２５の側壁上に配置され、ｎ型ＩｎＰ第２埋込層２
２７は第１埋込層２２６上に配置され、ｐ型ＩｎＰ第３
埋込層２２８は第２埋込層２２７上に配置される。ｎ型
ＩｎＰ第２上クラッド層２２９はメサストライプの頂上
部，及び第３埋込層２２８上に配置される。

【００２２】このような構造の半導体レーザは、上述し
たように、従来、ｐ型ＩｎＰ基板２２１上にバッファ層
２２２，活性層２２３，及び第１上クラッド層２２４を
順次結晶成長し、エッチングにより第１上クラッド層２
２４，活性層２２３，及びバッファ層２２２の一部をメ
サストライプ状に成形した後、液相エピタキシャル成長
（ＬＰＥ）法によりメサストライプの両サイド上にｐ型
ＩｎＰ第１埋込層２２６，ｎ型ＩｎＰ第２埋込層２２
７，ｐ型ＩｎＰ第３埋込層２２８を順次結晶成長させ、
メサストライプを埋め込み、さらにウエハ表面全面に第
２上クラッド層２２９を結晶成長して作製している。

【００２３】次に動作について説明する。図１１に示さ
れた半導体レーザにおいて、ｐ型ＩｎＰ基板２２１及び
ｎ型ＩｎＰ上クラッド層２２９の両端に順バイアス電圧
を印加すると、それぞれのキャリアであるホールと電子
がＩｎＧａＡｓＰ活性層２２３に注入されＩｎＧａＡｓ
Ｐ活性層２２３中で発光再結合することによりレーザ発
振が生じる。ｐ型ＩｎＰ第１埋込層２２６，ｎ型ＩｎＰ
第２埋込層２２７，ｐ型ＩｎＰ第３埋込層２２８は、上
述したように、ＩｎＧａＡｓＰ活性層２２３側部をＩｎ
ＧａＡｓＰ活性層２２３より屈折率の小さいＩｎＰ結晶
で埋め込むことにより活性層２２３で発生した光を活性
層２２３内に有効に閉じ込めること、及びｎ型ＩｎＰ第
２埋込層２２７とｐ型ＩｎＰ第３埋込層２２８により逆
バイアス接合を形成することにより電流狭窄を行ない活
性層２２３に効率よくキャリアを注入することを目的と
して形成されたものである。

【００２４】しかしながら図１１に示された半導体レー
ザでは、ｎ型ＩｎＰ第１上クラッド層２２４とｎ型Ｉｎ
Ｐ第２埋込層２２７とがつながっているため、図１２に
示すように、ｐ型ＩｎＰ基板２２１からｎ型ＩｎＰ第２
埋込層２２７を通り、ｎ型ＩｎＰ第１上クラッド層２２
４へ続く第１の無効電流経路２３０が形成される。活性
層２２３へ流れずこの無効電流経路２３０を流れる電流
量は、活性層部のヘテロ接合でのビルトインポテンシャ
ルが無効電流経路２３０中のホモ接合のビルトインポテ
ンシャルより小さいため、低出力でレーザを駆動する場
合は問題となるほど多くはないが、高出力で動作させる
場合においては大きな問題となる。

【００２５】従ってレーザの高出力を実現する上では、
ｎ型ＩｎＰ第１上クラッド層２２４とｎ型ＩｎＰ第２埋
込層２２７とを分離することが不可欠である。この分離
を実現するための方法について特開昭６３−２０２９８
５号公報に一例が示されている。この公報により示され
ている分離方法は、図１３に示すようにｎ型ＩｎＰ第２
埋込層２２７と、ｐ型ＩｎＰ第１埋込層２２６またはｐ
型ＩｎＰ第３埋込層２２８との間での不純物の相互拡散
を利用し、ｎ型ＩｎＰ第２埋込層２２７の先端部をｐ型
に反転してｐ型反転領域２２７′を形成し、ｎ型ＩｎＰ
第１上クラッド層２２４とｎ型ＩｎＰ第２埋込層２２７
とを電気的に分離するものである。

【００２６】しかしながらこの方法では各埋込層２２
６，２２７，２２８の設計に制限が生じる。活性層２２
３へ効率よく電流を注入するために設けられた各埋込層
２２６，２２７，２２８及びｎ型ＩｎＰ第２上クラッド
層２２９により形成されたｐｎｐｎサイリスタ構造から
なる電流狭窄構造においては、レーザの高出力化を実現
するためにはｐｎｐｎサイリスタ構造の耐圧が高いこと
が重要であり、そのためにはｎ型ＩｎＰ第２埋込層２２
７のキャリア濃度を高くしｐ型ＩｎＰ第１埋込層２２６
から注入されるホールをｎ型ＩｎＰ第２埋込層２２７で
電子と再結合させ、ｐ型ＩｎＰ第３埋込層２２８へのホ
ールの注入を防ぐ必要がある。しかし上述した不純物の
相互拡散を用いたレーザの製造方法では、ｎ型ＩｎＰ第
２埋込層２２７のキャリア濃度を高くした場合、ｎ型Ｉ
ｎＰ第２埋込層２２７の先端をｐ型に反転させるために
は、ｐ型ＩｎＰ第１埋込層２２６またはｐ型ＩｎＰ第３
埋込層２２８のキャリア濃度も高くしなければならな
い。一般的に用いられるＺｎをｐ型不純物とした場合、
ｐ型キャリア濃度を３×１０¹⁸cm^-3以上にすることは困
難であり、そのためｎ型ＩｎＰ第２埋込層２２７のキャ
リア濃度を高くした場合、ｎ型ＩｎＰ第２埋込層２２７
の先端をｐ型に反転させることができなくなる。

【００２７】また、ｎ型ＩｎＰ第１埋込層２２７の先端
をｐ型に反転させるためにｐ型ＩｎＰ埋込層２２６，２
２８のキャリア濃度を高くすると、不純物の拡散がｎ型
ＩｎＰ第２埋込層２２７へのみならず活性層２２３へも
生じるため、フリーキャリア吸収により活性層２２３か
ら出た光の吸収損失が増加し発振しきい値を増大させる
という問題も生ずる。

【００２８】従ってこの製造方法ではｎ型ＩｎＰ第２埋
込層２２７のキャリア濃度を十分高くはできず、ｐｎｐ
ｎサイリスタ構造の耐圧を高くすることができないとい
う問題点があった。

【００２９】

【発明が解決しようとする課題】以上よりわかるよう
に、従来のｐ型基板を用いた埋込ヘテロ構造半導体レー
ザでは、良好な高出力特性をもつレーザを得るために
は、ｎ型ＩｎＰ第２埋込層７のキャリア濃度を高くする
とともに、ｎ型ＩｎＰ第１上クラッド層４とｎ型ＩｎＰ
第１埋込層７とを分離しなければならないが、従来の不
純物の相互拡散を用いた製造方法では、ｎ型ＩｎＰ第１
埋込層７のキャリア濃度を十分高くすることはできず、
良好な特性のレーザを再現性よく作製することができな
いという問題点があった。

【００３０】この発明は上記のような問題点を解消する
ためになされたもので、再現性よく良好な高出力特性を
もつ埋込ヘテロ構造の半導体レーザを製造する，半導体
レーザ装置の製造方法を得ることを目的とする。

【００３１】

【課題を解決するための手段】この発明に係る半導体レ
ーザ装置の製造方法は、第１導電型の基板上にストライ
プ形状に成形された活性層を含む半導体多層膜の側部
に、第１導電型の第１半導体埋込層，第２導電型の第２
半導体埋込層を順次形成し、続いてメサストライプ側面
部の上端のみを除去した後、上記第２導電型の第２半導
体埋込層上に第１導電型の第３半導体埋込層を形成する
ことにより、活性層上部に形成された第２導電型上クラ
ッド層と、上記第２導電型の第２半導体埋込層との接触
を防止するようにしたものである。

【００３２】また、上記半導体多層膜の側部に半導体埋
込層を形成する工程を液相エピタキシャル成長法を用い
て行い、かつ上記メサストライプ側面部の上端のみを除
去する際に、メルトバック法を用いるようにしたもので
ある。

【００３３】

【作用】この発明においては、メサストライプ側面部上
端のみを除去することにより、第２導電型の第２半導体
埋込層を形成したときに、これが活性層上部に形成され
た第２導電型の上クラッド層と接触するのを防止するこ
とができる。

【００３４】また、上記メサストライプ側面部上端のみ
を除去する工程にメルトバック法を利用することで、液
相エピタキシャル成長工程の一過程として上記除去処理
を行うことができる。

【００３５】

【実施例】実施例１．図１は本発明の一実施例による半
導体レーザ装置の製造方法を示す断面工程図であり、以
下、図１を用いて本実施例１の製造方法について説明す
る。まず、図１(a) に示すように、厚さ３００μｍのｐ
型ＩｎＰ基板１上に、例えば有機金属気相成長（ＭＯＣ
ＶＤ）法を用いて、厚さ２．５〜３μｍのｐ型ＩｎＰバ
ッファ層２，厚さ０．１μｍのＩｎＧａＡｓＰ活性層
３，厚さ１μｍのｎ型ＩｎＰ第１上クラッド層４を順次
積層させる。

【００３６】次に、通常のフォトリソグラフィの手法に
よりパターニングを行い、Ｂｒ2 −ＣＨ3 ＯＨ混合液を
用いてエッチングすることにより、深さ４μｍのメサス
トライプ５（ストライプの方位は、〈１１０〉方向）を
形成する。またこのときのストライプの上面幅は約１．
５μｍとなっている。この状態を図１(b) に示す。

【００３７】次に、ＬＰＥ法を用いて上記メサストライ
プ５の側部にｐ型ＩｎＰ第１埋込層６，ｎ型ＩｎＰ第２
埋込層７，ｐ型ＩｎＰ第３埋込層８を、ウェハ全面にｎ
型ＩｎＰ第２上クラッド層９，ｎ型ＩｎＧａＡｓＰコン
タクト層２８を順次形成する。このとき、ｐ型ＩｎＰ第
３埋込層８の形成する前にメサストライプ側面上端部３
０を後述するメルトバック現象を用いて除去することに
より、ｎ型ＩｎＰ第２埋込層７と、ｎ型ＩｎＰ第１上ク
ラッド層４とを確実に分離する。この状態を図１(c) に
示す。

【００３８】その後、ウェハ裏面（ｐ型ＩｎＰ基板）に
ｐ側電極１００を形成し、ウェハ表面（ｎ型ＩｎＰコン
タクト層２８）上にｎ側電極２００を形成し、（１１
０）面がファブリペロー(Fabry Perot) 共振器の共振器
面となるようにへき開することによりレーザを作製す
る。図２にこの方法により作製したレーザ構造の断面図
を示す。

【００３９】以下、上記メルトバックによるｎ型ＩｎＰ
第２埋込層７と、ｎ型ＩｎＰ第１上クラッド層４との分
離について詳細に後述する。図３(a) は、ｐ型ＩｎＰ第
３埋込層８の形成前後の状態を示す図である。また、図
３(b) はｐ型ＩｎＰ第３埋込層８形成前のメサストライ
プ側面の上端部３０をメルトバックした状態を示す図、
図３(c) はメルトバック後にｐ型ＩｎＰ第３埋込層８を
形成した状態を示す図である。このようにしてｎ型Ｉｎ
Ｐ第２埋込層７と、ｎ型ＩｎＰ第１上クラッド層４とが
確実に分離される。

【００４０】次に、メルトバックの機構について説明す
る。一般に、凸部は、平坦部及び凹部に比べ表面積が大
きいため、ポテンシャルエネルギーが大きいことが知ら
れている。従って、結晶がその結晶を溶解し得る溶液と
接触した場合、凸部は平坦部や凹部に比べ容易に溶解す
る。すなわち、溶解現象が生じない程度の高濃度の溶質
を含む溶液（一般にこの状態の溶液を飽和溶液と呼ぶ）
と接触した場合、メルトバック現象は凸部のみで生じ
る。言い換えれば、溶液（本実施例１においては、Ｉｎ
Ｐを溶解したＩｎ溶液）の飽和度を適当に調整すること
により、凸部のみでメルトバックを生じさせることが可
能となる。このときメサストライプ側面上端部３０はメ
ルトバックによりその幅が減少し、約１μｍ程度にな
る。

【００４１】このように本実施例によれば、上述したメ
ルトバック現象を利用して、第３埋込層８を形成する前
にメサストライプ側面上端部３０を選択的に除去するよ
うにしたので、第２埋込層７の先端が上クラッド層４先
端から遠ざけられ、従来これらの層が接触してできた無
効電流経路２３０の発生を防止することができる。また
この方法では、不純物の拡散等を用いていないので、埋
込各層２０６，２０７，２０８のキャリア濃度には制限
は加わらない。従って、無効電流が少なく、高出力特性
等に優れたレーザを再現性良く作製することができる。

【００４２】ところで、上記メサストライプ側面上端部
３０の除去を一般的なウェットエッチングを用いて行う
方法も考えられるが、このような方法では、ＬＰＥ成長
過程にあるウェハを一旦外部に取り出す必要があること
から工程が複雑になる，ウェハ面が外気に晒されて汚れ
る等の問題が生じる。これに比べて本実施例のようにメ
ルトバック現象を利用してメサストライプ側面上端部３
０を加工する方法では、ＬＰＥ成長を利用して連続的に
処理を行うことができ、工程が簡単で、しかもウェハの
汚染等の問題も生じない。

【００４３】

【発明の効果】以上のように、この発明に係る半導体レ
ーザ装置の製造方法によれば、ダブルチャネル埋込ヘテ
ロ型半導体レーザ装置の製造方法において、メサストラ
イプ側面上端部を選択的に除去するようにしたので、活
性層側部の第２導電型の埋込層と活性層上部の第２導電
型半導体層との距離が遠ざけられ、製造工程を複雑化さ
せることなく、これら２つの層が接触してできる無効電
流経路を防止でき、その結果、無効電流が少ない良好な
特性を有する半導体レーザ装置を再現性よく得ることが
できる効果がある。

【００４４】また、上記メサストライプ側面上端部を選
択的に除去する工程をメルトバック法を用いて行うこと
により、上記メサストライプ側部に半導体埋込層を形成
する際の液相エピタキシャル成長の一過程として上記除
去処理を行うことができ、製造方法が簡単で、しかもウ
ェハの汚染等の問題もないという効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１による半導体レーザ装置の
製造方法を示す工程断面図である。

【図２】上記実施例を用いて形成された半導体レーザ装
置の構造を示す断面図である。

【図３】上記実施例による半導体レーザ装置の製造方法
に用いられるメルトバック処理を示す図である。

【図４】従来の半導体レーザ装置の製造方法によって製
造された半導体レーザ装置の構造を示す断面図である。

【図５】従来の半導体レーザ装置の製造工程を示す断面
図である。

【図６】従来の他の方法を用いた半導体レーザ装置の製
造工程を示す断面図である。

【図７】従来の半導体レーザ装置の無効電流経路を説明
するための装置断面図である。

【図８】従来の半導体レーザ装置の無効電流経路を説明
するための装置断面図である。

【図９】従来の半導体レーザ装置の製造方法におけるリ
ッジ形状の一例を示す模式図である。

【図１０】図９におけるリッジ形状を埋め込んで形成し
た半導体レーザ装置における無効電流経路を示す図であ
る。

【図１１】従来の半導体レーザ装置の構造を示す断面図
である。

【図１２】図１２に示した半導体レーザ装置の無効電流
経路を示す断面模式図である。

【図１３】上記第２の無効電流経路の発生を防止する対
策を施した従来の半導体レーザ装置の構造を示す断面図
である。

【符号の説明】

１ ｐ型ＩｎＰ基板 ２ ｐ型ＩｎＰバッファ層 ３ ＩｎＧａＡｓＰ活性層 ４ ｎ型ＩｎＰ第１上クラッド層 ６ ｐ型ＩｎＰ第１埋込層 ７ ｎ型ＩｎＰ第２埋込層 ８ ｎ型ＩｎＰ第３埋込層 ９ ｎ型ＩｎＰ第２上クラッド層 ２８ ｎ型ＩｎＧａＡｓＰコンタクト層 １００ ｐ側電極 ２００ ｎ側電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１導電型の基板上に順次結晶成長され
   た活性層，及び第２導電型の半導体層をメサストライプ
   状にエッチングする工程と、 該メサストライプ側部に第１導電型の第１半導体埋込
   層，第２導電型の第２半導体埋込層を順次形成する工程
   と、 その後、上記メサストライプの上端部側面部分，及びこ
   の近傍の上記第１導電型の第１半導体埋込層，及び第２
   導電型の第２半導体埋込層を除去する工程と、 上記メサストライプ側部に第１導電型の第３半導体埋込
   層を形成する工程と、 該第１導電型の第３半導体埋込層上，及び上記メサスト
   ライプの上端部上に第２導電型の第４半導体埋込層を形
   成する工程とを含むことを特徴とする半導体レーザ装置
   の製造方法。
2. 【請求項２】 請求項１記載の半導体レーザ装置の製造
   方法において、 上記メサストライプ側部に第１導電型の第１半導体埋込
   層，第２導電型の第２半導体埋込層を順次形成する工程
   は液相エピタキシャル成長法を用いて行われるものであ
   り、 上記メサストライプの上端部側面部分，及びこの近傍の
   上記第１導電型の第１半導体埋込層，及び第２導電型の
   第２半導体埋込層を除去する工程は、 上記第２導電型の半導体層を構成する元素を溶質として
   含み、かつその飽和度が高い溶液を用いてメルトバック
   するものであることを特徴とする半導体レーザ装置の製
   造方法。