JP2975762B2 - 半導体レーザ装置とその製造方法 - Google Patents
半導体レーザ装置とその製造方法Info
- Publication number
- JP2975762B2 JP2975762B2 JP4050679A JP5067992A JP2975762B2 JP 2975762 B2 JP2975762 B2 JP 2975762B2 JP 4050679 A JP4050679 A JP 4050679A JP 5067992 A JP5067992 A JP 5067992A JP 2975762 B2 JP2975762 B2 JP 2975762B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- blocking layer
- forming
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はダブルヘテロ構造を有す
るＧａ1-uＡｌuＡｓ系半導体レーザ装置とその製造方法
に関する。
るＧａ1-uＡｌuＡｓ系半導体レーザ装置とその製造方法
に関する。
【０００２】
【従来の技術】最近、半導体レーザ装置は光情報処理、
光通信、光計測用光源等として広く利用されており、活
発に研究開発が行われている。図７は従来の半導体レー
ザ装置の断面図であり、この図を用いてその製造方法を
説明する。
光通信、光計測用光源等として広く利用されており、活
発に研究開発が行われている。図７は従来の半導体レー
ザ装置の断面図であり、この図を用いてその製造方法を
説明する。
【０００３】最初に、ｎ型ＧａＡｓ基板３１上面にｎ型
ＧａＡｌＡｓクラッド層３２、ＧａＡｌＡｓ活性層３
３、ｐ型ＧａＡｌＡｓクラッド層３４、ｐ型ＧａＡｓ保
護層３５、ｎ型Ｇａ0.9Ａｌ0.1Ａｓ電流阻止層３６を有
機金属気相成長法（ＭＯＣＶＤ法）や分子線エピタキシ
ャル法（ＭＢＥ法）によって連続的に結晶成長させる。
ＧａＡｌＡｓクラッド層３２、ＧａＡｌＡｓ活性層３
３、ｐ型ＧａＡｌＡｓクラッド層３４、ｐ型ＧａＡｓ保
護層３５、ｎ型Ｇａ0.9Ａｌ0.1Ａｓ電流阻止層３６を有
機金属気相成長法（ＭＯＣＶＤ法）や分子線エピタキシ
ャル法（ＭＢＥ法）によって連続的に結晶成長させる。
【０００４】次に、前記電流阻止層３６に前記保護層３
５が露出するようにストライプ溝５０をエッチングによ
り形成する。
５が露出するようにストライプ溝５０をエッチングによ
り形成する。
【０００５】続いて、前記溝５０の下部にある保護層３
５をＧａＡｓメルトを用いたメルトバックにより除去し
た後、前記電流阻止層３６の上面及び前記溝５０内にｐ
型ＧａＡｌＡｓ電流注入層３７、該ｐ型電流注入層３７
上にｐ型ＧａＡｓコンタクト層３８を液相エピタキシャ
ル法（ＬＰＥ法）を用いて作成するその後、前記コンタ
クト層３８上面にｐ型電極３９を形成すると共に前記基
板３１の下面にｎ型電極４０を形成する。
５をＧａＡｓメルトを用いたメルトバックにより除去し
た後、前記電流阻止層３６の上面及び前記溝５０内にｐ
型ＧａＡｌＡｓ電流注入層３７、該ｐ型電流注入層３７
上にｐ型ＧａＡｓコンタクト層３８を液相エピタキシャ
ル法（ＬＰＥ法）を用いて作成するその後、前記コンタ
クト層３８上面にｐ型電極３９を形成すると共に前記基
板３１の下面にｎ型電極４０を形成する。
【０００６】
【発明が解決しようとする課題】ところで、上述の構造
の半導体レーザ装置では、電流阻止層３６にＧａＡｌＡ
ｓ層を用いているが、この電流阻止層３６では活性層３
３から放出される放出光の光吸収が十分でなく、横モー
ドの制御が制御が十分でないといった問題があった。
の半導体レーザ装置では、電流阻止層３６にＧａＡｌＡ
ｓ層を用いているが、この電流阻止層３６では活性層３
３から放出される放出光の光吸収が十分でなく、横モー
ドの制御が制御が十分でないといった問題があった。
【０００７】この問題を解決するためには、電流阻止層
としてＧａＡｓ層を用いればよい。しかし、このような
場合には前記メルトバックの工程で、前記ＧａＡｓ電流
阻止層もメルトバックされるので、溝５０の幅が拡がっ
て溝幅制御が困難であり、横モードの制御が十分でなか
った。
としてＧａＡｓ層を用いればよい。しかし、このような
場合には前記メルトバックの工程で、前記ＧａＡｓ電流
阻止層もメルトバックされるので、溝５０の幅が拡がっ
て溝幅制御が困難であり、横モードの制御が十分でなか
った。
【０００８】本発明は上述の問題点を鑑み成されたもの
であり、高精度な溝幅制御が可能なＧａＡｓ電流阻止層
をもつ半導体レーザ装置とその製造方法を提供すること
が目的である。
であり、高精度な溝幅制御が可能なＧａＡｓ電流阻止層
をもつ半導体レーザ装置とその製造方法を提供すること
が目的である。
【０００９】
【課題を解決するための手段】本発明の半導体レーザ装
置は、ＧａＡｓ基板上に、活性層と、第１、第２クラッ
ド層からなるダブルヘテロ構造部を備え、該第２クラッ
ド層上に電流通路部をもつ電流阻止層を有し、該電流阻
止層がＧａＡｓからなり、該電流阻止層の上面及び前記
電流通路部の側面にアンチメルトバック層（ＧａＡｌＡ
ｓ）が形成されていることを特徴とするまた、本発明の
半導体レーザ装置の製造方法は、ＧａＡｓ基板上に、第
１クラッド層、活性層、第２クラッド層、ＧａＡｓ電流
阻止層、第１アンチメルトバック層（ＧａＡｌＡｓ）、
及び第１保護層をこの順序に形成する工程と、前記第１
保護層上面にパターンニングマスクを形成する工程と、
前記パターンニングマスクを用いて前記電流阻止層の一
部が残存するように前記第１保護層、第１アンチメルト
バック層、及び電流阻止層をエッチングして凹部を形成
する工程と、前記パターンニングマスクを介した状態で
前記凹部内に第２アンチメルトバック層（ＧａＡｌＡ
ｓ）及び第２保護層をＭＯＣＶＤ法を用いて形成する工
程と、前記パターンニングマスクを介した状態でＲＩＢ
Ｅ法を用いて前記凹部の底部に電流阻止層を露出する工
程と、前記パターンニングマスクをエッチング除去する
工程と、メルトバックによって前記第１、第２保護層と
前記凹部下に残存する電流阻止層を除去した後、ＬＰＥ
法を用いて電流注入層を形成する工程と、を有すること
を特徴とする。
置は、ＧａＡｓ基板上に、活性層と、第１、第２クラッ
ド層からなるダブルヘテロ構造部を備え、該第２クラッ
ド層上に電流通路部をもつ電流阻止層を有し、該電流阻
止層がＧａＡｓからなり、該電流阻止層の上面及び前記
電流通路部の側面にアンチメルトバック層（ＧａＡｌＡ
ｓ）が形成されていることを特徴とするまた、本発明の
半導体レーザ装置の製造方法は、ＧａＡｓ基板上に、第
１クラッド層、活性層、第２クラッド層、ＧａＡｓ電流
阻止層、第１アンチメルトバック層（ＧａＡｌＡｓ）、
及び第１保護層をこの順序に形成する工程と、前記第１
保護層上面にパターンニングマスクを形成する工程と、
前記パターンニングマスクを用いて前記電流阻止層の一
部が残存するように前記第１保護層、第１アンチメルト
バック層、及び電流阻止層をエッチングして凹部を形成
する工程と、前記パターンニングマスクを介した状態で
前記凹部内に第２アンチメルトバック層（ＧａＡｌＡ
ｓ）及び第２保護層をＭＯＣＶＤ法を用いて形成する工
程と、前記パターンニングマスクを介した状態でＲＩＢ
Ｅ法を用いて前記凹部の底部に電流阻止層を露出する工
程と、前記パターンニングマスクをエッチング除去する
工程と、メルトバックによって前記第１、第２保護層と
前記凹部下に残存する電流阻止層を除去した後、ＬＰＥ
法を用いて電流注入層を形成する工程と、を有すること
を特徴とする。
【００１０】更に、本発明の半導体レーザ装置の他の製
造方法は、ＧａＡｓ基板上に、第１クラッド層、活性
層、第２クラッド層、及びＧａＡｓ電流阻止層をこの順
序に形成する工程と、前記ＧａＡｓ電流阻止層上面にパ
ターンニングマスクを形成する工程と、前記パターンニ
ングマスクを用いて前記電流阻止層の一部が残存するよ
うにエッチングして凹部を形成する工程と、前記パター
ンニングマスクをエッチング除去する工程と、前記凹部
内及び前記電流阻止層上面にアンチメルトバック層（Ｇ
ａＡｌＡｓ）及び保護層を形成する工程と、エッチング
により前記凹部の底部に電流阻止層を露出する工程と、
メルトバックによって前記保護層と前記凹部の底部に残
存する電流阻止層を除去した後、ＬＰＥ法を用いて電流
注入層を形成する工程と、を有することを特徴とする。
造方法は、ＧａＡｓ基板上に、第１クラッド層、活性
層、第２クラッド層、及びＧａＡｓ電流阻止層をこの順
序に形成する工程と、前記ＧａＡｓ電流阻止層上面にパ
ターンニングマスクを形成する工程と、前記パターンニ
ングマスクを用いて前記電流阻止層の一部が残存するよ
うにエッチングして凹部を形成する工程と、前記パター
ンニングマスクをエッチング除去する工程と、前記凹部
内及び前記電流阻止層上面にアンチメルトバック層（Ｇ
ａＡｌＡｓ）及び保護層を形成する工程と、エッチング
により前記凹部の底部に電流阻止層を露出する工程と、
メルトバックによって前記保護層と前記凹部の底部に残
存する電流阻止層を除去した後、ＬＰＥ法を用いて電流
注入層を形成する工程と、を有することを特徴とする。
【００１１】
【作用】本発明によると、電流阻止層はＧａＡｓで構成
されているので、該電流阻止層で光吸収が十分行われ
る。従って、光閉じ込めが良好に行われて、横モードの
制御が良くなる。
されているので、該電流阻止層で光吸収が十分行われ
る。従って、光閉じ込めが良好に行われて、横モードの
制御が良くなる。
【００１２】また、斯る半導体レーザ装置は、前記電流
阻止層の表面及び前記電流通路部の側面にアンチメルト
バック層（ＧａＡｌＡｓ）を形成しているので、メルト
バックの工程において電流通路部の幅が拡がるのを防止
できる。また、メルトバック工程において、電流阻止層
の電流通路部側端部の層厚が小さくなる惧れがないた
め、電流阻止と光吸収が該端部においても良好に行われ
る。
阻止層の表面及び前記電流通路部の側面にアンチメルト
バック層（ＧａＡｌＡｓ）を形成しているので、メルト
バックの工程において電流通路部の幅が拡がるのを防止
できる。また、メルトバック工程において、電流阻止層
の電流通路部側端部の層厚が小さくなる惧れがないた
め、電流阻止と光吸収が該端部においても良好に行われ
る。
【００１３】また、第２クラッド層が酸素に触れず、酸
化する惧れがないので、電流注入層が良好に形成でき
る。更に、ＭＢＥ法等を用いずに製造することが可能で
あるので、安価に量産できる。
化する惧れがないので、電流注入層が良好に形成でき
る。更に、ＭＢＥ法等を用いずに製造することが可能で
あるので、安価に量産できる。
【００１４】
【実施例】以下、本発明に係る一実施例の半導体レーザ
装置について図面を参照しつつ説明する。図１は本実施
例の半導体レーザ装置の断面図である。
装置について図面を参照しつつ説明する。図１は本実施
例の半導体レーザ装置の断面図である。
【００１５】図中、１は基板（ｎ型ＧａＡｓ）である。
この基板１の上面には層厚１μｍの第１クラッド層（ｎ
型Ｇａ0.6Ａｌ0.4Ａｓ）２、層厚０．０８μｍの活性層
（ノンドープ型Ｇａ0.9Ａｌ0.1Ａｓ）３、層厚０．３μ
ｍの第２クラッド層（ｐ型Ｇａ0.6Ａｌ0.4Ａｓ）４がこ
の順に積層されてなるダブルヘテロ構造部１００が形成
されている。
この基板１の上面には層厚１μｍの第１クラッド層（ｎ
型Ｇａ0.6Ａｌ0.4Ａｓ）２、層厚０．０８μｍの活性層
（ノンドープ型Ｇａ0.9Ａｌ0.1Ａｓ）３、層厚０．３μ
ｍの第２クラッド層（ｐ型Ｇａ0.6Ａｌ0.4Ａｓ）４がこ
の順に積層されてなるダブルヘテロ構造部１００が形成
されている。
【００１６】前記第２クラッド層４上には、層厚１μｍ
の電流阻止層（ｎ型ＧａＡｓ）５が形成されている。こ
の電流阻止層５には電流通路部となる凹部、例えば幅１
〜６μｍのストライプ溝６が前記第２クラッド層４が露
出するように形成されており、この部分を電流が流れ
る。そして、前記電流阻止層５の上面及び前記溝６の側
面には、アンチメルトバック層（ｐ型Ｇａ1-xＡｌxＡ
ｓ、０．２≦ｘ≦１、望ましくは０．３≦ｘ≦１）７、
７、・・が形成され、該アンチメルトバック層７、７、
・・上及び前記溝６内には該アンチメルトバック層上面
の層厚が０．５〜３μｍの電流注入層（ｐ型Ｇａ0.6Ａ
ｌ0.4Ａｓ）８が形成されている。この電流注入層８上
には層厚０．５μｍのコンタクト層（ｐ型ＧａＡｓ）９
が形成されている。
の電流阻止層（ｎ型ＧａＡｓ）５が形成されている。こ
の電流阻止層５には電流通路部となる凹部、例えば幅１
〜６μｍのストライプ溝６が前記第２クラッド層４が露
出するように形成されており、この部分を電流が流れ
る。そして、前記電流阻止層５の上面及び前記溝６の側
面には、アンチメルトバック層（ｐ型Ｇａ1-xＡｌxＡ
ｓ、０．２≦ｘ≦１、望ましくは０．３≦ｘ≦１）７、
７、・・が形成され、該アンチメルトバック層７、７、
・・上及び前記溝６内には該アンチメルトバック層上面
の層厚が０．５〜３μｍの電流注入層（ｐ型Ｇａ0.6Ａ
ｌ0.4Ａｓ）８が形成されている。この電流注入層８上
には層厚０．５μｍのコンタクト層（ｐ型ＧａＡｓ）９
が形成されている。
【００１７】そして、前記コンタクト層９上にはＡｕ／
Ｃｒからなるｐ型電極１０が形成されていると共に基板
１の下面にはＡｕ／Ｓｎからなるｎ型電極１１が形成さ
れている。
Ｃｒからなるｐ型電極１０が形成されていると共に基板
１の下面にはＡｕ／Ｓｎからなるｎ型電極１１が形成さ
れている。
【００１８】次に、斯る半導体レーザ装置の製造方法の
一例について説明する。図１と同じ部分には同じ符号を
付す。
一例について説明する。図１と同じ部分には同じ符号を
付す。
【００１９】まず、図２(ａ）に示すように、最初に、
ｎ型ＧａＡｓ基板１を準備した後、この基板１の上面に
有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキ
シャル法（ＭＢＥ法）又は液相エピタキシャル法（ＬＰ
Ｅ法）を用いて、ダブルヘテロ構造部１００を構成する
第１クラッド層２、活性層３、及び第２クラッド層４、
そして電流阻止層５、層厚０．１μｍの第１アンチメル
トバック層（ｐ型Ｇａ 1-xＡｌxＡｓ、０．２≦ｘ≦１、
望ましくは０．３≦ｘ≦１）７ａ、及び層厚０．１μｍ
の第１保護層（ｐ型ＧａＡｓ）２１ａをこの順序に連続
的に結晶成長する。尚、前記第１保護層２１ａは前記第
１アンチメルトバック層７ａが酸素に触れて酸化され、
この表面に結晶成長が行えなくなるのを防止するための
ものである（第１工程）。
ｎ型ＧａＡｓ基板１を準備した後、この基板１の上面に
有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキ
シャル法（ＭＢＥ法）又は液相エピタキシャル法（ＬＰ
Ｅ法）を用いて、ダブルヘテロ構造部１００を構成する
第１クラッド層２、活性層３、及び第２クラッド層４、
そして電流阻止層５、層厚０．１μｍの第１アンチメル
トバック層（ｐ型Ｇａ 1-xＡｌxＡｓ、０．２≦ｘ≦１、
望ましくは０．３≦ｘ≦１）７ａ、及び層厚０．１μｍ
の第１保護層（ｐ型ＧａＡｓ）２１ａをこの順序に連続
的に結晶成長する。尚、前記第１保護層２１ａは前記第
１アンチメルトバック層７ａが酸素に触れて酸化され、
この表面に結晶成長が行えなくなるのを防止するための
ものである（第１工程）。
【００２０】次に、図２（ｂ）に示すように、前記第１
保護層２１ａ上にＳｉＯ2またはＳｉ3Ｎ4からなるマス
ク膜を蒸着法や化学気相成長法（ＣＶＤ法）により成膜
し、該マスク膜をフォトリソグラフィ技術等を用いてス
トライプ溝に対応する部分をフッ酸系エッチング液を用
いてパターンニング除去し、パターンニングマスク２２
を形成する。この時、マスク膜をパターンニング除去す
る幅は１〜６μｍである。その後、前記パターンニング
マスク２２を介した状態で例えば硫酸系エッチング液に
より、第１保護層２１ａ、第１アンチメルトバック層７
ａ、更に電流阻止層５の一部を除去して、電流阻止層５
が０．２μｍ残存した状態のストライプ溝（凹部）６ａ
を作成する（第２工程）。
保護層２１ａ上にＳｉＯ2またはＳｉ3Ｎ4からなるマス
ク膜を蒸着法や化学気相成長法（ＣＶＤ法）により成膜
し、該マスク膜をフォトリソグラフィ技術等を用いてス
トライプ溝に対応する部分をフッ酸系エッチング液を用
いてパターンニング除去し、パターンニングマスク２２
を形成する。この時、マスク膜をパターンニング除去す
る幅は１〜６μｍである。その後、前記パターンニング
マスク２２を介した状態で例えば硫酸系エッチング液に
より、第１保護層２１ａ、第１アンチメルトバック層７
ａ、更に電流阻止層５の一部を除去して、電流阻止層５
が０．２μｍ残存した状態のストライプ溝（凹部）６ａ
を作成する（第２工程）。
【００２１】続いて、図３（ａ）に示すように、前記パ
ターンニングマスク２２を介して、ＭＯＣＶＤ法により
前記ストライプ溝６ａ内に層厚０．１μｍの第２アンチ
メルトバック層（ｐ型Ｇａ1-xＡｌxＡｓ、０．２≦ｘ≦
１、望ましくは０．３≦ｘ≦１）７ｂ及び層厚０．１μ
ｍの第２保護層（ｐ型ＧａＡｓ）２１ｂを連続して成長
する。この時、パターンニングマスク２２には結晶成長
が起こらない。尚、この第２保護層２１ｂは前記第１保
護層２１ａと同様の働きをする（第３工程）。
ターンニングマスク２２を介して、ＭＯＣＶＤ法により
前記ストライプ溝６ａ内に層厚０．１μｍの第２アンチ
メルトバック層（ｐ型Ｇａ1-xＡｌxＡｓ、０．２≦ｘ≦
１、望ましくは０．３≦ｘ≦１）７ｂ及び層厚０．１μ
ｍの第２保護層（ｐ型ＧａＡｓ）２１ｂを連続して成長
する。この時、パターンニングマスク２２には結晶成長
が起こらない。尚、この第２保護層２１ｂは前記第１保
護層２１ａと同様の働きをする（第３工程）。
【００２２】その後、図３（ｂ）に示すように、前記パ
ターンニングマスク２２を用いて、前記ストライプ溝６
ａの底部に残存する電流阻止層５の厚みｄが０．１μｍ
になるように第２保護層２１ｂ、第２アンチメルトバッ
ク層７ｂ、及び電流阻止層５をＣｌ2ガスを用いた反応
性イオンビームエッチング法（ＲＩＢＥ法）により除去
する。ここで、前記ＲＩＢＥ法によるイオンビームは前
記パターンニングマスク２２に垂直に照射するので、垂
直方向にのみエッチングされる（第４工程）。
ターンニングマスク２２を用いて、前記ストライプ溝６
ａの底部に残存する電流阻止層５の厚みｄが０．１μｍ
になるように第２保護層２１ｂ、第２アンチメルトバッ
ク層７ｂ、及び電流阻止層５をＣｌ2ガスを用いた反応
性イオンビームエッチング法（ＲＩＢＥ法）により除去
する。ここで、前記ＲＩＢＥ法によるイオンビームは前
記パターンニングマスク２２に垂直に照射するので、垂
直方向にのみエッチングされる（第４工程）。
【００２３】次に、完成図である図１に示すように、前
記パターンニングマスク２２を例えばバッファードフッ
酸液によりエッチング除去する。その後、前記ストライ
プ溝６ａの底部に残存する電流阻止層５及び前記第１、
第２保護層２１ａ、２１ｂをＧａＡｓメルトを用いたメ
ルトバックにより除去して第２クラッド層４が露出して
なるストライプ溝６を形成した後、該ストライプ溝６内
及び第１、第２アンチメルトバック層７ａ、７ｂからな
るアンチメルトバック層７、７、・・上に電流注入層
８、該電流注入層８上にコンタクト層９をＬＰＥ法によ
り作成する。ここで、メルトバックにより露出した第２
クラッド層４は酸素に触れることなく、ＬＰＥ法により
その表面に結晶成長が行われる。その後、前記コンタク
ト層９上面、及び前記基板１の下面にそれぞれｐ型電極
１０、ｎ型電極１１を蒸着法等によって形成する（第５
工程）。
記パターンニングマスク２２を例えばバッファードフッ
酸液によりエッチング除去する。その後、前記ストライ
プ溝６ａの底部に残存する電流阻止層５及び前記第１、
第２保護層２１ａ、２１ｂをＧａＡｓメルトを用いたメ
ルトバックにより除去して第２クラッド層４が露出して
なるストライプ溝６を形成した後、該ストライプ溝６内
及び第１、第２アンチメルトバック層７ａ、７ｂからな
るアンチメルトバック層７、７、・・上に電流注入層
８、該電流注入層８上にコンタクト層９をＬＰＥ法によ
り作成する。ここで、メルトバックにより露出した第２
クラッド層４は酸素に触れることなく、ＬＰＥ法により
その表面に結晶成長が行われる。その後、前記コンタク
ト層９上面、及び前記基板１の下面にそれぞれｐ型電極
１０、ｎ型電極１１を蒸着法等によって形成する（第５
工程）。
【００２４】斯る半導体レーザ装置は、電流阻止層がＧ
ａＡｓで構成されているので、該電流阻止層で光吸収が
十分行われる。従って、光閉じ込めが良好に行われて、
横モードの制御が良くなる。また、前記電流阻止層５の
表面及び前記ストライプ溝６の側面にＧａＡｓメルトに
よってメルトバックされる惧れがないアンチメルトバッ
ク層（Ｇａ1-xＡｌxＡｓ、０．２≦ｘ≦１）を形成して
おり、そしてメルトバックする電流阻止層の層厚ｄを小
さくできるので、電流通路部であるストライプ溝６の幅
が拡がるのを防止できる。従って、横モードの制御が十
分に行える。
ａＡｓで構成されているので、該電流阻止層で光吸収が
十分行われる。従って、光閉じ込めが良好に行われて、
横モードの制御が良くなる。また、前記電流阻止層５の
表面及び前記ストライプ溝６の側面にＧａＡｓメルトに
よってメルトバックされる惧れがないアンチメルトバッ
ク層（Ｇａ1-xＡｌxＡｓ、０．２≦ｘ≦１）を形成して
おり、そしてメルトバックする電流阻止層の層厚ｄを小
さくできるので、電流通路部であるストライプ溝６の幅
が拡がるのを防止できる。従って、横モードの制御が十
分に行える。
【００２５】また、斯る半導体レーザ装置の製造方法で
は、第２クラッド層４が酸素に触れず、酸化する惧れが
ないので、電流注入層８が良好に形成できる。また、Ｍ
ＢＥ法を用いずとも製作できるので、安価に作成でき
る。
は、第２クラッド層４が酸素に触れず、酸化する惧れが
ないので、電流注入層８が良好に形成できる。また、Ｍ
ＢＥ法を用いずとも製作できるので、安価に作成でき
る。
【００２６】以下、本発明に係る第２実施例の面発光型
半導体レーザ装置について図面を参照しつつ説明する。
図４は本実施例の半導体レーザ装置の断面図である。
尚、第１実施例と同一部分には同一符号を付してその説
明は割愛する。
半導体レーザ装置について図面を参照しつつ説明する。
図４は本実施例の半導体レーザ装置の断面図である。
尚、第１実施例と同一部分には同一符号を付してその説
明は割愛する。
【００２７】図中、１は基板（ｎ型ＧａＡｓ）である。
この基板１の上面には第１クラッド層２、活性層３、第
２クラッド層４がこの順に積層されてなるダブルヘテロ
構造部１００が形成されている。
この基板１の上面には第１クラッド層２、活性層３、第
２クラッド層４がこの順に積層されてなるダブルヘテロ
構造部１００が形成されている。
【００２８】前記第２クラッド層４上には、電流阻止層
５が形成されている。この電流阻止層５には電流通路部
となる凹部、例えば溝幅１〜６μｍのストライプ状の溝
６が第２クラッド層４が露出するように形成されてい
る。そして、前記電流阻止層５の上面及び前記溝６の側
面には、アンチメルトバック層（Ｇａ1-xＡｌxＡｓ、
０．２≦ｘ≦１、望ましくは０．３≦ｘ≦１）７、７が
形成されている。前記アンチメルトバック層７、７上面
及び前記溝６の内には電流注入層８が形成され、該電流
阻止層８上にはコンタクト層９が形成されている。
５が形成されている。この電流阻止層５には電流通路部
となる凹部、例えば溝幅１〜６μｍのストライプ状の溝
６が第２クラッド層４が露出するように形成されてい
る。そして、前記電流阻止層５の上面及び前記溝６の側
面には、アンチメルトバック層（Ｇａ1-xＡｌxＡｓ、
０．２≦ｘ≦１、望ましくは０．３≦ｘ≦１）７、７が
形成されている。前記アンチメルトバック層７、７上面
及び前記溝６の内には電流注入層８が形成され、該電流
阻止層８上にはコンタクト層９が形成されている。
【００２９】そして、前記コンタクト層９上にはｐ型電
極１０が形成されていると共に基板１の下面にはｎ型電
極１１が形成されている。
極１０が形成されていると共に基板１の下面にはｎ型電
極１１が形成されている。
【００３０】次に、斯る半導体レーザ装置の製造方法の
一例について説明する。図４と同じ部分には同じ符号を
付す。
一例について説明する。図４と同じ部分には同じ符号を
付す。
【００３１】まず、図５(ａ）に示すように、最初に、
ｎ型ＧａＡｓ基板１を準備した後、この基板１の上面に
ＭＯＣＶＤ法 、ＭＢＥ法又はＬＰＥ法を用いて、ダブ
ルヘテロ構造１００を構成する第１クラッド層２、活性
層３、及び第２クラッド層４、そして電流阻止層５をこ
の順序に連続的に結晶成長する。
ｎ型ＧａＡｓ基板１を準備した後、この基板１の上面に
ＭＯＣＶＤ法 、ＭＢＥ法又はＬＰＥ法を用いて、ダブ
ルヘテロ構造１００を構成する第１クラッド層２、活性
層３、及び第２クラッド層４、そして電流阻止層５をこ
の順序に連続的に結晶成長する。
【００３２】次に、図５（ｂ）に示すように、前記電流
阻止層５上にレジスト膜を形成し、該レジスク膜をフォ
トリソグラフィ技術等を用いてストライプ溝に対応する
部分をパターンニング除去したパターンニングマスク２
４を形成する。この時、マスク膜をパターンニング除去
する幅は１〜６μｍである。その後、前記パターンニン
グマスク２４を介して、例えば硫酸系エッチング液を用
いて、電流阻止層５の一部をエッチング除去して、電流
阻止層５が０．２μｍ残存した状態のストライプ溝（凹
部）６ｂを作成する。
阻止層５上にレジスト膜を形成し、該レジスク膜をフォ
トリソグラフィ技術等を用いてストライプ溝に対応する
部分をパターンニング除去したパターンニングマスク２
４を形成する。この時、マスク膜をパターンニング除去
する幅は１〜６μｍである。その後、前記パターンニン
グマスク２４を介して、例えば硫酸系エッチング液を用
いて、電流阻止層５の一部をエッチング除去して、電流
阻止層５が０．２μｍ残存した状態のストライプ溝（凹
部）６ｂを作成する。
【００３３】続いて、図６（ａ）に示すように、前記パ
ターンニングマスク２４を除去した後、ＭＯＣＶＤ法又
はＭＢＥ法、望ましくはＭＯＣＶＤ法により前記ストラ
イプ溝６ｂ内及び電流阻止層５上面に層厚０．１μｍの
アンチメルトバック層（ｐ型Ｇａ1-xＡｌxＡｓ、０．２
≦ｘ≦１、望ましくは０．３≦ｘ≦１）７及び層厚０．
１μｍの保護層（ｐ型ＧａＡｓ）２１を連続して成長す
る。尚、保護層２１は前記第１実施例の第１、第２保護
層２１ａ、２１ｂと同じ働きをするものである。
ターンニングマスク２４を除去した後、ＭＯＣＶＤ法又
はＭＢＥ法、望ましくはＭＯＣＶＤ法により前記ストラ
イプ溝６ｂ内及び電流阻止層５上面に層厚０．１μｍの
アンチメルトバック層（ｐ型Ｇａ1-xＡｌxＡｓ、０．２
≦ｘ≦１、望ましくは０．３≦ｘ≦１）７及び層厚０．
１μｍの保護層（ｐ型ＧａＡｓ）２１を連続して成長す
る。尚、保護層２１は前記第１実施例の第１、第２保護
層２１ａ、２１ｂと同じ働きをするものである。
【００３４】その後、図６（ｂ）に示すように、前記ス
トライプ溝６ｂの底部を除いてレジストパターン膜２５
を形成した後、このレジストパターン膜２５をマスクと
して前記ストライプ溝６ｂの底部に残存する電流阻止層
５の厚みｄが０．１μｍ程度になるように保護層２１、
アンチメルトバック層７、及び電流阻止層５をＣｌ2ガ
スを用いた反応性イオンビームエッチング法（ＲＩＢＥ
法）または例えば硫酸系エッチング液を用いて除去す
る。
トライプ溝６ｂの底部を除いてレジストパターン膜２５
を形成した後、このレジストパターン膜２５をマスクと
して前記ストライプ溝６ｂの底部に残存する電流阻止層
５の厚みｄが０．１μｍ程度になるように保護層２１、
アンチメルトバック層７、及び電流阻止層５をＣｌ2ガ
スを用いた反応性イオンビームエッチング法（ＲＩＢＥ
法）または例えば硫酸系エッチング液を用いて除去す
る。
【００３５】その後、完成図である図４に示すように、
前記レジストパターン膜２５を除去した後、第１実施例
の第５工程と同様にＧａＡｓメルトを用いて前記ストラ
イプ溝６ｂの底部に残存する電流阻止層５及び保護層２
１を除去して第２クラッド層４が露出してなるストライ
プ溝６を形成した後、該ストライプ溝６内及びアンチメ
ルトバック層７、７上に電流注入層８、コンタクト層９
をＬＰＥ法により作成する。その後、前記コンタクト層
９上、及び前記基板１の下面にそれぞれｐ型電極１０、
ｎ型電極１１を形成する。
前記レジストパターン膜２５を除去した後、第１実施例
の第５工程と同様にＧａＡｓメルトを用いて前記ストラ
イプ溝６ｂの底部に残存する電流阻止層５及び保護層２
１を除去して第２クラッド層４が露出してなるストライ
プ溝６を形成した後、該ストライプ溝６内及びアンチメ
ルトバック層７、７上に電流注入層８、コンタクト層９
をＬＰＥ法により作成する。その後、前記コンタクト層
９上、及び前記基板１の下面にそれぞれｐ型電極１０、
ｎ型電極１１を形成する。
【００３６】斯る半導体レーザ装置及びその製造方法も
第１実施例と同様の効果が得られる。
第１実施例と同様の効果が得られる。
【００３７】尚、上記第１、第２実施例では、ｎ型Ｇａ
Ａｓ基板を用いたが、ｐ型ＧａＡｓ基板を用いてもよ
い。但し、この場合、第１、第２クラッド層等を逆の導
電型にする必要がある。また、活性層にＧａＡｌＡｓに
代えてＧａＡｓを用いてもよい。更に、アンチメルトバ
ック層、保護層の導電型はｐ型以外のノンドープ型、ｎ
型でもよい。
Ａｓ基板を用いたが、ｐ型ＧａＡｓ基板を用いてもよ
い。但し、この場合、第１、第２クラッド層等を逆の導
電型にする必要がある。また、活性層にＧａＡｌＡｓに
代えてＧａＡｓを用いてもよい。更に、アンチメルトバ
ック層、保護層の導電型はｐ型以外のノンドープ型、ｎ
型でもよい。
【００３８】更に、本発明は基板上に半導体層をエピタ
キシャル成長させ、この基板面に対して垂直な方向から
レーザ光を取り出すＧａ1-uＡｌuＡｓ系面発型光半導体
レーザ装置にも利用できる。
キシャル成長させ、この基板面に対して垂直な方向から
レーザ光を取り出すＧａ1-uＡｌuＡｓ系面発型光半導体
レーザ装置にも利用できる。
【００３９】
【発明の効果】本発明の半導体レーザ装置は、電流阻止
層がＧａＡｓで構成されているので、該電流阻止層で光
吸収が十分行われる。従って、光閉じ込めが良好に行わ
れて、横モードの制御が良くなる。また、前記電流阻止
層の表面及び前記電流通路部の側面にアンチメルトバッ
ク層（ＧａＡｌＡｓ）を形成しているので、メルトバッ
ク工程において電流通路部の幅が拡がるのを防止でき
る。従って、横モードの制御が十分に行える。
層がＧａＡｓで構成されているので、該電流阻止層で光
吸収が十分行われる。従って、光閉じ込めが良好に行わ
れて、横モードの制御が良くなる。また、前記電流阻止
層の表面及び前記電流通路部の側面にアンチメルトバッ
ク層（ＧａＡｌＡｓ）を形成しているので、メルトバッ
ク工程において電流通路部の幅が拡がるのを防止でき
る。従って、横モードの制御が十分に行える。
【００４０】また、斯る半導体レーザ装置の製造方法で
は、第２クラッド層が酸素に触れず、酸化する惧れがな
いので、電流注入層が良好に形成できる。
は、第２クラッド層が酸素に触れず、酸化する惧れがな
いので、電流注入層が良好に形成できる。
【００４１】また、ＭＢＥ法を用いることなく製造でき
るので、安価に量産できる。
るので、安価に量産できる。
【図１】本発明に係る一実施例の半導体レーザ装置の断
面図である。
面図である。
【図２】上記半導体レーザ装置の製造工程を示す工程図
である。
である。
【図３】上記半導体レーザ装置の図２に続く製造工程を
示す工程図である。
示す工程図である。
【図４】本発明に係る他の実施例の半導体レーザ装置の
断面図である。
断面図である。
【図５】上記他の実施例の半導体レーザ装置の製造工程
を示す工程図である。
を示す工程図である。
【図６】上記他の実施例の半導体レーザ装置の図５に続
く製造工程を示す工程図である。
く製造工程を示す工程図である。
【図７】従来例の半導体レーザ装置の断面図である。
１ ＧａＡｓ基板 ２ 第１クラッド層 ３ 活性層 ４ 第２クラッド層 ５ 電流阻止層 ６ ストライプ溝（電流通路部） ６ａ 凹部 ６ｂ 凹部 ７ アンチメルトバック層 ７ａ 第１アンチメルトバック層 ７ｂ 第２アンチメルトバック層 ２１ 保護層 ２１ａ 第１保護層 ２１ｂ 第２保護層 ８ 電流注入層 １００ ダブルヘテロ構造部
フロントページの続き (72)発明者 三宅 輝明 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭60−3178（ＪＰ，Ａ) 特開 平３−296290（ＪＰ，Ａ) 特開 平２−202085（ＪＰ，Ａ) 特開 昭59−200483（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 ＧａＡｓ基板上に、活性層と、第１、第
２クラッド層からなるダブルヘテロ構造部を備え、該第
２クラッド層上に電流通路部をもつ電流阻止層を有する
半導体レーザ装置において、該電流阻止層がＧａＡｓか
らなり、該電流阻止層の上面及び前記電流通路部の側面
にアンチメルトバック層（ＧａＡｌＡｓ）が形成されて
いることを特徴とする半導体レーザ装置。 - 【請求項２】 ＧａＡｓ基板上に、第１クラッド層、活
性層、第２クラッド層、ＧａＡｓ電流阻止層、第１アン
チメルトバック層（ＧａＡｌＡｓ）、及び第１保護層を
この順序に形成する工程と、前記第１保護層上面にパタ
ーンニングマスクを形成する工程と、前記パターンニン
グマスクを用いて前記電流阻止層の一部が残存するよう
に前記第１保護層、第１アンチメルトバック層、及び電
流阻止層をエッチングして凹部を形成する工程と、前記
パターンニングマスクを介した状態で前記凹部内に第２
アンチメルトバック層（ＧａＡｌＡｓ）及び第２保護層
をＭＯＣＶＤ法を用いて形成する工程と、前記パターン
ニングマスクを介した状態でＲＩＢＥ法を用いて前記凹
部の底部に電流阻止層を露出する工程と、前記パターン
ニングマスクをエッチング除去する工程と、メルトバッ
クによって前記第１、第２保護層と前記凹部下に残存す
る電流阻止層を除去した後、ＬＰＥ法を用いて電流注入
層を形成する工程と、を有することを特徴とする半導体
レーザ装置の製造方法。 - 【請求項３】 ＧａＡｓ基板上に、第１クラッド層、活
性層、第２クラッド層、及びＧａＡｓ電流阻止層をこの
順序に形成する工程と、前記ＧａＡｓ電流阻止層上面に
パターンニングマスクを形成する工程と、前記パターン
ニングマスクを用いて前記電流阻止層の一部が残存する
ようにエッチングして凹部を形成する工程と、前記パタ
ーンニングマスクをエッチング除去する工程と、前記凹
部内及び前記電流阻止層上面にアンチメルトバック層
（ＧａＡｌＡｓ）及び保護層を形成する工程と、エッチ
ングにより前記凹部の底部に電流阻止層を露出する工程
と、メルトバックによって前記保護層と前記凹部の底部
に残存する電流阻止層を除去した後、ＬＰＥ法を用いて
電流注入層を形成する工程と、を有することを特徴とす
る半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050679A JP2975762B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体レーザ装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050679A JP2975762B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体レーザ装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259564A JPH05259564A (ja) | 1993-10-08 |
| JP2975762B2 true JP2975762B2 (ja) | 1999-11-10 |
Family
ID=12865623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4050679A Expired - Fee Related JP2975762B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体レーザ装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2975762B2 (ja) |
-
1992
- 1992-03-09 JP JP4050679A patent/JP2975762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259564A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5658823A (en) | Semiconductor laser diode and manufacturing method therefor | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JP3510305B2 (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| JPS63124486A (ja) | 半導体レ−ザの製造方法 | |
| JP2975762B2 (ja) | 半導体レーザ装置とその製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JP2002118327A (ja) | 化合物半導体装置の製造方法 | |
| JPH0552676B2 (ja) | ||
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| US5490159A (en) | Visible light semiconductor laser | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP3208860B2 (ja) | 半導体レーザ装置 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH037153B2 (ja) | ||
| JPS6021586A (ja) | 化合物半導体装置 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0671122B2 (ja) | 半導体レーザ素子 | |
| JP3307600B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4024319B2 (ja) | 半導体発光装置 | |
| JPS6062177A (ja) | 半導体レ−ザ | |
| JP2001352130A (ja) | 半導体レーザーおよびその作製方法 | |
| JP3075824B2 (ja) | 面発光型半導体レーザ装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |