JP3510305B2 - 半導体レーザの製造方法，及び半導体レーザ - Google Patents

半導体レーザの製造方法，及び半導体レーザ

Info

Publication number
JP3510305B2
JP3510305B2 JP02295894A JP2295894A JP3510305B2 JP 3510305 B2 JP3510305 B2 JP 3510305B2 JP 02295894 A JP02295894 A JP 02295894A JP 2295894 A JP2295894 A JP 2295894A JP 3510305 B2 JP3510305 B2 JP 3510305B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
stripe
laser
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02295894A
Other languages
English (en)
Other versions
JPH07235722A (ja
Inventor
弘隆 杵築
昇市 唐木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP02295894A priority Critical patent/JP3510305B2/ja
Priority to GB9503445A priority patent/GB2287124B/en
Priority to DE19505949A priority patent/DE19505949A1/de
Priority to US08/392,268 priority patent/US5541950A/en
Publication of JPH07235722A publication Critical patent/JPH07235722A/ja
Application granted granted Critical
Publication of JP3510305B2 publication Critical patent/JP3510305B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/164—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
    • H01S5/106—Comprising an active region having a varying composition or cross-section in a specific direction varying thickness along the optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/168—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体レーザの製造方
法，及び半導体レーザに関し、特に、活性領域のストラ
イプ幅の狭い半導体レーザを、容易に、再現性よく作製
できる半導体レーザの製造方法、及び、このような製造
方法によって作製される半導体レーザに関するものであ
る。
【０００２】
【従来の技術】近年、光ディスク装置の高速化への対
応、あるいは計算機接続用などを目的として、半導体レ
ーザダイオードアレイの開発が活発化している。半導体
レーザダイオードアレイには、各要素レーザの特性が均
一であること、信頼性に優れていることとともに、製造
が容易であり、高歩留まりで製造できることなどが要求
される。しかし、これまでに開発されてきたレーザアレ
イは単にディスクリートのレーザダイオードと同一構造
を用い、並列に並べて構成したものが主流であったた
め、上記課題の解決には至っていない。
【０００３】図２４は従来の代表的な光ディスク用半導
体レーザを示す斜視図であり、図において２０１はｎ型
ＧａＡｓ基板、２０２はｎ型ＡｌＧａＡｓ第１クラッド
層、２０３は活性層、２０４はｐ型ＡｌＧａＡｓ第２ク
ラッド層、２０５はｎ型ＡｌＧａＡｓ電流ブロック層、
２０６はｐ型ＧａＡｓ第１キャップ層、２０９はｐ型Ｇ
ａＡｓ第２キャップ層、２１１はｐ型ＧａＡｓコンタク
ト層、２１５ａはｎ側オーミック電極、２１５ｂはｐ側
オーミック電極である。
【０００４】図２５は図２４に示す半導体レーザの製造
方法を示す断面工程図であり、図において図２４と同一
符号は同一又は相当部分であり、２０７はＳｉＮマスク
である。以下、図２４に示す半導体レーザの製造工程を
図２５に沿って説明する。
【０００５】まず、一回目の結晶成長によって、ｎ型Ｇ
ａＡｓ基板２０１上にｎ型ＡｌＧａＡｓ第１クラッド層
２０２、活性層２０３、ｐ型ＡｌＧａＡｓ第２クラッド
層２０４、ｐ型ＧａＡｓ第１キャップ層２０６をＭＯＣ
ＶＤの手法を用いて順次積層する。その後プラズマＣＶ
Ｄの手法を用いてｐ型ＧａＡｓ第１キャップ層２０６上
にＳｉＮ膜を形成し、このＳｉＮ膜を、通常の写真製版
及びエッチングの技術を用いて、図２５(a) に示すよう
に、ストライプ状（２０７）にパターニングする。
【０００６】次に、ウエットエッチングの手法を用い
て、上記ＳｉＮ膜２０７をエッチングマスクとしてリッ
ジエッチングを行ない、図２５(b) に示すように、逆メ
サ状のリッジを形成する。
【０００７】再びＭＯＣＶＤ装置にウエハをセットし、
２回目の結晶成長によって、図２５(c) に示すように、
リッジの両サイドにｎ型ＡｌＧａＡｓ電流ブロック層２
０５，及びｐ型ＧａＡｓ第２キャップ層２０９を選択成
長し、リッジを埋め込む。
【０００８】次に、図２５(d) に示すようにＳｉＮマス
ク２０７を除去した後、３回目の結晶成長によって、ウ
エハ全面に、図２５(e) に示すように、ｐ型ＧａＡｓコ
ンタクト層２１１を結晶成長する。
【０００９】この後、基板２０１裏面にｎ側オーミック
電極２１５ａを、コンタクト層２１１上にｐ側オーミッ
ク電極２１５ｂを形成する工程，へき開による端面形成
を含むチップ分離工程等を経て、図２４に示す半導体レ
ーザが完成する。
【００１０】このような製造方法により作製される従来
の半導体レーザの他の具体例としては、例えば、SPIE V
ol.1634 Laser Diode Technology and Applications IV
(1992), p.p.323〜328 に開示された、高出力ＴＱＷ(T
riple Quantum Well) ＡｌＧａＡｓレーザ等がある。
【００１１】また、図２６は例えばジャパニーズジャー
ナルオブアプライドフィジックス，１９９１年，３０
巻，Ｌ９０４〜Ｌ９０６ページ（Japanese Journal of
Applied Physics, Vol.30, (1991) ，pp.L904-L906) に
開示された、従来の端面窓構造レーザの一例を示す斜視
図である。図において、２３１はｐ−ＧａＡｓ基板、２
３２はｎ−ＧａＡｓ電流ブロック層、２３３はｐ−Ａｌ
0.33Ｇａ0.67Ａｓクラッド層、２４４はｐ−Ａｌ0.08Ｇ
ａ0.92Ａｓ活性層、２３５はｎ−Ａｌ0.33Ｇａ0.67Ａｓ
クラッド層、２３６はｎ−ＧａＡｓコンタクト層であ
る。また２３７は劈開により形成された（１１０）端
面、２３８は劈開端面２３７に形成されたアンドープＡ
ｌ0.4 Ｇａ0.6 Ａｓ窓層である。
【００１２】次に上記従来のレーザに採用されている窓
構造について説明する。ＡｌＧａＡｓ系の高出力レーザ
においては、レーザの発振端面において多くの表面準位
が形成されている。この表面準位の影響により端面近傍
はレーザ中央部と比較して、等価的にバンドギャップの
減少が生じている。従ってレーザ光の波長に対しては端
面近傍領域は光の吸収領域となり、光出力増加に伴って
上記吸収領域での局所的発熱が大きくなる。バンドギャ
ップは温度の上昇に伴って縮小するため、レーザ光の吸
収はさらに増大し、温度上昇を引き起こすという正帰還
がかかり、ついには溶融破壊にいたる。この現象を光学
損傷（ＣＯＤ）といいＡｌＧａＡｓ系の高出力レーザに
おいて深刻な問題となっている。窓構造は、レーザ発振
端面近傍領域にレーザの発振波長よりもバンドギャップ
の大きい領域を設けることで、端面近傍での光吸収を減
少させ、上記光学損傷を防止するという目的で設けられ
ている。
【００１３】図２６のレーザにおいては、窓構造を形成
するにあって以下に示す工程を施している。まず通常の
ウェットエッチングとＬＰＥ成長を組み合わせてレーザ
構造を作製する。即ち、ｐ−ＧａＡｓ基板２３１上にｎ
−ＧａＡｓ電流ブロック層２３２を結晶成長した後、素
子中央部に電流ブロック層２３２を貫通し基板２３１に
達するストライプ状のＶ溝を形成する。この後、ウエハ
上にｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド層２３３、ｐ−
Ａｌ0.08Ｇａ0.92Ａｓ活性層２４４、ｎ−Ａｌ0.33Ｇａ
0.67Ａｓクラッド層２３５、及びｎ−ＧａＡｓコンタク
ト層２３６を順次結晶成長する。次にウェハを所望の厚
みまで研磨した後、共振器長に相当する幅のバー状に劈
開する。典型的な高出力レーザでは共振器長は３００〜
６００μｍである。次に劈開したウェハの共振器端面に
相当する部分に発振レーザ光のエネルギーバンドギャッ
プの大きい材料をＭＯＣＶＤ法により成長する。
【００１４】本従来例の場合、レーザ発振波長は８３０
ｎｍであり、エネルギーに換算して約１．４９ｅＶであ
るので、窓層として約１．９３ｅＶのバンドギャップを
有するアンドープＡｌ0.4 Ｇａ0.6 Ａｓ層２３８を用い
ている。次に電極形成を行い最後に窓層端面のコーティ
ングを行った後、チップ分離を行いレーザチップとして
完成する。上記ジャパニーズジャーナルオブアプライド
フィジックス，１９９１年，３０巻，Ｌ９０４〜Ｌ９０
６ページには窓構造を採用することにより光学損傷が抑
制され高出力化と長寿命化を図ることができたと報告さ
れている。
【００１５】図２７はSPIE Vol.1418 Laser Diode Tech
nology and Applications III(1991), p.p.363〜371 に
開示された、従来の端面非注入型レーザアレイの一例を
示す図であり、図において、３１１はｐ型ＧａＡｓ基
板、３１２はｎ型ＧａＡｓ電流ブロック層、３１３はｐ
型Ａｌx Ｇａ1-x Ａｓ下クラッド層、３１４はＡｌy Ｇ
ａ1-y Ａｓ（ｘ＞ｙ）活性層、３１５はｎ型Ａｌx Ｇａ
1-x Ａｓ上クラッド層、３１６はｎ型ＧａＡｓキャップ
層である。
【００１６】レーザは２回の液相エピタキシャル成長
（ＬＰＥ）によって形成される。図２８(a) に示すよう
に、まず１回目の結晶成長によりｐ型ＧａＡｓ基板３１
１上にｎ型ＧａＡｓ電流ブロック層３１２を成長する。
次にウエットエッチングの技術を用いて、図２８(b) に
示すように、電流ブロック層３１２に１００μｍの間隔
をおいて複数のストライプ状の溝を形成する。ここで、
各溝は共振器の内部領域３３０では電流ブロック層３１
２を貫通しており、端面近傍領域３３１では電流ブロッ
ク層３１２を貫通していない。このようなストライプ状
溝をウエットエッチングにより形成する場合、２種類の
マスクを用いた２回のエッチングが必要となる。溝が電
流ブロック層３１２を貫通している領域が電流注入領域
となり、貫通していない領域が電流阻止領域となる。電
流阻止領域の長さは２０μｍであり、電流注入領域のチ
ャネルの幅は５．５μｍである。また、共振器の長さは
６００μｍである。次に、２回目の結晶成長により、図
２８(c) に示すように、ｐ型Ａｌx Ｇａ1-x Ａｓ下クラ
ッド層３１３，Ａｌy Ｇａ1-y Ａｓ活性層３１４，ｎ型
Ａｌx Ｇａ1-x Ａｓ上クラッド層３１５，及びｎ型Ｇａ
Ａｓキャップ層３１６を順次成長する。次に、図２８
(d) に示すように、メタライゼーション工程によりｎ側
オーミック電極３１７ａ，及びｐ側オーミック電極３１
７ｂを形成した後、基板３１１まで達する深さ２０μｍ
の溝３２０をエッチングにより形成して各レーザ素子を
電気的に分離する。この後、へき開により端面を形成
し、さらに前，後端面にそれぞれ反射率が８％，及び８
０％のコーティングを施す等の工程を経て図２７に示す
レーザアレイが完成する。
【００１７】端面非注入レーザは、端面近傍領域に電流
非注入領域を設けることにより端面での光密度を相対的
に小さくし、ＣＯＤレベルの向上を図ることを目的とし
たものである。図２８(b) において、端面非注入領域
は、溝の先端部が電流ブロック層を突き抜けないように
することで形成されている。
【００１８】
【発明が解決しようとする課題】図２４に示す従来の光
ディスク用半導体レーザは以上のように構成されてお
り、そのリッジ形成に制御性の悪いウエットエッチング
の手法を用いているため、活性領域のストライプの幅を
決定するリッジ幅ｗの制御，及びレーザの動作特性を大
きく左右する第２クラッド層の残し厚みｔの制御が困難
であり、均一の特性のものを量産することが困難である
という問題点があった。ここで、エッチングストッパ層
を用いた選択エッチングの手法を用いれば、第２クラッ
ド層の残し厚みｔの制御性を向上できるが、エッチング
ストッパ層の導入にともなうレーザ特性の劣化を招く等
の問題がある。また、リッジ形成に、例えばガリウムア
ーセナイド アンド リレイテッド コンパウンズ １
９９２（Inst. Phys. Conf. Ser. No 129: Chapter7 Pa
per presented at Int. Symp. GaAs and Related Compo
unds, Karuizawa, 1992, p.p.603〜608 ）に開示された
ようなＨＣｌガスエッチングの技術を用いれば、リッジ
幅の制御性は向上するが、第２クラッド層の残し厚みｔ
の制御は困難である。
【００１９】また、リッジ幅ｗの制御が困難であること
から、低しきい値を狙った狭リッジ化への対応も困難で
あり、このため、ビームの、出射方向に対して垂直方向
の断面形状が円形に近いレーザを作製できず、完成した
レーザは、レンズなどの光学系により適当なビーム径が
得られるように集光してやる必要があり、システムが複
雑になるという問題点もあった。
【００２０】また、第２クラッド層は酸化しやすいＡｌ
ＧａＡｓ層であるため、リッジエッチング時に酸化して
しまい、選択再成長したブロック層の結晶品質が著しく
劣化するという問題点があった。
【００２１】さらに、１回目エピタキシャル成長工程，
ウエットエッチング工程，２回目エピタキシャル成長工
程，マスク除去工程，及び３回目エピタキシャル成長工
程という煩雑な工程をへて製造されるため、低コスト化
が困難であるばかりでなく、歩留まりも低いという問題
点もあった。
【００２２】次に図２６に示す従来の端面窓構造レーザ
における問題点について説明する。図２６に示す従来の
端面窓構造レーザは上述のように構成されており、レー
ザの基本構造を構成する結晶成長工程を終了した後、ウ
ェハを所望の厚みまで研磨し、次に共振器長に相当する
幅のバー状に劈開し、次に劈開したウェハの共振器端面
に相当する部分に窓層をＭＯＣＶＤ法により成長し、次
に電極形成を行ない、最後に窓層端面のコーティングを
行なったのちチップ分離を行うという複雑な工程により
作製されている。通常半導体レーザの製造工程は、量産
性，再現性を確保するために電極形成まではウェハ状態
のまま行なわれる。即ち、共振器長に相当する幅のバー
状に劈開したウェハの共振器端面に相当する部分に窓層
を形成するという図２６の従来例に示された方法は極め
て量産性に乏しく、工業的に有用な製造方法とは考えに
くい。さらに劈開により共振器端面を形成した後に窓層
をＭＯＣＶＤ法によって形成する場合、劈開を空気中で
行うかぎり共振器端面はすぐに酸化し表面準位を形成す
る。すでに表面準位を形成した共振器端面上に窓層を形
成しても所望の効果を得ることは困難であり、所望の効
果を得るためには劈開から窓層成長までの工程を不活性
ガス中か真空中で行なう必要があるなどの問題点があっ
た。
【００２３】また、従来の端面非注入型レーザは以上の
ように構成されており、端面非注入領域は、図２８(b)
において、溝の先端部が電流ブロック層を突き抜けない
ようにすることで形成されているが、このような溝形成
を１回のウエットエッチングにより実現することは困難
であるため、再現性良く製造するためにはそれぞれ２回
のパターニングとウエットエッチングを施す必要があ
り、量産性が極めて悪かった。
【００２４】本発明は以上のような問題点を解消するた
めになされたものであり、活性領域のストライプ幅の狭
い半導体レーザを、容易に、再現性よく作製できる半導
体レーザの製造方法を得ることを目的とする。
【００２５】また、本発明は、容易に再現性よく製造す
ることのできる、ストライプ幅が狭く、出射ビームの断
面形状の円形性に優れ、かつアレイ化に適した構造を有
する半導体レーザを得ること、及びこのような半導体レ
ーザを製造する方法を得ることを目的とする。
【００２６】また、本発明は、容易に再現性よく製造す
ることのできる、ストライプ幅が狭く、出射ビームの円
形性に優れ、かつアレイ化に適した構造を有し、かつ、
端面近傍に窓領域，電流非注入領域，あるいはリッジ幅
遷移領域を有する半導体レーザを得ること、及びこのよ
うな半導体レーザを製造する方法を得ることを目的とす
る。
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【課題を解決するための手段】 こ の発明にかかる半導体
レーザの製造方法は、第１導電型基板上に、第１導電型
クラッド層，活性層，第２導電型クラッド層，及び第１
導電型電流ブロック層を含む半導体積層構造を成長する
工程と、上記半導体積層構造上に、共振器長方向に延び
るストライプ状の開口部であって、そのレーザ出射端面
近傍の一定領域のストライプ幅がそれ以外の領域のスト
ライプ幅よりも広いストライプ状開口部を有する絶縁膜
パターンを形成する工程と、上記絶縁膜パターンをエッ
チングマスクとして、上記半導体積層構造を所定の結晶
面に対して垂直方向のエッチング速度が他の方向におけ
るエッチング速度に比して極めて遅くなるエッチング方
法によりエッチングし、その側面が上記所定の結晶面で
あり、上記レーザ出射端面近傍の一定領域ではその先端
が上記第１導電型クラッド層に達し、上記それ以外の領
域ではその先端が上記第２導電型クラッド層中にとどま
る断面Ｖ字型のストライプ溝を形成する工程と、上記ス
トライプ溝内に第２導電型半導体を埋め込み成長する工
程と、ウエハ上に第２導電型コンタクト層を結晶成長す
る工程とを含むものである。
【００３２】また、この発明にかかる半導体レーザは、
第１導電型半導体基板上に結晶成長された、第１導電型
クラッド層，活性層，第２導電型クラッド層，及び第１
導電型電流ブロック層を含む半導体積層構造と、該半導
体積層構造に形成された、レーザ共振器長方向に延び、
かつレーザ出射端面近傍の一定領域ではその先端が上記
第１導電型クラッド層に達し、上記一定領域以外の領域
ではその先端が上記第２導電型クラッド層中にとどまる
断面Ｖ字型のストライプ溝と、該ストライプ溝を埋め込
むように結晶成長された第２導電型半導体層とを備えた
ものである。
【００３３】また、この発明にかかる半導体レーザの製
造方法は、第１導電型基板上に、第１導電型クラッド
層，活性層，第２導電型クラッド層，及び第１導電型電
流ブロック層を含む半導体積層構造を成長する工程と、
上記半導体積層構造上に、共振器長方向に延びるストラ
イプ状の開口部であって、そのレーザ出射端面近傍の一
定領域のストライプ幅がそれ以外の領域のストライプ幅
よりも狭いストライプ状開口部を有する絶縁膜パターン
を形成する工程と、上記絶縁膜パターンをエッチングマ
スクとして、上記半導体積層構造を所定の結晶面に対し
て垂直方向のエッチング速度が他の方向におけるエッチ
ング速度に比して極めて遅くなるエッチング方法により
エッチングし、その側面が上記所定の結晶面であり、上
記レーザ出射端面近傍の一定領域ではその先端が上記第
１導電型電流ブロック層中にとどまり、上記それ以外の
領域ではその先端が上記第２導電型クラッド層に達する
断面Ｖ字型のストライプ溝を形成する工程と、上記スト
ライプ溝内に第２導電型半導体を埋め込み成長する工程
と、ウエハ上に第２導電型コンタクト層を結晶成長する
工程とを含むものである。
【００３４】また、この発明にかかる半導体レーザは、
第１導電型半導体基板上に結晶成長された、第１導電型
クラッド層，活性層，第２導電型クラッド層，及び第１
導電型電流ブロック層を含む半導体積層構造と、該半導
体積層構造に形成された、レーザ共振器長方向に延び、
かつレーザ出射端面近傍の一定領域ではその先端が上記
第１導電型電流ブロック層中にとどまり、上記一定領域
以外の領域ではその先端が上記第２導電型クラッド層に
達する断面Ｖ字型のストライプ溝と、該ストライプ溝を
埋め込むように結晶成長された第２導電型半導体層とを
備えたものである。
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】また、この発明にかかる半導体レーザの製
造方法は、上記半導体レーザの製造方法における、上記
ストライプ溝形成に用いる絶縁膜パターンを形成する工
程において、上記ストライプ状の開口パターン及び、レ
ーザ端面とすべきへき開線上の位置に形成したへき開誘
導パターンを有する絶縁膜パターンを形成するようにし
たものである。
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【作用】 こ の発明にかかる半導体レーザの製造方法は、
第１導電型基板上に、第１導電型クラッド層，活性層，
第２導電型クラッド層，及び第１導電型電流ブロック層
を含む半導体積層構造を成長した後、上記半導体積層構
造上に、共振器長方向に延びるストライプ状の開口部で
あって、そのレーザ出射端面近傍の一定領域のストライ
プ幅がそれ以外の領域のストライプ幅よりも広いストラ
イプ状開口部を有する絶縁膜パターンを形成し、この
後、上記絶縁膜パターンをエッチングマスクとして、上
記半導体積層構造を所定の結晶面に対して垂直方向のエ
ッチング速度が他の方向におけるエッチング速度に比し
て極めて遅くなるエッチング方法によりエッチングし、
その側面が上記所定の結晶面であり、上記レーザ出射端
面近傍の一定領域ではその先端が上記第１導電型クラッ
ド層に達し、上記それ以外の領域ではその先端が上記第
２導電型クラッド層中にとどまる断面Ｖ字型のストライ
プ溝を形成し、その後、上記ストライプ溝内に第２導電
型半導体を埋め込み成長し、さらに、ウエハ上に第２導
電型コンタクト層を結晶成長するようにしたので、活性
領域のストライプ幅が狭く、かつ、レーザ出射端面近傍
に窓領域を有する半導体レーザを、容易に、再現性よく
作製できる。
【００４５】また、この発明にかかる半導体レーザは、
第１導電型半導体基板上に結晶成長された、第１導電型
クラッド層，活性層，第２導電型クラッド層，及び第１
導電型電流ブロック層を含む半導体積層構造と、該半導
体積層構造に形成された、レーザ共振器長方向に延び、
かつレーザ出射端面近傍の一定領域ではその先端が上記
第１導電型クラッド層に達し、上記一定領域以外の領域
ではその先端が上記第２導電型クラッド層中にとどまる
断面Ｖ字型のストライプ溝と、該ストライプ溝を埋め込
むように結晶成長された第２導電型半導体層とを備えた
構成としたから、活性領域のストライプ幅が狭く、低し
きい値で、出射ビームの断面形状が円形に近い、レーザ
出射端面近傍に窓領域を有する半導体レーザを実現でき
る。
【００４６】また、この発明にかかる半導体レーザの製
造方法は、第１導電型基板上に、第１導電型クラッド
層，活性層，第２導電型クラッド層，及び第１導電型電
流ブロック層を含む半導体積層構造を成長した後、上記
半導体積層構造上に、共振器長方向に延びるストライプ
状の開口部であって、そのレーザ出射端面近傍の一定領
域のストライプ幅がそれ以外の領域のストライプ幅より
も狭いストライプ状開口部を有する絶縁膜パターンを形
成し、この後、上記絶縁膜パターンをエッチングマスク
として、上記半導体積層構造を所定の結晶面に対して垂
直方向のエッチング速度が他の方向におけるエッチング
速度に比して極めて遅くなるエッチング方法によりエッ
チングし、その側面が上記所定の結晶面であり、上記レ
ーザ出射端面近傍の一定領域ではその先端が上記第１導
電型電流ブロック層中にとどまり、上記それ以外の領域
ではその先端が上記第２導電型クラッド層に達する断面
Ｖ字型のストライプ溝を形成し、その後、上記ストライ
プ溝内に第２導電型半導体を埋め込み成長し、さらに、
ウエハ上に第２導電型コンタクト層を結晶成長するよう
にしたので、活性領域のストライプ幅が狭く、かつ、レ
ーザ出射端面近傍に電流非注入領域を有する半導体レー
ザを、容易に、再現性よく作製できる。
【００４７】また、この発明にかかる半導体レーザは、
第１導電型半導体基板上に結晶成長された、第１導電型
クラッド層，活性層，第２導電型クラッド層，及び第１
導電型電流ブロック層を含む半導体積層構造と、該半導
体積層構造に形成された、レーザ共振器長方向に延び、
かつレーザ出射端面近傍の一定領域ではその先端が上記
第１導電型電流ブロック層中にとどまり、上記一定領域
以外の領域ではその先端が上記第２導電型クラッド層に
達する断面Ｖ字型のストライプ溝と、該ストライプ溝を
埋め込むように結晶成長された第２導電型半導体層とを
備えた構成としたので、活性領域のストライプ幅が狭
く、低しきい値で、出射ビームの断面形状が円形に近
い、レーザ出射端面近傍に電流非注入領域を有する半導
体レーザを実現できる。
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】また、この発明にかかる半導体レーザの製
造方法は、上記半導体レーザの製造方法における、上記
ストライプ溝形成に用いる絶縁膜パターンを形成する工
程において、上記ストライプ状の開口パターン及び、レ
ーザ端面とすべきへき開線上の位置に形成したへき開誘
導パターンを有する絶縁膜パターンを形成するようにし
たので、上記へき開誘導パターンを用いてウエハに形成
されたへき開誘導溝を用いることにより、へき開による
レーザ端面形成を制御性よく行なうことができる。
【００５３】
【実施例】
実施例１．図１はこの発明の第１の実施例による半導体
レーザを示す斜視図である。図において、１はｎ型Ｇａ
Ａｓ基板、２はｎ型ＡｌＧａＡｓ第１クラッド層、３は
ＡｌＧａＡｓよりなるＴＱＷ(Triple Quantum Well) −
ＳＣＨ(Separate Confinement Heterostructure)構造の
活性層、４はｐ型ＡｌＧａＡｓ第２クラッド層、５はｎ
型ＡｌＧａＡｓ電流ブロック層、６はｐ型ＧａＡｓキャ
ップ層、８はｐ型ＡｌＧａＡｓ層、９はｐ型ＧａＡｓキ
ャップ層、１１はｐ型ＧａＡｓコンタクト層、１３ａは
ｎ側オーミック電極、１３ｂはｐ側オーミック電極であ
る。
【００５４】また、図２は図１の半導体レーザの製造方
法を説明するための、（０１１）面で切った断面工程図
である。図において、図１と同一符号は同一又は相当部
分であり、７はＳｉＮマスク、７ａはマスク７の開口、
１２はＶ溝、１２ａ，１２ｂはＶ溝１２の側壁である。
【００５５】次に、製造工程について説明する。まず、
図２(a) に示すように、（１００）面を主表面とするｎ
型ＧａＡｓ基板１上にｎ型ＡｌＧａＡｓ第１クラッド層
２（層厚約１．５μｍ），ＡｌＧａＡｓよりなるＴＱＷ
−ＳＣＨ構造の活性層３，ｐ型ＡｌＧａＡｓ第２クラッ
ド層４（層厚約０．４μｍ），ｎ型ＡｌＧａＡｓ電流ブ
ロック層５（層厚約１．２μｍ），及びｐ型ＧａＡｓキ
ャップ層６（層厚約０．６μｍ）をＭＯＣＶＤの手法を
用いて形成する。次に、プラズマＣＶＤの手法によりｐ
型ＧａＡｓキャップ層６上に膜厚１００ｎｍのＳｉＮ膜
を形成する。この後、写真製版及びエッチングの技術を
用いてＳｉＮ膜をパターニングし、後にＶ溝となる部分
に［０１１］方向に延びるストライプ状の開口７ａを有
するＳｉＮマスク７を形成する。この後、ウエハを硫化
アンモニウム溶液に浸漬する。これにより、ＧａＡｓキ
ャップ層６表面に形成されたわずかな酸化膜のうち、Ｓ
ｉＮマスク７に覆われていない部分はエッチング除去さ
れ、代わりにＧａＡｓキャップ層６表面には硫黄膜が形
成される。
【００５６】次に、アルシン（ＡｓＨ3 ）とＨＣｌとＨ
2 の混合ガスを用いたＨＣｌガスエッチングの手法を用
いて、図２(b) に示すように、ＳｉＮマスク７をエッチ
ングマスクとして、キャップ層６，電流ブロック層５等
をエッチングし、Ｖ溝１２を形成する。
【００５７】図３は上述の混合ガスを用いてエッチング
を行なった場合のマスクパターンの形成方向とエッチン
グ形状との関係を説明するための図である。図におい
て、１４はＧａＡｓ基板、１５はＡｌＧａＡｓ層、１６
はＧａＡｓキャップ層、１７はストライプ状のＳｉＮ膜
パターンである。図３(a) はＧａＡｓ基板１４の（１０
０）面上にＡｌＧａＡｓ層１５及びＧａＡｓキャップ層
１６を連続して結晶成長し、このキャップ層１６上にス
トライプ状のＳｉＮ膜パターン１７を形成した状態を示
す。ここでＳｉＮ膜パターン１７をそのストライプ方向
が［０／１１］方向となるようにパターニングした場合
と［０１１］方向となるようにパターニングした場合と
では気相エッチングによるエッチング形状が異なる。図
３(b) は上記ＳｉＮ膜１７のパターニングを［０／１
１］方向に行なった後エッチングを行なった場合のエッ
チング形状を、図３(c) はＳｉＮ膜１７のパターニング
を［０１１］方向に行なった後エッチングを行なった場
合のエッチング形状をそれぞれ示している。図３(b) に
示すように［０／１１］方向にストライプ形成を行なっ
た場合、エッチング形状は（０１１）面１８と（３１
１）面１９とで構成された断面形状となる。一方［０１
１］方向にストライプ形成を行なった場合、エッチング
形状は（１１１）Ｂ面２０で構成された断面形状とな
る。
【００５８】このとき、ＡｓＨ3 ガス分圧（ＡｓＨ3 ガ
ス流量をトータルガス流量で割り、反応炉内圧力を掛け
た値）を０．００８Ｔｏｒｒ以上，０．０８Ｔｏｒｒ以
下、ＨＣｌガス流量に対するＡｓＨ3 ガス流量比を２．
５以下の条件とすれば、エッチングによって露呈する側
面の平坦度は極めて良好で、劈開面と比較しても遜色が
なく、側面において、ＡｌＧａＡｓ層１５とＧａＡｓキ
ャップ層１６の界面に段差を生じることもない。ここ
で、混合ガスとしては、ＨＣｌガスの代わりにＣｌ2 ガ
スを、アルシン（ＡｓＨ3 ）ガスの代わりにターシャリ
ブチルアルシン（Ｃ4 Ｈ9 ＡｓＨ2 ）ガス，又はトリメ
チルアルシン（（ＣＨ3 ）3 Ａｓ）ガスを用いることも
可能である。
【００５９】このような塩素系ガスエッチングの手法に
よれば、［０１１］方向のストライプ状開口を有するパ
ターンをマスクとして用いた場合、エッチング側面は
（１１１）Ｂ面が露呈するようにエッチングされ、さら
に［１１１］Ｂ方向についてはほとんどエッチングされ
ないため、一度Ｖ溝が形成されるとエッチングは自動的
に停止する。従って、エッチング深さはＳｉＮマスク７
の開口７ａの幅で一義的に決定される。図２(a) におい
てＳｉＮマスク７の開口７ａの幅をＶ溝の先端部がｐ型
ＡｌＧａＡｓ第２クラッド層４に達するように設計して
おけば、図２(b)に示す構造を再現性良く、容易に形成
することができる。
【００６０】図４は、本実施例における、ＳｉＮマスク
７の開口７ａの幅等の各部の寸法の一例について説明す
るための図であり、図において、図１と同一符号は同一
又は相当部分である。また、ｄ6 はｐ型ＧａＡｓキャッ
プ層６の厚み、ｄ5 はｎ型ＧａＡｓ電流ブロック層５の
厚み、ｄ4 はｐ型ＡｌＧａＡｓ第２クラッド層４の厚
み、ｄ4 ′はｐ型ＡｌＧａＡｓ第２クラッド層４のエッ
チング深さ、ｈは全体のエッチング深さ、ｓはＳｉＮマ
スク７下のサイドエッチング量、ｗo はＳｉＮマスク７
の開口幅である。また、ｗp はＶ溝１２によって分離さ
れたｎ型ＡｌＧａＡｓ電流ブロック層５の間の幅、即ち
電流通路の幅である。
【００６１】ここで、ｄ4 ，ｄ5 ，及びｄ6 の典型的な
値はそれぞれ、０．４μｍ，１．２μｍ，及び０．６μ
ｍである。また、Ｖ溝１２の先端はｐ型ＡｌＧａＡｓ第
２クラッド層４に達し、かつ活性層３には達しないこと
が必要であるので、ｄ4 ′は０＜ｄ4 ′＜ｄ4 の値にな
ればよい。一方、Ｖ溝１２の側壁１２ａ，１２ｂは上述
のように（１１１）Ｂ面であるので、側壁と半導体層表
面のなす角度は約５４．７°である。従って、ｄ4 ′の
典型的な値を０．３μｍとした場合、 ｗp ＝２ｄ4 ′／tan54.7 °＝ 0.6／1.412 ＝0.42（μ
ｍ） となる。また、ＳｉＮマスク７の開口幅ｗo について
は、 ｛（ｗo ／２）＋ｓ｝tan54.7 °＝ｈ の関係があり、サイドエッチング量ｓが０．５μｍであ
るとすれば、 ｗo ＝（２ｈ／tan54.7 °）−２ｓ＝（ 4.2／1.412 ）
−1.0 ＝1.97（μｍ） となる。
【００６２】即ち、図２(a) において、ＳｉＮマスク７
の開口７ａの幅を１．９７μｍとすることにより、Ｖ溝
１２によって分離されたｎ型ＡｌＧａＡｓ電流ブロック
層５の間の幅が０．４２μｍである図２(b) に示す構造
を、極めて再現性よく、かつ容易に形成することができ
る。
【００６３】上述のようにＶ溝１２を形成した後、図２
(c) に示すように、ｐ型ＡｌＧａＡｓ層８（中央部分の
層厚約１．５μｍ）とｐ型ＧａＡｓキャップ層９（層厚
約０．４μｍ）をＶ溝１２を埋め込むように選択成長す
る。ここで図２(b) と図２(c) の工程は同一チャンバー
内か、二つのチャンバー間をＨ2 雰囲気中もしくは不活
性ガス雰囲気中で自動搬送されるシステムを用いて、大
気にさらすことなく連続して行なうことが望ましい。
【００６４】次に、図２(d) に示すようにＳｉＮマスク
７を除去した後、図２(e) に示すようにｐ型ＧａＡｓコ
ンタクト層１１（層厚約３μｍ）を結晶成長する。この
後、基板１裏面にｎ側オーミック電極１３ａを、コンタ
クト層１１上にｐ側オーミック電極１３ｂを形成し、劈
開による共振器端面形成を含むチップ分離工程等を経
て、図１に示す半導体レーザが完成する。
【００６５】このように、本第１の実施例によれば、ｎ
型ＧａＡｓ基板１上に、ｎ型クラッド層２，活性層３，
ｐ型クラッド層４，及びｎ型電流ブロック層５を含む半
導体積層構造を成長した後、上記半導体積層構造上に、
ストライプ状の開口部を有する絶縁膜パターン７を形成
し、この後、上記絶縁膜パターン７をエッチングマスク
として、上記半導体積層構造を所定の結晶面、即ち（１
１１）Ｂ面に対して垂直方向のエッチング速度が他の方
向におけるエッチング速度に比して極めて遅くなる塩素
系ガスエッチングの手法によりエッチングし、その側面
が（１１１）Ｂ面である断面Ｖ字型のストライプ溝１２
を形成し、該ストライプ溝１２内に上記活性層３に電流
を注入するための電流通路を形成した後、上記ストライ
プ溝１２内にｐ型半導体８を埋め込み成長し、さらに、
ウエハ上にｐ型コンタクト層１１を結晶成長するように
したので、活性領域のストライプ幅を決定する断面Ｖ字
型のストライプ溝を、極めて制御性，再現性よく形成す
ることができ、これにより、活性領域のストライプ幅の
狭い半導体レーザを、容易に、再現性よく作製できる。
従って、各素子の特性の揃ったアレイレーザの作製も容
易に行なうことができる。
【００６６】また、本第１の実施例による半導体レーザ
は、ｎ型半導体基板１上に結晶成長された、ｎ型クラッ
ド層２，活性層３，ｐ型クラッド層４，及びｎ型電流ブ
ロック層５を含む半導体積層構造と、該半導体積層構造
に形成された、その先端が上記ｐ型クラッド層４に達す
る断面Ｖ字型のストライプ溝１２と、該ストライプ溝１
２を埋め込むように結晶成長されたｐ型半導体層８とを
備えた構成としたので、活性領域のストライプ幅は断面
Ｖ字型のストライプ溝１２の深さとｐ型ＡｌＧａＡｓ第
２クラッド層４の厚みの制御により任意に設計できるた
め、活性領域のストライプ幅が狭く、低しきい値で、出
射ビームの断面形状が円形に近い半導体レーザを実現で
きる。
【００６７】また、本実施例１では、ＡｌＧａＡｓ電流
ブロック層５の結晶成長に連続してＧａＡｓキャップ層
６を成長しており、さらにＳｉＮマスク７を形成した後
にウエハを硫化アンモニウムに浸漬し、その後、ＨＣｌ
ガスを含む混合ガスを用いたエッチングによりＶ溝を形
成するようにしている。このようなエッチング手法は、
本発明の発明者の一人がすでに特願平５−４４８６９号
に開示しているものであり、以下、このエッチング手法
について説明する。
【００６８】ＡｌＧａＡｓ層に、絶縁膜パターンをマス
クとして用いた塩素系ガスエッチングにより微細構造を
形成し、この微細構造を化合物半導体で埋め込む場合に
は、ＡｌＧａＡｓ層表面に形成された酸化膜と塩素とが
化合し、エッチング生成物としてウエハ表面に付着，残
留するという理由等から、再成長界面への酸素，塩素の
偏析が生じ、高品質な再成長層を得ることができないと
いう問題がある。つまり、本実施例１においては、Ａｌ
ＧａＡｓからなる電流ブロック層５等をＳｉＮマスク７
をマスクとして用いたＨＣｌガスエッチングによりＶ溝
１２を形成した後、このＶ溝をＡｌＧａＡｓ層８で埋め
込むのであるが、この際に、Ｖ溝１２の表面に酸素，塩
素が偏析することによりＡｌＧａＡｓ層８の結晶品質が
悪くなる。このとき、ドライエッチング加工されるＡｌ
ＧａＡｓ層の結晶成長に連続して、該ＡｌＧａＡｓ層上
にＧａＡｓからなるキャップ層を結晶成長しておけば、
ドライエッチング加工されるＡｌＧａＡｓ層の酸化が抑
制され、上述のような再成長界面への酸素，塩素の偏析
を低いレベルに抑えることができる。しかし、再成長界
面への酸素，塩素の偏析は、ＧａＡｓキャップ層表面の
わずかな酸化膜によっても生ずるため、ＧａＡｓキャッ
プ構造を採用しただけでは、ＡｌＧａＡｓの清浄なエッ
チング面を得ることは困難である。そこで、ＡｌＧａＡ
ｓ層のエッチング加工に先だって、ウエハを硫化アンモ
ニウムに浸漬し、ＧａＡｓキャップ層表面のわずかな酸
化膜をエッチング除去するとともにＧａＡｓキャップ層
表面を硫黄膜によって被覆し、しかる後に塩素系ガスエ
ッチングにより、上記硫黄膜を除去し、さらにＧａＡｓ
キャップ層，及びＡｌＧａＡｓ層の所望のエッチングを
行なう。このようなエッチング手法を用いれば、再成長
界面への酸素，塩素等の偏析はほぼ完全に抑制すること
ができ、エッチング面上に結晶成長される再成長層を高
品質のものとできる。
【００６９】実施例２．図５はこの発明の第２の実施例
による半導体レーザを示す斜視図である。図において、
２１はｎ型ＧａＡｓ基板、２２はｎ型ＡｌＧａＡｓ第１
クラッド層、２３は活性層、２４はｐ型ＡｌＧａＡｓ第
２クラッド層、２５はｎ型ＡｌＧａＡｓ電流ブロック
層、２６はｐ型ＧａＡｓキャップ層、３０はｐ型ＡｌＧ
ａＡｓ層、３１はｐ型ＧａＡｓコンタクト層、３５ａは
ｎ側オーミック電極、３５ｂはｐ側オーミック電極であ
る。
【００７０】また、図６は図５の半導体レーザの製造方
法を説明するための、（０１１）面で切った断面工程図
である。図において、図５と同一符号は同一又は相当部
分であり、２７はＳｉＮマスク、２９はｐ型ＧａＡｓキ
ャップ層である。
【００７１】次に、製造工程について説明する。まず、
図６(a) に示すように、（１００）面を主表面とするｎ
型ＧａＡｓ基板２１上にｎ型ＡｌＧａＡｓ第１クラッド
層２２（層厚約１．５μｍ），上記と同様のＴＱＷ−Ｓ
ＣＨ構造の活性層２３，ｐ型ＡｌＧａＡｓ第２クラッド
層２４（層厚約０．３μｍ），ｐ型ＧａＡｓキャップ層
２６（層厚約０．１μｍ）をＭＯＣＶＤの手法を用いて
形成する。次に、ＧａＡｓキャップ層２６上に、プラズ
マＣＶＤの手法により膜厚約１００ｎｍのＳｉＮ膜を形
成し、このＳｉＮ膜をパターニングして［０１１］方向
に延びるストライプ状のＳｉＮマスク２７を形成する。
ここで、ＳｉＮマスク２７の幅は、レーザの低しきい値
化のためには、０．５μｍ程度が適当である。
【００７２】次に、図６(b) に示すように、半導体層構
造上の上記ＳｉＮマスク２７をはさんで対向する領域
に、ＭＯＣＶＤによる選択成長の手法を用いてｎ型Ａｌ
x Ｇａ1-x Ａｓ（０≦ｘ≦１）電流ブロック層２５とＧ
ａＡｓキャップ層２９を形成する。［０１１］方向に延
びるストライプ状のＳｉＮマスク２７を挟んだ領域への
選択成長においては、電流ブロック層２５，及びＧａＡ
ｓキャップ層２９が、その［０１１］方向に延びるスト
ライプ状のＳｉＮマスク２７に向かった側壁が（１１
１）Ｂ面となるように成長する。ここでＡｌＧａＡｓ電
流ブロック層２５，及びＧａＡｓキャップ層２９の選択
成長には、特願平５−４４８６９号に開示された塩素系
ガス添加ＭＯＣＶＤ成長技術を用いる。この塩素系ガス
添加ＭＯＣＶＤ成長技術は、絶縁膜パターンが形成され
た基板上に有機金属気相成長法により選択的に III−Ｖ
族化合物半導体層をエピタキシャル成長させる際に、こ
のエピタキシャル成長を、原料ガスとともに例えばＨＣ
ｌガスを III族ガス流量に対し、０．３以下のモル流量
比で同時に供給して行なうものである。このような成長
方法を用いることによって、絶縁膜パターン上にポリ結
晶が析出することがなく、良好な選択成長を行なうこと
ができる。このとき、原料ガスとともにＨＣｌガスを供
給するかわりに、原料ガスとともにＣｌ2 ガスを、 III
族ガス流量に対し０．３以下のモル流量比で同時に供給
するようにしてもよく、同様の効果を得ることができ
る。
【００７３】次に図６(c) に示すようにＳｉＮマスク２
７を除去した後、図６(d) に示すように塩素系ガスエッ
チングの手法を用いて第１及び第２ＧａＡｓキャップ層
２６，２９の一部あるいは全部を除去する。この塩素系
ガスエッチングには、上記第１の実施例で示したものと
同じＨＣｌガス等の混合ガスを用いればよい。このよう
な塩素系ガスエッチングによる第１及び第２ＧａＡｓキ
ャップ層２６，２９のエッチングにより、特に、ＳｉＮ
マスク２７が形成されていた領域のウエハ表面の清浄化
を図ることができ、後の工程で該領域上に成長される結
晶の品質を向上でき、動作特性の優れたレーザを実現で
きる。ここで、塩素系ガスエッチングに先だって、ウエ
ハを硫化アンモニウムに浸漬するようにしてもよい。
【００７４】次に図６(e) に示すようにｐ型ＡｌＧａＡ
ｓ層３０，ｐ型ＧａＡｓコンタクト層３１の各層を形成
する。ここで、再成長層の高結晶品質化のためには、図
６(d) と図６(e) の工程は同一チャンバー内か、二つの
チャンバー間をＨ2 雰囲気中もしくは不活性ガス雰囲気
中で自動搬送されるシステムを用いて、大気にさらすこ
となく連続して行なうことが望ましい。
【００７５】このように、本第２の実施例では、ｎ型基
板２１上に、ｎ型クラッド層２２，活性層２３，ｐ型ク
ラッド層２４を含む半導体積層構造を成長した後、上記
半導体積層構造上にストライプ状の絶縁膜パターン２７
を形成し、この後、上記半導体積層構造上に上記絶縁膜
パターン２７を選択マスクとして上記絶縁膜をはさんで
対向する領域に選択成長の手法を用いてｎ型電流ブロッ
ク層２５を形成し、さらに、上記絶縁膜パターン２７を
除去した後、ｐ型半導体層３０，及びｐ型コンタクト層
３１を結晶成長するようにしたので、活性領域のストラ
イプ幅（リッジ幅）の制御はＳｉＮマスク２７の幅で決
定され、第２クラッド層４の厚みはその成長膜厚のみで
決定されることになり、活性領域のストライプ幅の狭い
半導体レーザを、容易に、再現性よく作製できる。従っ
て、各素子の特性の揃ったアレイレーザの作製も容易で
ある。
【００７６】また、本第２の実施例による半導体レーザ
は、ｎ型半導体基板２１上に結晶成長された、ｎ型クラ
ッド層２２，活性層２３，及びｐ型クラッド層２４を含
む半導体積層構造と、該半導体積層構造上にストライプ
状の領域を挟んで対向して選択的に形成されたｎ型の電
流ブロック層２５と、該ｎ型の電流ブロック層に挟まれ
た領域に埋め込み成長されたｐ型半導体層３０とを備え
た構成としたので、活性領域のストライプ幅（リッジ
幅）の制御はＳｉＮマスク２７の幅で決定され、第２ク
ラッド層４の厚みはその成長膜厚のみで決定されること
になり、各部の寸法を極めて精密に制御できる。従って
活性領域のストライプ幅を充分に狭くすることができ、
低しきい値で、出射ビームの断面形状が円形に近い半導
体レーザを実現できる。
【００７７】実施例３．図７はこの発明の第３の実施例
を示す斜視図であり、本第３の実施例は、上記第１の実
施例による半導体レーザを４個並列に並べてモノリシッ
クに形成して半導体レーザアレイを構成したものであ
る。図において、４１はｎ型ＧａＡｓ基板、４２はｎ型
ＡｌＧａＡｓ第１クラッド層、４３は活性層、４４はｐ
型ＡｌＧａＡｓ第２クラッド層、４５はｎ型ＡｌＧａＡ
ｓ電流ブロック層、４６はｐ型ＧａＡｓキャップ層、４
８はｐ型ＡｌＧａＡｓ層、４９はｐ型ＧａＡｓキャップ
層、５１はｐ型ＧａＡｓコンタクト層、５２は分離溝、
５５ａはｎ側オーミック電極、５５ｂはｐ側オーミック
電極である。
【００７８】従来の半導体レーザはリッジ形成に制御性
の悪いウエットエッチングを用いている等の理由から、
本実施例のようなアレイレーザを構成しようとしても、
個々のレーザの特性を均一に、しかも歩留まりよく製造
することが困難であった。本実施例３によれば、上述の
ように上記第１の実施例によると、半導体レーザを制御
性，再現性よく作製できることから、均一な特性を有す
るレーザを複数個並べたアレイレーザを容易に製造する
ことができる。
【００７９】なお、本実施例３においては、レーザの基
本結晶構造として上記第１の実施例で示した構造を用い
てアレイレーザを構成したが、上記第２の実施例で示し
た構造、あるいは後述する第４ないし第６の実施例で述
べる構造を用いてアレイレーザを構成してもよく、同様
の効果を奏する。
【００８０】実施例４．図８はこの発明の第４の実施例
による、レーザ端面近傍に窓領域を有する半導体レーザ
の構造の概略を示す斜視図であり、図９(a) は図８に示
す半導体レーザをそのレーザ発振領域７３において（０
１１）面で切った断面構造を示す図、図９(b) は図８に
示す半導体レーザをその窓領域７４において（０１１）
面で切った断面構造を示す図である。
【００８１】これら図において、６１はｎ型ＧａＡｓ基
板、６２はｎ型ＡｌＧａＡｓ第１クラッド層、６３はＡ
ｌＧａＡｓよりなるＴＱＷ−ＳＣＨ構造の活性層、６４
はｐ型ＡｌＧａＡｓ第２クラッド層、６５はｎ型ＡｌＧ
ａＡｓ電流ブロック層、６６はｐ型ＧａＡｓキャップ
層、６８はｐ型ＡｌＧａＡｓ層、６９はｐ型ＧａＡｓキ
ャップ層、７１はｐ型ＧａＡｓコンタクト層、７５ａは
ｎ側オーミック電極、７５ｂはｐ側オーミック電極であ
る。
【００８２】本第４の実施例による半導体レーザは、図
９(a) ，(b) に示すように、レーザ発振領域７３ではＶ
溝が、上記第１の実施例による半導体レーザのＶ溝と同
様、その先端が第２クラッド層６４中に止まるように形
成されており、窓領域７４ではＶ溝が、その先端部が活
性層６３を突き抜け、第１クラッド層６２に達するよう
に形成され、このＶ溝が活性層６３よりも禁制帯幅の広
いｐ型ＡｌＧａＡｓ層６８で埋め込まれているものであ
る。
【００８３】次に、本第４の実施例による窓構造レーザ
を製造する方法について説明する。本第４の実施例によ
る窓構造レーザの製造工程は、図２に示す、第１の実施
例による半導体レーザの製造工程と全く同じであるが、
図２(a) の工程では、図１０に示すような、窓領域７４
となる部分の開口幅ｗ2 の方がレーザ発振領域７３とな
る部分の開口幅ｗ1 よりも広いＳｉＮマスク６７を形成
する。
【００８４】図１１は、図１０に示すパターンのＳｉＮ
マスク６７をエッチングマスクとして塩素系ガスエッチ
ングを施した場合のＡｌＧａＡｓ層のエッチング形状を
示した図である。既に述べたように塩素系ガスエッチン
グの手法を用いるとＶ溝のエッチング深さをマスクパタ
ーンの幅で制御することができる。これは［１１１］Ｂ
方向のエッチングレートが極めて遅いため、Ｖ溝の形成
とともにエッチングが停止するためである。この性質を
用いることにより図１１に示すようにエッチング深さを
部分的に変化させることが可能である。従って、上記第
１の実施例で述べた半導体レーザの製造方法において、
エッチングマスク，及び選択成長マスクとして機能する
ＳｉＮマスクとして、開口幅ｗ1 ，ｗ2 を適切な寸法に
設定した図１０に示すパターンのＳｉＮマスク６７を用
いれば、図９に示す断面形状を有する窓構造レーザを得
ることができる。
【００８５】図１２はＳｉＮマスク６７の、レーザ発振
領域７３部分での開口幅ｗ1 と窓領域７４部分での開口
幅ｗ2 の具体例を説明するための図であり、図におい
て、図８ないし図１１と同一符号は同一又は相当部分で
ある。ｐ型ＡｌＧａＡｓ第２クラッド層６４，ｎ型Ｇａ
Ａｓ電流ブロック層６５，ｐ型ＧａＡｓキャップ層６６
の典型的な層厚は、それぞれ０．４μｍ，１．２μｍ，
及び０．６μｍである。ｈ1 はレーザ発振領域７３部分
でのエッチング深さ、ｈ2 は窓領域７４部分でのエッチ
ング深さである。
【００８６】ｗ1 については、第１の実施例におけるｗ
o と同様、１．９７μｍとすれば、レーザ発振領域７３
部分でのＶ溝の深さｈ1 は２．１μｍとなり、その先端
はｐ型ＡｌＧａＡｓ第２クラッド層６４内に止まる。一
方、窓領域７４ではＶ溝の先端が活性層３を突き抜ける
必要があるため、 ｈ2 ＞０．４＋１．２＋０．６＋活性層厚（０．２μ
ｍ）＝２．４（μｍ） とならなければならず、さらに、窓層が発光領域を充分
に覆うため、ｈ2 ＝３μｍとする。即ち、窓領域７４で
は深さ３μｍのＶ溝を形成すればよいので、このために
は、窓領域７４部分での開口幅ｗ2 は、 ｗ2 ＝（２ｈ2 ／tan54.7 °）−２ｓ＝（ 6／1.412 ）
−1.0 ＝3.25（μｍ） とすればよい。
【００８７】このように本第４の実施例によれば、ｎ型
基板６１上に、ｎ型クラッド層６２，活性層６３，ｐ型
クラッド層６４，及びｎ型電流ブロック層６５を含む半
導体積層構造を成長した後、上記半導体積層構造上に、
共振器長方向に延びるストライプ状の開口部であって、
そのレーザ出射端面近傍の一定領域７４のストライプ幅
がそれ以外の領域７３のストライプ幅よりも広いストラ
イプ状開口部を有する絶縁膜パターン６７を形成し、こ
の後、上記絶縁膜パターン６７をエッチングマスクとし
て、上記半導体積層構造を上記実施例１と同様の塩素系
ガスエッチングの手法を用いてエッチングし、その側面
が（１１１）Ｂ面であり、上記レーザ出射端面近傍の一
定領域７４ではその先端がｎ型クラッド層６２に達し、
上記それ以外の領域ではその先端がｐ型クラッド層６４
中にとどまる断面Ｖ字型のストライプ溝を形成し、その
後、上記ストライプ溝内に活性層よりも禁制帯幅の広い
ｐ型半導体６８を埋め込み成長し、さらに、ウエハ上に
ｐ型コンタクト層７１を結晶成長するようにしたので、
活性領域のストライプ幅が狭く、かつ、レーザ出射端面
近傍に窓領域を有する半導体レーザを、容易に、再現性
よく作製できる。従って、各素子の特性の揃ったレーザ
アレイを作製することも容易に可能である。
【００８８】しかも、本実施例ではＨＣｌガスエッチン
グとＭＯＣＶＤ選択成長は同一チャンバー内で連続して
行なうことが可能であるため、発振領域と窓領域の界面
は一度も大気にさらすことなく一貫して形成できる。こ
のため界面準位の形成を排除することができ、高品質な
窓層を形成することができる。
【００８９】また、本第４の実施例による半導体レーザ
は、ｎ型半導体基板６１上に結晶成長された、ｎ型クラ
ッド層６２，活性層６３，ｐ型クラッド層６４，及びｎ
型電流ブロック層６５を含む半導体積層構造と、該半導
体積層構造に形成された、レーザ共振器長方向に延び、
かつレーザ出射端面近傍の一定領域７４ではその先端が
ｎ型クラッド層６２に達し、上記一定領域以外の領域７
３ではその先端がｐ型クラッド層６４中にとどまる断面
Ｖ字型のストライプ溝と、該ストライプ溝を埋め込むよ
うに結晶成長されたｐ型半導体層６８とを備えた構成と
したから、活性領域のストライプ幅が狭く、低しきい値
で、出射ビームの断面形状が円形に近い、レーザ出射端
面近傍に窓領域を有する半導体レーザを実現できる。
【００９０】なお、上記第４の実施例においては、選択
マスクとして用いるＳｉＮ膜７のパターン形状を図１０
に示す形状とした場合について説明したが、この形状に
限るものではなく、例えば図１３，図１４に示す形状に
しても同様のレーザ構造を得ることができる。すなわ
ち、窓領域７４となる部分の開口幅ｗ2 をレーザ発振領
域７３となる部分の開口幅ｗ1 より広くしておき、エッ
チング時において、窓領域７４においてはＶ溝の先端部
が活性層を突き抜けるように、設計しておけばよい。
【００９１】また、上記第４の実施例では、一方の共振
器端面近傍にのみ窓領域を設けたものについて示した
が、両方の共振器端面近傍に設けるようにしてもよい。
【００９２】実施例５．図１５はこの発明の第５の実施
例による、端面非注入型の半導体レーザの構造の概略を
示す斜視図であり、図１６(a) は図１５に示す半導体レ
ーザをそのレーザ発振領域９３において（０１１）面で
切った断面構造を示す図、図１６(b) は図１５に示す半
導体レーザをその電流非注入領域９４において（０１
１）面で切った断面構造を示す図である。
【００９３】これら図において、８１はｎ型ＧａＡｓ基
板、８２はｎ型ＡｌＧａＡｓ第１クラッド層、８３はＡ
ｌＧａＡｓよりなるＴＱＷ−ＳＣＨ構造の活性層、８４
はｐ型ＡｌＧａＡｓ第２クラッド層、８５はｎ型ＡｌＧ
ａＡｓ電流ブロック層、８６はｐ型ＧａＡｓキャップ
層、８８はｐ型ＡｌＧａＡｓ層、８９はｐ型ＧａＡｓキ
ャップ層、９１はｐ型ＧａＡｓコンタクト層、９５ａは
ｎ側オーミック電極、９５ｂはｐ側オーミック電極であ
る。
【００９４】本第５の実施例による半導体レーザは、図
１６(a) ，(b) に示すように、レーザ発振領域９３では
Ｖ溝が、上記第１の実施例による半導体レーザのＶ溝と
同様、その先端が第２クラッド層８４中に達するように
形成されており、電流非注入領域９４ではＶ溝が、その
先端部がｐ型ＡｌＧａＡｓ第２クラッド層８４まで到達
しないように形成されたものである。
【００９５】本第５の実施例による端面非注入型レーザ
の製造する方法においては、そのエッチングマスクとし
て、図１７に示すような、非注入領域９４となる部分の
開口幅ｗ4 の方がレーザ発振領域９３となる部分の開口
幅ｗ3 よりも狭くなっているパターンのＳｉＮマスク８
７を用いる。
【００９６】本第５の実施例による端面非注入型レーザ
は、第４の実施例で示した製造方法と同一の原理を用い
て製造することができる。本実施例では、非注入領域９
４となる部分においてマスク開口幅を狭くしているた
め、この領域ではエッチング深さは浅くなるため、この
開口幅を、Ｖ溝の先端部がｐ型ＡｌＧａＡｓ第２クラッ
ド層８４に到達しないような幅に設計しておくことによ
って、図１５に示す端面非注入型レーザを作製すること
が可能である。
【００９７】このように本第５の実施例によれば、ｎ型
基板８１上に、ｎ型クラッド層８２，活性層８３，ｐ型
クラッド層８４，及びｎ型電流ブロック層８５を含む半
導体積層構造を成長した後、上記半導体積層構造上に、
共振器長方向に延びるストライプ状の開口部であって、
そのレーザ出射端面近傍の一定領域９４のストライプ幅
がそれ以外の領域９３のストライプ幅よりも狭いストラ
イプ状開口部を有する絶縁膜パターン８７を形成し、こ
の後、上記絶縁膜パターン８７をエッチングマスクとし
て、上記半導体積層構造を上記実施例１と同様の塩素系
ガスエッチングの手法を用いてエッチングし、その側面
が（１１１）Ｂ面であり、上記レーザ出射端面近傍の一
定領域９４ではその先端がｎ型電流ブロック層中にとど
まり、上記それ以外の領域９３ではその先端がｐ型クラ
ッド層６４中に達する断面Ｖ字型のストライプ溝を形成
し、その後、上記ストライプ溝内にｐ型半導体８８を埋
め込み成長し、さらに、ウエハ上にｐ型コンタクト層９
１を結晶成長するようにしたので、活性領域のストライ
プ幅が狭く、かつ、レーザ出射端面近傍に電流非注入領
域を有する端面非注入構造のレーザを一回のエッチング
により容易に形成できる。しかも、断面Ｖ字型のストラ
イプ溝は、塩素系ガスエッチングの手法を用いることに
より、極めて制御性，再現性よく形成することができ、
各素子の特性の揃ったレーザアレイを作製することも容
易に可能である。また、上記実施例１でも説明したよう
に、塩素系ガスエッチングとＭＯＣＶＤ選択成長は同一
チャンバー内において連続して行なうことができるた
め、さらに量産性は向上し、また品質の優れた端面非注
入構造の半導体レーザが製造できる。
【００９８】また、本第５の実施例による半導体レーザ
は、ｎ型半導体基板８１上に結晶成長された、ｎ型クラ
ッド層８２，活性層８３，ｐ型クラッド層８４，及びｎ
型電流ブロック層８５を含む半導体積層構造と、該半導
体積層構造に形成された、レーザ共振器長方向に延び、
かつレーザ出射端面近傍の一定領域９４ではその先端が
ｎ型電流ブロック層中にとどまり、上記一定領域以外の
領域９３ではその先端がｐ型クラッド層６４に達する断
面Ｖ字型のストライプ溝と、該ストライプ溝を埋め込む
ように結晶成長されたｐ型半導体層８８とを備えた構成
としたから、活性領域のストライプ幅が狭く、低しきい
値で、出射ビームの断面形状が円形に近い、端面非注入
構造の半導体レーザを実現できる。
【００９９】なお、エッチングマスク８７を図１８に示
すように、非注入領域９４となる部分には開口を有しな
い形状として、非注入領域９４にはＶ溝が形成されない
ようにしてもよい。
【０１００】実施例６．図１９はこの発明の第６の実施
例による、リッジ幅が端面近傍領域で徐々に狭くなる構
造を有する半導体レーザの構造の概略を示す斜視図であ
り、図２０(a)は図１９に示す半導体レーザをそのレー
ザ発振領域１１３において（０１１）面で切った断面構
造を示す図、図２０(b) は図１９に示す半導体レーザを
そのリッジ幅遷移領域１１４において（０１１）面で切
った断面構造を示す図である。
【０１０１】これら図において、１０１はｎ型ＧａＡｓ
基板、１０２はｎ型ＡｌＧａＡｓ第１クラッド層、１０
３はＡｌＧａＡｓよりなるＴＱＷ−ＳＣＨ構造の活性
層、１０４はｐ型ＡｌＧａＡｓ第２クラッド層、１０５
はｎ型ＡｌＧａＡｓ電流ブロック層、１０６はｐ型Ｇａ
Ａｓキャップ層、１０８はｐ型ＡｌＧａＡｓ層、１０９
はｐ型ＧａＡｓキャップ層、１１１はｐ型ＧａＡｓコン
タクト層、１１５ａはｎ側オーミック電極、１１５ｂは
ｐ側オーミック電極である。また、図２０において、１
００はリッジ幅である。
【０１０２】本第６の実施例による半導体レーザは、リ
ッジ幅遷移領域１１４において、Ｖ溝の深さが徐々に浅
くなっていき、これにより活性領域のストライプ幅（リ
ッジ幅）が端面に向かって徐々に狭くなっていく構造と
なっているものである。
【０１０３】本第６の実施例による半導体レーザを製造
する方法においては、図２１に示すような、レーザ発振
領域１１３では均一の開口幅を有し、リッジ幅遷移領域
１１４ではその開口幅が端面に向かって徐々に狭くなる
形状の開口部を有するＳｉＮマスク１０７をエッチング
マスクとして用いる。
【０１０４】本第６の実施例による半導体レーザを製造
する方法も、上記第４，第５の実施例による半導体レー
ザを製造する方法と同様、ＳｉＮマスクの開口幅により
Ｖ溝の深さを変えることができる性質を利用したもので
あり、ＳｉＮマスクの開口幅の狭い領域ではＶ溝のエッ
チング深さは浅くなるため、図２１に示すＳｉＮマスク
１０７を用いることにより、図２０に示すように、リッ
ジ幅遷移領域１１４において、リッジ幅１００が徐々に
狭くなる半導体レーザを作製することができる。
【０１０５】このような、リッジ幅が端面近傍領域で徐
々に狭くなるような構造のレーザでは、以下に示す効果
が得られることが知られている。
【０１０６】従来のロスガイド型のレーザの場合、導波
路とロスガイド層となる電流ブロック層との光の吸収係
数の差により、レーザ光の波面は導波路の中央部におい
て進み、側面部において遅れる。このため基本水平横モ
ードの波面は湾曲し、平面波にはならない。一方、垂直
横モードは、第１、第２クラッド層による屈折率ガイド
構造となっているためにこのような波面の湾曲は生じ
ず、平面波となる。水平、垂直両横モードの波面の違い
により非点収差が生じ同一平面上に結像することはでき
ず、像がボケルことになる。従来の光ディスク装置で
は、非点収差を補正して微小スポットに像を絞るために
複雑な光学系を用いなければならず、システムの小型
化、低コスト化の大きな障壁となっていた。一方、リッ
ジ幅が端面近傍領域で徐々に狭くなるような構造のレー
ザによると、波面が補正され、平面波が得られる。しか
し、例えば、図２４に示すような、ウエットエッチング
によってリッジを形成する従来のレーザ構造では、エッ
チングの幅方向の制御性が悪いため、リッジ幅の制御が
困難であり、上述のような、リッジ幅が端面近傍領域で
徐々に狭くなるような構造のレーザを量産することは困
難であった。これに対し、本第６の実施例によれば、リ
ッジ幅は層構造の厚みとＳｉＮパターンの開口幅によっ
て一義的に決定されるため、極めて制御性良くリッジ幅
遷移領域を形成することができ、リッジ幅が端面近傍領
域で徐々に狭くなるような構造のレーザを容易に、再現
性よく量産できる。
【０１０７】このように本第６の実施例によれば、ｎ型
基板１０１上に、ｎ型クラッド層１０２，活性層１０
３，ｐ型クラッド層１０４，及びｎ型電流ブロック層１
０５を含む半導体積層構造を成長した後、上記半導体積
層構造上に、共振器長方向に延びるストライプ状の開口
部であって、そのレーザ出射端面近傍の一定領域１１４
のストライプ幅がレーザ出射端面に向かって徐々に狭く
なっており、それ以外の領域１１３のストライプ幅が均
一の幅であるストライプ状開口部を有する絶縁膜パター
ン１０７を形成し、この後、上記絶縁膜パターン１０７
をエッチングマスクとして、上記半導体積層構造を（１
１１）Ｂ面に対して垂直方向のエッチング速度が他の方
向におけるエッチング速度に比して極めて遅くなる塩素
系ガスエッチングの手法を用いてエッチングし、その側
面が（１１１）Ｂ面であり、その先端がｐ型クラッド層
１０４中にとどまり、かつ上記レーザ出射端面近傍の一
定領域１１４においてＶ字先端部から活性層までの距離
が端面に向かって徐々に大きくなる断面Ｖ字型のストラ
イプ溝を形成し、その後、上記ストライプ溝内にｐ型半
導体１０８を埋め込み成長し、さらに、ウエハ上にｐ型
コンタクト層１１１を結晶成長するようにしたので、活
性領域のストライプ幅が狭く、かつ、レーザ出射端面近
傍の活性領域のストライプ幅が端面に向かって徐々に狭
くなる構造を有する半導体レーザを、容易に、再現性よ
く作製できる。
【０１０８】また、本第６の実施例による半導体レーザ
は、ｎ型半導体基板１０１上に結晶成長された、ｎ型ク
ラッド層１０２，活性層１０３，ｐ型クラッド層１０
４，及びｎ型電流ブロック層１０５を含む半導体積層構
造と、該半導体積層構造に形成された、レーザ共振器長
方向に延び、かつレーザ出射端面近傍の一定領域１１４
において、Ｖ字先端部から活性層までの距離が端面に向
かって徐々に大きくなる断面Ｖ字型のストライプ溝と、
該ストライプ溝を埋め込むように結晶成長されたｐ型半
導体層１０８とを備えた構成としたので、活性領域のス
トライプ幅が狭く、低しきい値で、出射ビームの断面形
状が円形に近い、レーザ出射端面近傍の活性領域のスト
ライプ幅が端面に向かって徐々に狭くなる構造を有する
半導体レーザを実現できる。
【０１０９】なお、上記第１ないし第６の実施例では、
いずれもｎ型基板を用いたものについて説明したが、ｐ
型基板を用い、各層を各実施例で示されるものと反対の
導電型のものとしてもよい。
【０１１０】また、上記各実施例では（１００）面を主
面とする基板を用い、その側壁が（１１１）Ｂ面である
Ｖ溝、あるいはその側壁が（１１１）Ｂ面である選択成
長層を形成するようにしたものについて示したが、（１
００）面と結晶工学的に等価な｛１００｝面を主面とす
る基板を用い、その側壁が（１１１）Ｂ面と結晶工学的
に等価な｛１１１｝Ｂ面であるＶ溝、あるいは選択成長
層を形成するようにしてもよい。
【０１１１】また、上記各実施例では、活性層がＴＱＷ
−ＳＣＨ構造であるものについて示したが、活性層の構
造はこれに限られるものではなく、例えば、単一量子井
戸構造等、他の量子井戸構造であってもよく、また、バ
ルク結晶の活性層であってもよい。さらに、活性層に歪
みを導入した構造としてもよい。
【０１１２】実施例７．図２２はこの発明の第７の実施
例による半導体レーザの製造方法を説明するための図
で、該方法において、ＳｉＮ膜のパターニングに用いる
フォトマスクのパターンの一例を示すものである。図に
おいて、１２０はフォトマスク、１２１はフォトマスク
１２０に設けられたリッジパターン（Ｖ溝形成用パター
ン）、１２２は同じくフォトマスク１２０に設けられた
へき開誘導溝形成用パターンである。
【０１１３】上述した第４の実施例ないし第６の実施例
に示したレーザを制御性良く製造するためには各レーザ
のへき開位置を揃える必要がある。すなわち、窓層の厚
み、端面非注入領域の厚み、リッジ幅遷移領域の厚みな
どを個々のレーザにおいて一定に、かつ容易に形成する
技術が必要不可決となる。
【０１１４】そこで、図２２に示すようなフォトマスク
を用いれば、上述のレーザを作製する際に、Ｖ溝の形成
と同時にへき開誘導溝を形成することができ、へき開位
置を高精度に制御することができる。図２３にへき開誘
導溝にそってへき開したときの様子を示す。ここで、へ
き開誘導溝は、Ｖ溝形成後の再成長工程において埋まる
が、ウエハはその結晶内にへき開誘導溝を含んでいるの
で、へき開の制御性は向上する。また、Ｖ溝形成後の再
成長工程の前に、へき開誘導溝部分のみを絶縁膜等によ
って覆っておき、再成長工程後にこの絶縁膜等を除去し
て、へき開誘導溝を露出させて、へき開を行なうように
してもよい。
【０１１５】このように、本第７の実施例によれば、特
に、第４の実施例ないし第６の実施例による半導体レー
ザのように、へき開位置を揃えることが必要な半導体レ
ーザを製造する工程において、Ｖ溝の形成と同時にへき
開誘導溝を形成するようにしたので、上述の第４の実施
例ないし第６の実施例で示した構造のレーザを制御性よ
く製造することができる。
【０１１６】
【０１１７】
【０１１８】
【０１１９】
【０１２０】
【発明の効果】 以上のように 、この発明にかかる半導体
レーザの製造方法によれば、第１導電型基板上に、第１
導電型クラッド層，活性層，第２導電型クラッド層，及
び第１導電型電流ブロック層を含む半導体積層構造を成
長した後、上記半導体積層構造上に、共振器長方向に延
びるストライプ状の開口部であって、そのレーザ出射端
面近傍の一定領域のストライプ幅がそれ以外の領域のス
トライプ幅よりも広いストライプ状開口部を有する絶縁
膜パターンを形成し、この後、上記絶縁膜パターンをエ
ッチングマスクとして、上記半導体積層構造を所定の結
晶面に対して垂直方向のエッチング速度が他の方向にお
けるエッチング速度に比して極めて遅くなるエッチング
方法によりエッチングし、その側面が上記所定の結晶面
であり、上記レーザ出射端面近傍の一定領域ではその先
端が上記第１導電型クラッド層に達し、上記それ以外の
領域ではその先端が上記第２導電型クラッド層中にとど
まる断面Ｖ字型のストライプ溝を形成し、その後、上記
ストライプ溝内に第２導電型半導体を埋め込み成長し、
さらに、ウエハ上に第２導電型コンタクト層を結晶成長
するようにしたので、活性領域のストライプ幅が狭く、
かつ、レーザ出射端面近傍に窓領域を有する半導体レー
ザを、容易に、再現性よく作製できる効果がある。
【０１２１】また、この発明にかかる半導体レーザによ
れば、第１導電型半導体基板上に結晶成長された、第１
導電型クラッド層，活性層，第２導電型クラッド層，及
び第１導電型電流ブロック層を含む半導体積層構造と、
該半導体積層構造に形成された、レーザ共振器長方向に
延び、かつレーザ出射端面近傍の一定領域ではその先端
が上記第１導電型クラッド層に達し、上記一定領域以外
の領域ではその先端が上記第２導電型クラッド層中にと
どまる断面Ｖ字型のストライプ溝と、該ストライプ溝を
埋め込むように結晶成長された第２導電型半導体層とを
備えた構成としたから、活性領域のストライプ幅が狭
く、低しきい値で、出射ビームの断面形状が円形に近
い、レーザ出射端面近傍に窓領域を有する半導体レーザ
を実現できる効果がある。
【０１２２】また、この発明にかかる半導体レーザの製
造方法によれば、第１導電型基板上に、第１導電型クラ
ッド層，活性層，第２導電型クラッド層，及び第１導電
型電流ブロック層を含む半導体積層構造を成長した後、
上記半導体積層構造上に、共振器長方向に延びるストラ
イプ状の開口部であって、そのレーザ出射端面近傍の一
定領域のストライプ幅がそれ以外の領域のストライプ幅
よりも狭いストライプ状開口部を有する絶縁膜パターン
を形成し、この後、上記絶縁膜パターンをエッチングマ
スクとして、上記半導体積層構造を所定の結晶面に対し
て垂直方向のエッチング速度が他の方向におけるエッチ
ング速度に比して極めて遅くなるエッチング方法により
エッチングし、その側面が上記所定の結晶面であり、上
記レーザ出射端面近傍の一定領域ではその先端が上記第
１導電型電流ブロック層中にとどまり、上記それ以外の
領域ではその先端が上記第２導電型クラッド層に達する
断面Ｖ字型のストライプ溝を形成し、その後、上記スト
ライプ溝内に第２導電型半導体を埋め込み成長し、さら
に、ウエハ上に第２導電型コンタクト層を結晶成長する
ようにしたので、活性領域のストライプ幅が狭く、か
つ、レーザ出射端面近傍に電流非注入領域を有する半導
体レーザを、容易に、再現性よく作製できる効果があ
る。
【０１２３】また、この発明にかかる半導体レーザによ
れば、第１導電型半導体基板上に結晶成長された、第１
導電型クラッド層，活性層，第２導電型クラッド層，及
び第１導電型電流ブロック層を含む半導体積層構造と、
該半導体積層構造に形成された、レーザ共振器長方向に
延び、かつレーザ出射端面近傍の一定領域ではその先端
が上記第１導電型電流ブロック層中にとどまり、上記一
定領域以外の領域ではその先端が上記第２導電型クラッ
ド層に達する断面Ｖ字型のストライプ溝と、該ストライ
プ溝を埋め込むように結晶成長された第２導電型半導体
層とを備えた構成としたので、活性領域のストライプ幅
が狭く、低しきい値で、出射ビームの断面形状が円形に
近い、レーザ出射端面近傍に電流非注入領域を有する半
導体レーザを実現できる効果がある。
【０１２４】
【０１２５】
【０１２６】
【０１２７】
【０１２８】また、この発明にかかる半導体レーザの製
造方法によれば、上記半導体レーザの製造方法におけ
る、上記ストライプ溝形成に用いる絶縁膜パターンを形
成する工程において、上記ストライプ状の開口パターン
及び、レーザ端面とすべきへき開線上の位置に形成した
へき開誘導パターンを有する絶縁膜パターンを形成する
ようにしたので、上記へき開誘導パターンを用いてウエ
ハに形成されたへき開誘導溝を用いることにより、へき
開によるレーザ端面形成を制御性よく行なうことができ
る効果がある。
【図面の簡単な説明】
【図１】この発明の第１の実施例による半導体レーザを
示す斜視図である。
【図２】図１に示す半導体レーザの製造方法を説明する
ための（０１１）面で切った断面工程図である。
【図３】塩素系ガスエッチングにおけるマスクのストラ
イプ方向とエッチング形状の関係を説明するための図で
ある。
【図４】この発明の第１の実施例における具体的な寸法
の一例を説明するための図である。
【図５】この発明の第２の実施例による半導体レーザを
示す斜視図である。
【図６】図５に示す半導体レーザの製造方法を説明する
ための（０１１）面で切った断面工程図である。
【図７】この発明の第３の実施例による半導体レーザ
（レーザアレイ）を示す斜視図である。
【図８】この発明の第４の実施例による半導体レーザを
示す斜視図である。
【図９】図８に示す半導体レーザのレーザ発振領域，及
び窓領域における（０１１）面で切った断面構造を示す
図である。
【図１０】この発明の第４の実施例による半導体レーザ
の製造工程に用いるＳｉＮマスクの形状の一例を示す上
面図である。
【図１１】図１０に示す形状のＳｉＮマスクをエッチン
グマスクとして用いた塩素系ガスエッチングによりエッ
チングを行なったときのエッチング形状を示す斜視図で
ある。
【図１２】この発明の第４の実施例における具体的な寸
法の一例を説明するための図である。
【図１３】この発明の第４の実施例による半導体レーザ
の製造工程に用いるＳｉＮマスクの形状の他の例を示す
上面図である。
【図１４】この発明の第４の実施例による半導体レーザ
の製造工程に用いるＳｉＮマスクの形状の他の例を示す
上面図である。
【図１５】この発明の第５の実施例による半導体レーザ
を示す斜視図である。
【図１６】図１５に示す半導体レーザのレーザ発振領
域，及び電流非注入領域における（０１１）面で切った
断面構造を示す図である。
【図１７】この発明の第５の実施例による半導体レーザ
の製造工程に用いるＳｉＮマスクの形状の一例を示す上
面図である。
【図１８】この発明の第５の実施例の変形例による半導
体レーザの製造工程に用いるＳｉＮマスクの形状の一例
を示す上面図である。
【図１９】この発明の第６の実施例による半導体レーザ
を示す斜視図である。
【図２０】図１９に示す半導体レーザのレーザ発振領
域，及びリッジ幅遷移領域における（０１１）面で切っ
た断面構造を示す図である。
【図２１】この発明の第６の実施例による半導体レーザ
の製造工程に用いるＳｉＮマスクの形状の他の例を示す
上面図である。
【図２２】この発明の第７の実施例による半導体レーザ
の製造方法において用いるフォトマスクのマスクパター
ン形状の一例を示した図である。
【図２３】図２２に示すフォトマスクを用いた場合のへ
き開位置を示す図である。
【図２４】従来のリッジ導波路型レーザダイオードを示
す斜視図である。
【図２５】図２４の半導体レーザの製造方法を説明する
ための断面工程図である。
【図２６】従来の端面窓構造の一例を示す斜視図であ
る。
【図２７】従来の端面非注入レーザを示す斜視図であ
る。
【図２８】図２７の端面非注入レーザの製造工程を説明
するための工程斜視図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板 ２ ｎ型ＡｌＧａＡｓ第１クラッド層 ３ 活性層 ４ ｐ型ＡｌＧａＡｓ第２クラッド層 ５ ｎ型ＡｌＧａＡｓブロック層 ６ ｐ型ＧａＡｓキャップ層 ７ ＳｉＮマスク ８ ｐ型ＡｌＧａＡｓ層 ９ ｐ型ＧａＡｓキャップ層 １１ ｐ型ＧａＡｓコンタクト層 １２ Ｖ溝 １３ａ ｎ側オーミック電極 １３ｂ ｐ側オーミック電極 ２１ ｎ型ＧａＡｓ基板 ２２ ｎ型ＡｌＧａＡｓ第１クラッド層 ２３ 活性層 ２４ ｐ型ＡｌＧａＡｓ第２クラッド層 ２５ ｎ型ＡｌＧａＡｓブロック層 ２６ ｐ型ＧａＡｓキャップ層 ２７ ＳｉＮマスク ２９ ｐ型ＧａＡｓキャップ層 ３０ ｐ型ＡｌＧａＡｓ層 ３１ ｐ型ＧａＡｓコンタクト層 ３５ａ ｎ側オーミック電極 ３５ｂ ｐ側オーミック電極 ４１ ｎ型ＧａＡｓ基板 ４２ ｎ型ＡｌＧａＡｓ第１クラッド層 ４３ 活性層 ４４ ｐ型ＡｌＧａＡｓ第２クラッド層 ４５ ｎ型ＡｌＧａＡｓブロック層 ４６ ｐ型ＧａＡｓキャップ層 ４８ ｐ型ＡｌＧａＡｓ層 ４９ ｐ型ＧａＡｓキャップ層 ５１ ｐ型ＧａＡｓコンタクト層 ５５ａ ｎ側オーミック電極 ５５ｂ ｐ側オーミック電極 ６１ ｎ型ＧａＡｓ基板 ６２ ｎ型ＡｌＧａＡｓ第１クラッド層 ６３ 活性層 ６４ ｐ型ＡｌＧａＡｓ第２クラッド層 ６５ ｎ型ＡｌＧａＡｓブロック層 ６６ ｐ型ＧａＡｓキャップ層 ６７ ＳｉＮマスク ６８ ｐ型ＡｌＧａＡｓ層 ６９ ｐ型ＧａＡｓキャップ層 ７１ ｐ型ＧａＡｓコンタクト層 ７３ レーザ発振領域 ７４ 窓領域 ７５ａ ｎ側オーミック電極 ７５ｂ ｐ側オーミック電極 ８１ ｎ型ＧａＡｓ基板 ８２ ｎ型ＡｌＧａＡｓ第１クラッド層 ８３ 活性層 ８４ ｐ型ＡｌＧａＡｓ第２クラッド層 ８５ ｎ型ＡｌＧａＡｓブロック層 ８６ ｐ型ＧａＡｓキャップ層 ８７ ＳｉＮマスク ８８ ｐ型ＡｌＧａＡｓ層 ８９ ｐ型ＧａＡｓキャップ層 ９１ ｐ型ＧａＡｓコンタクト層 ９３ レーザ発振領域 ９４ 電流非注入領域 ９５ａ ｎ側オーミック電極 ９５ｂ ｐ側オーミック電極 １０１ ｎ型ＧａＡｓ基板 １０２ ｎ型ＡｌＧａＡｓ第１クラッド層 １０３ 活性層 １０４ ｐ型ＡｌＧａＡｓ第２クラッド層 １０５ ｎ型ＡｌＧａＡｓブロック層 １０６ ｐ型ＧａＡｓキャップ層 １０７ ＳｉＮマスク １０８ ｐ型ＡｌＧａＡｓ層 １０９ ｐ型ＧａＡｓキャップ層 １１１ ｐ型ＧａＡｓコンタクト層 １１３ レーザ発振領域 １１４ リッジ幅遷移領域 １１５ａ ｎ側オーミック電極 １１５ｂ ｐ側オーミック電極 １２０ フォトマスク １２１ Ｖ溝形成用パターン １２２ へき開誘導溝形成用パターン １２３ へき開線
フロントページの続き (56)参考文献 特開 平１−253985（ＪＰ，Ａ) 特開 平１−270287（ＪＰ，Ａ) 特開 平３−62585（ＪＰ，Ａ) 特開 平３−209893（ＪＰ，Ａ) 特開 平４−229678（ＪＰ，Ａ) 特開 平４−262589（ＪＰ，Ａ) 特開 平５−121839（ＪＰ，Ａ) 特開 平６−232099（ＪＰ，Ａ) 特開 平７−146413（ＪＰ，Ａ) 特開 昭56−71989（ＪＰ，Ａ) 特開 昭57−10992（ＪＰ，Ａ) 特開 昭57−184276（ＪＰ，Ａ) 特開 昭58−194387（ＪＰ，Ａ) 特開 昭58−197787（ＪＰ，Ａ) 特開 昭60−105289（ＪＰ，Ａ) 特開 昭60−201687（ＪＰ，Ａ) 特開 昭61−100986（ＪＰ，Ａ) 特開 昭63−124486（ＪＰ，Ａ) 特開 昭63−164321（ＪＰ，Ａ) 特開 昭64−41291（ＪＰ，Ａ) 特開 昭64−61082（ＪＰ，Ａ) 米国特許4791635（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体レーザを製造する方法において、 第１導電型基板上に、第１導電型クラッド層，活性層，
    第２導電型クラッド層，及び第１導電型電流ブロック層
    を含む半導体積層構造を成長する工程と、 上記半導体積層構造上に、ストライプ状の開口部を有す
    る絶縁膜パターンを形成する工程と、 上記絶縁膜パターンをエッチングマスクとして、上記半
    導体積層構造を所定の結晶面に対して垂直方向のエッチ
    ング速度が他の方向におけるエッチング速度に比して極
    めて遅くなるエッチング方法によりエッチングし、その
    側面が上記所定の結晶面である断面Ｖ字型のストライプ
    溝を形成し、該ストライプ溝内に上記活性層に電流を注
    入するための電流通路を形成する工程と、 上記ストライプ溝内に第２導電型半導体を埋め込み成長
    する工程と、 ウエハ上に第２導電型コンタクト層を結晶成長する工程
    とを含み、 上記絶縁膜パターンを形成する工程は、共振器長方向に
    延びるストライプ状の開口部であって、そのレーザ出射
    端面近傍の一定領域のストライプ幅がそれ以外の領域の
    ストライプ幅よりも広いストライプ状開口部を有する絶
    縁膜パターンを形成するものであり、 上記断面Ｖ字型のストライプ溝を形成する工程は、上記
    レーザ出射端面近傍の一定領域ではその先端が上記第１
    導電型クラッド層に達し、上記それ以外の領域ではその
    先端が上記第２導電型クラッド層中にとどまる断面Ｖ字
    型のストライプ溝を形成するものであることを特徴とす
    る半導体レーザの製造方法。
  2. 【請求項２】 第１導電型半導体基板上に結晶成長され
    た、第１導電型クラッド層，活性層，第２導電型クラッ
    ド層，及び第１導電型電流ブロック層を含む半導体積層
    構造と、 該半導体積層構造に形成された、その先端が上記第２導
    電型クラッド層に達する、断面Ｖ字型のストライプ溝
    と、 該ストライプ状溝を埋め込むように結晶成長された第２
    導電型半導体層とを備え、 上記断面Ｖ字型のストライプ溝は、レーザ共振器長方向
    に延びるものであり、かつレーザ出射端面近傍の一定領
    域ではその先端が上記第１導電型クラッド層に達し、上
    記一定領域以外の領域ではその先端が上記第２導電型ク
    ラッド層中にとどまるものであることを特徴とする半導
    体レーザ。
  3. 【請求項３】 半導体レーザを製造する方法において、 第１導電型基板上に、第１導電型クラッド層，活性層，
    第２導電型クラッド層，及び第１導電型電流ブロック層
    を含む半導体積層構造を成長する工程と、 上記半導体積層構造上に、ストライプ状の開口部を有す
    る絶縁膜パターンを形成する工程と、 上記絶縁膜パターンをエッチングマスクとして、上記半
    導体積層構造を所定の結晶面に対して垂直方向のエッチ
    ング速度が他の方向におけるエッチング速度に比して極
    めて遅くなるエッチング方法によりエッチングし、その
    側面が上記所定の結晶面である断面Ｖ字型のストライプ
    溝を形成し、該ストライプ溝内に上記活性層に電流を注
    入するための電流通路を形成する工程と、 上記ストライプ溝内に第２導電型半導体を埋め込み成長
    する工程と、 ウエハ上に第２導電型コンタクト層を結晶成長する工程
    とを含み、 上記絶縁膜パターンを形成する工程は、共振器長方向に
    延びるストライプ状の開口部であって、そのレーザ出射
    端面近傍の一定領域のストライプ幅がそれ以外の領域の
    ストライプ幅よりも狭いストライプ状開口部を有する絶
    縁膜パターンを形成するものであり、 上記断面Ｖ字型のストライプ溝を形成する工程は、上記
    レーザ出射端面近傍の一定領域ではその先端が上記第１
    導電型電流ブロック層中にとどまり、上記それ以外の領
    域ではその先端が上記第２導電型クラッド層に達する断
    面Ｖ字型のストライプ溝を形成するものであることを特
    徴とする半導体レーザの製造方法。
  4. 【請求項４】 第１導電型半導体基板上に結晶成長され
    た、第１導電型クラッド層，活性層，第２導電型クラッ
    ド層，及び第１導電型電流ブロック層を含む半導体積層
    構造と、 該半導体積層構造に形成された、その先端が上記第２導
    電型クラッド層に達する、断面Ｖ字型のストライプ溝
    と、 該ストライプ状溝を埋め込むように結晶成長された第２
    導電型半導体層とを備え、 上記断面Ｖ字型のストライプ溝は、レーザ共振器長方向
    に延びるものであり、かつレーザ出射端面近傍の一定領
    域ではその先端が上記第１導電型電流ブロック層中にと
    どまり、上記一定領域以外の領域ではその先端が上記第
    ２導電型クラッド層に達するものであることを特徴とす
    る半導体レーザ。
  5. 【請求項５】 請求項１，または請求項３のいずれかに
    記載の半導体レーザの製造方法において、 上記絶縁膜パターンを形成する工程は、上記ストライプ
    状の開口パターン及び、レーザ端面とすべきへき開線上
    の位置に形成したへき開誘導パターンを有する絶縁膜パ
    ターン を形成するものであることを特徴とする半導体レ
    ーザの製造方法。
JP02295894A 1994-02-22 1994-02-22 半導体レーザの製造方法，及び半導体レーザ Expired - Fee Related JP3510305B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02295894A JP3510305B2 (ja) 1994-02-22 1994-02-22 半導体レーザの製造方法，及び半導体レーザ
GB9503445A GB2287124B (en) 1994-02-22 1995-02-21 Semiconductor laser and method for fabricating semiconductor laser
DE19505949A DE19505949A1 (de) 1994-02-22 1995-02-21 Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
US08/392,268 US5541950A (en) 1994-02-22 1995-02-22 Semiconductor laser including groove having variable dimensions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02295894A JP3510305B2 (ja) 1994-02-22 1994-02-22 半導体レーザの製造方法，及び半導体レーザ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003365828A Division JP2004088124A (ja) 2003-10-27 2003-10-27 半導体レーザの製造方法，及び半導体レーザ

Publications (2)

Publication Number Publication Date
JPH07235722A JPH07235722A (ja) 1995-09-05
JP3510305B2 true JP3510305B2 (ja) 2004-03-29

Family

ID=12097119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02295894A Expired - Fee Related JP3510305B2 (ja) 1994-02-22 1994-02-22 半導体レーザの製造方法，及び半導体レーザ

Country Status (4)

Country Link
US (1) US5541950A (ja)
JP (1) JP3510305B2 (ja)
DE (1) DE19505949A1 (ja)
GB (1) GB2287124B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593717A (zh) * 2012-03-21 2012-07-18 中国工程物理研究院应用电子学研究所 超薄绝缘层半导体激光器及其制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
KR100203307B1 (ko) * 1996-06-29 1999-06-15 김영환 레이저 다이오드의 제조방법
JPH11307862A (ja) 1998-04-21 1999-11-05 Nec Corp 半導体レーザ
JP2000101200A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体レーザーおよびマルチ半導体レーザー
JP2000323789A (ja) * 1999-05-11 2000-11-24 Nec Corp 窓型半導体レーザおよびその製造方法
JP3329764B2 (ja) 1999-05-13 2002-09-30 日本電気株式会社 半導体レーザー及び半導体光増幅器
JP2002064239A (ja) * 2000-06-08 2002-02-28 Furukawa Electric Co Ltd:The 半導体レーザ素子の製造方法
JP5019549B2 (ja) * 2001-05-11 2012-09-05 古河電気工業株式会社 半導体レーザ素子の製造装置および製造方法
JP2003017804A (ja) * 2001-07-04 2003-01-17 Fuji Photo Film Co Ltd 半導体レーザ装置およびその製造方法
US7378681B2 (en) * 2002-08-12 2008-05-27 Agility Communications, Inc. Ridge waveguide device surface passivation by epitaxial regrowth
US6954558B2 (en) * 2003-06-24 2005-10-11 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
JP4751024B2 (ja) * 2004-01-16 2011-08-17 シャープ株式会社 半導体レーザおよびその製造方法
US7280712B2 (en) * 2005-08-04 2007-10-09 Intel Corporation Method and apparatus for phase shifiting an optical beam in an optical device
US20070280309A1 (en) * 2006-05-23 2007-12-06 Ansheng Liu Optical waveguide with single sided coplanar contact optical phase modulator
JP5093033B2 (ja) 2008-09-30 2012-12-05 ソニー株式会社 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置
GB2471266B (en) * 2009-06-10 2013-07-10 Univ Sheffield Semiconductor light source and method of fabrication thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791635A (en) 1986-02-12 1988-12-13 Telefunken Electronic Gmbh Heterostructure semiconductor laser diode

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749298U (ja) * 1980-09-04 1982-03-19
JPS5799792A (en) * 1980-12-11 1982-06-21 Mitsubishi Electric Corp Semiconductor laser device
US4454603A (en) * 1981-01-29 1984-06-12 Licentia Patent-Verwaltungs-Gmbh Semiconductor laser
NL8201409A (nl) * 1982-04-02 1983-11-01 Philips Nv Halfgeleiderlaser en werkwijze ter vervaardiging ervan.
JPS58206184A (ja) * 1982-05-25 1983-12-01 Sharp Corp 半導体レ−ザ素子及びその製造方法
JPS5963788A (ja) * 1982-10-04 1984-04-11 Agency Of Ind Science & Technol 半導体レ−ザ
JPH067618B2 (ja) * 1983-12-26 1994-01-26 株式会社東芝 半導体レ−ザ装置
US4686679A (en) * 1984-03-21 1987-08-11 Sharp Kabushiki Kaisha Window VSIS semiconductor laser
JPH069276B2 (ja) * 1987-06-11 1994-02-02 沖電気工業株式会社 半導体レ−ザ装置
JPH0231488A (ja) * 1988-07-20 1990-02-01 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2752423B2 (ja) * 1989-03-31 1998-05-18 三菱電機株式会社 化合物半導体へのＺｎ拡散方法
DE69115596T2 (de) * 1990-08-24 1996-09-19 Nippon Electric Co Verfahren zur Herstellung einer optischen Halbleitervorrichtung
JPH04116993A (ja) * 1990-09-07 1992-04-17 Matsushita Electric Ind Co Ltd 半導体レーザ及びその製造方法
US5210767A (en) * 1990-09-20 1993-05-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
JPH065976A (ja) * 1992-06-24 1994-01-14 Fujitsu Ltd 半導体レーザ装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791635A (en) 1986-02-12 1988-12-13 Telefunken Electronic Gmbh Heterostructure semiconductor laser diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593717A (zh) * 2012-03-21 2012-07-18 中国工程物理研究院应用电子学研究所 超薄绝缘层半导体激光器及其制备方法
CN102593717B (zh) * 2012-03-21 2014-12-03 中国工程物理研究院应用电子学研究所 超薄绝缘层半导体激光器及其制备方法

Also Published As

Publication number Publication date
GB9503445D0 (en) 1995-04-12
US5541950A (en) 1996-07-30
GB2287124B (en) 1998-01-28
DE19505949A1 (de) 1995-08-24
JPH07235722A (ja) 1995-09-05
GB2287124A (en) 1995-09-06

Similar Documents

Publication Publication Date Title
JP3510305B2 (ja) 半導体レーザの製造方法，及び半導体レーザ
US5656539A (en) Method of fabricating a semiconductor laser
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
JPH0653619A (ja) 化合物半導体装置及びその製造方法
JPH0656906B2 (ja) 半導体レ−ザ装置
US4841532A (en) Semiconductor laser
EP0209387A2 (en) Semiconductor laser device
US5892785A (en) Semiconductor laser
EP0769831A1 (en) Semiconductor laser and method of fabricating semiconductor laser
EP0264225B1 (en) A semiconductor laser device and a method for the production of the same
JPH07226566A (ja) 量子井戸半導体レーザおよびその製造方法
JP2001057459A (ja) 半導体レーザ
US4983541A (en) Semiconductor laser device fabrication
EP0298778B1 (en) Semiconductor laser devices and methods of making same
US5490159A (en) Visible light semiconductor laser
JP2629678B2 (ja) 半導体レーザ装置およびその製造方法
JP4062501B2 (ja) 半導体レーザ素子
JPH037153B2 (ja)
JP2004088124A (ja) 半導体レーザの製造方法，及び半導体レーザ
JP2973215B2 (ja) 半導体レーザ装置
JPS6234473Y2 (ja)
JP3277711B2 (ja) 半導体レーザ及びその製造方法
JPH07235725A (ja) 半導体レーザ素子およびその製造方法
JPH05226767A (ja) 埋め込み型半導体レーザおよびその製造方法
JPH0766992B2 (ja) ＡｌＧａＩｎＰ系半導体レーザとその製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees