JPH065976A - 半導体レーザ装置の製造方法 - Google Patents

半導体レーザ装置の製造方法

Info

Publication number
JPH065976A
JPH065976A JP4165157A JP16515792A JPH065976A JP H065976 A JPH065976 A JP H065976A JP 4165157 A JP4165157 A JP 4165157A JP 16515792 A JP16515792 A JP 16515792A JP H065976 A JPH065976 A JP H065976A
Authority
JP
Japan
Prior art keywords
layer
growth
semiconductor laser
ratio
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4165157A
Other languages
English (en)
Inventor
Chikashi Anayama
親志 穴山
Toshiyuki Tanahashi
俊之 棚橋
Masato Kondo
真人 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4165157A priority Critical patent/JPH065976A/ja
Priority to US08/076,790 priority patent/US5336635A/en
Priority to FR9307681A priority patent/FR2693047B1/fr
Publication of JPH065976A publication Critical patent/JPH065976A/ja
Priority to US08/226,050 priority patent/US5375136A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2238—Buried stripe structure with a terraced structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
    • H01S5/2235—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface with a protrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2237—Buried stripe structure with a non-planar active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/095—Laser devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体レーザ装置の製造方法に関
し，低しきい値電流で, 高効率, 高出力のレーザ素子を
提供することを目的とする。 【構成】 メサストライプ構造1aが設けられ, 所定面指
数表面を有する化合物半導体基板１の，メサストライプ
構造1aの両側に電流ブロック層３が配設され, 化合物半
導体基板１上に，少なくとも，断面が湾曲したバッファ
層４，下部クラッド層６，活性層８，上部クラッド層1
0, コンタクト層12が積層されてなる半導体レーザ装置
において，メサストライプ構造1aの両側を埋め込むこと
で生じた電流ブロック層３の斜面3aが, 基板1 表面にお
ける所定面指数より傾斜し, 且つ, （３１１）Ａ面より
も緩斜面に形成されるように，また，窪みが出来ないよ
うに，そして活性層が発光部分で窪み状のうねりを持た
ないように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体レーザ装置の製造
方法に係り，特に，ＡｌＧａＩｎＰ系横モード制御型の
可視光半導体レーザ装置の製造方法に関する。
【０００２】近年，0.6 μｍ帯の可視光半導体レーザ
は，ＰＯＳ端末装置，光ディスク装置，レーザプリンタ
等の光情報処理装置の高性能化を実現できる光源とし
て，大いに期待されている。
【０００３】このような可視光半導体レーザには，低し
きい値電流，高効率の特性，さらに高出力が要求されて
いる。
【０００４】
【従来の技術】図８，図９は従来例の説明図である。図
において，21はＳｉドープのｎ−ＧａＡｓ基板，22はＳ
ｅドープのｎ−ＡｌＧａＩｎＰ下部クラッド層，23はノ
ンドープのＧａＩｎＰ活性層，24はＭｇドープのｐ−Ａ
ｌＧａＩｎＰ上部クラッド層，24a はメサストライプ構
造，25はＺｎドープのｐ−ＧａＩｎＰスパイク防止層，
26はＳｅドープのｎ−ＧａＡｓ電流ブロック層，27はＺ
ｎドープのｐ−ＧａＡｓ第１コンタクト層，28はＺｎド
ープのｐ−ＧａＡｓ第２コンタクト層，31はＺｎドープ
のｐ−ＧａＡｓ基板，31a はメサストライプ構造，32は
Ｓｅドープのｎ−ＧａＡｓ電流ブロック層，33はＭｇド
ープのｐ−ＡｌＧａＩｎＰスパイク防止層，34はＭｇド
ープのｐ−ＡｌＧａＩｎ下部クラッド層，35はノンドー
プのＧａＩｎＰ活性層，36はＳｅドープのｎ−ＡｌＧａ
ＩｎＰ上部クラッド層，37はＳｅドープのｎ−ＧａＡｓ
コンタクト層，38はＧａＡｓ基板, 38a は斜面, 38b は
メサ底面の幅, 39はSiO2選択成長マスク,39a は張り出
し幅である。
【０００５】可視光半導体レーザとしてＡｌＧａＩｎＰ
系のレーザが知られているが，この系のレーザは従来の
ＧａＡｓ／ＡｌＧａＡｓ系のレーザとは異なり，Ａｌを
含む層上へのＡｌを含む材料の成長が非常に困難であ
る。従って，横方向の屈折率変化を，ＢＨ(Buried Hete
rostructure)レーザのようにＡｌを含む材料で埋め込む
ことによって達成することは困難であった。
【０００６】そこで，従来の実用化されている横モード
制御型ＡｌＧａＩｎＰ系レーザは,図８（ａ）に示すよ
うに，活性層23が平坦であり（特開昭６２−２００７８
６），上部クラッド層24のみをメサストライプ構造24a
に成形した構造とすることで横方向の屈折率変化をつけ
ている。
【０００７】しかしながらこの構造では，メサストライ
プ構造24a の両端側の埋め込み層である電流ブロック層
26が光を吸収するＧａＡｓであり，ロスガイド構造であ
るので，レーザの量子効率の高いものが得られにくいと
いう欠点があった。
【０００８】これに対して，段差を有するＧａＡｓ基板
上にダブルヘテロ構造を成長することにより活性層に段
差をつけ，横モード制御を可能としたレーザが知られて
おり，発明者等は図８（ｂ）に示すように，メサストラ
イプ構造31a のＧａＡｓ基板31上に緩やかな段差をつけ
た活性層35を成長したレーザ素子を提案している（特願
平２−159997) 。
【０００９】このレーザ素子の構造は，ロスガイド構造
でないため，光の吸収損失は考えなくてもよいが，ｎ−
ＡｌＧａＩｎＰの上部クラッド層36の部分で電流が広が
るため，電流閉じ込め性が十分でない。
【００１０】また，この構造を得るために，発明者らは
電流ブロック層32の選択埋め込み成長の際に，SiO2選択
成長マスクの張り出し幅を小さくする方法を提案してい
る。この方法は，図９に示すように，（１１１）Ｂ面を
斜面38a とするＧａＡｓ基板38のメサを得る場合に，Si
O2選択成長マスク39の近傍のエッチングが早いために,
図９（ａ）に示すようにSiO2選択成長マスク39の張り出
し幅39a が, メサ底面の幅38b よりも大きくなってしま
うことに起因する。これは，図４（ｂ）に示すように，
SiO2選択成長マスク39をコントロールエッチングするこ
とによって，ＧａＡｓ基板38のメサ底面の幅38b よりも
小さくでき，且つ，図４（ｃ）に示すように，このあと
で少しだけＧａＡｓ基板38をエッチングすることでSiO2
選択成長マスク39のメサ底面の幅38b よりも張り出し幅
39a の小さいSiO2選択成長マスク39a を用いて，ＧａＡ
ｓ基板38が得られる。（特願平−２５４９６２）
【００１１】
【発明が解決しようとする課題】発明者らの先願特許で
は，SiO2選択成長マスク39の張り出し幅39a を小さくす
ることによって, ＧａＡｓ基板38の斜面38a が, （３１
１）Ａ面付近の緩斜面を有する埋め込み成長の電流ブロ
ック層を得ている。しかしながら，SiO2選択成長マスク
39の張り出し幅39a を小さくしても，場合によっては，
メサの斜面38a の部分に微妙な窪みが生じてしまうとい
う欠点があり，この場合は上部に形成されたダブルヘテ
ロ構造の活性層35の部分に，微妙な窪み状のうねりを生
じてしまい，レーザ発振のファーフィールドパターンの
単峰性を悪くしていた。
【００１２】そのため，本発明は，レーザ発振のファー
フィールドパターンにおいて，窪み状のうねりを解消す
る手段を提供することを第１の目的とする。一方，後述
の図４（ａ）に一部を示したレーザの形状において，例
えば，上部，或いは下部クラッド層10，６の成長した形
状について，基板１のメサストライプ構造1a上で基板１
に平行な面をストライプ部と定義し，メサの斜面1bの部
分を斜面部，メサの下側の基板１に平行な面を平野部と
すると，上記クラッド層10，６のストライプ部，又は，
平野部の厚さＢに対する斜面部の厚さＡの比Ａ／Ｂを斜
平比と定義する。
【００１３】上記レーザ素子において，重要な成長形状
パラメータは，(1) 電流ブロック層斜面の面方位, (2)
メサの高さ, (3) ＧａＡｓバッファ層斜平比，(4) 活性
層の斜平比，(5) クラッド層の斜平比，(6) クラッド層
厚, 活性層厚, (7) 基板ストライプ部の幅, (8) コンタ
クト層の斜平比, (9) コンタクト層の厚さなど, であ
る。
【００１４】これらの内, (3) ＧａＡｓバッファ層斜平
比，(5) クラッド層の斜平比，(6)クラッド層厚, 活性
層厚, は電流閉じ込めに関連する。先ず, (3) のＧａＡ
ｓバッファ層斜平比については, 基板ストライプ上に狭
窄された電流がバッファの斜面へ流れ込まないようにす
るために, バッファ層の斜面部の抵抗率を大きくしなけ
ればならない。これは, 電流ブロック層からビルトイン
電圧に従って延びている空乏層が, 斜面部バッファを貫
通すればよい。このためには, バッファ層は低キャリア
濃度で, 且つ, 薄い必要がある。
【００１５】しかしながら, キャリア濃度を低くしすぎ
るとストライプ上から活性層側へ電流が流れる際に発熱
し, 素子特性を悪化させてしまう。また, バッファ層。
薄すぎるとバッファ効果が低減し, ヒロック等の欠陥を
生じ易くなる。バッファ層の厚さは, 約５００Å以上の
厚さが必要である。以上より，上記のように空乏層がバ
ッファ斜面部を貫通するためには，バッファ層の斜平比
を出来るだけ１以下にする必要がある。
【００１６】また，(5) のクラッド層の斜平比について
は，特に下側のｐ型クラッドの斜平比が重要である。ｐ
型クラッドは比較的抵抗率が高いので，斜平比を大きく
すると，相対的にストライプ上方向の抵抗率は斜面方向
の抵抗率よりも小さくなるため，電流閉じ込め性が良く
なる。逆に，斜平比が小さいと，電流は斜面部方向に流
れるため，電流閉じ込め性が悪くなってしまう。従っ
て，ｐ型クラッド層の斜平比は１よりも大きい方が良
い。
【００１７】その反面，ｐ型クラッド層は光閉じ込めの
必要から，(6) のクラッド層厚, 活性層厚が厚い必要が
あるが，上記の斜平比を大きくすると，(7) の基板スト
ライプ部の幅, 即ち活性層の幅が大きくなってしまい，
光の横モード制御を悪化させるため，上限が存在する。
このため，斜平比では約２程度に抑える必要がある。
【００１８】更に，ボンディング歪みに対しては，出来
るだけ最終的な成長形状が平面に近くなるようにするこ
とが必要である。そのため，(8) のコンタクト層の斜平
比,(9) のコンタクト層の厚さが重要であるが，(9) の
コンタクト層の厚さを厚くすることは，ストライプ幅が
成長厚に比例して大きくなるため良いが，成長時間が長
くかかるのでドーパントの拡散などが生じる。したがっ
て，(9) のコンタクト層の厚さだけでは不足であり，
(8) のコンタクト層の斜平比を大きくする必要がある。
【００１９】以上のように，各成長層の斜平比を厳密に
制御する必要があるが，その成長によって得られるレー
ザ形状が成長条件によってばらつき，また，成長装置に
よっても形状が異なるという問題を生じていた。
【００２０】本発明では上記の問題に鑑み，第２の目的
として，光の吸収がなく電流閉じ込め性もよい構造の半
導体レーザ及びその構造を実現するための方法を提供す
るとともに，この成長形状の依存性を明らかにし，安定
したレーザ構造の形状を得る成長条件を提案することを
目的とする。
【００２１】
【課題を解決するための手段】図１は本発明の原理説明
図，図２は活性層の断面形状と光閉じ込めパターン，図
３は III族原料と電流ブロック層の成長形状, 図４は成
長温度，並びにＶ/III比による斜平比の変化，図５は活
性層湾曲型レーザの模式断面図である。
【００２２】図において，１は化合物半導体基板であっ
てｐ或いはｎ−ＧａＡｓ基板，1aはメサストライプ構
造，1bは斜面であって（１１１）Ｂ面，1cはメサ底部の
幅，２は選択成長マスクであってSiO2膜，2aは選択成長
マスクの張り出し幅，３は電流ブロック層であってｐ−
ＧａＡｓ層，3aは斜面であって（３１１）Ａ面よりも緩
斜面，3bは斜面であって（４１１）Ａ面よりも緩斜面，
４はバッファ層であってｎ−ＧａＡｓ層，５は下部スパ
イク防止層であってｎ−ＧａＩｎＰ層，６は下部クラッ
ド層であってｎ−ＡｌＧａＩｎＰ層，８は活性層であっ
てＧａＩｎＰ層，10は上部クラッド層であってｐ−Ａｌ
ＧａＩｎＰ層，11は上部スパイク防止層であってｐ−Ｇ
ａＩｎＰ層，12はコンタクト層であってｐ−ＧａＡｓ
層，13は上部電極であってＡｕ／ＡｕＺｎ層，14は下部
電極であってＡｕ／ＡｕＧｅ層である。
【００２３】レーザ発振のファーフィールドパターンの
単峰性を悪くする原因としては，光閉じ込めのモードが
活性層中で単一でないことに起因するものである。通常
は図２（ａ）のように活性層８の光閉じ込めパターン15
は, 上下のクラッド層10, ６内で安定しているが，図２
（ｂ）のように，活性層８が中央部で凹んで窪み状のう
ねりができていると，光閉じ込めパターン15が二つの部
分に分裂してしまうことが起こる。このようになると,
レーザの出射端より遠方ではレーザが緩衝するので光分
布は単峰性とならない。
【００２４】したがって，図２（ａ）のようにスムーズ
にするためには，電流ブロック層３の埋め込み形状を変
える必要がある。電流ブロック層３の埋め込み形状を変
えるためには，特願平２−２５４９６２でも述べたよう
に，ＭＯＶＰＥ法で選択埋め込み成長の際，SiO2選択成
長マスク２の横方向への張り出し幅2aを変化させれば良
い。また，この他の手段として，選択成長時の成長表面
でのマイグレーション長を変化させれば良い。
【００２５】本発明では，成長時のＧａの原料として，
ＴＥＧではなく，ＴＭＧを使用することと，選択成長マ
スクの横方向への張り出し幅を小さくすることの両者を
採用することによって初めて，窪み状のうねりのない電
流ブロック層を得ることができ, 活性層の形状をスムー
ズにすることができた。
【００２６】一方, レーザ素子の各成長層の成長条件と
しては，成長層の成長温度，ＭＯＶＰＥ法において，Ｖ
族原料と III族原料の供給比であるＶ／III 比, 成長速
度,成長圧力, 反応ガスの総流量，成長効率，原料種な
どがある。これらの条件によって成長層の形状が変化す
るが，われわれは，このなかで，成長温度，Ｖ／III
比，原料種でほぼ形状が決定されることを見出した。た
だし，Ｖ／III 比に関しては，圧力と成長効率等で補正
する必要がある。
【００２７】ＡｌＧａＩｎＰ／ＧａＩｎＰ系の成長層の
斜平比の変化を図４に示す。これより，斜平比は，以下
の式で与えられることが分かった。 ＲGE＝0.0039α−0.0316Ｔg ＋23.5 (1) 式において，ＲGE: 斜平比 , α: Ｖ／III 比 ,
Ｔg : 成長温度である。
【００２８】前述の理由により，この値を約１から２ま
での間に抑えることが必要である。即ち，以下の式が成
り立つ様な成長条件を採用すれば良いこととなる。 21.5＜0.0039α− 0.03167Ｔg ＜22.5 (2) この式は，成長圧力Ｐｇ＝５０Torr, 成長効率(MOL供給
量に対する成長層の厚さの比) E RG800(μｍ/mol), 総
流量 FT (SLM) の場合であり,Ｖ／III 比 は他の成長
圧力や, 成長効率, 総流量の場合には, 次の式で補正し
なければならない。
【００２９】 α＝ 128 ×αEXP × Pg /(ERG × FT ) (3) 式において, αEXP : 被補正Ｖ／III 比 また，成長に用いた原料は，ＴＥＧ，ＴＭＩ，（ＴＭ
Ａ）である。
【００３０】ＧａＡｓのように，Ｖが砒素の場合には上
式は適用できない。これはＰとＡｓ原料であるホスフィ
ンとアルシンの分解効率が異なるためである。ＧａＡｓ
の場合，成長温度やＶ／III 比よりもむしろ成長原料に
よって斜平比が変わることを発明者は見出した。即ち，
III 族の原料としてＴＭＧを使用した場合は，斜平比が
２以上に大きくなった。従って，ＧａＡｓバッファを成
長する場合には，ＴＥＧを原料として使用し，ＧａＡｓ
コンタクト層を成長する場合には，ＴＭＧを原料とすれ
ば良い。
【００３１】即ち，本発明の目的は，図１に示すよう
な，メサストライプ構造1aが設けられ，所定面指数表面
を有する化合物半導体基板１の，該メサストライプ構造
1aの両側に下側電流ブロック層３が配設され, 該化合物
半導体基板１上に，少なくとも，断面が湾曲したバッフ
ァ層４，下部クラッド層６，活性層８，上部クラッド層
10，コンタクト層12が積層されてなる半導体レーザ装置
において，メサストライプ構造1aの両側を埋め込むこと
で生じた該電流ブロック層３の斜面3aが，該基板１表面
に於ける所定面指数より傾斜し，且つ，（３１１）Ａ面
よりも緩斜面に形成されることにより，また，前記化合
物半導体基板１がＧａＡｓ, 前記下部クラッド層６がＡ
ｌＧａＩｎＰ，前記活性層８がＧａＩｎＰ，前記上部ク
ラッド層10がＡｌＧａＩｎＰであるダブルヘテロ構造を
有することにより,また，前記電流ブロック層３は, Ｔ
ＭＧを原料とした選択埋め込み成長法により形成される
ことにより，また，前記電流ブロック層３は, 表面張り
出し幅2aが該メサストライプ構造1aの底部幅1bより小さ
い選択成長マスク２を用い, （１１１）Ｂ面のメサスト
ライプ構造1aを有する該化合物半導体基板１上に形成さ
れることにより，また，前記下部クラッド層６，及び,
前記上部クラッド層10はＴＥＧとＴＭＧを混合した材料
を用いて形成することにより，また，前記上部クラッド
層10は, 前記メサストライプ構造1aの斜面上の上部クラ
ッド層10の厚さ〔Ａ〕と, 前記化合物半導体基板１に平
行な上部クラッド層10の厚さ〔Ｂ〕との比, すなわち,
斜平比〔Ａ／Ｂ〕を１〜２の範囲で形成することによ
り，また，成長温度Ｔｇと，Ｖ／III 比αの関係式が2
1.5＜0.0039α−0.3167Ｔｇ＜22.5となるような成長条
件を採用して，斜平比〔Ａ／Ｂ〕を１〜２の範囲で形成
することにより，また，前記バッファ層４は, 前記メサ
ストライプ構造1aの斜面上のバッファ層４の厚さ〔Ｃ〕
と，前記化合物半導体基板１に平行な前記バッファ層４
の厚さ〔Ｄ〕との比, すなわち, 斜平比〔Ｃ／Ｄ〕を１
以下に形成することにより達成される。
【００３２】
【作用】ＭＯＶＰＥ成長では，ＴＥＧやＴＭＧなどの成
長原料は，ある程度分解してから成長表面に付着し，表
面をマイグレーションしてから安定すると考えられてい
る。従って，原料を変えれば，表面付着時のエネルギが
変わるのでマイグレーション長が変化すると考えられ
る。
【００３３】したがって，選択成長形状は成長原料を変
えることによって変化させることができる。図３はＴＥ
ＧとＴＭＧを使用した場合の成長形状の違いである。図
３（ａ）に示すように，ＴＥＧを成長原料に使用した場
合には，成長層である電流ブロック層３の斜面，つまり
（３１１）Ａ面より緩い斜面の下付近に凹みがあり，複
雑な曲がりを生じている。
【００３４】これに対して，図３（ｂ）に示すように，
ＴＭＧを成長原料に使用した場合には，成長層である電
流ブロック層３の斜面が（４１１）Ａ面に近い，より緩
やかな斜面になり，かつ，凹みがないために単純な曲か
らなっている。
【００３５】この上に成長を行うと，図５にＳＥＭ写真
像からスケッチした模式断面図で示すと，図５（ａ）に
示すように，ＴＥＧを成長原料として埋め込み成長した
電流ブロック層の場合，活性層の断面が微妙にうねって
いるのに対して，図５（ｂ）に示すように，ＴＭＧを成
長原料として埋め込み成長した電流ブロック層の場合，
活性層の断面は殆どスムーズになっている。
【００３６】以上のように，電流ブロック層形成のため
の選択埋め込み成長原料をＴＭＧを使用することによっ
て，凹みのない電流ブロック層が得られ，活性層の形状
をスムーズにすることが出来る。このようにすることに
よって，レーザ発振のファーフィールドパターンの単峰
性を改善することができる。
【００３７】一方，ＧａＡｓバッファ層を成長する場合
にも，ＴＥＧを III族の原料とすれば, 斜平比を１近傍
にできるので，バッファ層を約 500Åの厚さでキャリア
濃度１×１７ｃｍ-3位で，良好な電流閉じ込めができ
る。
【００３８】また，ＧａＡｓコンタクト層を成長する場
合に，ＴＭＧを原料として使用すれば，レーザストライ
プ上の平坦部分の面積が大きくなるので，ボンディング
歪みが少なくなり，レーザの寿命が延びる。
【００３９】また，ＡｌＧａＩｎＰ／ＧａＩｎＰを成長
する場合，Ｖ／III 比と成長温度の関係を前述の式に従
って設定すれば, 斜平比が約１から２位になるため，良
好な電流閉じ込めができ，かつ，横モードが制御されて
キンクレベルの高いレーザ素子が製造できる。
【００４０】
【実施例】図６は本発明の第１の実施例の工程順模式断
面図，図７は本発明の第２の実施例の工程順模式断面図
である。
【００４１】図において，１は化合物半導体基板であっ
てＺｎドープのｐ−ＧａＡｓ基板，1aはメサストライプ
構造，1bは斜面であって（１１１）Ｂ面，２は選択成長
マスクであってSiO2膜，３は電流ブロック層であってＳ
ｅドープのｎ−ＧａＡｓ層，3aは斜面であって（３１
１）Ａ面よりも緩斜面，４はバッファ層であってＺｎド
ープのｐ−ＧａＡｓ層，５は下部スパイク防止層であっ
てＺｎドープのｐ−ＧａＩｎＰ層，６は下部クラッド層
であってＭｇドープのｐ−ＡｌＧａＩｎＰ層，８は活性
層であってノンドープのＧａＩｎＰ層，９はガイド層で
あってＳｅドープのＡｌＧａＩｎＰ層，10は上部クラッ
ド層であってＳｅドープのｎ−ＡｌＧａＩｎＰ層，11は
上部スパイク防止層であってＳｅドープのｐ−ＧａＩｎ
Ｐ層，12はコンタクト層であってＳｅドープのｎ−Ｇａ
Ａｓ層，13は上部電極であってＡｕ／ＡｕＧｅ層，14は
下部電極であってＡｕ／ＡｕＺｎ層である。
【００４２】先ず，本発明の第１の実施例について，図
６により説明する。成長層は全てＭＯＣＶＤ法で形成す
る。この場合，全ての成長層に対して，成長圧力50Tor
r, 成長効率約 800μｍ／mol, 総流量８SLM であり,
キャリアガスは水素(H2)である。
【００４３】図６（ａ）に示すように，Ｚｎドープｐ型
のＧａＡｓ（１００）基板１上に，SiO2膜をスパッタリ
ングにより堆積し，それを加工して＜０１１＞方向に延
びるSiO2膜の選択成長マスク２を形成し，それをマスク
にして基板１をメサエッチングし，メサの斜面1bに（１
１１）Ｂ面が現れるような段差をもつ深さ１.8μｍのメ
サストライプ構造1aを形成する。
【００４４】この場合のメサストライプ構造1a上のSiO2
膜の選択成長マスク２の横方向への張り出しは０.2μｍ
程度にコントロールした。図６（ｂ）に示すように，メ
サストライプ構造1aを有するＧａＡｓ基板１上に，ＭＯ
ＶＰＥ法により，厚さ１μｍのＳｅドープのｎ−ＧａＡ
ｓからなる電流ブロック層３を選択成長する。この場合
の成長原料としてＴＭＧ，ＡｓＨ3 ，ＳｅＨ2 を使用し
た。電流ブロック層３の斜面は，（３１１）Ａ面よりも
緩斜面に成長される。
【００４５】続いて，SiO2膜の選択成長マスク２を弗酸
溶液で除去する。図６（ｃ）に示すように，Ｚｎドープ
のｐ型ＧａＡｓバッファ層４を 500Å,Ｚｎドープのｐ
ーＧａＩｎＰ下部スパイク防止層５を０.1μｍ, Ｍｇド
ープのｐーＡｌＧａＩｎＰ下部クラッド層６を０.5μ
ｍ, Ｍｇドープのｐ−ＡｌＧａＩｎＰスペーサ層７を
０.1μｍ, ノンドープのＧａＩｎＰ活性層８を０.08 μ
ｍ,ＳｅドープのｎーＡｌＧａＩｎＰガイド９を０.3μ
ｍ, ＳｅドープのｎーＡｌＧａＩｎＰ上部クラッド層10
を０.6μｍ, ＳｅドープのｎーＧａＩｎＰ上部スパイク
防止層11を０.1μｍの厚さにそれぞれ連続して成長し
た。
【００４６】その場合の成長材料はＴＥＧ ＴＭＡ Ｔ
ＥＡ ＴＭＩ ＡｓＨ3 ＰＨ3 ＳｅＨ2 ，ＤＭＺｎ Ｃｐ2 Ｍｇを用いた。このように
して，メサストライプ構造の多層成長層を順次積層し
た。
【００４７】また，さらに，成長層をスムーズにするた
めに，クラッド層の成長に，ＴＭＧを混入させることに
よって，クラッド層の成長形状をも変えることができ
る。その後，ＭＯＶＰＥ法により，厚さ１μｍのｎ−Ｇ
ａＡｓコンタクト層12を成長した。
【００４８】そして，ｎ−ＧａＡｓコンタクト層12上に
Ａｕ／ＡｕＧｅ層の上部電極13を,ｐ−ＧａＡｓ基板１
下にＡｕ／ＡｕＺｎ層の下部電極14を形成して半導体レ
ーザ素子を形成する。
【００４９】かくして，横モード制御が良好で，光の使
用効率が高く，電流閉じ込め性がよい可視光半導体レー
ザが実現できた。本実施例では活性層として，ＧａＩｎ
Ｐ活性層５（波長換算0.67μｍ組成）を用いたが，それ
に替えてＡｌを含むＡｌＧａＩｎＰ活性層５（波長換算
0.63μｍ組成）を用いても，同じ工程を採用することが
できる。
【００５０】次に，本発明の第２の実施例について，図
７により説明する。成長層は全てＭＯＣＶＤ法で形成す
る。この場合，全ての成長層に対して，成長圧力５０To
rr, 成長効率約 800μｍ／mol, 総流量８SLM であり,
キャリアガスは水素(H2)である。
【００５１】図７（ａ）に示すように, Ｚｎドープのｐ
型ＧａＡｓ（１００）基板１上に，SiO2膜をスパッタリ
ングにより堆積し，それを加工して＜０１１＞方向に延
びるSiO2膜の選択成長マスク２を形成し，それをマスク
にしてｐ−ＧａＡｓ基板１をメサエッチングし，斜面1b
に（１１１）Ｂ面が現れるような段差をもつ深さ１.8μ
ｍのメサストライプ構造1aを形成する。
【００５２】この場合のメサストライプ構造1a・上のSi
O2膜の選択成長マスク２の横方向への張り出しは０.2μ
ｍ程度にコントロールした。次にSiO2膜の選択成長マス
ク２を残したまま，ＭＯＶＰＥ法によりｎ−ＧａＡｓ基
板１上に，Ｓｅドープのｎ−ＧａＡｓ電流ブロック層３
を１μｍの厚さに選択的に成長した。
【００５３】この場合，成長原料としてＴＭＧ，ＡｓＨ
3 ，ＳｅＨ2 を使用した。Ｖ／III比は８０，成長温度
は 670℃である。この成長条件を用いることにより，本
発明の第２の実施例では，電流ブロック層３の斜面3a
は，第１の実施例より更に緩い（４１１）Ａ面よりも緩
斜面に成長される。
【００５４】続いて，SiO2膜の選択成長マスク２を弗酸
溶液で除去する。図７（ｃ）に示すように，SiO2膜の選
択成長マスク２を除去した後，ＭＯＶＰＥ法により厚さ
0.05μｍのＺｎドープのｐ−ＧａＡｓバッファ層４を 5
00Åの厚さに成長した。この層のＶ／III 比は８０，成
長温度は 670℃である。
【００５５】図７（ｄ）に示すように，Ｚｎドープのｐ
ーＧａＩｎＰ下部スパイク防止層５を０.1μｍ, Ｍｇド
ープのｐーＡｌＧａＩｎＰ下部クラッド層６を０.5μ
ｍ, Ｍｇドープのｐ−ＡｌＧａＩｎＰスペーサ層７を
０.1μｍ, ノンドープのＧａＩｎＰ活性層８を０.08 μ
ｍ, ＳｅドープのｎーＡｌＧａＩｎＰガイド９を０.3
μｍ, ＳｅドープのｎーＡｌＧａＩｎＰ上部クラッド層
10を０.6μｍ, ＳｅドープのｎーＧａＩｎＰ上部スパイ
ク防止層11を０.1μｍの厚さにそれぞれ連続して成長し
た。
【００５６】Ｖ／III 比は 300 ,成長温度は710 ℃であ
る。その場合の成長材料はＴＥＧ，ＴＭＡ，ＴＥＡ，Ｔ
ＭＩ，ＡｓＨ3 ，ＰＨ3 ，ＳｅＨ2 ，ＤＭＺｎ，Ｃｐ2
Ｍｇを用いた。
【００５７】このようにして，メサストライプ構造の多
層成長層を順次積層した。また，さらに，成長層をスム
ーズにするために，クラッド層の成長に，ＴＭＧを混入
させることによって，クラッド層の成長形状をも変える
ことができる。
【００５８】その後，ＭＯＶＰＥ法により，厚さ１μｍ
のｎ−ＧａＡｓコンタクト層12を成長した。成長原料と
しては，ＴＭＧ，ＡｓＨ3 ，ＳｅＨ2 である。そして，
ｎ−ＧａＡｓコンタクト層12上にＡｕ／ＡｕＧｅ層の上
部電極13を,ｐ−ＧａＡｓ基板１下にＡｕ／ＡｕＺｎ層
の下部電極14を形成して半導体レーザ素子を形成する。
【００５９】かくして，横モード制御が良好で，光の使
用効率が高く，電流閉じ込め性がよい可視光半導体レー
ザが実現できた。
【００６０】
【発明の効果】以上説明したように，本発明によれば，
光の使用効率が高く，電流閉じ込め性のよい横モード制
御型の半導体レーザ装置が実現でき，低しきい値電流で
高効率，高出力の可視光半導体レーザを提供することが
できる。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 活性層の断面形状と光閉じ込めパターン
【図３】 III族原料と電流ブロック層の成長形状
【図４】 成長温度，並びにＶ／III 比による斜平比の
変化
【図５】 活性層湾曲型レーザの模式断面図である。
【図６】 本発明の第１の実施例の工程順模式断面図
【図７】 本発明の第２の実施例の工程順模式断面図
【図８】 従来例の説明図（その１）
【図９】 従来例の説明図（その２）
【符号の説明】
１ 化合物半導体基板であってｐ−ＧａＡｓ基板 1a メサストライプ構造 1b 斜面であって（１１１）Ｂ面 1c メサ底部の幅 ２ 選択成長マスクであってSiO2膜 2a 選択成長マスクの表面張り出し幅 ３ 電流ブロック層であってｎ−ＧａＡｓ層 3a 斜面であって（３１１）Ａ面よりも緩斜面 3b 斜面であって（４１１）Ａ面よりも緩斜面 ４ バッファ層であってｐ−ＧａＡｓ層 ５ 下部スパイク防止層であってｐ−ＧａＩｎＰ層 ６ 下部クラッド層であってｐ−ＡｌＧａＩｎＰ層 ７ スペーサ層であってｐ−ＡｌＧａＩｎＰ層 ８ 活性層であってＧａＩｎＰ層 ９ ガイド層であってｎ−ＡｌＧａＩｎＰ層 10 上部クラッド層であってｎ−ＡｌＧａＩｎＰ層 11 上部スパイク防止層であってｎ−ＧａＩｎＰ層 12 コンタクト層であってｎ−ＧａＡｓ層 13 上部電極であってＡｕ／ＡｕＧｅ層 14 下部電極であってＡｕ／ＡｕＺｎ層 15 光閉じ込めバターン

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 メサストライプ構造(1a)が設けられ，所
    定面指数表面を有する化合物半導体基板(1) の，該メサ
    ストライプ構造(1a)の両側に電流ブロック層(3) が配設
    され, 該化合物半導体基板(1) 上に，少なくとも，断面
    が湾曲したバッファ層(4) ，下部クラッド層(6) ，活性
    層(8) ，上部クラッド層(10)，コンタクト層(12)が積層
    されてなる半導体レーザ装置において， 該メサストライプ構造(1a)の両側を埋め込むことで生じ
    た該電流ブロック層(3) の斜面(3a)が該基板(1) 表面に
    おける所定面指数より傾斜し, 且つ, （３１１）Ａ面よ
    りも緩斜面に形成することを特徴とする半導体レーザ装
    置の製造方法。
  2. 【請求項２】 前記化合物半導体基板(1) がＧａＡｓ,
    前記下部クラッド層(6) がＡｌＧａＩｎＰ，前記活性層
    (8) がＧａＩｎＰ，前記上部クラッド層(10)がＡｌＧａ
    ＩｎＰであるダブルヘテロ構造を有することを特徴とす
    る請求項１記載の半導体レーザの製造方法。
  3. 【請求項３】 前記電流ブロック層(3) は, トリメチル
    ガリウム（ＴＭＧ）を原料とした選択埋め込み成長法に
    より形成することを特徴とする請求項１〜２記載の半導
    体レーザ装置の製造方法。
  4. 【請求項４】 前記電流ブロック層(3) は, 表面張り出
    し幅(2a)が前記メサストライプ構造(1a)の底部の幅(1c)
    より小さい選択成長マスク(2) を用い, （１１１）Ｂ面
    の斜面(1b)を持つメサストライプ構造(1a)を有する該化
    合物半導体基板(1) 上に形成することを特徴とする請求
    項１〜３記載の半導体レーザ装置の製造方法。
  5. 【請求項５】 前記下部クラッド層(6),及び, 前記上部
    クラッド層(10)はトリエチルガリウム（ＴＥＧ）とＴＭ
    Ｇを混合した材料を用いて形成することを特徴とする請
    求項１〜４記載の半導体レーザ装置の製造方法。
  6. 【請求項６】 前記下部クラッド層(6),及び, 前記上部
    クラッド層(10)は,前記電流ブロック層(3) の斜面(3a)
    上の前記下部クラッド層(6),及び, 前記上部クラッド層
    (10)の厚さ〔Ａ〕と, 前記化合物半導体基板(1) に平行
    な前記下部クラッド層(6),及び, 前記上部クラッド層(1
    0)の厚さ〔Ｂ〕との比, すなわち, 斜平比〔Ａ／Ｂ〕を
    １〜２の範囲で形成することを特徴とする請求項１〜５
    記載の半導体レーザ装置の製造方法。
  7. 【請求項７】 ＭＯＶＰＥ成長における成長温度Ｔｇ
    （℃），Ｖ族原料材とIII族原料材との比からなるＶ／I
    II 比αにおいて, 該成長温度Ｔｇと，該Ｖ／III 比αの関係式が ２１．５＜０．００３９α−０．３１６７Ｔｇ＜２２．５ となるような成長条件を採用して，前記下部クラッド層
    (6),及び, 前記上部クラッド層(10)の斜平比〔Ａ／Ｂ〕
    を１〜２の範囲で形成することを特徴とする請求項１〜
    ６記載の半導体レーザ装置の製造方法。
  8. 【請求項８】 前記バッファ層(4) は, 前記電流ブロッ
    ク層(3) の斜面(3a)上のバッファ層(4) の厚さ〔Ｃ〕
    と，前記化合物半導体基板(1) に平行な前記バッファ層
    (4) の厚さ〔Ｄ〕との比, すなわち, 斜平比〔Ｃ／Ｄ〕
    を１以下に形成することを特徴とする請求項１〜７記載
    の半導体レーザ装置の製造方法。
JP4165157A 1992-06-24 1992-06-24 半導体レーザ装置の製造方法 Withdrawn JPH065976A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4165157A JPH065976A (ja) 1992-06-24 1992-06-24 半導体レーザ装置の製造方法
US08/076,790 US5336635A (en) 1992-06-24 1993-06-15 Manufacturing method of semiconductor laser of patterned-substrate type
FR9307681A FR2693047B1 (fr) 1992-06-24 1993-06-24 Laser à semi-conducteur à hétérostructure et son procédé de fabrication.
US08/226,050 US5375136A (en) 1992-06-24 1994-04-11 Semiconductor laser of patterned-substrate type and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4165157A JPH065976A (ja) 1992-06-24 1992-06-24 半導体レーザ装置の製造方法

Publications (1)

Publication Number Publication Date
JPH065976A true JPH065976A (ja) 1994-01-14

Family

ID=15806958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4165157A Withdrawn JPH065976A (ja) 1992-06-24 1992-06-24 半導体レーザ装置の製造方法

Country Status (3)

Country Link
US (2) US5336635A (ja)
JP (1) JPH065976A (ja)
FR (1) FR2693047B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9974494B2 (en) 2005-04-29 2018-05-22 Varian Medical Systems, Inc. System and methods for treating patients using radiation

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488233A (en) * 1993-03-11 1996-01-30 Kabushiki Kaisha Toshiba Semiconductor light-emitting device with compound semiconductor layer
JP2956869B2 (ja) * 1993-08-30 1999-10-04 富士通株式会社 半導体レーザおよびその製造方法
JP3316062B2 (ja) * 1993-12-09 2002-08-19 株式会社東芝 半導体発光素子
US5684818A (en) * 1993-12-28 1997-11-04 Fujitsu Limited Stepped substrate semiconductor laser for emitting light at slant portion
JP3510305B2 (ja) * 1994-02-22 2004-03-29 三菱電機株式会社 半導体レーザの製造方法，及び半導体レーザ
JP3171307B2 (ja) * 1995-06-26 2001-05-28 富士通株式会社 半導体レーザ装置及びその製造方法
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
JP2003060306A (ja) * 2001-08-13 2003-02-28 Rohm Co Ltd リッジ型半導体レーザ素子
JP2003133642A (ja) * 2001-10-19 2003-05-09 Hitachi Ltd 半導体レーザ素子及び光電子装置
KR101012944B1 (ko) * 2002-12-21 2011-02-08 엘지디스플레이 주식회사 강유전성 액정의 전계배향방법과 이를 이용한 액정표시장치
JP4325558B2 (ja) * 2005-01-05 2009-09-02 住友電気工業株式会社 半導体レーザ、および半導体レーザを作製する方法
US7502405B2 (en) * 2005-08-22 2009-03-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor system having a ring laser fabricated by expitaxial layer overgrowth
US10084282B1 (en) 2017-08-14 2018-09-25 The United States Of America As Represented By The Secretary Of The Air Force Fundamental mode operation in broad area quantum cascade lasers
US11031753B1 (en) 2017-11-13 2021-06-08 The Government Of The United States Of America As Represented By The Secretary Of The Air Force Extracting the fundamental mode in broad area quantum cascade lasers
CN112670825A (zh) * 2020-12-22 2021-04-16 度亘激光技术（苏州）有限公司 一种半导体器件的制备方法
CN112635623A (zh) * 2020-12-22 2021-04-09 度亘激光技术（苏州）有限公司 一种半导体器件的衬底结构及其制备方法
CN112636175A (zh) * 2020-12-22 2021-04-09 度亘激光技术（苏州）有限公司 一种半导体器件的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326176A (en) * 1976-04-16 1982-04-20 Hitachi, Ltd. Semiconductor laser device
JPS5636182A (en) * 1979-08-31 1981-04-09 Fujitsu Ltd Light emission semiconductor device
JPS57132384A (en) * 1981-02-06 1982-08-16 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser device and manufacture thereof
JPS601879A (ja) * 1983-06-20 1985-01-08 Oki Electric Ind Co Ltd 半導体レ−ザの製造方法
JPS6050983A (ja) * 1983-08-30 1985-03-22 Sharp Corp 半導体レ−ザ素子の製造方法
JPS60258986A (ja) * 1984-06-06 1985-12-20 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置の製造方法
JPS60258991A (ja) * 1984-06-06 1985-12-20 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置
JPS62258986A (ja) * 1986-04-30 1987-11-11 昭和アルミニウム株式会社 溶融金属との接触部材
JPS62258991A (ja) * 1986-05-06 1987-11-11 Toshiba Corp ジエツトコンデンサの運転方法
JPS62283685A (ja) * 1986-05-31 1987-12-09 Mitsubishi Electric Corp 半導体レ−ザ装置の製造方法
US4946802A (en) * 1986-05-31 1990-08-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser device fabricating method
US5255281A (en) * 1990-04-26 1993-10-19 Fujitsu Limited Semiconductor laser having double heterostructure
US5202285A (en) * 1990-04-26 1993-04-13 Fujitsu Limited Semiconductor laser having double heterostructure and method of producing same
EP0454476A3 (en) * 1990-04-26 1992-04-01 Fujitsu Limited Semiconductor laser having double heterostructure and method of producing the same
JPH04133315A (ja) * 1990-09-25 1992-05-07 Fujitsu Ltd 半導体装置の製造方法
JPH04162689A (ja) * 1990-10-26 1992-06-08 Mitsubishi Electric Corp 半導体発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9974494B2 (en) 2005-04-29 2018-05-22 Varian Medical Systems, Inc. System and methods for treating patients using radiation

Also Published As

Publication number Publication date
FR2693047B1 (fr) 1994-11-25
US5336635A (en) 1994-08-09
FR2693047A1 (fr) 1993-12-31
US5375136A (en) 1994-12-20

Similar Documents

Publication Publication Date Title
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
EP0661782B1 (en) A semiconductor laser
JPH065976A (ja) 半導体レーザ装置の製造方法
EP0494765A2 (en) Semiconductor lasers
JP3553147B2 (ja) 半導体層の製造方法
JPH05291686A (ja) 半導体レーザ
EP0612128A2 (en) Semiconductor laser and method of manufacturing the same
JP4002422B2 (ja) 半導体素子およびその作製方法
JPS62200786A (ja) 半導体レ−ザ装置及びその製造方法
JPH07240560A (ja) 半導体レーザ
JP2001057458A (ja) 半導体発光装置
JPH07263796A (ja) 半導体レーザ
JP2001217505A (ja) 半導体光素子及びその作製方法、並びにＡｌ系化合物半導体層の選択成長法
JP3022351B2 (ja) 光半導体装置及びその製造方法
JP3205589B2 (ja) 半導体薄膜の成長方法
JP2000269607A (ja) 半導体レーザ及びその製造方法
JP2970797B2 (ja) 半導体レーザ装置の製造方法
JP3849876B2 (ja) 半導体レーザ素子及びその製造方法
JP3129450B2 (ja) 半導体発光装置及びその製造方法
JP2500588B2 (ja) 半導体レ―ザおよびその製造方法
JPH1126884A (ja) 半導体レーザ装置及びその製造方法
JP2830813B2 (ja) 自励発振型半導体レーザの製造方法
JPH06140714A (ja) 半導体発光装置
JPH0575204A (ja) 半導体発光装置及びその製造方法
JP2001358408A (ja) 半導体光デバイス装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831