JPH04133315A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04133315A JPH04133315A JP25496290A JP25496290A JPH04133315A JP H04133315 A JPH04133315 A JP H04133315A JP 25496290 A JP25496290 A JP 25496290A JP 25496290 A JP25496290 A JP 25496290A JP H04133315 A JPH04133315 A JP H04133315A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- mask
- semiconductor substrate
- semiconductor
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000013459 approach Methods 0.000 claims abstract description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910021478 group 5 element Inorganic materials 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
メサを有する半導体基板表面に該メサを埋め込む半導体
層を気相成長させる方法に関し。
層を気相成長させる方法に関し。
該メサの近傍における該半導体層の成長を促進すること
によって該メサの側面を該半導体層によって完全に覆う
ことを可能にし、少なくとも該メサの近傍において該メ
サから離れるにしたかって低下する表面を有する該半導
体層によって該メサを埋め込んだ構造を形成可能とする
ことを究極的な目的とし。
によって該メサの側面を該半導体層によって完全に覆う
ことを可能にし、少なくとも該メサの近傍において該メ
サから離れるにしたかって低下する表面を有する該半導
体層によって該メサを埋め込んだ構造を形成可能とする
ことを究極的な目的とし。
半導体装置の製造方法を。
■半導体層の成長を阻止するマスクに覆われた頂部を有
するメサか設けられた半導体基板の表面に600°C以
下の成長温度での有機金属気相成長法によって該メサを
埋め込む半導体層を選択的に成長させる工程を含むか、
または。
するメサか設けられた半導体基板の表面に600°C以
下の成長温度での有機金属気相成長法によって該メサを
埋め込む半導体層を選択的に成長させる工程を含むか、
または。
■半導体基板の一表面に画定された所定領域を絶縁層か
ら成るマスクによって覆い、該マスクから表出する該半
導体基板表面および該マスクの端縁直下の領域の該半導
体基板を選択的にエツチングして前記表面に対して段差
を有する第2の表面を形成し、該マスク端縁を該段差の
境界に近づくように後退させたのち該第2の表面に有機
金属気相成長法によって半導体層を選択的に成長させる
諸工程を含むか、あるいは。
ら成るマスクによって覆い、該マスクから表出する該半
導体基板表面および該マスクの端縁直下の領域の該半導
体基板を選択的にエツチングして前記表面に対して段差
を有する第2の表面を形成し、該マスク端縁を該段差の
境界に近づくように後退させたのち該第2の表面に有機
金属気相成長法によって半導体層を選択的に成長させる
諸工程を含むか、あるいは。
■■族元素とV族元素とから成る化合物半導体基板に表
出する面指数か(100)である第1の表面において所
定方位に延在する絶縁層から成るマスクを形成し、該マ
スクから表出する該半導体基板表面を選択的にエツチン
グして面指数が(111)Aである側面を表出するメサ
を形成するとともに該第1の表面に対して段差を有する
面指数が(100)である第2の表面を表出させ、該メ
サ側面を埋め込む半導体層を有機金属気相成長法によっ
て該第2の表面に選択的に成長させる諸工程を含むかの
いずれかのように構成する。
出する面指数か(100)である第1の表面において所
定方位に延在する絶縁層から成るマスクを形成し、該マ
スクから表出する該半導体基板表面を選択的にエツチン
グして面指数が(111)Aである側面を表出するメサ
を形成するとともに該第1の表面に対して段差を有する
面指数が(100)である第2の表面を表出させ、該メ
サ側面を埋め込む半導体層を有機金属気相成長法によっ
て該第2の表面に選択的に成長させる諸工程を含むかの
いずれかのように構成する。
本発明は、メサが設けられた半導体基板(形状基板)の
表面に該メサ等を埋め込む半導体層を選択的に気相成長
させる方法に関する。
表面に該メサ等を埋め込む半導体層を選択的に気相成長
させる方法に関する。
■−■族化合物半導体から成る半導体素子が実用化され
ているが、その製造方法について見ると。
ているが、その製造方法について見ると。
有機金属気相成長(MOVPE:Metal−Orga
nic VaporPhase Epitaxy)法に
よって形状基板上に半導体層をエピタキシャル成長させ
る方法には未だ解決すべき問題がある。
nic VaporPhase Epitaxy)法に
よって形状基板上に半導体層をエピタキシャル成長させ
る方法には未だ解決すべき問題がある。
すなわち、MOVPE法は、大面積のウェハ(半導体基
板)に、しかも、複数のウェハに同時に半導体層をエピ
タキシャル成長させることができる点で液相成長(LP
E)法に比べて量産性にすぐれてはいるものの、成長し
た半導体層の形状に問題があるためである。具体的には
、メサ形成時に、側面に(III)B面等が表出し、埋
め込み層の成長が異方的になりやすいために、任意の成
長形状を得のが困難なことである。
板)に、しかも、複数のウェハに同時に半導体層をエピ
タキシャル成長させることができる点で液相成長(LP
E)法に比べて量産性にすぐれてはいるものの、成長し
た半導体層の形状に問題があるためである。具体的には
、メサ形成時に、側面に(III)B面等が表出し、埋
め込み層の成長が異方的になりやすいために、任意の成
長形状を得のが困難なことである。
また、現在のところ気相成長法のみによって成長可能な
AlGalnP層から成るAlGa1nP /Ga1n
P系のレーザ素子について見ても、上記の理由により。
AlGalnP層から成るAlGa1nP /Ga1n
P系のレーザ素子について見ても、上記の理由により。
フラットな活性層を有する構造のもののみが連続発振に
成功しているのみである。
成功しているのみである。
活性層がフラットでない、すなわち、メサ上からその両
側に低下するように湾曲した構造のレーザ素子は、屈折
率導波路の形成に光吸収を利用する必要がないため、高
効率で低非点収差の素子が得られる可能性がある。また
、緩やかに湾曲した活性層を用いると、活性層の幅を大
きくした。いわゆるワイドストライプ構造としても、横
モードか安定化されたシングルモード発振が可能であり
。
側に低下するように湾曲した構造のレーザ素子は、屈折
率導波路の形成に光吸収を利用する必要がないため、高
効率で低非点収差の素子が得られる可能性がある。また
、緩やかに湾曲した活性層を用いると、活性層の幅を大
きくした。いわゆるワイドストライプ構造としても、横
モードか安定化されたシングルモード発振が可能であり
。
かつ、高出力のレーザ素子を実現できる。
上記のような緩やかに湾曲した活性層を形成する基板と
して、 (100)面を表出するGaAs基板を異方性
エツチングして、側面に(111)B面を表出するメサ
を形成し、このメサを埋め込み、かつ、メサから離れる
にしたがって表面が低くなる埋め込み層を形成した基板
(形状基板と呼ぶ)を用いて成る半導体レーザとその製
造方法が本発明者らによって提案されている。(特願平
2−159997.平成2年6月20日付出願) 上記形状基板の作製においては、メサ形成のための異方
性エツチングにおいて用いたSiO□から成るマスクを
、埋め込み層形成のための選択成長におけるマスクとし
ても用いる。このSiO□マスクは。
して、 (100)面を表出するGaAs基板を異方性
エツチングして、側面に(111)B面を表出するメサ
を形成し、このメサを埋め込み、かつ、メサから離れる
にしたがって表面が低くなる埋め込み層を形成した基板
(形状基板と呼ぶ)を用いて成る半導体レーザとその製
造方法が本発明者らによって提案されている。(特願平
2−159997.平成2年6月20日付出願) 上記形状基板の作製においては、メサ形成のための異方
性エツチングにおいて用いたSiO□から成るマスクを
、埋め込み層形成のための選択成長におけるマスクとし
ても用いる。このSiO□マスクは。
スパッタリング法により堆積されたSiO□層を緩衝弗
酸(Buffered HF)によってパターンニング
したものである。例えば高さが2μmであり、側面に(
111)B面を表出する メサを形成した場合、 Si
O□マスクの端縁から約1.6μm程度のGaAsがサ
イドエツチングされ、 SiO□マスクの庇が生じる。
酸(Buffered HF)によってパターンニング
したものである。例えば高さが2μmであり、側面に(
111)B面を表出する メサを形成した場合、 Si
O□マスクの端縁から約1.6μm程度のGaAsがサ
イドエツチングされ、 SiO□マスクの庇が生じる。
この状態で埋め込み層を選択成長させたとき。
埋め込み層の厚さがメサの高さ近づくと、 5in2マ
スク下部における成長速度が低くなり、埋め込み層の表
面に凹所が生じる。このために、埋め込み層の選択成長
に先立って、 SiO□マスクの庇のみを選択的に除去
することによって、前記凹所の生成を防止する方法が開
示されている。
スク下部における成長速度が低くなり、埋め込み層の表
面に凹所が生じる。このために、埋め込み層の選択成長
に先立って、 SiO□マスクの庇のみを選択的に除去
することによって、前記凹所の生成を防止する方法が開
示されている。
本発明は、一般に、上記のようなマスクを用いる選択成
長において、メサの頂部近傍における側面に埋め込み層
が成長し難い問題を解決し、とくに9選択成長マスクの
庇を除去する以外に、上記凹所の深さを低減可能とする
方法を提供することを目的とする。
長において、メサの頂部近傍における側面に埋め込み層
が成長し難い問題を解決し、とくに9選択成長マスクの
庇を除去する以外に、上記凹所の深さを低減可能とする
方法を提供することを目的とする。
上記目的は、半導体層の成長を阻止するマスクに覆われ
た頂部を存する段差が設けられた半導体基板の表面に、
該段差を埋め込む半導体層を、600℃以下の成長温度
での有機金属気相成長法によって選択的に成長させるこ
とを特徴とするか、または、半導体基板の一表面に画定
された所定領域を絶縁層から成るマスクによって覆う工
程と、該マスクから表出する該半導体基板表面および該
マスクの端縁の直下の領域における該半導体基板を選択
的にエツチングして前記表面に対して段差を有する第2
の表面を形成する工程と、前記マスクの該端縁を該段差
の境界に近づくように後退させたのち該第2の表面に有
機金属気相成長法によって半導体層を選択的に成長させ
る工程とを含むことを特徴とするか、あるいは、■族元
素とV族元素とから成る化合物半導体基板に表出する面
指数が(100)である第1の表面において所定方位に
延在する絶縁層から成るマスクを形成する工程と、該マ
スクから表出する該半導体基板表面を選択的にエツチン
グして面指数が(111)Aである側面を表出する段差
を形成して、該第1の表面に対して低位に位置する面指
数が(100)である第2の表面を表出する工程と、該
段差側面を埋め込む半導体層を。
た頂部を存する段差が設けられた半導体基板の表面に、
該段差を埋め込む半導体層を、600℃以下の成長温度
での有機金属気相成長法によって選択的に成長させるこ
とを特徴とするか、または、半導体基板の一表面に画定
された所定領域を絶縁層から成るマスクによって覆う工
程と、該マスクから表出する該半導体基板表面および該
マスクの端縁の直下の領域における該半導体基板を選択
的にエツチングして前記表面に対して段差を有する第2
の表面を形成する工程と、前記マスクの該端縁を該段差
の境界に近づくように後退させたのち該第2の表面に有
機金属気相成長法によって半導体層を選択的に成長させ
る工程とを含むことを特徴とするか、あるいは、■族元
素とV族元素とから成る化合物半導体基板に表出する面
指数が(100)である第1の表面において所定方位に
延在する絶縁層から成るマスクを形成する工程と、該マ
スクから表出する該半導体基板表面を選択的にエツチン
グして面指数が(111)Aである側面を表出する段差
を形成して、該第1の表面に対して低位に位置する面指
数が(100)である第2の表面を表出する工程と、該
段差側面を埋め込む半導体層を。
有機金属気相成長法によって、該第2の表面に選択的に
成長させる工程とを含むことを特徴とするかのいずれか
の本発明に係る半導体装置の製造方法によって達成され
る。
成長させる工程とを含むことを特徴とするかのいずれか
の本発明に係る半導体装置の製造方法によって達成され
る。
第5図は、側面に(111)B面が表出し、頂上部分を
1例えばSiO□から成るマスク2によって覆われたメ
サ11を有する■−v族化合物半導体基板lに。
1例えばSiO□から成るマスク2によって覆われたメ
サ11を有する■−v族化合物半導体基板lに。
埋め込み層3を選択成長させた場合の要部断面図である
。マスク2はメサ11の側方に張り出した庇21を有す
る。また、埋め込み層3には、凹所31が生じており、
これにより、メサ11の頂部近傍における側面には、埋
め込み層3か成長していない状態が示されている。
。マスク2はメサ11の側方に張り出した庇21を有す
る。また、埋め込み層3には、凹所31が生じており、
これにより、メサ11の頂部近傍における側面には、埋
め込み層3か成長していない状態が示されている。
本発明者らは、 SiO□等のマスクを用いる選択成長
において、メサの頂部近傍における側面に埋め込み層が
成長し難い理由は、メサ側面に析出した原子がマイグレ
ーションによりメサから離れた平坦部分に移動しやすい
こと、とくに、 (111)B面ではマイグレーション
長が大きいこと、および、埋め込み層の成長が進むとと
もに、マスク下部の空間が狭くなり、メサ側面に対する
原料ガスの供給速度が低下することによるものであるこ
とを突き止めた。したがって。
において、メサの頂部近傍における側面に埋め込み層が
成長し難い理由は、メサ側面に析出した原子がマイグレ
ーションによりメサから離れた平坦部分に移動しやすい
こと、とくに、 (111)B面ではマイグレーション
長が大きいこと、および、埋め込み層の成長が進むとと
もに、マスク下部の空間が狭くなり、メサ側面に対する
原料ガスの供給速度が低下することによるものであるこ
とを突き止めた。したがって。
■マイグレーション長を小さくするために、成長温度を
600℃以下に抑える。
600℃以下に抑える。
■メサの側面に(111)A面を表出させる。
■マスクの庇部分を短くする
ことによって、メサ頂部近傍における埋め込み層の未成
長部分深さを低減する。
長部分深さを低減する。
以下本発明の実施例を図面を参照して説明する。
第1図は、マスク2により頂部表面を覆われたメサ11
を有するGaAsから成る半導体基板l上に埋め込み層
3を選択成長させるときの成長温度(横軸)とメサ11
側面における埋め込み層3の未成長深さd(縦軸)の関
係を示すグラフである。深さdは、メサ11の頂部を基
準として示す。
を有するGaAsから成る半導体基板l上に埋め込み層
3を選択成長させるときの成長温度(横軸)とメサ11
側面における埋め込み層3の未成長深さd(縦軸)の関
係を示すグラフである。深さdは、メサ11の頂部を基
準として示す。
マスク2は2例えばGaAsから成る半導体基板1の(
100)面に、スパッタリング法により約2000人の
厚さの5iOz層を堆積し、゛これを<110 >方向
または〈崎0〉方向(いずれも紙面に垂直)に延在する
ストライブ状にパターンニングして形成されたものであ
る。そして、マスク2から表出する半導体基板1を9例
えば硫酸(H2SO4)と過酸化水素(H2O2)の混
合水溶液を用いてエツチングし、高さ約2μmの順メサ
11を形成する。周知のように。
100)面に、スパッタリング法により約2000人の
厚さの5iOz層を堆積し、゛これを<110 >方向
または〈崎0〉方向(いずれも紙面に垂直)に延在する
ストライブ状にパターンニングして形成されたものであ
る。そして、マスク2から表出する半導体基板1を9例
えば硫酸(H2SO4)と過酸化水素(H2O2)の混
合水溶液を用いてエツチングし、高さ約2μmの順メサ
11を形成する。周知のように。
マスク2の延−在方向が<110>の場合にはメサ11
の側面に(111)B面が、また、マスク2の延在方向
が〈崎0〉方向の場合にはメサ11の側面に(111)
A面が表出する。
の側面に(111)B面が、また、マスク2の延在方向
が〈崎0〉方向の場合にはメサ11の側面に(111)
A面が表出する。
上記のようにマスク2によって覆われたメサ11を有す
る半導体基板1表面に9例えばGaAsから成る埋め込
み層3を選択成長させる。メサ11の側面に(111)
B面が表出している場合には、成長温度か約630°C
において、未成長深さdか最大となり。
る半導体基板1表面に9例えばGaAsから成る埋め込
み層3を選択成長させる。メサ11の側面に(111)
B面が表出している場合には、成長温度か約630°C
において、未成長深さdか最大となり。
これより高温側では未成長深さdか漸減し、ある飽和値
に近づく。しかし、成長温度か600°C以下では未成
長深さdはほとんど0となり、メサ11の側面は埋め込
み層3によって完全に覆われることが分かる。上記選択
成長温度は、500℃にわたっていることが示されてい
るが9通常の選択成長からみて、350℃程度でもこの
状態が達成されるものと推定される。
に近づく。しかし、成長温度か600°C以下では未成
長深さdはほとんど0となり、メサ11の側面は埋め込
み層3によって完全に覆われることが分かる。上記選択
成長温度は、500℃にわたっていることが示されてい
るが9通常の選択成長からみて、350℃程度でもこの
状態が達成されるものと推定される。
一方、メサ11の側面に(111)A面が表出している
場合には、成長温度が500〜800°Cの範囲で、未
成長深さdがほとんど0となることが分かる。これは、
前述のように、(111)B面における原子のマイグレ
ーション長が大きく、結晶成長がほとんど行われず、メ
サit側面の成長は、半導体基板1表面の(100)面
における成長か這い上がることによって生じるのに対し
て、 (111)A面におけるマイグレーション長は比
較的小さ(、結晶か成長しやすいためである。
場合には、成長温度が500〜800°Cの範囲で、未
成長深さdがほとんど0となることが分かる。これは、
前述のように、(111)B面における原子のマイグレ
ーション長が大きく、結晶成長がほとんど行われず、メ
サit側面の成長は、半導体基板1表面の(100)面
における成長か這い上がることによって生じるのに対し
て、 (111)A面におけるマイグレーション長は比
較的小さ(、結晶か成長しやすいためである。
第2図は、上記成長温度か577°Cの場合の埋め込み
層3を示す要部断面である。メサIIの側面は。
層3を示す要部断面である。メサIIの側面は。
埋め込み層3によって完全に覆われている。メサ11の
近傍における埋め込み層3表面には凹所31か存在する
が、これは、前記のような湾曲した活性層を有する半導
体レーザを製造するための形状基板として使用する上で
は差支えない。なお、上記以外の成長条件は、■族元素
とV族元素の原料ガスの流量比が1 : 100.成長
速度が6μm /minである。
近傍における埋め込み層3表面には凹所31か存在する
が、これは、前記のような湾曲した活性層を有する半導
体レーザを製造するための形状基板として使用する上で
は差支えない。なお、上記以外の成長条件は、■族元素
とV族元素の原料ガスの流量比が1 : 100.成長
速度が6μm /minである。
第3図は、エツチングによりマスク2の庇21を後退さ
せたのち、 GaAsを選択成長をさせて成る埋め込み
層3の形状を示す要部断面図である。通常メサ11の高
さを1μmとすると、庇21の張出長さは約1μmとな
る。これを、約0.2μmに後退させた。この場合の成
長温度は690℃である。その他の成長条件は、第2図
の場合と同様である。メサ11の側面は埋め込み層3に
よって完全に覆われており、また、埋め込み層3はメサ
11から離れるにしたかって表面か単調に低下する形状
を存する。
せたのち、 GaAsを選択成長をさせて成る埋め込み
層3の形状を示す要部断面図である。通常メサ11の高
さを1μmとすると、庇21の張出長さは約1μmとな
る。これを、約0.2μmに後退させた。この場合の成
長温度は690℃である。その他の成長条件は、第2図
の場合と同様である。メサ11の側面は埋め込み層3に
よって完全に覆われており、また、埋め込み層3はメサ
11から離れるにしたかって表面か単調に低下する形状
を存する。
なお、庇2■の後退は9例えば5in2から成るマスク
2を緩衝弗酸(Bf(F)によりエツチングする。庇2
1部分では1両面からエツチングされるために、速かに
エツチングされて消失するか、メサII頂部には9選択
成長に必要な厚さのマスク2が残る。
2を緩衝弗酸(Bf(F)によりエツチングする。庇2
1部分では1両面からエツチングされるために、速かに
エツチングされて消失するか、メサII頂部には9選択
成長に必要な厚さのマスク2が残る。
第4図は、側面に(Ill)A面が表出す・る順メサ1
1を有する半導体基板1上に、 GaAsを選択成長さ
せて成る埋め込み層3の形状を示す要部断面図である。
1を有する半導体基板1上に、 GaAsを選択成長さ
せて成る埋め込み層3の形状を示す要部断面図である。
この場合の成長温度は、690℃である。その他の成長
条件は、第2図の場合と同様である。メサIIの近傍に
おいて、埋め込み層3表面には可なり深い凹所3Iが生
じているか、メサ11の側面は埋め込み層3によって完
全に覆われている。この基板も、前記湾曲した活性層を
有する半導体レーザを製造するための形状基板として使
用可能である。
条件は、第2図の場合と同様である。メサIIの近傍に
おいて、埋め込み層3表面には可なり深い凹所3Iが生
じているか、メサ11の側面は埋め込み層3によって完
全に覆われている。この基板も、前記湾曲した活性層を
有する半導体レーザを製造するための形状基板として使
用可能である。
なお、上記各実施例においては、メサが設けられたGa
As基板に、 GaAsから成る埋め込み層を選択成長
させる場合を例示したか、その他の■−v族化合物半導
体から成る基板および埋め込み層の組合せに対しても2
本発明は適用可能である。
As基板に、 GaAsから成る埋め込み層を選択成長
させる場合を例示したか、その他の■−v族化合物半導
体から成る基板および埋め込み層の組合せに対しても2
本発明は適用可能である。
本発明によれば、頂上面を8102等から成るマスクに
よって覆われ、側面に(111)Aまたは(111)B
面を表出する高さ1ないし2μmのメサを有する■−V
族化合物半導体基板に、該メサの側面を完全に覆う埋め
込み層を形成可能となる。このような基板(形状基板)
は、高出力かつ単一モード発振を可能とする湾曲した活
性層を有する半導体レーザを製造するための基板として
用いることができる。
よって覆われ、側面に(111)Aまたは(111)B
面を表出する高さ1ないし2μmのメサを有する■−V
族化合物半導体基板に、該メサの側面を完全に覆う埋め
込み層を形成可能となる。このような基板(形状基板)
は、高出力かつ単一モード発振を可能とする湾曲した活
性層を有する半導体レーザを製造するための基板として
用いることができる。
第1図は2選択成長マスクによって頂部表面を覆われた
メサが設けられた半導体基板上に埋め込み層を選択成長
させたときの成長温度とメサ側面における未成長部分の
深(d)さとの関係を示すグラフ。 第2図は、600°C以下の温度で選択成長した埋め込
み層の形状を示す要部断面図。 第3図は、メサ頂部を覆うマスクの庇を後退させて選択
成長を行ったときの埋め込み層の形状を示す要部断面図
。 第4図は、側面に(111)A面を表出するメサが設け
られた半導体基板上に選択成長した埋め込み層の形状を
示す要部断面図。 第5図は1選択成長マスクによって覆われたメサの頂部
近傍において埋め込み層が成長し難いことを説明するた
めの要部断面図 である。 図において。 1は半導体基板、 2はマスク。 3は埋め込み層、11はメサ。 21は庇、31は凹所 600’(J夫子の1度で選択爪長しヒエ里めΔみ眉の
形1に第 2 図 爪&;xi ? 図 きイ〒7たときの理め■みJiO士技 第 3 図
メサが設けられた半導体基板上に埋め込み層を選択成長
させたときの成長温度とメサ側面における未成長部分の
深(d)さとの関係を示すグラフ。 第2図は、600°C以下の温度で選択成長した埋め込
み層の形状を示す要部断面図。 第3図は、メサ頂部を覆うマスクの庇を後退させて選択
成長を行ったときの埋め込み層の形状を示す要部断面図
。 第4図は、側面に(111)A面を表出するメサが設け
られた半導体基板上に選択成長した埋め込み層の形状を
示す要部断面図。 第5図は1選択成長マスクによって覆われたメサの頂部
近傍において埋め込み層が成長し難いことを説明するた
めの要部断面図 である。 図において。 1は半導体基板、 2はマスク。 3は埋め込み層、11はメサ。 21は庇、31は凹所 600’(J夫子の1度で選択爪長しヒエ里めΔみ眉の
形1に第 2 図 爪&;xi ? 図 きイ〒7たときの理め■みJiO士技 第 3 図
Claims (3)
- (1)半導体層の成長を阻止するマスクに覆われた頂部
を有する段差が設けられた半導体基板の表面に600℃
以下の成長温度での有機金属気相成長法によって半導体
層を選択的に成長させて該段差の前記マスクによって覆
われない領域を埋め込む工程を含むことを特徴とする半
導体装置の製造方法。 - (2)半導体基板の一表面に画定された所定領域を絶縁
層から成るマスクによって覆う工程と、 該マスクから表出する該半導体基板表面および該マスク
の端縁の直下の領域における該半導体基板を選択的にエ
ッチングして前記表面に対して段差を有する第2の表面
を形成する工程と、 前記マスクの端縁を該段差の境界に近づくように後退さ
せたのち該第2の表面に有機金属気相成長法によって半
導体層を選択的に成長させる工程とを含むことを特徴と
する半導体装置の製造方法。 - (3)III族元素とV族元素とから成る化合物半導体基
板に表出する面指数が(100)である第1の表面にお
いて所定方位に延在する絶縁層から成るマスクを形成す
る工程と、該マスクから表出する該半導体基板表面を選
択的にエッチングして面指数が(111)Aである側面
を表出する段差を形成して該第1の表面に対して低位に
位置する面指数が(100)である第2の表面を表出す
る工程と、 該段差側面を埋め込む半導体層を有機金属気相成長法に
よって該第2の表面に選択的に成長させる工程 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25496290A JPH04133315A (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25496290A JPH04133315A (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04133315A true JPH04133315A (ja) | 1992-05-07 |
Family
ID=17272288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25496290A Pending JPH04133315A (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04133315A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2693047A1 (fr) * | 1992-06-24 | 1993-12-31 | Fujitsu Ltd | Laser à semi-conducteur à hétérostructure et son procédé de fabrication. |
JP2003101146A (ja) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法、半導体装置および半導体ウェハ |
-
1990
- 1990-09-25 JP JP25496290A patent/JPH04133315A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2693047A1 (fr) * | 1992-06-24 | 1993-12-31 | Fujitsu Ltd | Laser à semi-conducteur à hétérostructure et son procédé de fabrication. |
US5336635A (en) * | 1992-06-24 | 1994-08-09 | Fujitsu Limited | Manufacturing method of semiconductor laser of patterned-substrate type |
JP2003101146A (ja) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法、半導体装置および半導体ウェハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0621575A (ja) | 埋め込みヘテロ構造半導体デバイスの製作方法 | |
JP2827326B2 (ja) | 半導体レーザの製造方法 | |
JP2958084B2 (ja) | メサ型半導体基体の製造方法 | |
JPH0770508B2 (ja) | デバイスの製造方法 | |
US4966863A (en) | Method for producing a semiconductor laser device | |
JP2002198616A (ja) | 半導体装置の製造方法および光導波路の製造方法 | |
JPH04133315A (ja) | 半導体装置の製造方法 | |
JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
JP4350227B2 (ja) | 半導体結晶成長方法 | |
JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
US6399403B1 (en) | Method of fabricating a semiconductor mesa device | |
JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
JPH0362582A (ja) | 半導体装置の製造方法 | |
JPS6351558B2 (ja) | ||
JP2000174388A (ja) | 半導体レーザその製造方法 | |
JPS6367349B2 (ja) | ||
JPH0621565A (ja) | 半導体レーザの製造方法 | |
JPS6281782A (ja) | 半導体発光装置 | |
JPH01248526A (ja) | 半導体素子の形成方法 | |
JPH04369886A (ja) | 半導体レーザの製造方法 | |
JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
JPH04229682A (ja) | 半導体レーザの製造方法 | |
JPH01215087A (ja) | 半導体発光素子 |