JPS6367349B2 - - Google Patents
Info
- Publication number
- JPS6367349B2 JPS6367349B2 JP57108917A JP10891782A JPS6367349B2 JP S6367349 B2 JPS6367349 B2 JP S6367349B2 JP 57108917 A JP57108917 A JP 57108917A JP 10891782 A JP10891782 A JP 10891782A JP S6367349 B2 JPS6367349 B2 JP S6367349B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- inp
- layer
- substrate
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- OKKJLVBELUTLKV-UHFFFAOYSA-N methanol Substances OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
この発明は低しきい値電流で発振し、発振モー
ド特性に優れた半導体レーザに関するものであ
る。
ド特性に優れた半導体レーザに関するものであ
る。
半導体レーザが低しきい値電流で発振すること
は、活性層における発熱を小さくし、かつ良好な
高温動作を可能にするものであり、また、発熱を
小さく抑えることは、素子の寿命を長くする事に
もつながるものである。
は、活性層における発熱を小さくし、かつ良好な
高温動作を可能にするものであり、また、発熱を
小さく抑えることは、素子の寿命を長くする事に
もつながるものである。
そして、低しきい値電流で発振する半導体レー
ザを得るためには、活性領域の共振器長方向にお
ける断面積を小さくすることによつて達成される
ものである。このように共振器長方向の断面積を
小さくすることは、また、発振モード特性に優れ
た半導体レーザを作る事にもつながるものであ
る。
ザを得るためには、活性領域の共振器長方向にお
ける断面積を小さくすることによつて達成される
ものである。このように共振器長方向の断面積を
小さくすることは、また、発振モード特性に優れ
た半導体レーザを作る事にもつながるものであ
る。
一方、半導体レーザの一般的な製造方法とし
て、液相エピタキシヤル法が知られている。この
方法は、結晶性の良好なエピタキシヤル成長層を
得るものとして、簡便で、しかも成長層厚さを
0.1μｍ程度と薄く成長できる特長を有するもので
ある。しかしながら、半導体レーザの活性層とし
て必要な幅方向の制御は容易でなく、このために
２回成長の方法が一般的に行なわれており、この
方法は大きく分けて二つの種類に分けられるもの
である。
て、液相エピタキシヤル法が知られている。この
方法は、結晶性の良好なエピタキシヤル成長層を
得るものとして、簡便で、しかも成長層厚さを
0.1μｍ程度と薄く成長できる特長を有するもので
ある。しかしながら、半導体レーザの活性層とし
て必要な幅方向の制御は容易でなく、このために
２回成長の方法が一般的に行なわれており、この
方法は大きく分けて二つの種類に分けられるもの
である。
第一の方法は１回目成長で通常のダブルヘテロ
接合構造を成長させ、狭い巾で活性層部分を残し
て両側面をエツチングで除去し、しかる後にその
両側面を二回目成長で埋めるものであつて、その
一例はT.Tsukada（テイ．ツカダ）により、J.
Appl.Phys（シヤーナル．アプライド．フイズツ
クス）の第45巻、1974年、4899頁に記載されてい
る。
接合構造を成長させ、狭い巾で活性層部分を残し
て両側面をエツチングで除去し、しかる後にその
両側面を二回目成長で埋めるものであつて、その
一例はT.Tsukada（テイ．ツカダ）により、J.
Appl.Phys（シヤーナル．アプライド．フイズツ
クス）の第45巻、1974年、4899頁に記載されてい
る。
また、第二の方法は、一回目成長を行つたエピ
タキシヤル基板（あるいは単なる基板であつても
よい）に狭い巾の溝を堀り、しかる後に、この溝
内に二回目成長として通常のダブルヘテロ接合構
造を成長させるものであつて、その一例はT.
Murotani（テイー．ムロタニ）らによる
Electronics detters、第16巻1980年556頁に記載
されている。
タキシヤル基板（あるいは単なる基板であつても
よい）に狭い巾の溝を堀り、しかる後に、この溝
内に二回目成長として通常のダブルヘテロ接合構
造を成長させるものであつて、その一例はT.
Murotani（テイー．ムロタニ）らによる
Electronics detters、第16巻1980年556頁に記載
されている。
特に後者の場合、結晶基板に対する形成溝の結
晶学的方位を（100）InP表面に対して〈011〉方
向に平行に指定することによつてdovetail（鳩尾）
状の溝を形成すれば、溝内の成長が比較的容易で
再現性よく行なわれるという利点を有するもので
あつた。
晶学的方位を（100）InP表面に対して〈011〉方
向に平行に指定することによつてdovetail（鳩尾）
状の溝を形成すれば、溝内の成長が比較的容易で
再現性よく行なわれるという利点を有するもので
あつた。
しかしながら、dovetail（鳩尾）状の溝巾を
2.0μｍ程度以下に再現性よく作成することは次の
点から難しいものである。
2.0μｍ程度以下に再現性よく作成することは次の
点から難しいものである。
通常の写真製版法では1.0μｍ程度のマスク巾
を抜くのが限度で、溝形成におけるエツチング
によつて巾の広がりで形成溝幅が2.0μｍ前後に
なることが避けられなかつた。
を抜くのが限度で、溝形成におけるエツチング
によつて巾の広がりで形成溝幅が2.0μｍ前後に
なることが避けられなかつた。
形状がdovetail（鳩尾）状であるため、基板
の深さ方向に溝巾が広くなる。
の深さ方向に溝巾が広くなる。
これらのことから、活性層幅を2.0μｍ以下にし
て発振モード特性の良好な素子を得ることがむず
かしかつた。
て発振モード特性の良好な素子を得ることがむず
かしかつた。
一方、dovetail（鳩尾）状の溝の形成に代えて
Ｖ溝を形成した場合、上記の欠点は解消する。す
なわち、 結晶表面から深さ方向に溝幅が狭くなり、
2.0μｍ以下の活性層を溝内に成長できる。
Ｖ溝を形成した場合、上記の欠点は解消する。す
なわち、 結晶表面から深さ方向に溝幅が狭くなり、
2.0μｍ以下の活性層を溝内に成長できる。
Ｖ溝側面は低指数面で形成され、この面は通
常、エツチング速度が遅い為、溝の広がりがほ
とんどなく、再現性よく一定の形態に溝の断面
形状を制御することができる。
常、エツチング速度が遅い為、溝の広がりがほ
とんどなく、再現性よく一定の形態に溝の断面
形状を制御することができる。
Ｖ溝側面は平担な表面となり、このことは、
溝内に活性層などを形成した場合、溝の長さ方
向に見て均一な断面形状を有する層が得られ、
素子特性の安定化に有効である。
溝内に活性層などを形成した場合、溝の長さ方
向に見て均一な断面形状を有する層が得られ、
素子特性の安定化に有効である。
などの利点が生ずる。
しかしながら、Ｖ溝を形成した基板上に液相エ
ピタキシヤル成長を行うと、溝部分が埋まりにく
く、平担な結晶表面が得にくいという致命的な欠
点があつた。
ピタキシヤル成長を行うと、溝部分が埋まりにく
く、平担な結晶表面が得にくいという致命的な欠
点があつた。
この発明は、Ｖ溝が形成された基板を用いてＶ
溝形成による長所をそのまゝ生かし、Ｖ溝内にレ
ーザ発振部を形成したレーザにおいてＶ溝上端部
に接し、このＶ溝の上端を跨いでInGaAsPから
なるエピタキシヤル層を形成して、平担な結晶表
面を得ることにより良好なレーザダイオードを得
ることを目的としたものである。
溝形成による長所をそのまゝ生かし、Ｖ溝内にレ
ーザ発振部を形成したレーザにおいてＶ溝上端部
に接し、このＶ溝の上端を跨いでInGaAsPから
なるエピタキシヤル層を形成して、平担な結晶表
面を得ることにより良好なレーザダイオードを得
ることを目的としたものである。
まず、Ｖ溝が形成された基板上に液相エピタキ
シヤル層を形成する場合、特にＶ溝内部をこのエ
ピタキシヤル層にて埋め尽くす場合について考察
する。
シヤル層を形成する場合、特にＶ溝内部をこのエ
ピタキシヤル層にて埋め尽くす場合について考察
する。
１つとして、Ｖ溝が形成された（100）表面を
有するInP基板１上にInPからなるエピタキシヤ
ル層を成長させた場合について、第１図ないし第
３図に基づいて説明する。
有するInP基板１上にInPからなるエピタキシヤ
ル層を成長させた場合について、第１図ないし第
３図に基づいて説明する。
まず、（100）表面を有するInP結晶基板１上に
溝を有するフオトレジスト膜を用いて写真製版法
によりＶ溝２を形成したものを用意する。この時
InPのエツチヤントとして通常Hcl（100％濃度）
かBr（５％）―メタノール溶液が使われるもので
あり、Hcl（100％濃度）を用いた場合には、Ｖ溝
２面に（221）面が顕われ、Br（５％）―メタノ
ール溶液を用いた場合には、Ｖ溝２面に（111）
Ａ面が顕われているものである。
溝を有するフオトレジスト膜を用いて写真製版法
によりＶ溝２を形成したものを用意する。この時
InPのエツチヤントとして通常Hcl（100％濃度）
かBr（５％）―メタノール溶液が使われるもので
あり、Hcl（100％濃度）を用いた場合には、Ｖ溝
２面に（221）面が顕われ、Br（５％）―メタノ
ール溶液を用いた場合には、Ｖ溝２面に（111）
Ａ面が顕われているものである。
次に、第２図に示すように、この様にしてＶ溝
２が形成された基板１上にInPをＶ溝２内部の中
途までエピタキシヤル成長させる。この時形成さ
れたＶ溝２内部のInPエピタキシヤル層３表面
は、基板１表面、つまり基板１の平担面１ａと平
行に成長し、また、Ｖ溝２内部のInPエピタキシ
ヤル成長層３の成長厚さｄ１と基板１の平担面１
ａ上に形成されたInPエピタキシヤル層４の成長
厚さｄ２を比べてみると、エピタキシヤル成長段
階において、Ｖ溝２底部におけるInPエピタキシ
ヤル成長層３の成長厚さｄ１の増加はInPエピタ
キシヤル成長層４の成長厚さｄ２の増加よりも比
較的速いが、エピタキシヤル成長がＶ溝２上部に
進むに従い、InPエピタキシヤル成長層３の成長
厚さｄ１の増加率がエピタキシヤル成長層４の成
長厚さｄ２の増加率に比べて小さくなつた。この
ように、Ｖ溝２内部のInPエピタキシヤル層３の
成長が進むにつれて成長厚さｄ１の増加率が基板
１の平担面１ａ上のInPエピタキシヤル層４の成
長厚さｄ２に比べて小さくなる理由は次のように
考えられる。すなわち、エピタキシヤル層３，４
とも（100）面上のInPの成長で、同じ成長速度
を持つ筈ではあるが、Ｖ溝２内部は平担面１ａに
比べて液相からの溶質Ｐの拡散が行なわれにく
く、相対的にＶ溝２内部の成長速度が小さくなる
ためであると推察される。
２が形成された基板１上にInPをＶ溝２内部の中
途までエピタキシヤル成長させる。この時形成さ
れたＶ溝２内部のInPエピタキシヤル層３表面
は、基板１表面、つまり基板１の平担面１ａと平
行に成長し、また、Ｖ溝２内部のInPエピタキシ
ヤル成長層３の成長厚さｄ１と基板１の平担面１
ａ上に形成されたInPエピタキシヤル層４の成長
厚さｄ２を比べてみると、エピタキシヤル成長段
階において、Ｖ溝２底部におけるInPエピタキシ
ヤル成長層３の成長厚さｄ１の増加はInPエピタ
キシヤル成長層４の成長厚さｄ２の増加よりも比
較的速いが、エピタキシヤル成長がＶ溝２上部に
進むに従い、InPエピタキシヤル成長層３の成長
厚さｄ１の増加率がエピタキシヤル成長層４の成
長厚さｄ２の増加率に比べて小さくなつた。この
ように、Ｖ溝２内部のInPエピタキシヤル層３の
成長が進むにつれて成長厚さｄ１の増加率が基板
１の平担面１ａ上のInPエピタキシヤル層４の成
長厚さｄ２に比べて小さくなる理由は次のように
考えられる。すなわち、エピタキシヤル層３，４
とも（100）面上のInPの成長で、同じ成長速度
を持つ筈ではあるが、Ｖ溝２内部は平担面１ａに
比べて液相からの溶質Ｐの拡散が行なわれにく
く、相対的にＶ溝２内部の成長速度が小さくなる
ためであると推察される。
上記の様にＶ溝２上部の成長の際Ｖ溝２内部の
成長厚さｄ１の増加率がＶ溝２外部の成長厚さｄ
２の増加より小さいということは、InPをエピタ
キシヤル成長させればさせるほど、二つのInP表
面の段差が大きくなるということを意味し、平担
な表面を有するInPエピタキシヤル層を得られな
いということが判る。
成長厚さｄ１の増加率がＶ溝２外部の成長厚さｄ
２の増加より小さいということは、InPをエピタ
キシヤル成長させればさせるほど、二つのInP表
面の段差が大きくなるということを意味し、平担
な表面を有するInPエピタキシヤル層を得られな
いということが判る。
この結果を基に、InPエピタキシヤル成長層
３，４をさらに厚く成長させた場合を第３図に示
す。この第３図から明らかな様に、InPエピタキ
シヤル成長層３，４は、段違いのままである。つ
まり、基板１表面におけるＶ溝２上端部２ａ，２
ｂ上には、InPは成長せず、Ｖ溝２内部のエピタ
キシヤル成長層３と平担面１ａ上のエピタキシヤ
ル成長層４との間の亀裂５，６として残り、Ｖ溝
２内部を埋め尽くし、平担な表面を得るには、
InPエピタキシヤル層を積む方法は適当でない事
がわかる。
３，４をさらに厚く成長させた場合を第３図に示
す。この第３図から明らかな様に、InPエピタキ
シヤル成長層３，４は、段違いのままである。つ
まり、基板１表面におけるＶ溝２上端部２ａ，２
ｂ上には、InPは成長せず、Ｖ溝２内部のエピタ
キシヤル成長層３と平担面１ａ上のエピタキシヤ
ル成長層４との間の亀裂５，６として残り、Ｖ溝
２内部を埋め尽くし、平担な表面を得るには、
InPエピタキシヤル層を積む方法は適当でない事
がわかる。
したがつて、基板１のＶ溝２内に活性層として
InGaAsPエピタキシヤル成長層を成長させ、そ
の上にInPエピタキシヤル成長層を成長させてＶ
溝２内を埋め尽くして半導体レーザを得ようとす
る場合にも、Ｖ溝２上端部２ａ，２ｂ上には亀裂
５，６が生じるものであつた。
InGaAsPエピタキシヤル成長層を成長させ、そ
の上にInPエピタキシヤル成長層を成長させてＶ
溝２内を埋め尽くして半導体レーザを得ようとす
る場合にも、Ｖ溝２上端部２ａ，２ｂ上には亀裂
５，６が生じるものであつた。
第４図は、この状態を示す半導体レーザの断面
図であり、図において１はＶ溝２が形成された
InP結晶基板、７はこの基板のＶ溝２底部にエピ
タキシヤル成長された第１のInPエピタキシヤル
成長層で、同時に基板１の平担面１ａ上にも成長
層８が形成される。９はこの第１のInPエピタキ
シヤル成長層７上に形成されたInGaAsPエピタ
キシヤル成長層からなる活性層で、同時に成長層
８上にもInGaAsPエピタキシヤル成長層１０が
形成される。３，４は基板１のＶ溝２内を埋め尽
くすために、この活性層８およびInGaAsPエピ
タキシヤル成長層１０上に形成された第２のInP
エピタキシヤル成長層、５，６は上記Ｖ溝２の上
端部２ａ，２ｂ、つまりＶ溝２内に形成された第
２のInPエピタキシヤル成長層３と基板１平担面
１ａ上に形成された第２のInPエピタキシヤル成
長層４との間に出来た亀裂である。
図であり、図において１はＶ溝２が形成された
InP結晶基板、７はこの基板のＶ溝２底部にエピ
タキシヤル成長された第１のInPエピタキシヤル
成長層で、同時に基板１の平担面１ａ上にも成長
層８が形成される。９はこの第１のInPエピタキ
シヤル成長層７上に形成されたInGaAsPエピタ
キシヤル成長層からなる活性層で、同時に成長層
８上にもInGaAsPエピタキシヤル成長層１０が
形成される。３，４は基板１のＶ溝２内を埋め尽
くすために、この活性層８およびInGaAsPエピ
タキシヤル成長層１０上に形成された第２のInP
エピタキシヤル成長層、５，６は上記Ｖ溝２の上
端部２ａ，２ｂ、つまりＶ溝２内に形成された第
２のInPエピタキシヤル成長層３と基板１平担面
１ａ上に形成された第２のInPエピタキシヤル成
長層４との間に出来た亀裂である。
この第４図に示すように、Ｖ溝２内に形成され
る第２のInPエピタキシヤル成長層３表面は、Ｖ
溝２外部、つまり基板１の平担面１ａ上に形成さ
れる第2InPエピタキシヤル成長層４表面まで成
長が追い付かず、かつ、基板１表面におけるＶ溝
２上端部２ａ，２ｂ上にInPは成長しないため亀
裂５，６が残ることになり、平担な表面が得られ
ず、半導体レーザとしては不適なものであつた。
る第２のInPエピタキシヤル成長層３表面は、Ｖ
溝２外部、つまり基板１の平担面１ａ上に形成さ
れる第2InPエピタキシヤル成長層４表面まで成
長が追い付かず、かつ、基板１表面におけるＶ溝
２上端部２ａ，２ｂ上にInPは成長しないため亀
裂５，６が残ることになり、平担な表面が得られ
ず、半導体レーザとしては不適なものであつた。
発明者らはさらに種々検討を加えた結果、Ｖ溝
２が形成されたInPからなる基板１におけるＶ溝
２を埋め尽くす際に、InGaAsPをエピタキシヤ
ル成長させることにより、Ｖ溝２上端部２ａ，２
ｂにおける亀裂の発生が阻止でき、平担な表面が
得られることを見出した。
２が形成されたInPからなる基板１におけるＶ溝
２を埋め尽くす際に、InGaAsPをエピタキシヤ
ル成長させることにより、Ｖ溝２上端部２ａ，２
ｂにおける亀裂の発生が阻止でき、平担な表面が
得られることを見出した。
第５図はこの発明を説明するための、Ｖ溝内の
エピタキシヤル層の形成を示す断面図であり、図
において１は第１図に示したＶ溝２が形成された
（100）表面を有するInP結晶基板、７はこの基板
のＶ溝２底部にエピタキシヤル成長された第１の
InPエピタキシヤル成長層で、同時に基板１の平
担面１ａ上にも成長層８が形成される。１１は上
記基板１のＶ溝２内を埋め尽くすために、第１の
InPエピタキシヤル成長層７，８および基板１の
Ｖ溝２上部上に形成されたInGaAsPからなるエ
ピタキシヤル成長層で、基板１表面におけるＶ溝
２上端部２ａ，２ｂに接し、Ｖ溝２の上端部２
ａ，２ｂを跨いで形成されているものである。１
２はこのInGaAsPからなるエピタキシヤル成長
層１１上にInPをエピタキシヤル成長させた第３
のInPエピタキシヤル成長層である。
エピタキシヤル層の形成を示す断面図であり、図
において１は第１図に示したＶ溝２が形成された
（100）表面を有するInP結晶基板、７はこの基板
のＶ溝２底部にエピタキシヤル成長された第１の
InPエピタキシヤル成長層で、同時に基板１の平
担面１ａ上にも成長層８が形成される。１１は上
記基板１のＶ溝２内を埋め尽くすために、第１の
InPエピタキシヤル成長層７，８および基板１の
Ｖ溝２上部上に形成されたInGaAsPからなるエ
ピタキシヤル成長層で、基板１表面におけるＶ溝
２上端部２ａ，２ｂに接し、Ｖ溝２の上端部２
ａ，２ｂを跨いで形成されているものである。１
２はこのInGaAsPからなるエピタキシヤル成長
層１１上にInPをエピタキシヤル成長させた第３
のInPエピタキシヤル成長層である。
この様に構成されたものにおいては、
InGaAsPエピタキシヤル成長層１１はＶ溝
２内部に於いて、Ｖ溝２外部、つまり基板１の
平担面１ａ上より厚く成長する。
２内部に於いて、Ｖ溝２外部、つまり基板１の
平担面１ａ上より厚く成長する。
InGaAsPエピタキシヤル成長層１１は、基
板１表面におけるＶ溝２上端部２ａ，２ｂにお
いて成長が行なわれる為、第３図あるいは第４
図で示したもののように、Ｖ溝２を埋め込むた
めのInPエピタキシヤル層３，４の成長で起き
るような亀裂５，６を生じない。
板１表面におけるＶ溝２上端部２ａ，２ｂにお
いて成長が行なわれる為、第３図あるいは第４
図で示したもののように、Ｖ溝２を埋め込むた
めのInPエピタキシヤル層３，４の成長で起き
るような亀裂５，６を生じない。
InGaAsPエピタキシヤル層１１上への第３
のInPエピタキシヤル層１２の成長は表面全体
に旦つて起こり、第３図あるいは第４図で示し
たもののように段違いの（100）表面の場合と
は異なり第３のInPエピタキシヤル層１２は平
担に成長される。
のInPエピタキシヤル層１２の成長は表面全体
に旦つて起こり、第３図あるいは第４図で示し
たもののように段違いの（100）表面の場合と
は異なり第３のInPエピタキシヤル層１２は平
担に成長される。
などの作用により、表面平担な結晶を得ることが
出来るものである。
出来るものである。
第６図は本発明の一実施例を示す半導体レーザ
の断面図で、１はＶ溝２を有するInP結晶基板、
７，８はInPエピタキシヤル層、９，１０は第１
のInGaAsPエピタキシヤル層で９はレーザの活
性層である。３，４はInPエピタキシヤル層で、
１１は３，４のInPエピタキシヤル層上に形成さ
れた第２のInGaAsPエピタキシヤル層で、基板
１表面におけるＶ溝２上端部２ａ，２ｂに接し、
Ｖ溝２の上端部２ａ，２ｂを跨いで形成されてい
るものである。１２はこのInGaAsPエピタキシ
ヤル成長層１１上に形成された第３のInPエピタ
キシヤル成長層である。
の断面図で、１はＶ溝２を有するInP結晶基板、
７，８はInPエピタキシヤル層、９，１０は第１
のInGaAsPエピタキシヤル層で９はレーザの活
性層である。３，４はInPエピタキシヤル層で、
１１は３，４のInPエピタキシヤル層上に形成さ
れた第２のInGaAsPエピタキシヤル層で、基板
１表面におけるＶ溝２上端部２ａ，２ｂに接し、
Ｖ溝２の上端部２ａ，２ｂを跨いで形成されてい
るものである。１２はこのInGaAsPエピタキシ
ヤル成長層１１上に形成された第３のInPエピタ
キシヤル成長層である。
この様に構成された半導体レーザにおいては、
上記第５図に示したものと同様に表面が平担な結
晶を得ることができるものである。
上記第５図に示したものと同様に表面が平担な結
晶を得ることができるものである。
この発明は以上述べたとうり、InGaAsPのエ
ピタキシヤル層をＶ溝が形成された基板表面にお
けるＶ溝上端部に接し、Ｖ溝の上端部を跨いで形
成させたので、Ｖ溝内部と溝外部、つまり基板平
担面における成長の段差をなくすことができ、表
面全体を平滑化できるという効果を有するもので
ある。
ピタキシヤル層をＶ溝が形成された基板表面にお
けるＶ溝上端部に接し、Ｖ溝の上端部を跨いで形
成させたので、Ｖ溝内部と溝外部、つまり基板平
担面における成長の段差をなくすことができ、表
面全体を平滑化できるという効果を有するもので
ある。
第１図はＶ溝２が形成された基板１を示す断面
図、第２図および第３図は基板１上にInPエピタ
キシヤル成長層を形成した時の断面図、第４図は
基板１のＶ溝２内をInPエピタキシヤル成長層で
埋めようとした場合の半導体レーザを示す断面
図、第５図はこの発明のエピタキシヤル層の形成
を説明する断面図、第６図はこの発明の実施例と
なる半導体レーザの一例を示す断面図である。 図において１は基板、２はＶ溝、２ａ，２ｂは
Ｖ溝２の上端部、１１はInGaAsP層からなるエ
ピタキシヤル層である。なお、各図中同一符号は
同一または相当部分を示す。
図、第２図および第３図は基板１上にInPエピタ
キシヤル成長層を形成した時の断面図、第４図は
基板１のＶ溝２内をInPエピタキシヤル成長層で
埋めようとした場合の半導体レーザを示す断面
図、第５図はこの発明のエピタキシヤル層の形成
を説明する断面図、第６図はこの発明の実施例と
なる半導体レーザの一例を示す断面図である。 図において１は基板、２はＶ溝、２ａ，２ｂは
Ｖ溝２の上端部、１１はInGaAsP層からなるエ
ピタキシヤル層である。なお、各図中同一符号は
同一または相当部分を示す。
Claims (1)
- １ 平担な一主面を有するInP基板を準備する工
程、上記InP基板の一主面に、上部に開口を有す
るＶ溝を形成する工程、上記Ｖ溝の底部および上
記基板の一主面の平担部に第１のInPエピタキシ
ル層を段切れ状に形成する工程、上記第１のInP
エピタキシヤル層の上に第１のInGaAsPエピタ
キシヤル層を段切れ状に形成する工程、上記第１
のInGaAsPエピタキシヤル層上に第２のInPエピ
タキシヤル層を段切れ状に形成する工程、上記Ｖ
溝の上端部に接し、該Ｖ溝の上端部を跨いで第２
のInGaAsPエピタキシヤル層を形成する工程、
並びに上記第２のInGaAsPエピタキシヤル層上
に第３のInPエピタキシヤル層を形成する工程を
含み、上記第１のInGaAsPエピタキシヤル層の
うち上記Ｖ溝内に形成された層を活性層とする半
導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10891782A JPS58225683A (ja) | 1982-06-22 | 1982-06-22 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10891782A JPS58225683A (ja) | 1982-06-22 | 1982-06-22 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58225683A JPS58225683A (ja) | 1983-12-27 |
| JPS6367349B2 true JPS6367349B2 (ja) | 1988-12-26 |
Family
ID=14496920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10891782A Granted JPS58225683A (ja) | 1982-06-22 | 1982-06-22 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58225683A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226603A (ja) * | 1989-02-28 | 1990-09-10 | Fuji Photo Optical Co Ltd | スポットライト装置 |
| JPH0474139U (ja) * | 1990-11-09 | 1992-06-29 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523392A (en) * | 1975-06-23 | 1977-01-11 | Xerox Corp | Hetero juntion diode laser and method of producing same |
| JPS56110288A (en) * | 1980-02-05 | 1981-09-01 | Mitsubishi Electric Corp | Semiconductor laser element |
| JPS5795689A (en) * | 1980-12-05 | 1982-06-14 | Nec Corp | Stripe shaped type double hetero junction laser element |
-
1982
- 1982-06-22 JP JP10891782A patent/JPS58225683A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523392A (en) * | 1975-06-23 | 1977-01-11 | Xerox Corp | Hetero juntion diode laser and method of producing same |
| JPS56110288A (en) * | 1980-02-05 | 1981-09-01 | Mitsubishi Electric Corp | Semiconductor laser element |
| JPS5795689A (en) * | 1980-12-05 | 1982-06-14 | Nec Corp | Stripe shaped type double hetero junction laser element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226603A (ja) * | 1989-02-28 | 1990-09-10 | Fuji Photo Optical Co Ltd | スポットライト装置 |
| JPH0474139U (ja) * | 1990-11-09 | 1992-06-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58225683A (ja) | 1983-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4274504B2 (ja) | 半導体薄膜構造体 | |
| JPS6050983A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH0474877B2 (ja) | ||
| JPS6367349B2 (ja) | ||
| JPS6237911B2 (ja) | ||
| JPH0552676B2 (ja) | ||
| JPS60251689A (ja) | 半導体レ−ザ素子及びその製法 | |
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPS59119781A (ja) | 半導体レ−ザの製造方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPS6351558B2 (ja) | ||
| JPS60147119A (ja) | 半導体素子の製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0260075B2 (ja) | ||
| JPH01215087A (ja) | 半導体発光素子 | |
| JPH04369886A (ja) | 半導体レーザの製造方法 | |
| JPH0116035B2 (ja) | ||
| JPH0260077B2 (ja) | ||
| JPS63281487A (ja) | 半導体レ−ザ | |
| JPH0837338A (ja) | ２重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法 | |
| JPH01248526A (ja) | 半導体素子の形成方法 | |
| JPH01194378A (ja) | 半導体レーザおよびその製造方法 | |
| JPS6241437B2 (ja) |