JPS6241437B2 - - Google Patents
Info
- Publication number
- JPS6241437B2 JPS6241437B2 JP7234480A JP7234480A JPS6241437B2 JP S6241437 B2 JPS6241437 B2 JP S6241437B2 JP 7234480 A JP7234480 A JP 7234480A JP 7234480 A JP7234480 A JP 7234480A JP S6241437 B2 JPS6241437 B2 JP S6241437B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- active layer
- conductivity type
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000005253 cladding Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000007791 liquid phase Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は埋込みヘテロ構造を有する半導体レー
ザの製造方法に関する。
ザの製造方法に関する。
横モード制御された単一モード発振する半導体
レーザは埋込み型半導体レーザに代表される。こ
の構造は活性層領域が低屈折率物質によつて完全
に取り囲まれ、強い光導波作用を活性層に持たせ
たものである。
レーザは埋込み型半導体レーザに代表される。こ
の構造は活性層領域が低屈折率物質によつて完全
に取り囲まれ、強い光導波作用を活性層に持たせ
たものである。
本発明に先行する従来技術として、この埋込み
型半導体レーザを挙げるべきであり、以下、この
型式の製作方法及び構造等について、その何処を
本発明で解決すべきか、図面を用いて簡単に説明
する、第１図は従来の埋込み型半導体レーザの概
略を示す断面図である。
型半導体レーザを挙げるべきであり、以下、この
型式の製作方法及び構造等について、その何処を
本発明で解決すべきか、図面を用いて簡単に説明
する、第１図は従来の埋込み型半導体レーザの概
略を示す断面図である。
先ず、ｎ型InPでなる半導体基体１に第１の液
相エピタキシヤル成長工程によつて、順次ｎ型
InP層２、ｐ型In0.77Ga0.23As0.51P0.49活性層３ｐ
型InP層４を成長させる。ここで一旦成長をや
め、ｐ型InP層４の表面より選択エツチング処理
によりｎ型InP層２に達するストライプ状の逆メ
サ形状を形成する。然る後、第２の液相エピタキ
シヤル成長工程によりｎ型InP層５を成長しめ
て、活性層の側面をInPで埋込む。メサ形状の活
性層に電流が注入されるように電極７，８を取り
付けて埋込み型半導体レーザが（第１図）製作さ
れる。
相エピタキシヤル成長工程によつて、順次ｎ型
InP層２、ｐ型In0.77Ga0.23As0.51P0.49活性層３ｐ
型InP層４を成長させる。ここで一旦成長をや
め、ｐ型InP層４の表面より選択エツチング処理
によりｎ型InP層２に達するストライプ状の逆メ
サ形状を形成する。然る後、第２の液相エピタキ
シヤル成長工程によりｎ型InP層５を成長しめ
て、活性層の側面をInPで埋込む。メサ形状の活
性層に電流が注入されるように電極７，８を取り
付けて埋込み型半導体レーザが（第１図）製作さ
れる。
このレーザは活性層を低屈折率の半導体で取り
囲み、注入キヤリアの閉じ込めと、光の閉じ込め
を同時に行つている。その結果、安定した基本モ
ード発振を広い電流領域にわたつて得られる特徴
を有する。しかし、上記半導体レーザの製造方法
による半導体レーザで、しばしば発振しきい値電
流が大なる場合が多かつた。この原因は、電流が
活性層のｐ−ｎ接合を流れる他に埋込みの側面に
形成されるInP層によるｐ−ｎ接合を介して流れ
る電流成分が大きい際に発生する。
囲み、注入キヤリアの閉じ込めと、光の閉じ込め
を同時に行つている。その結果、安定した基本モ
ード発振を広い電流領域にわたつて得られる特徴
を有する。しかし、上記半導体レーザの製造方法
による半導体レーザで、しばしば発振しきい値電
流が大なる場合が多かつた。この原因は、電流が
活性層のｐ−ｎ接合を流れる他に埋込みの側面に
形成されるInP層によるｐ−ｎ接合を介して流れ
る電流成分が大きい際に発生する。
InPによるｐ−ｎ接合が正確に形成されている
ならば、InPのホモｐ−ｎ接合とInGaAsP−InP
ヘテロｐ−ｎ接合での拡散電圧の違いにより、実
際は側面のInPホモｐ−ｎ接合に流れる電流は極
し微少である。故にInPホモｐ−ｎ接合を確実に
形成する事と、更に、この接合部のシリーズ抵抗
を大にする様な構造設計が必要となる。
ならば、InPのホモｐ−ｎ接合とInGaAsP−InP
ヘテロｐ−ｎ接合での拡散電圧の違いにより、実
際は側面のInPホモｐ−ｎ接合に流れる電流は極
し微少である。故にInPホモｐ−ｎ接合を確実に
形成する事と、更に、この接合部のシリーズ抵抗
を大にする様な構造設計が必要となる。
従来のごとき製造方法では、上記理由に適した
層構造を作ることは、非常に困難である。
層構造を作ることは、非常に困難である。
この発明の目的は、上記従来方法における上記
難高を持たず、生産性が高く、容易に実現し得る
埋込み型半導体レーザの製造方法を提供すること
にある。
難高を持たず、生産性が高く、容易に実現し得る
埋込み型半導体レーザの製造方法を提供すること
にある。
この発明の骨子は第１段階の成長で活性層とな
る層の上に別の層を成長させ、上部の埋込みを確
保して、次いで活性層の両側部のみ溝状にエツチ
ングで除去し、再度そのエツチングした層表面に
成長層を積もり、活性層側面の埋込みを完了しよ
うとするものである。以下この発明の実施例につ
いて図面を参照して説明する。
る層の上に別の層を成長させ、上部の埋込みを確
保して、次いで活性層の両側部のみ溝状にエツチ
ングで除去し、再度そのエツチングした層表面に
成長層を積もり、活性層側面の埋込みを完了しよ
うとするものである。以下この発明の実施例につ
いて図面を参照して説明する。
第２図は本発明を実施した場合の概略断面図、
第３図は各主要部の製造過程を示す略線的工程図
である。
第３図は各主要部の製造過程を示す略線的工程図
である。
先ず、第３図Ａに示す如く、ｎ型InP半導体基
体９上に第１クラツド層のｎ型InP層１０、活性
層のIn0.77Ga0.23As0.51P0.49層１１、第２クラツド
層のｐ型InP層１２を第１の液相エピタキシヤル
成長により成長させる（第３図Ｂ）。
体９上に第１クラツド層のｎ型InP層１０、活性
層のIn0.77Ga0.23As0.51P0.49層１１、第２クラツド
層のｐ型InP層１２を第１の液相エピタキシヤル
成長により成長させる（第３図Ｂ）。
次にｐ型InP層１２のその上面側に５μｍ幅の
帯状領域のみにSiO2１８を付け、選択エツチン
グでその帯状領域の側部のｐ型InP層１２を除去
し、約0.5μ厚のｐ型InP層１２を残す。更にメサ
形状に形成された帯状領域の側面に沿つて20μｍ
幅の溝１３を形成するために、エツチング用マス
クとしてフオトレジスト膜を用意し、再度、残り
のｐ型InP層１２と活性層１１をエツチングす
る。この20μｍ幅の溝１３はｎ型InP層１０に達
する深さにし、この部分のみｎ型InP層１０表面
を露出し、第３図Ｃの結晶を準備する。フオトレ
ジスト膜を除去し、結晶表面の洗浄を充分に行つ
た後に、第２段階の液相エピタキシヤル成長を行
う。成長させる結晶はｎ型InP層１４である。
帯状領域のみにSiO2１８を付け、選択エツチン
グでその帯状領域の側部のｐ型InP層１２を除去
し、約0.5μ厚のｐ型InP層１２を残す。更にメサ
形状に形成された帯状領域の側面に沿つて20μｍ
幅の溝１３を形成するために、エツチング用マス
クとしてフオトレジスト膜を用意し、再度、残り
のｐ型InP層１２と活性層１１をエツチングす
る。この20μｍ幅の溝１３はｎ型InP層１０に達
する深さにし、この部分のみｎ型InP層１０表面
を露出し、第３図Ｃの結晶を準備する。フオトレ
ジスト膜を除去し、結晶表面の洗浄を充分に行つ
た後に、第２段階の液相エピタキシヤル成長を行
う。成長させる結晶はｎ型InP層１４である。
第３図Ｄに示したように結晶表面が平坦になる
ところで成長を終る。最後にｐ型電極１６は
SiO2膜１５を介して、又ｎ型電極１７は半導体
基体９の裏面に各々形成して目的とする埋込み型
半導体レーザが出来あがる（第２図）。
ところで成長を終る。最後にｐ型電極１６は
SiO2膜１５を介して、又ｎ型電極１７は半導体
基体９の裏面に各々形成して目的とする埋込み型
半導体レーザが出来あがる（第２図）。
典型的な各層厚は活性層のIn0.77Ga0.23As0.
51P0.49層１１が0.3μｍ、ｐ型InP層１２が３μ
ｍ、である。
51P0.49層１１が0.3μｍ、ｐ型InP層１２が３μ
ｍ、である。
このようにして、製作した埋込み型半導体レー
ザの電極１６に正、電極１７に負の電圧を印加す
れば、活性層１１内で発光する。この光が端面よ
り外部に導出される。
ザの電極１６に正、電極１７に負の電圧を印加す
れば、活性層１１内で発光する。この光が端面よ
り外部に導出される。
この際、電流は活性層接合部を流れる他に、側
面のInPホモpn接合を流れる成分も有る。この後
者、すなわち、側面部、InPホモpn接合を流れる
電流成分は、シリーズ抵抗が大であれば、極力小
さくする事が可能となる。しかるに本発明の実施
例によれば溝１３の横領域のｐ型InP層１２の一
部分が残つている所はダイオードとして、ｎ−ｐ
−ｎ接合を形成するため、この領域が電流狭搾層
として働く。
面のInPホモpn接合を流れる成分も有る。この後
者、すなわち、側面部、InPホモpn接合を流れる
電流成分は、シリーズ抵抗が大であれば、極力小
さくする事が可能となる。しかるに本発明の実施
例によれば溝１３の横領域のｐ型InP層１２の一
部分が残つている所はダイオードとして、ｎ−ｐ
−ｎ接合を形成するため、この領域が電流狭搾層
として働く。
この電流狭搾層の存在によりメサ側面部を流れ
る電流に対するシリーズ抵抗を大にする事はただ
単に、溝幅を制御する事で簡単になしうる。溝幅
を数μｍ以下に狭くする事は製作上なんら困難さ
を伴わない。
る電流に対するシリーズ抵抗を大にする事はただ
単に、溝幅を制御する事で簡単になしうる。溝幅
を数μｍ以下に狭くする事は製作上なんら困難さ
を伴わない。
故に本発明は半導体レーザの発振しきい値電流
が小さく、又、再現性、均一性が高い等従来の製
造方法に比して格段に優れたものである。
が小さく、又、再現性、均一性が高い等従来の製
造方法に比して格段に優れたものである。
尚以上の実施例では結晶成長法として、液相エ
ピタキシヤル法を適用した場合を述べたが、別な
成長法たとえば、気相エピタキシヤル法や分子線
エピタキシヤル法等を適用し、本発明を実施して
も、まつたく同様な効果が得られる。
ピタキシヤル法を適用した場合を述べたが、別な
成長法たとえば、気相エピタキシヤル法や分子線
エピタキシヤル法等を適用し、本発明を実施して
も、まつたく同様な効果が得られる。
第１図は従来の埋込み型半導体レーザの概略的
断面図、第２図は本発明の実施により得られる半
導体レーザの概略的断面図、第３図は本発明の製
造法の略線的工程図を示す。 図において、１，９……ｎ型InP基体、２，１
０……ｎ型InP層、３，１２……InGaAsP活性
層、４，１２……ｐ型InP層、５，１４……ｎ型
InP層、１５，１８……SiO2膜、７，１６……ｐ
型電極、８，１７……ｎ型電極、１３……エツチ
ング溝、をそれぞれ示す。
断面図、第２図は本発明の実施により得られる半
導体レーザの概略的断面図、第３図は本発明の製
造法の略線的工程図を示す。 図において、１，９……ｎ型InP基体、２，１
０……ｎ型InP層、３，１２……InGaAsP活性
層、４，１２……ｐ型InP層、５，１４……ｎ型
InP層、１５，１８……SiO2膜、７，１６……ｐ
型電極、８，１７……ｎ型電極、１３……エツチ
ング溝、をそれぞれ示す。
Claims (1)
- １ 第１導電型半導体基体上に少なくとも第１導
電型の第１クラツド層と活性層、第２導電型の第
２クラツド層を順次形成する第１の結晶成長工程
と、活性層がメサ形に残り、前記メサ形活性層の
両側面に沿つて所定幅の少なくとも第１クラツド
層に達する深さの溝が２本平行に形成され、かつ
前記溝の両側部で、少なくとも第２導電型の第２
クラツド層の一部分が残る様に前記第２クラツド
層の表面からエツチングするエツチング工程と、
前記エツチングにより露出した第１クラツド層お
よび第２導電型の第２クラツド層の部分に第１導
電型の第３クラツド層を形成し、前記活性層の側
面部が前記第３クラツド層で覆われている構造を
構成する第２の結晶成長工程とを含むことを特徴
とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234480A JPS56169385A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234480A JPS56169385A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56169385A JPS56169385A (en) | 1981-12-26 |
| JPS6241437B2 true JPS6241437B2 (ja) | 1987-09-02 |
Family
ID=13486585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7234480A Granted JPS56169385A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56169385A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729117B1 (ko) | 2006-08-28 | 2007-06-14 | 동부일렉트로닉스 주식회사 | 디엘피 소자의 금속 배선 형성 방법 |
-
1980
- 1980-05-30 JP JP7234480A patent/JPS56169385A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56169385A (en) | 1981-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09186402A (ja) | 半導体構造 | |
| JPS61190993A (ja) | 半導体レ−ザ素子の製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH0474877B2 (ja) | ||
| JPS6241437B2 (ja) | ||
| JPS6318874B2 (ja) | ||
| JPS63124484A (ja) | 半導体レ−ザ素子 | |
| JPS5925399B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS6342871B2 (ja) | ||
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS58131787A (ja) | 半導体レ−ザ | |
| JPS6237835B2 (ja) | ||
| JPS6241436B2 (ja) | ||
| JPH0116035B2 (ja) | ||
| JPS5858783A (ja) | 半導体レ−ザ | |
| JPH01115186A (ja) | 埋め込みヘテロ型半導体レーザ素子 | |
| JPS61104687A (ja) | 埋込み型半導体レ−ザの製造方法 | |
| JPH0380589A (ja) | 半導体レーザ素子の製造方法 | |
| JPS6354234B2 (ja) | ||
| JPS5914912B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH04206985A (ja) | 光半導体素子の製造方法 | |
| JPH02199891A (ja) | 半導体レーザの製造方法 | |
| JPS6353715B2 (ja) | ||
| JPS6115599B2 (ja) |