JPS5925399B2 - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS5925399B2 JPS5925399B2 JP15479379A JP15479379A JPS5925399B2 JP S5925399 B2 JPS5925399 B2 JP S5925399B2 JP 15479379 A JP15479379 A JP 15479379A JP 15479379 A JP15479379 A JP 15479379A JP S5925399 B2 JPS5925399 B2 JP S5925399B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- type
- inp
- inp layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
この発明は半導体レーザ、特に埋め込みヘテロ構造を有
する半導体レーザの製造方法に関するものである。
する半導体レーザの製造方法に関するものである。
従来から、低電流での発振が可能で、かつ光学的特性の
良い半導体レーザの構造に関しては種々の提案がなされ
ており、なかでも埋め込みヘテロ構造を有する半導体レ
ーザが原理的に特に優れている。
良い半導体レーザの構造に関しては種々の提案がなされ
ており、なかでも埋め込みヘテロ構造を有する半導体レ
ーザが原理的に特に優れている。
一方、最近石英ファイバを用いた光通信用の光源として
、波長が１．２μｍ〜１．６μｍで発振するＩｎＧａＡ
ｓＰ−ＩｎＰのダブルヘテロ構造の半導体レーザの要求
が高まわ、低しきい値でかつ光学的特性のよいＩｎＧａ
ＡｓＰ−ＩｎＰ半導体レーザが必要となつてきている。
しかしながら現在までのところ、この種の低しきい値で
かつ光学的特性のよいＩｎＧａＡｓＰ−ＩｎＰ半導体レ
ーザは実現されておらず、また埋め込みヘテロ構造の半
導体レーザについても有効な製造方法が見出されていな
いために、低しきい値の半導体レーザを再現性良＜得る
ことは極めて困難である。
、波長が１．２μｍ〜１．６μｍで発振するＩｎＧａＡ
ｓＰ−ＩｎＰのダブルヘテロ構造の半導体レーザの要求
が高まわ、低しきい値でかつ光学的特性のよいＩｎＧａ
ＡｓＰ−ＩｎＰ半導体レーザが必要となつてきている。
しかしながら現在までのところ、この種の低しきい値で
かつ光学的特性のよいＩｎＧａＡｓＰ−ＩｎＰ半導体レ
ーザは実現されておらず、また埋め込みヘテロ構造の半
導体レーザについても有効な製造方法が見出されていな
いために、低しきい値の半導体レーザを再現性良＜得る
ことは極めて困難である。
この種の埋め込みヘテロ構造を有する半導体レーザを第
１図に示してある。
１図に示してある。
この第１図ぱ埋め込みヘテロ構造を有する半導体レーザ
の、レーザ光の伝ばん方向に垂直な断面を示すものであ
り、この第１図に卦いて、１はｎ形のＩｎＰ基板、２は
ｎ形のＩｎＧａＡｓＰ層、３はｐ形のＩｎＰ層、５はｐ
形のＩｎＰ層、６はｎ形のＩｎＰ層、２０卦よび２１は
各々ｐ側｝よびｎ側の電極金属を示している。ここでこ
の第１図に示した埋め込みヘテロ構造を有する半導体レ
ーザに訃いては、レーザ活性領域であるところの、Ｉｎ
ＧａＡｓＰ層２がその全側面でキヤリアに対する障壁を
有しているために、注入された電子と正孔が横方向に拡
がることなくこの層２に閉じ込められ、またＩｎＧａＡ
ｓＰ層２の全側面が、より低い屈折率を有するＩｎＰ基
板１お・よびＩｎＰ層３，６でとり囲まれているために
、良好な光閉じ込めを行なうことができ、発振しきい値
が低く、光学的特性もよいものが得られるのである。
の、レーザ光の伝ばん方向に垂直な断面を示すものであ
り、この第１図に卦いて、１はｎ形のＩｎＰ基板、２は
ｎ形のＩｎＧａＡｓＰ層、３はｐ形のＩｎＰ層、５はｐ
形のＩｎＰ層、６はｎ形のＩｎＰ層、２０卦よび２１は
各々ｐ側｝よびｎ側の電極金属を示している。ここでこ
の第１図に示した埋め込みヘテロ構造を有する半導体レ
ーザに訃いては、レーザ活性領域であるところの、Ｉｎ
ＧａＡｓＰ層２がその全側面でキヤリアに対する障壁を
有しているために、注入された電子と正孔が横方向に拡
がることなくこの層２に閉じ込められ、またＩｎＧａＡ
ｓＰ層２の全側面が、より低い屈折率を有するＩｎＰ基
板１お・よびＩｎＰ層３，６でとり囲まれているために
、良好な光閉じ込めを行なうことができ、発振しきい値
が低く、光学的特性もよいものが得られるのである。
しかしてこのような埋め込みヘテロ構造を有する半導体
レーザは、従来、第２図ａないしｄに示すような工程で
製作されている。
レーザは、従来、第２図ａないしｄに示すような工程で
製作されている。
すなわち、まず第２図ａのように、ｎ形１ｎＰ基板１の
一方の主面上に、通常の液相エピタキシヤル成長法によ
つてｎ形のＩｎＧａＡｓＰ層２訃よびｐ形１ｎＰ層３を
順次成長させる。
一方の主面上に、通常の液相エピタキシヤル成長法によ
つてｎ形のＩｎＧａＡｓＰ層２訃よびｐ形１ｎＰ層３を
順次成長させる。
そして前記ｐ形１ｎＰ層３上には、ＳｉＯ２膜あるいは
Ｓｉ３Ｎ４膜などの絶縁膜４を約０．１μｍの厚さに被
着させ、かつこの膜４を前記基板１のく１１０〉方向に
延びる約５μｍ幅のストライプ部分を除き、通常の写真
製版技術によつて、前記ｐ形１ｎＰ層３の表面が露出す
るまで除去し、また残された膜４をマスクにしてｐ形１
ｎＰ層３卦よびＩｎＧａＡｓＰ層２を、臭素−メタノー
ル溶液で前記ｎ形１ｎＰ基板１が露出するまでメサエツ
チングを行なつて第２図ｂとする。ついでこの第２図ｂ
のメサ構造を有する半導体結晶の表面に、第２図ｃに示
すように、通常のエピタキシヤル成長法によつてｐ形１
ｎＰ層５、ｎ形１ｎＰ層６を成長させ、さらに第２図ｄ
にみられるように、絶縁膜４を除去して、最後に電極金
属２０および２１を真空蒸着などにより形成するのであ
る。
Ｓｉ３Ｎ４膜などの絶縁膜４を約０．１μｍの厚さに被
着させ、かつこの膜４を前記基板１のく１１０〉方向に
延びる約５μｍ幅のストライプ部分を除き、通常の写真
製版技術によつて、前記ｐ形１ｎＰ層３の表面が露出す
るまで除去し、また残された膜４をマスクにしてｐ形１
ｎＰ層３卦よびＩｎＧａＡｓＰ層２を、臭素−メタノー
ル溶液で前記ｎ形１ｎＰ基板１が露出するまでメサエツ
チングを行なつて第２図ｂとする。ついでこの第２図ｂ
のメサ構造を有する半導体結晶の表面に、第２図ｃに示
すように、通常のエピタキシヤル成長法によつてｐ形１
ｎＰ層５、ｎ形１ｎＰ層６を成長させ、さらに第２図ｄ
にみられるように、絶縁膜４を除去して、最後に電極金
属２０および２１を真空蒸着などにより形成するのであ
る。
従来の埋め込みヘテロ構造の半導体レーザはこのように
して製造されるが、特に第２図ｂのメサ構造を有する半
導体結晶の表面上に、液相エピタキシヤル成長法により
Ｐ形１ｎＰ層５を直接成長させる工程に卦いて次のよう
な不利を生ずる。
して製造されるが、特に第２図ｂのメサ構造を有する半
導体結晶の表面上に、液相エピタキシヤル成長法により
Ｐ形１ｎＰ層５を直接成長させる工程に卦いて次のよう
な不利を生ずる。
すなわち、一般に大気中にさらした半導体表面には種々
の不純物が被着されており、前記のようにこの表面に直
接１ｎＰ層５を成長させると、これらの不純物が結晶中
に組み込まれて多くの欠陥を生ずることになる。そして
またＩｎＧａＡｓＰ−１ｎＰ結晶は特に熱的安定性に劣
り、長時間に亘つて高温下にさらされるとＰが蒸発し、
表面にはＰの欠乏した変成層が形成される性質を有して
卦り、前記の液相エピタキシヤル成長に際しては、融液
を結晶表面にコンタクトさせ、成長開始までに長時間に
亘り高温下に保持するために、このような変成層が形成
されて結晶表面の成長層との界面にも同様に種々の欠陥
を生じた。そしてこれらの欠陥は得られる半導体レーザ
の量子効率を低くして、その寿命を短くするものであつ
た。さらには、この種の埋め込みへゼロ構造の半導体レ
ーザに卦いては、レーザ活性層であるＩｎＧａＡｓＰ層
２のストライプの幅を１〜２μｍと細くしなければ、基
本横モードで安定して発振するレーザは得られないもの
であるが、第２図ａに卦けるＩｎＰ層３の表面を再現性
よく平坦にして結晶成長させることが困難であり、この
凹凸のある表面に幅約５μｍのストライプ状の絶縁膜４
を形成し、メサエツチしてストライプ幅１〜２μｍのＩ
ｎＧａＡｓＰ層２を再現性良く得るのは困難である。こ
の発明はこのような従来のものの欠点を除去するために
なされたもので、従来２回の液相エピタキシヤル成長に
よつで製造していた埋め込みヘテロ構造の半導体レーザ
を、１回の液相エピタキシヤル成長で製造する方法を提
供することを目的としている。
の不純物が被着されており、前記のようにこの表面に直
接１ｎＰ層５を成長させると、これらの不純物が結晶中
に組み込まれて多くの欠陥を生ずることになる。そして
またＩｎＧａＡｓＰ−１ｎＰ結晶は特に熱的安定性に劣
り、長時間に亘つて高温下にさらされるとＰが蒸発し、
表面にはＰの欠乏した変成層が形成される性質を有して
卦り、前記の液相エピタキシヤル成長に際しては、融液
を結晶表面にコンタクトさせ、成長開始までに長時間に
亘り高温下に保持するために、このような変成層が形成
されて結晶表面の成長層との界面にも同様に種々の欠陥
を生じた。そしてこれらの欠陥は得られる半導体レーザ
の量子効率を低くして、その寿命を短くするものであつ
た。さらには、この種の埋め込みへゼロ構造の半導体レ
ーザに卦いては、レーザ活性層であるＩｎＧａＡｓＰ層
２のストライプの幅を１〜２μｍと細くしなければ、基
本横モードで安定して発振するレーザは得られないもの
であるが、第２図ａに卦けるＩｎＰ層３の表面を再現性
よく平坦にして結晶成長させることが困難であり、この
凹凸のある表面に幅約５μｍのストライプ状の絶縁膜４
を形成し、メサエツチしてストライプ幅１〜２μｍのＩ
ｎＧａＡｓＰ層２を再現性良く得るのは困難である。こ
の発明はこのような従来のものの欠点を除去するために
なされたもので、従来２回の液相エピタキシヤル成長に
よつで製造していた埋め込みヘテロ構造の半導体レーザ
を、１回の液相エピタキシヤル成長で製造する方法を提
供することを目的としている。
以下、本発明方法の一実施例につき、第３図ａないしｄ
を参照して詳細に説明する。
を参照して詳細に説明する。
まず第３図ａに示すように、ｎ形１ｎＰ基板１の一方の
主面上に、通常の写真製版法により、レーザ光の伝ぱん
方向に沿つて幅約６μｍのストライプ状にＩｎＰ基板１
を露出させ、他はレジスト膜１６で覆う。
主面上に、通常の写真製版法により、レーザ光の伝ぱん
方向に沿つて幅約６μｍのストライプ状にＩｎＰ基板１
を露出させ、他はレジスト膜１６で覆う。
このレジスト膜１６をマスクにして、臭素−メタノール
溶液などのエツチング液でエツチングして溝１５を形成
する。次にレジスト膜１６を除去して、第３図ｂに示す
ように、通常の液相エピタキシヤル成長法で、ｎ形１ｎ
Ｐ層７、ｎ形１ｎＧａＡｓＰ層２、卦よびｐ形１ｎＰ層
３を図のように成長させる。この時Ｐ形１ｎＰ層３は平
坦な部分で約２μｍの厚みになるまで成長させれば、溝
１５は埋まク全面平坦になる。次に未飽和のＰを含むＩ
ｎ融液でメルトバツクする。この時、最初１ｎＰ層３を
溶し込み、次にＩｎＧａＡｓＰ層２を溶し込みはじめる
が、このＩｎＧａＡｓＰ層２を溶し込んでゆくうちに、
Ｉｎ融液のＧａの濃度が増加し、ｎ形１ｎＰ層７を溶し
込みにくくなる。これは少量のＧａがＩｎ融液の中に溶
け込むとＰの溶解度が下がるためであり、この結果、再
現性よく第３図ｂの破線１０の位置でメルトバツクを止
めることができる。従つて上記１ｎＧａＡｓＰ層２訃よ
びＩｎＰ層３の上記溝１５に対向する部分を残すことに
なる。メルトバツクに引きつづいて第３図ｃで示すよう
にｐ形１ｎＰ層８、ｐ形１ｎＧａＡｓＰ層９を成長させ
る。このｐ形１ｎＧａＡｓＰ層９はダイオードのオ一Ｓ
ツク抵抗を低減するためのものである。このようにして
、ｎ形１ｎＧａＡｓＰ層２の溝１５に相対した部分がＩ
ｎＰ層７，３，８で埋め込まれる。さらに第３図ｄにみ
られるように、このｐ形ＮＧａＡｓＰ層９上に絶縁膜１
１を形成したのち、その埋め込まれた活性層１ｎＧａＡ
ｓＰ層２に相対している部分を選択的に除去し、かつ最
後に電極金属２０，２１を真空蒸着などにより形成する
ものである。第４図は本発明方法の他の実施例を示す図
で、第３図ｄとの違いは、ｎ形１ｎＰ基板を用いる代り
に、ｎ形１ｎＰ基板の一主面よりＺｎあるいはＣｄなど
のｐ形ドーパントを拡散して、表面より約１μｍの深さ
の領域をｐ形に変換させた層１２を有するＩｎＰ基板１
を用いて、前記実施例と同様にして製造する方法である
。
溶液などのエツチング液でエツチングして溝１５を形成
する。次にレジスト膜１６を除去して、第３図ｂに示す
ように、通常の液相エピタキシヤル成長法で、ｎ形１ｎ
Ｐ層７、ｎ形１ｎＧａＡｓＰ層２、卦よびｐ形１ｎＰ層
３を図のように成長させる。この時Ｐ形１ｎＰ層３は平
坦な部分で約２μｍの厚みになるまで成長させれば、溝
１５は埋まク全面平坦になる。次に未飽和のＰを含むＩ
ｎ融液でメルトバツクする。この時、最初１ｎＰ層３を
溶し込み、次にＩｎＧａＡｓＰ層２を溶し込みはじめる
が、このＩｎＧａＡｓＰ層２を溶し込んでゆくうちに、
Ｉｎ融液のＧａの濃度が増加し、ｎ形１ｎＰ層７を溶し
込みにくくなる。これは少量のＧａがＩｎ融液の中に溶
け込むとＰの溶解度が下がるためであり、この結果、再
現性よく第３図ｂの破線１０の位置でメルトバツクを止
めることができる。従つて上記１ｎＧａＡｓＰ層２訃よ
びＩｎＰ層３の上記溝１５に対向する部分を残すことに
なる。メルトバツクに引きつづいて第３図ｃで示すよう
にｐ形１ｎＰ層８、ｐ形１ｎＧａＡｓＰ層９を成長させ
る。このｐ形１ｎＧａＡｓＰ層９はダイオードのオ一Ｓ
ツク抵抗を低減するためのものである。このようにして
、ｎ形１ｎＧａＡｓＰ層２の溝１５に相対した部分がＩ
ｎＰ層７，３，８で埋め込まれる。さらに第３図ｄにみ
られるように、このｐ形ＮＧａＡｓＰ層９上に絶縁膜１
１を形成したのち、その埋め込まれた活性層１ｎＧａＡ
ｓＰ層２に相対している部分を選択的に除去し、かつ最
後に電極金属２０，２１を真空蒸着などにより形成する
ものである。第４図は本発明方法の他の実施例を示す図
で、第３図ｄとの違いは、ｎ形１ｎＰ基板を用いる代り
に、ｎ形１ｎＰ基板の一主面よりＺｎあるいはＣｄなど
のｐ形ドーパントを拡散して、表面より約１μｍの深さ
の領域をｐ形に変換させた層１２を有するＩｎＰ基板１
を用いて、前記実施例と同様にして製造する方法である
。
この埋め込みへゼロ構造の半導体レーザではｐ形１ｎＰ
拡散層１２が活性層１ｎＧａＡｓＰ層２以外に流れる電
流をプロツクしてＩｎＧａＡｓＰ層２により有効にキャ
リヤが注入される構造となつている。第５図はこの発明
のさらに他の実施例を示す図である。
拡散層１２が活性層１ｎＧａＡｓＰ層２以外に流れる電
流をプロツクしてＩｎＧａＡｓＰ層２により有効にキャ
リヤが注入される構造となつている。第５図はこの発明
のさらに他の実施例を示す図である。
第４図の実施例と異なる点は、メルトバツク後、ｐ形Ｎ
Ｐ層１３、ｎ形１ｎＰ層１４を成長し、溝１５と相対す
る表面にさらに溝１７を形成し、Ｐ形ドーパントのＣｄ
あるいはＺｎを表ノ面よりそのフロントがｐ形１ｎＰ層
１３に達する深さまで拡散して、ｐ形１ｎＰ層１４′と
したことであり、後の工程は、前記２つの実施例と同様
である。
Ｐ層１３、ｎ形１ｎＰ層１４を成長し、溝１５と相対す
る表面にさらに溝１７を形成し、Ｐ形ドーパントのＣｄ
あるいはＺｎを表ノ面よりそのフロントがｐ形１ｎＰ層
１３に達する深さまで拡散して、ｐ形１ｎＰ層１４′と
したことであり、後の工程は、前記２つの実施例と同様
である。
この埋め込みヘテロ構造ではＩｎＰ層７，３，１３中に
埋め込まれたレーザ活性層１ｎＧａ一ＡｓＰ層２の上下
にプロツク層１２｝よび１４を有するので電流集中の効
果は周一層増加し、・低しきい値のＩｎＧａＡｓＰ−１
ｎＰ半導体レーザが得られる。なお前記３つの実施例で
はＮＧａＡｓＰ−１ｎＰ半導体レーザの場合について説
明したが、この発明は同様の原理を用いた他の材料の組
み合わせについても実施可能である。以上詳述したよう
に、この発明によれば、第１導電形のＩｎＰ基板の一方
の主面上に溝を形成し、第１導電形のＩｎＰ層、第１導
電形のＩｎＧａＡｓＰ層、第２導電形のＩｎＰ層を液相
エピタキシヤル法により順次成長させ、ひきつづいて選
択的なメルトバツク法により、下に凸状の活性領域を残
し、引き続いて第２導電形のＩｎＰ層を成長させるので
、唯１回の結晶成長で、活性領域のＩｎＧａＡｓＰ層を
禁制帯幅が大きく、かつ屈折率の小さいＩｎＰで埋め込
むことができ、欠陥の少ない埋め込みヘテロ構造のレー
ザを得ることができ、その結果、発振しきい値が低く、
長寿命の半導体レーザば得られる。
埋め込まれたレーザ活性層１ｎＧａ一ＡｓＰ層２の上下
にプロツク層１２｝よび１４を有するので電流集中の効
果は周一層増加し、・低しきい値のＩｎＧａＡｓＰ−１
ｎＰ半導体レーザが得られる。なお前記３つの実施例で
はＮＧａＡｓＰ−１ｎＰ半導体レーザの場合について説
明したが、この発明は同様の原理を用いた他の材料の組
み合わせについても実施可能である。以上詳述したよう
に、この発明によれば、第１導電形のＩｎＰ基板の一方
の主面上に溝を形成し、第１導電形のＩｎＰ層、第１導
電形のＩｎＧａＡｓＰ層、第２導電形のＩｎＰ層を液相
エピタキシヤル法により順次成長させ、ひきつづいて選
択的なメルトバツク法により、下に凸状の活性領域を残
し、引き続いて第２導電形のＩｎＰ層を成長させるので
、唯１回の結晶成長で、活性領域のＩｎＧａＡｓＰ層を
禁制帯幅が大きく、かつ屈折率の小さいＩｎＰで埋め込
むことができ、欠陥の少ない埋め込みヘテロ構造のレー
ザを得ることができ、その結果、発振しきい値が低く、
長寿命の半導体レーザば得られる。
さらにこの製造方法によれば工程数を減らすことができ
、その結果、性能のそろつた半導体レーザを再現性よく
得ることができる。
、その結果、性能のそろつた半導体レーザを再現性よく
得ることができる。
第１図は従来の埋め込みヘテロ構造の半導体レーザの概
要を示す断面図、第２図ａないしｄは従来の製造方法を
工程順に示す断面図、第３図ａないしｄはこの発明の一
実施例の製造方法を工程順に示す断面図、第４図｝よび
第５図はこの発明の製造方法の他の実施例による半導体
レーザの概要を示す断面図である。 １・・・・・・ｎ形ＮＰ基板、２・・・・・・ｎ形１ｎ
ＧａＡｓＰ層、３，８，１３・・・・・・ｐ形１ｎＰ層
、７，１４・・・・・・ｎ形１ｎＰ層、９・・・・・・
ｐ形１ｎＧａＡｓＰ層、１２，１４′・・・・・・Ｐ形
拡散層、１５，１７・・・・・・溝、１０・・・・・・
メルトバツクライン、１１・・・・・・絶縁膜、２０，
２１・・・・・・電極金属。
要を示す断面図、第２図ａないしｄは従来の製造方法を
工程順に示す断面図、第３図ａないしｄはこの発明の一
実施例の製造方法を工程順に示す断面図、第４図｝よび
第５図はこの発明の製造方法の他の実施例による半導体
レーザの概要を示す断面図である。 １・・・・・・ｎ形ＮＰ基板、２・・・・・・ｎ形１ｎ
ＧａＡｓＰ層、３，８，１３・・・・・・ｐ形１ｎＰ層
、７，１４・・・・・・ｎ形１ｎＰ層、９・・・・・・
ｐ形１ｎＧａＡｓＰ層、１２，１４′・・・・・・Ｐ形
拡散層、１５，１７・・・・・・溝、１０・・・・・・
メルトバツクライン、１１・・・・・・絶縁膜、２０，
２１・・・・・・電極金属。
Claims (1)
- 【特許請求の範囲】 １ 第１導電形のＩｎＰ基板の一方の主面上または主面
上に第２導電形のＩｎＰ層が形成された第１導電形のＩ
ｎＰ基板の該主面上にレーザ光の伝ぱん方向に沿つて溝
を形成する工程と、この溝の形成された主面上に第１導
電形のＩｎＰ層、第１導電形のＩｎＧａＡｓＰ層、およ
び第２導電形のＩｎＰ層を順に成長させる工程と、その
表面をメルトバックして上記ＩｎＧａＡｓＰ層および上
記第２導電形のＩｎＰ層の上記溝に対向している部分を
残す工程と、その上に第２導電形のＩｎＰ層を成長させ
る工程とを含むことを特徴とする半導体レーザの製造方
法。 ２ 第１導電形のＩｎＰ基板の一方の主面上または主面
上に第２導電形のＩｎＰ層が形成された第１導電形のＩ
ｎＰ基板の該主面上にレーザ光の伝ぱん方向に沿つて溝
を形成する工程と、この溝の形成された主面上に第１導
電形のＩｎＰ層、第１導電形のＩｎＧａＡｓＰ層、およ
び第２導電形のＩｎＰ層を成長させる工程と、その表面
をメルトバックして上記ＩｎＧａＡｓＰ層および上記第
２導電形のＩｎＰ層の上記溝に対向している部分を残す
工程と、その上に第２導電形のＩｎＰ層および第１導電
形のＩｎＰ層を順に成長させる工程と、該第１導電形の
ＩｎＰ層の上記溝に対向する表面部分をエッチングする
工程と、その表面より上記第２導電形のＩｎＰ層に届く
深さまで第２導電形のドーパントを拡散して上記第１導
電形のＩｎＰ層の一部を第２導電形のＩｎＰ層に変換さ
せる工程とを含むことを特徴とする半導体レーザの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15479379A JPS5925399B2 (ja) | 1979-11-28 | 1979-11-28 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15479379A JPS5925399B2 (ja) | 1979-11-28 | 1979-11-28 | 半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676588A JPS5676588A (en) | 1981-06-24 |
| JPS5925399B2 true JPS5925399B2 (ja) | 1984-06-16 |
Family
ID=15592009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15479379A Expired JPS5925399B2 (ja) | 1979-11-28 | 1979-11-28 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925399B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812944B2 (ja) * | 1983-11-28 | 1996-02-07 | 三洋電機株式会社 | 半導体レ−ザの製造方法 |
| US5138625A (en) * | 1991-01-08 | 1992-08-11 | Xerox Corporation | Quantum wire semiconductor laser |
| US5114877A (en) * | 1991-01-08 | 1992-05-19 | Xerox Corporation | Method of fabricating quantum wire semiconductor laser via photo induced evaporation enhancement during in situ epitaxial growth |
| KR100359739B1 (ko) * | 2000-12-28 | 2002-11-09 | 한국과학기술연구원 | 이종 단결정박막의 접합 및 덧성장방법 |
-
1979
- 1979-11-28 JP JP15479379A patent/JPS5925399B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676588A (en) | 1981-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JPS5925399B2 (ja) | 半導体レ−ザの製造方法 | |
| US4377865A (en) | Semiconductor laser | |
| JPS61236189A (ja) | 半導体レ−ザ素子 | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS59127892A (ja) | 半導体レ−ザとその製造方法 | |
| JPS5914912B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS6342871B2 (ja) | ||
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS6317356B2 (ja) | ||
| JPH0437598B2 (ja) | ||
| JPS6344311B2 (ja) | ||
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPS6292385A (ja) | 半導体レ−ザ | |
| JPH0410705Y2 (ja) | ||
| KR820002374B1 (ko) | 반도체 레이저소자 | |
| JPS6237835B2 (ja) | ||
| JPH0680869B2 (ja) | 半導体レーザ素子 | |
| JPS6318874B2 (ja) | ||
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS5925398B2 (ja) | 半導体レ−ザの製造方法 | |
| KR100287202B1 (ko) | 반도체레이저소자및그제조방법 | |
| JP3080643B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS6136720B2 (ja) |