JPS6318874B2 - - Google Patents
Info
- Publication number
- JPS6318874B2 JPS6318874B2 JP6143480A JP6143480A JPS6318874B2 JP S6318874 B2 JPS6318874 B2 JP S6318874B2 JP 6143480 A JP6143480 A JP 6143480A JP 6143480 A JP6143480 A JP 6143480A JP S6318874 B2 JPS6318874 B2 JP S6318874B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- cladding layer
- region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005253 cladding Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims 2
- 239000007791 liquid phase Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は埋込みヘテロ構造を有する半導体レー
ザの製造方法に関する。
ザの製造方法に関する。
横モード制御された単一モード発振する半導体
レーザは埋込み型半導体レーザで代表される。こ
の構造は活性層領域が低屈折率物質によつて完全
に取り囲まれ、強い光導波作用を活性層に持たせ
たものである。
レーザは埋込み型半導体レーザで代表される。こ
の構造は活性層領域が低屈折率物質によつて完全
に取り囲まれ、強い光導波作用を活性層に持たせ
たものである。
本発明に先行する従来技術としてこの埋込み型
半導体レーザを挙げるべきであり以下この型式の
製造方法及び構造等についてその何処を本発明で
解決すべきか図面を用いて簡単に説明する。第１
図は従来の埋込み型半導体レーザの概略を示す断
面図である。
半導体レーザを挙げるべきであり以下この型式の
製造方法及び構造等についてその何処を本発明で
解決すべきか図面を用いて簡単に説明する。第１
図は従来の埋込み型半導体レーザの概略を示す断
面図である。
先ず、ｎ型InPでなる半導体基体１に第１の液
相エピタキシヤル成長工程によつて順次ｎ型InP
層２、Ｐ型In0.77Ga0.23As0.51P0.49活性層３、Ｐ型
InP層４を成長させる。ここで一且成長をやめ、
Ｐ型InP層４の表面より選択エツチング処理によ
りｎ型InP層２に達するストライプ状のメサ形状
を形成する。然る後、第２の液相エペタキシヤル
成長工程によりＰ型InP層５とｎ型InP層６を成
長せしめて、活性層３の測面をInPで埋込む。メ
サ形状の活性層に電流が注入されるように電極
８，９を取り付けて埋込み型半導体レーザが（第
１図）製作される。
相エピタキシヤル成長工程によつて順次ｎ型InP
層２、Ｐ型In0.77Ga0.23As0.51P0.49活性層３、Ｐ型
InP層４を成長させる。ここで一且成長をやめ、
Ｐ型InP層４の表面より選択エツチング処理によ
りｎ型InP層２に達するストライプ状のメサ形状
を形成する。然る後、第２の液相エペタキシヤル
成長工程によりＰ型InP層５とｎ型InP層６を成
長せしめて、活性層３の測面をInPで埋込む。メ
サ形状の活性層に電流が注入されるように電極
８，９を取り付けて埋込み型半導体レーザが（第
１図）製作される。
このレーザは活性層を低屈折率の半導体で取り
囲み、注入キヤリアの閉じ込めと、光の閉じ込め
を同時になしうる。その結果、安定した基本モー
ド発振を広い電流領域にわたつて得られる特徴を
有する。
囲み、注入キヤリアの閉じ込めと、光の閉じ込め
を同時になしうる。その結果、安定した基本モー
ド発振を広い電流領域にわたつて得られる特徴を
有する。
しかし、上記半導体レーザの製造方法によれ
ば、電流狭窄作用をするＰ型InP層５が第２の液
相エピタキシヤル成長で作られるため、しばしば
十分な狭窄効果を示さない半導体レーザが多くあ
つた。この場合は、Ｐ型InP層５がＰ型InP層４
に接するか又、活性層３に接する様な層構造とな
つているときであり、電極８，９から注入される
電流は、Ｐ型InP層４とｎ型InP層６との接合部
を通して流れる。この電流成分が多いと動作電流
が大となる。
ば、電流狭窄作用をするＰ型InP層５が第２の液
相エピタキシヤル成長で作られるため、しばしば
十分な狭窄効果を示さない半導体レーザが多くあ
つた。この場合は、Ｐ型InP層５がＰ型InP層４
に接するか又、活性層３に接する様な層構造とな
つているときであり、電極８，９から注入される
電流は、Ｐ型InP層４とｎ型InP層６との接合部
を通して流れる。この電流成分が多いと動作電流
が大となる。
完全な電流狭窄を行うためには、Ｐ型InP層５
が活性層３より基板側に位置し、かつｎ型InP層
２とｎ型InP層６とが接触しないようにする必要
がある。しかしながら、上記のような構造を得る
には、従来のごとき製造方法では非常に困難であ
る。Ｐ型InP層５を薄くかつｎ型InP層２とｎ型
InP層６とが接触しない様に成長することが現在
の液相エピタキシヤル成長法をもつてしても再現
性、均一性、歩留り等において到底生産的でなか
つた。
が活性層３より基板側に位置し、かつｎ型InP層
２とｎ型InP層６とが接触しないようにする必要
がある。しかしながら、上記のような構造を得る
には、従来のごとき製造方法では非常に困難であ
る。Ｐ型InP層５を薄くかつｎ型InP層２とｎ型
InP層６とが接触しない様に成長することが現在
の液相エピタキシヤル成長法をもつてしても再現
性、均一性、歩留り等において到底生産的でなか
つた。
この発明の目的は、上記従来方法における上記
難点を持たず、生産性が高く容易に実現し得る埋
込み型半導体レーザの製造方法を提供することに
ある。
難点を持たず、生産性が高く容易に実現し得る埋
込み型半導体レーザの製造方法を提供することに
ある。
この発明の骨子は電流狭窄する層を半導体基体
に形成し、その半導体基体上に第１段階の成長で
活性領域となる層の上に別の層を成長させ、上部
の埋込みを確保して次いでエツチング工程により
メサ状の活性領域を設け、再度成長を行い活性領
域の側面の埋込みを完了しようとするものであ
る。
に形成し、その半導体基体上に第１段階の成長で
活性領域となる層の上に別の層を成長させ、上部
の埋込みを確保して次いでエツチング工程により
メサ状の活性領域を設け、再度成長を行い活性領
域の側面の埋込みを完了しようとするものであ
る。
以下この発明の実施例について図面を参照して
説明する。
説明する。
第２図は本発明を実施した場合に得られる半導
体レーザの概略断面図、第３は主要な製造過程を
示す工程図である。
体レーザの概略断面図、第３は主要な製造過程を
示す工程図である。
先ず、第３図Ａに示す如く、第１クラツド層ｎ
型InP１０でなる半導体基体上にSiO2膜１８をマ
スクとしてZn不純物を帯状に選択拡散すること
でP+領域を形成する。
型InP１０でなる半導体基体上にSiO2膜１８をマ
スクとしてZn不純物を帯状に選択拡散すること
でP+領域を形成する。
その後にIn0.77Ga0.23As0.51P0.49層の活性層１２
第２クラツド層のＰ型InP層１３を第１の液相エ
ピタキシヤル成長により、成長させる（第３図
Ｂ）。
第２クラツド層のＰ型InP層１３を第１の液相エ
ピタキシヤル成長により、成長させる（第３図
Ｂ）。
次にＰ型InP層１３のその上面にSiO2膜１９を
ストライプ状にｎ型InP１０半導体基体で不純物
が拡散されていない領域の真上に相対する位置に
用意し、Ｐ型InP層１３と活性層１２をエツチン
グで除去し、メサ形の活性領域を設ける。エツチ
ングはP+拡散領域１１が露出した所で終る（第
３図Ｃ）。
ストライプ状にｎ型InP１０半導体基体で不純物
が拡散されていない領域の真上に相対する位置に
用意し、Ｐ型InP層１３と活性層１２をエツチン
グで除去し、メサ形の活性領域を設ける。エツチ
ングはP+拡散領域１１が露出した所で終る（第
３図Ｃ）。
ここで第２の液相エピタキシヤル成長を行い、
第３のクラツド層ｎ−InP層１４をP+領域１１の
半導体基体上に積み、活性層の埋込みを行う（第
３図Ｄ）。最後にＰ型電極１６をSiO2膜１５を介
してＰ−InP層１３に又ｎ型電極１７は半導体基
体１０の裏側に各々形成して目的とする埋込み型
半導体レーザが出来あがる（第２図）。
第３のクラツド層ｎ−InP層１４をP+領域１１の
半導体基体上に積み、活性層の埋込みを行う（第
３図Ｄ）。最後にＰ型電極１６をSiO2膜１５を介
してＰ−InP層１３に又ｎ型電極１７は半導体基
体１０の裏側に各々形成して目的とする埋込み型
半導体レーザが出来あがる（第２図）。
本実施例における典型的な各層厚は活性層の
In0.77Ga0.23As0.51P0.49層１２が0.3μｍＰ型InP層１
３が2μｍ、第３クラツド層のｎ型InP層１４が2μ
ｍで、Zn拡散層１１が1.0μｍである。このように
して製作した埋込み型半導体レーザの電極１６に
正電極１７に負の電圧を印加すれば活性層１２内
で発光が得られ、この光が端面より外部に導出さ
れる。
In0.77Ga0.23As0.51P0.49層１２が0.3μｍＰ型InP層１
３が2μｍ、第３クラツド層のｎ型InP層１４が2μ
ｍで、Zn拡散層１１が1.0μｍである。このように
して製作した埋込み型半導体レーザの電極１６に
正電極１７に負の電圧を印加すれば活性層１２内
で発光が得られ、この光が端面より外部に導出さ
れる。
ところで、本実施例の製法によれば、拡散工程
にて、第１クラツド層ｎ型InP基体１０の一部が
Ｐ型に変換される。電極１６に正、電極１７に負
の順方向電圧を印加した際、メサ部分の両側部は
Ｐ−ｎ−Ｐ−ｎ接合を有するダイオードが形成さ
れたと等価と見なせる。活性層１２が発光する必
要な電圧では、電流のほとんどが活性層のみ狭窄
されて流れる。なぜならＰ−ｎ−Ｐ−ｎ接合ダイ
オードの第３クラツド層１４と基体のP+領域１
１との間に形成されるＰ−ｎ接合が逆方向電圧と
なり活性層下の順方向電圧下では十分な耐圧を有
するためである。したがつて発光寄与する電流の
効率が高まり当然発振しきい値も小となる特徴と
有する。
にて、第１クラツド層ｎ型InP基体１０の一部が
Ｐ型に変換される。電極１６に正、電極１７に負
の順方向電圧を印加した際、メサ部分の両側部は
Ｐ−ｎ−Ｐ−ｎ接合を有するダイオードが形成さ
れたと等価と見なせる。活性層１２が発光する必
要な電圧では、電流のほとんどが活性層のみ狭窄
されて流れる。なぜならＰ−ｎ−Ｐ−ｎ接合ダイ
オードの第３クラツド層１４と基体のP+領域１
１との間に形成されるＰ−ｎ接合が逆方向電圧と
なり活性層下の順方向電圧下では十分な耐圧を有
するためである。したがつて発光寄与する電流の
効率が高まり当然発振しきい値も小となる特徴と
有する。
以上述べたように本発明の実施例にかかる製法
によつて得られる第２図に示す半導体レーザによ
れば、それが第１図に示すと全く同様の半導体レ
ーザとして得られるので詳細説明はこれを省略す
る。第１図にて上述すると同様の優れた特徴を有
するもので、あると共に電流を狭窄する構造が容
易に作り易る。
によつて得られる第２図に示す半導体レーザによ
れば、それが第１図に示すと全く同様の半導体レ
ーザとして得られるので詳細説明はこれを省略す
る。第１図にて上述すると同様の優れた特徴を有
するもので、あると共に電流を狭窄する構造が容
易に作り易る。
本発明の製造方法の特徴は電流狭窄用のP+領
域を液相エピタキシヤル成長する前に半導体基体
内に拡散法で形成する事にある。したがつてP+
領域による逆方向Ｐ−ｎ接合がかならず活性領域
より基体側に位置し、又この位置の制御に関しな
んら難しくない等や、ｎ型InP基体と第３クラツ
ド層のｎ型InP層とが完全に分離されるなど電流
狭窄を十分になしいるための条件が非常に容易に
達成される。
域を液相エピタキシヤル成長する前に半導体基体
内に拡散法で形成する事にある。したがつてP+
領域による逆方向Ｐ−ｎ接合がかならず活性領域
より基体側に位置し、又この位置の制御に関しな
んら難しくない等や、ｎ型InP基体と第３クラツ
ド層のｎ型InP層とが完全に分離されるなど電流
狭窄を十分になしいるための条件が非常に容易に
達成される。
故に本発明は半導体レーザの発振しきい値電流
が小さく、又再現性、均一性が高い等従来の製造
方法に比して格段に優れたものである。
が小さく、又再現性、均一性が高い等従来の製造
方法に比して格段に優れたものである。
尚以上の実施例では結晶成長法として液相エピ
タキシヤル法を適用した場合を述べたが、別な成
長法、たとえば気相エピタキシヤル法や分子線エ
ピタキシヤル法等を適用し、本発明を実施しても
まつたく同様な効果が得られる。
タキシヤル法を適用した場合を述べたが、別な成
長法、たとえば気相エピタキシヤル法や分子線エ
ピタキシヤル法等を適用し、本発明を実施しても
まつたく同様な効果が得られる。
第１図は従来の埋込み型半導体レーザの概略的
断面図、第２図は本発明の実施により得られる半
導体レーザの概略的断面図、第３図は本発明の製
造方法の略線的工程図を示す。 図において１，１０……ｎ型InP基体、２……
ｎ型InP層、３，１２……InGaAs活性層、４，
１３……Ｐ型InP層、５……Ｐ型InP層、６，１
４……ｎ型InP層、７，１５，１９……SiO2膜、
８，１６……Ｐ型電極、９，１７……ｎ型電極、
１１……P+拡散領域をそれぞれ示す。
断面図、第２図は本発明の実施により得られる半
導体レーザの概略的断面図、第３図は本発明の製
造方法の略線的工程図を示す。 図において１，１０……ｎ型InP基体、２……
ｎ型InP層、３，１２……InGaAs活性層、４，
１３……Ｐ型InP層、５……Ｐ型InP層、６，１
４……ｎ型InP層、７，１５，１９……SiO2膜、
８，１６……Ｐ型電極、９，１７……ｎ型電極、
１１……P+拡散領域をそれぞれ示す。
Claims (1)
- １ 第１クラツド層となる第１導電型の半導体基
体に第２導電型の不純物を拡散して第１導電型の
領域を帯状に形成する拡散工程と、前記第１クラ
ツド層となる半導体基体上に少なくとも活性層と
第２クラツド層とを順次形成する第１の結晶成長
工程と、前記第２クラツド層表面からエツチング
を行い少なくとも前記第１クラツド層の第１導電
型領域上における活性層がストライプ状に残り、
前記第２導電型の不純物を拡散した領域の半導体
基体を露出するエツチング工程と、前記エツチン
グ工程により露出した第２導電型の不純物を拡散
した半導体基体上に少なくとも第３のクラツド層
を形成して前記エツチング工程によりストライプ
状に形成された活性層の側面が前記第３のクラツ
ド層に覆われている構造を構成する第２の結晶成
長工程とを含むことを特徴とする半導体レーザの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143480A JPS56157083A (en) | 1980-05-09 | 1980-05-09 | Manufacture of semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143480A JPS56157083A (en) | 1980-05-09 | 1980-05-09 | Manufacture of semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56157083A JPS56157083A (en) | 1981-12-04 |
| JPS6318874B2 true JPS6318874B2 (ja) | 1988-04-20 |
Family
ID=13170952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6143480A Granted JPS56157083A (en) | 1980-05-09 | 1980-05-09 | Manufacture of semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56157083A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121376A (ja) * | 1990-09-13 | 1992-04-22 | Toshiba Corp | 油圧エレベータの制御装置 |
| US8917350B2 (en) | 2009-02-12 | 2014-12-23 | Lab Patners Associates, Inc. | Early photographic synchronization system and method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200103A (ja) * | 1984-03-26 | 1985-10-09 | Hitachi Ltd | 光切断線抽出回路 |
-
1980
- 1980-05-09 JP JP6143480A patent/JPS56157083A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121376A (ja) * | 1990-09-13 | 1992-04-22 | Toshiba Corp | 油圧エレベータの制御装置 |
| US8917350B2 (en) | 2009-02-12 | 2014-12-23 | Lab Patners Associates, Inc. | Early photographic synchronization system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56157083A (en) | 1981-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525841A (en) | Double channel planar buried heterostructure laser | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US4366568A (en) | Semiconductor laser | |
| JPS6318874B2 (ja) | ||
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JPS6241436B2 (ja) | ||
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS6342871B2 (ja) | ||
| KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| JPS6237837B2 (ja) | ||
| JP2932690B2 (ja) | 光半導体素子の製造方法 | |
| JP2554852B2 (ja) | 半導体発光素子 | |
| JPS6136720B2 (ja) | ||
| JPS6241437B2 (ja) | ||
| JPS6386581A (ja) | 発光ダイオ−ド | |
| JPS6148277B2 (ja) | ||
| JPS6358390B2 (ja) | ||
| JPS6361793B2 (ja) | ||
| JPS58131787A (ja) | 半導体レ−ザ | |
| JPH01185988A (ja) | 半導体発光素子及びその製造方法 | |
| JPS6364915B2 (ja) | ||
| JPH01215087A (ja) | 半導体発光素子 | |
| JPH04257284A (ja) | 埋め込みヘテロ構造半導体レーザ |