KR100366041B1 - 반도체레이저다이오드및그제조방법 - Google Patents

반도체레이저다이오드및그제조방법 Download PDF

Info

Publication number
KR100366041B1
KR100366041B1 KR1019950016044A KR19950016044A KR100366041B1 KR 100366041 B1 KR100366041 B1 KR 100366041B1 KR 1019950016044 A KR1019950016044 A KR 1019950016044A KR 19950016044 A KR19950016044 A KR 19950016044A KR 100366041 B1 KR100366041 B1 KR 100366041B1
Authority
KR
South Korea
Prior art keywords
layer
groove
substrate
laser diode
forming
Prior art date
Application number
KR1019950016044A
Other languages
English (en)
Other versions
KR970004184A (ko
Inventor
방동수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019950016044A priority Critical patent/KR100366041B1/ko
Publication of KR970004184A publication Critical patent/KR970004184A/ko
Application granted granted Critical
Publication of KR100366041B1 publication Critical patent/KR100366041B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 광 통신용 및 정보 처리용 광기기의 광원으로 사용되는 캐리어 제한형(carrier confinement type) 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.
즉, 본 발명에 따른 반도체 레이저 다이오드는 활성층을 경계로 이중으로 형성되는 p형 및 n형의 접합에 의한 전류 차단층 대신 양자 충격에 의한 하나의 고저항 영역을 형성함으로써, 매립 헤테로 구조의 레이저 다이오드가 각각 2회의 에피택시 공정과 포토리소그래피 공정이 필요한데 비해 각각 1회의 에피택시 공정과 포토리소그래피 공정 만을 행하면 되므로, 제조 공정이 훨씬 간단하여 특성의 열화 없이 균일한 소자를 제작할 수 있을 뿐 만 아니라 누설 전류가 현격히 줄어들게 되므로 임계 전류 및 동작 전류가 낮아져 광 효율이 훨씬 증대되며 발진 모드 조절이 훨씬 용이한 장점이 있다.

Description

반도체 레이저 다이오드 및 그 제조 방법 {semiconductor laser diode and manufacturing method thereof}
본 발명은 광 통신용 및 정보 처리용 광기기의 광원으로 사용되는 캐리어 제한형(carrier confinement type) 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.
제1도는 종래의 BH 구조를 갖는 반도체 레이저 다이오드의 수직 단면도이다.이 도면을 참조하여 종래의 BH 구조의 반도체 레이저 다이오드의 구조를 살펴보면 다음과 같다.
n-InP기판(1) 상에 n-InP 제1크래드층(2), InGaAsP 활성층(3), 광 p-InP 제2크래드층(4)이 순차로 적층된 구조의 양측면부가 제1크래드층의 저면 까지 식각되고, 그 식각된 부분에 p-InP 제1전류 차단층(5) 및 n-InP 제2전류 차단충(6)이 제2크래드층(4)의 상부까지 적층된 매립 헤테로(BH) 구조로 되어 있다. 여기서 제1전류 차단충(5)은 활성층(3) 까지 성장되어 제2전류 차단층과 경계를 이루고 있다. 그리고 제2크래드층(4)의 상부에는 p+-Zn을 확산시킨 영역(8)과 이 p+-Zn을 선택적으로 확산시키기 위한 마스크로 SiO2마스크(7b)이 구비되어 있으며, p+-Zn 확산영역(8)과 SiO2마스크(7b) 상부 및 기판(1) 저면에는 각각 금속 전극(9,10)들이 증착되어 있다.
이와 같은 구조의 반도체 레이저 다이오드의 제조 방법은 다음과 같다.
제2도에 도시된 바와 같이, n-InP 기판(1) 상에 n-InP 제1크래드층(2), InGaAsP 활성층(3), p-InP 제2크래드층(4)이 순차로 성장된다. 그리고 그 위에 SiO2막이 형성되고 포토리소그래피법에 의해 스트라이프 상으로 패터닝되어 마스크(7a)가 형성된다.
다음에 제3도에 도시된 바와 같이, 스트라이프 상의 마스크(7a)를 이용하여 순차 적층된 제2크래드층(6), 활성층(3) 및 제1크래드층(2)의 양쪽이제1크래드층(2)의 하부 까지 식각되어 리지 구조가 스트라이프 상으로 형성된다.
다음으로 제4도에 도시된 바와 같이, 상기 식각된 부분에 p-InP 및 n-InP 로 이루어진 제1전류 차단층(5) 및 제2전류 차단층(6)이 LPE법으로 성장되어 형성된다. 여기서 제1전류 차단층(5)은 활성층(3) 까지 성장되어 제2전류 차단층(6)과 활성층에서 경계면을 이룬다.
다음에 제5도에 도시된 바와 같이, SiO2마스크(7a)가 제거되고 새로운 SiO2막이 형성되고 포토리소그래피법으로 패턴되어 마스크용의 마스크(7b)이 형성된 다음, p+-Zn 이 확산되어 P형 전극을 형성하기 위한 영역이 형성된다.
다음에 제6도에 도시된 바와 같이, SiO2마스크(7b) 및 p+-Zn 확산 영역 상에 금속이 증착되어 P형 급속 전극(8)이 형성된다. 그리고 기판(1) 저면에 n형 금속 전극(9)이 형성되어 소자가 완성된다.
이상과 같은 공정으로 제작된 매립 헤테로 구조의 반도체 레이저 다이오드는 캐리어(carrier)와 광의 결합이 좋으므로 임계전류(threshold current)가 작고 발광 효율도 좋다. 또한 활성층과 주변층과의 굴절을 단차를 조절함으로써, 모드 안정화를 꾀할 수 있는 장점이 있다.
반면에 몇 가지 단점이 있다. 첫째, 공정이 복잡한 단점이 있다.
즉, 에피택시 공정 2회, 포토리소그래피 2회, 확산 공정 1회 등으로 통상의 레이저 다이오드 제작 공정 보다 복잡하다. 또한 메사형의 활성 영역에 Zn 확산을위한 마스크 어라인은 매우 큰 정밀도를 요구한다.
특히, 광발진 모드 조절을 위해 활성층의 폭을 2~3㎛ 정도로 하였을 때, 이 활성층(3)상에 Zn 확산 영역을 어라인하기 매우 어렵다.
둘째, 전류 차단층을 성장시킬 때 전류 차단층(5,6)들의 경계면이 활성층(3)과 일치하는 것이 가장 좋은데, 이와 같이 일치하기란 매우 어렵다. 통상의 경우 활성층(3)의 아래 또는 위에 위치하게 되며, 이러한 결과 레이저 다이오드 구동시 전류 누설(current leakage)의 원인이 되어 임계 전류(treshold current)의 상승 및 발광 효율 저하의 원인이 된다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로, BH 구조를 개선하여 제조 공정이 적고 전류 차단층을 통한 누설 전류를 완전히 차단할 수 있는 반도체 레이저 다이오드 및 그 제조. 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 레이저 다이오드는,
그 상면 중앙에 소정 폭과 깊이를 갖는 통전 채널 형성용 홈이 형성된 기판;
상기 홈에 형성되는 버퍼층과;
상기 버퍼층의 상부에 형성되는 제1크래드층;
상기 제1크래드층 상에 적층된 활성층;
상기 활성층 상에 적층된 제2크래드층;
상기 제2클래드층 상에 적층되는 캡층;
상기 통전 채널 형성용 홈의 양측의 기판 상에 형성되는 것으로, 상기 버퍼층에서 상기 캡층까지는 양측에서 포괄하는 높이로 형성되는 양자충격(protron bombardment)에 의한 고저항 영역;을 구비하여 된 것을 특징으로 한다.
본 발명에 있어서, 상기 기판은, n-InP 로, 상기 제1크래드층은 n-InP 로, 상기 활성층은 InGaAsP 로, 상기 제2크래드층은 p-InP 로,층은 p+-InGaAsP 로 각각 이루어진 것이 바람직하며,
상기 고저항 영역은 양자가 주입되어 형성된 것이 바람직하다.
또한 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 레이저 다이오드의 제조 방법은,
기판 상부에 소정의 깊이 까지 고저항 영역을 형성하는 단계;
상기 기판의 중앙에 소정의 깊이로 통전 채널 형성용의 홈을 형성하는 단계 ;
상기 홈의 저면 상에 제1크래드층, 활성층, 제2크래드층 및층을 상기 홈의 상면 까지 순차 성장시키는 단계;를
포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 고저항 영역 형성 단계는 양자충격(protron bombardment)법을 사용하는 것이 바람직하며,
상기 홈을 형성하는 단계는 상기 고저항 영역이 형성된 기판 상에 SiO2막을 성장시키는 단계; 및
상기 SiO2막을 포토리소그래피법으로 식각하여 마스크를 형성하는 단계;를포함하는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 반도체 레이저 다이오드 및 그 제조 방법을 설명한다.
제7도는 본 발명에 따른 매립 헤테로 구조의 반도체 레이저 다이오드의 수직 단면도이다. 이 도면을 참조하면서 본 발명애 따른 전류 제한형 매립 헤테로 구조의 반도체 레이저 다이오드의 구조를 살펴보면 다음과 같다.
n-InP 기판(1)의 상부에 양자 충격(proton bombardment)에 의한 양자가 주입된 고저항 영역(11)이 통전 채널용의 홈 양쪽으로 형성된다. 통전 채널용의 홈에는 n-InP 제1크래드층(2), InGaAsP 활성층(3), p-InP 제2크래드층(4) 및 p+-InGaAsP층(12)이 순차로 적층된다. 고저항 영역(11) 상에는 SiO2마스크(7)이 형성되고, 이 마스크(7) 및층(12)상에 금속 전극(9)가 형성된다. 그리고 기판(1) 저면에도 금속전극(10)이 증착된 구조로 된다.
이와 같은 구조의 전류 제한형의 반도체 레이저 다이오드의 제조방법을 제8도 내지 제12도에 도시된 바와 같은 단계별 수직 단면도를 참조하면서 설명한다.
먼저 제8도에 도시된 바와 같이, n-InP 기판(1) 상부에 어떠한 패턴없이 양자 충격(proton bombardment)법으로 에피택시 하기에 충분한 정도의 깊이 까지 양자(proton)를 주입하여 고저항 영역(11)을 형성한다.
다음에 제9도에 도시된 바와 같이, 통전 채널용 홈을 식각하기 위한 SiO2마스크(7)를 패터닝하여 형성한다. 이 때 패터닝할 때에는 SiO2막을 형성한 다음 통상의 포토리소그래피법을 사용하여 스트라이프 상으로 식각한다.
다음에 제10도에 도시된 바와 같이, 통전 채널용 U자형 홈을 고저항 영역이 형성된 깊이 보다 약간 깊게 되도록 식각하여 형성한다. 이 식각시에는 화학 에칭법 또는 건식 에칭법을 사용한다.
다음에 제11도에 도시된 바와 같이, 식각된 홈의 기판 상에 기판 형성 물질과 같은 성분의 n-InP를 고저항 영역(11)의 저면부 보다 약간 높도록 성장시켜 버퍼층(1')을 형성한 다음, 연이어 그 상부에 n-InP 제2크래드층(2), InGaAsP 활성층(3), p-InP 제2크래드층(4) 및 p+-InGaAsP층(12)을 순차적으로 에피택시법에 의해 기판의 상면 높이까지 성장시켜 형성한다.
다음에 홈 형성을 위해 사용된 마스크(7)를 식각하지 않고 그대로층(12) 및 마스크(7) 상면에 금속 전극(9, p)을 형성하고, 기판(1)의 저면에도 금속 전극(10, n)을 형성하여 소자를 완성한다. 여기서 SiO2마스크(7)을 제거하고 전면에 금속을 증착하여 전극(9)를 형성하여도 제작된 레이저 다이오드의 특성에는 아무런 변화가 없으며, 이 경우 공정이 다소 복잡해지나 오히려 열전도가 더욱 향상되어 소자의 신뢰성이 더욱 좋아지게 된다.
이와 같은 구조의 반도체 레이저 다이오드 제조 방법은 InGaAsP/InP계 뿐 만 아니라 AIGaAs계 및 InCaAlP계 등의 레이저 다이오드 제작에도 적용될 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 레이저 다이오드는 활성층을경계로 이중으로 형성되는 p형 및 n형의 접합에 의한 전류 차단층 대신 양자 충격에 의한 하나의 고저항 영역을 형성함으로써, 매립 헤테로 구조의 레이저 다이오드가 각각 2회의 에피택시 공정과 포토리소그래피 공정이 필요한데 비해 각각 1회의 에피택시 공정과 포토리소그래피 공정 만을 행하면 되므로, 제조 공정이 훨씬 간단하여 특성의 열화 없이 균일한 소자를 제작할 수 있을 뿐 만 아니라 누설 전류가 현격히 줄어들게 되므로 임계 전류 및 동작 전류가 낮아져 광효율이 휠씬 증대되며 발진 모드 조절이 훨씬 용이한 장점이 있다.
제l도는 종래의 반도체 레이저 다이오드의 수직 단면도,
제2도 내지 제6도는 제1도의 반도체 레이저 다이오드의 제조 단계별 수직 단면도로서 ,
제2도는 SiO2마스크 형성 후의 수직 단면도,
제3도는 리지 형성후의 수직 단면도,
제4도는 전류 차단층 형성후의 수직 단면도,
제5도는 Zn 확산후의 수직 단면도,
제6도는 금속 전극을 증착하여 소자를 완성한 후의 수직 단면도,
제7도는 본 발명에 따른 반도체 레이저 다이오드의 수직 단면도,
제8도 내지 제12도는 본 발명에 따른 반도체 레이저 다이오드의 제조 단게별 수직 단면도로서,
제8도는 Zn 도핑 후의 수직 단면도,
제9도는 마스크 형성후의 수직 단면도,
제10도는 U자형 홈 형성후의 수직 단면도,
제11도는 캡층 형성후의 수직 단면도,
그리고 제12도는 금속 전극을 증착하여 소자를 완성한 후의 수직 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1. n-InP 기판 1'. n-InP 버퍼층
2. n-InP 제1크래드층 3. InGaAsP 활성층
4. p-InP 제2크래드층 5. p-InP 제1전류 차단층
6. n-InP 제2전류 차단층 7a. SiO2마스크
7b. SiO2마스크 8. p+-Zn 확산 영역
9. 금속 전극(p) 10. 금속 전극(n)
11. 고저항 영역 12. p+-InGaAsP층

Claims (5)

  1. 그 상면 중앙에 소정 폭과 깊이를 갖는 통전 채널 형성용 홈이 형성된 기판;
    상기 홈에 형성되는 버퍼층과;
    상기 버퍼층의 상부에 형성되는 제1크래드층;
    상기 제1크래드층 상에 적층된 활성층;
    상기 활성층 상에 적층된 제2크래드층;
    상기 제2클래드층 상에 적층되는 캡층;
    상기 통전 채널 형성용 홈의 양측의 기판 상에 형성되는 것으로, 상기 버퍼층에서 상기 캡층까지는 양측에서 포괄하는 높이로 형성되는 양자충격(protron bombardment)에 의한 고저항 영역;을 구비하여 된 것을 특징으로 하는 반도체 레이저 다이오드.
  2. 제1항에 있어서,
    상기 기판은, n-InP 로, 상기 제1크래드층은 n-InP 로, 상기 활성층은 InGaAsP 로, 상기 제2크래드층은 p-InP 로,층은 p+-InGaAsP로 각각 이루어진 것을 특징으로 하는 반도체 레이저 다이오드.
  3. 기판 상부에 소정의 깊이 까지 고저항 영역을 형성하는 단계;
    상기 기판의 중앙에 소정의 깊이로 통전 채널 형성용의 홈을 형성하는 단계 ;
    상기 홈의 저면 상에 제1크래드층, 활성층, 제2크래드층 및층을 상기 홈의 상면 까지 순차 성장시키는 단계;를
    포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  4. 제3항에 있어서,
    상기 고저항 영역 형성 단계는 양자 충격(protron bombardment)을 사용하는 것을 반도체 레이저 다이오드의 제조 방법.
  5. 제3항에 있어서,
    상기 홈을 형성하는 단계는 상기 고저항 영역이 형성된 기판 상에 SiO2막을 성장시키는 단계; 및
    상기 SiO2막을 포토리소그래피법으로 식각하여 마스크를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
KR1019950016044A 1995-06-16 1995-06-16 반도체레이저다이오드및그제조방법 KR100366041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016044A KR100366041B1 (ko) 1995-06-16 1995-06-16 반도체레이저다이오드및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016044A KR100366041B1 (ko) 1995-06-16 1995-06-16 반도체레이저다이오드및그제조방법

Publications (2)

Publication Number Publication Date
KR970004184A KR970004184A (ko) 1997-01-29
KR100366041B1 true KR100366041B1 (ko) 2003-03-03

Family

ID=37491090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016044A KR100366041B1 (ko) 1995-06-16 1995-06-16 반도체레이저다이오드및그제조방법

Country Status (1)

Country Link
KR (1) KR100366041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446615B1 (ko) * 2001-10-09 2004-09-04 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446615B1 (ko) * 2001-10-09 2004-09-04 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
KR970004184A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
EP0500925A4 (en) New structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
KR100648392B1 (ko) 인듐인-계 구조들에서 아연 확산을 차단하기 위한 장벽으로서 인듐인-계 층에서의 알루미늄 스파이크들을 포함하는 전자 디바이스 및 광전자 디바이스
US4958202A (en) Semiconductor light-emitting device and method of manufacturing the same
US5636237A (en) Semiconductor laser device which makes it possible to realize high-speed modulation
KR0146714B1 (ko) 평면 매립형 레이저 다이오드의 제조방법
JP2686306B2 (ja) 半導体レーザ装置とその製造方法
KR100366041B1 (ko) 반도체레이저다이오드및그제조방법
KR100310885B1 (ko) 반도체레이저및그제조방법
US5222091A (en) Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor
JPS60247988A (ja) 半導体レ−ザ
US20030062517A1 (en) Semiconductor device with current confinement structure
US5360763A (en) Method for fabricating an optical semiconductor device
KR100320172B1 (ko) 반도체레이저다이오드및그제조방법
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
CA1215160A (en) Stripe-geometry solid-state laser with light guidance by transverse refractive-index gradient
US4521887A (en) W-shaped diffused stripe GaAs/AlGaAs laser
KR100311459B1 (ko) 레이져다이오드의제조방법
JPS61242091A (ja) 半導体発光素子
JPH1140897A (ja) 半導体レーザ素子及びその製造方法
JPS6318874B2 (ko)
JP2005167050A (ja) 高抵抗埋め込み型半導体レーザ及びその製造方法
JPS6237913B2 (ko)
JPS641072B2 (ko)
KR930011914B1 (ko) 레이저 다이오드의 제조방법
KR920002201B1 (ko) 반도체 레이저 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061117

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee