KR100311459B1 - 레이져다이오드의제조방법 - Google Patents
레이져다이오드의제조방법 Download PDFInfo
- Publication number
- KR100311459B1 KR100311459B1 KR1019940017373A KR19940017373A KR100311459B1 KR 100311459 B1 KR100311459 B1 KR 100311459B1 KR 1019940017373 A KR1019940017373 A KR 1019940017373A KR 19940017373 A KR19940017373 A KR 19940017373A KR 100311459 B1 KR100311459 B1 KR 100311459B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- type
- current
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/06—LPE
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 레이져 다이오드의 제조방법에 관한 것으로서, 누설전류를 방지하고, 저저항, 고발진이 가능한 레이져 다이오드의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 레이져 다이오드의 제조방법은 제 1 도전형 기판상에 제 1 도전층 클래드층, 활성층, 제 2 도전형 클래드층, 제 2 도전형 캡층을 차례로 형성하여 이중 헤테로 구조를 형성하는 공정과, 전류주입 영역을 정의한 후 상기 전류주입 영역을 제외한 부분의 제 2 도전형 캡층을 소정깊이로 식각하여 메사를 형성하는 공정과, 상기 전류주입영역 양측의 제 2 도전형 캡층, 제 2 도전형 클래드층, 활성층, 제 1 도전형 클래드층을 제 1 도전형 기판까지 일정폭으로 제거하여 더블채널을 형성하는 공정과, 전면에 제 2 도전형 전류제한층과 제 1 도전형 전류제한층을 차례로 형성하고 상기 제 1 도전형 전류제한층을 메사표면이 노출될 때까지 에치백하는 공정과, 상기 공정 후 상, 하부 전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
Description
제 1 도는 종래의 레이저 다이오드의 공정 단면도
제 2 도는 본 발명의 레이저 다이오드의 공정 단면도
* 도면의 주요부분에 대한 부호의 설명
13 : n형 GaAs 기판 14 : n형 Al0.35Ga0.65As 클래드층
15 : P형 GaAs 활성층 16 :P형 Al0.35Ga0.65As 클래드층
17 : 제 1 캡층의 P형 GaAs층 18 : P형 Al0.35Ga0.65As층
19 : n형 Al0.35Ga0.65As층 20 : P형 전극(Mo/Au)
21 : n형 전극(AuGe/Ni/Au)
본 발명은 레이저 다이오드의 제조방법에 관한 것으로 특히, 누설전류를 줄이고 높은 효율과 낮은 문턱전류의 특성에 적당하도록 한 레이저 다이오드의 제조방법에 관한 것이다.
일반적으로 DC-PBH(Double Channel Planer Burried Heterostructure) 구조를 이용한 레이저 다이오드는 주로 InP 계열을 이용한 통신용 레이저 다이오드 제작에 사용되었다.
이 구조의 특징은 발진 영역이 존재하는 메사(mesa)부의 폭을 2㎛ 이하로 함으로써 문턱전류를 낮출 수 있고 이에 따른 동작전류 또한 낮게 하여 열발생율을 최대한 낮출 수 있다.
이중 종래에 사용하던 한가지 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제 1 도는 종래의 레이저 다이오드의 공정단면도를 나타내었다.
우선 제 1 도 (a)에 도시한 바와 같이 반도체 기판(1)상에 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 n형 Al0.35Ga0.65As 클래드(clad)층 (2) p형 GaAs 활성층(3), p형 Al0.35Ga0.65As 클래드층(4), 그리고 제 1 캡층의 p형 GaAs층(5)을 차례로 적층한다.
이어서 제 1 도 (b)에 도시한 바와 같이 상기 반도체 기판(1), n형 Al0.35Ga0.65As 클래드층(2), p형 Al0.35Ga0.65As 클래드층(4), 그리고 제 1 캡층의 p형 GaAs층(5)을 포토에칭 공정을 이용한 선택적인 등방성 식각으로 일정폭을 갖는 두개의 도랑을 일정간격으로 형성하여 더블 채널을 형성한다.
이때 상기 p형 GaAs 활성층(3)의 두께는 0.1㎛, 폭을 1.5∼2㎛로 형성되며 상기 n형 Al0.35Ga0.65As 클래드층(2)과, p형 Al0.35Ga0.65As 클래드층(4) 보다 밴드갭(bandgap)이 적고, 굴절률을 크게 하기 위해 p형 반도체층으로 형성한다.
다음에 제 1 도 (c)에 도시한 바와 같이 전면에 전류차단층인 제 1 n형 Al0.35Ga0.65As층(6), p형 Al0.35Ga0.65As층(7), 그리고 제 2 n형 Al0.35Ga0.65As층 (8)을 LPE(Liquid Phase Epitaxy)법을 이용하여 차례로 적층한다.
이때 상기 메사부() 위에는 제 1 n형 Al0.35Ga0.65As층(6), p형 Al0.35Ga0.65As층(7), 그리고 제 2 n형 Al0.35Ga0.65As층(8)이 형성되지 않도록 메사부() 윗면을 가능한 좁도록 형성해야 하며 이중채널의 양밖에는 순차적으로 형성되도록 한다.
이어서 제 1 도 (d)에 도시한 바와 같이 전면에 제 2 캡층의 p형 GaAs층(9)을 형성하고 상기 제 2 캡층의 p형 GaAs층(9)에는 p형 전극(Mo/Au)(10)을, 상기 반도체 기판(1)에는 n형 전극(AuGe/Ni/Au)(11)을 형성하고 각각(+)(-) 전압을 인가하면 일정 문턱전류에서 메사부로 주전류가 흘러 발진, 증폭을 거쳐 상기 p형 GaAs 활성층(3)에는 캐리어(carrier)가 집중되어 발광한다.
그리고 반도체 기판(1), 전류차단층(6)(7)(8), 그리고 제 2 캡층의 p형 GaAs층(9)이 전류 스위칭 역할을 하는 PNPN형 사이리스터(thyristor)를 형성하여 주전류의 누설을 방지하고, p형 GaAs 활성층(3)에서 발광이 일어남으로써 종래의 레이저 다이오드의 제조방법을 완성한다.
그러나 종래의 레이저 다이오드 제조방법은 메사부()의 윗면이 1.5㎛∼2㎛정도로 좁기 때문에 전류차단층(6)(7)(8)을 LPE법으로 성장시 성장시간 및 Al 컴포지션(composition) 등을 잘 조절하면 메사부의 윗부분에는 성장하지 않으나, 상기 조건을 조금만 벗어나면 메사부의 윗부분에 전류차단층(6)(7)(8)이 형성되므로 전류의 차단이 발생한다.
또한 메사부의 윗부분에 성장이 되지 않았다 하더라도 전류통로의 폭이 워낙 좁기 때문에 레이저 발진시 고저항의 원인이 되어 고출력의 발진이 어렵다.
그리고 양채널 바깥어깨 부분(12)의 성장에 있어서 LPE 특성상 얇게 성장되므로 PNPN 싸이리스터(thyristor)의 형성에 결손이 생겨 전류누설의 원인이 되는 문제점이 발생하였다.
본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로 메사부의 윗면과 폭을 넓혀 저항을 줄이고 고출력의 발진이 가능한 레이져 다이오드의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 레이저 다이오드의 제조방법은 제 1 도전형 기판상에 제 1 도전층 클래드층, 활성층, 제 2 도전형 클래드층, 제 2 도전형 캡층을 차례로 형성하여 이중 헤테로 구조를 형성하는 공정과, 전류주입 영역을 정의한 후 상기 전류주입 영역을 제외한 부분의 제 2 도전형 캡층을 소정깊이로 식각하여 메사를 형성하는 공정과, 상기 전류주입영역 양측의 제 2 도전형 캡층, 제 2 도전형 클래드층, 활성층, 제 1 도전형 클래드층을 제 1 도전형 기판까지 일정폭으로 제거하여 더블채널을 형성하는 공정과, 전면에 제 2 도전형 전류제한층과 제 1 도전형 전류제한층을 차례로 형성하고 상기 제 1 도전형 전류제한층을 메사표면이 노출될 때까지 에치백하는 공정과, 상기 공정후 상,하부 전극을 형성하는 공정을 포함하여 이루어짐울 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 레이저 다이오드의 제조방법을 설명하면 다음과 같다.
제 2 도는 본 발명의 레이저 다이오드의 공정단면도를 나타내었다.
우선, 제 2 도 (a)에 도시한 바와 같이 n 형 GaAs 기판(13) 상에 MOCVD 법으로 n형 Al0.35Ga0.65As 클래드층(14), p형 GaAs 활성층(15), p형 Al0.35Ga0.65As 클래드층(16), 그리고 제 1 캡층의 p형 GaAs 층(17)을 1㎛, 0.1㎛, 1㎛, 5㎛의 두께로 차례로 증착하고 전류주입 영역을 정의한 후 포토에칭 공정으로 상기 제 1 캡층의 p형 GaAs층(17)의 소정영역을 선택적으로 제거하여 메사부를 형성한다.
이때 메사부의 영역은 0.2∼0.4㎛의 두께를 갖고 전류주입 영역인 메사부는 원상태의 5㎛의 두께와 2~3㎛의 폭으로 형성된다.
이어서 제 2 도 (b)에 도시한 바와 같이 상기 n형 GaAs 기판(13)을 n형 Al0.35Ga0.65As 클래드층(14), p형 GaAs 활성층(15), p형 Al0.35Ga0.65As 클래드층 (16) 그리고, 제 1 캡층의 p형 gaAscnd(17)을 포토에칭 공정을 이용한 선택적 이등방성 식각으로 일정폭을 갖는 두 개의 도랑을 일정간격으로 형성하여 더블채널을 형성한다.
이때 상기 도량은 2.5㎛의 깊이로 형성된다.
다음에 제 2 도 (c)에 도시한 바와 같이 전면에 전류차단층인 p형 Al0.35Ga0.65As층(18), n형 Al0.35Ga0.65As층(19)을 LPE법으로 차례로 적층하되 상기 n형 Al0.35Ga0.65As층(19)은 상기 결과물을 충분히 덮을 만큼 충분히 성장시킨다.
이어서 제 2 도 (e)에 도시한 바와 같이 상기 n 형 Al0.35Ga0.65As층(19)을 H2SO4계를 사용한 에치백으로 상기 메시부의 제 1 캡층의 p형 GaAs층(17)이 노출될때까지 식각한다.
다음에 제 2 도 (e)에 도시한 바와 같이 마지막으로 상기 제 1 캡층의 p형 GaAs층(17)에는 p형 전극(Mo/Au)(20)과 상기 n형 GaAs 기판(13)에는 n형 전극(AuGe/Ni/Au)(21)을 형성하고 각각 (+)(-) 전압을 인가하면 전류주입 영역인 메사부로 주전류가 흐르고 발진, 증폭을 거쳐서 상기 p형 GaAs 활성층(15)에 캐리어 (carrier)가 집중되어 발광한다.
그리고, 상기 n형 Al0.35Ga0.65As층(19)은 공기중에 노출되어 Al2O3의 산화막이 형성됨으로써 전류는 흐르지 않게 된다.
즉, 메사부() 부분에만 흐르게 된다.
또한 메사부()로 흘러들어간 전류는 전류차단층(18)(19)과 n형 GaAs 기판(13) 및 제 1 캡층의 p형 GaAs층(17)과 PNPN 싸이리스터를 형성함으로 전류가 흐르지 않고 p형 GaAs 활성층(15)에만 전류가 흘러, 캐리어(carrier)에 의한 발광결합이 일어남으로써 본 발명의 레이져 다이오드 제조방법을 완성한다.
이상에서 설명한 본 발명의 레이져 다이오드의 제조방법은 메사부의 윗부분에 에치백 공정으로 전류차단층이 형성되지 않으므로 전류의 차단이 발생하지 않고, 메사부의 윗부분의 폭이 넓게 설정되기에 저저항에 의한 고발진이 가능하며, 양채널 바깥 어깨 부분의 LPE 성장시 두껍게 형성하고 에치백 공정을 실시하기에 전류누설을 방지하는 효과가 있다.
Claims (4)
- 제 1 도전형 기판상에 제 1 도전층 클래드층, 활성층, 제 2 도전형 클래드층, 제 2 도전형 캡층을 차례로 형성하여 이중 헤테로 구조를 형성하는 공정과, 전류주입 영역을 정의한 후 상기 전류주입 영역을 제외한 부분의 제 2 도전형 캡층을 소정깊이로 식각하여 메사를 형성하는 공정과, 상기 전류주입영역 양측의 제 2 도전형 캡층, 제 2 도전형 클래드층, 활성층, 제 1 도전형 클래드층을 제 1 도전형 기판까지 일정폭으로 제거하여 더블채널을 형성하는 공정과, 전면에 제 2 도전형 전류제한층과 제 1 도전형 전류제한층을 차례로 형성하고 상기 제 1 도전형 전류제한층을 메사표면이 노출될 때까지 에치백하는 공정과, 상기 공정후 상, 하부 전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 레이져 다이오드의 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전형 캡층은 5㎛의 두께로 형성함을 특징으로 하는 레이져 다이오드의 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 도전형 캡층의 메사부외 영역은 4.6∼4.8㎛ 두께로 식각함을 특징으로 하는 레이져 다이오드의 제조방법.
- 제 1 항에 있어서, 상기 더블채널 형성은 메사부의 윗면이 2∼3㎛가 되도록 전류주입영역 양측은 2.5㎛깊이로 제거하여 형성함을 특징으로 하는 레이져 다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017373A KR100311459B1 (ko) | 1994-07-19 | 1994-07-19 | 레이져다이오드의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017373A KR100311459B1 (ko) | 1994-07-19 | 1994-07-19 | 레이져다이오드의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960006172A KR960006172A (ko) | 1996-02-23 |
| KR100311459B1 true KR100311459B1 (ko) | 2001-12-15 |
Family
ID=37531027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940017373A KR100311459B1 (ko) | 1994-07-19 | 1994-07-19 | 레이져다이오드의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311459B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546572B1 (ko) * | 1998-01-10 | 2006-03-23 | 엘지전자 주식회사 | 레이저 다이오드 제조방법 |
| KR102559131B1 (ko) * | 2021-11-24 | 2023-07-26 | 주식회사 화승알앤에이 | 냉매용 다층 호스를 포함하는 연결 구조 |
-
1994
- 1994-07-19 KR KR1019940017373A patent/KR100311459B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006172A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61190993A (ja) | 半導体レ−ザ素子の製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| KR0146714B1 (ko) | 평면 매립형 레이저 다이오드의 제조방법 | |
| KR900003844B1 (ko) | 반도체 레이저장치와 그 제조방법 | |
| US5442649A (en) | Semiconductor laser device | |
| US5898190A (en) | P-type electrode structure and a semiconductor light emitting element using the same structure | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| JPS59124183A (ja) | 発光半導体装置 | |
| KR100244237B1 (ko) | 매립형 반도체 레이저 다이오드 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| KR100320172B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| KR100647293B1 (ko) | 굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2527197B2 (ja) | 光集積化素子 | |
| KR940011271B1 (ko) | 레이저다이오드 어레이 제조방법 | |
| KR19980030477A (ko) | 양자세선 레이저 다이오드 제작방법 | |
| JPH03203282A (ja) | 半導体レーザダイオード | |
| KR940010165B1 (ko) | 레이저 다이오드의 제조방법 | |
| KR920002201B1 (ko) | 반도체 레이저 소자 및 그 제조방법 | |
| KR100277942B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6318874B2 (ko) | ||
| KR100239498B1 (ko) | 반도체 레이저 다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |