KR940011271B1 - 레이저다이오드 어레이 제조방법 - Google Patents
레이저다이오드 어레이 제조방법 Download PDFInfo
- Publication number
- KR940011271B1 KR940011271B1 KR1019920003580A KR920003580A KR940011271B1 KR 940011271 B1 KR940011271 B1 KR 940011271B1 KR 1019920003580 A KR1019920003580 A KR 1019920003580A KR 920003580 A KR920003580 A KR 920003580A KR 940011271 B1 KR940011271 B1 KR 940011271B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- current blocking
- grooves
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
내용 없음.
Description
제1(a)도∼제1(b)도는 종래 레이저다이오드 어레이 제조공정도.
제2(a)도∼제2(d)도는 이 발명의 일실시예에 따른 레이저다이오드 어레이 제조공정도.
제3(a)도∼제3(c)도는 이 발명의 다른 실시예에 따른 레이저다이오드 어레이 제조공정도이다.
이 발명은 레이저다이오드 어레이의 제조방법에 관한 것으로, 특히 전류차단층(Current Blocking layer)을 한차례의 에피택셜 성장(Epitaxial Growth)과 용해식각으로 형성하여 전류차단 효과를 향상시킬 수 있는 레이저다이오드 어레이에 관한 것이다.
최근 정보통신의 발달로 초고주파, 초고속 컴퓨터 및 광통신등의 중요성이 증대하고 있다. 그러나, 기존의 Si을 이용한 반도체소자는 이러한 필요를 만족시키는데 한계가 있어 물질특성이 우수한 화합물 반도체에 관한 연구가 활발히 진행되고 있다. CaAs 및 InP등과 같은 화합물 반도체는 Si에 비해 전자이동도가 크고, 고주파 및 저소비전력등의 동작특성이 있으며, 직접 천이형 에너지 밴드갭을 갖는 물질은 전도대의 전자가 비전도대의 정공과 재결합할때 빛을 방출하며, 발광영역에 주입된 전하의 수명이 수 ns 정도로 아주 짧아 발광강도가 세고, 전류변화에 대한 광응답이 고속이므로 고속변조를 필요로하는 분야 즉, 광통신 광원등에 널리 사용되고 있다. 상기 화합물 반도체로 형성하는 광소자에는 발광다이오드(Light, Emitting Diode) 및 레이저다이오드(Laser Diode 이하 LD라 칭함)등이 있다.
상기 발광다이오드는 자연방출에 의해 빛을 내며, LD는 유도방출에 의해 빛을 방출한다. 따라서 LD에서 방출되는 빛은 간섭성, 단광성 및 지향성등의 특성을 갖는다. 또한, 상기 LD는 고체레이저 및 개스레이저 등과 같은 일반적인 레이저에 비해 소형이며, 광효율이 우수하고, 빛의 직접변도가 가능한 등의 특성이 있어 광통신 및 광디스크 메모리등 그 이용분야가 확대되고 있다.
제1(a)도∼제1(b)도는 종래의 레이저다이오드 어레이 제조공정도이다.
제1(a)도를 참조하면, P형 GaAs의 반도체기판(11) 표면에 액상에피택시(Liquid Phase Epitaxy ; 이하 LPE라 칭함) 또는 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition ; 이하 MOCVD라 칭함)등의 방법으로 1차 에피택시하여 P형 AlxGa1-xAs의 제 1 클레드층(12), P형 AlYGa1-yAs의 활성층(13), n형 AlxGa1-xAs의 제 2 클레드층(14) 및 n형 GaAs의 캡층(15)을 순차적으로 형성한다. 그다음, 상기 캡층(15)의 전표면에 산화규소 또는 질화규소로 절연층(16)을 형성한 후, 상기 절연층(16)을 일부제거하여 접속창(17)들을 형성한다.
제1(b)도를 참조하면, 상기 접속창(17)들로 노출된 캡층(16) 및 제 2 클레드층(15)에 Zn을 확산시켜 전류 차단층(18)을 형성한 후 상기 절연층(16)을 제거한다. 그다음, 상기 캡층(15) 및 전류차단층(18)의 표면에 n형전극(19), 반도체기판(11)의 하부에 P형전극(20)을 형성한다. 이때, 상기 전류차단층(18)은 절연층(16) 대신 감광막 패턴을 형성한 후 수소이온을 이온주입하고 열처리하여 형성할 수도 있다.
상기와 같이 형성된 LD의 P형전극(20)과 n형전극(19) 사이에 전압을 인가하면 제 1 클레드층(12)을 통해 정공이, 상기 제 2 클레드층(15)을 통해 전자가 각각 활성층(14)으로 주입되어 재결합하며 빛을 발생한다. 이때, 상기 발생된 빛을 활성층(14)에 한정시키기 위해서는 활성층(14)이 제1 및 제 2 클레드층(12), (15)보다 광굴절률이 크도록 화합물 반도체의 조성비를 1≥X#r℃＞Y≥0이 되도록 한다. 또한, 상기 전류차단층(18)에 의해 전자가 캡층(15)으로만 주입되도록 출력모드를 안정하게 유지시키고, 임계전류(Threshold Current)를 낮게 한다.
상술한 종래의 레이저다이오드 어레이는 전류차단층을 형성하는 불순물 확산공정이 800∼900℃ 정도의 고온에서 행하여지므로 불순물의 확산에 의해 이종접합(Heterojunction)면의 급준성(Abruptness)이 깨져 임계전류가 높고, 발진모우드의 제어가 어려우며 도핑농도제어의 재현성이 나쁜 문제점이 있다.
따라서, 이 발명의 목적은 레이저다이오드 어레이의 전류차단층을 용해식각 및 에피택셜 성장방법으로 형성하여 임계전류를 낮출수 있고, 발진모우드 제어를 용이하게 할수 있으며, 도핑농도 제어의 재현성이 우수한 레이저다이오드 어레이 제조방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은, 제 1 도전형의 반도체기판상에 제 1 도전형의 제 1 클레드층을 형성하는 공정과, 상기 제 1 클레드층의 상부에 활성층을 형성하는 공정과, 상기활성층상에 제 2 도전형의 제 2 클레드층을 형성하는 공정과, 상기 제 2 클레드층 상부의 전류차단층을 형성할 부분을 소정깊이 제어하여 홈들을 형성하는 제 1 식각공정과, 상기 홈들이 형성된 제 2 클렌드층의 표면에 제 1 도전형의 반도체층을 형성하는 공정과, 상기 홈들을 메운 반도체층만 남기고 반도체층을 모두 제거하여 전류차단층을 형성하는 제 2 식각공정과, 상기 전류차단층 및 제 2 클레드층의 표면에 제 2 도전형의 캡층을 형성하는 공정과, 상기 캡층의 상부에 절연층을 형성하는 공정과, 상기 전류차단층 상부의 절연층만 남도록 절연층의 일부를 제거하여 캡층의 소정부분을 노출시키는 공정과, 상기 절연층 및 캡층의 표면에 제 2 도전형의 전극을 형성하는 공정과, 상기 반도체기판의 하부표면에 제 1 도전형의 전극을 형성하는 공정으로 이루어지는 레이저다이오드의 제조방법에 있어서, 상기 제 2 식각공정이 용해식각 공정으로 이루어지는 것을 특징으로 한다.
또한 이 발명은, 제 1 도전형의 반도체기판상의 일정부분들을 소정깊이로 제거하여 홈들을 형성하는 제 1 식각공정과, 상기 홈들이 형성되어 있는 반도체기판상에 제 2 도전형의 반도체층을 상기 홈들의 깊이보다 두껍게 형성하는 공정과, 상기 홈들을 메운 반도체층만 남기고 반도체층을 모두 제거하여 상기 반도체 기판의 상부를 노출시켜 전류차단층을 형성하는 제 2 식각공정과, 상기 반도체기판과 전류차단층의 상부에 제 1 도전형의 제 1 클레드층을 형성하는 공정과, 상기 제 1 클레드층의 상부에 활성층을 형성하는 공정과, 상기 활성층상에 제 2 도전형의 제 2 클레드층을 형성하는 공정과, 상기 제 2 클레드층 상부의 제 2 도전형의 캡층을 형성하는 공정과, 상기 캡층의 상부에 제 2 도전형의 전극을 형성하는 공정과, 상기 반도체기판의 하부표면에 제 1 도전형의 전극을 형성하는 공정으로 이루어지는 레이저다이오드의 제조방법에 있어서, 상기 제 2 식각공정이 용해식각 공정으로 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.
제2(a)도∼제2(d)도는 이 발명의 일실시예에 따른 레이저다이오드 어레이의 제조공정도이다.
제2(a)도를 참조하면, Ge 또는 Zn등의 P형 불순물이 1E19∼1E20이온/cm3정도로 도핑된 P형 GaAs의 반도체기판(31)상에 LPE 또는 MOCVD등의 방법으로 P형 AlxGa1-xAs의 제 2 클레드층(34)을 순차적으로 적층한다. 상기 제 1 클레드층(32)은 Ge 또는 Zn등의 P형 불순물이, 제 2 클레드층(34)은 Si 또는 Te등의 n형 불순물이 각각 1E17∼1E18이온/cm3정도로 도핑되며 4000∼7000Å정도의 두께로 형성한다. 이때 상기 활성층(33)내에 광을 제한하기 위해서는 활성층(33)의 광굴절율이 제1 및 제 2 클레드층(32), (34)의 광굴절율보다 커야하므로 화합물 조성비가 1≥X＞Y≥0의 조건을 만족시켜야 한다. 그다음, 상기 제 2 클레드층(34)상의 소정부분이 노출되도록 제 1 감광막 패턴(35)을 형성한다.
제2(b)도를 참조하면, 상기 제 1 감광막패턴(35)에 의해 노출된 제 2 클레드층(34)을 통상의 식각방법으로 3000∼5000Å 정도 제거하여 홈(36)들을 형성한 후 상기 제 1 감광막패턴(35)을 제거한다. 그다음, 상기 홈(36)들이 형성된 제 2 클레드층(34)의 상부에 LPE 방법으로 P형 GaAs의 반도체층(37)을 상기 제거된 제 2 클레드층(34)의 두께보다 두껍게 형성한다. 이때, LPE의 특성상 홈(34)들에서 결정이 빨리자라 상기 반도체층(37)의 상부는 평탄하게 형성된다.
제2(c)도를 참조하면, 상기 홈(36)들을 메꾼 반도체층(37)만 남기고 나머지 반도체층(3)을 LPE 챔버내에서 용해식각방법으로 제거하여 P형 불순물이 5E18∼1El9 이온/cm3정도의 도우즈로 도핑된 GaAs의 전류차단층(38)들을 형성한다. 이때 상기 전류차단층(38)의 두께는 홈(36)의 깊이와 같으므로 약 3000∼5000Å정도이다. 상기 반도체층(37)이 제거되어 노출된 제 2 클레드층(34)과 전류차단층(38)의 표면에 LPE 또는 MOCVD등의 방법으로 Si 또는 Te등 n형 불순물이 1E18∼1E19이온/cm3정도 도핑된 n형 GaAs의 캡층(39)을 3000∼4000Å 정도 두께로 형성한다. 이때 상기 반도체층(37)의 용해식각공정과 캡층(39) 형성 공정을 동일 LPE 챔버내에서 행하므로 전류차단층(38)과 캡층(39)의 형성 공정을 동일 LPE 챔버내에서 행하므로 전류차단층(38)과 캡층(39)의 경계면에 산화막과 전위 핀홀등의 결함이 발생하지 않으며 캡층(39)의 성장이 용이하다. 그다음, 상기 캡층(39)의 상부에 물리증착 또는 CVD등의 방법으로, 산화규소 또는 질화규소로 1000∼2000Å정도 두께로 형성한다. 그다음, 상기 절연층(40)의 상부에 상기 전류차단층(38)상의 절연층(40)이 보호되도록 제 2 감광막패턴(41)을 형성한다.
제2(d)도를 참조하면, 상기 제 2 감광막패턴(41)에 의해 노출된 절연층(40)을 통상의 식각공정에 의해 제거하여 전류차단층(38)이 형성되어 있지 않은 부분의 캡층(49)을 노출시킨 후 상기 제 2 감광막패턴(41)을 제거한다. 그다음, 상기 제거되고 남은 절연층(40)과 노출된 캡층(39)의 표면에 n형전극(42)을 Au/Ge/Ni로 형성한 후, 상기 반도체기판(31)의 하부표면에 P형전극(43)을 Au/Zn으로 형성한다. 상기 반도체기판(31)을 InP등 다른 화합물 반도체로 형성할 수 있으며, 활성층(33)의 도전형도 n형으로 형성할 수 있다.
제3(a)도∼제3(d)도는 이 발명의 다른 실시예에 따른 레이저다이오드 어레이의 제조공정도이다.
제3(a)도를 참조하면, Ge 또는 Zn등의 P형 불순물이 1E19∼1E20이온/cm3정도로 도핑된 P형 GaAs의 반도체기판(51)상에 통상의 사진식각 방법으로 내부로 경사지도록 3000∼5000Å정도 깊이의 홈(52)들을 일정간격으로 형성한다. 그다음 상기 홈(52)들이 형성되어 있는 반도체기판(51)상에 LPE 방법으로 N형 불순물이 5E18∼1E19이온/cm3정도의 도우즈로 도핑된 GaAs와 반도체층(53)을 상기 제거된 반도체기판(51)의 두께보다 두껍게 형성한다. 이때 LPE의 특성상 홈(52)들에서 결정이 빨리 자라 상기 반도체층(53)의 상부는 평탄하게 형성된다.
제3(b)도를 참조하면, 상기 홈(52)들을 매꾼 반도체층(53)만 남기고 나머지 반도체층(53)를 LPE 챔버내에서 용해식각방법으로 제거하여 전류차단층(53)들을 형성한다. 이때 반도체기판(51)의 표면도 약간 식각된다. 상기 전류차단층(54)의 두께는 홈(52)의 깊이와 같거나 작으므로 3000∼5000Å보다 작다. 상기 반도체 기판(51)과 전류차단층(54)의 표면에 P형 AlxGa1-xAs의 제 1 클레드층(55)과, AlyGa1-yAs의 활성층(56)과, n형 AlxGa1-xAs의 제 2 플레드층(57)과, n형 GaAs의 캡층(58)을 순차적으로 LPE등의 방법으로 적층한다. 상기 제 1 클레드층(55)은 Ge 또는 Zn등의 P형 불순물이, 제 2 클레드층(57)은 Si 또는 Te등의 n형 불순물이 각각 1E17∼1E18이온/cm3정도로 도핑되며 4000∼7000Å 정도의 두께로 형성한다. 이때 상기 활성층(56)내에 광을 제한하기 위해서는 활성층(56)의 광굴절율이 제1 및 제 2 클레드층(55), (57)의 광굴절율보다 커야하므로 화합물 조성비가 1≥X＞Y≥0은 조건을 만족시켜야 한다. 또한 상기 캡층(58)은 Si 또는 Te등 n형 불순물이 1E18∼1E19이온/cm3정도 도핑된 3000∼4000Å정도 두께로 형성한다. 이때 상기 반도체층(53)의 용해식각공정과 후속층들의 형성 공정을 동일 LPE 챔버내에서 행하므로 전류차단층(54)과 제 1 클레드층(55)의 경계면에 산화막과 전위 핀홀등의 결함이 발생하지 않으며 제 1 클레드층(55)의 성장이 용이하다.
제3(c)도를 참조하면, 상기 캠층(58)의 표면에 n형전극(59)을 Au/Ge/Ni로 형성한 후, 상기 반도체기판(51)의 하부표면에 P형전극(60)을 Au/Zn으로 형성한다. 상기 반도체기판(51)을 InP등 다른 화합물 반도체로 형성할 수 있으며, 활성층(33)은 n 또는 p형으로 형성할 수 있다.
상술한 바와같이 이 발명은 반도체기판상에 제 1 클레드층, 활성층 및 제 2 클레드층을 순차적으로 형성한 후, 통상의 사진식각공정에 의해 제 2 클레드층상인 소정깊이의 홈들을 형성한다. 계속해서 상기 홈들이 형성된 제 2 클레드층의 전표면에 LPE 방법으로 제 2 클레드층과 반대도전형의 반도체층을 형성하고, 상기 홈들을 메운 반도체층만 남기고 나머지는 별도의 마스크없이 용해식각하여 전류차단층을 형성한다. 계속해서 LPE 챔버내에서 캡층을 형성한 후 후속공정을 진행하여 LD 어레이를 형성하거나, 반도체기판의 상부에 전류차단층들을 먼저 용해식각방법으로 형성한후 후속층들을 형성하였다.
따라서, 이 발명은 LD 어레이의 전류차단층의 형성을 LPE 챔버내에서 단일공정으로 행할 수 있으므로 전류차단층과 각층들과의 경계면에 산화막이나 핀홀등의 결함이 발생하지 않아 후속층들의 성장이 용이하고, LD 어레이의 전류차단 효과가 향상되며, 열처리공정을 거치지 않으므로 임계전류가 낮아지고, 발진모우드 제어가 용이하며, 도핑농도 제어의 재현성이 우수한 등의 이점이 있다.
Claims (5)
- 제 1 도전형의 반도체기판상에 제 1 도전형의 제 1 클레드층을 형성하는 공정과, 상기 제 1 클레드층의 상부에 활성층을 형성하는 공정과, 상기 활성층상에 제 2 도전형의 제 2 클레드층들 형성하는 공정과, 상기 제 2 클레드층 상부의 전류차단층을 형성할 부분을 소정깊이 제어하여 홈들을 형성하는 제 1 식각공정과, 상기 홈들이 형성된 제 2 클레드층의 표면에 제 1 도전형의 반도체층을 형성하는 공정과, 상기 홈들을 메운 반도체 층만 남기고 반도체층을 모두 제거하여 전류차단층을 형성하는 제 2 식각공정과, 상기 전류차단층 및 제 2 클레드층와 표면에 제 2 도전형의 캡층을 형성하는 공정과, 상기 캡층의 상부에 절연층을 형성하는 공정과, 상기 전류차단층 상부의 절연층만 남도록 절연층의 일부를 제거하여 캡층의 소정부분을 노출시키는 공정과, 상기 절연층 및 캡층의 표면에 제 2 도전형의 전극을 형성하는 공정과, 상기 반도체기판의 하부표면에 제 1 도전형의 전극을 형성하는 공정으로 이루어지는 레이저다이오드의 제조방법에 있어서, 상기 제 2 식각공정이 용해식각 공정으로 이루어지는 레이저다이오드 어레이의 제조방법.
- 제 1 항에 있어서, 상기 제 1 도전형의 P형으로하고 제 2 도전형을 n형으로 하는 레이저다이오드 어레이 제조방법.
- 제 1 항에 있어서, 상기 용해식각공정과 캡층 형성 공정을 단일 LPE 챔버내에서 행하는 레이저다이오드 어레이 제조방법.
- 제 1 도전형의 반도체기판상의 일정부분을 소정깊이로 제거하여 홈들을 형성하는 제 1 식각공전과, 상기 홈들이 형성되어 있는 반도체기판상에제 2 도전형의 반도체층을 상기 홈들의 깊이보다 두껍게 형성하는 공정과, 상기 홈들을 메운 반도체층만 남기고 반도체층을 모두 제거하여 상기 반도체기판의 상부를 노출시켜 전류차단층을 형성하는 제 2 식각공정과, 상기 반도체기판과 전류차단층의 상부에 제 1 도전형의 제 2 식각공정과, 상기 반도체기판과 전류차단층의 상부에 제 1 도전형의 제 1 클레드층을 형성하는 공정과, 상기 제 1 클레드층의 상부에 활성층을 형성하는 공정과, 상기 활성층상에 제 2 도전형의 제 2 클레드층을 형성하는 공정과, 상기 제 2 클레드층 상부에 제 2 도전형의 캡층을 형성하는 공정과, 상기 캡층의 상부에 제 2 도전형의 전극을 형성하는 공정과, 상기 반도체기판의 하부표면에 제 1 도전형의 전극을 형성하는 공정으로 이루어지는 레이저다이오드 어레이의 제조방법에 있어서, 상기 제 2 식각공정이 용해식각 공정으로 이루어지는 레이저다이오드 어레이의 제조방법.
- 제 1 항에 있어서, 상기 홈들을 형성하는 제 1 식각공정을 상기 홈들이 안쪽으로 경사지도록 형성하는 레이저다이오드 어레이의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003580A KR940011271B1 (ko) | 1992-03-04 | 1992-03-04 | 레이저다이오드 어레이 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003580A KR940011271B1 (ko) | 1992-03-04 | 1992-03-04 | 레이저다이오드 어레이 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020792A KR930020792A (ko) | 1993-10-20 |
| KR940011271B1 true KR940011271B1 (ko) | 1994-12-03 |
Family
ID=19329964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003580A KR940011271B1 (ko) | 1992-03-04 | 1992-03-04 | 레이저다이오드 어레이 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011271B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960764B1 (ko) * | 2003-01-28 | 2010-06-01 | 엘지전자 주식회사 | 레이저 발광 다이오드 및 그 제조 방법 |
-
1992
- 1992-03-04 KR KR1019920003580A patent/KR940011271B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930020792A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6990134B2 (en) | GaN series surface-emitting laser diode having spacer for effective diffusion of holes between P-type electrode and active layer, and method for manufacturing the same | |
| US3984262A (en) | Method of making a substrate striped planar laser | |
| GB2252872A (en) | Laser diode and method of manufacture | |
| KR900003844B1 (ko) | 반도체 레이저장치와 그 제조방법 | |
| US5478774A (en) | Method of fabricating patterned-mirror VCSELs using selective growth | |
| JPS62160785A (ja) | モノリシツク半導体構造およびその製造方法 | |
| JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| KR940011271B1 (ko) | 레이저다이오드 어레이 제조방법 | |
| JPH10256647A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2002076518A (ja) | 半導体レーザおよび半導体素子並びにそれらの製造方法 | |
| KR100421335B1 (ko) | 레이저다이오드및그제조방법 | |
| JP3444812B2 (ja) | 半導体発光素子 | |
| JPS6352479B2 (ko) | ||
| JPH05218585A (ja) | 半導体発光装置 | |
| KR940010165B1 (ko) | 레이저 다이오드의 제조방법 | |
| KR940011270B1 (ko) | 레이저 다이오드의 제조방법 | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| KR950011996B1 (ko) | 레이저다이오드의 제조방법 | |
| KR920006392B1 (ko) | 반도체레이저의 제조방법 | |
| KR100265801B1 (ko) | 레이저 다이오드 및 그의 제조 방법 | |
| KR950006987B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| KR100289730B1 (ko) | 반도체레이저소자의제조방법 | |
| KR100234349B1 (ko) | 레이저다이오드의 제조방법 | |
| KR940003441B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
| KR19980030477A (ko) | 양자세선 레이저 다이오드 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011107 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |