KR940010165B1 - 레이저 다이오드의 제조방법 - Google Patents

Abstract

내용 없음.

Description

레이저 다이오드의 제조방법

제 1 (a)~(c) 도는 종래의 VSIS형 레이저 다이오드의 제조방법.

제 2 (a)~(c) 도는 이 발명에 따른 VSIS형 레이저 다이오드의 제조방법.

이 발명은 레이저 다이오드의 제조방법에 관한 것으로, 특히 Zn(Zinc）확산을 이용한 전류제한층의 형성과 제조공정이 간단한 레이저 다이오드의 제조방법에 관한 것이다.

일반적인 광표시 소자에는 발광다이오드 (Light Emitting Diode ; 이하 LED라 칭함) 와 레이저 다이오드(LASER Diode ; 이하 LD라 칭함)가 있는데 발광다이오드는 자연방출에 의해서 빛을 내는데 비해, 레이저 다이오드는 유도방출에 의해서 빛을 방출하므로 이 빛은 간섭성, 단광성, 고강도 및 지향성등의 특성을 갖는다. 즉, 레이저 다이오드는 반도체의 P-N 접합 부근에서 주입된 주자 (Electron)와 정공 (Hole)이 재결합할때 특정된 파장의 빛이 방출하는 것으로 반도체 레이저라고도 한다.

이와 같은 레이저 다이오드는 일반적인 레이저에 비해 소형이고 효율이 좋으며 빛의 직접변조등의 특성에 의해 광통신 및 광디스크 메모리등의 정보처리장치에 이용되고 있으며, 광신호 처리 및 광센서 등 이용분야가 확대되고 있다.

제 1 (a)~(c) 도는 종래의 VSIS(V-channel Substrate Inner Strip)형 LD의 제조공정도이다.

제 1a 도를 참조하면 N⁺형 GaAs의 화합물 반도체 기판(1)상에 통상의 액상 결정성장 (Liquid Phase Epitaxy ; 이하 LPE라 칭함)법을 이용하여 약 1㎛ 두께의 P⁺형 GaAs 전류제한층(2)을 형성한다. 그 다음 상기 전류제한층(2)의 소정부분을 통상의 포토리소그래피 (Photolithography) 법에 의해 V-채널을 형성한다. 즉, 상기 V-채널은 화합물 반도체 기판(1)의 소정깊이까지 에칭된다.

제 1b 도를 참조하면 상기 V-채널이 형성된 전표면에 N형 AlGaAs층(3), P형 또는 N형 AlGaAs층(4), P형 AlGaAs층(5) 및 P⁺형 GaAs층(6)을 700~800℃ 의 온도로 LPE 방법에 의하여 순서적으로 에피택셜(Epitaxial) 성장하여 형성한다. 상기에서 N형 AlGaAs층(3)은 제 1 클래드층으로, P형 AlGaAs층(5)은 제 2 클래드층으로, P형 또는 N형 AlGaAs층(4)은 활성층으로, P⁺형 GaAs층(6)은 캡층으로 이용된다. 상기에서 발생되는 광을 활성층(4)내에 제한하기 위해 활성층(4)의 굴절률은 제 1및 제 2 클래드층(3),(5)보다 크고, 에너지 밴드갭 (energy bandgap)은 작게 선택되어야 한다.

제 1c 도를 참조하면 상기 P⁺형 GaAs층(6)의 상부에 AuZn/Au으로 이루어진 P형 전극(7)이, 상기 N⁺형 GaAs 화합물 반도체 기판(1)의 하부에 AuGe/Ni/Au으로 이루어진 N형 전극(8)을 형성한다. 상기 P형 전극(7) 및 N 형 전극(8)은 상기 P⁺형 GaAs의 캡층(6) 및 N⁺형 GaAs 화합물 반도체 기판(1)과 각각 오믹 접촉 (ohmic contact)을 이룬다.

상기와 같이 이루어진 VSIS형 LD는 전류제한층(2)을 성장시킨 후, 상기의 층들을 다시 성장시키는 두 단계의 에피택시를 거쳐야 하므로 제조공정이 복잡한 문제점이 있었다. 또한, 전류제한 효과가 큰 절류제한층(2)을 형성하는데 수반되는 어려움 및 제조상의 재현성에 문제점이 있었다. 따라서, 이 발명은 상기한 종래 기술의 결점을 해결하기 위한 것으로, 이 발명의 목적은 제조상의 재현성을 향상시킴과 더불어 제조공정이 간단한 레이저 다이오드의 제조방법을 제공함에 있다. 이 발명의 다른 목적은 확산공정을 통하여 전류제한 효과가 큰 고농도의 전류제한층을 용이하게 형성할 수 있는 레이저 다이오드의 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 이 발명은 레이저 다이오드의 제조방법에 있어서, 제 1 도전형의 화합물 반도체 기판상에 제 2 도전형의 확산영역을 형성하는 공정과, 상기 확산영역의 상부를 에칭하여 V-채널을 형성하는 공정과, 상기 구조의 전표면에 제 1 도전형의 제 1 클래드층을 형성하는 공정과, 상기 제 1 클래드층의 상부에 제 2 도전형의 활성층을 형성하는 공정과, 상기 활성층의 상부에 제 2 도전형의 제 2 클래드층을 형성하는 공정과, 상기 제 2 클래드층의 상부에 제 2 도전형의 캡층을 형성하는 공정과, 상기 캡층의 상부에 산화막을 증착하여 형성하는 공정과, 상기 산화막의 소정부분을 제거하고 제 2 도전형의 전극을 형성하는 공정과, 상기 화합물 반도체 기판의 하부에 제 1 도전형의 전극을 형성하는 공정으로 이루어짐을 특징으로 한다.

이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.

제 2 (a)~(c) 도는 이 발명에 따른 VSIS형 LD의 제조공정도이다.

제 2a 도를 참조하면, N⁺형 GaAs 화합물 반도체 기판(21)상에 Zn등의 P형 불순물을 700~900℃의 고온에서 확산시켜 P⁺형의 확산영역(23)을 형성한다. 상기에서 P형의 불순물로 Zn를 이용하였으나, 상기 N형 기판 대신에 P형 기판을 사용하는 경우는 N형 불순물로 Cd를 이용할 수 있다. 이와같이 확산공정을 행한 후 표면을 미소하게 에칭하여 1㎛ 내외의 두께가 되게 한다. 상기와 같이 이루어진 P^＋형의 확산영역(23)은 전류제한층으로 이용되며, 불순물이１×１０^２０／㎤ 정도의 고농도로 도우핑된다. 그 다음 상기 P⁺형 확산영역(23)의 상부에 통상의 포토리소그래피법을 이용하여 폭이 ~2.5㎛, 깊이가 ~1.5㎛정도의 V-채널을 형성한다. 이때 형성된 V-채널을 상기 화합물 반도체 기판(21)의 소정깊이까지 에칭하여 형성한다. 상기와 같이 N형 기판에 P형 영역인 전류제한층을 정의하면, 순방향 바이어스(Forward bias)를 걸어줄때 전자가 P형 장벽을 넘지 못하므로 전류제한을 시킬 수가 있다.

제 2b 도를 참조하면 상술한 구조의 전표면에 N형 AlGaAs층(25), P형 또는 N형 AlGaAs층(27), P형 AlGaAs층(29) 및 P⁺형 GaAs층(31)을 700~800℃의 온도로 LPE법에 의해 순서적으로 형성한다.

상기에서 N형 AlGaAs층(25)은 제 1 클래드층으로, P형 AlGaAs층(29)은 제 2 클래드층으로 이용되며, Si 또는 Te등의 불순물이 5×10¹⁶~ 5×10¹⁷/㎤ 정도로 도우핑되어 1㎛ 정도의 두께로 각각 형성된다. 또한 상기 P형 또는 N형 AlGaAs층(27)은 활성층으로 이용되며, 0.2㎛ 정도의 두께로 형성한다. 그리고 P⁺형 GaAs층(31)은 캡층으로 이용되며, Si 또는 Te등의 불순물이 1×10¹⁹/㎤ 정도의 고농도로 도우핑되어 0.5㎛ 정도의 두께로 형성한다. 그리고 전자와 정공의 재결합에 의해 발생되는 빛을 활성층(27)으로 제한하기 위해 활성층(27)의 굴절률은 제 1 및 제 2 클래드층(25),(29)보다 크고, 에너지 밴드갭은 작게 선택되어야 한다.

즉, 활성층(27)의 굴절률은 제 1 및 제 2 클래드층(25),(29)보다 크게 함으로써 내부전반사가 일어나 발진된 광이 외부로 퍼져나가지 않으므로 손실이 적고, 한편으로는 양호한 특성으로 광학전송 레이저 발진 내지 광학변조를 행하는 레이저 다이오드를 실현할 수 있다.

제 2c 도를 참조하면 상기 P⁺형 GaAs층 (31)의 상부에 표면보호용 산화막 (SiO₂; 33)을 기상성장 (CVD)법이나 스퍼터링 (Sputtering)법으로 2000~3000Å 정도의 두께로 증착하여 형성한 후 전극영역이 될 부분의 SiO₂막(33)을 통상의 포토리소그래피법에 의하여 그 내에 (window opening)을 개방하도록 선택적으로 에칭한다. 상기 창을 통하여 상기 P⁺형 GaAs캡층(31)의 노출된 부분에 리프트오프 (lift off)법에 의해 P형 전극인 AuZn/Au를 진공증착하여 P형 전극(35)을 형성한다. 그 다음 화합물 반도체 기판(21)의 하부를 연마한 후, N형 전극(37)을 형성한다. 이때 N형 전극(37)으로는 접촉저항 특성이 우수한 AuGe/Ni/Au의 3층막을 진공증착으로 형성한 후 열처리한다. 상기 P형 N형 전극(35),(37)은 상기 P⁺형 GaAs층(31) 및 N⁺형 GaAs 화합물 반도체 기판(21)과 각각 오믹 접촉을 이룬다.

이상에서와 같은 제조공정에 의하여 제조된 레이저 다이오드는 Zn 확산공정을 통해 고농도의 전류제한층을 용이하게 형성시킬 수 있으며, 상기 전류제한층에 의하여 형성된 p-n-p-n(또는 n-p-n-p) 접합에 의해 전류를 효과적으로 제어하여 활성층 이외의 영역에 누설전류가 흐르는 것을 억제할 수 있으므로 효과적인 레이저 다이오드를 구현할 수 있다.

따라서, 이 발명에서는 확산공정에 의해 형성된 P⁺형 영역인 전류제한층이 종래의 기술에 의해 형성하는 경우에 비해 전류의 흐름을 효과적으로 조절할 수 있으므로 절류제한 효과가 크며, 또한 한번의 에피택셜 성장을 행할 수 있기 때문에 종래처럼 두번의 에피택셜 성장을 행하는 경우에 비해 제조공정이 간단해지므로 제조항 재현성이 향상되며 원가절감 및 생산성을 향상시킬 수 있는 이점이 있다.

이 발명의 실시예에서는 GaAs 계열의 물질에 대해 설명했지만 이것은 다른 재료라도 좋은바, 예컨대 InP계열의 물질등의 재료에서도 구현할 수 있다.

Claims (6)

1. 레이저 다이오드의 제조방법에 있어서, 제 1 도전형의 화합물 반도체 기판상에 제 2 도전형의 확산영역을 형성하는 공정과, 상기 확산영역의 상부를 에칭하여 V-채널을 형성하는 공정과, 상기 구조의 전표면에 제 1 도전형의 제 1 클래드층을 형성하는 공정과, 상기 제 1 클래드층의 상부에 제 2 도전형의 활성층을 형성하는 공정과, 상기 활성층의 상부에 제 2 도전형의 제 2 클래드층을 형성하는 공정과, 상기 제 2 클래드층의 상부에 제 2 도전형의 캡층을 형성하는 공정과, 상기 캡층의 상부에 산화막을 증착하여 형성하는 공정과, 상기 산화막의 소정부분을 제거하고 제 2 도전형의 전극을 형성하는 공정과, 상기 화합물 반도체 기판의 하부에 제 1 도전형의 전극을 형성하는 공정으로 이루어지는 레이저 다이오드의 제조방법.
2. 제 1 항에 있어서, 상기 제 1 도전형은 N형이고 제 2 도전형은 P형인 레이저 다이오드의 제조방법.
3. 제 1 항에 있어서, 상기 제 1 도전형의 화합물 반도체 기판은 GaAs인 레이저 다이오드의 제조방법.
4. 제 1 항에 있어서, 상기 층들은 700~800℃의 온도로 LPE방법을 이용하여 형성하는 레이저 다이오드의 제조방법.
5. 제 1 항에 있어서, 상기 제 2 도전형의 확산영역은 전류제한층으로 이용되며, P형 불순물인 Zn등의 물질로 확산하며 불순물이 1×10²⁰/㎤ 정도의 고농도로 도우핑되어 1㎛ 정도의 두께로 형성된 레이저 다이오드의 제조방법.
6. 제 1 항에 있어서, 상기 V-채널은 폭 ~2.5㎛, 깊이 ~1.5㎛ 정도로 형성된 레이저 다이오드의 제조방법.