KR920006392B1 - 반도체레이저의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체레이저의 제조방법

제1(a)∼(c)도는 종래의 반도체레이저의 제조공정을 나타내는 수직단면도.

제2(a)∼(d)도는 본 발명에 따른 반도체레이저의 제조공정을 나타내는 수직단면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 기판 13 : 제 1클래드층

15 : 활성층 17 : 제 2 클래드층

19 : 홈 21 : 전류제한층

23 : 질화막 25 : 개구

27 : 전류주입영역 29 : N형 전극

31 : P형전극

본 발명은 반도체레이저의 제조방법에 관한 것으로, 특히 발진개시전류를 낮게하여 소자특성을 향상시키는 반도체레이저의 제조방법에 관한 것이다.

최근 광통신용의 광원, 광디스크 메모리등의 각종 정보처리장치에 반도체레이저의 사용이 증가되어 보다 고성능의 반도체레이저가 요구되고 있다. 이러한 요구에 따라 반도체레이저의 성능을 향상시키기 위하여 여러가지 구조가 연구되고 있다. 이러한 여러가지 구조들중 하나로서 스트라이프(Stripe)형 레이저다이오드가 있다.

제1(a)∼(c)도는 종래 스트라이프형 레이저다이오드의 제조공정을 나타내는 수직단면도들이다.

제1(a)도를 참조하면 n형 GaAs반도체기판(1)상에 통상의 액상결정성장(Liquid Phase Epitaxy)방법 또는 기상 결정성장(Vapour Phase Epitaxy)방법에 위해 n형 AlxCa1-xAs의 클래드(Clad)층(2), 도우핑(Doping)하지 않은 AlyGal-yAs의 활성층(3), P형 AlxGal-xAs 클래드층(4) 및 n형 GaAs의 전류제한층(5)을 순차적으로 형성한다. 상기에서 AlyGa1-yAs의 활성층(3)은 n형 AlxGal-xAs 및 P형 AlxGa1-xAs클래드층(2)(4)에 대해 에너지밴드갭은 작고 광굴절률이 크도록 화합물 조성비를 갖는다. 즉, 여기서 조성비의 조건은 l＞x＞y≥0을 만족하여야 한다.

다음 제1(b)도를 참조하면 상기 n형 GaAs의 전류 제한층(5)상에 질화막(6)을 형성한 후 상기 전류제한층(5)의 소정부분이 노출되도록 통상의 사진공정에 의해 스트라이프형상의 개구(7)를 형성한다. 그 다음 상기 개구(7)를 통해 아연(Zn)을 확산시켜 전류주입영역(8)을 형성한다. 상기 전류주입영역(8)은 전류를 주입하는 영역으로 상기 P형 클래드형(4)과 중첩되도록 형성한다.

제1(c)도를 참조하면 상기 질화막(6)을 제거한 후 전면증착하여 금속전극(9)을 형성한다. 상기 금속전극(9)중 상기 전류제한층(5)의 상부에 형성된 것은 P형 전극으로, 상기 기판(1)의 하부에 형성된 것은 N형전극으로 이용된다.

이와같이 구성한 스트라이프형 반도체레이저는 상기 전극사이에 전압을 인가되면 전류주입영역(8)의 부분을 제외한 n형 전류제한층(5)과 P형 클래드(4)의 PN접합은 역바이어스되고, 상기 전류주입영역(8)의 부분에서만 순방향 바이어스가 인가되어 전자와 정공이 주입되어 재결합함으로 자연방출광을 발생한다. 이때 미소전류로도 상기 활성층(3)에 주입되는 전자와 정공의 농도는 높아지므로 이득이 증가된다. 또한 상기 활성층(3)의 굴절율이 상기 클래드층(2)(4)의 굴절율보다 크므로 발생된 광은 활성영역(3)내에 제한되어 광의 유도방출에 의해서 광이 증폭되어 레이저발진에 도달되면 위상이 일정한 레이저광이 외부로 방출된다.

이러한 구조의 반도체레이저는 전류주입영역에 의해 활성층 부근에서 전류주입폭을 좁게 제어하여 발진개시 전류를 낮게하고, 또한 발진횡모드를 안정화시킬 수 있다.

그러나 종래의 스트라이프형의 반도체레이저는 활성층에 주입되는 전류의 폭을 제어하는 전류주입영역을 좁게 형성하기가 어렵고, 또한 전극과 전류주입영역의 접촉부분이 좁으며 접촉저항이 높아지므로 레이저소자의 직렬저항이 증가되어 소자의 특성이 저하되는 문제점이 있었다.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 좁은 전류주입영역을 가지는 반도체레이저의 제조방법을 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 반도체레이저의 제조방법에 있어서, 제1도전형의 반도체 기판상에 제l도전형의 제1클래드층, 활성층, 제2도전형의 제2클래드층을 순차적으로 형성하는 공정과, 상기 제2클래드층의 소정부분에 스트라이프 형태의 홈을 형성하는 공정과, 상기 제1클래드층상에 제1도전형의 전류제한층과 확산저지층을 형성하고 상기 홈의 일측 단차부분에 스트라이프 헝태의 개구를 형성하는 공정과, 상기 개구를 통하여 제1도전형의 불순물을 확산시켜 상기 제2클래드층과 연결되는 전류주입영역을 형성하는 공정과, 상기 확산저지층을 제거한 후 전극들을 형성하는 공정으로 이루어짐을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

제2(a)∼(d)도는 본 발명에 따른 반도체 레이저의 제조공정을 나타내는 수직단면도이다.

먼저 제2(a)도를 참조하면 n형의 GaAs기판(11)은 Te 또는 Si등의 불순물의 농도가 5∼10×10¹⁸이온/cm3이며 ＜100＞의 방향성을 갖는다. 상기 기판(11)의 상부에 액상 결정성장법 또는 기상결정성장법에 의해 3μm정도 두께의 제1클래드층(13)과,0.1μm정도 두께의 활성층(15)과 2μm정도 두께의 제2클래드층(17)을 순차적으로 형성한다. 상기 제1클래드층(13)은 n형의 AlxGa1-xAs층으로 형성되며, 활성층(15)은 불순물이 도핑되지 않은 AlyGa1-yAs층으로 형성되고, 제2클래드층(17)은 P형의 AlxGal-xAs층으로 형성된다. 또한 상기에서 발생되는 광을 상기 활성층(15)내에 제한하기 위하여 활성층(15)의 굴절율을 상기 제1및 제2클래드층(13)(17)보다 크게 하여야 한다. 따라서 1＞x＞y≥0의 조건을 만족하여야 한다.

그 다음 제2(b)도를 참조하면 상기 제2클래드층(17)의 소정부분에 사진방법에 의해 폭 7μm, 깊이 1μm정도의 홈(groove)(19)을 스트라이프 형상으로 형성한다.

제2(c)도를 참조하면 상기 제2클래드층(17)상에 액상 결정성장법에 의해 1μm정도 두께의 전류제한층(21)을 형성한다. 이때 홈(19)내에는 액정결정성장법의 특성에 의해 전류제한층(21)의 두껍게 형성되므로 단차가 개선된다. 그후 상기 전류제한층(21)의 전면에 통상의 CVD(Chemical VaporDeposition)법에 의해2000∼3000Å정도 두께의 질화막(23)을 형성하고 사진방법에 의해 상기 홈(19)의 일측 모서리부근에 인접하여 폭이 3∼4μm정도인 개구(25)를 상기 홈(19)의 방향과 동일한 방향으로 신장하도록 형성한다. 계속해서 상기 개구(25)를 통하여 아연을 700℃에서 5분정도 확산하여 전류주입영역(27)을 형성한다. 상기 전류주입영역(27)은 대부분이 홈(19)안의 전류제한층(21)에 형성되나 상기 홈(l9)의 측면을 통해 상기 제2클래드층(17)의 모서리부분에도 중첩되게 형성된다.

제2(d)도를 참조하면 상기 질화막(23)을 제거한 후 상기 기판(11)의 하부와 상기 전류제한층(21)의 상부표면에 N형 및 P형전극(29)(31)을 전면증착하고 열처리하여 형성한다. 상기 N형 전극(2g)은 Au-Ge/Ni/Au의 3층으로 형성하고, P형 전극(31)은 Au로 형성된다.

상술한 바와같이 홈이 형성된 제2클래드층의 표면상에 전류제한층을 형성한 다음 상기 홈의 일측 모서리부근에 인접하여 좁은 개구를 갖는 질화막마스크를 형성한 후, 상기 전류제한층과 다른 도전형의 불순물을 상기 제2클래드층 홈의 단차부분에 까지 확산되도륵 함으로써 상기 제2클래드층 단차의 모서리부분에 좁은 전류주입영역이 형성되어 지므로 활성층에 가까운 곳에 좁은 스트라이프 형상의 전류주입영역을 형성할수 있다.

따라서 상술한 바와같이 본 발명은 스트라이프 형태의 전류주입영역을 좁게 하므로 발진개시전류가 낮아지고 발진횡모드가 안정화되는 이점이 있다.

Claims (5)

1. 반도체레이저의 제조방법에 있어서, 제1도전형의 반도체 기판상에 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층을 순차적으로 적층 형성하는 공정과, 상기 제2클래드층의 소정부분에 스트라이프 형태의 홈을 형성하는 공정과, 상기 제2클래드층 상에 제1도전형의 전류제한층을 형성하고, 확산저지층을 적층 형성한 다음, 상기 확산저지층에 상기 제2클래드층 홈의 일측 단차부근에 인접하여 스트라이프 형태의 개구를 형성하는 공정과, 상기 개구를 통하여 제1도 전형의 불순물을 확산시켜 전류주입영역을 형성하는 공정과, 상기 확산저지층을 제거한 후 전극들을 형성하는 공정으로 이루어짐을 특징으로 하는 반도체레이저의 제조방법.
2. 제1항에 있어서, 상기 활성층을 클래드층 보다 굴절율이 큰 물질로 형성함을 특징으로 하는 반도체레이저의 제조방법.
3. 제1항에 있어서, 상기 전류제한층은 액상결정성장법으로 형성함을 특징으로 하는 반도체레이저의 제조방법.
4. 제1항에 있어서, 상기 전류주입영역 형성공정은 상기 제2클래드층 홈의 단차 모서리부근에 좁은 스트라이프형태의 전류주입영역이 형성되도록 불순물 확산이 이루어지는 것을 특징으로 하는 반도체 레이저의 제조방법.
5. 제4항에 있어서, 상기 전류주입영역은 Zn을 확산시켜 형성함을 특징으로 하는 반도체레이저의 제조방법.

Images