KR900003844B1 - 반도체 레이저장치와 그 제조방법 - Google Patents
반도체 레이저장치와 그 제조방법 Download PDFInfo
- Publication number
- KR900003844B1 KR900003844B1 KR1019870002016A KR870002016A KR900003844B1 KR 900003844 B1 KR900003844 B1 KR 900003844B1 KR 1019870002016 A KR1019870002016 A KR 1019870002016A KR 870002016 A KR870002016 A KR 870002016A KR 900003844 B1 KR900003844 B1 KR 900003844B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor laser
- current blocking
- laser device
- impurity
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000012535 impurity Substances 0.000 claims abstract description 90
- 238000005253 cladding Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 57
- 230000000903 blocking effect Effects 0.000 claims description 25
- 239000000654 additive Substances 0.000 claims description 17
- 230000000996 additive effect Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000013139 quantization Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 abstract description 32
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000003860 storage Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002109 crystal growth method Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000009830 intercalation Methods 0.000 description 2
- 230000002687 intercalation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Lasers (AREA)
- Weting (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 매립형 반도체레이저장치의 구조를 나타내는 단면도.
제 2 도는 본 발명의 제 1 실시예에 따른 매립형 반도체레이저장치의 구조를 나타내는 단면도.
제 3 도는 본 발명의 제 1 실시예에 따른 매립형 반도체레이저장치의 제조공정을 나타낸 단면도.
제 4 도와 제 5 도는 본 발명의 제 2, 제 3 실시예에 따른 매립형 반도체레이저장치의 구조를 나타낸 단면도.
제 6 도는 본 발명의 제 4실시예에 따른 매립형 반도체레이저장치의 구조를 나타낸 단면도.
제 7 도는 본 발명의 제 4 실시예에 따른 매립형 반도체레이저장치의 제조공정을 나타낸 단면도.
제 8 도는 본 발명의 제 5 실시예에 따른 매립형 반도체레이저장치의 구조를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
101 : 기판 102, 104, 106 : 클래딩층
103 : 양자화 우물형 활성층 105 : 고농도불순물첨가층
107 : 저항성접촉층 108 : 불순물확산영역
109,110 : 전극금속
본 발명은 선택적인 산화에 의해 제조되는 매립형 반도체레이저장치와 그 제조방법에 관한 것이다.
반도체레이저장치는 소형경량인 광원으로 광통신분야와 광정보처리분야에 널리 사용되고 있는데, 이런 반도체레이저장치에 대해서는 발진광의 모우드제어를 할 필요가 있는바, 특히 횡모우드의 제어가 중요하다. 그리하여 현재까지 반도체레이저장치의 횡모우드를 제어하기 위한 여러종류의 반도체레이저구조가 제안되어있으며, 그중에서는 매립형 반도체레이저장치가 유효한 것으로 알려져 있다.
상기한 매립형 반도체레이저장치의 제조방법은 다음과 같이 3가지로 대별할 수 있는 바, 그 첫번째 제조방법에서는 우선 활성층을 포함하고 있는 결정성장과 필요한 활성층의 폭을 제외시키는 메사엣칭(mesa echjng)을 실시한 후 메사의 엣칭측면상에 매립형 결정성장을 실시한다.
이와달리 두번째 제조방법에서는 반도체기판상에 홈과 융기부를 형성시킨 다음에 이 홈과 융기부에 활성층이 매립되도록 선택적인 결정성장을 실시한다.
한편, 세번째 제조방법에서는 우선 활성층을 포함하고 있는 결정성장을 실시한 후 필요한 활성층의 폭을 남기면서 불순물확산을 실시하여 측면의 굴절율을 저하시키고 있다. 이런 세번째 제조방법에서 특히 활성층이 양자화 우물(quantum wel1)을 형성할 정도로 얇은 경우, 불순물확산에 기인한 다른층에서의 원자내부 확산효과가 현저하게 되므로 선택적인 조성변형이 일어나기 쉽다.
상기한 세가지 제조방법의 특징을 비교해 보면, 첫번째 방법에서는 활성층의 두께와 매립폭 및 매립된 결정의 굴절율(결정조성)이 독립적으로 선택될 수 있으므로 소자설계의 자유도가 높기는 하지만, 두번째 매립 결정성장시에 활성층의 측면이 고온가스에 직접 노출되기 때문에 결정경계면의 질이 저하되는 경항이 있고, 결정 재성장에 기인하여 열적인 왜곡이 생기기 쉽다.
두번째 제조방법에서는 상기한 첫번째 제조방법이 안고있는 문제점들이 나타나지는 않지만, 홈과 융기부분에 특이한 결정성장을 이용하기 때문에 활성층의 막두께와 활성층의 폭에 관한 제어성이 저하되는 단점이있고, 세번째 제조방법에서는 본질적으로 결정성장이 1회뿐이고 이론적으로는 두번째의 매립결정성장이 불필요하지만 매립을 위한 불순물확산이 어려운 단점이 있다.
본 발명은 상술한 세번째 제조방법을 개량한 것에 관한 것으로서, 세번째 방법에서는 첫번째와 두번째의 제조방법에 있었던 결점이 거의 없게 되지만 상술했듯이 그 제조상에 어려움이 있다. 이하 상기 세번째 방법의 종래기술에 대해 설명한다. 이 설명에서는 AlxGa1-xAs 혼정계(mixed crystal system)를 예를로들어 설명한다.
제 1 도는 종래기술에 의해 불순물확산 매립형 반도체 레이저장치의 단면도로서, 도면에 있어서의 참조번호 501은 GaAs기판, 502는 AlxGa1-x클래딩층(cladding layer),503은 AlyGa1-yAs/AlzGa1-z에 의한 양자화 우물형 활성층(quantum well active layer)으로, 여기에서는 다중양자화 우물이다.
또, 504는 AlxGa1-xAs클래딩층, 505는 GaAs 저항성접촉층,506은 Zn,Si,S등이 불순물로 사용된 불순물확산영역이며, 507, 508은 전극금속이다. 상기한 양자화 우물형 활성층(503) 및 불순물확산영역(506)이 중복되어 있는 영역은 불순물확산에 의해 양자화우물의 구조가 흐트러진 소위 무질서화영역이다. 이런 무질서화영역에서는 무질서화되어 있지 않은 영역에 비해 굴절율을 낮게 할 수 있으므로 매립도파로를 형성시킬 수 있다.
이런 종래기술에서 문제가 되는 것은 불순물확산영역(506)의 형성방법과 프로파일제어이다. 즉, 제 1 도에 도시된 종래기술에 있어서는 저항성접촉층(505)상에 스트라이프형상의 선택확산마스크를 설치하고 기상(氣相)에서 불순물확산을 행하고 있다. 그때 확산깊이를 제어하기 위해서는 확산불순물의 부분압이나 온도등을 정밀하게 제어해야 한다. 또한 제 1 도의 종래기술에 있어서는 확산깊이가 2(μm)이상 필요하고 확산프로파일을 충분하게 고려할 필요가 있다.
즉, 제 1 도에 도시했듯이 확산프로파일이 밑으로 넓어지기 때문에 확산깊이의 변동에 대해 매립될 활성층의 폭의 변동이 크게 된다. 종래기술에 있어서는 이런 확산프로파일에 의한 영향을 방지하는 배려가 되어있지 않다.
상기한 바와같이, 종래기술에 있어서는 제조공정상 확산깊이에 대한 활성층폭의 제어성 및 재현성에 문제가 있었다.
본 발명은 상기한 종래기술의 결점을 극복하기 위한 것으로, 제조상의 재현성을 향상시킴과 더불어 소자성능을 향상시킬 수 있는 매립형 반도체레이저장치와 그 제조방법을 제공하고자 함에 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 제 1 도전형의 반도체기판상에 제 1 도전형의 클래딩층과 제 1 또는 제 2 도전형 혹은 p-n 접합을 포함하는 양자화 우물형 활성층 및 제 2 도전형의 클래딩층으로 된 최소한 3개층을 연속적으로 성장시키고, 상기 활성층에 근접시키되 스트라이프형상의 영역을 제외시켜 고농도 불순물첨가영역을 설치하고, 그후 열처리에 의해 고농도 불순물첨가영역으로부터 활성층에 도달하기까지 불순물확산을 행하도록 한 점을 특징으로 하고 있다.
본 발명은 또한 상기한 고농도불순물 첨가영역의 상측이나 하측상에 역바이어스층이나 고저항층으로 된 전류차단수단을 제공하는 것을 특징으로 하고 있다.
이하 예시도면에 의거 본 발명을 각 실시예별로 상세히 설명한다.
이하에서는 AlxGa1-xAs 혼정계(mixed crystal system)를 예로 설명한다.
제 2 도는 본 발명의 제 1실시예에 따른 매립형 반도체레이저의 단면도이다. 도면의 참조부호 101은 n형 GaAs기판, 102는 n형 Al 0.48Ga0.52As클래딩층,103은 Al0.22Ga0.78As의 배리어층과 GaAs양자화 우물형층을 복수층 적층시킨 다중양자화 우물형 활성층,104는 P형 Al0,48Ga0.52As클래딩층, 105는 P형 GaAs 고농도불순물첨가층,106은 P형 Alo.48 Gao.s2 As클래딩층,l07은 P형 GaAs저항성 접촉층,108은 불순물확산영역, 109 및 110은 전극금속이다. 여기서 적층(102-108)의 구성은 다음과 같다. 클래딩층(102)은 두께가 2.5-3.0(μm)인 활성층, 활성층(103)은 n형, p형 또는 i형으로 예컨대 150(Å)의 배리어층과 80(Å)의 양자화 우물형층을 1-10층 적층시킨것, 클래딩층(104)은 두께가 0.3(μm)으로서 Mg를 불순물로하며 그 농도가 5×1017(cm-3)인 것, 고농도불순물첨가층(1O5)은 불순물 Zn으로하고 그 농도가 1×1019(Cm-3)이며 두께가 0.3(μm)인 것, 클래딩층(106)은 두께가 1.5(μm)이고 Mg를 불순물로하며 그 농도가 5×1017(Cm-3)인것, 저항성 접촉층(107)은 두께가 0.5(μm)인 것이다.
또, 불순물확산영역 108은 고농도불순물첨가층(105)으로부터 하단까지 약 0.6(μm)의 범위이다.
제 3 도는 제 2 도에 도시한 구조를 실현하기 위한 제조과정을 나타낸 것으로, 우선 제 3 도(a)처럼 n형 GaAs 기판(201)상에 결정성장이 실시되어 n형 클래딩층(202)과 양자화우물형 활성층(203), p형 클래디층(204) 및 고농도불순물첨가층(205)이 형성된다. 여기서 결정성장방법으로서는 예컨대 성장온도 775℃에서 MO-CVD법을 이용할 수 있다.
다음에는 제 3 도(b)에 도시한 것처럼 고농도불순물첨가층(205)을 선택적으로 제거하기 위한 포토레지스트마스크(220)가 형성된다. 이런 포토레지스트마스트(220)로서는 예컨대 환화고무계 레지스트(cyclorub ber-based resist)를 이용하면 좋다. 또, 포토레지스트창의 폭은 불순물확산의 거리 및 매립활성층의 폭을 고려해서 설정하면 되는데 여기에서는 2.5(μm)으로 했다. 다음으로, 제 3 도(c)는 고농도불순물 첨가층(205)의 선택제거공정을 나타낸 것으로, 선택제거는 예컨대 케미칼 엣칭으로 NH4OH : H2O2=1 : 2(용적비)의 혼합액에서 약 5초동안 행하면 좋다.
다음에는 제 3 도(d)에서처럼 광폐쇄를 위한 p형 클래딩층(206)과 저항성 접촉층(207)의 결정성장이 실시되는바, 이러한 결정성장은 예컨대 MO-CVD법에 의해 750℃의 성장온도에서 실시된다. 그후 확산원으로 동작하는 고농도불순물첨가층(205)을 사용하여 불순물확산을 위한 열처리가 실시된다. 열처리는 800℃에서 약 100분간 실시되는데, 특히 이 불순물확산을 위한 열처리는 결정성장후 결정성장로내에서 결정을 고온으로 유지시키는 것으로 간단히 실시될 수도 있다.
제 4 도는 본 발명의 제 2의 실시예에 따른 매립형반도체레이저장치의 단면도로서 이 실시예는 제 2도의 고농도불순물첨가층(105)상에 n형 i형의 Al0.48Ga0.52As전류차단층(311)을 설치한 것이다. 이 전류차단층(311)의 형성은 제 3 도(a)에 있어서 고농도불순물첨가층(205)상에 미리 n형 또는 i형 Al0.48Ga0.52As층을 설치해 놓고 이하 제 3 도의 공정과 마찬가지로 해서 실현할 수 있다.
여기서 전류차단층(311)의 두께는 1.5-2.0(μm)으로 하면 좋다. 또, 제 3 도(c)의 공정에서의 에칭은 우선 KI : I2: H2O=113 : 65 : 100,000(중량비)의 엣칭액으로 약 40초간 엣칭한 후 전술한 NH4OH : H2O2=1 : 20(용적비)의 엣칭액으로 약 5초간 엣칭을 행하는 식으로 변경될 수도 있다.
상기 제 2실시예에 따르면, n형이나 i형의 전류차단층(311)을 통해 불순물확산영역(308)으로 흐르는 전류가 억제된다. 결국 이 실시예에 의한 반도체레이저장치는 n형 전류차단층(31l)과 P형 불순물확산영역(308)의 역바이어스접합이나 i형 고저항영역으로 필요한 활성영역이외에 흐르는 누설전류를 억제하므로써 안전한 방사효과를 얻을 수있는 고효율의 소자를 구현할 수 있다.
제 5 도는 제 4 도에 도시된 제 2실시예를 더 개량한 제 3실시예의 단면도로서, 여기서는 제 4 도에 도시한 전류차단층(311)이 n형 또는 i형 GaAs층(411) 및 n형 또는 i형 Al0.48Ga0.52As층(412)의 2층구조로 대체되어 있는바, 이것은 GaAs중의 불순물 확산정수가 AlGaAs중의 확산정수보다도 작은 특성을 이용해서 불순물확산거리를 상하비대칭으로 되도록 하기 위해서이다.
이에따라 전류차단층(411 및 412)의 두께를 제 4 도의 경우보다 얇게할 수 있으므로 재성장면의 평탄성성을 향상시킬 수 있고 소자에 인가되는 내부응력을 절감시킬 수 있으며 그로써 장치의 신뢰성을 향상시킬 수 있다. 여기서 상기 전류차단층(411 및 412)에 있어서는 층(411)의 두께를 0.3(μm), 층(412)의 두께를 0.5(μm)으로 했다.
또, 제작과정은 제 4 도의 경우와 마찬가지로 제 3 도의 공정을 일부변경해서 실현할 수 있다. 여기에서는 제 4 도에서 설명한 용액 KI : I2: H2O 및 NH4OH: H2O2에 의한 엣칭시간을 각각 약 6초 및 약 10초로 변경해서 제 3 도(c)에 대응시키면 된다.
본 발명에는 불순물확산이 확산원으로서 고농도첨가층을 사용한 고상확산(固相확산)에 의해 실시되므로 종래에 외부의 기상(氣相)으로부터 확산을 실시하는 경우보다 확산원의 농도를 더 안전하게 안정시킬 수 있다. 더우기 확산거리가 1(㎛)이하로 되므로 2(μm)이상의 확산거리가 있는 종래예에 비해 제어성을 향상시킬 수 있다.
또한, 불순물첨가층을 열처리함에 따라 확산층으로부터 필요한 필요불순물농도를 공급할 수 있을 정도만큼의 거리에 고농도불순물첨가층을 위치시키기만 하면 되고 양층을 인접시킬 필요는 없다, 이 거리는 열처리의 제어성을 고려해서 정하면 된다. 따라서 본 발명에 의하면 불순물확산의 제어성을 향상시킬 수 있고 높은 재현성을 갖는 매립형 반도체레이저장치를 얻을 수 있다.
제 6 도는 본 발명의 제 4실시예에 따른 매립형 반도체레이저장치의 단면도로서, 도면의 참조부호 1은 n형 GaAs기판, 2는 n형 Al0.48Ga0.52As클래딩층, 3은 P형 Al0.65Ga0.35As고농도불순물첨가층, 4는 n형Al0.48Ga0.52As버퍼층, 5는 Al0.22Ga0.78As배리어층과 GaAs양자화 우물형층으로 구성되는 양자화 우물형활성층, 6은 P형 Al0.48Ga0.52As클래딩층, 7은 P형 GaAs저항성 접촉층, 8은 불순물확산영역, 9와 10은 전극금속을 각각 나타낸다. 이 실시예에서 고농도불순물첨가층(3)은 양자화 우물형 활성층(5)의 아래에 설치된다. 그리고 상기 층(2---7)들의 조성은 다음과 같다.
클래딩층(3)은 그 두께가 2.5-3.0(μm), 고농도불순물첨가층(3)은 Zn을 불순물로 하며 그 농도가 1×1019(Cm-3)이고 그 두께가 0.3(μm), 버퍼층(4)은 그 두께가 0.2(μm), 활성층(5)은 n형이나 p형, i형이며 배리어층의 두께가 15(A)이고, 우물형층의 두께는 80(Å), 클래딩층(6)은 그 두께가 1.5(μm)이고 Mg를 불순물로하며 그 농도가 5×1017(Cm-3), 저항성 접촉층(7)은 그 두께가 0.5(μm)인 것이다. 여기서 불순물확산영역(8)의 전면은 상측모서리쪽에서 고농도불순물첨가층(3)으로부터약 0.6(μm)이다.
제 7 도는 제 6 도에 도시된 실시예의 제조공정도로서, 우선 제 7 도(a)에 도시된 것처럼 GaAs기판(1)상에 결정성장이 실시되어 n형 클래딩층(2)과 고농도불순물첨가층(3)이 형성된다. 이런 결정성장으로는 예컨대 성장온도 750(℃)에서의 MO-CVD법이 사용될 수 있다.
다음으로, 제 7 도(b)에서 고농도불순물첨가층(3)을 선택적으로 제거하므로써 홈이 형성되는데, 이를 위해서는 포토레지스트 마스크에 의한 엣칭을 실시하기 위해 사진식각법이 채용될 수있다. 이런 포토레지스트로는 예컨대 환화고무계 레지스트가 사용될 수 있다. 더욱이 포토레지스트창의 폭은 불순물확산거리와 매립활성층의 폭을 고려하여 설정되는데 이 실시예에서는 2.5(μm)으로 하였다.
또, 고농도불순물첨가층(3)의 선택제거는 혼합용액 H2SO4: H2O2: H2O=4 : 1 : 1(용적비)을 사용하여 20℃에서 25초간 화학적 엣칭법을 실시하므로써 실현될 수 있다.
다음에는 제 7 도(c)에 도시된 것처럼 양자화 도량형 활성층이 형성되는바, 우선 활성층상의 재성장표면의 영향을 방지하기 위한 버퍼층(4)이 형성된 후 양자화 도량형 활성층(5)과 P형 클래딩층(6) 및 저항성 접촉층(7)을 위한 결정성장이 실시된다. 이 결정성장은 750℃에서 MO-CVD법에 의해 실시될 수 있다. 그후 고농도불순물첨가층(3)으로부터 불순물을 확산시키기 위한 열처리가 실시되는바, 이런 불순물확산을 위한 열처리는 제 7 도(c)의 결정형성후에 결정성장로에다 결정을 유지시킴으로써 간단하게 실시될 수도 있다.
제 8 도는 본 발명의 제 5실시예에 따른 매립형 반도체 레이저창치의 단면도로서, 이 실시예는 제 6 도는 고농도불순물첨가층(3)상에 n형이나 i형의 Al0.48Ga0.52As전류차단층(11)을 설치한 것이다. 이 전류차단층(1l)은 제 7 도(a)의 고농도불순물첨가층(3)상에 n형이나 i형의 Al0.48Ga0.52As층을 성장시키는 제 7 도의 공정과 유사한 방법으로 형성되게 된다. 여기서 이 전류차단층(11)의 두께는 1-1.5(μm)이다.
한편, 제 7 도(b)의 공정에 있어 엣칭방법은 KI : I2: H2O=113 : 65 : 100,000(용적비)의 엣칭용액으로 40초간 엣칭시킨후 H2SO4: H2O2: H2O=4 : 1 : 1(용적비)의 엣칭용액을 사용하여 20℃에서 25초간 엣칭시키는 방법으로 변경되어야 한다.
이 제 5실시예에 따른 반도체레이저장치는 역바이어스접합이나 고저항영역으로 필요한 활성층이외의 영역에 누설전류가 흐르는 것을 억제할 수 있으므로 효과적인 레이저창치를 구현할 수 있다.
본 발명은 상기 실시예에 한정되지 않고, 예컨대 결정조성, 구성, 구조, 제조조건등은 변경가능한 것이다.
또, 본 발명의 실시예에서는 AlxGa1-xAs혼정계에 대해 설명했지만 이것은 다른 재료라도 좋은 바, 예컨대 GaxIn1-xAsyP1-y혼정계나 AIxIn1-xAsyP1-y혼정계등의 재료에서도 구현할 수 있다. 더욱이 제조방법등도 상기 실시예에 한정되는 것은 아니고, 예컨대 결정성장법은 MO-CVD법에 한정되는 것이 아니라, MBE법등 다른 결정성장법에 의해서도 실시될 수 있고, 또한 고농도 불순불첨가층의 형성방법으로서 도우핑이 성장차단면상에 실시되는 소위 원자플레이너도우핑법등을 사용해도 좋다.
요컨대 본 발명은 그 취지와 범위를 벗어나지 않는 한도에서 여러가지로 변형 실시할 수 있다.
이상에서 설명한 본 발명에 의하면, 불순물확산의 제어성이 향상되어 매립공정의 재현성이 높은 매립형반도체레이저장치를 얻을 수 있다.
즉, 본 발명에서는 불순물확산을 내부의 고상확산으로 행하는 경우에 비해 확산원농도의 안정성이 우수하고 또한 확산거리를 1(μm)이하로 할 수 있기 때문에 종래처럼 2(μm)이상의 확산을 행하는 경우에 비해 제어성을 높일 수 있는 장점이 있다.
Claims (13)
- 제 1 도전형의 클래딩층(102 ; 202 ; 302 ; 402 ; 2)과 제 1 도전형이나 제 2도전형 또는 p-n접합을 포함하는 양자화 우물형 활성층(103 ; 203 ; 303 ; 403 ; 5) 및 제 2도전형의 콜래딩층(104, 106 ; 204, 206 ; 304 ; 306 ; 404, 406 ; 6)으로된 최소한 3개층을 연속적으로 성장시키고, 상기 활성층(103 ; 203 ; 303 ; 403 ; 5)에 근접시키되 소정의 스트라이프형상의 영역을 제외시켜 고농도불순물첨가층(105 ; 205; 305 ; 405 ; 3)을 설치하며, 이 고농도불순물첨가층(105 ; 205 ; 305 ; 405 ; 3)으로부터 상기 활성층(103 ; 203 ; 303 ; 403 ; 5)에 이르기까지 열처리를 실시하여 불순물확산을 수행하는 공정으로 이루어진 매립형 반도체레이저장치의 제조방법.
- 제 1 항에 있어서, 고농도불순물첨가층(305 ; 405)으로부터 활성층(303,403)으로의 반대방향에 역바이어스층이나 고저항층으로 된 전류차단층(311, 41l, 412)을 설치하는 공정이 추가되어 있는 것을 특징으로 하는 매립형 반도체 레이저장치의 제조방법.
- 제 2 항에 있어서, 전류차단층은 최소한 제 1전류차단층(412)과 이 제 1전류차단층(412)의 불순물확산정수보다 더 작은 불순물확산정수를 갖는 제 2전류차단층(411)이 2개층으로 구성되는 것을 특징으로 하는 매립형 반도체레이저장치의 제조방법.
- 제 1 항에 있어서, 불순물확산을 위한 열처리가 고온에서 소정시간동안 반도체레이저를 노출시킴므로써 실시되는 것을 특징으로 하는 매립형 반도체레이저장치의 제조방법.
- 제 1 항에 있어서, 불순물확산을 위한 열처리가 750℃ 이상의 온도로 유지시키므로써 실시되는 것을 특징으로 하는 매립형 반도체레이저장치의 제조방법.
- 제 1 항에 있어서, 고농도불순물첨가층(105 ; 205 ; 305 ; 405 ; 3) 이 활성층(103 ; 203 ; 303 ; 403 ; 5)의 위나 아래에 설치되는 것을 특징으로 하는 매립형 반도체레이저장치의 제조방법.
- 제 1 항에 있어서, 고농도불순물첨가층(3)측으로부터 활성층(5)상에 역바이어스층이나 고정항층으로된 전류차단층(11)을 설치하는 공정이 추가되어 있는 것을 특징으로 하는 매립형 반도체레이저장치의 제조방법.
- 제 1 도전형의 반도체기판(101 ; 201 ; 301 ; 401 ; 1)상에다 제 1 도전형의 클래딩층(102 ; 202 ; 302 ; 402 ; 2)과 제 1 도전형이나 제 2 도전형 또는 p-n 접합을 포함하는 양자화 우물형 활성층(103 ; 203 ; 303 ; 403 ; 5) 및 제 2도전형의 클래딩층(104 ; 106 ; 204 ; 206 ; 304 ; 306 ; 404 ; 406 ; 6)으로 된 최소한 3개층이 연속적으로 성장되어 형성되고, 상기 활성층(103 ; 203 ; 303 ; 403 ; 5)에 근접되어 있으면서 소정의 스트라이프형상의 영역이 제외되어 있는 고농도불순물첨가층(105 ; 205 ; 305 ; 405 ; 3)으로부터 활성층(103 ; 203 ; 303 ; 403 ; 5)으로 연장되어 있는 불순물확산영역(108 ; 208 ; 308 ; 408 ; 8)을 구비하여서 된 매립형 반도체레이저장치.
- 제 8 항에 있어서, 불순물확산영역(108 ; 208 ; 308 ; 408 ; 8)이 열처리에 따른 불순물확산에 의해 형성되는 것을 특징으로 하는 매립형 반도체레이저장치.
- 제 8 항에 있어서, 고농도불순물첨가영역(305 ; 405)으로부터 활성층(303 ; 403)으로의 반대방향에 역바이어스층이나 고저항층으로 된 전류차단층(311 ; 411, 412)이 추가로 설치되어 있는 것을 특징으로 하는 매립형 반도체레이저장치.
- 제 10 항에 있어서, 전류차단층이 최소한 제 1전류차단층(412)과 이 제 1전류차단층(412)의 불순물확산정수보다 더 작은 불순물확산정수를 갖는 제 2전류차단층(411)의 2개층으로 구성되어 있는 것을 특징으로하는 매립형 반도체레이저장치.
- 제 8항에 있어서, 고농도불순물첨가층(105 ; 205 ; 305 ; 405 ; 3)이 활성층(103 ; 203 ; 303 ; 403 ; 5)의 위나 아래에 설치되는 것을 특징으로 하는 매립형 반도체레이저장치.
- 제 8 항에 있어서, 고농도불순물첨가층(3)측으로부터 활성층(5)상에 역바이어스층이나 고저항층으로된 전류차만층(11)이 추가로 설치되어 있는 것을 특징으로 하는 매립형 반도체레이저장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-47334 | 1986-03-06 | ||
| JP61047334A JPH07112091B2 (ja) | 1986-03-06 | 1986-03-06 | 埋め込み型半導体レ−ザの製造方法 |
| JP47334 | 1986-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870009506A KR870009506A (ko) | 1987-10-27 |
| KR900003844B1 true KR900003844B1 (ko) | 1990-06-02 |
Family
ID=12772315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870002016A KR900003844B1 (ko) | 1986-03-06 | 1987-03-06 | 반도체 레이저장치와 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4810670A (ko) |
| EP (1) | EP0235502B1 (ko) |
| JP (1) | JPH07112091B2 (ko) |
| KR (1) | KR900003844B1 (ko) |
| DE (1) | DE3786934T2 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH073908B2 (ja) * | 1987-07-16 | 1995-01-18 | 三菱電機株式会社 | 半導体発光装置の製造方法 |
| JPS6482594A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Semiconductor laser device and manufacture thereof |
| JPH01143285A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体超格子の無秩序化方法及び半導体レーザ装置 |
| JPH0775265B2 (ja) * | 1988-02-02 | 1995-08-09 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| US5031185A (en) * | 1988-11-17 | 1991-07-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a disordered superlattice |
| JPH02196486A (ja) * | 1989-01-24 | 1990-08-03 | Mitsubishi Electric Corp | 半導体レーザの製造方法 |
| US5563094A (en) * | 1989-03-24 | 1996-10-08 | Xerox Corporation | Buried reverse bias junction configurations in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth and device structures utilizing the same |
| US5013684A (en) * | 1989-03-24 | 1991-05-07 | Xerox Corporation | Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth |
| JPH03126283A (ja) * | 1989-10-11 | 1991-05-29 | Toshiba Corp | 窓構造半導体レーザ素子の製造方法 |
| US5126281A (en) * | 1990-09-11 | 1992-06-30 | Hewlett-Packard Company | Diffusion using a solid state source |
| DE19837221A1 (de) * | 1998-08-17 | 2000-03-02 | Siemens Ag | Kantenemitter und Verfahren zur Herstellung desselben |
| GB2363906B (en) | 1999-04-27 | 2003-10-22 | Schlumberger Holdings | Radiation source |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537277B2 (ko) * | 1973-07-11 | 1978-03-16 | ||
| US3984262A (en) * | 1974-12-09 | 1976-10-05 | Xerox Corporation | Method of making a substrate striped planar laser |
| JPS51147985A (en) * | 1975-06-13 | 1976-12-18 | Fujitsu Ltd | Method of manufacturing a semiconductor light emission device |
| GB1570479A (en) * | 1978-02-14 | 1980-07-02 | Standard Telephones Cables Ltd | Heterostructure laser |
| JPS5638885A (en) * | 1979-09-07 | 1981-04-14 | Fujitsu Ltd | Light emission semiconductor device |
| JPS5789286A (en) * | 1980-11-25 | 1982-06-03 | Sharp Corp | Semiconductor laser element |
| JPS6035591A (ja) * | 1983-08-08 | 1985-02-23 | Agency Of Ind Science & Technol | 高性能半導体レ−ザ装置及びその製造方法 |
| JPS62130581A (ja) * | 1985-11-30 | 1987-06-12 | Fujitsu Ltd | 半導体レーザの製造方法 |
-
1986
- 1986-03-06 JP JP61047334A patent/JPH07112091B2/ja not_active Expired - Lifetime
- 1986-12-19 US US06/943,760 patent/US4810670A/en not_active Expired - Lifetime
-
1987
- 1987-01-08 EP EP87100146A patent/EP0235502B1/en not_active Expired - Lifetime
- 1987-01-08 DE DE87100146T patent/DE3786934T2/de not_active Expired - Lifetime
- 1987-03-06 KR KR1019870002016A patent/KR900003844B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4810670A (en) | 1989-03-07 |
| EP0235502A3 (en) | 1988-09-21 |
| EP0235502A2 (en) | 1987-09-09 |
| JPS62205681A (ja) | 1987-09-10 |
| EP0235502B1 (en) | 1993-08-11 |
| DE3786934T2 (de) | 1993-12-16 |
| JPH07112091B2 (ja) | 1995-11-29 |
| KR870009506A (ko) | 1987-10-27 |
| DE3786934D1 (de) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4011113A (en) | Method of making injection lasers by epitaxial deposition and selective etching | |
| EP0155152B1 (en) | A semiconductor laser | |
| US5019519A (en) | Method for the manufacture of optical semiconductor device | |
| EP0025362B1 (en) | A semiconductor light emitting device | |
| US3983510A (en) | Semiconductor double heterostructure laser device and method of making the same | |
| EP0358227B1 (en) | Semiconductor laser device | |
| KR900003844B1 (ko) | 반도체 레이저장치와 그 제조방법 | |
| EP0114109B1 (en) | Semiconductor laser device and method for manufacturing the same | |
| US3961996A (en) | Process of producing semiconductor laser device | |
| US5108948A (en) | Method of producing a semiconductor device having a disordered superlattice using an epitaxial solid diffusion source | |
| US5886370A (en) | Edge-emitting semiconductor lasers | |
| US5242857A (en) | Method of manufacturing semiconductor structures | |
| EP0208209B1 (en) | A buried heterostructure semiconductor laser | |
| JPH01146390A (ja) | 半導体デバイス | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH0474877B2 (ko) | ||
| JPH0851250A (ja) | 半導体レーザ | |
| JPH02121382A (ja) | 埋込みストライプ半導体レーザーの製造方法及びその半導体レーザー | |
| JPH07254750A (ja) | 半導体レーザ | |
| US4163952A (en) | Injection lasers | |
| JPS6243193A (ja) | 半導体レ−ザ | |
| KR950006987B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPH07283482A (ja) | 半導体レーザ装置及びその作製方法 | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19930601 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |