KR950006987B1 - 반도체 레이저 다이오드 제조방법 - Google Patents
반도체 레이저 다이오드 제조방법 Download PDFInfo
- Publication number
- KR950006987B1 KR950006987B1 KR1019910025615A KR910025615A KR950006987B1 KR 950006987 B1 KR950006987 B1 KR 950006987B1 KR 1019910025615 A KR1019910025615 A KR 1019910025615A KR 910025615 A KR910025615 A KR 910025615A KR 950006987 B1 KR950006987 B1 KR 950006987B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- inp
- ingaasp
- undoped
- film pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
내용 없음.
Description
제1a도 내지 제1c도는 종래기술에 의해 레이저 다이오드 제조단계를 도시한 단면도.
제2a도 및 제2b도는 본 발명의 제1실시예에 의해 레이저 다이오드 제조단계를 도시한 단면도.
제3도는 본 발명의 제2실시예에 의해 레이저 다이오드 제조단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : n-InP 기판 2 : n-InP 완충막
3A : 언도프된 InGaAsP 액티브막 패턴 4A : P-InP막 패턴
5A : P-InGaAsP막 패턴 6 : 전류차단층
7 : 절연층 8,9 : 금속층
20 : 요홈 10A : 언도프된 InP막 패턴
11A : 언도프된 InGaAsP막 패턴
본 발명은 반도체 레이저 다이오드(Laser Diode) 제조방법에 관한 것으로, 특히 전류차단층 형성시 상부 P-InP층에 포함된 Zn이 하부의 언도프된 InGaAsP 액티브막으로 확산되는 것을 방지하기 위하여 언도프된 InGaAsP 액티브막 상부에 얇은 언도프된 InP막 또는 언도프된 InGaAsP막을 성장시킨 레이저 다이오드 제조방법에 관한 것이다.
이하의 반도체 레이저 다이오드는 레이저 다이오드 양단에 전류를 인가하여 언도프된 InGaAsP 액티브막에서 전자와 정공이 재결합하여 출력광신호를 발생시키는 발광소자로 사용한다.
반도체 레이저 다이오드의 중요한 특성인 임계전류(Ith)를 낮추고 층간의 인터페이스(Interface)를 개선시켜야만 고속변조시 기생잡음(Parastic Noise)을 줄일수 있다.
종래기술에 의해 반도체 레이저 다이오드를 제조하는 공정은 제1a도 내지 제1c도를 참조하여 설명하기로 한다.
제1a도는 n-InP 기판(1) 상부에 LPE(Liquid Phase Epitaxy)방법으로 n-InP 완충막(2), 언도프된 InGaAsP 액티브막(3)(이하에서는 액티브막이라 한다), P-InP막(4) 및 P-InGaAsP막(5)을 차례로 예정된 두께만큼 각각 성장시킨 다음, 선택적 식각방법에 의해 예정된 층의 일정부분을 식각하여 P-InGaAsP막 패턴(5A), P-InP막 패턴(4A), 액티브막 패턴(3A)을 각각 형성하여 상기 3개층의 패턴 구조가 메사형(Mesa type)으로 액티브막 패턴(3A)의 측면이 움푹패인 요홈(20)이 형성된 것을 도시한 단면도이다.
제1b도는 상기 액티브막 패턴(3A) 측면의 요홈(20)에 매스 트랜스포트(Mass Transport) 방법을 사용하여 전류차단층(6)을 형성한 상태의 단면도로서, 상기 매스 트랜스포트 방법은 LPE장치에서 고온(예를들어, 약 700℃) 매스 트랜스포트 방법과 I2또는 InI2등의 촉매를 써서 봉인된 앰플(Sealed Ampule) 방식을 사용한 저온(예를 들어 약 600℃) 매스 트랜스포트 방법이 도시되어 있다.
상기 전류차단층이 형성되는 방법을 부연설명하면, 예정된 온도, 압력, 소오스 개스하에서 오목한 부분이 돌출된 부분보다 분압이 작게 미치게 되어 오목한 부분에 예정된 소오스 물질(예를 들어 Inp)이 쌓이어 전류차단층으로 된다.
제1c도는 상기 공정후 전체구조 상부에 절연층(7) 예를들어 실리콘 산화막 또는 실리콘 질화막을 형성한 다음, P-InGaAsP막 패턴(5) 상부의 절연층(7)의 예정된 부분을 제거한 후, n-InP 기판(1) 하부와 절연층(7) 상부에 금속층(8 및 9)을 증착한 상태의 단면도이다.
그러나, 상기한 종래기술은 전류차단층(6)을 형성하는 고온 매스 트랜스포트 방법에서 P-InP막 패턴(4A)에 포함된 Zn 도판트가 하부의 액티브막 패턴(3A)으로 확산되어 임계전류(Ith)값이 커지는 문제점이 있다.
또한, 전류차단층(6)을 형성하는 저온 매스 트랜스포트 방법은 P-InP막 패턴(4A) 또는 P-InGaAsP막 패턴(3A)에서 표면식각이 발생되며, I2또는 InI2의 촉매를 사용하므로서 제작된 소자의 표면 재결합(Surface Recombination), 내부결함 (Inter Defect)등에 의해 임계전류 값이 커지게 된다.
따라서, 본 발명의 목적은 상기한 문제점을 해결하기 위하여 액티브막 상부면에 언도프된 InP막 또는 언도프된 InGaAsP막을 성장시켜서, 그로인하여 고온 매스 트랜스포트 방법으로 공정을 진행할때 액티브막내로 불순물(Zn)이 확산되는 것을 방지하는 반도체 레이저 다이오드 제조방법을 제공하는데 있다.
본 발명에 의하면 n-InP 기판 상부에 n-InP 완충막, 언도프된 InGaAsP 액티브막, P-InP막, P-InGaAsP막을 순차적으로 예정된 두께로 형성하는 단계와, 선택적 식각공정으로 상기 예정된 층을 식각하여 P-InGaAsP막 패턴, P-InP막 패턴, 측면에는 요홈을 갖는 언도프된 InGaAsP 액티브막 패턴을 형성하여 전체 구조를 메사형으로 만드는 단계와, 상기 언도프된 InGaAsP 액티브막 패턴 측면의 요홈에 전류차단층을 형성하는 단계와, 상기 P-InGaAsP막 패턴을 포함하는 전체 상부구조에 절연층을 형성하고, 절연층의 예정된 부분을 식각하여 금속층을 P-InGaAsP막 패턴에 오믹콘택하고, 동시에 n-InP 기판 하부에도 금속층을 형성하는 단계로 이루어지는 반도체 레이저 다이오드 제조방법에 있어서, 상기 고온의 전류차단층 형성공정에서 P형 도판트가 하부의 언도프된 InGaAsP 액티브막 패턴으로 확산되는 것을 방지하기 위하여 상기 언도프된 InGaAsP 액티브막 상부에 언도프된 InP막을 성장시키고, 그 상부에 P-InP막, P-InGaAsP막을 성장시킨다음, 상기 선택적 식각공정으로 예정된 층을 식각하여 P-InGaAsP막 패턴, P-InP막 패턴, 언도프된 InP막 패턴, 언도프된 InGaAsP 액티브막 패턴을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 및 제2b도는 본 발명의 제1실시예에 의해 레이저 다이오드를 형성하는 것을 도시한 단면도로서, 제2a도는 n-InP 기판(1) 상부에 LPE방법으로 n-InP 완충막(2), 언도프된 InGaAsP 액티브막(이하에서는 액티브막이라고 함)(3), 언도프된 InP막(10), P-InP막(4), P-InGaAsP막(5)을 순차적으로 성장시킨 다음, 제1a도와 같이 선택적 식각공정으로 예정된 층의 일정부분을 식각하여 P-InGaAsP막 패턴(5A), P-InP막 패턴(4A), 언도프된 InP판 패턴(10A), 측면에는 요홈(20)이 형성된 액티브막 패턴(3A)을 형성하여 전체 패턴구조가 메사형으로 만든 다음, 고온의 매스 트랜스포트 방법으로 액티브막 패턴 측면의 요홈(20)에 전류차단층(6)을 형성한 상태의 단면도이다.
제2b도는 상기한 제1c도와 같이 전체구조 상부에 절연층(7)을 형성하고, 절연층(7)의 일정부분을 식각하여 P-InGaAsP막 패턴(5A)에 콘택홀을 형성하고, P-InGaAsP막 패턴(5A) 상부면과 n-InP 기판(1) 하부에 금속층(8 및 9)을 형성한 상태의 단면도이다.
본 발명은 제1실시예에 의하면 액티브막 상부에 언도프된 InP막(10)을 형성하고, 그 상부에 P-InP막(4)을 형성하므로서, 전류차단층을 형성하는 고온의 매스 트랜스포트 공정에서 Zn 도판트가 액티브막 패턴(3A)으로 확산되는 것을 방지할 수 있다.
여기서 고온의 매스 트랜스포트 공정시 온도와 시간을 적절하게 조절하면 언도프된 InP막으로는 Zn 도판트가 적절하게 확산(Inte-diffusion 또는 Auto-Doping)되게 된다.
제3도는 본 발명의 제2실시예에 의해 레이저 다이오드를 형성하는 것을 도시한 단면도로서, 제2a도의 본 발명의 제1실시예와는 달리 언도프된 InGaAsP 액티브막(3) 상부에 1.1㎛ PL 파장을 갖는 언도프된 InGaAsP막(11)을 성장시킨 다음 P-InP막(4), P-InGaAsP막(5)을 순차적으로 각각 예정된 두께만큼 성장시키고, 예정된 층을 선택식각공정으로 식각하여 P-InGaAsP막 패턴(5A), P-InP막 패턴(4A), 언도프된 InGaAsP막 패턴(11A), 언도프된 InGaAsP 액티브막 패턴(3A)을 형성한후 고온의 매스 트랜스포트 공정으로 언도프된 InGaAsP막 패턴(11A), 언도프된 InGaAsP 액티브막 패턴(3A)의 측면의 요홈에 전류차단층(6)을 형성한 상태의 단면도이다.
본 발명의 제2실시예에 의하면 Zn 도판트가 액티브막 패턴으로 확산되는 것을 방지하기 위해 1.1㎛ 파장의 언도프된 InGaAsP막을 사용하면 액티브막 패턴의 등가굴절 계수가 증가하여 횡방향(transverse direction)으로 광자(photon)의 제한인자 (confinement factor)를 증가시킬 수 있다.
상기한 본 발명에 의하면 언도프된 InGaAsP 액티브막에 Zn 도판트가 확산되는 것을 방지함으로서 낮은 임계전류값을 얻을 수 있으므로 고주파 변조시에 안정된 동작 특성을 얻을 수 있다.
또한, 봉입된 앰플을 사용하지 않고 종래의 LPE장치나 노(Funace)를 사용하여 공정을 간단히 할 수 있으므로 생산비용을 감소시킬 수 있다.
Claims (3)
- n-InP 기판 상부에 n-InP 완충막, 언도프된 InGaAsP 액티브막, P-InP막, P-InGaAsP막을 순차적으로 예정된 두께로 형성하는 단계와, 선택적 식각공정으로 상기 예정된 층을 식각하여 P-InGaAsP막 패턴, P-InP막 패턴, 측면에는 요홈을 갖는 언도프된 InGaAsP 액티브막 패턴을 형성하여 전체구조를 메사형으로 만드는 단계와, 상기 언도프된 InGaAsP 액티브막 패턴 측면의 요홈에 전류차단층을 형성하는 단계와, 상기 P-InGaAsP막 패턴을 포함하는 전체 상부구조에 절연층을 형성하고, 절연층의 예정된 부분을 식각하여 금속층을 P-InGaAsP막 패턴에 오믹콘택하고, 동시에 n-InP 기판 하부에도 금속층을 형성하는 단계로 이루어지는 반도체 레이저 다이오드 제조방법에 있어서, 상기 고온의 전류차단층 형성공정에서 P형 도판트가 하부의 언도프된 InGaAsP 액티브막 패턴으로 확산되는 것을 방지하기 위하여 상기 언도프된 InGaAsP 액티브막 상부에 언도프된 InP막을 성장시키고, 그 상부에 P-InP막, P-InGaAsP막을 성장시킨다음, 상기 선택시 식각공정으로 예정된 층을 식각하여 P-InGaAsP막 패턴, P-InP막 패턴, 언도프된 InP막 패턴, 언도프된 InGaAsP 액티브막 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 레이저 다이오드 제조방법.
- 제1항에 있어서, 상기 전류차단층 형성공정은 고온 매스 트랜스포트 방법으로 진행되게 하는 것을 특징으로 하는 반도체 소자의 레이저 다이오드 제조방법.
- 제1항에 있어서, 상기 언도프된 InGaAsP 액티브막 상부에 언도프된 InP막을 형성하는 대신에 1.1㎛ PL 파장을 갖는 언도프된 InGaAsP막을 성장시키는 것을 포함하는 것을 특징으로 하는 반도체 소자의 레이저 다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025615A KR950006987B1 (ko) | 1991-12-31 | 1991-12-31 | 반도체 레이저 다이오드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025615A KR950006987B1 (ko) | 1991-12-31 | 1991-12-31 | 반도체 레이저 다이오드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015218A KR930015218A (ko) | 1993-07-24 |
| KR950006987B1 true KR950006987B1 (ko) | 1995-06-26 |
Family
ID=19327098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025615A KR950006987B1 (ko) | 1991-12-31 | 1991-12-31 | 반도체 레이저 다이오드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950006987B1 (ko) |
-
1991
- 1991-12-31 KR KR1019910025615A patent/KR950006987B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015218A (ko) | 1993-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| US5019519A (en) | Method for the manufacture of optical semiconductor device | |
| US3961996A (en) | Process of producing semiconductor laser device | |
| US4270096A (en) | Semiconductor laser device | |
| KR100247166B1 (ko) | 반도체 발광 장치 | |
| KR900003844B1 (ko) | 반도체 레이저장치와 그 제조방법 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| KR950006987B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| CN110061416B (zh) | 半导体激光器非吸收窗口及其制备方法和半导体激光器 | |
| US4750184A (en) | Semiconductor laser device of refractive index guide type | |
| US20030062517A1 (en) | Semiconductor device with current confinement structure | |
| KR970001896B1 (ko) | 반도체 레이저 다이오드의 구조 및 그 제조방법 | |
| KR100320172B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| EP0124051A2 (en) | Semiconductor laser | |
| KR940011271B1 (ko) | 레이저다이오드 어레이 제조방법 | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| KR0144491B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
| US20220123525A1 (en) | Semiconductor laser diode device and manufacturing method thereof | |
| KR970004499B1 (ko) | 반도체 레이저의 제조방법 | |
| KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| KR950005492B1 (ko) | InGaAsP/InP레이저 다이오드 및 그 제조방법 | |
| KR100421335B1 (ko) | 레이저다이오드및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |