KR100320172B1 - 반도체레이저다이오드및그제조방법 - Google Patents

Abstract

본 발명은 광통신용 광원으로 쓰이는 레이저 다이오드에 수반되는 특성인 낮은 문턱 전류, 안정화된 스몰 역-모드 및 작은 비점수차를 실현할수 있는 BH(buried heterostructure) 구조를 갖는 레이저 다이오드 에 관한 것으로 기판 위에 반도체층인 완충층, 활성층, 및 클래드층을 순차적으로 형성하는 단계와/ 상기 반도체층을 완충층의 일부까지 메사 형태로 습식식각하는 단계와/ 상기 메사 형태의 반도체층 상에 제1차 전류제한 및 클래드층 역할을 하는 P-InP를 성장시킨후 상기 P-InP상에 전류제한층을 형성하는 단계와/ 상기 전류제한층을 식각하여 메사 부위에 홈을 형성하는 단계와/ 표면의 일부가 드러난 상기 제1차 전류제한 및 클래드층인 P-InP층과 전류제한층 상에 제2차 전류제한 및 클래드층인 P-InP를 성장시킨후 상기 P-InP 상에 캡층들 형성하는 단계와/ 상기 캡층 상부 및 기판 하부에 전극층을 형성하는 단계를 거쳐 레이저 다이오드를 형성하므로써, 1)종래 PBH나 DCPBH 구조를 갖는 레이저 다이오드 보다 전류제한이 잘 되어 낮은 문턱 전류 및 고광전 전류를 실현할수 있고, 2)사진식각, 습식식각 및 액상 에피텍시 공정 진행시 공정조건조절 상의 어려움을 해결할수 있으며, 특히 액상 에피텍시 공정 상에서 야기되는 성장조건 조절의 까다로움을 해결할 수 있게 되어 보다 용이한 공정으로 재현성있는 레이저 다이오드를 만들수 있게 된다.

Description

반도체 레이저 다이오드 및 그 제조방법

본 발명은 반도체 레이저 다이오드에 관한 것으로. 특히 광통신용 광원으로 쓰이는 레이저 다이오드의 특성인 낮은 문턱 전류, 안정화된 스몰 역-모드 및 작은 비점수차를 실현할수 있는 BH(buried heterostructure) 구조를 갖는 레이저 다이오드 및 그 제조방법에 관한 것이다.

InGaAsP/InP DH(double heterostructure) 레이저 다이오드는 도프-실리카 섬유(doped-silica fiber)를 사용하는 광통신을 위한 가장 적당한 광원 중의 하나이다. 이들 광섬유들은 파장 1-3㎛ 근방에서 낮은 손실 및 최소의 물질 분산 등과 같은 특징을 가지고 있다.

통신을 목적으로 하는 레이저 다이오드는 낮은 문턱 전류, 긴 수명시간 및 기본 진동수 역-모드 및 고온 동작 등의 특성을 가지고 있어야 한다. 이를 달성하기 위해서 주로 InGaAs/InP DH를 근간으로 하는 PBH(plannar buried heterostrueture) 및 DCPBH(double channeled buried heterostructure) 구조의 레이저 다이오드를 사용하여 왔다.

이러한 PBH 구조 및 DCPBH 구조를 갖는 LD 제작 및 그 동작을 제1도 및 제2도를 참조하여 설명하면 아래와 같다.

먼저 제1(가)도 내지 제1(다)도에 도시된 PBH 타입의 LD 제조공정을 설명한다. 상기 도면에서 알수 있듯이 n-InP 기판(S) 위에 n-InP완충층(1)과 InGaAsP 활성층(2) 및 P-InP 클래드층(3)을 5㎛ ,0.1㎛ ,1.2㎛ 두께로 액상 성장법을 이용하여 순차적으로 성장시켜 제1(가)도에 도시된 바와 같은 패턴을 형성한다.

그후 제1(나)도에 도시된 바와 같이 사진식각공정 및 습식식각을 이용하여 메사형태로 완충층(1)까지 식각한 후. 전류 제한을 위해 다시 액상 성장법을 이용하여 P-InP(6), n-InP(7), P-InP(8) 및 P-InGaAsP(9)를 제1(다)도에 도시된 바와 같이 성장 한 후 상기 소자의 양측에 오믹 콘택(16),(17)을 형성하여 소자 제작을 완료한다.

상기 공정 결과 완성된 반도체 레이저 장치는 활성층의 좌우 및 상하에 이 활성층 보다 에너지 간격이 크고 굴절률이 큰 InP 물질이 둘러싸여 있어 광의 활성층으로의 제한이 잘 이루어지고, 또한 전류 흐름에 있어서도 메사 부분 바깥쪽이 P-N-P-N 다이리스터 형태가 되어 전류가 메사 부분으로 흐르게 되어 낮은 문턱 전류 및 고 효율의 레이저 특성을 얻을 수 있게 된다.

한편 제2(가)도 내지 제2(다)도에 도시된 DCPBH LD는 상기 PBH LD에서 문제가 되는 누설전류의 문제 즉, 메사(5) 바깥쪽의 P-N-P-N 다이리스터가 깨어져 전류가 누설되는 문제를 해결하기 위하여 고안된 것으로, 그 제조 공정은 아래와 같다.

먼저, 제2(가)도에 도시된 바와 같이 n-InP기판(S) 상에 완충층인 n-InP(1)와, 활성층인 InGaAs(2) 및 클래드층인 P-InP(3)을 순차적으로 적층한 후 상기 DH 기판의 가운데를 메사 형태(5)로 남기고 그 양측에 폼을 형성한다.

그후 제2(다)도에 도시된 바와 같이 상기 홈 부분 및 그 양측에 P-N-P-N 다이리스터를 형성하기 위하여 상기 패턴이 형성된 기판 상에 전류 제한층인 P-InP(6) 및 n-lnP(7)과, 클래드층인 P-InP(8)을 순차적으로 적층한 후 상기 클래드층(8) 상에 캡층인 InGaAsP(9)을 성장하고 메탈리제이션 하여 소자를 완성시킨다.

상기 구조를 갖는 레이저 다이오드는 전류 제한층인 P-InP(6) 및 n-InP(7)로 이루어지는 양측 홈 내부층과 메사(5) 위를 덮는 클래드층인 P-InP(8) 및 완충층인 n-InP(1)이 활성층을 구성하는 InGaAs층(2)보다 밴드 갭(band gap)이 크고 굴절률이 적어서 상기 활성층(2)으로 광의 제한이 잘 이루어지게 된다.

또한 전류 흐름에 있어서도 양쪽 전극(16),(17) 사이에 (+),(-) 전압을 인가하면 일정 문턱 전류애서 활성층(2)과 클래드층(3)을 포함하는 메사부(5)로 주전류가 흘러 발진, 증폭되므로 활성층(2)에 캐리어가 집중되어 발광부로 작동하게 된다.

동시에 기판과 전류 누설 방지층(6),(7),(8)이 전류 스위칭 역할을 을 행하는 P-N-P-N 다이리스터를 형성하므로 전류 누설 방지층 중 부재번호 (6),(7)층의 경계가 역 바이어스로 되어 주전류의 누설을 방지하는 전류 저지층으로 된다.

게다가 양측 홈 바깥 부분에서도 완충층인 n-InP(1)과 클래드층인 P-InP(6) 사이에 좁은 밴드 갭 층( InGaAsP 활성층)이 있어서 N-P-N 트랜지스터에서의 전류이득을 줄일수 있게 되어 파괴 전압(breakover voltage)이 낮아지는 것을 방지할 수 있게 된다.

뿐만 아니라 상기 소자의 경우 P-클래드층(3)과 전류 방지층(6)을 통하여 홈 바깥 부분의 활성층으로 흐르는 약간의 누설 전류가 있어 문턱 전류를 높이는 효과도 있다.

그 결과, 전체적으로 전류 제한이 메사 부분의 활성층으로만 이루어지게 되어 보다 낮은 문턱 전류 및 고효율의 광전 변환 효율을 얻을수 있게 된다.

그러나 제2(나)도에 도시된 바와 같이 기관 중앙 부분에 요철이 있을 경우 특히, (100) 방향의 기판을 이용하는 경우에는 평평한 기판을 사용하는 경우에 비해 액상 에피텍시 성장이 상당히 다르게 나타나게 되는 문제점이 발생된다.

즉, 메사 형태의 경우 상기 메사 윗 부분의 폭이 3㎛이하가 되면 성장 조건을 잘 조절했을 경우에 한하여 성장 시간의 어느 정도까지 상기 메사 윗 부분에는 성장이 거의 이루어지지 않고 상기 메사 바깥쪽에만 성장이 일어나게 된다.

이러한 특성을 이용하여 기존에 사용된 PBH나 DCPBH 제작이 이루어지게 되는데, 상기와 같이 메사 윗 부분에는 성장이 일어나지 않게 하면서 메사 바깥 부분에 형성되는 전류제한층들의 두께를 적당한 두께로 조절하기 위해서는 액상 에피텍시 공정 진행시 성장 조건 예컨대, 메사의 높이나 DC PBH의 경우 양측 홈의 깊이 및 넓이와 같은 물리량들을 적절하게 잘 조절해야 하는 어려움이 따르게 된다. 뿐만 아니라 메사 부분(5)과 전류제한층인 P-InP(6)을 통해 홈 바깥 부분의 활성층(2)으로 새어나가는 누설전류가 발생하여 소자의 특성을 저하시키는 문제점이 야기된다.

이에 본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로, 활성층과 클래드층을 포함하는 메사를 매립 구조로 형성하고 상기 메사 바깥 양측 부분은 P-N-P-N 다이리스터가 형성되도록 구성함으로써 1-3㎛ 파장을 갖는 레이저 다이오드에 수반되는 특성인 낮은 문턱전류, 안정화된 스몰 역-모드 및 적은 비점수차를 실현할 수 있는 BH 구조로 이루어진 반도체 레이저 다이오드 및 그 제조방법들 제공함에 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 레이저 다이오드 장치는 기판과; 상기 기판 상에 적층되며 상기 기판의 중앙에 소정 두께를 가지고 소정 영역이 돌출되어 메사 형태를 갖도록 형성된 완충층과; 상기 완충층의 메사 부위에 형성된 활성층과; 상기 활성층 상에 형성된 클래드층과; 상기 활성층과 클래드층이 패터닝되어 있는 완충층 상에 형성된 제1차 전류 제한 및 클래드층과; 상기 제1차 전류제한 및 클래드층 상에 형성되며 하부에 메사가 형성된 부위의 제1차 전류제한 및 클래드층이 개구되도록 패터닝된 전류제한층과; 개구되어 표면이 드러난 제1차 전류제한 및 클래드층과 전류제한층 상에 형성된 제2차 전류제한 및 클래드층과; 상기 제2차 전류제한 및 클래드층 상에 형성된 캡층과; 상기 캡층 상부와 기판 하부에 형성된 P-전극 및 n-전극으로 이루어져 상기 메사 부분이 매립 구조를 갖는 것을 특징으로 한다.

한편, 상기 구조로 이루어진 반도체 레이저 다이오드의 제조공정은 기판 위에 반도체층인 완충층, 활성층, 및 클래드층을 순차적으로 형성하는 단계와; 상기 반도체층을 완충층의 일부까지 메사 형태로 습식식각하는 단계와, 상기 메사 형태의 반도체층 상에 제1차 전류제한 및 클래드층 역할을 하는 P-InP를 성장시킨후 상기 P-InP 상에 전류제한층을 형성하는 단계와; 상기 전류제한층을 식각하여 메사 부위에 홈을 형성하는 단계와; 표면의 일부가 드러난 상기 제1차 전류제한 및 클래드층인 P-InP층과 전류제한층 상에 제2차 전류제한 및 클래드층인 P-InP를 성장시킨후 상기 P-InP 상에 캡층을 형성하는 단계와; 상기 캡층 상부 및 기판 하부에 전극층을 형성하는 단계로 이루어 짐을 특징으로 한다.

상기 공정 결과 액상 에피텍시 공정시 수반되는 공정조건 조절의 까다로움을 해결할 수 있게 된다.

이하 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.

제3(가)도 내지 제3(마)도는 본 발명에 따른 레이저 다이오드의 제조공정을 도시한 수순도를 나타낸 것으로, 상기 도면에서 알수 있듯이 본 발명에 따른 반도체 레이저 다이오드는 기판(S) 중앙에 소정 두께를 가지고 소정 영역이 돌출되어 메사형태를 갖도록 형성된 완충충인 n-InP(1)가 형성되어 있고, 상기 완충층(1)의 메사부위에는 활성충인InGaAsP(2)와 클래드충인 P-InP(3)가 순차적으로 적충되어 있다. 상기 활성층(2)과 클래드층(3)이 패터닝되어 있는 완충층(1) 상에는 메사 윗 부분에서는 클래드층으로 작용하고 메사 바깥 부분에서는 전류제한충으로 작용하도록 구성된 제1차 전류제한 및 클래드충인 P-InP(11)이 형성되어 있고 상기 제1차 전류제한 및 클래드층(11) 상에는 하부에 메사가 형성된 부위의 제1차 전류제한 및 클래드층(11)이 개구되도록 전류제한층(12)이 패터닝되어 있다. 개구되어 표면이 드러난 제1차 전류제한 및 클래드층(11)과 상기 전류제한층(12) 상에는 제2차 전류제한 및 클래드층인 P-InP(14)이 형성되어 있으며, 상기 제2차 전류제한 및 클레드층(14) 상에는 캡층인 P-InGaAsP(15)가 형성되어 있고. 상기 캡층(15) 상부와 기판(S) 하부에는 P-전극(16) 및 n-전극(17)이 형성되어 있다.

즉, 활성층(2)과 클래드층(3)을 포함하는 메사를 매립 구조로 형성함으로써종래 메사 부분과 P-InP 전류제한층을 통해 홈 바깥 부분의 활성층으로 누설되는 누설전류를 방지할수 있고, 또한 상기 메사 양측 바깥 부분은 P-N-P-N 다이리스터가 형성되도록 구성함으로써 종래보다 전류제한이 잘 이루어지게 될 뿐 아니라 메사부분의 활성층 주위로 밴드 갭이 크고 굴절률이 적은 물질들이 둘러싸여 있어 광의 활성층으로의 제한이 잘 이루어지게 된다.

다음으로 상기 구조로 이루어진 반도체 레이저 다이오드의 제조공정을 설명한다. 먼저, 제3(가)도에 도시된 바와 같이 n-InP 기판(S) 상에 액상 에피텍시 성장법이나 MOCVD법 이용하여 완충층인 n-InP(1)와, 활성층인 InGaAsP(2), 및 클래드층인 P-InP(3)을 각각 5㎛, 0.1㎛, 0.2㎛의 두께로 순차적으로 형성한다.

그후 제3(나)도에 도시된 바와 같이 상기 완충층(1)의 일부까지 사진식각공정과 습식식각을 이용하여 상기 활성층(2)과 클래드층(3)을 메사 형태(10)로 식각 처리한다. 이때 상기 메사 부분(10)은 윗 폭이 2-3㎛이고 높이가 0.6-0.7㎛인 형테로 패터닝되며, Br- MeOH계를 이용하여 식각한다.

다시 액상 애피텍시 성장법을 이용하여 요철이 있는 기판 상에 상기 메사(10)를 덮을 정도로 두껍게 제1차 P-InP층(11)을 성장시켜 상기 메사(10) 윗 부분에서는 클래드층으로 작용하도록 하고, 상기 메사(10) 바깥 부분에서는 전류제한층으로 작용하도록 구성시킨다. 이어서 상기 제1차 전류제한 및 클래드층인 P-InP(11) 상에 전류제한층 InGaAsP(12)를 1.0㎛의 두께로 형성하여 제3(다)도에 도시된 바와 같은 패턴을 완성한다.

그다음 상기 메사 부분(10)으로 전류를 흐르게 하는 통로를 만들기 위해제3(라)도에 도시된 바와 같이 사진식각과 습식식각법을 이용하여 2-3㎛의 폭을 가진 홈(13)을 형성한다.

이때 상기 홈(13)은 전류제한층(12)만 식각처리하여 패터닝되므로 InGaAsP 선택식각액인 H₂SO₄:H₂O₂:H₂O=3:1:1의 용액을 사용하여 식각처리 한다.

상기 공정 후 제3(마)도에 도시된 바와 같이 다시 액상 에피텍시 성장법이나 MOCVD법을 이용하여 제2차 전류제한 및 클래드층인 P-InP(14)를 상기 패턴이 형성된 기판 상에 성장시키고, 상기 P-InP(14) 상에 캡층인 P-InGaAsP(15)을 형성한다. 계속해서 상기 캡층(15) 상부 및 기판(S) 하부에 P-전극(16) 및 n-전극(17)을 형성하여 본 공정을 완료시킨다. 이때 상기 제2차 전류제한 및 클래드층(14)은 상기 홈바깥 부위의 두께가 0.5-0.6㎛가 되도록 형성한다.

상기 구조 및 제조 공정을 갖는 반도체 레이저 다이오드의 LD 동작을 제3(마)도를 참조하여 살펴본다.

P-전극(16)과 n-전극(17) 사이에 전압을 인가하면, 부재번호 (13),(14),(15)로 이루어지는 P-클레드층으로 부터는 정공들이, 그리고 n-기판과 n-InP 완충층으로부터는 전자들이 메사 부분의 활성충으로 집중되어 발광부로 작용하게 되며, 이때 메사부의 양쪽 바깥 부분은 n-InP 완충층, P-InP층, n-InGaAsP층 및 P-InP층으로 구성되는 다이리스터가 되어 전류가 흐를수 없게 되므로 메사부쪽으로 전류가 제한적으로 흐르게 된다.

또한 광의 제한에 있어서도 상기 메사부의 활성층 주위가 이보다 밴드 갭이크고 굴절률이 작은 InP로 둘러싸여 있어 광을 활성층 주위로 제한할수 있게 된다.

따라서 종래 PBH나 DCPBH 구조의 LD에서 문제가 되는 누설전류나 성장 조절의 어려움 등을 해결할 수 있게 되며, 동시에 낮은 문턱 전류, 고광전 효율 및 적은 비점수차 등을 실현할수 있게 된다.

상술한 바와 같이 본 발명에 의하면 종래 PBH나 DCPBH 구조를 갖는 레이저 다이오드 보다 전류제한이 잘 되어 낮은 문턱 전류 및 고광전 효율을 실현할수 있고, 사진식각, 습식식각 및 액상 에피텍시 공정 진행시 공정조건 조절 상의 어려움을 해결할수 있으며, 특히 액상 에피텍시 공정 상에서 야기되는 성장조건 조절의 까다로움을 해결할 수 있게 되어 보다 용이한 공정으로 재현성있는 레이저 다이오드를 만들수 있게 된다.

제1(가)도 내지 제1(다)도는 종래 기술에 따른 PBH 타입의 레이저 다이 오드 제조공정을 도시한 수순도.

제2(가)도 내지 제2(다)도는 종래 기술에 따른 DC - PBH 타입의 레이저 다이오드 제조공정을 도시한 수순도.

제3(가)도 내지 제3(마)도는 본 발명에 따른 레이저 다이오드의 제조공정을 도시한 수순도이다.

****** 도면의 주요부분에 대한 부호의 설명 ******

S;기판 1;n-InP 완충층

2;InGaAsP 활성층 3;P-InP 클래드층

4,13;홈 부분 5,10;메사부분

6;P-InP 전류 제한층 7;n-InP 전류 제한층

8;P-InP 클래드층 9;P-InGaAsP 캡층

11;P-InP 1차 전류제한 및 클래드층

12;P-InGaAsP 전류 제한층

14;P-InP 2차 전류제한 및 클래드층

15;P-InGaAsP 캡층 16;P-전극

17;n-전극

Claims (8)

1. 기판과; 상기 기판 상에 증착되며 상기 기판의 중앙에 소정 두께를 가지고 소정 영역이 돌출되어 메사 형태를 갖도록 형성된 완충층과, 상기 완충층의 메사 부위에 형성된 활성층과; 상기 활성층 상에 형성된 클래드층과; 상기 활성층과 클래드층이 패터닝되어 있는 완충층 상에 형성된 제1차 전류 제한 및 클래드층과; 상기 제1차 전류제한 및 클래드층 상에 형성되며 하부에 메사가 형성된 부위의 제1차 전류제한 및 클래드층이 개구되도록 패터닝된 전류제한층과; 개구되어 표면이 드러난 제1차 전류제한 및 클래드충과 전류제한층 상에 형성된 제2차 전류제한 및 클래드층과; 상기 제2차 전류제한 및 클래드층 상에 형성된 캡층과; 상기 캡층 상부와 기판 하부에 형성된 P-전극 및 n-전극으로 이루어진 것을 특징으로 하는 반도체 레이저 다이오드.
2. 기판 위에 반도체충인 완충충, 활성층, 및 클래드층을 순차적으로 형성하는 단계와; 상기 반도체층을 완충층의 일부까지 메사 형태로 습식식각하는 단계와; 상기 메사 형태의 반도체층 상에 제1차 전류제한 및 클래드층 역할을 하는 P-InP를 성장시킨후 상기 P-InP 상에 전류제한층을 형성하는 단계와; 상기 전류제한층을 식각하여 메사 부위에 홈을 형성하는 단계와; 표면의 일부가 드러난 상기 제1차 전류제한 및 클래드층인 P-InP층과 전류제한층 상에 제2차 전류제한 및 클래드층인 P-InP를 성장시킨후 상기 P-InP 상에 캡층을 형성하는 단계와; 상기 캡층 상부 및 기판 하부에 전극층을 형성하는 단계로 이루어 짐을 특징으로 하는 반도체 레이저 다이오드 제조방법.
3. 제2항에 있어서, 상기 완충층, 활성층 및 클래드층은 각각 5㎛, 0.1㎛, 0.2㎛로 형성됨을 특징으로 하는 반도체 레이저 다이오드 제조방법.
4. 제2항에 있어서, 상기 전류제한충은 0.1㎛ 두께범위 내에서 형성됨을 특징으로 하는 반도체 레이저 다이오드 제조방법.
5. 제2항에 있어서, 상기 전류제한층이 식각되어 메사 부위에 형성된 홈은 2-3㎛의 폭을 갖도록 형성하는 것을 특징으로 하는 반도체 레이저 다이오드 제조방법.
6. 제2항 또는 제5항에 있어서, 홈 형성을 위한 상기 전류제한층은 H₂SO₄:H₂O₂:H₂O=3:1:1 비율의 식각액으로 식각처리됨을 특징으로 하는 반도체 레이저 다이오드 제조방법.
7. 제2항에 있어서, 상기 제2차 전류제한 및 클래드충인 P-InP은 상기 홈 양측 바깥 두분의 두께가 0.5-0.6㎛ 로 형성됨을 특징으로 하는 반도체 레이저 다이오드 제조방법.
8. 제2항에 있어서, 상기 메사는 그 윗 폭이 2-3㎛이고 높이가 0.6-0.7㎛인 형태로 패터닝되는 것은 특징으로 하는 반도체 레이저 다다이오드 제조방법.